KR100816690B1 - 온도 감지장치를 구비하는 반도체메모리소자 - Google Patents

온도 감지장치를 구비하는 반도체메모리소자 Download PDF

Info

Publication number
KR100816690B1
KR100816690B1 KR1020060033729A KR20060033729A KR100816690B1 KR 100816690 B1 KR100816690 B1 KR 100816690B1 KR 1020060033729 A KR1020060033729 A KR 1020060033729A KR 20060033729 A KR20060033729 A KR 20060033729A KR 100816690 B1 KR100816690 B1 KR 100816690B1
Authority
KR
South Korea
Prior art keywords
signal
control signal
semiconductor memory
memory device
mode
Prior art date
Application number
KR1020060033729A
Other languages
English (en)
Other versions
KR20070102074A (ko
Inventor
김경훈
비 모란 패트릭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060033729A priority Critical patent/KR100816690B1/ko
Priority to JP2007105370A priority patent/JP2007287315A/ja
Priority to TW096112897A priority patent/TWI338305B/zh
Priority to CN2011100359129A priority patent/CN102163453B/zh
Priority to CN201210204670.6A priority patent/CN102708910B/zh
Priority to DE102007017579A priority patent/DE102007017579A1/de
Priority to US11/785,059 priority patent/US8045411B2/en
Priority to CN2007100960788A priority patent/CN101079316B/zh
Publication of KR20070102074A publication Critical patent/KR20070102074A/ko
Application granted granted Critical
Publication of KR100816690B1 publication Critical patent/KR100816690B1/ko
Priority to US13/240,136 priority patent/US8355288B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 노이즈가 없는 상태에서 온도를 측정할 수 있는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 제어신호에 응답하여 현재 온도를 감지하기 위한 온도 감지수단을 포함하며, 상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자를 제공한다.
노이즈, 파워소모, ODTS, 온도 측정, 트래킹

Description

온도 감지장치를 구비하는 반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE WITH TEMPERATURE SENSING DEVICE}
도 1은 종래기술에 따른 반도체메모리소자 내 온도감지장치의 블록 구성도.
도 2는 본 발명의 일 실시 예에 따른 반도체메모리소자의 블록 구성도.
도 3은 트래킹 ADC를 구비하는 온도 감지장치의 블록 구성도.
도 4는 감지된 온도값의 변화에 따라 트래킹 ADC를 구동시키는 온도 감지장치의 블록 구성도.
도 5는 도 4에 도시된 온도 감지장치의 동작 파형도.
도 6은 제2 실시 예에 따른 반도체메모리소자의 블록 구성도.
도 7은 도 6에 도시된 카운팅부의 내부 회로도.
도 8은 제2 실시 예에 따른 반도체메모리소자의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 디코딩부
300 : 온도 감지장치
본 발명은 반도체 설계 기술에 관한 것으로, 특히 노이즈에 의한 영향을 배제한 상태에서 온도를 측정할 수 있는 반도체메모리소자에 관한 것이다.
일반적인 반도체메모리소자는 데이터를 저장하기 위한 셀로 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 커패시터를 포함한다. 데이터의 보관은 커패시터에 전하가 축적되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS 트랜지스터의 PN 결합 등에 의한 누설전류가 있어서 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 초기의 전하량으로 재충전해 주어야 한다.
이 동작을 주기적으로 반복해야만 데이터의 기억이 유지된다. 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 부르며, 리프레쉬 제어는 디램 제어기(DRAM controller)에서 이루어진다. 그러한 리프레쉬(refresh) 동작의 필요에 기인하여 디램에서는 리프레쉬 전력이 소모된다. 보다 저전력을 요구하는 배터리 오퍼레이티드 시스템(battery operated system)에서 전력 소모를 줄이는 것은 매우 중요하며 크리티컬(critical)한 이슈이다.
리프레쉬(refresh)에 필요한 전력소모를 줄이는 시도중 하나는 리프레쉬(refresh) 주기를 온도에 따라 변화시키는 것이다. 디램(DRAM)에서의 데이터 보 유 타임은 온도가 낮아질수록 길어진다. 따라서, 온도 영역을 여러 영역들로 분할하여 두고 낮은 온도 영역에서는 리프레쉬 클럭의 주파수를 상대적으로 낮추어 주면 전력의 소모는 줄어들 것임에 틀림없다. 따라서, 디램(DRAM) 내부에 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요하다.
또한, 반도체 메모리 장치는 그 집적 레벨 및 동작 속도가 증가함에 따라 반도체 메모리 장치 자체에서 많은 열을 발생한다. 이렇게 발생한 열은 반도체 메모리 장치의 내부 온도를 상승시켜 정상적인 동작을 방해하고, 자칫 반도체 메모리 장치의 불량을 초래하거나, 반도체 메모리 장치 자체가 파손되는 원인으로 작용하게 된다. 따라서, 반도체 메모리 장치의 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요하다.
도 1은 종래기술에 따른 반도체메모리소자 내 온도감지장치의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 온도 감지장치는 구동신호(ODTS_EN)에 응답하여 온도를 감지하기 위한 온도감지부(10)와, 온도감지부(10)의 아날로그 출력값을 디지털 레벨로 변환하기 위한 ADC(Analog to Digital Converter, 20), ADC(20)의 디지털 온도값을 저장하기 위한 레지스터(30)를 구비한다.
한편, 다음에서는 종래기술에 따른 온도감지장치의 구동을 살펴보도록 한다.
먼저, 구동신호(ODTS_EN)가 활성화되면, 온도 감지부(10)가 이에 응답하여 현재 온도를 감지하여 아날로그 온도값으로 출력한다.
이어, ADC(20)는 아날로그 온도값을 디지털 레벨로 변환한다.
그리고 레지스터(30)는 ADC(20)의 출력값을 저장하여 온도값(TM_VL)으로 출력한다.
한편, 전술한 바와 같은 온도 감지장치의 구동은 현재 온도를 반영하지 못해, 데이터의 신뢰성을 떨어뜨리거나 과도한 파워소모를 유발한다. 왜냐하면, 온도 감지장치의 구동은 반도체메모리소자 내 다른 구동들과 동시에 수행될 수 있어, 소자 내 구동에 의한 노이즈로 인해 온도값에 오차가 발생하기 때문이다.
이에 관해 구체적으로 살펴보면, 소자 내 동작의 수행에 따른 전압 및 전류의 소모에 의해 전압 강하, 링잉(Ringing) 현상, 또는 오실레이션과 같이 전압이 불안정한 상황이 발생한다. 그리고 불안정한 레벨의 전압 또는 전류는 감지된 온도값을 디지털 레벨로 변환할 때 변동만큼 오차가 온도값에 반영된다.
소자의 온도값으로 주기가 결정되는 리프레쉬의 경우를 살펴보면, 오차를 갖는 온도값으로 인해 적절한 주기로 리프레쉬를 수행하지 못한다. 이와 같이 적절하지 못한 리프레쉬로 인해 소자가 데이터를 잃어버릴 수 있어, 데이터의 신뢰성을 떨어뜨린다. 또한, 과도한 리프레쉬로 인해 불필요한 파워소모를 유발한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 노이즈가 없는 상태에서 온도를 측정할 수 있는 반도체메모리소자를 제공하는데 그 목적이 있다.
또한, 오차가 없는 온도값을 인가받아 안정적인 리프레쉬를 수행하는 리프레 쉬 구동부를 포함하는 반도체메모리소자를 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 반도체메모리소자는 제어신호에 응답하여 현재 온도를 감지하기 위한 온도 감지수단을 포함하며, 상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입한다.
본 발명의 다른 측면에 따른 반도체메모리소자의 구동방법은 제어신호에 응답하여 현재 온도를 감지하는 단계; 및 상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 단계를 포함한다.
본 발명의 다른 측면에 따른 반도체메모리소자는 제어신호를 카운팅하여 일정횟수만큼 인가된 경우 내부-제어신호를 출력하기 위한 카운팅수단; 및 상기 내부-제어신호에 응답하여 넌-액티브 모드 동안에 현재 온도를 감지하기 위한 온도 감지수단을 포함하며, 상기 내부-제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입한다.
본 발명의 다른 측면에 따른 반도체메모리소자의 구동방법은 제어신호가 일정횟수만큼 인가되었는지 카운팅하는 단계; 상기 제어신호가 상기 일정횟수 만큼 인가된 경우, 현재 온도를 감지하는 단계; 및 상기 현재 온도를 감지하는 단계의 일정 구간 동안 실질적인 파워소모가 없는 모드에 진입하는 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 반도체메모리소자의 블록 구성도이다.
도 2를 참조하면, 본 발명에 따른 반도체메모리소자는 복수의 외부 커맨드(CKE, CS, RAS, CAS, WE)를 디코딩하여 제어신호(ZQC)를 생성하기 위한 디코딩(100)부와, 제어신호(ZQC)에 응답하여 현재 온도를 감지하기 위한 온도 감지장치(300)를 포함한다. 아울러, 온도감지장치(300)가 구동되는 구간 중 일부 구간 또는 전체구간에서, 메모리는 칩셋으로부터 제어되어 메모리 코어의 억세스가 필요한 액티브 모드(Active Mode)가 아닌 메모리 코어의 억세스가 필요치 않은 파워다운모드(Power Down Mode) 또는 아이들상태(Idle State)를 보장받는다. 한편, 이와는 다르게 온도감지장치(300)가 구동되는 구간 중 일부 구간 또는 전체구간에서 파워다운모드 역시 허용하지 않을 수도 있다.
더 구체적으로 설명하면, 통상적으로 메모리은 읽기모드, 쓰기모드, 리프레쉬모드, 또는 프리차지모드와 같이 메모리 내 코어에 대한 액세스가 수행되는 액티브 모드(Active Mode)와, 코어에 대한 억세스가 없는 파워다운 모드(Power Down Mode) 및 아이들 상태(Idle State)를 갖게 된다. 여기서 본 발명의 메모리는 온도감지장치가 구동되는 구간 중 일부 구간 또는 전체구간에서, 액티브 모드가 아닌 파워다운모드 또는 아이들 상태를 보장받을 수 있거나, 액티브모드 또는 파워다운모드가 아닌 아이들 상태만을 보장받을 수도 있다.
온도 감지장치(300)는 제어신호(ZQC)에 응답하여 현재 온도를 감지하기 위한 온도 감지부(312)와, 온도 감지부(312)의 아날로그-출력값을 디지털 레벨로 변환하기 위한 ADC(314)와, ADC(314)의 출력값을 저장하기 위한 레지스터(316)를 구비한다.
한편, 본 실시 예 제어신호로서 지큐칼-ZQC-을 사용하고 있는데, 지큐칼 신호는 DDR3 SDRAM의 JEDEC 스펙에 새롭게 도입된 스펙에 따른 것으로서, 지큐칼 신호가 일정 주기로 인가되는 메모리는 파워 소모가 거의 발생하지 않는 ODT(On Die Termination) 또는 OCD(Off Chip Driver)의 임피던스 매칭(Impedence Matching)을 위한 구동이 수행되도록 하기 위한 것이다.
본 실시예와 다르게 제어신호는 지큐칼 뿐만 아니라 다른 어떠한 제어신호를 사용할 수도 있다. 중요한 것은 온도감지장치가 구동될 때 적어도 일부구간에서 메모리는 칩셋의 의해 제어되어 파워소모가 실질적으로(거의) 없는 아이들상태 또는 파워다운모드를 유지한다는 것이고, 이에 의해 온도감지장치는 메모리의 파워 소모가 거의 없는 상태를 포함하는 구간에서 구동되어 종래보다 안정된 온도감지를 수행할 수 있도록 한다는 것이다.
다음에서 본 발명에 따른 반도체메모리소자의 동작을 간략히 살펴보도록 한다.
먼저, 디코딩부(100)는 복수의 외부 커맨드(CKE, CS, RAS, CAS, WE)를 디코딩하여 제어신호(ZQC)를 활성화한다.
이어, 온도 감지부(312)는 제어신호(ZQC)의 활성화 구간 동안 현재 온도를 감지하고, ADC(314)는 온도 감지부(312)의 아날로그 출력값을 디지털 레벨로 변환하여 출력한다. 레지스터(316)는 ADC(314)의 출력값을 온도값(TMP_VL)으로 저장하여 출력한다.
전술한 본 발명에 따른 반도체메모리소자는 온도 감지장치(300)의 구동 시 일정시간 동안 반도체메모리소자가 아이들상태 또는 파워다운모드를 유지하도록 하므로써(또는 아이들상태만을 유지하도록 하므로써), 온도 감지장치(300)가 노이즈가 없는 상황 하에서 구동되어 측정된 온도값이 에러를 갖지 않도록 보장하여 준다.
한편, 다음에서는 트래킹(tracking) ADC를 구비하여 온도 감지장치를 구현하는 경우에 따른 블록을 도면을 참조하여 구체적으로 살펴보도록 한다.
도 3은 트래킹 ADC를 구비하는 온도 감지장치(300A)의 블록 구성도이다.
도 3을 참조하면, 온도 감지장치(300A)는 제어신호(ZQC)에 응답하여 구동신호(ODTS_EN)를 활성화하여 새로운 제어신호(ZQC)가 인가될 때까지 활성화를 유지하기 위한 구동 제어부(320)와, 구동신호(ODTS_EN)에 응답하여 현재 온도를 감지하기 위한 온도 감지부(330)와, 구동신호(ODTS_EN)의 활성화 시 클럭(CLK) 단위로 온도 감지부(330)의 아날로그-출력값을 트래킹 하여 디지털 레벨로 변환하기 위한 트래킹 ADC(340)와, 트래킹 ADC(340)의 출력값을 저장하여 온도값(TMP_VL)으로 출력하기 위한 레지스터(350)를 구비한다.
여기서, 구동 제어부(320)는 제어신호(ZQC)를 인가받아 넌-액티브(non-active) 구간을 알려주는 노이즈-프리-구간신호를 출력하기 위한 노이즈-프리구간 알림부(322)와, 제어신호(ZQC)의 활성화로부터 일정시간 이후 구동신호(ODTS_EN)를 활성화시키고, 노이즈-프리-구간신호에 응답하여 구동신호(ODTS_EN)를 비활성화시키기 위한 구동신호 생성부(324)를 포함한다.
이때, 제어신호(ZQC)의 활성화에 의해 구동신호(ODTS_EN)가 활성화되기 까지 소요되는 시간은 동일 제어신호(ZQC)에 의해 생성된 노이즈-프리-구간신호가 비활성화되는 시점에 비해 느리다. 따라서, 제어신호(ZQC)가 인가된 일정시간 이후, 구동신호(ODST_EN)가 활성화되고, 새로운 제어신호(ZQC)에 의한 노이즈-프리-구간신호가 비활성화될 때 구동신호(ODTS_EN) 역시 비활성화된다.
참고적으로, 노이즈-프리구간 알림부(322)는 카운터 또는 링 오실레이터를 구비하여, 제어신호(ZQC)의 활성화 구간을 일정시간 동안 유지시켜 출력한다.
간략하게, 도 3에 도시된 온도 감지장치의 구동을 살펴보도록 한다.
먼저, 구동신호 생성부(324)는 제어신호(ZQC)의 활성화 시점으로부터 일정시간 이후 구동신호(ODTS_EN)를 활성화한다.
이어, 온도 감지부(330) 및 트래킹 ADC(340)는 구동신호(ODTS_EN)의 활성화 동안 현재 온도를 감지하고 이를 디지털 레벨로 출력한다. 레지스터(350)는 트래킹 ADC(340)의 출력을 저장하여 온도값(TMP_VL)으로 출력한다.
이어, 두번째로 새로운 제어신호(ZQC)가 인가되면 노이즈-프리구간 알림부(322)가 제어신호(ZQC)의 활성화 시점으로부터 일정시간 동안 활성화가 유지되는 노이즈-프리-구간신호를 출력한다.
한편, 노이즈-프리-구간신호의 활성화 구간에서 반도체메모리소자는 아이들 상태 또는 파워다운모드를 유지하도록(또는 아이들상태만을 유지하도록), 칩셋으로 부터 제어된다.
이어, 구동신호 생성부(324)가 노이즈-프리-구간신호의 비활성화에 응답하여 구동신호(ODTS_EN)를 비활성화한다.
따라서, 온도 감지부(330) 및 트래킹 ADC(340)는 구동을 종료한다.
일정시간 이후, 구동신호 생성부(324)는 두번째로 인가된 제어신호(ZQC)에 의한 구동신호(ODTS_EN)를 활성화시켜, 전술한 바와 같은 구동을 반복적으로 수행한다.
참고적으로, 트래킹 ADC(340)가 구동신호(ODTS_EN)를 인가받지 않을 수 있는데, 이러한 경우 트래킹 ADC(340)는 계속적으로 클럭(CLK) 단위로 온도 감지부(330)의 출력값을 트래킹하여 디지털 값으로 변환한다.
이상에서 설명한 바와 같이, 도 3에 도시된 반도체메모리소자는 제어신호의 활성화 시점으로부터 일정 구간 동안 아이들상태 또는 파워다운모드(또는 아이들상태만)에 진입한 상태에서 트래킹-ADC를 구비하는 온도 감지장치가 구동되어 정확한 온도값을 출력한다.
한편, 다음에서는 온도감지부에 의해 감지된 온도값의 변화 여부에 따라 트래킹 ADC의 구동을 제어하기 위한 ADC 구동 제어부를 더 포함하는 온도 감지장치를 도면을 참조하여 살펴 보도록 한다.
도 4는 감지된 온도값의 변화에 따라 트래킹 ADC를 구동시키는 온도 감지장치의 블록 구성도이다.
도 4를 참조하면, 온도 감지장치는 제어신호(ZQC)를 인가받아 넌-액티브 구간을 알려주는 노이즈-프리-구간신호(CNT_EN)를 출력하기 위한 노이즈-프리구간 알림부(362)와, 제어신호(ZQC)의 활성화로부터 일정시간 이후 구동신호(ODTS_EN)를 활성화시키고, 노이즈-프리-구간신호(CNT_EN)에 응답하여 구동신호(ODTS_EN)를 비활성화시키기 위한 구동신호 생성부(364)를 포함하는 구동 제어부(360)와, 구동신호(ODTS_EN)에 응답하여 현재 온도를 감지하기 위한 온도 감지부(370)와, 구동신호(ODTS_EN) 및 샘플-클럭(SM_CLK)에 응답하여 온도 감지부(370)의 아날로그-출력값을 디지털 레벨로 변환하기 위한 트래킹 ADC(380)와, 트래킹 ADC(380)의 레벨신호(UP) 및 노이즈-프리-구간신호(CNT_EN)에 응답하여 클럭(CLK)을 샘플-클럭(SM_CLK)으로 공급하기 위한 트래킹 제어부(385)와, 트래킹 ADC(380)의 출력값을 저장하여 온도값(TMP_VL)으로 출력하기 위한 레지스터(390)를 구비한다.
그리고 트래킹 제어부(385)는 레벨신호(UP)를 인가받아 레벨의 변화를 감지하여 레벨 변화신호로 출력하기 위한 레벨 변화 감지부(386)와, 레벨 변화신호 또는 노이즈-프리-구간신호(CNT_EN)의 활성화에 응답하여 분주 구동신호(SCLK_EN)를 출력하기 위한 분주 제어부(387)와, 분주 구동신호(SCLK_EN)의 활성화 시 클럭(CLK)을 분주하여 샘플-클럭(SM_CLK)으로 출력하기 위한 분주부(388)를 포함한다.
한편, 트래킹 제어부(385)는 분주부(388)를 구비하지 않고, 분주 구동신호(SCLK_EN)를 통해 클럭(CLK)의 공급 여부만을 제어하여 트래킹 ADC(380)에 인가할 수 있다.
또한, 레벨 변화 감지부(386)는 지연 샘플-클럭(SM_CLKD)에 동기되어 레벨신호(UP)를 인가받기 위한 플립플롭(386a)과, 플립플롭(386a)의 출력과 레벨신호(UP)를 입력으로 갖는 논리배타합게이트(XOR1)와, 지연 샘플-클럭(SM_CLKD)에 동기되어 논리배타합게이트(XOR1)의 출력신호를 인가받아 레벨 변화신호로 출력하기 위한 플립플롭(386b)을 포함한다. 이때, 지연 샘플-클럭(SM_CLKD)은 트래킹 ADC(380)내 블록에 의한 지연만큼 샘플-클럭(SM_CLK)을 지연시킨 신호이다.
분주 제어부(387)는 레벨 변화신호와 노이즈-프리-구간신호(CNT_EN)의 출력신호를 입력으로 갖는 노어게이트(NOR1)와, 노어게이트(NOR1)의 출력신호를 반전시켜 분주 구동신호(SCLK_EN)로 출력하기 위한 인버터(I1)를 포함한다.
참고적으로, 구동제어부(360), 온도 감지부(370), 트래킹 ADC(380) 및 분주부(388)는 리셋신호(RST)에 의해 초기화된다. 여기서, 리셋신호(RST)를 소자의 초기 구동 시 인가되는 신호이다. 또한, 구동신호 생성부(364)는 타이머를 구비하며, 노이즈-프리구간 알림부(362)는 카운터를 구비한다
한편, 도 5는 도 4에 도시된 온도 감지장치의 동작 파형도로서, 이를 참조하여 도 4에 도시된 온도 감지장치의 구동을 살펴 보도록 한다.
먼저, 소자의 초기 구동 시 인가되는 리셋신호(RST)에 의해 온도 감지장치 내 모든 블록은 초기화된다.
이어, 제어신호(ZQC)가 인가되면, 구동신호 생성부(364)인 타이머가 일정시간 이후, 구동신호(ODTS_EN)를 활성화한다.
이어, 온도 감지부(370)가 구동신호(ODTS_EN)의 활성화에 응답하여 현재 온 도를 감지한다.
또한, 트래킹 ADC(380)는 구동신호(ODTS_EN)의 활성화 동안 샘플-클럭(SM_CLK) 단위로 온도 감지부(330)의 출력값을 트래킹하여 디지털 값으로 변환한다. 이때, 샘플-클럭(SM_CLK)의 한 클럭 단위로 트래킹 ADC(380) 내 블록이 루프와 같이 전체적으로 한번 구동되므로, 한번의 루프 구동을 통해 1℃ 단위씩 온도 감지부(370)의 출력값을 트래킹한다. 따라서, 현재 온도는 50℃이고, 레지스터(390)에 저장된 온도가 30℃인 경우 총 20번의 루프를 반복하여 레지스터(390)에 현재 온도 50℃를 저장하는 것이다.
그런데, 레지스터(390)에는 현재 온도 50℃ 보다 높은 55 또는 56℃가 온도값(TMP_VL)으로 저장된다. 왜냐하면, 노이즈-프리-구간신호(CNT_EN)가 비활성화된 상태에서는 소자 내 다른 블록의 파워소모에 의한 노이즈가 발생되는데, 온도 감지부(370) 및 트래킹 ADC(380)가 이러한 노이즈에 의해 영향을 받아 온도를 측정하기 때문이다.
한편, 전술한 바와 같은 트래킹 과정을 통해 온도 감지부(370)의 온도가 레지스터(390)에 반영되고 나면, 레벨신호(UP)가 비활성된다.
따라서, 레벨 변화감지부(386) 및 분주 제어부(387)가 분주 구동신호(SCLK_EN)를 비활성화시켜 분주부(388)에 의한 샘플-클럭(SM_CLK)이 공급되지 않도록 한다. 트래킹 ADC(380)는 샘플-클럭이 인가되지 않으므로, 구동을 종료한다.
이후, 새로운 제어신호(ZQC)가 인가된다.
이어, 노이즈-프리구간 알림부(362)가 제어신호(ZQC)의 활성화 시점으로부터 일정시간 동안 활성화되는 노이즈-프리-구간신호(CNT_EN)를 활성화시킨다.
이어, 분주 제어부(387)가 노이즈-프리-구간신호(CNT_EN)의 활성화에 응답하여 분주 구동신호(SCLK_EN)를 활성화시키며, 분주부(388)는 분주 구동신호(SCLK_EN)의 활성화 동안 클럭(CLK)을 분주하여 샘플-클럭(SM_CLK)으로 출력한다.
한편, 노이즈-프리-구간신호의 활성화 시점으로부터 일정시간 동안, 칩셋의 제어에 의해 반도체메모리소자는 파워다운모드 또는 아이들상태(또는 아이들상태만)를 유지한다. 따라서, 온도 감지부(370) 및 트래킹 ADC(380)는 파워소모에 의한 노이즈가 발생하지 않는 상태에서 현재 온도 50℃를 감지하여 레지스터(390)에 온도값(TMP_VL)을 저장한다.
이어, 구동신호 생성부(364)는 노이즈-프리-구간신호(CNT_EN)의 비활성화에 응답하여 구동신호(ODTS_EN)를 비활성화시킨다.
따라서, 온도 감지부(370) 및 트래킹 ADC(380)의 구동이 종료된다.
한편, 도 3 내지 도 4에 도시된 트래킹 ADC를 구비하는 온도 감지장치의 구동은 제어신호(ZQC)의 인가를 기준으로 하여 대략측정 모드와 정밀측정 모드로 나눌 수 있다.
다시 언급하면, 구동신호(ODTS_EN)의 활성화 구간 중 노이즈-프리-구간신호(CNT_EN)가 비활성화된 구간은 대략측정 모드이며, 노이즈-프리-구간신호(CNT_EN)가 활성화된 구간은 정밀측정 모드이다. 왜냐하면, 노이즈-프리-구간신호(CNT_EN)가 비활성화되는 구간에서는 반도체메모리소자의 파워소모에 의한 노이 즈가 발생되는 상태에서, 온도감지부 및 트래킹 ADC가 구동되므로, 노이즈에 의한 에러를 포함한 범위 내에서 현재 온도를 감지하기 때문이다. 그리고 노이즈-프리-구간신호(CNT_EN)가 활성화되는 구간에서는 반도체메모리소자가 파워다운모드 또는 아이들상태(또는 아이들 상태만)를 유지하기 때문에, 이때 구동되는 온도감지부 및 트래킹 ADC는 노이즈가 배제된 상태에서 정밀하게 현재 온도를 감지할 수 있다.
이와 같이, 온도 감지장치의 구동 구간을 대략 측정모드와 정밀 측정모드를 나누는 이유는, 반도체메모리소자가 파워다운모드 또는 아이들상태(또는 아이들 상태만)를 오래 유지하는 것이 전체적인 구동 측면에서 불가능하기 때문이다. 뿐만 아니라, 온도 감지장치를 턴온하여 파워가 안정화되기 까지는 소정의 시간이 걸리기 때문이다. 즉, 대략 측정 모드를 통해, 반도체메모리소자의 파워다운모드 또는 아이들상태(또는 아이들 상태만)의 구간이 길어지지 않도록 한다.
한편, 제어신호(ZQC)의 인가 시마다 온도감지장치(300)를 구동하면, 이로 인해 불필요한 전류소모가 발생된다. 특히, 일정 간격을 가지고 주기적으로 제어신호(ZQC)가 인가되는 경우, 온도는 1℃ 변하는데 수초에서 수십 초의 시간이 걸리는 점을 감안하면, 제어신호(ZQC)가 인가될 때마다 구동하는 것은 비효율적이다.
따라서, 노이즈가 없는 상황에서 온도를 감지하면서도, 파워소모를 최소로 하는 반도체메모리소자에 대해 도면을 참조하여 살펴보도록 한다.
도 6은 제2 실시 예에 따른 반도체메모리소자의 블록 구성도이다.
도 6을 참조하면, 제2 실시 예에 따른 반도체메모리소자는 외부 커맨드(CKE, CS, RAS, CAS, WE)를 디코딩하여 제어신호(ZQC)를 생성하기 위한 디코딩(400)부와, 제어신호(ZQC)의 활성화 횟수를 카운팅하여 내부-제어신호(ZQC_IN)를 출력하기 위한 카운팅부(500)와, 내부-제어신호(ZQC_IN)에 응답하여 현재 온도를 감지하기 위한 온도 감지장치(700)를 포함한다.
여기서, 카운팅부(500)는 일정 횟수의 제어신호(ZQC)가 인가되는 것을 카운팅하는데, 이때 일정횟수는 모드레지스터(Mode Register, 800)의 설정을 통해 조절할 수 있다.
또한, 온도 감지장치(700)는 내부-제어신호(ZQC_IN)에 응답하여 온도를 감지하기 위한 온도 감지부(720)와, 온도 감지부(720)의 아날로그 형태의 출력값을 디지털값으로 변환하기 위한 ADC(740)와, ADC(740)의 출력값을 저장하여 온도값(TM_VAL)으로 출력하기 위한 레지스터(760)를 포함한다.
또한, 도 7은 도 6에 도시된 카운팅부(500)의 내부 회로도이다.
도 7를 참조하면, 카운팅부(500)는 모드레지스터(800)에 설정된 값을 디코딩하여 복수의 설정신호(T[0:4])로 출력하기 위한 MRS(Mode Register Set) 디코딩부(520)와, 제어신호(ZQC)의 인가 횟수를 카운팅하여 카운팅신호(C[0:4])로 출력하기 위한 카운터(540)와, 설정신호(T[0:4])와 카운팅신호(C[0:4])가 같은 값을 가질 때 출력신호를 활성화하기 위한 비교부(560)와, 제어신호(ZQC)에 응답하여 비교부(560)의 출력신호(A)를 인가받아 내부-제어신호(ZQC_IN)를 생성하기 위한 내부 제어신호 생성부(580)를 구비한다.
그리고 비교부(560)는 MRS 디코딩부(520)의 복수 설정신호(T[0:4]) 중 하나와 카운터(540)의 복수 카운팅신호(C[0:4]) 중 하나를 각각의 입력으로 갖는 제1 내지 제5 논리배타부정합게이트(XNOR1, XNOR2, XNOR3, XNOR4, XNOR5)와, 제1 내지 제5 논리배타부정합게이트(XNOR1, XNOR2, XNOR3, XNOR4, XNOR5)의 출력신호를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시켜 출력하기 위한 인버터(I2)를 포함한다.
내부 제어신호 생성부(580)는 제어신호(ZQC)에 응답하여 비교부(560)의 출력신호를 인가받기 위한 플립플롭(582)과, 비교부(560) 출력신호(A) 또는 플립플롭(582) 출력신호(B)의 활성화 시점을 감지하여 내부-제어신호(ZQC_IN)를 출력하기 위한 신호 생성부(584)를 포함한다.
신호 생성부(584)는 비교부(560) 출력신호(A)의 라이징 에지를 감지하기 위한 제1 라이징 에지 감지부(586)와, 플립플롭(582) 출력신호(B)의 활성화 시점을 감지하기 위한 제2 라이징 에지 감지부(584)와, 제1 또는 제2 라이징 에지 감지부(584, 586)의 출력신호의 활성화 시 이를 내부-제어신호(ZQC_IN)로 출력하기 위한 출력부(ND3)를 포함한다.
제1 및 제2 라이징 에지 감지부(584, 586)는 입력신호만 다르고 동일한 회로적 구현을 가지므로, 제1 라이징 에지 감지부(586)를 예로서 살펴보도록 한다.
제1 라이징 에지 감지부(586)는 비교부(584)의 출력신호(A)를 지연 및 반전시켜 출력하기 위한 인버터 체인(586a)과, 인버터 체인(586a)의 출력신호와 비교부(560)의 출력신호를 입력으로 갖는 낸드게이트(ND2)를 포함한다.
출력부(ND3)는 제1 및 제2 라이징 에지 감지부(584, 586)의 출력신호를 입력으로 가져 내부-제어신호(ZQC_IN)를 출력하기 위한 낸드게이트를 포함한다.
도 6 및 도 7에 도시된 제2 실시 예의 반도체메모리소자는 카운팅부(500)를 더 구비하여, 제어신호(ZQC)가 일정횟수 이상 인가된 경우에 온도 감지장치(700)를 구동시킨다. 이와 같이, 제어신호(ZQC)의 인가 시마다 구동하는 것이 아니라 일정 횟수 이상 커맨드가 인가된 이후에 구동하므로, 온도 감지장치의 잦은 구동으로 인한 파워소모를 줄일 수 있다.
또한, 제2 실시 예의 반도체메모리소자에서는 도 3 및 도 4에 도시된 온도 감지장치에 제어신호(ZQC) 대신 내부-제어신호(ZQC_IN)를 인가하므로서, 파워소모를 줄이기 위한 사상을 구현할 수 있다. 이와 같이, 구동을 위한 신호만의 대체로 구현되므로, 내부 회로에 대한 구체적인 언급은 생략하고 도면을 참조하여 구동을 살펴보도록 한다.
도 8은 제2 실시 예에 따른 반도체메모리소자의 동작 파형도이다. 이때, 온도 감지장치는 도 5에 도시된 트래킹 ADC의 구동을 제어할 수 있는 온도감지장치와 동일한 회로적 구현을 가지므로, 동작 설명 시 도 5에 도시된 도면부호를 사용하도록 한다.
도면에 도시된 바와 같이, 모드레지스터(800)에 '7'이 설정된 것으로 가정한다. 따라서, MRS 디코딩부(520)는 확장모드레스터(800)에 설정된 값을 디코딩하여 복수의 설정신호(T[0:4]) 각 비트를 '11100'으로 출력한다.
이어, 카운터(540)는 제어신호(ZQC)가 한번 활성화 될때 마다 카운팅신호(C[0:4])를 증가시킨다. 이와 같이, 제어신호(ZQC)가 인가된 횟수를 알려주는 카운팅신호(C[0:4])가 설정신호(T[0:4])와 같은 값을 갖게 되면, 비교부(560)는 출력 신호를 활성화한다.
이어, 내부 제어신호 생성부(580)는 비교부(560) 출력신호의 활성화 시점에 동기시켜 펄스형태의 내부-제어신호(ZQC_IN)를 활성화한다.
여기서, 7번째 제어신호(ZQC)가 인가되기 이전까지는 내부-제어신호(ZQC_IN)가 활성화되지 않으므로, 온도 감지장치(700)의 구동은 발생하지 않는다.
이어, 구동신호 생성부(364)가 내부-제어신호(ZQC_IN)의 활성화에 응답하여 일정시간 이후 구동신호(ODTS_EN)를 활성화한다.
이어, 온도 감지부(370)가 구동신호(ODTS_EN)의 활성화에 응답하여 현재 온도를 감지한다. 또한, 트래킹 ADC(380)는 구동신호(ODTS_EN)의 활성화 동안 샘플-클럭(SM_CLK) 단위로 온도 감지부(330)의 출력값을 트래킹하여 디지털 값으로 변환한다. 이때, 레지스터(390)의 온도값은 노이즈-프리-구간신호(CNT_EN)가 비활성화된 상태에서는 소자 내 다른 블록의 파워소모에 의한 노이즈로 인해, 현재 온도 50℃ 보다 높은 55 또는 56℃가 된다.
한편, 전술한 바와 같은 트래킹 과정을 통해 온도 감지부(370)의 온도가 레지스터(390)에 반영되고 나면, 레벨신호(UP)가 비활성된다.
따라서, 레벨 변화감지부(386) 및 분주 제어부(387)가 분주 구동신호(SCLK_EN)를 비활성화시켜 분주부(388)에 의한 샘플-클럭(SM_CLK)이 공급되지 않도록 한다. 트래킹 ADC(380)는 샘플-클럭이 인가되지 않으므로, 구동을 종료한다.
이후, 8번째 제어신호(ZQC)가 인가되면, 내부 제어신호 생성부(580) 내 플립플롭(582)이 이에 응답하여 비교부(560)의 출력신호를 저장하여 출력한다. 따라서, 신호 생성부(584)는 플립플롭(582) 출력신호의 활성화 시점에 동기시켜 내부-제어신호(ZQC_IN)를 활성화한다.
이어, 노이즈-프리구간 알림부(362)가 내부-제어신호(ZQC_IN)의 활성화 시점으로부터 일정시간 동안 활성화되는 노이즈-프리-구간신호(CNT_EN)를 활성화시킨다.
이어, 분주 제어부(387)가 노이즈-프리-구간신호(CNT_EN)의 활성화에 응답하여 분주 구동신호(SCLK_EN)를 활성화시키며, 분주부(388)는 분주 구동신호(SCLK_EN)의 활성화 동안 클럭(CLK)을 분주하여 샘플-클럭(SM_CLK)으로 출력한다.
한편, 노이즈-프리-구간신호(CNT_EN)의 활성화 동안 칩셋의 제어에 의해 반도체메모리소자는 파워다운 모드 또는 아이들상태를 유지한다. 따라서, 온도 감지부(370) 및 트래킹 ADC(380)는 파워소모에 의한 노이즈가 제거된 상태에서 현재 온도 50℃를 감지하여 레지스터(390)에 온도값(TMP_VL)을 저장한다.
이어, 구동신호 생성부(364)는 노이즈-프리-구간신호(CNT_EN)의 비활성화에 응답하여 구동신호(ODTS_EN)를 비활성화시킨다.
따라서, 온도 감지부(370) 및 트래킹 ADC(380)의 구동이 종료된다.
참고적으로, 내부-제어신호(ZQC_IN)는 제어신호(ZQC)가 7번 인가될 때 활성화되는데, 이는 하나의 실시 예로서 내부-제어신호(ZQC_IN)가 활성화되는 시점은 모드레지스터(800)의 설정에 따라 변경 가능하다.
전술한 바와 같이, 제2 실시 예에 따른 반도체메모리소자는 일정 횟수 이상 제어신호가 인가된 경우에, 온도 감지장치를 구동한다. 따라서, 잦은 구동으로 인 한 파워소모를 줄일 수 있다. 또한, 제2 실시 예에 따른 반도체메모리소자 역시 내부-제어신호가 인가되면 일정시간 동안 파워다운모드 또는 아이들상태(또는 아이들상태만)에 진입하므로, 노이즈가 발생하지 않는 상황에서 정확하게 현재의 온도를 반영한다.
한편, 본 발명에 따른 온도 감지장치를 구비하는 반도체메모리소자는 제어신호의 활성화 시점으로부터 일정시간 동안 파워다운모드 또는 아이들상태(또는 아이들상태만)에 진입하므로, 온도 감지장치가 파워소모에 의한 노이즈에 의한 에러 없이 정확하게 현재 온도를 측정한다. 이와 같이, 정확하게 현재 온도를 반영하므로, 온도에 관련된 리프레쉬 등과 같은 동작을 안정적으로 수행해 신뢰성을 향상시킨다.
뿐만 아니라, 일정 횟수 이상 제어신호가 인가되었을 때, 온도감지장치가 구동되도록 하므로서, 잦은 구동으로 인한 파워 소모를 줄일 수 있다.
한편, 전술한 본 발명에서는 트래킹 ADC를 사용하는 경우를 예로 들었으나, 불안정한 전압 또는 전류 레벨에 의한 에러 발생은 모든 ADC에서 발생되므로, 본 발명의 사상은 ADC의 종류에 의해 제한받지 않는다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 온도 감지장치가 구동되는 일정 시간 동안 이외의 블록에서 발생되는 파워소모를 최소화 하므로서, 파워소모에 따른 노이즈가 없는 상태서 정확한 현재 온도를 반영할 수 있다.
또한, 오차가 없는 온도값을 통해 안정적으로 리프레쉬를 수행하여 데이터를 손실하지 않으므로, 소자의 신뢰성을 향상시킨다.
또한, 온도 감지장치의 구동 횟수를 선택할 수 있어, 온도 감지장치의 잦은 구동으로 인한 파워소모를 줄일 수 있다.

Claims (91)

  1. 제어신호에 응답하여 현재 온도를 감지하기 위한 온도 감지수단을 포함하며,
    상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  2. 제1항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자.
  3. 제1항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자.
  4. 제1항에 있어서,
    상기 제어신호는 일정시간 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행시키는 것
    을 특징으로 하는 반도체메모리소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 온도 감지수단은,
    상기 제어신호에 응답하여 현재 온도를 감지하기 위한 감지부와,
    상기 감지부의 아날로그-출력값을 디지털 레벨로 변환하기 위한 아날로그-디지털 변환부와,
    상기 아날로그-디지털 변환부의 출력값을 저장하여 온도값으로 출력하기 위한 레지스터를 구비하는 것
    을 특징으로 하는 반도체메모리소자.
  6. 제5항에 있어서,
    복수의 외부 커맨드를 디코딩하여 상기 제어신호를 출력하기 위한 디코딩수단을 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  7. 제어신호에 응답하여 구동신호를 활성화하고 새로운 제어신호가 인가될 때까지 활성화를 유지하기 위한 구동 제어부와, 상기 구동신호에 응답하여 현재 온도를 감지하기 위한 온도 감지부와,
    클럭 단위로 상기 온도 감지부의 아날로그-출력값을 트래킹 하여 디지털 레벨로 변환하기 위한 트래킹-아날로그 디지털 변환부와,
    트래킹-아날로그 디지털 변환부의 출력값을 저장하여 온도값으로 출력하기 위한 레지스터를 포함하는 온도 감지수단을 포함하며,
    상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  8. 제7항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자.
  9. 제7항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자.
    반도체메모리소자.
  10. 제7항에 있어서,
    상기 제어신호는 일정시간 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행시키는 것
    을 특징으로 하는 반도체메모리소자.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 구동 제어부는,
    상기 일정시간 동안 활성화되는 노이즈-프리-구간신호를 출력하기 위한 노이즈-프리구간 알림부와,
    상기 제어신호의 활성화로부터 소정시간 이후 상기 구동신호를 활성화시키고, 상기 노이즈-프리-구간신호에 응답하여 상기 구동신호를 비활성화시키기 위한 구동신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  12. 제11항에 있어서,
    상기 노이즈-프리구간 알림부는,
    카운터 또는 링 오실레이터를 구비하는 것을 특징으로 하는 반도체메모리소 자.
  13. 제12항에 있어서,
    복수의 외부 커맨드를 디코딩하여 상기 제어신호를 출력하기 위한 디코딩수단을 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  14. 제어신호에 응답하여 구동신호를 활성화하고 새로운 제어신호가 인가될 때까지 활성화를 유지하기 위한 구동 제어부와,
    상기 구동신호에 응답하여 현재 온도를 감지하기 위한 온도 감지부와, 상기 구동신호 및 샘플-클럭에 응답하여 상기 온도 감지부의 아날로그-출력값을 디지털 레벨로 변환하기 위한 트래킹-아날로그 디지털 변환부와,
    상기 트래킹-아날로그 디지털 변환부의 레벨신호에 응답하여 클럭을 샘플-클럭으로 공급하기 위한 트래킹 제어부와,
    트래킹-아날로그 디지털 변환부의 출력값을 저장하여 온도값으로 출력하기 위한 레지스터를 포함하는 온도 감지수단을 포함하며,
    상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  15. 제14항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자.
  16. 제14항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자.
  17. 제14항에 있어서,
    상기 제어신호는 일정시간 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행시키는 것
    을 특징으로 하는 반도체메모리소자.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서,
    상기 구동 제어부는,
    상기 일정시간 동안 활성화되는 노이즈-프리-구간신호를 출력하기 위한 노이 즈-프리구간 알림부와,
    상기 제어신호의 활성화로부터 소정시간 이후 상기 구동신호를 활성화시키고, 상기 노이즈-프리-구간신호에 응답하여 상기 구동신호를 비활성화시키기 위한 구동신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  19. 제18항에 있어서,
    상기 트래킹 제어부는,
    상기 레벨신호를 인가받아 레벨의 변화를 감지하기 위한 레벨 변화 감지부와,
    상기 레벨 변화 감지부의 출력신호 또는 상기 노이즈-프리-구간신호의 활성화에 응답하여 상기 클럭을 상기 샘플-클럭으로 공급하기 출력하기 위한 클럭 공급부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  20. 제19항에 있어서,
    상기 클럭 공급부는,
    상기 레벨 변화 감지부의 출력신호 또는 상기 노이즈-프리-구간신호의 활성 화에 응답하여 분주 구동신호를 출력하기 위한 분주 제어부와,
    상기 분주 구동신호의 활성화 시 상기 클럭을 분주하여 상기 샘플-클럭으로 출력하기 위한 분주부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  21. 제20항에 있어서,
    상기 레벨 변화 감지부는,
    지연 샘플-클럭에 동기되어 상기 레벨신호를 인가받기 위한 제1 플립플롭과,
    상기 제1 플립플롭의 출력과 상기 레벨신호를 입력으로 갖는 논리배타합게이트와,
    상기 지연 샘플-클럭에 동기되어 논리배타합게이트의 출력신호를 인가받아 상기 레벨 변화신호로 출력하기 위한 제2 플립플롭을 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  22. 제21항에 있어서,
    상기 분주 제어부는,
    상기 레벨 변화신호와 노이즈-프리-구간신호를 입력으로 갖는 노어게이트와,
    상기 노어게이트의 출력신호를 반전시켜 상기 분주 구동신호로 출력하기 위 한 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  23. 제22항에 있어서,
    상기 트래킹-아날로그 디지털 변환부가 갖는 지연량 만큼 상기 샘플-클럭을 지연시켜 상기 지연 샘플-클럭으로 출력하기 위한 지연소자를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  24. 제23항에 있어서,
    상기 구동신호 생성부는 타이머를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  25. 제24항에 있어서,
    상기 노이즈-프리구간 알림부는 카운터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  26. 제25항에 있어서,
    복수의 외부 커맨드를 디코딩하여 상기 제어신호를 출력하기 위한 디코딩수단을 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  27. 제어신호에 응답하여 현재 온도를 감지하는 단계; 및
    상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 단계
    를 포함하는 반도체메모리소자의 구동방법.
  28. 제27항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자의 구동방법.
  29. 제27항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자의 구동방법.
  30. 제27항에 있어서,
    상기 실질적인 파워소모가 없는 모드 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행하는 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  31. 제27항 내지 제30항 중 어느 한 항에 있어서,
    상기 온도 감지단계는,
    상기 현재 온도를 아날로그 형태의 레벨로 감지하는 단계와,
    상기 아날로그 레벨로 감지된 값을 트래킹 과정을 거쳐 디지털 형태의 온도값으로 출력하는 단계를 포함하는 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  32. 제31항에 있어서,
    상기 디지털 형태의 온도값으로 출력하는 단계는,
    상기 아날로그 레벨로 감지된 값과 상기 디지털 형태의 온도값의 차이를 판별하는 단계와,
    상기 판별하는 단계에서 차이가 발생한 경우 또는 넌-액티브(non-active) 모드 동안에만 상기 트래킹 과정을 수행하는 단계를 포함하는 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  33. 제어신호를 카운팅하여 일정횟수만큼 인가된 경우 내부-제어신호를 출력하기 위한 카운팅수단; 및
    상기 내부-제어신호에 응답하여 넌-액티브(non-active) 모드 동안에 현재 온도를 감지하기 위한 온도 감지수단을 포함하며,
    상기 내부-제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  34. 제33항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자.
  35. 제33항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자.
  36. 제33항에 있어서,
    상기 내부-제어신호는 일정시간 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행시키는 것
    을 특징으로 하는 반도체메모리소자.
  37. 제33항 내지 제36항 중 어느 한 항에 있어서,
    상기 일정횟수를 설정하기 위한 모드레지스터를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  38. 제37항에 있어서,
    상기 카운팅수단은,
    상기 모드레지스터에 설정된 값을 디코딩하여 복수의 설정신호로 출력하기 위한 MRS(Mode Register Set) 디코딩부와,
    상기 제어신호의 인가 횟수를 카운팅하여 복수의 카운팅신호로 출력하기 위한 카운터와,
    상기 복수의 설정신호와 카운팅신호가 같은 값을 가질 때 출력신호를 활성화하기 위한 비교부와,
    상기 제어신호에 응답하여 상기 비교부의 출력신호를 인가받아 상기 내부-제어신호를 생성하기 위한 내부 제어신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  39. 제38항에 있어서,
    상기 온도 감지장치는,
    상기 내부-제어신호에 응답하여 현재 온도를 감지하기 위한 온도 감지부와,
    상기 온도 감지부의 아날로그-출력값을 디지털 레벨로 변환하기 위한 아날로그-디지털 변환부와,
    상기 아날로그-디지털 변환부의 출력값을 저장하여 온도값으로 출력하기 위한 레지스터를 구비하는 것
    을 특징으로 하는 반도체메모리소자.
  40. 제39항에 있어서,
    상기 비교부는,
    상기 복수 설정신호 중 어느 하나와 상기 복수 카운팅신호 중 하나를 각각의 입력으로 갖는 복수의 논리배타부정합게이트와,
    상기 복수의 논리배타부정합게이트의 출력신호를 입력으로 갖는 제1 낸드게 이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  41. 제40항에 있어서,
    상기 내부 제어신호 생성부는,
    상기 제어신호에 응답하여 상기 비교부의 출력신호를 인가받기 위한 플립플롭과,
    상기 비교부 출력신호 또는 상기 플립플롭 출력신호의 활성화 시점을 감지하여 상기 내부-제어신호로 출력하기 위한 신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  42. 제41항에 있어서,
    상기 신호 생성부는,
    상기 비교부 출력신호의 활성화를 감지하기 위한 제1 에지 감지부와,
    상기 플립플롭 출력신호의 활성화를 감지하기 위한 제2 에지 감지부와,
    상기 제1 또는 제2 에지 감지부의 출력신호의 활성화 시 이를 상기 내부-제 어신호로 출력하기 위한 출력부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  43. 제42항에 있어서,
    상기 제1 및 제2 에지 감지부는
    입력신호를 지연 및 반전시켜 출력하기 위한 인버터 체인과,
    상기 인버터 체인의 출력신호와 상기 입력신호를 입력으로 가져 출력신호로 출력하기 제2 낸드게이트를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  44. 제43항에 있어서,
    상기 출력부는 상기 제1 및 제2 에지 감지부의 출력신호를 입력으로 가져 상기 내부-제어신호를 출력하기 위한 낸드게이트를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  45. 제44항에 있어서,
    복수의 외부 커맨드를 디코딩하여 상기 제어신호를 출력하기 위한 디코딩수 단을 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  46. 제어신호를 카운팅하여 일정횟수만큼 인가된 경우 내부-제어신호를 출력하기 위한 카운팅수단; 및
    상기 내부-제어신호에 응답하여 구동신호를 활성화하고 새로운 제어신호가 인가될 때까지 활성화를 유지하기 위한 구동 제어부와, 상기 구동신호에 응답하여 현재 온도를 감지하기 위한 온도 감지부와, 클럭 단위로 상기 온도 감지부의 아날로그-출력값을 트래킹 하여 디지털 레벨로 변환하기 위한 트래킹-아날로그 디지털 변환부와, 트래킹-아날로그 디지털 변환부의 출력값을 저장하여 온도값으로 출력하기 위한 레지스터를 포함하는 온도 감지수단을 포함하며,
    상기 내부-제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  47. 제46항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자.
  48. 제46항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자.
  49. 제46항에 있어서,
    상기 내부-제어신호는 일정시간 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행시키는 것
    을 특징으로 하는 반도체메모리소자.
  50. 제46항 내지 제49항 중 어느 한 항에 있어서,
    상기 일정횟수를 설정하기 위한 모드레지스터를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  51. 제50항에 있어서,
    상기 구동 제어부는,
    상기 일정시간 동안 활성화되는 노이즈-프리-구간신호를 출력하기 위한 노이 즈-프리구간 알림부와,
    상기 내부-제어신호의 활성화로부터 소정시간 이후 상기 구동신호를 활성화시키고, 상기 노이즈-프리-구간신호에 응답하여 상기 구동신호를 비활성화시키기 위한 구동신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  52. 제51항에 있어서,
    상기 카운팅수단은,
    상기 모드레지스터에 설정된 값을 디코딩하여 복수의 설정신호로 출력하기 위한 MRS(Mode Register Set) 디코딩부와,
    상기 제어신호의 인가 횟수를 카운팅하여 복수의 카운팅신호로 출력하기 위한 카운터와,
    상기 복수의 설정신호와 카운팅신호가 같은 값을 가질 때 출력신호를 활성화하기 위한 비교부와,
    상기 제어신호에 응답하여 상기 비교부의 출력신호를 인가받아 상기 내부-제어신호를 생성하기 위한 내부 제어신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  53. 제52항에 있어서,
    상기 노이즈-프리구간 알림부는,
    카운터 또는 링 오실레이터를 구비하는 것을 특징으로 하는 반도체메모리소자.
  54. 제53항에 있어서,
    상기 비교부는,
    상기 복수 설정신호 중 어느 하나와 상기 복수 카운팅신호 중 하나를 각각의 입력으로 갖는 복수의 논리배타부정합게이트와,
    상기 복수의 논리배타부정합게이트의 출력신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  55. 제54항에 있어서,
    상기 내부 제어신호 생성부는,
    상기 제어신호에 응답하여 상기 비교부의 출력신호를 인가받기 위한 플립플 롭과,
    상기 비교부 출력신호 또는 상기 플립플롭 출력신호의 활성화 시점을 감지하여 상기 내부-제어신호로 출력하기 위한 신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  56. 제55항에 있어서,
    상기 신호 생성부는,
    상기 비교부 출력신호의 활성화를 감지하기 위한 제1 에지 감지부와,
    상기 플립플롭 출력신호의 활성화를 감지하기 위한 제2 에지 감지부와,
    상기 제1 또는 제2 에지 감지부의 출력신호의 활성화 시 이를 상기 내부-제어신호로 출력하기 위한 출력부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  57. 제56항에 있어서,
    상기 제1 및 제2 에지 감지부는
    입력신호를 지연 및 반전시켜 출력하기 위한 인버터 체인과,
    상기 인버터 체인의 출력신호와 상기 입력신호를 입력으로 가져 출력신호로 출력하기 제2 낸드게이트를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  58. 제57항에 있어서,
    상기 출력부는 상기 제1 및 제2 에지 감지부의 출력신호를 입력으로 가져 상기 내부-제어신호를 출력하기 위한 낸드게이트를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  59. 제58항에 있어서,
    복수의 외부 커맨드를 디코딩하여 상기 제어신호를 출력하기 위한 디코딩수단을 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  60. 제어신호를 카운팅하여 일정횟수만큼 인가된 경우 내부-제어신호를 출력하기 위한 카운팅수단; 및
    상기 내부-제어신호에 응답하여 구동신호를 활성화하고 새로운 제어신호가 인가될 때까지 활성화를 유지하기 위한 구동 제어부와, 상기 구동신호에 응답하여 현재 온도를 감지하기 위한 온도 감지부와, 상기 구동신호 및 샘플-클럭에 응답하여 상기 온도 감지부의 아날로그-출력값을 디지털 레벨로 변환하기 위한 트래킹-아날로그 디지털 변환부와, 상기 트래킹-아날로그 디지털 변환부의 레벨신호에 응답하여 클럭을 샘플-클럭으로 공급하기 위한 트래킹 제어부와, 트래킹-아날로그 디지털 변환부의 출력값을 저장하여 온도값으로 출력하기 위한 레지스터를 포함하는 온도 감지수단을 포함하며,
    상기 내부-제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  61. 제60항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자.
  62. 제60항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자.
  63. 제60항에 있어서,
    상기 내부-제어신호는 일정시간 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행시키는 것
    을 특징으로 하는 반도체메모리소자.
  64. 제60항 내지 제63항 중 어느 한 항에 있어서,
    상기 일정횟수를 설정하기 위한 모드레지스터를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  65. 제64항에 있어서,
    상기 구동 제어부는,
    상기 일정시간 동안 활성화되는 노이즈-프리-구간신호를 출력하기 위한 노이즈-프리구간 알림부와,
    상기 내부-제어신호의 활성화로부터 소정시간 이후 상기 구동신호를 활성화시키고, 상기 노이즈-프리-구간신호에 응답하여 상기 구동신호를 비활성화시키기 위한 구동신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  66. 제65에 있어서,
    상기 트래킹 제어부는,
    상기 레벨신호를 인가받아 레벨의 변화를 감지하기 위한 레벨 변화 감지부와,
    상기 레벨 변화 감지부의 출력신호 또는 상기 노이즈-프리-구간신호의 활성화에 응답하여 상기 클럭을 상기 샘플-클럭으로 공급하기 출력하기 위한 클럭 공급부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  67. 제66항에 있어서,
    상기 클럭 공급부는,
    상기 레벨 변화 감지부의 출력신호 또는 상기 노이즈-프리-구간신호의 활성화에 응답하여 분주 구동신호를 출력하기 위한 분주 제어부와,
    상기 분주 구동신호의 활성화 시 상기 클럭을 분주하여 상기 샘플-클럭으로 출력하기 위한 분주부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  68. 제67항에 있어서,
    상기 레벨 변화 감지부는,
    지연 샘플-클럭에 동기되어 상기 레벨신호를 인가받기 위한 제1 플립플롭과,
    상기 제1 플립플롭의 출력과 상기 레벨신호를 입력으로 갖는 논리배타합게이트와,
    상기 지연 샘플-클럭에 동기되어 논리배타합게이트의 출력신호를 인가받아 상기 레벨 변화신호로 출력하기 위한 제2 플립플롭을 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  69. 제68항에 있어서,
    상기 분주 제어부는,
    상기 레벨 변화신호와 노이즈-프리-구간신호를 입력으로 갖는 노어게이트와,
    상기 노어게이트의 출력신호를 반전시켜 상기 분주 구동신호로 출력하기 위한 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  70. 제69항에 있어서,
    상기 카운팅수단은,
    상기 모드레지스터에 설정된 값을 디코딩하여 복수의 설정신호로 출력하기 위한 MRS(Mode Register Set) 디코딩부와,
    상기 제어신호의 인가 횟수를 카운팅하여 복수의 카운팅신호로 출력하기 위한 카운터와,
    상기 복수의 설정신호와 카운팅신호가 같은 값을 가질 때 출력신호를 활성화하기 위한 비교부와,
    상기 제어신호에 응답하여 상기 비교부의 출력신호를 인가받아 상기 내부-제어신호를 생성하기 위한 내부 제어신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  71. 제70항에 있어서,
    상기 비교부는,
    상기 복수 설정신호 중 어느 하나와 상기 복수 카운팅신호 중 하나를 각각의 입력으로 갖는 복수의 논리배타부정합게이트와,
    상기 복수의 논리배타부정합게이트의 출력신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  72. 제71항에 있어서,
    상기 내부 제어신호 생성부는,
    상기 제어신호에 응답하여 상기 비교부의 출력신호를 인가받기 위한 플립플롭과,
    상기 비교부 출력신호 또는 상기 플립플롭 출력신호의 활성화 시점을 감지하여 상기 내부-제어신호로 출력하기 위한 신호 생성부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  73. 제72항에 있어서,
    상기 신호 생성부는,
    상기 비교부 출력신호의 활성화를 감지하기 위한 제1 에지 감지부와,
    상기 플립플롭 출력신호의 활성화를 감지하기 위한 제2 에지 감지부와,
    상기 제1 또는 제2 에지 감지부의 출력신호의 활성화 시 이를 상기 내부-제어신호로 출력하기 위한 출력부를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  74. 제73항에 있어서,
    상기 제1 및 제2 에지 감지부는
    입력신호를 지연 및 반전시켜 출력하기 위한 인버터 체인과,
    상기 인버터 체인의 출력신호와 상기 입력신호를 입력으로 가져 출력신호로 출력하기 제2 낸드게이트를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  75. 제74항에 있어서,
    상기 출력부는 상기 제1 및 제2 에지 감지부의 출력신호를 입력으로 가져 상기 내부-제어신호를 출력하기 위한 낸드게이트를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  76. 제75항에 있어서,
    상기 트래킹-아날로그 디지털 변환부가 갖는 지연량 만큼 상기 샘플-클럭을 지연시켜 상기 지연 샘플-클럭으로 출력하기 위한 지연소자를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  77. 제76항에 있어서,
    상기 구동신호 생성부는 타이머를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  78. 제77항에 있어서,
    상기 노이즈-프리구간 알림부는 카운터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  79. 제78항에 있어서,
    복수의 외부 커맨드를 디코딩하여 상기 제어신호를 출력하기 위한 디코딩수단을 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  80. 제어신호가 일정횟수만큼 인가되었는지 카운팅하는 단계;
    상기 제어신호가 상기 일정횟수 만큼 인가된 경우, 현재 온도를 감지하는 단계; 및
    상기 현재 온도를 감지하는 단계의 일정 구간 동안 실질적인 파워소모가 없는 모드에 진입하는 단계
    를 포함하는 반도체메모리소자의 구동방법.
  81. 제80항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자의 구동방법.
  82. 제80항에 있어서
    상기 실질적인 파워소모가 없는 모드는 메모리코어의 억세스가 없는 모드인 반도체메모리소자의 구동방법.
  83. 제80항에 있어서,
    상기 실질적인 파워소모가 없는 모드 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행하는 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  84. 제80항 내지 제83항 중 어느 한 항에 있어서,
    상기 온도 감지단계는,
    상기 현재 온도를 아날로그 형태의 레벨로 감지하는 단계와,
    상기 아날로그 레벨로 감지된 값을 트래킹 과정을 거쳐 디지털 형태의 온도값으로 출력하는 단계를 포함하는 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  85. 제84항에 있어서,
    상기 디지털 형태의 온도값으로 출력하는 단계는,
    상기 아날로그 레벨로 감지된 값과 상기 디지털 형태의 온도값의 차이를 판별하는 단계와,
    상기 판별하는 단계에서 차이가 발생한 경우 또는 넌-액티브(non-active) 모드 동안에만 상기 트래킹 과정을 수행하는 단계를 포함하는 것
    을 특징으로 하는 반도체메모리소자의 구동방법.
  86. 제어신호에 응답하여 현재 온도를 감지하기 위한 온도 감지수단; 및
    상기 온도 감지수단의 출력값에 응답된 주기로 리프레쉬를 수행하기 위한 리프레쉬수단을 포함하며,
    상기 제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  87. 제어신호를 카운팅하여 일정횟수만큼 인가된 경우 내부-제어신호를 출력하기 위한 카운팅수단;
    상기 내부-제어신호에 응답하여 현재 온도를 감지하기 위한 온도 감지수단; 및
    상기 온도 감지수단의 출력값에 응답된 주기로 리프레쉬를 수행하기 위한 리프레쉬수단을 포함하며,
    상기 내부-제어신호의 활성화 시점으로부터 일정구간 동안 실질적인 파워소모가 없는 모드에 진입하는 반도체메모리소자.
  88. 제87항에 있어서,
    상기 일정횟수를 설정하기 위한 모드레지스터를 더 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  89. 제86항 내지 제88항 중 어느 한 항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반 도체메모리소자.
  90. 제86항 내지 제88항 중 어느 한 항에 있어서,
    상기 실질적인 파워소모가 없는 모드는 아이들상태 또는 파워다운모드인 반도체메모리소자.
  91. 제86항 내지 제88항 중 어느 한항에 있어서,
    상기 제어신호는 일정시간 동안 ODT(On Die Termination) 또는 OCD(Off Chip Driver) 드라이버의 임피던스 매칭을 위한 구동을 수행시키는 것
    을 특징으로 하는 반도체메모리소자.
KR1020060033729A 2006-04-13 2006-04-13 온도 감지장치를 구비하는 반도체메모리소자 KR100816690B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020060033729A KR100816690B1 (ko) 2006-04-13 2006-04-13 온도 감지장치를 구비하는 반도체메모리소자
TW096112897A TWI338305B (en) 2006-04-13 2007-04-12 Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh method for driving the same
JP2007105370A JP2007287315A (ja) 2006-04-13 2007-04-12 温度感知装置を備える半導体メモリ素子
CN201210204670.6A CN102708910B (zh) 2006-04-13 2007-04-13 半导体存储器设备和用于驱动半导体存储器设备的方法
CN2011100359129A CN102163453B (zh) 2006-04-13 2007-04-13 在刷新时最小化功耗的具有温度感测设备的半导体存储器
DE102007017579A DE102007017579A1 (de) 2006-04-13 2007-04-13 Halbleiterspeichervorrichtung mit Temperaturabfühleinrichtung, geeignet zur Minimierung von Energieverbrauch bei Refresh
US11/785,059 US8045411B2 (en) 2006-04-13 2007-04-13 Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
CN2007100960788A CN101079316B (zh) 2006-04-13 2007-04-13 在刷新时最小化功耗的具有温度感测设备的半导体存储器
US13/240,136 US8355288B2 (en) 2006-04-13 2011-09-22 Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033729A KR100816690B1 (ko) 2006-04-13 2006-04-13 온도 감지장치를 구비하는 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20070102074A KR20070102074A (ko) 2007-10-18
KR100816690B1 true KR100816690B1 (ko) 2008-03-27

Family

ID=38608222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033729A KR100816690B1 (ko) 2006-04-13 2006-04-13 온도 감지장치를 구비하는 반도체메모리소자

Country Status (6)

Country Link
US (2) US8045411B2 (ko)
JP (1) JP2007287315A (ko)
KR (1) KR100816690B1 (ko)
CN (3) CN101079316B (ko)
DE (1) DE102007017579A1 (ko)
TW (1) TWI338305B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570825B2 (en) 2011-01-12 2013-10-29 Tokyo Electron Limited Temperature sensor, method of manufacturing the temperature sensor, semiconductor device, method of manufacturing the semiconductor device, and method of controlling the semiconductor device
KR20170090269A (ko) * 2016-01-28 2017-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
KR100861374B1 (ko) * 2007-06-27 2008-10-02 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR100935583B1 (ko) * 2007-11-08 2010-01-07 주식회사 하이닉스반도체 반도체 집적 회로
EP2235487A1 (en) * 2007-12-17 2010-10-06 Nxp B.V. Estimating temperature of memory elements
US8004917B2 (en) * 2008-09-22 2011-08-23 Sandisk Technologies Inc. Bandgap voltage and temperature coefficient trimming algorithm
KR100974225B1 (ko) 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
JP2011081893A (ja) * 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
JP2011170516A (ja) * 2010-02-17 2011-09-01 Elpida Memory Inc メモリコントローラ、半導体記憶装置およびこれらを備えるメモリシステム
KR101132796B1 (ko) * 2010-02-25 2012-04-02 주식회사 하이닉스반도체 온도센서
US8799553B2 (en) * 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
TWI427591B (zh) * 2011-06-29 2014-02-21 Au Optronics Corp 閘極驅動電路
KR101885857B1 (ko) * 2012-01-04 2018-08-06 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법
US8542000B1 (en) 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
US8941369B2 (en) 2012-03-19 2015-01-27 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
JP2014081688A (ja) * 2012-10-12 2014-05-08 Canon Inc 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US9541456B2 (en) 2014-02-07 2017-01-10 Sandisk Technologies Llc Reference voltage generator for temperature sensor with trimming capability at two temperatures
US9715913B1 (en) 2015-07-30 2017-07-25 Sandisk Technologies Llc Temperature code circuit with single ramp for calibration and determination
JP6779816B2 (ja) * 2017-03-21 2020-11-04 キオクシア株式会社 半導体記憶装置
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
US10504581B1 (en) * 2018-06-26 2019-12-10 Nanya Technology Corporation Memory apparatus and operating method thereof
JP2020017133A (ja) * 2018-07-26 2020-01-30 キオクシア株式会社 ストレージ装置及び制御方法
KR20220003837A (ko) * 2020-07-02 2022-01-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN113707203B (zh) * 2021-08-12 2024-08-02 长江存储科技有限责任公司 温度值输出控制电路、温度值输出控制方法以及电子系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553831B1 (ko) * 2004-09-01 2006-02-24 삼성전자주식회사 반도체 메모리 장치의 온도감지출력회로

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
KR100605076B1 (ko) * 1999-05-14 2006-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
DE10042383B4 (de) 2000-08-29 2005-04-28 Infineon Technologies Ag Halbleiteranordnung mit optimiertem Refreshzyklus
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
JP4152094B2 (ja) * 2001-09-03 2008-09-17 エルピーダメモリ株式会社 半導体記憶装置の制御方法及び半導体記憶装置
KR100744109B1 (ko) * 2001-10-23 2007-08-01 삼성전자주식회사 공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치
JP2003304150A (ja) * 2002-04-10 2003-10-24 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いたメモリシステム
KR100531469B1 (ko) 2003-01-09 2005-11-28 주식회사 하이닉스반도체 지연고정 정보저장부를 구비한 아날로그 지연고정루프
AU2003235106A1 (en) * 2003-04-23 2004-11-19 Fujitsu Limited Semiconductor memory
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
KR100541824B1 (ko) 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100524807B1 (ko) 2003-10-07 2005-11-01 주식회사 하이닉스반도체 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
US6992534B2 (en) 2003-10-14 2006-01-31 Micron Technology, Inc. Circuits and methods of temperature compensation for refresh oscillator
KR100577560B1 (ko) 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100666928B1 (ko) 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
WO2005124785A1 (ja) 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
US7035157B2 (en) 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
KR100618876B1 (ko) * 2004-11-10 2006-09-04 삼성전자주식회사 히스테리시스 특성을 갖는 시퀀셜 트랙킹 온도 센서 및 그온도 센싱 방법
KR100564640B1 (ko) * 2005-02-16 2006-03-28 삼성전자주식회사 온도측정기 동작지시신호 발생기 및 이를 구비하는 반도체메모리 장치
KR100674974B1 (ko) * 2005-05-25 2007-01-29 삼성전자주식회사 감지 온도를 조절할 수 있는 반도체 온도 센서
JP4916699B2 (ja) * 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
DE102006061753B4 (de) * 2006-04-03 2016-12-01 Hynix Semiconductor Inc. Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb
JP2011081893A (ja) * 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553831B1 (ko) * 2004-09-01 2006-02-24 삼성전자주식회사 반도체 메모리 장치의 온도감지출력회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570825B2 (en) 2011-01-12 2013-10-29 Tokyo Electron Limited Temperature sensor, method of manufacturing the temperature sensor, semiconductor device, method of manufacturing the semiconductor device, and method of controlling the semiconductor device
KR20170090269A (ko) * 2016-01-28 2017-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102449776B1 (ko) * 2016-01-28 2022-10-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
CN102163453B (zh) 2012-10-31
US20070286004A1 (en) 2007-12-13
CN101079316B (zh) 2012-04-25
CN102708910B (zh) 2015-08-19
CN102708910A (zh) 2012-10-03
TWI338305B (en) 2011-03-01
TW200746163A (en) 2007-12-16
US8045411B2 (en) 2011-10-25
KR20070102074A (ko) 2007-10-18
JP2007287315A (ja) 2007-11-01
CN101079316A (zh) 2007-11-28
CN102163453A (zh) 2011-08-24
US8355288B2 (en) 2013-01-15
DE102007017579A1 (de) 2007-11-22
US20120014198A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
KR100816690B1 (ko) 온도 감지장치를 구비하는 반도체메모리소자
US8902688B2 (en) Apparatus and method for hidden-refresh modification
US7594750B2 (en) Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature date thereby
US8909856B2 (en) Fast exit from self-refresh state of a memory device
US10650878B2 (en) Apparatuses and methods for refresh control
JP4853741B2 (ja) ダイナミックランダムアクセスメモリアレイの電力を低減するための方法および集積回路装置
EP1671357B1 (en) Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
KR100646271B1 (ko) 반도체 메모리 장치
US6985400B2 (en) On-die detection of the system operation frequency in a DRAM to adjust DRAM operations
KR100719181B1 (ko) 온도 감지장치를 포함하는 반도체메모리소자 및 그의구동방법
US8499175B2 (en) Semiconductor device and method for operating the same
KR20150071804A (ko) 반도체 메모리 장치 및 그 동작방법
TWI773203B (zh) 半導體記憶體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 13