JP4152094B2 - 半導体記憶装置の制御方法及び半導体記憶装置 - Google Patents
半導体記憶装置の制御方法及び半導体記憶装置 Download PDFInfo
- Publication number
- JP4152094B2 JP4152094B2 JP2001265800A JP2001265800A JP4152094B2 JP 4152094 B2 JP4152094 B2 JP 4152094B2 JP 2001265800 A JP2001265800 A JP 2001265800A JP 2001265800 A JP2001265800 A JP 2001265800A JP 4152094 B2 JP4152094 B2 JP 4152094B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- internal
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はリフレッシュ動作を必要とするＤＲＡＭ（Dynamic Random Accuses Memory）に適用して好適な半導体記憶装置の制御方法及び半導体記憶装置に関する。
【０００２】
【従来の技術】
近年のＤＲＡＭなどの半導体記憶装置は、携帯電話機やＰＤＡ（Personal Digital Assistance）等の移動端末装置でも用いられるため、消費電流の低減がより一層求められている。
【０００３】
低消費電流化を実現する手段として、例えば、特開平８−２０３２６８号公報には、データを保持するメモリセルに対する非アクセス期間においてビット線をフローティング状態にさせ、ビット線及びそれに繋がるセンスアンプ内に流れるリーク電流を無くすことで消費電流を低減する手法が記載されている。なお、非アクセス期間とは、データの読み出し、書き込み、及びリフレッシュ動作期間を除いた期間を示す。また、リフレッシュ動作とは、所定の時間毎に、データの読み出し、増幅、再書き込みを実行することでメモリセルに書き込まれたデータを保持する動作である。
【０００４】
【発明が解決しようとする課題】
ＤＲＡＭはメモリセルが備えるキャパシタに電荷を蓄積することでデータを保持する構造である。したがって書き込まれたデータの保持が可能な最大データ保持時間ｔＲＥＦｍａｘ内にデータを読み出して再書き込みを行う上記リフレッシュ動作を必要とする。ＤＲＡＭの平均消費電流は、この最大データ保持時間ｔＲＥＦｍａｘに依存し、最大データ保持時間ｔＲＥＦｍａｘが長くなれば、リフレッシュ動作回数を減らせるため平均消費電流を低減できる。
【０００５】
しかしながら、メモリセル等の性能を改善して最大データ保持時間ｔＲＥＦｍａｘを長くしても、ある程度長くなるとそれ以上平均消費電流を低減できなくなる。これは周辺回路の消費電流、あるいは製造時に作り込まれた欠陥部位に流れるリーク電流等の直流電流成分が存在するためである。
【０００６】
ＤＲＡＭは、高集積化が進んだ結果、格子状に配列されたメモリセルから成るメモリセルアレイ、ワード線を駆動するためのワードドライバ、メモリセルアレイに保持されたデータを読み出すためのセンスアンプ等を含むメモリアレイ部が周辺回路に比べてより微細に加工されている。したがって、隣接線間が短絡するなどの欠陥数も周辺回路に比べて多くなり、これらの欠陥部位で発生するリーク電流により外部電源電流を消費してしまう。すなわち、リーク電流を削減することは平均消費電流の低減に有効である。
【０００７】
上述したように特開平８−２０３２６８号公報に記載されたＤＲＡＭでは、非アクセス期間時にビット線をフローティング状態にしているため、ビット線及びそれに繋がるセンスアンプ内に流れるリーク電流を遮断できる。
【０００８】
しかしながら、ビット線をフローティング状態にするだけでは、ワード線に流れるリーク電流や周辺回路等の消費電流を削減できないため、ＤＲＡＭ全体の平均消費電流を十分に低減できないという問題がある。
【０００９】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、平均消費電流をより低減することが可能な半導体記憶装置の制御方法及び半導体記憶装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため本発明の半導体記憶装置の制御方法は、メモリセルに書き込まれたデータを保持するためにセルフリフレッシュモードでリフレッシュ動作を行う半導体記憶装置の制御方法であって、
予め、外部から供給される外部電源電圧よりも高い昇圧電圧である、ワード線を駆動するために用いられるワード線電圧を生成するＶＰＰ内部電圧発生回路に、前記ワード線電圧の出力を所定の制御信号にしたがってオンまたはオフさせるためのＶＰＰ制御手段を備え、
前記メモリセルが形成された半導体基板に供給する負電圧であるメモリアレイ基板電圧を生成するＶＢＢ内部電圧発生回路に、前記メモリアレイ基板電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるためのＶＢＢ制御手段を備え、
前記メモリセルが形成された半導体基板を接地電位にするための出力制御手段を備えておき、
前記リフレッシュ動作の終了毎に、前記ＶＰＰ内部電圧発生回路及び前記ＶＢＢ内部電圧発生回路からの電圧出力をそれぞれ所定の期間だけオフさせ、
前記ＶＢＢ内部電圧発生回路からの前記メモリアレイ基板電圧の出力がオフしている間、前記メモリセルが形成された半導体基板を接地させ、該メモリアレイ基板電圧の出力のオフを期間が終了後、前記ＶＢＢ制御手段から出力される駆動信号により、前記ＶＢＢ内部電圧発生回路から前記メモリアレイ基板電圧を出力させ、
前記ＶＢＢ内部電圧発生回路から出力される前記メモリアレイ基板電圧が立ち上がった後、前記ＶＰＰ内部電圧発生回路から前記ワード線電圧を出力させる方法である。
【００１３】
このとき、予め前記ワード線を接地電位に接続するためのスイッチ部を備えておき、
前記ＶＰＰ内部電圧発生回路からの前記ワード線電圧の出力がオフしている間、前記ワード線を接地電位に接続してもよい。
【００１６】
また、予め、外部から供給される外部電源電圧よりも低い降圧電圧である、ビット線を駆動するために用いられるビット線電圧を生成するＶＤＬ内部電圧発生回路に、前記ビット線電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるためのＶＤＬ制御手段を備えておき、
前記リフレッシュ動作の終了毎に、前記ＶＤＬ内部電圧発生回路からの電圧出力を所定の期間だけオフさせてもよい。
また、前記メモリセル内に備えるデータ保持用のキャパシタの上部電極に、前記リフレッシュ動作終了から次の前記リフレッシュ動作開始までの期間を含めて、動作時に常にセルプレート電圧を供給してもよい。
【００１９】
一方、本発明の半導体記憶装置は、メモリセルに書き込まれたデータを保持するためにセルフリフレッシュモードでリフレッシュ動作を行う半導体記憶装置であって、
外部から供給される外部電源電圧よりも高い昇圧電圧である、ワード線を駆動するために用いられるワード線電圧を生成すると共に、前記ワード線電圧の出力を所定の制御信号にしたがってオンまたはオフさせるＶＰＰ内部電圧発生回路と、
前記メモリセルが形成された半導体基板に供給する負電圧であるメモリアレイ基板電圧を生成すると共に、前記メモリアレイ基板電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるＶＢＢ内部電圧発生回路と、
前記リフレッシュ動作の終了毎に、前記ＶＰＰ内部電圧発生回路及び前記ＶＢＢ内部電圧発生回路からの電圧出力をそれぞれ所定の期間だけオフさせるための制御信号を生成する内部電源遮断時間計測回路と、
前記ＶＢＢ内部電圧発生回路からの前記メモリアレイ基板電圧の出力がオフしている間、前記メモリセルが形成された半導体基板を接地し、該メモリアレイ基板電圧の出力のオフの期間が終了後、前記ＶＢＢ内部電圧発生回路から前記メモリアレイ基板電圧を出力させるための駆動信号を出力する出力制御回路と、
前記ＶＢＢ内部電圧発生回路から出力される前記メモリアレイ基板電圧が立ち上がった後、前記ＶＰＰ内部電圧発生回路から前記ワード線電圧を出力させるための制御信号を出力する内部電源復帰回路と、
を有する構成である。
【００２０】
このとき、前記ＶＰＰ内部電圧発生回路からの前記ワード線電圧の出力がオフしている間、前記ワード線を接地電位に接続するためのスイッチ部を有していてもよい。
【００２３】
また、外部から供給される外部電源電圧よりも低い降圧電圧である、ビット線を駆動するために用いられるビット線電圧を生成すると共に、前記ビット線電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるＶＤＬ内部電圧発生回路を有し、
前記ＶＤＬ内部電圧発生回路は、前記内部電源遮断時間計測回路から出力される制御信号にしたがって前記ビット線電圧の出力をオンまたはオフさせてもよい。
また、前記メモリセル内に備えるデータ保持用のキャパシタの上部電極に、前記リフレッシュ動作終了から次の前記リフレッシュ動作開始までの期間を含めて、動作時に常にセルプレート電圧を供給するＶＰＬＴ内部電圧発生回路を有していてもよい。
【００２４】
上記のような半導体記憶装置の制御方法及び半導体記憶装置では、セルフリフレッシュモードによるリフレッシュ動作の終了毎に、外部電源電圧よりも高い昇圧電圧であるワード線電圧、あるいは半導体基板に供給する負電圧であるメモリアレイ基板電圧の供給を所定の期間だけ停止させることで、ワード線に流れるリーク電流、あるいは停止させた内部電圧発生回路の負荷に流れるリーク電流が遮断される。
【００２５】
また、これらの電圧出力の停止時に、メモリアレイ基板電圧の出力端、及びワード線をそれぞれ接地電位に接続することで、メモリセルが有するトランジスタの誤動作が防止される。
【００２６】
さらに、ＶＢＢ内部電圧発生回路から出力されるメモリアレイ基板電圧が立ち上がった後、ＶＰＰ内部電圧発生回路からワード線電圧を出力させることで、これらの電圧の復帰時における、メモリセルのトランジスタの誤動作が防止される。
【００２７】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００２８】
近年の半導体記憶装置では、外部から供給される外部電源電圧ＶＤＤをそのまま使用するのではなく、内部電圧発生回路によって降圧、または昇圧して所定の内部電源電圧を生成し、生成した内部電源電圧を内部回路に供給することにより素子の信頼性向上を図っている。
【００２９】
例えば、ＤＲＡＭでは記憶容量を増大させるためにメモリセル用のトランジスタサイズが微細化されている。これに伴い、トランジスタに高電圧を印加することができないため、内部に降圧電源回路を設け、外部電源電圧ＶＤＤよりも低い降圧電圧を該トランジスタに供給している。
【００３０】
一方、ワード線には所望の性能を確保するために外部電源電圧ＶＤＤよりも高い昇圧電圧を供給する必要がある。さらに、メモリセルの電荷保持特性を向上させるために半導体基板を負電圧にバイアスすることもある。このように、半導体記憶装置はその内部に種々の内部電源電圧を生成する内部電圧発生回路を有している。
【００３１】
本発明の半導体記憶装置の制御方法は、メモリアレイ部に対する非アクセス期間において、上記内部電源電圧を生成するための内部電圧発生回路の動作を停止させる方法である。また、本発明の半導体記憶装置は、メモリアレイ部に対する非アクセス期間において、上記内部電源電圧を生成するための内部電圧発生回路の動作を停止させるための手段を有する構成である。但し、メモリセル内に格納されたデータを保持するのに必要な内部電圧発生回路の動作は停止させないようにする。具体的には、リフレッシュ動作終了から次のリフレッシュ動作開始までの期間において、ワード線を駆動するために用いられる昇圧電圧であるワード線電圧ＶＰＰ、半導体基板に供給する負電圧であるメモリアレイ基板電圧ＶＢＢ、及びメモリセルに保持されたデータを再生するために用いられるビット線プリチャージ電圧ＶＢＬＲを生成する内部電圧発生回路の動作をそれぞれ停止させる。一方、メモリセル内に備えるデータ保持用のキャパシタの上部電極に供給する降圧電圧であるセルプレート電圧ＶＰＬＴ、及び周辺回路に供給する降圧電圧ＶＣＬを生成するための内部電圧発生回路の動作は停止させない。なお、ワード線電圧ＶＰＰ、メモリアレイ基板電圧ＶＢＢ、及びビット線プリチャージ電圧ＶＢＬＲの出力を停止（オフ）させる際には、合わせてビット線を駆動するために用いられる降圧電圧であるビット線電圧ＶＤＬの出力も停止させてよい。
【００３２】
（第１の実施の形態）
図１は本発明の半導体記憶装置の第１の実施の形態の構成を示すブロック図であり、図２は図１に示した内部電源制御回路の一構成例を示すブロック図である。また、図３は図２に示した発振回路の一構成例を示す回路図であり、図４は図２に示した内部電源遮断時間計測回路の一構成例を示す回路図である。図５は図２に示した内部電源復帰回路の一構成例を示す回路図である。なお、図１に示した半導体記憶装置はＤＲＡＭの構成例を示している。
【００３３】
図１に示すように、本実施形態の半導体記憶装置は、所定の内部電源電圧をそれぞれ生成する電源回路部１と、データを保持するためのメモリアレイ部及びその制御回路を備えたＤＲＡＭメモリ部２とを有する構成である。
【００３４】
電源回路部１は、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路１１と、メモリアレイ基板電圧ＶＢＢを生成するＶＢＢ内部電圧発生回路１２と、ビット線プリチャージ電圧ＶＢＬＲを生成するＶＢＬＲ内部電圧発生回路１３と、セルプレート電圧ＶＰＬＴを生成するＶＰＬＴ内部電圧発生回路１４と、ビット線電圧ＶＤＬを生成するＶＤＬ内部電圧発生回路１５と、周辺回路降圧電圧ＶＣＬを生成するＶＣＬ内部電圧発生回路１６と、上記内部電源電圧を生成するための基準電圧をそれぞれ生成する基準電圧発生回路１７とを有する構成である。
【００３５】
ＤＲＡＭメモリ部２は、データが格納されるメモリアレイ部３と、メモリアレイ部３に対してデータを読み書きするための制御を行う周辺回路部４とを有する構成である。
【００３６】
メモリアレイ部３は、格子状に配列された複数のメモリセルから成るメモリセルアレイ３１と、ワード線を駆動するためのワードドライバ（ＷＤ）３２と、メモリセルに格納されたデータを読み出すためのセンスアンプ３３と、データの書き込み／読み出しを行うメモリセルに対してアクセスするためにアドレスをデコードするＹデコーダ３４及びＸデコーダ３５とを備えている。メモリセルは、直列に接続された、データを保持するためのキャパシタ（図１ではＣ０〜Ｃ３）及びスイッチ素子であるＭＯＳトランジスタ（図１ではＭ０〜Ｍ３）を備え、キャパシタの一端からセルプレート電圧ＶＰＬＴが供給される構成である。また、本実施形態の半導体記憶装置では、内部電圧発生回路が停止期間のときにメモリセルのトランジスタが誤動作しないようにするため、メモリアレイ部３にワード線を接地電位ＶＳＳに接続するためのスイッチ部３６を備えている。スイッチ部３６は後述する内部電源制御回路から供給される内部電源停止信号ＧＯＦＦにしたがってＯＮ／ＯＦＦが制御される。なお、図１では、簡略化のためにメモリアレイ部３に４本のビット線（ＢＬ０Ｔ，ＢＬ０Ｂ，ＢＬ１Ｔ，ＢＬ１Ｂ）、２本のワード線（ＷＬ０，ＷＬ１）、及び２つのセンスアンプ（ＳＡ０，ＳＡ１）のみを記載しているが、実際のメモリアレイ部３は、より多くのビット線、ワード線、及びセンスアンプを備えた構成である。
【００３７】
周辺回路部４は、外部から入力される制御コマンドにしたがって半導体記憶装置を所定の動作モードに設定するモード制御回路４１と、リフレッシュ動作を制御するためのリフレッシュ動作制御回路４２と、電源回路部１が有する各種内部電圧発生回路の動作／非動作を制御するための制御信号を生成する内部電源制御回路４３と、外部から入力されるアドレスやデータを一時的に保持する入力バッファ４４と、メモリアレイ部３から読み出された出力データを一時的に保持する出力バッファ４５とを有する構成である。
【００３８】
モード制御回路４１は、外部から入力された制御コマンドを解釈し、その内容にしたがって半導体記憶装置を所定の動作モードに設定するための回路である。また、リフレッシュ動作制御回路４２は、リフレッシュ動作の制御に必要な、リフレッシュ動作期間であることを示すリフレッシュ動作信号ＳＲＦＴ、リフレッシュ動作の終了を示すリフレッシュエンドパルスＲＥＦＥＮＤＰ、及びリフレッシュ動作時にアクセスするワード線を所定の周期毎に選択するためのワード線選択パルスＰＳＲＦをそれぞれ生成する回路である。モード制御回路４１及びリフレッシュ動作制御回路４２は周知の論理回路を用いてそれぞれ構成すればよいため、ここではその説明を省略する。
【００３９】
図２に示すように、内部電源制御回路４３は、内部電圧発生回路の停止／動作を制御するための内部電源停止信号ＧＯＦＦを生成する内部電源遮断時間計測回路４７と、停止していた各種内部電圧発生回路を所定の順に復帰させるための制御信号を生成する内部電源復帰回路４８と、一定周期のパルスを生成する発振回路４９とを有する構成である。
【００４０】
本実施形態の半導体記憶装置では、負電圧であるメモリアレイ基板電圧ＶＢＢの供給が停止しているとき、基板電圧が正電位に浮かないようにＶＢＢ内部電圧発生回路１２の出力端子を接地電位ＶＳＳに接続する。これは、基板電圧が正電位になると、メモリセルのトランジスタのしきい値電圧が低下することによる誤動作、あるいはトランジスタのｐｎ接合に対して順方向にバイアスされることによる誤動作によってメモリセルに格納されたデータが破壊されるおそれがあるからである。
【００４１】
また、本実施形態の半導体記憶装置では、内部電圧発生回路を復帰させる際に基板電圧が正電位に浮かないようにするため、上記内部電源復帰回路４８により、メモリアレイ基板電圧ＶＢＢがある程度立ち上がった後、ワード線電圧ＶＰＰが立ち上がるように制御するための制御信号を生成する。
【００４２】
発振回路４９は、例えば、図３に示すように、多段接続された複数のインバータ（図３ではＩＮＶ０〜ＩＮＶ４）の出力をトランジスタＱ１，Ｑ２で増幅し、初段のインバータ（ＩＮＶ０）の入力に帰還することで自励発振させるリングオシレータである。各インバータＩＮＶ０〜ＩＮＶ４にはそれぞれ電流源を介して電力が供給される。また、インバータＩＮＶ０〜ＩＮＶ４の出力端子と電源端子間、及びインバータＩＮＶ０〜ＩＮＶ４の出力端子と接地電位間には、発振周波数を決定するためのコンデンサＣOSCがそれぞれ挿入されている。なお、発振回路４９は上述したリフレッシュ動作制御回路４２に備えていてもよい。
【００４３】
内部電源遮断時間計測回路４７は、例えば、図４に示すように、発振回路４９の出力パルスＳＬＯＳＣを所定数だけ計数する、直列に接続された複数のフリップフロップ（Ｆ／Ｆ）から成るカウンタ回路を備えた構成である。カウンタ回路は、リフレッシュ動作期間であることを示すリフレッシュ動作信号ＳＲＦＴが“Ｌ”レベルに切り換わると発振回路４９の出力パルスＳＬＯＳＣのカウントを開始し、所定のパルス幅（最大データ保持時間ｔＲＥＦｍａｘに応じて適宜設定する。例えば、１ｓｅｃ）を有する内部電源停止信号ＧＯＦＦを生成する。なお、内部電源停止信号ＧＯＦＦは、リフレッシュ動作と内部電圧発生回路の停止とを繰り返すセルフリフレッシュモード時であることを示すセルフリフレッシュモード信号ＳＬＰＦが“Ｌ”のときのみ出力される。リフレッシュ動作信号ＳＲＦＴは上述したようにリフレッシュ動作制御回路４２から送信され、セルフリフレッシュモード信号ＳＬＰＦはモード制御回路４１から送信される。
【００４４】
図５に示すように、内部電源復帰回路４８は、ワード線電圧ＶＰＰの復帰が完了したか否かを判定するＶＰＰ復帰判定回路４８１と、メモリアレイ基板電圧ＶＢＢが所定の電圧まで立ち上がったか否かを検出するＶＢＢ検出回路４８２とを有する構成である。
【００４５】
ＶＰＰ復帰判定回路４８１は、ワード線電圧ＶＰＰと接地電位間に直列に挿入された３つの抵抗器Ｒ１〜Ｒ３と、抵抗器Ｒ２，Ｒ３の接続ノードの電圧ＶＡと基準電圧ＶＰＰＲＬとを比較する差動回路とを備え、該差動回路はノード電圧ＶＡが基準電圧ＶＰＰＲＬを超えたときにＶＰＰ復帰信号ＶＰＰＯＮを有意な値（例えば、“Ｈ”）に切り換える。
【００４６】
ＶＢＢ検出回路４８２は、周辺回路降圧電圧ＶＣＬとメモリアレイ基板電圧ＶＢＢ間に直列に挿入された２つの抵抗器Ｒ４，Ｒ５と、抵抗器Ｒ４と抵抗器Ｒ５の接続ノードの電圧ＶＢと基準電圧ＶＢＢＲＬとを比較する差動回路とを備え、該差動回路はノード電圧ＶＢが基準電圧ＶＢＢＲＬを超えたときにＶＢＢ立ち上がり完了信号ＶＢＢＯＮを有意な値（例えば、“Ｈ”）に切り換える。基準電圧ＶＰＰＲＬ、ＶＢＢＲＬは図１に示した基準電圧発生回路１７からそれぞれ供給される。なお、抵抗器Ｒ１〜Ｒ３は、ワード線電圧ＶＰＰを分圧するための回路であり、抵抗器Ｒ４，Ｒ５はＶＣＬ＋ＶＢＢの電圧を分圧するための回路である。したがって、これらの回路は図５に示した構成に限定されるものではなく、２つまたは３つ以上の抵抗器で構成してもよい。
【００４７】
次に、図１に示した電源回路部１が有する内部電圧発生回路の構成について図面を用いて説明する。なお、内部電圧発生回路の構成は以下で説明する回路に限定されるものではなく、所定の降圧電圧、昇圧電圧、または負電圧が生成できる構成であればどのような回路であってもよい。また、基準電圧発生回路１７は、周囲環境（温度）の変化に対して変動の少ない所定電圧を生成できる周知の回路で構成すればよい。したがって、ここではその構成及び動作の説明は省略する。
【００４８】
図６は図１に示したＶＰＰ内部電圧発生回路の一構成例を示す回路図であり、図７は図１に示したＶＢＢ内部電圧発生回路の一構成例を示す回路図である。また、図８は図１に示したＶＣＬ内部電圧発生回路の一構成例を示す回路図であり、図９は図１に示したＶＤＬ内部電圧発生回路の一構成例を示す回路図である。図１０は図１に示したＶＰＬＴ内部電圧発生回路の一構成例を示す回路図であり、図１１は図１に示したＶＢＬＲ内部電圧発生回路の一構成例を示す回路図である。
【００４９】
図６に示すように、ＶＰＰ内部電圧発生回路１１は、ＶＰＰ制御回路１１１、オシレータ１１２、及びチャージポンプ回路１１３を備え、オシレータ１１２の出力パルスをチャージポンプ回路１１３により正電圧方向に加算し整流することで外部電源電圧ＶＤＤよりも高い昇圧電圧を生成する構成である。チャージポンプ回路１１３の出力電圧（ＶＰＰ）はＶＰＰ制御回路１１１に帰還され、出力電圧の値に応じてオシレータ１１２を発振／停止させることでワード線電圧ＶＰＰの値が一定に制御される。
【００５０】
ＶＰＰ制御回路１１１は、ワード線電圧ＶＰＰと接地電位ＶＳＳ間に直列に挿入された３つの抵抗器Ｒ６〜Ｒ８と、抵抗器Ｒ７，Ｒ８の接続ノードの電圧ＶＣと基準電圧ＶＰＰＲとを比較する差動回路とを有する構成である。差動回路は、ノード電圧ＶＣが基準電圧ＶＰＰＲを超えたときに発振制御信号ＶＰＰＯＳＣＳＷによりオシレータ１１２の発振を停止させ、ノード電圧ＶＣが基準電圧ＶＰＰＲよりも低いときにオシレータ１１２の発振を再開させる。
【００５１】
また、ＶＰＰ制御回路１１１は、抵抗器Ｒ８と接地電位間を遮断するためのスイッチトランジスタＱ１１と、比較回路の差動対を構成する２つのトランジスタと電流源間を遮断するためのスイッチトランジスタＱ１２とを備えている。スイッチトランジスタＱ１１，Ｑ１２は内部電源遮断時間計測回路４７から出力される内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。さらに、ＶＰＰ制御回路１１１には、内部電源復帰回路４８から出力されるＶＢＢ立ち上がり完了信号ＶＢＢＯＮ、及び内部電源停止信号ＧＯＦＦにより発振制御信号ＶＰＰＯＳＣＳＷを制御するためのゲート回路を備えている。ＶＰＰ制御回路１１１は、内部電源停止信号ＧＯＦＦが“Ｈ”のときに発振制御信号ＶＰＰＯＳＣＳＷによりオシレータ１１２の発振を停止させ、かつメモリアレイ基板電圧ＶＢＢＯＮが“Ｌ”の間は発振制御信号ＶＰＰＯＳＣＳＷによりオシレータ１１２の発振を停止させる。このような構成にすることで、内部電圧発生回路を復帰させる際に、上述したメモリアレイ基板電圧ＶＢＢとワード線電圧ＶＰＰの復帰の順を制御することができる。
【００５２】
オシレータ１１２は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタからなる複数のインバータ回路が多段接続された構成であり、その最終段の出力を初段の入力に帰還させることで自励発振するリングオシレータである。
【００５３】
チャージポンプ回路１１３は、複数のインバータと複数の昇圧用キャパシタ（図６ではＣ１〜Ｃ４）と各昇圧用キャパシタの出力電圧を所定のタイミングで加算するための複数のスイッチ素子とを有する構成であり、オシレータ１１２からのクロック入力で昇圧電圧を出力し、クロック入力断で昇圧電圧の出力を停止する。
【００５４】
図７に示すように、ＶＢＢ内部電圧発生回路１２は、ＶＢＢ制御回路１２１、オシレータ１２２、及びチャージポンプ回路１２３を備え、オシレータ１２２の発振出力パルスをチャージポンプ回路１２３により負電圧方向に加算し整流することで負電圧を生成する構成である。チャージポンプ回路１２３の出力電圧（ＶＢＢ）はＶＢＢ制御回路１２１に帰還され、出力電圧の値に応じてオシレータ１２２を発振／停止させることでメモリアレイ基板電圧ＶＢＢが一定に制御される。
【００５５】
また、ＶＢＢ内部電圧発生回路１２には、メモリアレイ基板電圧ＶＢＢの供給が停止しているときに基板電圧が正電位に浮かないようにするため、出力端子を接地電位ＶＳＳに接続するための出力制御回路１２４を有する構成である。出力制御回路１２４は、チャージポンプ回路１２３の出力端子と接地電位ＶＳＳ間に挿入されたスイッチトランジスタＱ２１を備え、スイッチトランジスタＱ２１は内部電源遮断時間計測回路４７から出力される内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。
【００５６】
ＶＢＢ制御回路１２１は、周辺回路用降圧電圧ＶＣＬとメモリアレイ基板電圧ＶＢＢ間に直列に挿入された２つの抵抗器Ｒ９，Ｒ１０と、抵抗器Ｒ９，Ｒ１０の接続ノードの電圧ＶＤと基準電圧ＶＢＢＲとを比較する差動回路とを有する構成である。差動回路は、ノード電圧ＶＤが基準電圧ＶＢＢＲを超えたときに発振制御信号ＶＢＢＯＳＣＳＷによりオシレータ１２２の発振を停止させ、ノード電圧ＶＤが基準電圧ＶＢＢＲよりも低いときにオシレータ１２２の発振を再開させる。
【００５７】
また、ＶＢＢ制御回路１２１は、抵抗器Ｒ９と周辺回路用降圧電圧ＶＣＬ間を遮断するためのスイッチトランジスタＱ２２と、比較回路の差動対を構成する２つのトランジスタと電流源間を遮断するためのスイッチトランジスタＱ２３とを備えている。スイッチトランジスタＱ２２，Ｑ２３は内部電源遮断時間計測回路４７から出力される内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。ＶＢＢ制御回路１２１は、スイッチトランジスタＱ２２，Ｑ２３がＯＦＦのとき、発振制御信号ＶＢＢＯＳＣＳＷによりオシレータ１２２の発振を停止させる。
【００５８】
オシレータ１２２は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタからなる複数のインバータ回路が多段接続された構成であり、その最終段の出力を初段の入力に帰還させることで自励発振するリングオシレータである。
【００５９】
チャージポンプ回路１２３は、オシレータ１２２の発振出力クロックＯＳＣとその反転出力ＯＳＣＢとを入力とする、複数のインバータと複数の減圧用キャパシタ（図７ではＣ１１〜Ｃ１４）と各減圧用キャパシタの出力電圧を所定のタイミングで加算するための複数のスイッチ素子とを有する構成であり、オシレータ１２２からのクロック入力で負電圧を出力し、クロック入力断で負電圧の出力を停止する。
【００６０】
図８に示すように、ＶＣＬ内部電圧発生回路１６は、周辺回路用降圧電圧ＶＣＬを出力するための出力トランジスタＱ３１と、周辺回路用降圧電圧ＶＣＬを一定に制御するための差動増幅器から成るＶＣＬ制御回路１６１とを有する構成である。ＶＣＬ制御回路１６１は、基準電圧発生回路１７から供給される所定の基準電圧ＶＣＬＲと出力トランジスタＱ３１から出力される周辺回路用降圧電圧ＶＣＬとを比較し、基準電圧ＶＣＬＲと周辺回路用降圧電圧ＶＣＬとが等しくなるように、出力トランジスタＱ３１を制御する。
【００６１】
図９に示すように、ＶＤＬ内部電圧発生回路１５は、ビット線電圧ＶＤＬを出力するための出力トランジスタＱ４１と、ビット線電圧ＶＤＬを一定電圧に制御するための差動増幅器から成るＶＤＬ制御回路１５１とを有する構成である。ＶＤＬ制御回路１５１は、基準電圧発生回路１７から供給される所定の基準電圧ＶＤＬＲと出力トランジスタＱ４１から出力されるビット線電圧ＶＤＬとを比較し、基準電圧ＶＤＬＲとビット線電圧ＶＤＬとが等しくなるように、出力トランジスタＱ４１を制御する。
【００６２】
なお、ＶＤＬ内部電圧発生回路１５には、ＶＤＬ制御回路１５１の差動増幅器に一定電流を供給する定電流源と接地電位間を遮断するためのスイッチトランジスタＱ４２と、出力トランジスタＱ４１をＯＦＦ状態で固定するためのスイッチトランジスタＱ４３とを備えている。スイッチトランジスタＱ４２，Ｑ４３は内部電源停止信号ＧＯＦＦをインバータで反転させた制御信号ＳＷＢによりＯＮ／ＯＦＦが制御される。
【００６３】
図１０に示すように、ＶＰＬＴ内部電圧発生回路１４は、周辺回路用降圧電圧ＶＣＬを分圧する抵抗器Ｒ１１，Ｒ１２と、抵抗器Ｒ１１，Ｒ１２の接続ノードの電圧ＶＰＬＴＲを所定比倍にしてセルプレート電圧ＶＰＬＴを生成する、２組の差動増幅回路及び出力トランジスタから成るＶＰＬＴ制御回路１４１とを有する構成である。ＶＰＬＴ制御回路１４１は、ノード電圧ＶＰＬＴＲとセルプレート電圧ＶＰＬＴとを比較し、セルプレート電圧ＶＰＬＴがノード電圧ＶＰＬＴＲの所定比倍になるように出力トランジスタをそれぞれ制御する。
【００６４】
図１１に示すように、ＶＢＬＲ内部電圧発生回路１３は、周辺回路用降圧電圧ＶＣＬを分圧する抵抗器Ｒ１３，Ｒ１４と、抵抗器Ｒ１３，Ｒ１４の接続ノードの電圧ＶＢＬＲＲを所定比倍にしてビット線プリチャージ電圧ＶＢＬＲを生成する、２組の差動増幅回路及び出力トランジスタから成るＶＢＬＲ制御回路１３１とを有する構成である。ＶＢＬＲ制御回路１３１は、ノード電圧ＶＢＬＲＲとビット線プリチャージ電圧ＶＢＬＲとを比較し、ビット線プリチャージ電圧ＶＢＬＲがノード電圧ＶＢＬＲＲの所定比倍になるように出力トランジスタをそれぞれ制御する。
【００６５】
なお、ＶＢＬＲ内部電圧発生回路１３には、ノード電圧ＶＢＬＲＲの出力を遮断するためのスイッチトランジスタＱ５１，Ｑ５２と、ＶＢＬＲ制御回路１３１の差動増幅器及び出力トランジスタの動作を停止させるためのスイッチトランジスタＱ５３〜Ｑ５６とを備えている。スイッチトランジスタＱ５１〜Ｑ５６はそれぞれ内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。
【００６６】
このような構成において、次に本実施形態の半導体記憶装置の動作について図面を用いて説明する。
【００６７】
図１２は本発明の半導体記憶装置の処理手順を示すフローチャートである。
【００６８】
図１２に示すように、半導体記憶装置は、上述したセルフリフレッシュモード状態（Entry）にあるとき、リフレッシュ動作（Refresh）と内部電圧発生回路の停止（内部電源遮断／復帰）とをメモリセルの最大データ保持時間ｔＲＥＦｍａｘに応じて設定される所定の周期で繰り返している。
【００６９】
リフレッシュ動作時、リフレッシュ動作制御回路４２は、まず、リフレッシュ動作期間であることを示すリフレッシュ動作信号ＳＲＦＴを“Ｈ”に設定し、リフレッシュ動作対象であるワード線を選択するためのワード線選択パルスＰＳＲＦをそれぞれ生成する。モード制御回路４１はリフレッシュ動作制御回路４２から出力されたワード線選択パルスＰＳＲＦのタイミングで各ワード線を順に活性させ、ワード線毎にメモリセルに保持されたデータの読み出し、増幅、再書き込みをそれぞれ実施する。全てのワード線に対するリフレッシュ動作が完了すると、リフレッシュ動作制御回路４２は、リフレッシュ動作信号ＳＲＦＴを“Ｌ”に切り換え、リフレッシュ動作の終了を示すリフレッシュエンドパルスＲＥＦＥＮＤＰを出力する。
【００７０】
内部電源制御回路４３は、リフレッシュ動作信号ＳＲＦＴが“Ｌ”に切り換わると、内部電源遮断時間計測回路４７のカウント回路により発振回路４９の出力パルスＳＬＯＳＣの計数を開始し、所定のパルス幅（図１２では１ｓｅｃ）を有する内部電源停止信号ＧＯＦＦを生成する。
【００７１】
内部電源停止信号ＧＯＦＦが有意な値（“Ｈ”）にあるとき、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路１１、メモリアレイ基板電圧ＶＢＢを生成するＶＢＢ内部電圧発生回路１２、ビット線プリチャージ電圧ＶＢＬＲを生成するＶＢＬＲ内部電圧発生回路１３、及びビット線電圧ＶＤＬを生成するＶＤＬ内部電圧発生回路１５の動作が停止し、それぞれの内部電源電圧の供給が停止する。また、合わせてＶＢＢ内部電圧発生回路１２の出力端子、及びワード線がそれぞれ接地電位ＶＳＳに接続される。
【００７２】
次に、内部電源停止信号ＧＯＦＦが“Ｌ”に切り換わると、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の動作が再開し、ＶＢＢ内部電圧発生回路１２の出力端子と接地電位間、及びワード線と接地電位間の接続がそれぞれ遮断される。
【００７３】
ここで、ＶＰＰ内部電圧発生回路１１は、内部電源復帰回路４８のＶＢＢ検出回路４８２から供給されるＶＢＢ立ち上がり完了信号ＶＢＢＯＮが有意な値（“Ｈ”）になるまでワード線電圧ＶＰＰの出力を停止する。
【００７４】
メモリアレイ基板電圧ＶＢＢがある程度立ち上がり、ＶＰＰ内部電圧発生回路１１の動作が復帰すると、内部電源復帰回路４８のＶＰＰ復帰判定回路４８１はＶＰＰ復帰信号ＶＰＰＯＮを有意な値（“Ｈ”）に切り換える。
【００７５】
ＶＰＰ復帰信号ＶＰＰＯＮによりワード線電圧ＶＰＰの復帰完了を検出したリフレッシュ動作制御回路４２は、復帰完了パルスＧＥＮＯＮＰを生成し、リフレッシュ動作信号ＳＲＦＴを“Ｈ”に切り換えてリフレッシュ動作を再開する。
【００７６】
以上説明した動作は、セルフリフレッシュモードが終了（Exit）するまで繰り返される。
【００７７】
したがって、メモリアレイ部３に対する非アクセス期間において、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路１１、メモリアレイ基板電圧ＶＢＢを生成するＶＢＢ内部電圧発生回路１２、ビット線プリチャージ電圧ＶＢＬＲを生成するＶＢＬＲ内部電圧発生回路１３、及びビット線電圧ＶＤＬを生成するＶＤＬ内部電圧発生回路１５の動作をそれぞれ停止させることで、ビット線やワード線に流れるリーク電流、及び停止させた内部電圧発生回路の負荷に流れるリーク電流を遮断することができるため、半導体記憶装置の平均消費電流を低減することができる。
【００７８】
なお、各種内部電圧発生回路のうち、ＶＰＰ内部電圧発生回路１１及びＶＢＢ内部電圧発生回路１２は、チャージポンプ回路を用いて昇圧電圧あるいは負電圧を生成するため電圧変換効率が低いという問題がある。例えば、シングルブーストのチャージポンプ回路では変換効率が５０％以下であり、ダブルブーストのチャージポンプ回路（外部電源電圧ＶＤＤをさらに低電圧にした場合に用いられる）では変換効率が３３％以下になる。よって、ＶＰＰ内部電圧発生回路１１及びＶＢＢ内部電圧発生回路１２の動作を停止すれば、これらの負荷に流れるリーク電流の２〜３倍程度の電流成分を低減できる。
【００７９】
また、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の停止時に、セルプレート電圧ＶＰＬＴを生成するＶＰＬＴ内部電圧発生回路１４、及び周辺回路に供給する降圧電圧ＶＣＬを生成するためのＶＣＬ内部電圧発生回路１６の動作を維持し、かつＶＢＢ内部電圧発生回路１２の出力端子、及びワード線をそれぞれ接地電位ＶＳＳに接続することで、メモリセルが有するトランジスタの誤動作を防止することができるため、メモリセル内に保持されたデータの破壊を防止することができる。
【００８０】
さらに、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の動作を復帰させる際に、メモリアレイ基板電圧ＶＢＢが立ち上がった後、ＶＰＰ内部電圧発生回路１１の動作を復帰させることで、メモリセルが有するトランジスタの誤動作が防止され、メモリセル内に保持されたデータの破壊を防止できる。
【００８１】
なお、上記説明では、メモリアレイ部３に対する非アクセス期間において、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の動作を全て停止させる場合で説明したが、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３のうちの少なくとも１つを停止させれば、その負荷に流れるリーク電流を遮断できるため、従来の半導体記憶装置よりも平均消費電流を低減することができる。
【００８２】
（第２の実施の形態）
図１３は本発明の半導体記憶装置の第２の実施の形態の構成を示す回路図である。
【００８３】
本実施形態の半導体記憶装置は、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路の動作を内部電源制御回路４３から出力される内部電源停止信号ＧＯＦＦで停止させないようにする。
【００８４】
また、本実施形態の半導体記憶装置では、図１３に示すように、ワード線電圧ＶＰＰが供給されるワードドライバやＸデコーダ内の論理回路等が有する各ｐＭＯＳトランジスタに対して、そのソースと基板とにそれぞれ独立してワード線電圧ＶＰＰを供給し、ＶＰＰ内部電圧発生回路の出力端子とｐＭＯＳトランジスタのソース間に接続を遮断するためのスイッチトランジスタＱ１００を設けた構成である。その他の構成は第１の実施の形態と同様であるため、その説明は省略する。
【００８５】
本実施形態の半導体記憶装置では、メモリアレイ部に対する非アクセス期間において、スイッチトランジスタＱ１００をＯＦＦさせ、ｐＭＯＳトランジスタのソースに印加するワード線電圧ＶＰＰの供給のみを停止し、基板電圧ＶＰＰＷ（≒ＶＰＰ）の供給はそのまま維持させる。
【００８６】
このようにすることで、内部電圧発生回路の停止時、ワード線を接地電位ＶＳＳに接続しなくてもｐＭＯＳトランジスタの見かけ上のしきい値電圧が上昇するため、誤動作を防止することができる。さらに、ワード線電圧ＶＰＰが供給されるｐＭＯＳトランジスタのサブスレショルドリーク電流も低減されるため、半導体記憶装置の平均消費電流が低減される。
【００８７】
なお、ＶＰＰ内部電圧発生回路の動作を第１の実施の形態と同様に停止させる場合は、図１３に示すようにダイオード接続されたｎＭＯＳトランジスタＱ１０１を介して上記ｐＭＯＳトランジスタの基板に外部電源電圧ＶＤＤを供給すればよい。その場合、基板電圧ＶＰＰＷはＶＰＰ内部電圧発生回路の動作停止時にＶＤＤ−ＶＴＨ（Ｑ１０１のしきい値電圧）まで低下するが、上記ＶＰＰ印加時と同様にｐＭＯＳトランジスタの誤動作を防止することができる。
【００８８】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００８９】
セルフリフレッシュモードによるリフレッシュ動作の終了毎に、外部電源電圧よりも高い昇圧電圧であるワード線電圧、あるいは半導体基板に供給する負電圧であるメモリアレイ基板電圧の供給を所定の期間だけ停止させることで、ワード線に流れるリーク電流、あるいは停止させた内部電圧発生回路の負荷に流れるリーク電流を遮断することができるため、半導体記憶装置の平均消費電流を低減することができる。
【００９０】
また、これらの電圧出力の停止時に、メモリアレイ基板電圧の出力端、及びワード線をそれぞれ接地電位に接続することで、メモリセルが有するトランジスタの誤動作が防止されるため、メモリセルに保持されたデータの破壊が防止される。
【００９１】
さらに、ＶＢＢ内部電圧発生回路から出力されるメモリアレイ基板電圧が立ち上がった後、ＶＰＰ内部電圧発生回路からワード線電圧を出力させることで、これらの電圧の復帰時における、メモリセルのトランジスタの誤動作が防止されるため、メモリセルに保持されたデータの破壊が防止される。
【図面の簡単な説明】
【図１】本発明の半導体記憶装置の第１の実施の形態の構成を示すブロック図である。
【図２】図１に示した内部電源制御回路の一構成例を示すブロック図である。
【図３】図２に示した発振回路の一構成例を示す回路図である。
【図４】図２に示した内部電源遮断時間計測回路の一構成例を示す回路図である。
【図５】図２に示した内部電源復帰回路の一構成例を示す回路図である。
【図６】図１に示したＶＰＰ内部電圧発生回路の一構成例を示す回路図である。
【図７】図１に示したＶＢＢ内部電圧発生回路の一構成例を示す回路図である。
【図８】図１に示したＶＣＬ内部電圧発生回路の一構成例を示す回路図である。
【図９】図１に示したＶＤＬ内部電圧発生回路の一構成例を示す回路図である。
【図１０】図１に示したＶＰＬＴ内部電圧発生回路の一構成例を示す回路図である。
【図１１】図１に示したＶＢＬＲ内部電圧発生回路の一構成例を示す回路図である。
【図１２】本発明の半導体記憶装置の処理手順を示すフローチャートである。
【図１３】本発明の半導体記憶装置の第２の実施の形態の構成を示す回路図である。
【符号の説明】
１ 電源回路部
２ ＤＲＡＭメモリ部
３ メモリアレイ部
４ 周辺回路部
１１ ＶＰＰ内部電圧発生回路
１２ ＶＢＢ内部電圧発生回路
１３ ＶＢＬＲ内部電圧発生回路
１４ ＶＰＬＴ内部電圧発生回路
１５ ＶＤＬ内部電圧発生回路
１６ ＶＣＬ内部電圧発生回路
１７ 基準電圧発生回路
３１ メモリセルアレイ
３２ ワードドライバ
３３ センスアンプ
３４ Ｙデコーダ
３５ Ｘデコーダ
３６ スイッチ部
４１ モード制御回路
４２ リフレッシュ動作制御回路
４３ 内部電源制御回路
４４ 入力バッファ
４５ 出力バッファ
４７ 内部電源遮断時間計測回路
４８ 内部電源復帰回路
４９ 発振回路
１１１ ＶＰＰ制御回路
１１２、１２２ オシレータ
１１３、１２３ チャージポンプ回路
１２１ ＶＢＢ制御回路
１２４ 出力制御回路
１３１ ＶＢＬＲ制御回路
１４１ ＶＰＬＴ制御回路
１５１ ＶＤＬ制御回路
１６１ ＶＣＬ制御回路
４８１ ＶＰＰ復帰判定回路
４８２ ＶＢＢ検出回路
【発明の属する技術分野】
本発明はリフレッシュ動作を必要とするＤＲＡＭ（Dynamic Random Accuses Memory）に適用して好適な半導体記憶装置の制御方法及び半導体記憶装置に関する。
【０００２】
【従来の技術】
近年のＤＲＡＭなどの半導体記憶装置は、携帯電話機やＰＤＡ（Personal Digital Assistance）等の移動端末装置でも用いられるため、消費電流の低減がより一層求められている。
【０００３】
低消費電流化を実現する手段として、例えば、特開平８−２０３２６８号公報には、データを保持するメモリセルに対する非アクセス期間においてビット線をフローティング状態にさせ、ビット線及びそれに繋がるセンスアンプ内に流れるリーク電流を無くすことで消費電流を低減する手法が記載されている。なお、非アクセス期間とは、データの読み出し、書き込み、及びリフレッシュ動作期間を除いた期間を示す。また、リフレッシュ動作とは、所定の時間毎に、データの読み出し、増幅、再書き込みを実行することでメモリセルに書き込まれたデータを保持する動作である。
【０００４】
【発明が解決しようとする課題】
ＤＲＡＭはメモリセルが備えるキャパシタに電荷を蓄積することでデータを保持する構造である。したがって書き込まれたデータの保持が可能な最大データ保持時間ｔＲＥＦｍａｘ内にデータを読み出して再書き込みを行う上記リフレッシュ動作を必要とする。ＤＲＡＭの平均消費電流は、この最大データ保持時間ｔＲＥＦｍａｘに依存し、最大データ保持時間ｔＲＥＦｍａｘが長くなれば、リフレッシュ動作回数を減らせるため平均消費電流を低減できる。
【０００５】
しかしながら、メモリセル等の性能を改善して最大データ保持時間ｔＲＥＦｍａｘを長くしても、ある程度長くなるとそれ以上平均消費電流を低減できなくなる。これは周辺回路の消費電流、あるいは製造時に作り込まれた欠陥部位に流れるリーク電流等の直流電流成分が存在するためである。
【０００６】
ＤＲＡＭは、高集積化が進んだ結果、格子状に配列されたメモリセルから成るメモリセルアレイ、ワード線を駆動するためのワードドライバ、メモリセルアレイに保持されたデータを読み出すためのセンスアンプ等を含むメモリアレイ部が周辺回路に比べてより微細に加工されている。したがって、隣接線間が短絡するなどの欠陥数も周辺回路に比べて多くなり、これらの欠陥部位で発生するリーク電流により外部電源電流を消費してしまう。すなわち、リーク電流を削減することは平均消費電流の低減に有効である。
【０００７】
上述したように特開平８−２０３２６８号公報に記載されたＤＲＡＭでは、非アクセス期間時にビット線をフローティング状態にしているため、ビット線及びそれに繋がるセンスアンプ内に流れるリーク電流を遮断できる。
【０００８】
しかしながら、ビット線をフローティング状態にするだけでは、ワード線に流れるリーク電流や周辺回路等の消費電流を削減できないため、ＤＲＡＭ全体の平均消費電流を十分に低減できないという問題がある。
【０００９】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、平均消費電流をより低減することが可能な半導体記憶装置の制御方法及び半導体記憶装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため本発明の半導体記憶装置の制御方法は、メモリセルに書き込まれたデータを保持するためにセルフリフレッシュモードでリフレッシュ動作を行う半導体記憶装置の制御方法であって、
予め、外部から供給される外部電源電圧よりも高い昇圧電圧である、ワード線を駆動するために用いられるワード線電圧を生成するＶＰＰ内部電圧発生回路に、前記ワード線電圧の出力を所定の制御信号にしたがってオンまたはオフさせるためのＶＰＰ制御手段を備え、
前記メモリセルが形成された半導体基板に供給する負電圧であるメモリアレイ基板電圧を生成するＶＢＢ内部電圧発生回路に、前記メモリアレイ基板電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるためのＶＢＢ制御手段を備え、
前記メモリセルが形成された半導体基板を接地電位にするための出力制御手段を備えておき、
前記リフレッシュ動作の終了毎に、前記ＶＰＰ内部電圧発生回路及び前記ＶＢＢ内部電圧発生回路からの電圧出力をそれぞれ所定の期間だけオフさせ、
前記ＶＢＢ内部電圧発生回路からの前記メモリアレイ基板電圧の出力がオフしている間、前記メモリセルが形成された半導体基板を接地させ、該メモリアレイ基板電圧の出力のオフを期間が終了後、前記ＶＢＢ制御手段から出力される駆動信号により、前記ＶＢＢ内部電圧発生回路から前記メモリアレイ基板電圧を出力させ、
前記ＶＢＢ内部電圧発生回路から出力される前記メモリアレイ基板電圧が立ち上がった後、前記ＶＰＰ内部電圧発生回路から前記ワード線電圧を出力させる方法である。
【００１３】
このとき、予め前記ワード線を接地電位に接続するためのスイッチ部を備えておき、
前記ＶＰＰ内部電圧発生回路からの前記ワード線電圧の出力がオフしている間、前記ワード線を接地電位に接続してもよい。
【００１６】
また、予め、外部から供給される外部電源電圧よりも低い降圧電圧である、ビット線を駆動するために用いられるビット線電圧を生成するＶＤＬ内部電圧発生回路に、前記ビット線電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるためのＶＤＬ制御手段を備えておき、
前記リフレッシュ動作の終了毎に、前記ＶＤＬ内部電圧発生回路からの電圧出力を所定の期間だけオフさせてもよい。
また、前記メモリセル内に備えるデータ保持用のキャパシタの上部電極に、前記リフレッシュ動作終了から次の前記リフレッシュ動作開始までの期間を含めて、動作時に常にセルプレート電圧を供給してもよい。
【００１９】
一方、本発明の半導体記憶装置は、メモリセルに書き込まれたデータを保持するためにセルフリフレッシュモードでリフレッシュ動作を行う半導体記憶装置であって、
外部から供給される外部電源電圧よりも高い昇圧電圧である、ワード線を駆動するために用いられるワード線電圧を生成すると共に、前記ワード線電圧の出力を所定の制御信号にしたがってオンまたはオフさせるＶＰＰ内部電圧発生回路と、
前記メモリセルが形成された半導体基板に供給する負電圧であるメモリアレイ基板電圧を生成すると共に、前記メモリアレイ基板電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるＶＢＢ内部電圧発生回路と、
前記リフレッシュ動作の終了毎に、前記ＶＰＰ内部電圧発生回路及び前記ＶＢＢ内部電圧発生回路からの電圧出力をそれぞれ所定の期間だけオフさせるための制御信号を生成する内部電源遮断時間計測回路と、
前記ＶＢＢ内部電圧発生回路からの前記メモリアレイ基板電圧の出力がオフしている間、前記メモリセルが形成された半導体基板を接地し、該メモリアレイ基板電圧の出力のオフの期間が終了後、前記ＶＢＢ内部電圧発生回路から前記メモリアレイ基板電圧を出力させるための駆動信号を出力する出力制御回路と、
前記ＶＢＢ内部電圧発生回路から出力される前記メモリアレイ基板電圧が立ち上がった後、前記ＶＰＰ内部電圧発生回路から前記ワード線電圧を出力させるための制御信号を出力する内部電源復帰回路と、
を有する構成である。
【００２０】
このとき、前記ＶＰＰ内部電圧発生回路からの前記ワード線電圧の出力がオフしている間、前記ワード線を接地電位に接続するためのスイッチ部を有していてもよい。
【００２３】
また、外部から供給される外部電源電圧よりも低い降圧電圧である、ビット線を駆動するために用いられるビット線電圧を生成すると共に、前記ビット線電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるＶＤＬ内部電圧発生回路を有し、
前記ＶＤＬ内部電圧発生回路は、前記内部電源遮断時間計測回路から出力される制御信号にしたがって前記ビット線電圧の出力をオンまたはオフさせてもよい。
また、前記メモリセル内に備えるデータ保持用のキャパシタの上部電極に、前記リフレッシュ動作終了から次の前記リフレッシュ動作開始までの期間を含めて、動作時に常にセルプレート電圧を供給するＶＰＬＴ内部電圧発生回路を有していてもよい。
【００２４】
上記のような半導体記憶装置の制御方法及び半導体記憶装置では、セルフリフレッシュモードによるリフレッシュ動作の終了毎に、外部電源電圧よりも高い昇圧電圧であるワード線電圧、あるいは半導体基板に供給する負電圧であるメモリアレイ基板電圧の供給を所定の期間だけ停止させることで、ワード線に流れるリーク電流、あるいは停止させた内部電圧発生回路の負荷に流れるリーク電流が遮断される。
【００２５】
また、これらの電圧出力の停止時に、メモリアレイ基板電圧の出力端、及びワード線をそれぞれ接地電位に接続することで、メモリセルが有するトランジスタの誤動作が防止される。
【００２６】
さらに、ＶＢＢ内部電圧発生回路から出力されるメモリアレイ基板電圧が立ち上がった後、ＶＰＰ内部電圧発生回路からワード線電圧を出力させることで、これらの電圧の復帰時における、メモリセルのトランジスタの誤動作が防止される。
【００２７】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００２８】
近年の半導体記憶装置では、外部から供給される外部電源電圧ＶＤＤをそのまま使用するのではなく、内部電圧発生回路によって降圧、または昇圧して所定の内部電源電圧を生成し、生成した内部電源電圧を内部回路に供給することにより素子の信頼性向上を図っている。
【００２９】
例えば、ＤＲＡＭでは記憶容量を増大させるためにメモリセル用のトランジスタサイズが微細化されている。これに伴い、トランジスタに高電圧を印加することができないため、内部に降圧電源回路を設け、外部電源電圧ＶＤＤよりも低い降圧電圧を該トランジスタに供給している。
【００３０】
一方、ワード線には所望の性能を確保するために外部電源電圧ＶＤＤよりも高い昇圧電圧を供給する必要がある。さらに、メモリセルの電荷保持特性を向上させるために半導体基板を負電圧にバイアスすることもある。このように、半導体記憶装置はその内部に種々の内部電源電圧を生成する内部電圧発生回路を有している。
【００３１】
本発明の半導体記憶装置の制御方法は、メモリアレイ部に対する非アクセス期間において、上記内部電源電圧を生成するための内部電圧発生回路の動作を停止させる方法である。また、本発明の半導体記憶装置は、メモリアレイ部に対する非アクセス期間において、上記内部電源電圧を生成するための内部電圧発生回路の動作を停止させるための手段を有する構成である。但し、メモリセル内に格納されたデータを保持するのに必要な内部電圧発生回路の動作は停止させないようにする。具体的には、リフレッシュ動作終了から次のリフレッシュ動作開始までの期間において、ワード線を駆動するために用いられる昇圧電圧であるワード線電圧ＶＰＰ、半導体基板に供給する負電圧であるメモリアレイ基板電圧ＶＢＢ、及びメモリセルに保持されたデータを再生するために用いられるビット線プリチャージ電圧ＶＢＬＲを生成する内部電圧発生回路の動作をそれぞれ停止させる。一方、メモリセル内に備えるデータ保持用のキャパシタの上部電極に供給する降圧電圧であるセルプレート電圧ＶＰＬＴ、及び周辺回路に供給する降圧電圧ＶＣＬを生成するための内部電圧発生回路の動作は停止させない。なお、ワード線電圧ＶＰＰ、メモリアレイ基板電圧ＶＢＢ、及びビット線プリチャージ電圧ＶＢＬＲの出力を停止（オフ）させる際には、合わせてビット線を駆動するために用いられる降圧電圧であるビット線電圧ＶＤＬの出力も停止させてよい。
【００３２】
（第１の実施の形態）
図１は本発明の半導体記憶装置の第１の実施の形態の構成を示すブロック図であり、図２は図１に示した内部電源制御回路の一構成例を示すブロック図である。また、図３は図２に示した発振回路の一構成例を示す回路図であり、図４は図２に示した内部電源遮断時間計測回路の一構成例を示す回路図である。図５は図２に示した内部電源復帰回路の一構成例を示す回路図である。なお、図１に示した半導体記憶装置はＤＲＡＭの構成例を示している。
【００３３】
図１に示すように、本実施形態の半導体記憶装置は、所定の内部電源電圧をそれぞれ生成する電源回路部１と、データを保持するためのメモリアレイ部及びその制御回路を備えたＤＲＡＭメモリ部２とを有する構成である。
【００３４】
電源回路部１は、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路１１と、メモリアレイ基板電圧ＶＢＢを生成するＶＢＢ内部電圧発生回路１２と、ビット線プリチャージ電圧ＶＢＬＲを生成するＶＢＬＲ内部電圧発生回路１３と、セルプレート電圧ＶＰＬＴを生成するＶＰＬＴ内部電圧発生回路１４と、ビット線電圧ＶＤＬを生成するＶＤＬ内部電圧発生回路１５と、周辺回路降圧電圧ＶＣＬを生成するＶＣＬ内部電圧発生回路１６と、上記内部電源電圧を生成するための基準電圧をそれぞれ生成する基準電圧発生回路１７とを有する構成である。
【００３５】
ＤＲＡＭメモリ部２は、データが格納されるメモリアレイ部３と、メモリアレイ部３に対してデータを読み書きするための制御を行う周辺回路部４とを有する構成である。
【００３６】
メモリアレイ部３は、格子状に配列された複数のメモリセルから成るメモリセルアレイ３１と、ワード線を駆動するためのワードドライバ（ＷＤ）３２と、メモリセルに格納されたデータを読み出すためのセンスアンプ３３と、データの書き込み／読み出しを行うメモリセルに対してアクセスするためにアドレスをデコードするＹデコーダ３４及びＸデコーダ３５とを備えている。メモリセルは、直列に接続された、データを保持するためのキャパシタ（図１ではＣ０〜Ｃ３）及びスイッチ素子であるＭＯＳトランジスタ（図１ではＭ０〜Ｍ３）を備え、キャパシタの一端からセルプレート電圧ＶＰＬＴが供給される構成である。また、本実施形態の半導体記憶装置では、内部電圧発生回路が停止期間のときにメモリセルのトランジスタが誤動作しないようにするため、メモリアレイ部３にワード線を接地電位ＶＳＳに接続するためのスイッチ部３６を備えている。スイッチ部３６は後述する内部電源制御回路から供給される内部電源停止信号ＧＯＦＦにしたがってＯＮ／ＯＦＦが制御される。なお、図１では、簡略化のためにメモリアレイ部３に４本のビット線（ＢＬ０Ｔ，ＢＬ０Ｂ，ＢＬ１Ｔ，ＢＬ１Ｂ）、２本のワード線（ＷＬ０，ＷＬ１）、及び２つのセンスアンプ（ＳＡ０，ＳＡ１）のみを記載しているが、実際のメモリアレイ部３は、より多くのビット線、ワード線、及びセンスアンプを備えた構成である。
【００３７】
周辺回路部４は、外部から入力される制御コマンドにしたがって半導体記憶装置を所定の動作モードに設定するモード制御回路４１と、リフレッシュ動作を制御するためのリフレッシュ動作制御回路４２と、電源回路部１が有する各種内部電圧発生回路の動作／非動作を制御するための制御信号を生成する内部電源制御回路４３と、外部から入力されるアドレスやデータを一時的に保持する入力バッファ４４と、メモリアレイ部３から読み出された出力データを一時的に保持する出力バッファ４５とを有する構成である。
【００３８】
モード制御回路４１は、外部から入力された制御コマンドを解釈し、その内容にしたがって半導体記憶装置を所定の動作モードに設定するための回路である。また、リフレッシュ動作制御回路４２は、リフレッシュ動作の制御に必要な、リフレッシュ動作期間であることを示すリフレッシュ動作信号ＳＲＦＴ、リフレッシュ動作の終了を示すリフレッシュエンドパルスＲＥＦＥＮＤＰ、及びリフレッシュ動作時にアクセスするワード線を所定の周期毎に選択するためのワード線選択パルスＰＳＲＦをそれぞれ生成する回路である。モード制御回路４１及びリフレッシュ動作制御回路４２は周知の論理回路を用いてそれぞれ構成すればよいため、ここではその説明を省略する。
【００３９】
図２に示すように、内部電源制御回路４３は、内部電圧発生回路の停止／動作を制御するための内部電源停止信号ＧＯＦＦを生成する内部電源遮断時間計測回路４７と、停止していた各種内部電圧発生回路を所定の順に復帰させるための制御信号を生成する内部電源復帰回路４８と、一定周期のパルスを生成する発振回路４９とを有する構成である。
【００４０】
本実施形態の半導体記憶装置では、負電圧であるメモリアレイ基板電圧ＶＢＢの供給が停止しているとき、基板電圧が正電位に浮かないようにＶＢＢ内部電圧発生回路１２の出力端子を接地電位ＶＳＳに接続する。これは、基板電圧が正電位になると、メモリセルのトランジスタのしきい値電圧が低下することによる誤動作、あるいはトランジスタのｐｎ接合に対して順方向にバイアスされることによる誤動作によってメモリセルに格納されたデータが破壊されるおそれがあるからである。
【００４１】
また、本実施形態の半導体記憶装置では、内部電圧発生回路を復帰させる際に基板電圧が正電位に浮かないようにするため、上記内部電源復帰回路４８により、メモリアレイ基板電圧ＶＢＢがある程度立ち上がった後、ワード線電圧ＶＰＰが立ち上がるように制御するための制御信号を生成する。
【００４２】
発振回路４９は、例えば、図３に示すように、多段接続された複数のインバータ（図３ではＩＮＶ０〜ＩＮＶ４）の出力をトランジスタＱ１，Ｑ２で増幅し、初段のインバータ（ＩＮＶ０）の入力に帰還することで自励発振させるリングオシレータである。各インバータＩＮＶ０〜ＩＮＶ４にはそれぞれ電流源を介して電力が供給される。また、インバータＩＮＶ０〜ＩＮＶ４の出力端子と電源端子間、及びインバータＩＮＶ０〜ＩＮＶ４の出力端子と接地電位間には、発振周波数を決定するためのコンデンサＣOSCがそれぞれ挿入されている。なお、発振回路４９は上述したリフレッシュ動作制御回路４２に備えていてもよい。
【００４３】
内部電源遮断時間計測回路４７は、例えば、図４に示すように、発振回路４９の出力パルスＳＬＯＳＣを所定数だけ計数する、直列に接続された複数のフリップフロップ（Ｆ／Ｆ）から成るカウンタ回路を備えた構成である。カウンタ回路は、リフレッシュ動作期間であることを示すリフレッシュ動作信号ＳＲＦＴが“Ｌ”レベルに切り換わると発振回路４９の出力パルスＳＬＯＳＣのカウントを開始し、所定のパルス幅（最大データ保持時間ｔＲＥＦｍａｘに応じて適宜設定する。例えば、１ｓｅｃ）を有する内部電源停止信号ＧＯＦＦを生成する。なお、内部電源停止信号ＧＯＦＦは、リフレッシュ動作と内部電圧発生回路の停止とを繰り返すセルフリフレッシュモード時であることを示すセルフリフレッシュモード信号ＳＬＰＦが“Ｌ”のときのみ出力される。リフレッシュ動作信号ＳＲＦＴは上述したようにリフレッシュ動作制御回路４２から送信され、セルフリフレッシュモード信号ＳＬＰＦはモード制御回路４１から送信される。
【００４４】
図５に示すように、内部電源復帰回路４８は、ワード線電圧ＶＰＰの復帰が完了したか否かを判定するＶＰＰ復帰判定回路４８１と、メモリアレイ基板電圧ＶＢＢが所定の電圧まで立ち上がったか否かを検出するＶＢＢ検出回路４８２とを有する構成である。
【００４５】
ＶＰＰ復帰判定回路４８１は、ワード線電圧ＶＰＰと接地電位間に直列に挿入された３つの抵抗器Ｒ１〜Ｒ３と、抵抗器Ｒ２，Ｒ３の接続ノードの電圧ＶＡと基準電圧ＶＰＰＲＬとを比較する差動回路とを備え、該差動回路はノード電圧ＶＡが基準電圧ＶＰＰＲＬを超えたときにＶＰＰ復帰信号ＶＰＰＯＮを有意な値（例えば、“Ｈ”）に切り換える。
【００４６】
ＶＢＢ検出回路４８２は、周辺回路降圧電圧ＶＣＬとメモリアレイ基板電圧ＶＢＢ間に直列に挿入された２つの抵抗器Ｒ４，Ｒ５と、抵抗器Ｒ４と抵抗器Ｒ５の接続ノードの電圧ＶＢと基準電圧ＶＢＢＲＬとを比較する差動回路とを備え、該差動回路はノード電圧ＶＢが基準電圧ＶＢＢＲＬを超えたときにＶＢＢ立ち上がり完了信号ＶＢＢＯＮを有意な値（例えば、“Ｈ”）に切り換える。基準電圧ＶＰＰＲＬ、ＶＢＢＲＬは図１に示した基準電圧発生回路１７からそれぞれ供給される。なお、抵抗器Ｒ１〜Ｒ３は、ワード線電圧ＶＰＰを分圧するための回路であり、抵抗器Ｒ４，Ｒ５はＶＣＬ＋ＶＢＢの電圧を分圧するための回路である。したがって、これらの回路は図５に示した構成に限定されるものではなく、２つまたは３つ以上の抵抗器で構成してもよい。
【００４７】
次に、図１に示した電源回路部１が有する内部電圧発生回路の構成について図面を用いて説明する。なお、内部電圧発生回路の構成は以下で説明する回路に限定されるものではなく、所定の降圧電圧、昇圧電圧、または負電圧が生成できる構成であればどのような回路であってもよい。また、基準電圧発生回路１７は、周囲環境（温度）の変化に対して変動の少ない所定電圧を生成できる周知の回路で構成すればよい。したがって、ここではその構成及び動作の説明は省略する。
【００４８】
図６は図１に示したＶＰＰ内部電圧発生回路の一構成例を示す回路図であり、図７は図１に示したＶＢＢ内部電圧発生回路の一構成例を示す回路図である。また、図８は図１に示したＶＣＬ内部電圧発生回路の一構成例を示す回路図であり、図９は図１に示したＶＤＬ内部電圧発生回路の一構成例を示す回路図である。図１０は図１に示したＶＰＬＴ内部電圧発生回路の一構成例を示す回路図であり、図１１は図１に示したＶＢＬＲ内部電圧発生回路の一構成例を示す回路図である。
【００４９】
図６に示すように、ＶＰＰ内部電圧発生回路１１は、ＶＰＰ制御回路１１１、オシレータ１１２、及びチャージポンプ回路１１３を備え、オシレータ１１２の出力パルスをチャージポンプ回路１１３により正電圧方向に加算し整流することで外部電源電圧ＶＤＤよりも高い昇圧電圧を生成する構成である。チャージポンプ回路１１３の出力電圧（ＶＰＰ）はＶＰＰ制御回路１１１に帰還され、出力電圧の値に応じてオシレータ１１２を発振／停止させることでワード線電圧ＶＰＰの値が一定に制御される。
【００５０】
ＶＰＰ制御回路１１１は、ワード線電圧ＶＰＰと接地電位ＶＳＳ間に直列に挿入された３つの抵抗器Ｒ６〜Ｒ８と、抵抗器Ｒ７，Ｒ８の接続ノードの電圧ＶＣと基準電圧ＶＰＰＲとを比較する差動回路とを有する構成である。差動回路は、ノード電圧ＶＣが基準電圧ＶＰＰＲを超えたときに発振制御信号ＶＰＰＯＳＣＳＷによりオシレータ１１２の発振を停止させ、ノード電圧ＶＣが基準電圧ＶＰＰＲよりも低いときにオシレータ１１２の発振を再開させる。
【００５１】
また、ＶＰＰ制御回路１１１は、抵抗器Ｒ８と接地電位間を遮断するためのスイッチトランジスタＱ１１と、比較回路の差動対を構成する２つのトランジスタと電流源間を遮断するためのスイッチトランジスタＱ１２とを備えている。スイッチトランジスタＱ１１，Ｑ１２は内部電源遮断時間計測回路４７から出力される内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。さらに、ＶＰＰ制御回路１１１には、内部電源復帰回路４８から出力されるＶＢＢ立ち上がり完了信号ＶＢＢＯＮ、及び内部電源停止信号ＧＯＦＦにより発振制御信号ＶＰＰＯＳＣＳＷを制御するためのゲート回路を備えている。ＶＰＰ制御回路１１１は、内部電源停止信号ＧＯＦＦが“Ｈ”のときに発振制御信号ＶＰＰＯＳＣＳＷによりオシレータ１１２の発振を停止させ、かつメモリアレイ基板電圧ＶＢＢＯＮが“Ｌ”の間は発振制御信号ＶＰＰＯＳＣＳＷによりオシレータ１１２の発振を停止させる。このような構成にすることで、内部電圧発生回路を復帰させる際に、上述したメモリアレイ基板電圧ＶＢＢとワード線電圧ＶＰＰの復帰の順を制御することができる。
【００５２】
オシレータ１１２は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタからなる複数のインバータ回路が多段接続された構成であり、その最終段の出力を初段の入力に帰還させることで自励発振するリングオシレータである。
【００５３】
チャージポンプ回路１１３は、複数のインバータと複数の昇圧用キャパシタ（図６ではＣ１〜Ｃ４）と各昇圧用キャパシタの出力電圧を所定のタイミングで加算するための複数のスイッチ素子とを有する構成であり、オシレータ１１２からのクロック入力で昇圧電圧を出力し、クロック入力断で昇圧電圧の出力を停止する。
【００５４】
図７に示すように、ＶＢＢ内部電圧発生回路１２は、ＶＢＢ制御回路１２１、オシレータ１２２、及びチャージポンプ回路１２３を備え、オシレータ１２２の発振出力パルスをチャージポンプ回路１２３により負電圧方向に加算し整流することで負電圧を生成する構成である。チャージポンプ回路１２３の出力電圧（ＶＢＢ）はＶＢＢ制御回路１２１に帰還され、出力電圧の値に応じてオシレータ１２２を発振／停止させることでメモリアレイ基板電圧ＶＢＢが一定に制御される。
【００５５】
また、ＶＢＢ内部電圧発生回路１２には、メモリアレイ基板電圧ＶＢＢの供給が停止しているときに基板電圧が正電位に浮かないようにするため、出力端子を接地電位ＶＳＳに接続するための出力制御回路１２４を有する構成である。出力制御回路１２４は、チャージポンプ回路１２３の出力端子と接地電位ＶＳＳ間に挿入されたスイッチトランジスタＱ２１を備え、スイッチトランジスタＱ２１は内部電源遮断時間計測回路４７から出力される内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。
【００５６】
ＶＢＢ制御回路１２１は、周辺回路用降圧電圧ＶＣＬとメモリアレイ基板電圧ＶＢＢ間に直列に挿入された２つの抵抗器Ｒ９，Ｒ１０と、抵抗器Ｒ９，Ｒ１０の接続ノードの電圧ＶＤと基準電圧ＶＢＢＲとを比較する差動回路とを有する構成である。差動回路は、ノード電圧ＶＤが基準電圧ＶＢＢＲを超えたときに発振制御信号ＶＢＢＯＳＣＳＷによりオシレータ１２２の発振を停止させ、ノード電圧ＶＤが基準電圧ＶＢＢＲよりも低いときにオシレータ１２２の発振を再開させる。
【００５７】
また、ＶＢＢ制御回路１２１は、抵抗器Ｒ９と周辺回路用降圧電圧ＶＣＬ間を遮断するためのスイッチトランジスタＱ２２と、比較回路の差動対を構成する２つのトランジスタと電流源間を遮断するためのスイッチトランジスタＱ２３とを備えている。スイッチトランジスタＱ２２，Ｑ２３は内部電源遮断時間計測回路４７から出力される内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。ＶＢＢ制御回路１２１は、スイッチトランジスタＱ２２，Ｑ２３がＯＦＦのとき、発振制御信号ＶＢＢＯＳＣＳＷによりオシレータ１２２の発振を停止させる。
【００５８】
オシレータ１２２は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタからなる複数のインバータ回路が多段接続された構成であり、その最終段の出力を初段の入力に帰還させることで自励発振するリングオシレータである。
【００５９】
チャージポンプ回路１２３は、オシレータ１２２の発振出力クロックＯＳＣとその反転出力ＯＳＣＢとを入力とする、複数のインバータと複数の減圧用キャパシタ（図７ではＣ１１〜Ｃ１４）と各減圧用キャパシタの出力電圧を所定のタイミングで加算するための複数のスイッチ素子とを有する構成であり、オシレータ１２２からのクロック入力で負電圧を出力し、クロック入力断で負電圧の出力を停止する。
【００６０】
図８に示すように、ＶＣＬ内部電圧発生回路１６は、周辺回路用降圧電圧ＶＣＬを出力するための出力トランジスタＱ３１と、周辺回路用降圧電圧ＶＣＬを一定に制御するための差動増幅器から成るＶＣＬ制御回路１６１とを有する構成である。ＶＣＬ制御回路１６１は、基準電圧発生回路１７から供給される所定の基準電圧ＶＣＬＲと出力トランジスタＱ３１から出力される周辺回路用降圧電圧ＶＣＬとを比較し、基準電圧ＶＣＬＲと周辺回路用降圧電圧ＶＣＬとが等しくなるように、出力トランジスタＱ３１を制御する。
【００６１】
図９に示すように、ＶＤＬ内部電圧発生回路１５は、ビット線電圧ＶＤＬを出力するための出力トランジスタＱ４１と、ビット線電圧ＶＤＬを一定電圧に制御するための差動増幅器から成るＶＤＬ制御回路１５１とを有する構成である。ＶＤＬ制御回路１５１は、基準電圧発生回路１７から供給される所定の基準電圧ＶＤＬＲと出力トランジスタＱ４１から出力されるビット線電圧ＶＤＬとを比較し、基準電圧ＶＤＬＲとビット線電圧ＶＤＬとが等しくなるように、出力トランジスタＱ４１を制御する。
【００６２】
なお、ＶＤＬ内部電圧発生回路１５には、ＶＤＬ制御回路１５１の差動増幅器に一定電流を供給する定電流源と接地電位間を遮断するためのスイッチトランジスタＱ４２と、出力トランジスタＱ４１をＯＦＦ状態で固定するためのスイッチトランジスタＱ４３とを備えている。スイッチトランジスタＱ４２，Ｑ４３は内部電源停止信号ＧＯＦＦをインバータで反転させた制御信号ＳＷＢによりＯＮ／ＯＦＦが制御される。
【００６３】
図１０に示すように、ＶＰＬＴ内部電圧発生回路１４は、周辺回路用降圧電圧ＶＣＬを分圧する抵抗器Ｒ１１，Ｒ１２と、抵抗器Ｒ１１，Ｒ１２の接続ノードの電圧ＶＰＬＴＲを所定比倍にしてセルプレート電圧ＶＰＬＴを生成する、２組の差動増幅回路及び出力トランジスタから成るＶＰＬＴ制御回路１４１とを有する構成である。ＶＰＬＴ制御回路１４１は、ノード電圧ＶＰＬＴＲとセルプレート電圧ＶＰＬＴとを比較し、セルプレート電圧ＶＰＬＴがノード電圧ＶＰＬＴＲの所定比倍になるように出力トランジスタをそれぞれ制御する。
【００６４】
図１１に示すように、ＶＢＬＲ内部電圧発生回路１３は、周辺回路用降圧電圧ＶＣＬを分圧する抵抗器Ｒ１３，Ｒ１４と、抵抗器Ｒ１３，Ｒ１４の接続ノードの電圧ＶＢＬＲＲを所定比倍にしてビット線プリチャージ電圧ＶＢＬＲを生成する、２組の差動増幅回路及び出力トランジスタから成るＶＢＬＲ制御回路１３１とを有する構成である。ＶＢＬＲ制御回路１３１は、ノード電圧ＶＢＬＲＲとビット線プリチャージ電圧ＶＢＬＲとを比較し、ビット線プリチャージ電圧ＶＢＬＲがノード電圧ＶＢＬＲＲの所定比倍になるように出力トランジスタをそれぞれ制御する。
【００６５】
なお、ＶＢＬＲ内部電圧発生回路１３には、ノード電圧ＶＢＬＲＲの出力を遮断するためのスイッチトランジスタＱ５１，Ｑ５２と、ＶＢＬＲ制御回路１３１の差動増幅器及び出力トランジスタの動作を停止させるためのスイッチトランジスタＱ５３〜Ｑ５６とを備えている。スイッチトランジスタＱ５１〜Ｑ５６はそれぞれ内部電源停止信号ＧＯＦＦによりＯＮ／ＯＦＦが制御される。
【００６６】
このような構成において、次に本実施形態の半導体記憶装置の動作について図面を用いて説明する。
【００６７】
図１２は本発明の半導体記憶装置の処理手順を示すフローチャートである。
【００６８】
図１２に示すように、半導体記憶装置は、上述したセルフリフレッシュモード状態（Entry）にあるとき、リフレッシュ動作（Refresh）と内部電圧発生回路の停止（内部電源遮断／復帰）とをメモリセルの最大データ保持時間ｔＲＥＦｍａｘに応じて設定される所定の周期で繰り返している。
【００６９】
リフレッシュ動作時、リフレッシュ動作制御回路４２は、まず、リフレッシュ動作期間であることを示すリフレッシュ動作信号ＳＲＦＴを“Ｈ”に設定し、リフレッシュ動作対象であるワード線を選択するためのワード線選択パルスＰＳＲＦをそれぞれ生成する。モード制御回路４１はリフレッシュ動作制御回路４２から出力されたワード線選択パルスＰＳＲＦのタイミングで各ワード線を順に活性させ、ワード線毎にメモリセルに保持されたデータの読み出し、増幅、再書き込みをそれぞれ実施する。全てのワード線に対するリフレッシュ動作が完了すると、リフレッシュ動作制御回路４２は、リフレッシュ動作信号ＳＲＦＴを“Ｌ”に切り換え、リフレッシュ動作の終了を示すリフレッシュエンドパルスＲＥＦＥＮＤＰを出力する。
【００７０】
内部電源制御回路４３は、リフレッシュ動作信号ＳＲＦＴが“Ｌ”に切り換わると、内部電源遮断時間計測回路４７のカウント回路により発振回路４９の出力パルスＳＬＯＳＣの計数を開始し、所定のパルス幅（図１２では１ｓｅｃ）を有する内部電源停止信号ＧＯＦＦを生成する。
【００７１】
内部電源停止信号ＧＯＦＦが有意な値（“Ｈ”）にあるとき、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路１１、メモリアレイ基板電圧ＶＢＢを生成するＶＢＢ内部電圧発生回路１２、ビット線プリチャージ電圧ＶＢＬＲを生成するＶＢＬＲ内部電圧発生回路１３、及びビット線電圧ＶＤＬを生成するＶＤＬ内部電圧発生回路１５の動作が停止し、それぞれの内部電源電圧の供給が停止する。また、合わせてＶＢＢ内部電圧発生回路１２の出力端子、及びワード線がそれぞれ接地電位ＶＳＳに接続される。
【００７２】
次に、内部電源停止信号ＧＯＦＦが“Ｌ”に切り換わると、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の動作が再開し、ＶＢＢ内部電圧発生回路１２の出力端子と接地電位間、及びワード線と接地電位間の接続がそれぞれ遮断される。
【００７３】
ここで、ＶＰＰ内部電圧発生回路１１は、内部電源復帰回路４８のＶＢＢ検出回路４８２から供給されるＶＢＢ立ち上がり完了信号ＶＢＢＯＮが有意な値（“Ｈ”）になるまでワード線電圧ＶＰＰの出力を停止する。
【００７４】
メモリアレイ基板電圧ＶＢＢがある程度立ち上がり、ＶＰＰ内部電圧発生回路１１の動作が復帰すると、内部電源復帰回路４８のＶＰＰ復帰判定回路４８１はＶＰＰ復帰信号ＶＰＰＯＮを有意な値（“Ｈ”）に切り換える。
【００７５】
ＶＰＰ復帰信号ＶＰＰＯＮによりワード線電圧ＶＰＰの復帰完了を検出したリフレッシュ動作制御回路４２は、復帰完了パルスＧＥＮＯＮＰを生成し、リフレッシュ動作信号ＳＲＦＴを“Ｈ”に切り換えてリフレッシュ動作を再開する。
【００７６】
以上説明した動作は、セルフリフレッシュモードが終了（Exit）するまで繰り返される。
【００７７】
したがって、メモリアレイ部３に対する非アクセス期間において、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路１１、メモリアレイ基板電圧ＶＢＢを生成するＶＢＢ内部電圧発生回路１２、ビット線プリチャージ電圧ＶＢＬＲを生成するＶＢＬＲ内部電圧発生回路１３、及びビット線電圧ＶＤＬを生成するＶＤＬ内部電圧発生回路１５の動作をそれぞれ停止させることで、ビット線やワード線に流れるリーク電流、及び停止させた内部電圧発生回路の負荷に流れるリーク電流を遮断することができるため、半導体記憶装置の平均消費電流を低減することができる。
【００７８】
なお、各種内部電圧発生回路のうち、ＶＰＰ内部電圧発生回路１１及びＶＢＢ内部電圧発生回路１２は、チャージポンプ回路を用いて昇圧電圧あるいは負電圧を生成するため電圧変換効率が低いという問題がある。例えば、シングルブーストのチャージポンプ回路では変換効率が５０％以下であり、ダブルブーストのチャージポンプ回路（外部電源電圧ＶＤＤをさらに低電圧にした場合に用いられる）では変換効率が３３％以下になる。よって、ＶＰＰ内部電圧発生回路１１及びＶＢＢ内部電圧発生回路１２の動作を停止すれば、これらの負荷に流れるリーク電流の２〜３倍程度の電流成分を低減できる。
【００７９】
また、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の停止時に、セルプレート電圧ＶＰＬＴを生成するＶＰＬＴ内部電圧発生回路１４、及び周辺回路に供給する降圧電圧ＶＣＬを生成するためのＶＣＬ内部電圧発生回路１６の動作を維持し、かつＶＢＢ内部電圧発生回路１２の出力端子、及びワード線をそれぞれ接地電位ＶＳＳに接続することで、メモリセルが有するトランジスタの誤動作を防止することができるため、メモリセル内に保持されたデータの破壊を防止することができる。
【００８０】
さらに、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の動作を復帰させる際に、メモリアレイ基板電圧ＶＢＢが立ち上がった後、ＶＰＰ内部電圧発生回路１１の動作を復帰させることで、メモリセルが有するトランジスタの誤動作が防止され、メモリセル内に保持されたデータの破壊を防止できる。
【００８１】
なお、上記説明では、メモリアレイ部３に対する非アクセス期間において、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３、及びＶＤＬ内部電圧発生回路１５の動作を全て停止させる場合で説明したが、ＶＰＰ内部電圧発生回路１１、ＶＢＢ内部電圧発生回路１２、ＶＢＬＲ内部電圧発生回路１３のうちの少なくとも１つを停止させれば、その負荷に流れるリーク電流を遮断できるため、従来の半導体記憶装置よりも平均消費電流を低減することができる。
【００８２】
（第２の実施の形態）
図１３は本発明の半導体記憶装置の第２の実施の形態の構成を示す回路図である。
【００８３】
本実施形態の半導体記憶装置は、ワード線電圧ＶＰＰを生成するＶＰＰ内部電圧発生回路の動作を内部電源制御回路４３から出力される内部電源停止信号ＧＯＦＦで停止させないようにする。
【００８４】
また、本実施形態の半導体記憶装置では、図１３に示すように、ワード線電圧ＶＰＰが供給されるワードドライバやＸデコーダ内の論理回路等が有する各ｐＭＯＳトランジスタに対して、そのソースと基板とにそれぞれ独立してワード線電圧ＶＰＰを供給し、ＶＰＰ内部電圧発生回路の出力端子とｐＭＯＳトランジスタのソース間に接続を遮断するためのスイッチトランジスタＱ１００を設けた構成である。その他の構成は第１の実施の形態と同様であるため、その説明は省略する。
【００８５】
本実施形態の半導体記憶装置では、メモリアレイ部に対する非アクセス期間において、スイッチトランジスタＱ１００をＯＦＦさせ、ｐＭＯＳトランジスタのソースに印加するワード線電圧ＶＰＰの供給のみを停止し、基板電圧ＶＰＰＷ（≒ＶＰＰ）の供給はそのまま維持させる。
【００８６】
このようにすることで、内部電圧発生回路の停止時、ワード線を接地電位ＶＳＳに接続しなくてもｐＭＯＳトランジスタの見かけ上のしきい値電圧が上昇するため、誤動作を防止することができる。さらに、ワード線電圧ＶＰＰが供給されるｐＭＯＳトランジスタのサブスレショルドリーク電流も低減されるため、半導体記憶装置の平均消費電流が低減される。
【００８７】
なお、ＶＰＰ内部電圧発生回路の動作を第１の実施の形態と同様に停止させる場合は、図１３に示すようにダイオード接続されたｎＭＯＳトランジスタＱ１０１を介して上記ｐＭＯＳトランジスタの基板に外部電源電圧ＶＤＤを供給すればよい。その場合、基板電圧ＶＰＰＷはＶＰＰ内部電圧発生回路の動作停止時にＶＤＤ−ＶＴＨ（Ｑ１０１のしきい値電圧）まで低下するが、上記ＶＰＰ印加時と同様にｐＭＯＳトランジスタの誤動作を防止することができる。
【００８８】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００８９】
セルフリフレッシュモードによるリフレッシュ動作の終了毎に、外部電源電圧よりも高い昇圧電圧であるワード線電圧、あるいは半導体基板に供給する負電圧であるメモリアレイ基板電圧の供給を所定の期間だけ停止させることで、ワード線に流れるリーク電流、あるいは停止させた内部電圧発生回路の負荷に流れるリーク電流を遮断することができるため、半導体記憶装置の平均消費電流を低減することができる。
【００９０】
また、これらの電圧出力の停止時に、メモリアレイ基板電圧の出力端、及びワード線をそれぞれ接地電位に接続することで、メモリセルが有するトランジスタの誤動作が防止されるため、メモリセルに保持されたデータの破壊が防止される。
【００９１】
さらに、ＶＢＢ内部電圧発生回路から出力されるメモリアレイ基板電圧が立ち上がった後、ＶＰＰ内部電圧発生回路からワード線電圧を出力させることで、これらの電圧の復帰時における、メモリセルのトランジスタの誤動作が防止されるため、メモリセルに保持されたデータの破壊が防止される。
【図面の簡単な説明】
【図１】本発明の半導体記憶装置の第１の実施の形態の構成を示すブロック図である。
【図２】図１に示した内部電源制御回路の一構成例を示すブロック図である。
【図３】図２に示した発振回路の一構成例を示す回路図である。
【図４】図２に示した内部電源遮断時間計測回路の一構成例を示す回路図である。
【図５】図２に示した内部電源復帰回路の一構成例を示す回路図である。
【図６】図１に示したＶＰＰ内部電圧発生回路の一構成例を示す回路図である。
【図７】図１に示したＶＢＢ内部電圧発生回路の一構成例を示す回路図である。
【図８】図１に示したＶＣＬ内部電圧発生回路の一構成例を示す回路図である。
【図９】図１に示したＶＤＬ内部電圧発生回路の一構成例を示す回路図である。
【図１０】図１に示したＶＰＬＴ内部電圧発生回路の一構成例を示す回路図である。
【図１１】図１に示したＶＢＬＲ内部電圧発生回路の一構成例を示す回路図である。
【図１２】本発明の半導体記憶装置の処理手順を示すフローチャートである。
【図１３】本発明の半導体記憶装置の第２の実施の形態の構成を示す回路図である。
【符号の説明】
１ 電源回路部
２ ＤＲＡＭメモリ部
３ メモリアレイ部
４ 周辺回路部
１１ ＶＰＰ内部電圧発生回路
１２ ＶＢＢ内部電圧発生回路
１３ ＶＢＬＲ内部電圧発生回路
１４ ＶＰＬＴ内部電圧発生回路
１５ ＶＤＬ内部電圧発生回路
１６ ＶＣＬ内部電圧発生回路
１７ 基準電圧発生回路
３１ メモリセルアレイ
３２ ワードドライバ
３３ センスアンプ
３４ Ｙデコーダ
３５ Ｘデコーダ
３６ スイッチ部
４１ モード制御回路
４２ リフレッシュ動作制御回路
４３ 内部電源制御回路
４４ 入力バッファ
４５ 出力バッファ
４７ 内部電源遮断時間計測回路
４８ 内部電源復帰回路
４９ 発振回路
１１１ ＶＰＰ制御回路
１１２、１２２ オシレータ
１１３、１２３ チャージポンプ回路
１２１ ＶＢＢ制御回路
１２４ 出力制御回路
１３１ ＶＢＬＲ制御回路
１４１ ＶＰＬＴ制御回路
１５１ ＶＤＬ制御回路
１６１ ＶＣＬ制御回路
４８１ ＶＰＰ復帰判定回路
４８２ ＶＢＢ検出回路
Claims (8)
- メモリセルに書き込まれたデータを保持するためにセルフリフレッシュモードでリフレッシュ動作を行う半導体記憶装置の制御方法であって、
予め、外部から供給される外部電源電圧よりも高い昇圧電圧である、ワード線を駆動するために用いられるワード線電圧を生成するＶＰＰ内部電圧発生回路に、前記ワード線電圧の出力を所定の制御信号にしたがってオンまたはオフさせるためのＶＰＰ制御手段を備え、
前記メモリセルが形成された半導体基板に供給する負電圧であるメモリアレイ基板電圧を生成するＶＢＢ内部電圧発生回路に、前記メモリアレイ基板電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるためのＶＢＢ制御手段を備え、
前記メモリセルが形成された半導体基板を接地電位にするための出力制御手段を備えておき、
前記リフレッシュ動作の終了毎に、前記ＶＰＰ内部電圧発生回路及び前記ＶＢＢ内部電圧発生回路からの電圧出力をそれぞれ所定の期間だけオフさせ、
前記ＶＢＢ内部電圧発生回路からの前記メモリアレイ基板電圧の出力がオフしている間、前記メモリセルが形成された半導体基板を接地させ、該メモリアレイ基板電圧の出力のオフを期間が終了後、前記ＶＢＢ制御手段から出力される駆動信号により、前記ＶＢＢ内部電圧発生回路から前記メモリアレイ基板電圧を出力させ、
前記ＶＢＢ内部電圧発生回路から出力される前記メモリアレイ基板電圧が立ち上がった後、前記ＶＰＰ内部電圧発生回路から前記ワード線電圧を出力させる半導体記憶装置の制御方法。 - 予め前記ワード線を接地電位に接続するためのスイッチ部を備えておき、
前記ＶＰＰ内部電圧発生回路からの前記ワード線電圧の出力がオフしている間、前記ワード線を接地電位に接続する請求項１記載の半導体記憶装置の制御方法。 - 予め、外部から供給される外部電源電圧よりも低い降圧電圧である、ビット線を駆動するために用いられるビット線電圧を生成するＶＤＬ内部電圧発生回路に、前記ビット線電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるためのＶＤＬ制御手段を備えておき、
前記リフレッシュ動作の終了毎に、前記ＶＤＬ内部電圧発生回路からの電圧出力を所定の期間だけオフさせる請求項１又は２のいずれか１項記載の半導体記憶装置の制御方法。 - 前記メモリセル内に備えるデータ保持用のキャパシタの上部電極に、前記リフレッシュ動作終了から次の前記リフレッシュ動作開始までの期間を含めて、動作時に常にセルプレート電圧を供給する請求項１乃至３のいずれか１項記載の半導体記憶装置の制御方法。
- メモリセルに書き込まれたデータを保持するためにセルフリフレッシュモードでリフレッシュ動作を行う半導体記憶装置であって、
外部から供給される外部電源電圧よりも高い昇圧電圧である、ワード線を駆動するために用いられるワード線電圧を生成すると共に、前記ワード線電圧の出力を所定の制御信号にしたがってオンまたはオフさせるＶＰＰ内部電圧発生回路と、
前記メモリセルが形成された半導体基板に供給する負電圧であるメモリアレイ基板電圧を生成すると共に、前記メモリアレイ基板電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるＶＢＢ内部電圧発生回路と、
前記リフレッシュ動作の終了毎に、前記ＶＰＰ内部電圧発生回路及び前記ＶＢＢ内部電圧発生回路からの電圧出力をそれぞれ所定の期間だけオフさせるための制御信号を生成する内部電源遮断時間計測回路と、
前記ＶＢＢ内部電圧発生回路からの前記メモリアレイ基板電圧の出力がオフしている間、前記メモリセルが形成された半導体基板を接地し、該メモリアレイ基板電圧の出力のオフの期間が終了後、前記ＶＢＢ内部電圧発生回路から前記メモリアレイ基板電圧を出力させるための駆動信号を出力する出力制御回路と、
前記ＶＢＢ内部電圧発生回路から出力される前記メモリアレイ基板電圧が立ち上がった後、前記ＶＰＰ内部電圧発生回路から前記ワード線電圧を出力させるための制御信号を出力する内部電源復帰回路と、
を有する半導体記憶装置。 - 前記ＶＰＰ内部電圧発生回路からの前記ワード線電圧の出力がオフしている間、前記ワード線を接地電位に接続するためのスイッチ部を有する請求項５記載の半導体記憶装置。
- 外部から供給される外部電源電圧よりも低い降圧電圧である、ビット線を駆動するために用いられるビット線電圧を生成すると共に、前記ビット線電圧の出力を前記所定の制御信号にしたがってオンまたはオフさせるＶＤＬ内部電圧発生回路を有し、
前記ＶＤＬ内部電圧発生回路は、前記内部電源遮断時間計測回路から出力される制御信号にしたがって前記ビット線電圧の出力をオンまたはオフさせる請求項５又は６のいずれか１項記載の半導体記憶装置。 - 前記メモリセル内に備えるデータ保持用のキャパシタの上部電極に、前記リフレッシュ動作終了から次の前記リフレッシュ動作開始までの期間を含めて、動作時に常にセルプレート電圧を供給するＶＰＬＴ内部電圧発生回路を有する請求項５乃至７のいずれか１項記載の半導体記憶装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001265800A JP4152094B2 (ja) | 2001-09-03 | 2001-09-03 | 半導体記憶装置の制御方法及び半導体記憶装置 |
| DE10239515A DE10239515B4 (de) | 2001-09-03 | 2002-08-28 | Halbleiterspeicher-Steuerverfahren und Halbleiterspeichervorrichtung |
| KR1020020051292A KR100541132B1 (ko) | 2001-09-03 | 2002-08-29 | 반도체 기억 장치의 제어방법 및 반도체 기억 장치 |
| US10/231,794 US6990031B2 (en) | 2001-09-03 | 2002-08-29 | Semiconductor memory device control method and semiconductor memory device |
| CNB021322465A CN1215563C (zh) | 2001-09-03 | 2002-09-03 | 半导体存储器与半导体存储器控制方法 |
| TW091120120A TW567495B (en) | 2001-09-03 | 2002-09-03 | Semiconductor memory device control method and semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001265800A JP4152094B2 (ja) | 2001-09-03 | 2001-09-03 | 半導体記憶装置の制御方法及び半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003077273A JP2003077273A (ja) | 2003-03-14 |
| JP4152094B2 true JP4152094B2 (ja) | 2008-09-17 |
Family
ID=19092212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001265800A Expired - Fee Related JP4152094B2 (ja) | 2001-09-03 | 2001-09-03 | 半導体記憶装置の制御方法及び半導体記憶装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6990031B2 (ja) |
| JP (1) | JP4152094B2 (ja) |
| KR (1) | KR100541132B1 (ja) |
| CN (1) | CN1215563C (ja) |
| DE (1) | DE10239515B4 (ja) |
| TW (1) | TW567495B (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4199591B2 (ja) | 2003-05-16 | 2008-12-17 | エルピーダメモリ株式会社 | セルリークモニタ回路及びモニタ方法 |
| JP4437710B2 (ja) | 2003-10-30 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
| KR100567916B1 (ko) * | 2004-04-20 | 2006-04-05 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 전원 공급 장치 및 방법 |
| KR100772686B1 (ko) * | 2004-10-30 | 2007-11-02 | 주식회사 하이닉스반도체 | 저전압용 반도체 메모리 장치 |
| KR100648278B1 (ko) * | 2004-11-05 | 2006-11-23 | 삼성전자주식회사 | 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 |
| US7532532B2 (en) * | 2005-05-31 | 2009-05-12 | Micron Technology, Inc. | System and method for hidden-refresh rate modification |
| KR100816690B1 (ko) * | 2006-04-13 | 2008-03-27 | 주식회사 하이닉스반도체 | 온도 감지장치를 구비하는 반도체메모리소자 |
| KR100826647B1 (ko) * | 2006-11-20 | 2008-05-06 | 주식회사 하이닉스반도체 | 전압펌프 초기화 회로 및 이를 이용한 전압 펌핑장치 |
| JP2008146784A (ja) | 2006-12-13 | 2008-06-26 | Elpida Memory Inc | 半導体記憶装置 |
| US7477092B2 (en) * | 2006-12-29 | 2009-01-13 | Sandisk Corporation | Unified voltage generation apparatus with improved power efficiency |
| US7440342B2 (en) * | 2006-12-29 | 2008-10-21 | Sandisk Corporation | Unified voltage generation method with improved power efficiency |
| US7733731B2 (en) | 2007-03-05 | 2010-06-08 | Micron Technology, Inc. | Control of inputs to a memory device |
| US8042022B2 (en) | 2007-03-08 | 2011-10-18 | Micron Technology, Inc. | Method, system, and apparatus for distributed decoding during prolonged refresh |
| US8004920B2 (en) * | 2007-05-29 | 2011-08-23 | Micron Technology, Inc. | Power saving memory apparatus, systems, and methods |
| JP5045294B2 (ja) * | 2007-07-30 | 2012-10-10 | 富士通セミコンダクター株式会社 | カスコードカレントミラー回路を有する内部電源回路 |
| US8005995B2 (en) | 2007-08-16 | 2011-08-23 | Micron Technology, Inc. | Command interface systems and methods |
| US8044705B2 (en) * | 2007-08-28 | 2011-10-25 | Sandisk Technologies Inc. | Bottom plate regulation of charge pumps |
| US7656720B2 (en) * | 2007-11-07 | 2010-02-02 | Micron Technology, Inc. | Power-off apparatus, systems, and methods |
| US7586362B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Low voltage charge pump with regulation |
| US7586363B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Diode connected regulation of charge pumps |
| US7969235B2 (en) | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
| US20090302930A1 (en) * | 2008-06-09 | 2009-12-10 | Feng Pan | Charge Pump with Vt Cancellation Through Parallel Structure |
| US8710907B2 (en) * | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
| US7683700B2 (en) | 2008-06-25 | 2010-03-23 | Sandisk Corporation | Techniques of ripple reduction for charge pumps |
| KR101450255B1 (ko) * | 2008-10-22 | 2014-10-13 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원 전압 발생 회로 |
| US7795952B2 (en) * | 2008-12-17 | 2010-09-14 | Sandisk Corporation | Regulation of recovery rates in charge pumps |
| JP5564829B2 (ja) * | 2009-05-14 | 2014-08-06 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその制御方法 |
| US7973592B2 (en) * | 2009-07-21 | 2011-07-05 | Sandisk Corporation | Charge pump with current based regulation |
| US8339183B2 (en) * | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
| US20110133820A1 (en) * | 2009-12-09 | 2011-06-09 | Feng Pan | Multi-Stage Charge Pump with Variable Number of Boosting Stages |
| US20110148509A1 (en) * | 2009-12-17 | 2011-06-23 | Feng Pan | Techniques to Reduce Charge Pump Overshoot |
| WO2012082274A2 (en) | 2010-11-19 | 2012-06-21 | Rambus Inc. | Timing-drift calibration |
| US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| US8649236B2 (en) * | 2011-05-11 | 2014-02-11 | Elite Semiconductor Memory Technology Inc. | Circuit and method for controlling leakage current in random access memory devices |
| TWI469144B (zh) * | 2011-07-06 | 2015-01-11 | Elite Semiconductor Esmt | 用以控制隨機存取記憶體元件中的漏電流之電路和方法 |
| US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
| US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
| US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
| KR20130046182A (ko) * | 2011-10-27 | 2013-05-07 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치의 전압 생성 회로 |
| US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| US9437284B1 (en) * | 2015-12-02 | 2016-09-06 | Vanguard International Semiconductor Corporation | Memory devices and control methods thereof |
| KR20220077011A (ko) | 2020-12-01 | 2022-06-08 | 에스케이하이닉스 주식회사 | 리프레쉬동작을 수행하는 전자장치 |
| US11894041B2 (en) | 2020-12-01 | 2024-02-06 | SK Hynix Inc. | Electronic devices executing refresh operation based on adjusted internal voltage |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009391B1 (ko) * | 1991-07-16 | 1995-08-21 | 삼성전자주식회사 | 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치 |
| JPH05210978A (ja) * | 1992-01-31 | 1993-08-20 | Sharp Corp | 半導体記憶装置 |
| JPH08203268A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | ダイナミック型ｒａｍ |
| JP2725627B2 (ja) * | 1995-03-02 | 1998-03-11 | 日本電気株式会社 | ダイナミック型半導体記憶装置 |
| US6038186A (en) * | 1997-09-12 | 2000-03-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device that can have power consumption reduced during self refresh mode |
| JPH11120772A (ja) | 1997-10-15 | 1999-04-30 | Nec Corp | 半導体記憶装置 |
| KR100363105B1 (ko) * | 1998-12-23 | 2003-02-19 | 주식회사 하이닉스반도체 | 셀 리키지 커런트 보상용 셀프 리프레쉬 장치 |
| KR100381966B1 (ko) | 1998-12-28 | 2004-03-22 | 주식회사 하이닉스반도체 | 반도체메모리장치및그구동방법 |
| JP3863313B2 (ja) * | 1999-03-19 | 2006-12-27 | 富士通株式会社 | 半導体記憶装置 |
| JP4804609B2 (ja) * | 2000-02-16 | 2011-11-02 | 富士通セミコンダクター株式会社 | セルアレイ電源の上昇を防止したメモリ回路 |
-
2001
- 2001-09-03 JP JP2001265800A patent/JP4152094B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-28 DE DE10239515A patent/DE10239515B4/de not_active Expired - Fee Related
- 2002-08-29 KR KR1020020051292A patent/KR100541132B1/ko active IP Right Grant
- 2002-08-29 US US10/231,794 patent/US6990031B2/en not_active Expired - Lifetime
- 2002-09-03 CN CNB021322465A patent/CN1215563C/zh not_active Expired - Fee Related
- 2002-09-03 TW TW091120120A patent/TW567495B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6990031B2 (en) | 2006-01-24 |
| CN1215563C (zh) | 2005-08-17 |
| CN1404153A (zh) | 2003-03-19 |
| KR20030020235A (ko) | 2003-03-08 |
| DE10239515A1 (de) | 2003-05-22 |
| KR100541132B1 (ko) | 2006-01-10 |
| DE10239515B4 (de) | 2007-05-10 |
| US20030043673A1 (en) | 2003-03-06 |
| JP2003077273A (ja) | 2003-03-14 |
| TW567495B (en) | 2003-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4152094B2 (ja) | 半導体記憶装置の制御方法及び半導体記憶装置 | |
| KR100631935B1 (ko) | 반도체 메모리 장치의 셀프 리프레시 회로 | |
| US4964082A (en) | Semiconductor memory device having a back-bias voltage generator | |
| US7397710B2 (en) | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same | |
| US7339847B2 (en) | BLEQ driving circuit in semiconductor memory device | |
| JPH10199244A (ja) | 複合モード型基板電圧発生回路 | |
| KR100502659B1 (ko) | 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치 | |
| US20060146626A1 (en) | Refresh control circuit of pseudo SRAM | |
| JP3494488B2 (ja) | 半導体装置 | |
| KR100468718B1 (ko) | 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법 | |
| JP3869690B2 (ja) | 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法 | |
| KR100378690B1 (ko) | 대기전류를감소시킨반도체메모리용고전원발생장치 | |
| KR100244837B1 (ko) | 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치 | |
| JP4804609B2 (ja) | セルアレイ電源の上昇を防止したメモリ回路 | |
| TWI645405B (zh) | 半導體記憶裝置 | |
| JPH07296581A (ja) | 半導体記憶装置 | |
| JPH06103758A (ja) | ダイナミック型半導体記憶装置 | |
| JPH01235095A (ja) | ダイナミック型半導体記憶装置 | |
| KR100833587B1 (ko) | 리프레시 특성 향상을 위한 반도체 메모리 장치 | |
| JPH10289578A (ja) | 半導体記憶装置 | |
| JPH03217917A (ja) | リングオシレータ回路 | |
| JP2006048845A (ja) | セルフリフレッシュ制御回路 | |
| JPH06223565A (ja) | 半導体記憶装置 | |
| JP2002042465A (ja) | 半導体装置 | |
| JPH06187796A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041110 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060125 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |