CN1215563C - 半导体存储器与半导体存储器控制方法 - Google Patents

半导体存储器与半导体存储器控制方法 Download PDF

Info

Publication number
CN1215563C
CN1215563C CNB021322465A CN02132246A CN1215563C CN 1215563 C CN1215563 C CN 1215563C CN B021322465 A CNB021322465 A CN B021322465A CN 02132246 A CN02132246 A CN 02132246A CN 1215563 C CN1215563 C CN 1215563C
Authority
CN
China
Prior art keywords
voltage
generator circuit
semiconductor memory
voltage generator
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021322465A
Other languages
English (en)
Other versions
CN1404153A (zh
Inventor
桥本刚
伊藤丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1404153A publication Critical patent/CN1404153A/zh
Application granted granted Critical
Publication of CN1215563C publication Critical patent/CN1215563C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

在要求进行刷新操作的半导体存储器中，在每次结束刷新操作时，控制方法将作为比外部电源电压高的升高电压的位线电压、作为施加到半导体衬底上的负电压的存储阵列衬底电压以及用于再现保持在存储单元内的数据的位线预充电电压停止预定的周期。在这种情况下，将字线的电压输出端和存储阵列衬底电压分别驱动到地电位。为了恢复这些电压，停止输出字线电压，直到存储阵列衬底电压升高到某种程度。

Description

半导体存储器与半导体存储器控制方法
技术领域
本发明涉及适合应用于要求刷新操作的DRAM(动态随机存取存储器)的半导体存储器控制方法以及半导体存储器。
背景技术
最近，诸如DRAM的半导体存储器也开始应用于诸如便携式电话、PDA(个人数字助理)等的移动终端设备中，因此不断要求半导体存储器降低电流消耗。
作为一种降低电流消耗的方法，例如，第8-203268号日本未决专利申请披露了一种技术，这种技术，对于保持数据的存储单元，在非存取周期期间将位线设置为浮置状态以消除流经位线和与其相连的读出放大器的泄漏电流，从而降低电流消耗。非存取周期是指不包括数据读取、数据写入以及刷新操作周期的周期。刷新操作是指通过在预定时间读取、放大以及重写数据来保持写入存储单元内的数据的操作。
以这样的方式构造DRAM，即通过累计存储单元内各电容器上的电荷来保持其内的数据。利用这种结构，DRAM要求对从存储单元读取的数据进行刷新操作，并在存储单元可以保持写入其内的数据的最长数据保持时间tREFmax内，将该数据重新写入该存储单元。DRAM的平均电流消耗随tREFmax发生变化，因此在DRAM具有长tREFmax时，DRAM可以减少应该执行的刷新操作次数，从而降低平均电流消耗。
然而，在最长数据保持时间tREFmax达到某个长度后，即使通过改善存储单元等的性能来延长最长数据保持时间tREFmax，也不能进一步降低平均电流消耗。这是由外围电路消耗的电流引起的，并且存在DC电流分量，例如，流入在生产过程中在DRAM内不小心产生的瑕疵点的泄漏电流。
与DRAM的外围电路相比，通过不断提高DRAM的集成度，可以对包含存储单元阵列在内的DRAM存储阵列单元进行处理以进一步实现小型化，该存储阵列单元包括：存储单元，以矩阵形式排列；字驱动器，用于驱动字线；读出放大器，用于读取保持在存储单元阵列内的数据等。因此，与外围电路相比，高度小型化存储阵列单元通常存在大量缺陷，例如，相邻导线之间出现短路等，以致因为在这些瑕疵点产生泄漏电流而消耗外部电源的电流。从另一方面说，降低泄漏电流可以有效降低平均电流消耗。
如上所述，在第8-203268号日本未决专利申请披露的DRAM中，由于在非存取周期期间将位线设置为浮置状态，所以可以切断流过位线和与其相连的读出放大器的电流。
然而，还存在问题，即不能有效降低整个DRAM的平均电流消耗，因为仅将位线设置为浮置状态不能降低流过字线的泄漏电流以及外围电路等的电流消耗。
发明内容
因此，本发明的目的是提供一种可以进一步降低平均电流消耗的半导体存储器控制方法和半导体存储器。
从现状看，当前的半导体存储器不采用由外部施加的外部电源电压VDD，而是利用内部电压发生器电路产生预定内部电源电压以降低或升高外部电源电压VDD，并将产生的内部电源电压施加到内部电路以提高设备的可靠性。
例如，在DRAM中，为了提高存储容量，要显著降低用于存储单元的晶体管尺寸。因为要降低晶体管尺寸，所以不能对结果晶体管施加高电压，因此在DRAM内设置电压降低电源电路以对晶体管施加比外部电源电压VDD低的降低电压。
另一方面，为了保证要求的性能，必须对字线施加比外部电源电压VDD高的升高电压。此外，为了提高存储单元的电荷保持特性，将半导体衬底偏置到负电压。这样，半导体存储器含有用于产生各种内部电源电压的内部电压发生器电路。
本发明提供了一种在不对存储阵列单元进行存取的非存取期间内，使用于产生内部电源电压的内部电压发生器电路停止运行的方法。
本发明还提供了一种半导体存储器，该半导体存储器具有在不对存储阵列单元进行存取的非存取期间内，使用于产生内部电源电压的内部电压发生器电路停止运行的装置。然而该装置不使为了保持存储在存储单元内的数据所需的内部电压发生器电路停止运行。
具体地说，在从结束刷新操作到开始下一个刷新操作期间内，该装置使用于产生：作为用于驱动位线的升高电压的字线电压VPP；作为施加到半导体衬底的负电压的存储阵列衬底电压VBB；以及用于再现保持在存储单元内的数据的位线预充电电压VBLR的相应内部电压发生器电路停止运行。
另一方面，该装置不使用于产生作为对在每个存储单元内设置的、用于保持数据的电容器的上部电极施加的降低电压的单元板极电压VPLT和用于产生对外围电路施加的降低电压VCL的内部电压发生器电路停止运行。为了停止(截止)输出字线电压VPP、存储阵列衬底电压VBB以及位线预充电电压VBLR，该装置同时还可以停止输出作为用于驱动位线的降低电压的位线电压VDL。
上述控制半导体存储装置的方法和半导体存储装置可以降低半导体存储装置的平均电流消耗，因为它们可以截止流入字线的泄漏电流以及流入内部电压发生器电路的负荷使它们停止运行的泄漏电流。这是通过在每次刷新操作结束时，停止施加：作为比外部电源电压高的升高电压的字线电压VPP；作为施加到半导体衬底的负电压的存储阵列衬底电压VBB；或者用于再现保持在存储单元内的数据的位线预充电电压VBLR以预定周期来实现的。
同样，在停止这些电压输出时，如果将存储阵列衬底电压VBB的输出端和字线分别连接到地电位，则可以防止存储单元内的各晶体管发生故障，从而避免破坏保持在存储单元内的数据。
此外，在VBB内部电压发生器电路输出的存储阵列衬底电压VBB升高后，如果VPP内部电压发生器电路输出字线电压VPP，则在恢复这些电压时，可以防止存储单元内的各晶体管发生故障，因此可以避免破坏保持在存储单元内的数据。
根据以下参考附图所做的说明，本发明的上述以及其它目的、特征和优势将变得更加明显，附图示出本发明的例子。
附图说明
图1示出根据本发明的第一实施例的半导体存储器配置的方框图；
图2示出图1所示内部电源控制电路的典型配置方框图；
图3示出图2所示振荡器电路的典型配置电路图；
图4示出图2所示内部电源截止时间测量电路的典型配置电路图；
图5示出图2所示内部电源恢复电路的典型配置电路图；
图6示出图1所示VPP内部电压发生器电路的典型配置电路图；
图7示出图1所示VBB内部电压发生器电路的典型配置电路图；
图8示出图1所示VCL内部电压发生器电路的典型配置电路图；
图9示出图1所示VDL内部电压发生器电路的典型配置电路图；
图10示出图1所示VPLT内部电压发生器电路的典型配置电路图；
图11示出图1所示VBLR内部电压发生器电路的典型配置电路图；
图12示出根据本发明的半导体存储器处理过程的流程图；以及
图13示出根据本发明第二实施例的半导体存储器配置的电路图。
具体实施方式
(第一实施例)
图1示出根据本发明第一实施例的半导体存储器的配置。具体地说，图1示出了DRAM的典型配置。
如图1所示，根据第一实施例的半导体存储器包括：电源电路部分1，包括分别用于产生预定内部电源电压的各内部电压发生器电路；以及DRAM存储部分2，包括用于保持数据的存储阵列单元及控制电路。
电源电路部分1包括：VPP内部电压发生器电路11(VPPGENE.)，用于产生字线电压VPP；VBB内部电压发生器电路12(VBBGENE.)，用于产生存储阵列衬底电压VBB；VBLR内部电压发生器电路13(VBLR GENE.)，用于产生位线预充电电压VBLR；VPLT内部电压发生器电路14(VPLT GENE.)，用于产生单元板极电压VPLT；VDL内部电压发生器电路15(VDL GENE.)，用于产生位线电压VDL；VCL内部电压发生器电路16(VCL GENE.)，用于对外围电路产生降低电压；以及基准电压发生器电路17(REF GENE.)，用于产生基准电压，该基准电压用于产生相应内部电源电压。
DRAM存储部分2包括：存储阵列单元3，用于存储数据；以及外围电路单元4，用于对从存储阵列单元3读取数据和将数据写入存储阵列单元3进行控制。
存储阵列单元3包括：存储单元阵列31，由多个以矩阵方式排列的存储单元构成；字驱动器(WD)32，用于驱动字线；读出放大器33，用于读取存储在存储单元内的数据；以及Y解码器34和X解码器35，用于对地址进行解码以对利用其写入/读取数据的存储单元进行存取。存储单元包括：电容器(图1所示的C0-C3)，用于保持数据；以及MOS晶体管(图1所示的M0-M3)，它们是串联的开关元件，并从电容器的一端对它们施加单元板极电压VPLT。根据第一实施例的半导体存储器进一步包括开关单元36，它位于存储阵列单元3内，用于将相关字线连接到地电位VSS以在内部电压发生器电路非运行期间防止构成存储单元一部分的晶体管出现故障。根据内部电源控制电路提供的内部电源停止信号GOFF，控制开关单元36的ON/OFF，如下所述。尽管为了简化起见，图1仅在存储阵列单元3内示出四条位线(BL0T、BL0B、BL1T、BL1B)、两条字线(WL0、WL1)以及两个读出放大器(SA0、SA1)，但是实际上，存储阵列单元3具有许多位线、字线以及读出放大器。
外围电路单元4包括：模式控制电路41，用于根据外部馈送的控制命令，将半导体存储器设置为预定运行模式；刷新操作控制电路42，用于控制刷新操作；内部电源控制电路43，用于产生对电源电路部分1内的待运行/非运行的多个内部电压发生器电路进行控制的控制信号；输入缓冲器44，用于临时保持外部提供的地址和数据；以及输出缓冲器45，用于临时保持从存储阵列单元3读取的输出数据。
模式控制电路41对外部馈送的控制命令进行解码，并根据解码结果，将半导体存储器设置为预定运行模式。刷新操作控制电路42产生：刷新操作信号SRFT，指出刷新操作周期；刷新结束脉冲REFENDP，指出刷新操作结束；以及字线选择脉冲PSRF，用于选择在每个预定周期的刷新操作中待访问的字线。需要这些信号来控制刷新操作。由于可以利用已知逻辑电路分别构造模式控制电路41和刷新操作控制电路42，所以在此不对其进行说明。
如图2所示，内部电源控制电路43包括：内部电源截止时间测量电路47，用于产生对待非运行/运行的内部电压发生器电路进行控制的内部电源停止信号GOFF；内部电源恢复电路48，用于产生以预定顺序恢复各非运行的内部电压发生器电路的控制信号；振荡器电路49，以固定周期产生脉冲。
在根据本发明第一实施例的半导体存储器中，VBB内部电压发生器电路12的输出端与地电位VSS相连，以在不施加存储阵列衬底电压VBB时防止衬底电压漂移到正电位，存储阵列衬底电压VBB是负电压。因为正电位衬底电压会由于降低存储单元内晶体管的阈值电压而引起故障，或者由于对晶体管的pn结施加正向偏置而引起故障从而破坏存储在存储单元内的数据，所以要实现此连接。
同样，在根据第一实施例的半导体存储器中，在恢复内部电压发生器电路时，为了防止衬底电压漂移到正电位，在存储阵列衬底电压VBB升高到某种程度后，内部电源恢复电路48产生控制信号来升高字线电压VPP。
例如，振荡器电路49是环形振荡器，通过利用晶体管Q1、Q2对连接在多级内的多个倒相器(如图3中的INV0至INV4)的输出进行放大，并将该输出返回位于第一级的倒相器(INV0)，该环形振荡器可以自激振荡，如图3所示。通过相应电流源分别对倒相器INV0至INV4供电。将各电容器COSC分别插入每个倒相器INV0至INV4的输出端与电源端之间，并分别插入每个倒相器INV0至INV4的输出端与地电位之间，用于确定振荡频率。另一方面，还可以对振荡器电路49设置如上所述的刷新操作控制电路42。
例如，内部电源截止时间测量电路47包括计数电路，该计数电路包括多个串联的触发器(F/F)，这些触发器对振荡器电路49产生的预定数量的输出脉冲SLOSC进行计数，如图4所示。在指出刷新操作周期的刷新操作信号SRFT转换为“L”电平时，计数电路开始对振荡器电路49产生的输出脉冲SLOSC进行计数，从而产生具有预定脉宽(例如，根据最长保持时间，适当设置脉宽，例如设置为1秒)的内部电源停止信号GOFF。仅在自刷新模式信号SLPF处于“L”电平时，传送内部电源停止信号GOFF。自刷新模式信号SLPF指出半导体存储器重复进行刷新操作并停止内部电压发生器电路的自刷新模式。如上所述，刷新操作控制电路42发出刷新操作信号SRFT，而由模式控制电路41发出自刷新模式信号SLPF。
如图5所示，内部电源恢复电路48包括：VPP恢复确定电路481，用于确定是否已经完全恢复字线电压VPP；以及VBB检测器电路482，用于检测存储阵列衬底电压VBB是否已经升高到预定电压。
VPP恢复确定电路481包括：三个电阻器R1至R3，串联插入字线电压VPP与地电位VSS之间；以及差动电路，用于将电阻器R2、R3所连接的连接点的电压VA与基准电压VPPRL进行比较。在连接点电压VA超过基准电压VPPRL时，差动电路将VPP恢复信号VPPON转换为有效值(例如：“H”)。
VBB检测器电路482包括：两个电阻器R4、R5，串联插入外围电路降低电压VCL与存储阵列衬底电压VBB之间；以及差动电路，用于将位于电阻器R4与R5相连的连接点的电压VB与基准电压VBBRL进行比较。在连接点电压VB超过基准电压VBBRL时，差动电路将VBB升高完成信号VBBON转换为有效值(例如：“H”)。图1所示的基准电压发生器电路17分别提供基准电压VPPRL、VBBRL。电阻器R1至R3形成字线电压VPP的分压电路，而电阻器R4、R5形成电压VCL+VBB的分压电路。因此，这些电路并不局限于图5所示的配置，可以由两个或三个或更多个电阻器构成。
接着，将参考附图说明图1所示的电源电路部分1内的内部电压发生器电路配置。应该注意，内部电压发生器电路并不局限于以下说明的电路配置，可以采用任何一种电路，只要能够产生预定降低电压、升高电压或负电压就可以。
利用可以产生仅随周围环境(温度)变化而波动的预定电压的已知电路形成基准电压发生器电路17。因此，这里省略对基准电压发生器电路17的配置和运行过程进行说明。
如图6所示，对包括VPP控制电路111、振荡器112以及电荷泵电路113的VPP内部电压发生器电路11进行配置，以通过利用进行整流的电荷泵电路113在正电压方向附加振荡器112的输出脉冲，产生比外部电源电压VDD高的升高电压。将电荷泵电路113的输出电压(VPP)反馈到VPP控制电路111以根据输出电压值来振荡/停止振荡器112，从而将字线电压VPP控制为恒压。
VPP控制电路111包括：电阻器R6至R8，串联插入字线电压VPP与地电位VSS之间；以及差动电路，将电阻器R7、R8相连的连接点的电压VC与基准电压VPPR进行比较。在连接点电压VC超过基准电压VPPR时，利用振荡控制信号VPPOSCSW，差动电路使振荡器112停止振荡，并在连接点电压VC低于基准电压VPPR时，重新使振荡器112振荡。
VPP控制电路111还包括：开关晶体管Q11，用于将电阻器R8与地电位断开；以及开关晶体管Q12，用于将构成比较电路差动对的两个晶体管与电流源断开。利用内部电源截止时间测量电路47发出的内部电源停止信号GOFF，控制开关晶体管Q11、Q12的ON/OFF。VPP控制电路111进一步包括门电路，用于根据内部电源恢复电路48输出的VBB升高完成信号VBBON以及内部电源停止信号GOFF，该门电路对振荡控制信号VPPOSCSW进行控制。在内部电源停止信号GOFF处于“H”时，利用振荡控制信号VPPOSCSW，VPP控制电路111使振荡器112停止振荡，并在存储阵列衬底电压VBBON处于“L”时，利用振荡控制信号VPPOSCSW，使振荡器112停止振荡。在恢复内部电压发生器电路时，以此方式配置的VPP控制电路111可以对上述存储阵列衬底电压VBB和字线电压VPP的恢复顺序进行控制。
振荡器112是环形振荡器，它包括多个分别由nMOS晶体管和pMOS晶体管构成的位于多级内的倒相器电路，并且通过将最后一级的输出反馈到第一级的输入端来实现自激振荡。
电荷泵电路113包括：多个倒相器；多个升压电容器(图6内的C1至C4)；以及多个开关元件，用于在预定时间，附加相应升压电容器的输出电压。根据振荡器112对其施加的时钟信号，电荷泵电路输出升高电压，并在时钟信号停止时，停止输出升高电压。
如图7所示，对包括VBB控制电路121、振荡器122以及电荷泵电路123的VBB内部电压发生器电路12进行配置，以通过利用进行整流的电荷泵电路123在负电压方向附加振荡器122的输出脉冲，产生负电压。将电荷泵电路123的输出电压(VBB)反馈到VBB控制电路121，以致根据输出电压值，通过振荡/停止振荡器122，将存储阵列衬底电压VBB控制为恒压。
VBB内部电压发生器电路12还包括输出控制电路124，用于将VBB内部电压发生器电路12的输出端连接到地电位VSS，从而在施加存储阵列衬底电压VBB时，防止衬底电压漂移为正电位。输出控制电路124包括：开关晶体管Q21，插入电荷泵电路123的输出端与地电位VSS之间，并且利用内部电源截止时间测量电路47发出的内部电源停止信号GOFF，控制开关晶体管Q21的ON/OFF。
VBB控制电路121包括：两个电阻器R9、R10，串联插入外围电路升高电压VCL与存储阵列衬底电压VBB之间；以及差动电路，将电阻器R9、R10相连的连接点的电压VD与基准电压VBBR进行比较。在连接点电压VD超过基准电压VBBR时，利用振荡控制信号VBBOSCSW，差动电路使振荡器122停止振荡，并在连接点电压VD低于基准电压VBBR时，重新使振荡器122振荡。
VBB控制电路121还包括：开关晶体管Q22，用于将电阻器R9与外围电路降低电压VCL断开；以及开关晶体管Q23，用于将构成比较电路差动对的两个晶体管与电流源断开。利用内部电源截止时间测量电路47发出的内部电源停止信号GOFF，控制开关晶体管Q22、Q23的ON/OFF。在开关晶体管Q22、Q23均为OFF时，利用振荡控制信号VBBOSCSW，VBB控制电路121使振荡器122停止振荡。
振荡器122包括多个分别由nMOS晶体管和pMOS晶体管构成的位于多级内的倒相器电路，并且通过将最后一级的输出反馈到第一级的输入端来实现自激振荡。
电荷泵电路123从振荡器122接收振荡输出时钟信号OSC及其倒相输出OSCB，它包括：多个倒相器；多个降压电容器(图7内的C11至C14)；以及多个开关元件，在预定时间，分别附加每个降压电容器的输出电压。根据振荡器122馈送的时钟信号，电荷泵电路123输出负电压，并在馈送的时钟信号停止时，停止输出负电压。
如图8所示，VCL内部电压发生器电路16包括：输出晶体管Q31，用于输出外围电路降低电压VCL；以及VCL控制电路161，具有差动放大器，用于将外围电路降低电压VCL控制到恒压。VCL控制电路161将基准电压发生器电路17输出的预定基准电压VCLR与输出晶体管Q31输出的外围电路降低电压VCL进行比较，从而以这样的方式控制输出晶体管Q31，以致外围电路降低电压VCL等于基准电压VCLR。
如图9所示，VDL内部电压发生器电路15包括：输出晶体管Q41，用于输出位线电压VDL；以及VDL控制电路151，具有差动放大器，用于将位线电压VDL控制到保持恒压。VDL控制电路151将基准电压发生器电路17输出的预定基准电压VDLR与输出晶体管Q41输出的位线电压VDL进行比较，从而以这样的方式控制输出晶体管Q41，以致位线电压VDL等于基准电压VDLR。
VDL内部电压发生器电路15还包括：开关晶体管Q42，用于将对VDL控制电路151的差动放大器提供稳定电流的稳流源与地电位VSS断开；以及开关晶体管Q43，用于将输出晶体管Q41固定在OFF状态。利用倒相器对内部电源停止信号GOFF进行倒相产生的控制信号SWB，控制开关晶体管Q42、Q43的ON/OFF。
如图10所示，VPLT内部电压发生器电路14包括：电阻器R11、R12，用于对外围电路降低电压VCL进行分压；以及VPLT控制电路141，具有两组差动放大器电路和输出晶体管，用于将电阻器R11、R12的连接点的电压VPLTR放大预定倍数以产生单元板极电压VPLT。VPLT控制电路141将连接点电压VPLTR与单元板极电压VPLT进行比较，从而以这样的方式对相应输出晶体管进行控制，以致单元板极电压VPLT比连接点电压VPLTR高预定倍数。
如图11所示，VBLR内部电压发生器电路13包括：电阻器R13、R14，用于对外围电路降低电压VCL进行分压；以及VBLR控制电路131，具有两组差动放大器电路和输出晶体管，用于将电阻器R13、R14的连接点的电压VBLRR放大预定倍数以产生位线预充电电压VBLR。VBLR控制电路131将连接点电压VBLRR与位线预充电电压VBLR进行比较，从而以这样的方式对相应输出晶体管进行控制，以致位线预充电电压VBLR比连接点电压VBLRR高预定倍数。
VBLR内部电压发生器电路13还包括：开关晶体管Q51、Q52，用于截止输出连接点电压VBLRR；以及开关晶体管Q53至Q56，使VBLR控制电路131的差动放大器和晶体管停止运行。利用内部电源停止信号GOFF，分别控制开关晶体管Q51至Q56的ON/OFF。
接着，将参考图12说明根据第一实施例的半导体存储器的运行过程。
如图12所示，在上述自刷新模式(进入)下，半导体存储器重复进行刷新操作(刷新)并以根据最长数据保持时间tREFmax设置的预定周期停止内部电压发生器电路(内部电源截止/恢复)。
在刷新操作过程中，刷新操作控制电路42首先将刷新操作信号SRTF设置为“H”以指出半导体存储器处于刷新操作周期，并产生字线选择脉冲PSRF以选择与刷新操作相关的字线。在刷新操作控制电路42输出的字线选择脉冲PSRF时间，模式控制电路41依次激活相应字线以对每条字线读取、放大以及重写保持在存储单元内的数据。在对所有字线完成刷新操作时，刷新操作控制电路42将刷新操作信号SRFT转换为“L”并输出指出终止刷新操作的刷新结束脉冲REFENDP。
在将刷新操作信号SRFT转换为“L”时，内部电源控制电路43开始利用内部电源截止时间测量电路47的计数电路对振荡器电路49输出的输出脉冲SLOSC进行计数，并产生具有预定脉宽(在图12内为1秒)的内部电源停止信号GOFF。
在将内部电源停止信号GOFF设置为有效值(“H”)时，用于产生字线电压VPP的VPP内部电压发生器电路11、用于产生存储阵列衬底电压VBB的VBB内部电压发生器电路12、用于产生位线预充电电压VBLR的VBLR内部电压发生器电路13以及用于产生位线电压VDL的VDL内部电压发生器电路15不运行，以停止施加其相应内部电源电压。此后，将VBB内部电压发生器电路12的输出端以及字线分别连接到地电位VSS。
接着，在将内部电源停止信号GOFF设置为“L”时，VPP内部电压发生器电路11、VBB内部电压发生器电路12、VBLR内部电压发生器电路13以及VDL内部电压发生器电路15恢复运行。此外，VBB内部电压发生器电路12的输出端与地电位VSS断开，字线也同样与地电位VSS断开。在此，VPP内部电压发生器电路11停止输出字线电压VPP，直到内部电源恢复电路48的VBB检测器电路482输出的VBB升高完成信号VBBON达到有效值(“H”)。
在存储阵列衬底电压VBB升高到某种程度以使VPP内部电压发生器电路11恢复运行时，内部电源恢复电路48内的VPP恢复确定电路481将VPP恢复信号VPPON转换为有效值(“H”)。
在利用VPP恢复信号VPPON检测到完全恢复字线电压VPP时，刷新操作控制电路42产生恢复完成脉冲GENONP，并将刷新操作信号SRFT转换为“H”以重新进行刷新操作。
重复上述操作过程，直到自刷新模式终止(退出)。
显然，在不对存储阵列单元3进行存取的非存取期间，根据第一实施例的半导体存储器分别使用于产生字线电压VPP的VPP内部电压发生器电路11、用于产生存储阵列衬底电压VBB的VBB内部电压发生器电路12、用于产生位线预充电电压VBLR的VBLR内部电压发生器电路13以及用于产生位线电压VDL的VDL内部电压发生器电路15停止运行，以截止流入位线和字线的泄漏电流和流入停止运行的内部电压发生器电路负荷的泄漏电流，因此可以降低半导体存储器的平均电流消耗。
在各种内部电压发生器电路中，VPP内部电压发生器电路11和VBB内部电压发生器电路12存在的问题是电压转换效率低，因为采用电荷泵电路来产生升高电压或负电压。例如，单个升压电荷泵电路的转换效率为50％或更低，而双升压电荷泵电路(在外部电源电压VDD进一步降低到低电压时使用)的转换效率为33％或更低。因此，在半导体存储器使这些电路停止运行时，可以将电流分量降低到流入VPP内部电压发生器电路11和VBB内部电压发生器电路12的泄漏电流的2到3倍。
在使VPP内部电压发生器电路11、VBB内部电压发生器电路12、VBLR内部电压发生器电路13以及VDL内部电压发生器电路15停止运行时，通过使用于产生单元板极电压VPLT的VPLT内部电压发生器电路14以及用于产生施加到外围电路的降低电压VCL的VCL内部电压发生器电路16保持运行，并通过将VBB内部电压发生器电路12的输出端以及字线分别连接到地电位VSS，可以防止存储单元内的各晶体管发生故障，从而避免破坏保持在存储单元内的数据。
此外，为了使VPP内部电压发生器电路11、VBB内部电压发生器电路12、VBLR内部电压发生器电路13以及VDL内部电压发生器电路15恢复运行，在存储阵列衬底电压VBB升高之后使VPP内部电压发生器电路11恢复运行，可以防止存储单元内的各晶体管发生故障，从而避免破坏保持在存储单元内的数据。
尽管以上对在不对存储阵列单元3进行存取的非存取期间，使VPP内部电压发生器电路11、VBB内部电压发生器电路12、VBLR内部电压发生器电路13以及VDL内部电压发生器电路15完全停止运行的实施例进行了说明，但是也可以使VPP内部电压发生器电路11、VBB内部电压发生器电路12以及VBLR内部电压发生器电路13中的至少一个停止运行，来截止流入其负荷的泄漏电流，从而相对于传统半导体存储器进一步降低平均电流消耗。
(第二实施例)
图13示出根据本发明第二实施例的半导体存储器配置。
在第二实施例中，根据内部电源控制电路43输出的内部电源停止信号GOFF，不使用于产生字线电压VPP的VPP内部电压发生器电路11停止运行。此外，在第二实施例中，对施加字线电压VPP的字驱动器和X解码器内的逻辑电路等内的每个pMOS的源极和衬底分别施加字线电压，如图13所示。此外，将开关晶体管Q100设置在VPP内部电压发生器电路11的输出端与pMOS晶体管的源极之间用于将它们断开。根据第二实施例的半导体存储器的其余配置与第一实施例的配置类似，因此不对此做说明。
在不对存储阵列单元3进行存取的非存取期间，根据第二实施例的半导体存储器断开开关晶体管Q100以仅停止将字线电压VPP施加到pMOS晶体管的源极，而照样保持施加衬底电压VPPW(≈VPP)。
在内部电压发生器电路不运行时，即使不将字线连接到地电位VSS，以上述方式调整的配置仍可以使pMOS晶体管的视在阈值电压升高，因此可以避免出现故障。此外，还可以附加降低施加字线电压VPP的pMOS晶体管的亚阈值泄漏电流，因此可以降低半导体存储器的平均电流消耗。
在象在第一实施例中那样，使VPP内部电压发生器电路11停止运行时，通过跨接二极管的nMOS晶体管Q101，可以将外部电源电压VDD施加到pMOS晶体管衬底，如图13所示。在这种情况下，尽管在VPP内部电压发生器电路11停止运行时，衬底电压VPPW降低到VDD-VTH(Q101的阈值电压)，仍可以防止pMOS晶体管发生故障，与将字线电压VPP施加到pMOS晶体管的上述情况相同。
尽管利用特定术语对根据本发明的优选实施例进行了说明，但是此说明内容仅具有说明性意义，显然，在所附权利要求所述的实质范围内可以对其进行各种修改和变化。

Claims (22)

1.一种对要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器进行控制的方法，所述半导体存储器包括：
VPP内部电压发生器电路，用于产生驱动字线的字线电压，所述字线电压是比由外部施加的外部电源电压高的升高电压；以及
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压；
所述方法包括步骤：
在每次结束所述刷新操作时，将所述VPP内部电压发生器电路输出的电压截止预定的周期。
2.根据权利要求1所述的半导体存储器控制方法，该方法进一步包括在截止所述VPP内部电压发生器电路输出所述字线电压时，将所述字线连接到地电位的步骤。
3.根据权利要求1所述的半导体存储器控制方法，该方法进一步包括，在每次结束所述刷新操作时，将所述VDL内部电压发生器电路输出的电压截止预定的周期的步骤。
4.一种对要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器进行控制的方法，所述半导体存储器包括：
VBB内部电压发生器电路，用于产生负存储阵列衬底电压，将该电压施加到在其上形成存储单元的半导体衬底上；以及
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压；
所述方法包括步骤：
在每次结束所述刷新操作时，将所述VBB内部电压发生器电路输出的电压截止预定的周期。
5.根据权利要求4所述的半导体存储器控制方法，该方法进一步包括在截止所述VBB内部电压发生器电路输出所述存储阵列衬底电压时，将所述VBB内部电压发生器电路的输出端连接到地电位的步骤。
6.根据权利要求4所述的半导体存储器控制方法，该方法进一步包括，在每次结束所述刷新操作时，将所述VDL内部电压发生器电路输出的电压截止预定的周期的步骤。
7.一种对要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器进行控制的方法，所述半导体存储器包括：
VPP内部电压发生器电路，用于产生驱动字线的字线电压，所述字线电压是比由外部施加的外部电源电压高的升高电压；以及
VBB内部电压发生器电路，用于产生负存储阵列衬底电压，将该电压施加到在其上形成存储单元的半导体衬底上；以及
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压；
所述方法包括步骤：
在每次结束所述刷新操作时，将所述VPP内部电压发生器电路输出的和所述VBB内部电压发生器电路输出的电压截止预定的周期；以及
在所述存储阵列衬底电压升高后，所述VPP内部电压发生器电路输出所述字线电压，所述VBB内部电压发生器电路输出所述存储阵列衬底电压。
8.根据权利要求7所述的半导体存储器控制方法，该方法进一步包括，在每次结束所述刷新操作时，将所述VDL内部电压发生器电路输出的电压截止预定的周期的步骤。
9.一种对要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器进行控制的方法，所述半导体存储器包括：VBLR内部电压发生器电路，用于产生用于再现保持在存储单元内的数据的位线预充电电压，所述位线预充电电压是比由外部施加的外部电源电压低的降低电压，所述方法包括步骤：
在每次结束所述刷新操作时，将所述VBLR内部电压发生器电路输出的电压截止预定的周期。
10.一种对要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器进行控制的方法，所述半导体存储器包括：
VPP内部电压发生器电路，用于产生驱动字线的字线电压，所述字线电压是比由外部施加的外部电源电压高的升高电压；
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压；
字驱动器，包括多个分别在其源极和衬底施加所述字线电压的MOS晶体管；以及
开关，用于仅截止对每个所述MOS晶体管的源极施加的所述字线电压，
所述方法包括步骤：
在每次结束所述刷新操作时，将所述开关断开预定的周期。
11.根据权利要求10所述的半导体存储器控制方法，该方法进一步包括，在每次结束所述刷新操作时，将所述VDL内部电压发生器电路输出的电压截止预定的周期的步骤。
12.一种要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器，所述半导体存储器包括：
VPP内部电压发生器电路，用于产生驱动字线的字线电压，所述字线电压是比由外部施加的外部电源电压高的升高电压，对所述VPP内部电压发生器电路进行配置以根据预定控制信号输出或停止所述字线电压；以及
内部电源截止时间测量电路，用于产生在每次结束所述刷新操作时使所述VPP内部电压发生器电路输出的电压截止预定的周期的控制信号。
13.根据权利要求12所述的半导体存储器，该半导体存储器进一步包括在截止所述VPP内部电压发生器电路输出所述位线电压时，将所述位线连接到地电位的开关。
14.根据权利要求12所述的半导体存储器，该半导体存储器进一步包括：
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压，对所述VDL内部电压发生器电路进行配置以根据所述内部电源截止时间测量电路输出的控制信号来输出或停止所述位线电压。
15.一种要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器，所述半导体存储器包括：
VBB内部电压发生器电路，用于产生负存储阵列衬底电压，将该电压施加到在其上形成所述存储单元的半导体衬底上，对所述VBB内部电压发生器电路进行配置以根据预定控制信号输出或停止所述存储阵列衬底电压；以及
内部电源截止时间测量电路，用于产生在每次结束所述刷新操作时使所述VBB内部电压发生器电路输出的电压截止预定的周期的控制信号。
16.根据权利要求15所述的半导体存储器，该半导体存储器进一步包括在截止所述VBB内部电压发生器电路输出所述存储阵列衬底电压时使所述VBB内部电压发生器电路连接到地电位的输出控制电路。
17.根据权利要求15所述的半导体存储器，该半导体存储器进一步包括：
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压，对所述VDL内部电压发生器电路进行配置以根据所述内部电源截止时间测量电路输出的控制信号来输出或停止所述位线电压。
18.一种要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器，所述半导体存储器包括：
VPP内部电压发生器电路，用于产生驱动字线的字线电压，所述字线电压是比由外部施加的外部电源电压高的升高电压，对所述VPP内部电压发生器电路进行配置以根据预定控制信号输出或停止所述字线电压；
VBB内部电压发生器电路，用于产生负存储阵列衬底电压，将该电压施加到在其上形成所述存储单元的半导体衬底上，对所述VBB内部电压发生器电路进行配置以根据预定控制信号输出或停止所述存储阵列衬底电压；
内部电源截止时间测量电路，用于产生在每次结束所述刷新操作时使所述VPP内部电压发生器电路输出的电压和所述VBB内部电压发生器电路输出的电压截止预定的周期的控制信号；以及
内部电源恢复电路，用于输出控制信号，以在所述存储阵列衬底电压升高后，控制所述VPP内部电压发生器电路输出所述字线电压，所述VBB内部电压发生器电路输出所述存储阵列衬底电压。
19.一种要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器，所述半导体存储器包括：
VBLR内部电压发生器电路，用于产生用于再现保持在所述存储单元内的数据的位线预充电电压，所述位线预充电电压是比由外部施加的外部电源电压低的降低电压，对所述VBLR内部电压发生器电路进行配置以根据预定控制信号输出或停止所述位线预充电电压；以及
内部电源截止时间测量电路，用于产生在每次结束所述刷新操作时使所述VBLR内部电压发生器电路输出的电压截止预定的周期的控制信号。
20.根据权利要求19所述的半导体存储器，该半导体存储器进一步包括：
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压，对所述VDL内部电压发生器电路进行配置以根据所述内部电源截止时间测量电路输出的控制信号来输出或停止所述位线电压。
21.一种要求以刷新操作对写入存储单元内的数据进行保持的半导体存储器，所述半导体存储器包括：
VPP内部电压发生器电路，用于产生驱动字线的字线电压，所述字线电压是比由外部施加的外部电源电压高的升高电压；
字驱动器，包括多个分别在其源极和衬底施加所述字线电压的MOS晶体管；
开关，用于仅截止对每个所述MOS晶体管的源极施加的所述字线电压；以及
内部电源截止时间测量电路，用于产生在每次结束所述刷新操作时使所述开关断开预定的周期的控制信号。
22.根据权利要求21所述的半导体存储器，该半导体存储器进一步包括：
VDL内部电压发生器电路，用于产生驱动位线的位线电压，所述位线电压是比由外部施加的外部电源电压低的降低电压，对所述VDL内部电压发生器电路进行配置以根据所述内部电源截止时间测量电路输出的控制信号来输出或停止所述位线电压。
CNB021322465A 2001-09-03 2002-09-03 半导体存储器与半导体存储器控制方法 Expired - Fee Related CN1215563C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001265800A JP4152094B2 (ja) 2001-09-03 2001-09-03 半導体記憶装置の制御方法及び半導体記憶装置
JP265800/2001 2001-09-03

Publications (2)

Publication Number Publication Date
CN1404153A CN1404153A (zh) 2003-03-19
CN1215563C true CN1215563C (zh) 2005-08-17

Family

ID=19092212

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021322465A Expired - Fee Related CN1215563C (zh) 2001-09-03 2002-09-03 半导体存储器与半导体存储器控制方法

Country Status (6)

Country Link
US (1) US6990031B2 (zh)
JP (1) JP4152094B2 (zh)
KR (1) KR100541132B1 (zh)
CN (1) CN1215563C (zh)
DE (1) DE10239515B4 (zh)
TW (1) TW567495B (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4199591B2 (ja) 2003-05-16 2008-12-17 エルピーダメモリ株式会社 セルリークモニタ回路及びモニタ方法
JP4437710B2 (ja) 2003-10-30 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100567916B1 (ko) * 2004-04-20 2006-04-05 주식회사 하이닉스반도체 반도체 메모리 소자의 전원 공급 장치 및 방법
KR100772686B1 (ko) * 2004-10-30 2007-11-02 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
KR100648278B1 (ko) * 2004-11-05 2006-11-23 삼성전자주식회사 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100826647B1 (ko) * 2006-11-20 2008-05-06 주식회사 하이닉스반도체 전압펌프 초기화 회로 및 이를 이용한 전압 펌핑장치
JP2008146784A (ja) * 2006-12-13 2008-06-26 Elpida Memory Inc 半導体記憶装置
US7440342B2 (en) * 2006-12-29 2008-10-21 Sandisk Corporation Unified voltage generation method with improved power efficiency
US7477092B2 (en) * 2006-12-29 2009-01-13 Sandisk Corporation Unified voltage generation apparatus with improved power efficiency
US7733731B2 (en) * 2007-03-05 2010-06-08 Micron Technology, Inc. Control of inputs to a memory device
US8042022B2 (en) 2007-03-08 2011-10-18 Micron Technology, Inc. Method, system, and apparatus for distributed decoding during prolonged refresh
US8004920B2 (en) 2007-05-29 2011-08-23 Micron Technology, Inc. Power saving memory apparatus, systems, and methods
JP5045294B2 (ja) * 2007-07-30 2012-10-10 富士通セミコンダクター株式会社 カスコードカレントミラー回路を有する内部電源回路
US8005995B2 (en) * 2007-08-16 2011-08-23 Micron Technology, Inc. Command interface systems and methods
US8044705B2 (en) * 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US7656720B2 (en) 2007-11-07 2010-02-02 Micron Technology, Inc. Power-off apparatus, systems, and methods
US7586363B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Diode connected regulation of charge pumps
US7586362B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Low voltage charge pump with regulation
US20090302930A1 (en) * 2008-06-09 2009-12-10 Feng Pan Charge Pump with Vt Cancellation Through Parallel Structure
US7969235B2 (en) 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) * 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7683700B2 (en) 2008-06-25 2010-03-23 Sandisk Corporation Techniques of ripple reduction for charge pumps
KR101450255B1 (ko) * 2008-10-22 2014-10-13 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생 회로
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
JP5564829B2 (ja) * 2009-05-14 2014-08-06 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
US7973592B2 (en) * 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) * 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
US9401225B2 (en) * 2010-11-19 2016-07-26 Rambus Inc. Timing-drift calibration
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8649236B2 (en) * 2011-05-11 2014-02-11 Elite Semiconductor Memory Technology Inc. Circuit and method for controlling leakage current in random access memory devices
TWI469144B (zh) * 2011-07-06 2015-01-11 Elite Semiconductor Esmt 用以控制隨機存取記憶體元件中的漏電流之電路和方法
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
KR20130046182A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 전압 생성 회로
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US9437284B1 (en) * 2015-12-02 2016-09-06 Vanguard International Semiconductor Corporation Memory devices and control methods thereof
US11894041B2 (en) 2020-12-01 2024-02-06 SK Hynix Inc. Electronic devices executing refresh operation based on adjusted internal voltage
KR20220077011A (ko) 2020-12-01 2022-06-08 에스케이하이닉스 주식회사 리프레쉬동작을 수행하는 전자장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009391B1 (ko) * 1991-07-16 1995-08-21 삼성전자주식회사 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
JPH05210978A (ja) * 1992-01-31 1993-08-20 Sharp Corp 半導体記憶装置
JPH08203268A (ja) * 1995-01-27 1996-08-09 Hitachi Ltd ダイナミック型ｒａｍ
JP2725627B2 (ja) * 1995-03-02 1998-03-11 日本電気株式会社 ダイナミック型半導体記憶装置
US6038186A (en) * 1997-09-12 2000-03-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device that can have power consumption reduced during self refresh mode
JPH11120772A (ja) 1997-10-15 1999-04-30 Nec Corp 半導体記憶装置
KR100363105B1 (ko) * 1998-12-23 2003-02-19 주식회사 하이닉스반도체 셀 리키지 커런트 보상용 셀프 리프레쉬 장치
KR100381966B1 (ko) 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법
JP3863313B2 (ja) * 1999-03-19 2006-12-27 富士通株式会社 半導体記憶装置
JP4804609B2 (ja) * 2000-02-16 2011-11-02 富士通セミコンダクター株式会社 セルアレイ電源の上昇を防止したメモリ回路

Also Published As

Publication number Publication date
US6990031B2 (en) 2006-01-24
CN1404153A (zh) 2003-03-19
DE10239515A1 (de) 2003-05-22
US20030043673A1 (en) 2003-03-06
JP2003077273A (ja) 2003-03-14
JP4152094B2 (ja) 2008-09-17
TW567495B (en) 2003-12-21
KR100541132B1 (ko) 2006-01-10
KR20030020235A (ko) 2003-03-08
DE10239515B4 (de) 2007-05-10

Similar Documents

Publication Publication Date Title
CN1215563C (zh) 半导体存储器与半导体存储器控制方法
US6456152B1 (en) Charge pump with improved reliability
CN1162867C (zh) 能选择执行存储体的自刷新操作的动态随机存取存储器
CN1392568A (zh) 半导体存储器件的字线驱动器
CN1551363A (zh) 半导体存储装置
CN1677572A (zh) 非易失性半导体存储器
CN1181632A (zh) 动态存储器
CN1889188A (zh) 电压供应电路和半导体存储器
CN1497605A (zh) 控制内部电源电压的加电斜率的内部电压转换器方案
US6373315B2 (en) Signal potential conversion circuit
CN1679115A (zh) 铁电存储器及其数据读取方法
CN104025195A (zh) Dram安全擦除
CN103425176B (zh) 电压生成电路
US6404690B2 (en) Refresh drive circuit for a DRAM
CN1173402C (zh) 半导体集成电路
JP2003203491A (ja) フラッシュメモリ装置
CN100350500C (zh) 铁电存储器件及其编程方法
TWI475565B (zh) 靜態隨機存取記憶體的控制電路及其操作方法
CN1113361C (zh) 能根据工作方式设定衬底电压幅度的半导体存储装置
JP2009129470A (ja) 半導体記憶装置
CN1866398A (zh) 半导体器件及其测试方法
CN101075476A (zh) 半导体存储装置及其驱动方法
JP3984143B2 (ja) 内部負電源生成回路及びそれを有する半導体メモリ
JPH0554649A (ja) 半導体メモリ
CN1421931A (zh) 半导体集成电路及其测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130905

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130905

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050817

Termination date: 20150903

EXPY Termination of patent right or utility model