TWI475565B - 靜態隨機存取記憶體的控制電路及其操作方法 - Google Patents

靜態隨機存取記憶體的控制電路及其操作方法 Download PDF

Info

Publication number
TWI475565B
TWI475565B TW101132567A TW101132567A TWI475565B TW I475565 B TWI475565 B TW I475565B TW 101132567 A TW101132567 A TW 101132567A TW 101132567 A TW101132567 A TW 101132567A TW I475565 B TWI475565 B TW I475565B
Authority
TW
Taiwan
Prior art keywords
voltage
operating voltage
inverter
circuit
operating
Prior art date
Application number
TW101132567A
Other languages
English (en)
Other versions
TW201411629A (zh
Inventor
Ching Te Chuang
Nan Chun Lien
Wei Nan Liao
Li Wei Chu
Chi Shin Chang
Ming Hsien Tu
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW101132567A priority Critical patent/TWI475565B/zh
Priority to US13/738,111 priority patent/US9159403B2/en
Publication of TW201411629A publication Critical patent/TW201411629A/zh
Application granted granted Critical
Publication of TWI475565B publication Critical patent/TWI475565B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Description

靜態隨機存取記憶體的控制電路及其操作方法
本發明記憶體有關，特別是關於一種靜態隨機存取記憶體的控制電路及其操作方法。
傳統的記憶體按其操作型態可以被區分成多個種類。例如：可以區分為動態隨機存取記憶(DRAM)與靜態隨機存取記憶體(SRAM)，其中靜態隨機存取記憶體(SRAM)之記憶胞係由多個電晶體組成，其具有高速的切換速度且不需增加額外的刷新電路。而所謂的「靜態」，是指該種靜態存儲器只要保持通電，裡面儲存的數據就可以恆常保持。相對之下，動態隨機存取記憶體(DRAM)裡面所儲存的數據就需要週期性地更新。然而當電力供應完全停止時，靜態隨機存取記憶體內所儲存的數據仍還是會消失。
靜態隨機存取記憶體(SRAM)普遍應用在可攜式電子裝置與系統整合晶片(SOC)等產品，而目前常用的靜態隨機存取記憶體(SRAM)的設計包括有5個電晶體架構、6個電晶體架構或8個電晶體架構等各式的架構。
然而在先進的半導體製程下，靜態隨機存取記憶體的被寫入(write)的能力較低，必須使用較多的電晶體才能完成一個位元的記憶胞，而使得單位容量較小，消耗功率較大，故而雖使用了字元線升壓電路，但其風險是使得閘極氧化層易被擊穿。
故而為了能產生更有效率的靜態隨機存取記憶體，提供 更好的操作效率與更低的製造成本，需要研發新式之靜態隨機存取記憶體輔助電路，藉以提高靜態隨機存取記憶體的操作效率且能降低靜態隨機存取記憶體的製造成本。
本發明之一範疇在於提出一種靜態隨機存取記憶體的控制電路。於一具體實施例中，靜態隨機存取記憶體的控制電路包括記憶體陣列、字元線驅動器、升壓電路及電壓準位偵測器。記憶體陣列包括多個記憶胞，每一個記憶胞包括多個電晶體。字元線驅動器用以驅動該複數個記憶體陣列中的字元線，以存取該複數個記憶胞儲存資料。升壓電路耦接字元線驅動器與第一操作電壓，以對第一操作電壓進行升壓處理而成第二操作電壓，以提供第二操作電壓。電壓準位偵測器耦接第一操作電壓與時脈訊號，且依據時脈訊號、第一操作電壓及預設電壓來控制升壓電路之操作。
於一實施例中，若第一操作電壓小於預設電壓，電壓準位偵測器致能升壓電路，若第一操作電壓大於預設電壓，電壓準位偵測器控制升壓電路停止對第一操作電壓的升壓處理。
於一實施例中，電壓準位偵測器還包括偵測單元與閂鎖單元，偵測單元具有第一節點，閂鎖單元具有第二節點，第一節點之電壓等於第二節點之電壓。
於一實施例中，電壓準位偵測器還包括一偵測單元，其分別耦接第一操作電壓與閂鎖單元。
於一實施例中，電壓準位偵測器還包括第一反相器與第一電晶體偵測單元，第一反相器耦接時脈訊號，第一電晶體耦 接第一反相器之輸出端、接地端與偵測單元。
於一實施例中，閂鎖單元還包括第二反相器與第三反相器，閂鎖單元耦接偵測單元、時脈訊號及第四反相器。
於一具體實施例中，靜態隨機存取記憶體的控制電路的操作方法，包括：依據時脈訊號、第一操作電壓及預設電壓來控制升壓電路之操作；利用升壓對電路對第一操作電壓升壓至第二操作電壓；以及利用第二操作電壓驅動記憶體陣列之多個電晶體。
於一實施例中，若第一操作電壓小於預設電壓，則控制升壓電路對第一操作電壓升壓至該第二操作電壓。
於一實施例中，若第一操作電壓大於預設電壓，則控制該升壓電路停止對第一操作電壓的升壓處理。
相較於先前技術，根據本發明之靜態隨機存取記憶體的控制電路及其操作方法，係利用電壓準位偵測器來偵測操作電壓(VDD )是否大於預設電壓，若操作電壓大於預設電壓，則關閉升壓電路，若操作電壓小於預設電壓，則致能升壓電路之操作，藉此在這樣的電路設計下，具有較高的容錯率，且能夠避免記憶胞中的電晶體的閘極氧化層因為升壓電路的關係而被擊穿之情形。
故而關於本發明之優點與精神可以藉由以下發明詳述及附圖式解說來得到進一步的瞭解。
第1圖顯示本發明之一實施例的功能方塊圖。本發明之實施例的靜態隨機存取記憶體(SRAM)的控制電路1包括電壓 準位偵測器11、升壓電路12、字元線驅動器13及記憶體陣列14。
本發明第1圖的電壓準位偵測器11耦接操作電壓VDD (圖中未示)、接地端(圖中未示)與升壓電路(boost circuit)12。升壓電路12耦接操作電壓VDD (圖中未示)與字元線驅動器(word-line driver)13。字元線驅動器13耦接記憶體陣列14。字元線驅動器13用以驅記憶體陣列14中的字元線，以存取憶體陣列14中的記憶胞的儲存資料。在本發明中，記憶體陣列13為靜態隨機存取記憶體型的記憶體，其可採用5個電晶體型式、6個電晶體型式或8個電晶體型式，但並不以此為限。上述升壓電路12用以提供較高電壓源至字元線驅動器13並用以對第一操作電壓進行升壓處理而成第二操作電壓，以提供第二操作電壓。
第2圖顯示本發明之一實施例的電壓準位偵測器的電路圖。電壓準位偵測器11用以偵測第一操作電壓VDD 是否需要利用升壓操作來升壓，並依據時脈訊號、第一操作電壓VDD 及預設電壓來控制升壓電路之操作。於第2圖中的電壓準位偵測器11係包括偵測單元111、閂鎖單元112、第一反相器113、第一電晶體M1、及第二反相器114，其中偵測單元111還包括電阻R與第二電晶體M2，閂鎖單元112還包括第一電晶體對1123、第二電晶體對1124、第三反相器1121及第四反相器1122。
在本實施例第2圖中，偵測單元111耦接操作電壓VDD 與閂鎖單元112。於本實施例中，第二電晶體M2為一P型(正型)金屬氧化物半導體場效電晶體(MOS)，但不以此為限。上述偵測單元111之電阻R的一端耦接操作電壓VDD ，上述偵測單元 111之電阻R的另一端則耦接第二電晶體M2之源極，此外，電阻R與第二電晶體M2之間還具有第一節點A。第二電晶體M2之閘極還與第二電晶體M2之汲級耦接。
於本實施例第2圖中，閂鎖單元112耦接偵測單元111、第一電晶體之閘極、第一反相器113之輸出端、第二反相器114之輸入端。第一電晶體M1為一N型(負型)金屬氧化物半導體場效電晶體，但不以此為限。前述第一反相器113之輸入端用以接收一時脈訊號CLK，第一反相器113之輸出端則耦接至第一電晶體M1的閘極。第一電晶體M1的汲極耦接第二電晶體M2的汲極，第一電晶體M1的源極則接地。
於本實施例第2圖中，第一電晶體對1123包括一個正型金屬氧化物半導體場效電晶體與一個負型金屬氧化物半導體場效電晶體，第二電晶體對1124亦包括一個正型金屬氧化物半導體場效電晶體與一個負型金屬氧化物半導體場效電晶體，其中第一電晶體對1123之P型MOS電晶體的閘極與第二電晶體對1124之N型電晶體之閘極係接收時脈訊號CLK，第一電晶體對1123之N型MOS電晶體的閘極與第二電晶體對1124之P型電晶體之閘極則耦接至第一反相器113之輸出端，以接收一反相的時脈訊號。第一電晶體對還耦接至第一節點A。
此外，第2圖中閂鎖單元112之第一電晶體對1123與第二電晶體對1124之間還具有第二節點B，其中第一節點A與第二節點B之電壓準位在本實施例中是相同的，但在其他實施例中，第一節點A與第二節點B之電壓準位可以容許有些微不同。在本實施例中，閂鎖單元112所包括的第三反相器1121之輸入端耦接第二節點B，第四反相器1122之輸入端耦接第 三反相器1121之輸出端，第四反相器1122之輸出端還耦接至第二電晶體對1124。此外，電壓準位偵測器11之第二反相器114之輸入端分別耦接第三反相器1121之輸出端與第四反相器1122之輸入端。第二反相器114之輸出端則用以耦接至升壓電路12，以控制升壓電路12之操作。
第3圖顯示本發明靜態隨機存取記憶體的控制電路的操作方法，有關其說明，敬請一併參照第1圖與第2圖。於步驟S305中，電壓準位偵測器1依據時脈訊號CLK、操作電壓VDD 及預設電壓來控制升壓電路12之操作。在本實施例中，預設電壓例如為第三反相器1121之轉態輸入電壓。步驟S305的進一步說明如下。第一電晶體對1123在導通時，第一節點電壓ST1實質上等於第二節點電壓ST2。是故，電壓準位偵測器1依據時脈訊號CLK來控制第一電晶體M1、第二電晶體M2以及閂鎖單元112，以利用第一節點電壓ST1來進一步與第三反相器1121之轉態輸入電壓進行比較，進而透過第二反相器114輸出一控制訊號至升壓電路12。
於第3圖中，若操作電壓VDD 透過M2電流源產生電流造成電阻R的壓降變化準位，致使節點電壓ST1大於上述預設電壓，則電壓準位偵測器11控制升壓電路12停止對操作電壓VDD 進行升壓處理；若節點電壓ST1小於上述預設電壓，則電壓準位偵測器11所送出的控制訊號致能升壓電路12。
於第3圖中，於步驟S310中，當電壓準位偵測器11所送出的控制訊號致能升壓電路12時，升壓電路12依據上述控制訊號來將操作電壓VDD 升壓至另一操作電壓VDD ’。當電壓準位偵測器11所送出的控制訊號停止升壓電路12操作時，升壓電 路12則停止升壓處理，以避免升壓電路12所提供之輸出電壓擊穿氧化閘極。
於第3圖之步驟S315中，字元線驅動器13則利用經由升壓電路12所處理之操作電壓VDD ’來驅動記憶體陣列14中的多個電晶體。
相較於先前技術，本發明實施例利用簡單的數位電路以判斷操作電壓VDD 是否高於預設電壓，進而決定升壓電路的操作，本發明的電路搭配字元線驅動器將有較高的容錯率且能夠避免擊穿閘極氧化層，更藉以提高靜態隨機存取記憶體的操作效率且能降低靜態隨機存取記憶體的製造成本。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
1‧‧‧控制電路
11‧‧‧電壓準位偵測器
12‧‧‧升壓電路
13‧‧‧字元線驅動器
14‧‧‧記憶體陣列
111‧‧‧偵測單元
112‧‧‧閂鎖單元
113‧‧‧第一反相器
114‧‧‧第二反相器
1121‧‧‧第三反相器
1122‧‧‧第四反相器
1123‧‧‧第一電晶體對
1124‧‧‧第二電晶體對
R‧‧‧電阻
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
CLK‧‧‧時脈訊號
VDD ‧‧‧操作電壓
A‧‧‧第一節點
B‧‧‧第二節點
ST1‧‧‧第一節點電壓
ST2‧‧‧第二節點電壓
S305~S315‧‧‧步驟
第1圖顯示本發明之一實施例的功能方塊圖。
第2圖顯示本發明之一實施例的電壓準位偵測器的電路圖。
第3圖顯示本發明靜態隨機存取記憶體之控制電路的操作方法。
11‧‧‧電壓準位偵測器
111‧‧‧偵測單元
112‧‧‧閂鎖單元
113‧‧‧第一反相器
114‧‧‧第二反相器
1121‧‧‧第三反相器
1122‧‧‧第四反相器
1123‧‧‧第一電晶體對
1124‧‧‧第二電晶體對
R‧‧‧電阻
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
CLK‧‧‧時脈訊號
VDD ‧‧‧操作電壓
A‧‧‧第一節點
B‧‧‧第二節點
ST1‧‧‧第一節點電壓
ST2‧‧‧第二節點電壓

Claims (9)

  1. 一種靜態隨機存取記憶體的控制電路，包括：一記憶體陣列，包括多個記憶胞，每一個記憶胞包括多個電晶體；一字元線驅動器，用以驅動該記憶體陣列中的字元線，以存取該複數個記憶胞儲存資料；一升壓電路，耦接該字元線驅動器與一第一操作電壓，以對該第一操作電壓進行一升壓處理而成一第二操作電壓，以提供該第二操作電壓；以及一電壓準位偵測器，耦接該第一操作電壓與一時脈訊號，且依據該時脈訊號、該第一操作電壓及一預設電壓來控制該升壓電路之操作。
  2. 如申請專利範圍第1項所述之控制電路，其中若該第一操作電壓大於該預設電壓，該電壓準位偵測器控制該升壓電路停止對該第一操作電壓的該升壓處理，若該第一操作電壓小於該預設電壓，該電壓準位偵測器致能該升壓電路。
  3. 如申請專利範圍第1項所述之控制電路，其中該電壓準位偵測器還包括一偵測單元與一閂鎖單元，該偵測單元具有一第一節點，該閂鎖單元具有一第二節點，該第一節點之電壓等於該第二節點之電壓。
  4. 如申請專利範圍第1項所述之控制電路，其中該電壓準位偵測器還包括一偵測單元，其分別耦接該第一操作電壓與一閂鎖單元。
  5. 如申請專利範圍第4項所述之控制電路，其中該電壓準位偵測器還包括一第一反相器與一第一電晶體，該第一反相器 耦接該時脈訊號，該第一電晶體耦接該第一反相器之輸出端、一接地端與該偵測單元。
  6. 如申請專利範圍第4項所述之控制電路，其中該閂鎖單元還包括一第二反相器與一第三反相器，該閂鎖單元耦接該偵測單元、該時脈訊號及一第四反相器。
  7. 一種靜態隨機存取記憶體的控制電路的操作方法，包含：依據一時脈訊號、一第一操作電壓及一預設電壓來控制一升壓電路之操作；利用該升壓電路對該第一操作電壓升壓至一第二操作電壓；以及利用該第二操作電壓驅動一記憶體陣列之多個電晶體。
  8. 如申請專利範圍第7項所述之操作方法，其中於依據該時脈訊號、該第一操作電壓及該預設電壓以控制該升壓電路之操作的步驟中，若該第一操作電壓小於該預設電壓，則控制該升壓電路對該第一操作電壓升壓至該第二操作電壓。
  9. 如申請專利範圍第7項所述之操作方法，其中於依據該時脈訊號、該第一操作電壓及該預設電壓來控制該升壓電路之操作的步驟中，若該第一操作電壓大於該預設電壓，則控制該升壓電路停止對該第一操作電壓的該升壓處理。
TW101132567A 2012-09-06 2012-09-06 靜態隨機存取記憶體的控制電路及其操作方法 TWI475565B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101132567A TWI475565B (zh) 2012-09-06 2012-09-06 靜態隨機存取記憶體的控制電路及其操作方法
US13/738,111 US9159403B2 (en) 2012-09-06 2013-01-10 Control circuit of SRAM and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101132567A TWI475565B (zh) 2012-09-06 2012-09-06 靜態隨機存取記憶體的控制電路及其操作方法

Publications (2)

Publication Number Publication Date
TW201411629A TW201411629A (zh) 2014-03-16
TWI475565B true TWI475565B (zh) 2015-03-01

Family

ID=50187402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132567A TWI475565B (zh) 2012-09-06 2012-09-06 靜態隨機存取記憶體的控制電路及其操作方法

Country Status (2)

Country Link
US (1) US9159403B2 (zh)
TW (1) TWI475565B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016054017A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
CN108847264A (zh) * 2018-05-30 2018-11-20 上海华力集成电路制造有限公司 字线电压控制器及控制电路
WO2020000230A1 (zh) * 2018-06-27 2020-01-02 江苏时代全芯存储科技股份有限公司 记忆体驱动装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335900B1 (en) * 2000-12-12 2002-01-01 International Business Machines Corporation Method and apparatus for selectable wordline boosting in a memory device
US6351420B1 (en) * 2000-02-07 2002-02-26 Advanced Micro Devices, Inc. Voltage boost level clamping circuit for a flash memory
US7508703B2 (en) * 2006-11-13 2009-03-24 Sandisk Corporation Non-volatile memory with boost structures
TWI309049B (en) * 2005-12-14 2009-04-21 Etron Technology Inc Multiple power supplies for the driving circuit of local word line driver of dram

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373534B2 (ja) * 1991-07-02 2003-02-04 株式会社東芝 半導体記憶装置
US5255224A (en) * 1991-12-18 1993-10-19 International Business Machines Corporation Boosted drive system for master/local word line memory architecture
US6781895B1 (en) * 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5594697A (en) * 1994-06-28 1997-01-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device
KR100226491B1 (ko) * 1996-12-28 1999-10-15 김영환 반도체 메모리에서 비트라인 감지 증폭기의 풀업/풀다운 전압제 공을 위한 디바이스 및 그 구성 방법
IT1313878B1 (it) * 1999-12-17 2002-09-24 St Microelectronics Srl Circuito e metodo per la temporizzazione di memorie non-volatilimultilivello.
US6381182B1 (en) * 2000-09-13 2002-04-30 Infineon Technologies Ag Combined tracking of WLL and VPP low threshold voltage in DRAM array
US6535424B2 (en) * 2001-07-25 2003-03-18 Advanced Micro Devices, Inc. Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage
US6816401B2 (en) * 2003-04-03 2004-11-09 Ami Semiconductor, Inc. Static random access memory (SRAM) without precharge circuitry
TWI258768B (en) * 2004-03-10 2006-07-21 Samsung Electronics Co Ltd Sense amplifier and method for generating variable reference level
JP2006059429A (ja) * 2004-08-19 2006-03-02 Matsushita Electric Ind Co Ltd 半導体記憶装置
WO2007063264A1 (en) * 2005-12-02 2007-06-07 Arm Limited Data processing system
US7760558B2 (en) * 2008-01-15 2010-07-20 Spansion Llc Voltage booster by isolation and delayed sequential discharge
US8248079B2 (en) * 2009-09-21 2012-08-21 Nanya Technology Corporation Sensing circuit for sensing electric fuse and sensing method thereof
US8279659B2 (en) * 2009-11-12 2012-10-02 Qualcomm Incorporated System and method of operating a memory device
KR20110093435A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 비트라인 센스 증폭기, 이를 포함하는 반도체 메모리 장치 및 비트라인 마이크로 브릿지 결함 테스트 방법
US9007824B2 (en) * 2012-03-09 2015-04-14 Atmel Corporation Boosting memory reads
US9460776B2 (en) * 2013-01-23 2016-10-04 Nvidia Corporation SRAM voltage assist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351420B1 (en) * 2000-02-07 2002-02-26 Advanced Micro Devices, Inc. Voltage boost level clamping circuit for a flash memory
US6335900B1 (en) * 2000-12-12 2002-01-01 International Business Machines Corporation Method and apparatus for selectable wordline boosting in a memory device
TWI309049B (en) * 2005-12-14 2009-04-21 Etron Technology Inc Multiple power supplies for the driving circuit of local word line driver of dram
US7508703B2 (en) * 2006-11-13 2009-03-24 Sandisk Corporation Non-volatile memory with boost structures

Also Published As

Publication number Publication date
US20140063918A1 (en) 2014-03-06
TW201411629A (zh) 2014-03-16
US9159403B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
CN101339804B (zh) 集成电路、静态随机存取存储电路与存储器电路控制方法
US10672443B2 (en) Methods and systems for performing decoding in finFET based memories
EP3304555B1 (en) Low-power row-oriented memory write assist circuit
TWI620178B (zh) 半導體記憶體
JP5599984B2 (ja) 半導体装置
JP2010257554A (ja) 半導体記憶装置
JP2011146117A (ja) バックバイアス電圧のリップル・ノイズを減らす半導体メモリ装置及びその駆動方法
JP2008287826A (ja) 半導体記憶装置
US7577054B2 (en) Memory with word-line driver circuit having leakage prevention transistor
JP2013122808A (ja) 細粒度パワー・ゲーティングのためのデバイスおよび回路
TWI475565B (zh) 靜態隨機存取記憶體的控制電路及其操作方法
JP2005085454A (ja) メモリアレイを含む集積回路装置、およびセンスアンプを有するメモリを組込んだ集積回路装置においてパワーゲートするための方法
US6909660B2 (en) Random access memory having driver for reduced leakage current
JP2009134779A (ja) メモリ装置
WO2017145312A1 (ja) 半導体記憶装置
US20150235689A1 (en) Semiconductor memory device and control method thereof
JP5962185B2 (ja) 半導体記憶装置およびその制御方法
TWI681391B (zh) 資料線控制電路及相關的資料線控制方法
US7684268B2 (en) Semiconductor memory device
US8842489B2 (en) Fast-switching word line driver
US8988921B2 (en) Boosting word lines
TW201944407A (zh) 半導體裝置
US9263123B2 (en) Memory device and a method of operating the same
US11682453B2 (en) Word line pulse width control circuit in static random access memory
JP4872976B2 (ja) 強誘電体メモリ装置