KR100524807B1 - 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로 - Google Patents

온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로 Download PDF

Info

Publication number
KR100524807B1
KR100524807B1 KR10-2003-0069499A KR20030069499A KR100524807B1 KR 100524807 B1 KR100524807 B1 KR 100524807B1 KR 20030069499 A KR20030069499 A KR 20030069499A KR 100524807 B1 KR100524807 B1 KR 100524807B1
Authority
KR
South Korea
Prior art keywords
temperature sensor
temperature
signal
refresh
voltage
Prior art date
Application number
KR10-2003-0069499A
Other languages
English (en)
Other versions
KR20050033913A (ko
Inventor
이경호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0069499A priority Critical patent/KR100524807B1/ko
Priority to US10/875,612 priority patent/US7120549B2/en
Publication of KR20050033913A publication Critical patent/KR20050033913A/ko
Application granted granted Critical
Publication of KR100524807B1 publication Critical patent/KR100524807B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

본 발명은 온도 센서 리미터를 사용하여 특정온도 이하로 내려갈 경우 리프레시 주기가 특정 주기 이상이 되는 것을 방지할 수 있는 온도 센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로에 관한 것으로, 기준전압과 온도센서로부터의 온도 전압을 비교하는 전압 비교수단과, 전압 비교수단으로부터의 출력신호를 지연시키는 지연수단과, 온도 센서 리미트 신호 및 온도 센서 인에이블 신호에 의해 제어되어 온도 센서 제어신호를 출력하고, 지연수단으로부터 출력된 지연 신호를 이용하여 온도 보상된 리프레시 주기 신호를 출력하는 제어 수단과, 제어신호에 의해 제어되고 다이오드를 이용하여 온도에 따른 상기 온도 전압을 출력하는 온도 센서와, 리프레시 주기 신호에 의해 리셋되고 온도 센서를 사용하지 않을 경우의 리프레시 기본 주기 신호를 분주한 온도 센서 리미트 신호를 출력하는 온도 센서 리미터를 포함하여 구성된다.

Description

온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로{Temperature compensated Self Refresh(TCSR) circuit having a temperature sensor limiter}
본 발명은 반도체 메모리 장치의 온도 보상된 셀프 리프레시 회로(Temperature Compensated Self Refresh; 이하 TCSR)에 관한 것으로, 보다 상세하게는 극저온에서 셀프 리프레시 주기의 제한을 두어 일정 주기 이상이 되는 것을 방지하는 온도 센서 리미터를 갖는 TCSR에 관한 것이다.
일반적으로 휴대용 반도체 메모리 장치에서는 셀프 리프레시 전류를 줄이는 것이 매우 중요하다.
셀프 리프레시 전류를 줄이는 방법으로 부분 어레이 셀프 리프레시(Partial Array Self Refresh; 이하 PASR)와 온도 보상된 셀프 리프레시(TCSR)를 사용한다. 종래 PASR과 TCSR은 사용자가 프로그램하여(EMRS) 사용하였다.
TCSR은 사용자가 설정한 온도에 따라 셀프 리프레시 주기가 변하는데, 저온에서는 데이터 유지 시간(data retention time)이 늘어나므로 셀프 리프레시 주기를 길게 할 수 있기 때문에 전류 소모를 줄일 수 있다.
또한 TCSR은 외부에서 사용자가 온도를 설정하는 것이 아니라 메모리 칩 내에 온도 센서를 내장하여 온도에 따른 리프레시 주기를 자동으로 조절하는 구조를 사용한다. 이러한 구조를 온 다이(on Die) TCSR이라 한다.
여기서 온도 센서는 다이오드에 흐르는 전류가 온도에 따라 달라지는 것을 이용한 것으로, 저온에서는 다이오드를 통해 흐르는 전류가 적기 때문에 리프레시 주기를 길게 설정한다.
그러나 종래기술에 따른 온도 센서는 저온으로 가면 갈수록 리프레시 주기가 무제한적으로 길어지는 문제점이 발생한다.
예를 들어 영하 25도 정도의 저온에서는 온도 센서에 흐르는 전류가 너무 작아서 리프레시 주기 신호의 주기도 65㎲ 정도로 길어지고, 이를 셀프 리프레시 회로에서 기본 주기로 사용하여 메모리 칩 전체에 대해 리프레시를 수행하면 총 리프레시 시간이 약 1초에서 2초 정도 걸리게 되므로, 메모리 셀이 리프레시 시간동안 데이터를 유지하지 못하고 데이터를 잃어버리는 문제점이 발생한다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 센서 리미터를 사용하여 특정온도 이하로 내려갈 경우 리프레시 주기가 특정 주기 이상이 되는 것을 방지하는 온도 센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 당성하기 위한 본 발명의 일 측면에 따르면, 기준전압과 온도전압을 비교하는 전압 비교수단; 상기 전압 비교수단으로부터 출력된 신호를 지연시키는 지연수단; 온도센서 리미트 신호 및 온도센서 인에이블 신호에 의해 제어되어 온도센서 제어신호를 출력하고, 상기 지연수단으로부터 출력된 지연 신호를 이용하여 온도 보상된 리프레시 주기 신호를 출력하는 제어 수단; 상기 온도센서 제어신호에 의해 제어되고 다이오드를 이용하여 온도에 따른 상기 온도 전압을 출력하는 온도센서; 및 상기 리프레시 주기 신호에 의해 리셋되고 상기 온도센서를 사용하지 않을 경우의 리프레시 기본 주기 신호를 분주한 상기 온도센서 리미트 신호를 출력하는 온도센서 리미터를 포함하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로가 제공된다.
이하, 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1은 본 발명에 따른 TCSR를 나타낸 블록도이다.
TCRS는 기준전압(REF)과 온도센서(40)로부터의 온도 전압(NA)을 비교하는 전압 비교기(10)와, 전압 비교기(10)로부터 출력된 신호(COM)를 지연시키는 지연기(20)와, 온도센서 리미트 신호(TMOSCRSTB) 및 온도센서 인에이블 신호(TMON)에 의해 제어되어 온도센서 제어신호(CON)를 출력하고, 지연기(20)로부터 출력된 신호(DCOM)를 이용하여 온도 보상된 리프레시 신호(TMOSC)를 출력하는 제어부(30)와, 제어부(30)로부터 출력된 온도센서 제어신호(CON)에 의해 제어되고 다이오드를 이용하여 온도에 따른 온도전압(NA)을 출력하는 온도센서(40)와, 온도센서(40)를 사용하지 않을 경우 셀프 리프레시의 기본 주기 발생기에 사용되는 리프레시 기본 주기 신호(SLOSCVBP)와 온도 보상된 리프레시 신호(TMOSC)를 이용하여 온도센서 리미트 신호(TMOSCRSTB)를 출력하는 온도센서 리미터(50)를 포함한다.
도 2는 도 1의 TCSR에서 전압 비교기(10)를 나타낸 상세 회로도이다.
전압 비교기(10)는 전원전압(VDD)을 분압하여 기준전압(REF)을 발생하는 기준전압 발생기(11)와, 기준전압(REF)과 온도센서(40)로부터 출력된 온도전압(NA)을 비교하는 비교기(12)를 포함한다. 여기서 비교기(12)는 차동 증폭기(differential amplifier)를 사용한다.
기준전압 발생기(11)는 전원전압(VDD)과 접지전압(VSS) 사이에 직렬 연결된 저항 연결된 두개의 NMOS 트랜지스터(NM1, NM2)를 포함하는데, NMOS 트랜지스터(NM1, NM2)의 공통 노드에서 기준전압(REF)이 발생된다.
비교기(12)는 전류 미러 형으로 접속된 PMOS 트랜지스터(PM1, PM2)와, 게이트에 각각 기준전압(REF)과 온도 전압(NA)이 인가되고 소스가 공통 접속되고 드레인이 각각 PMOS 트랜지스터(PM1, PM2)의 드레인에 접속된 NMOS 트랜지스터(NM3, NM4)와, 게이트에 인에이블 신호(VLRDL)가 인가되고, 드레인이 NMOS 트랜지스터(NM3, NM4)의 공통 소스에 접속되고, 소스가 접지전압(VSS)에 접속된 NMOS 트랜지스터(NM5)를 포함한다. 여기서 NMOS 트랜지스터(NM3, NM4)의 게이트 단자에는 각각 캐패시터(C1, C2)가 접속된다.
도 3은 도 1의 TCSR에서 지연기(20)를 나타낸 상세 회로도이다.
지연기(20)는 입력단자와 출력단자 사이에 직렬 연결된 인버터(INV1, INV2, INV3)와, 인버터(INV1, INV2, INV3)의 각 출력단자에 접속된 캐패시터(C3, C4, C5)를 포함한다.
도 4는 도 1의 TCSR에서 제어부(30)를 나타낸 상세 회로도이다.
제어부(30)는 온도센서 인에이블 신호(TMON), 온도센서 리미트 신호(TMOSCRSTB), 및 지연기(20)로부터 출력된 신호(DCOM)를 부정 논리 곱하는 낸드게이트(ND1)와, 낸드게이트(ND1)로부터 출력된 신호를 반전시켜 온도센서 제어신호(CON)를 출력하는 인버터(INV4)와, 인버터(INV4)로부터 출력된 신호를 반전시켜 온도 보상된 리프레시 주기 신호(TMOSC)를 출력하는 인버터(INV5)를 포함한다.
도 5는 도 1의 TCSR에서 온도 센서(40)를 나타낸 상세 회로도이다.
온도센서(40)는 온도센서 제어신호(CON)에 의해 제어되는 PMOS 트랜지스터(PM3, PM4) 및 NMOS 트랜지스터(NM6)와, 출력단자(NA)와 NMOS 트랜지스터(NM6) 사이에 직렬 연결된 다이오드 접속된 NMOS 트랜지스터(NM7, NM8)를 포함한다. 여기서, PMOS 트랜지스터(PM4)의 드레인은 다이오드 접속된 NMOS 트랜지스터(NM7, NM8)의 공통 노드에 접속된다.
도 6은 도 1의 TCSR에서 온도센서 리미터(50)를 나타낸 상세 블록도이다.
온도센서 리미터(50)는 온도 보상된 리프레시 주기 신호(TMOSC)에 의해 제어되어 온도센서(40)를 사용하지 않을 때 셀프 리프레시의 기본주기 발생기에 사용되는 리프레시 기본 주기 신호(SLOSCVBP)를 분주하는 분주기(51)와, 분주기(51)로부터 출력된 신호를 이용하여 펄스를 발생하는 펄스 발생기(52)와, 펄스 발생기(52)로부터 발생된 펄스의 펄스폭을 조절하여 온도센서 리미트 신호(TMOSCRSTB)를 출력하는 펄스폭 조절기(53)를 포함한다. 여기서 분주기(51)의 분주비는 8분주인 경우를 예를 들어 설명하지만 설계에 따라 다르게 설정할 수 있다.
본 발명은 일정한 주기를 갖는 펄스 신호인 온도센서 리미트 신호(TMOSCRSTB)를 이용하여 그 펄스 신호의 주기 안에 온도 보상된 리프레시 주기 신호(TMOSC)가 발생하지 않으면 강제로 리프레시 주기 신호를 발생시키는 방법이다.
여기서 온도센서 리미트 신호(TMOSCRSTB)는 셀프 리프레시 기본주기 발생기에 사용되는 리프레시 기본 주기 신호(SLOSCVBP)를 분주하여 만든 일정한 주기를 갖는 펄스 신호이다.
이때, 온도센서 리미트 신호(TMOSCRSTB)가 로우 펄스가 되면 리프레시 주기 신호(TMOSC)는 하이 펄스가 발생한다.
또한, 리프레시 주기 신호(TMOSC)는 온도센서 리미터(50)의 분주기(51)를 리셋시켜 리프레시 주기 신호(TMOSC)가 발생하면 온도센서 리미트 신호(TMOSCRSTB)가 발생하지 않도록 한다.
TCSR의 동작을 도 1 내지 도 6을 참조하여 좀더 자세히 설명하면 다음과 같다.
먼저, 전압 비교기(10)는 기준전압(REF)과 온도센서(40)의 다이오드 전류에 의해 발생되는 전압 강하(voltage drop)에 의한 전위(NA)를 비교하여 기준전압(REF)이 큰 경우 출력신호(COM)는 하이 레벨이 된다. 여기서, 기준전압(REF)은 기준전압 발생기(11)의 저항 역할을 하는 두개의 NMOS 트랜지스터(NM1, NM2)의 저항 비에 의해 전원전압(VDD)이 분압되어 발생된다. 예를 들어 두개의 NMOS 트랜지스터(NM1, NM2)의 크기가 동일하다면 기준전압(REF)은 전원전압(VDD)의 절반 값을 갖는다.
전압 비교기(10)로부터 출력된 신호(COM)는 전압 비교기(10)에 사용되는 캐패시터(C1, C2)의 충방전 시간을 확보하기 위해 지연기(20)에 의해 지연된다.
제어부(30)는 온도센서(40)를 인에이블 시키는 신호(TMON)에 따라 온도센서(40)를 제어하는 신호(CON)를 발생하는데, 로우 레벨일 경우 온도 보상된 리프레시 주기 신호(TMOSC)는 발생하지 않고 하이 레벨로 유지된다.
온도센서(40)는 다이오드를 이용한 온도센서로써, MOS 다이오드에 흐르는 전류는 온도의 함수를 갖는다. 이때 게이트 소스 전압(VGS)이 약 3V 이내에서는 온도가 낮을수록 전류량은 줄어든다.
따라서 출력노드(NA)는 인에이블 신호(TMON)가 로우 레벨일 때 하이 레벨이 되어 전압 비교기(10)의 캐패시터(C2)를 충전시킨다.
이어서 인에이블 신호(TMON)가 하이 레벨이 되면 PMOS 트랜지스터(PM3, PM4)가 턴 오프 되어 캐패시터(C2)가 방전되는데, 이때의 전압 강하는 NMOS 다이오드(NM7)에 흐르는 전류에 의해 결정된다. 즉 고온에서는 NMOS 다이오드(NM7)에 흐르는 전류가 크기 때문에 출력노드(NA)의 전압 강하가 빠르게 진행되고, 저온에서는 NMOS 다이오드(NM7)에 흐르는 전류가 작기 때문에 출력 노드(NA)의 전압 강하가 느리게 진행된다.
온도센서(40)의 출력노드(NA)의 전위가 기준전압(REF)보다 작아지면 전압 비교기(10)의 출력(COM)이 하이 레벨이 되고, 온도센서(40)의 PMOS 트랜지스터(PM3, PM4)가 턴 온 되어 결과적으로 리프레시 주기 신호(TMOSC)도 하이 레벨이 된다.
온도센서(40)의 PMOS 트랜지스터(PM3, PM4)가 턴 온 되어 출력노드(NA)가 하이 레벨이 되면 다시 전압 비교기(10)의 캐패시터(C2)를 충전시키고, 전압 비교기(10)로부터 출력된 신호(COM)는 로우 레벨이 되고 온도센서(40)의 PMOS 트랜지스터(PM3, PM4)가 턴 오프 되어 리프레시 주기 신호(TMOSC)는 다시 로우 레벨이 된다.
상기한 동작을 반복하여 리프레시 주기 신호(TMOSC)는 온도센서(40)의 NMOS 다이오드(NM7)를 통해 흐르는 전류량에 의해 정해지는 주기를 갖는 펄스 신호가 된다.
이때 저온에서 온도센서(40)의 NMOS 다이오드(NM7)를 통해 흐르는 전류량이 작아 출력 노드(NA)의 전위가 전압강하에 의해 충분히 낮아지지 않더라도 일정 시간이 되면 온도센서(40)를 리셋시켜 리프레시 주기 신호(TMOSC)를 발생시킨다.
즉, 제어부(30)에 인가되는 일정한 주기를 갖는 펄스신호인 온도센서 리미트 신호(TMOSCRSTB)가 로우 펄스로 인가되면 온도센서(40)의 출력노드의 전위(NA)가 기준전압(REF)보다 높더라도 리프레시 주기 신호(TMOSC)가 하이 레벨이 되고 온도센서(40)의 PMOS 트랜지스터(PM3, PM4)가 턴 온 되어 출력노드(NA)가 하이 레벨이 된다.
여기서 온도센서 리미트 신호(TMOSCRSTB)는 온도센서(40)를 사용하지 않는 경우 셀프 리프레시의 기본 주기 발생기에 사용되는 리프레시 기본 주기 신호(SLOSVBP)를 분주하여 사용한다. 즉 약 3∼4㎲의 주기를 갖는 리프레시 기본 주기 신호(SLOSVBP)를 8 분주하여 약 25∼30㎲의 주기를 갖는 온도센서 리미트 신호(TMOSCRSTB)를 생성한다.
이때 리프레시 주기신호(TMOSC)가 다시 발생하면 온도센서 리미터(50)의 분주기(51)가 리셋되어 더 이상 온도센서 리미트 신호(TMOSCRSTB)를 발생하지 않는다.
전술한 본 발명의 온도 센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로는 극저온에서 리프레시 주기가 특정 주기 이상으로 길어져 발생할 수 있는 데이터의 손실을 방지할 수 있는 효과가 있다.
도 1은 본 발명에 따른 TCSR를 나타낸 블록도.
도 2는 도 1의 TCSR에서 전압 비교기를 나타낸 상세 회로도.
도 3은 도 1의 TCSR에서 지연기를 나타낸 상세 회로도.
도 4는 도 1의 TCSR에서 제어부를 나타낸 상세 회로도.
도 5는 도 1의 TCSR에서 온도 센서를 나타낸 상세 회로도.
도 6은 도 1의 TCSR에서 온도센서 리미터를 나타낸 상세 블록도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 전압 비교기 11 : 기준전압 발생기
12 : 비교기 20 : 지연기
30 : 제어부 40 : 온도센서
50 : 온도센서 리미터 51 : 분주기
52 : 펄스 발생기 53 : 펄스폭 조절기
PM1, PM2, PM3, PM4 : PMOS 트랜지스터
NM1, NM2, NM3, NM4, NM5, NM6, NM7, NM8 : NMOS 트랜지스터
INV1, INV2, INV3, INV4, INV5 : 인버터
C1, C2, C3, C4, C5 : 캐패시터
ND1 : 낸드게이트

Claims (10)

  1. 기준전압과 온도전압을 비교하는 전압 비교수단;
    상기 전압 비교수단으로부터 출력된 신호를 지연시키는 지연수단;
    온도센서 리미트 신호 및 온도센서 인에이블 신호에 의해 제어되어 온도센서 제어신호를 출력하고, 상기 지연수단으로부터 출력된 신호를 이용하여 온도 보상된 리프레시 주기 신호를 출력하는 제어 수단;
    상기 온도센서 제어신호에 의해 제어되고 다이오드를 이용하여 온도에 따른 상기 온도전압을 출력하는 온도센서; 및
    상기 리프레시 주기 신호에 의해 리셋되고 상기 온도센서를 사용하지 않을 경우의 리프레시 기본 주기 신호를 분주한 상기 온도센서 리미트 신호를 출력하는 온도센서 리미터를 포함하는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  2. 제 1 항에 있어서,
    상기 전압 비교 수단은
    전원전압을 분압하여 기준전압을 발생하는 기준전압 발생수단; 및
    상기 기준전압과 상기 온도전압을 비교하는 비교수단을 포함하는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  3. 제 2 항에 있어서,
    상기 비교수단은 차동 증폭기(differential amplifier)인 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 비교수단은 전류 미러 형으로 접속된 PMOS 트랜지스터들;
    게이트에 각각 상기 기준전압과 상기 온도전압이 인가되고 소스가 공통 접속되고 드레인이 각각 상기 PMOS 트랜지스터들의 드레인에 접속된 NMOS 트랜지스터들; 및
    게이트에 인에이블 신호가 인가되고, 드레인이 상기 NMOS 트랜지스터들의 공통 소스에 접속되고, 소스가 접지전압에 접속된 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  5. 제 4 항에 있어서,
    상기 NMOS 트랜지스터들의 게이트 단자에는 각각 캐패시터들이 접속되는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  6. 제 2 항에 있어서,
    상기 기준전압 발생수단은 전원전압과 접지전압 사이에 직렬 연결된 저항 연결된 다수의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  7. 제 1 항에 있어서,
    상기 지연 수단은 입력단자와 출력단자 사이에 직렬 연결된 다수의 인버터들; 및
    상기 인버터들의 각 출력단자에 접속된 다수의 캐패시터들을 포함하는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  8. 제 1 항에 있어서,
    상기 제어수단은 상기 온도센서 인에이블 신호, 상기 온도센서 리미트 신호, 및 상기 지연수단으로부터 출력된 신호를 부정 논리 곱하는 낸드게이트;
    상기 낸드게이트로부터 출력된 신호를 반전시켜 온도센서 제어신호를 출력하는 제 1 인버터; 및
    상기 인버터로부터 출력된 신호를 반전시켜 온도 보상된 상기 리프레시 주기 신호를 출력하는 제 2 인버터를 포함하는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  9. 제 1 항에 있어서,
    상기 온도센서는 온도센서 제어신호에 의해 제어되는 제 1 및 제 2 PMOS 트랜지스터들 및 제 1 NMOS 트랜지스터;
    출력단자와 상기 제 1 NMOS 트랜지스터 사이에 직렬 연결된 다이오드 접속된 제 2 및 제 3 NMOS 트랜지스터들을 포함하되,
    상기 제 1 PMOS 트랜지스터의 드레인은 다이오드 접속된 상기 제 2 및 제 3 NMOS 트랜지스터들의 공통 노드에 접속되는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
  10. 제 1 항에 있어서,
    상기 온도센서 리미터는
    상기 리프레시 주기 신호에 의해 제어되어 상기 셀프 리프레시의 기본주기 신호를 분주하는 분주기;
    상기 분주기로부터 출력된 신호를 이용하여 펄스를 발생하는 펄스 발생기; 및
    상기 펄스 발생기로부터 발생된 펄스의 펄스폭을 조절하는 펄스폭 조절기를 포함하는 것을 특징으로 하는 온도센서 리미터를 사용하는 온도 보상된 셀프 리프레시 회로.
KR10-2003-0069499A 2003-10-07 2003-10-07 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로 KR100524807B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0069499A KR100524807B1 (ko) 2003-10-07 2003-10-07 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
US10/875,612 US7120549B2 (en) 2003-10-07 2004-06-25 Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0069499A KR100524807B1 (ko) 2003-10-07 2003-10-07 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로

Publications (2)

Publication Number Publication Date
KR20050033913A KR20050033913A (ko) 2005-04-14
KR100524807B1 true KR100524807B1 (ko) 2005-11-01

Family

ID=34567635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0069499A KR100524807B1 (ko) 2003-10-07 2003-10-07 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로

Country Status (2)

Country Link
US (1) US7120549B2 (ko)
KR (1) KR100524807B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665883B1 (ko) * 2005-01-10 2007-01-09 한국전기연구원 자체 신호를 이용한 전력반도체의 온도검지회로
US7286432B2 (en) * 2005-07-22 2007-10-23 Infineon Technologies Ag Temperature update masking to ensure correct measurement of temperature when references become unstable
US20070038804A1 (en) * 2005-08-12 2007-02-15 Klaus Nierle Testmode and test method for increased stress duty cycles during burn in
US7471583B2 (en) * 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
US7590473B2 (en) * 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치
KR100834404B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR100856069B1 (ko) * 2007-03-29 2008-09-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
KR100854463B1 (ko) 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR100880925B1 (ko) * 2007-09-03 2009-02-04 주식회사 하이닉스반도체 반도체 집적 회로의 주기 신호 발생 장치
US7859931B2 (en) * 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
JP5363075B2 (ja) * 2008-11-13 2013-12-11 セイコーインスツル株式会社 センサ回路
KR101053522B1 (ko) 2009-03-13 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로
KR101046241B1 (ko) * 2009-05-22 2011-07-04 주식회사 하이닉스반도체 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로
KR101094915B1 (ko) * 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로
US9830954B2 (en) * 2011-03-23 2017-11-28 Intel Corporation Method and system for dynamic power management of memories
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
US7272065B2 (en) * 2003-12-03 2007-09-18 Simon Lovett Compensated refresh oscillator
KR100626914B1 (ko) * 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로

Also Published As

Publication number Publication date
US20050105352A1 (en) 2005-05-19
US7120549B2 (en) 2006-10-10
KR20050033913A (ko) 2005-04-14

Similar Documents

Publication Publication Date Title
KR100524807B1 (ko) 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
US7471136B2 (en) Temperature compensated self-refresh circuit
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
JP3124781B2 (ja) 半導体集積回路装置
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
US5867438A (en) DRAM with reduced electric power consumption
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US8120412B2 (en) Voltage boosting system with slew rate control and method thereof
KR100804627B1 (ko) 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR100657171B1 (ko) 리프레쉬 제어회로 및 리프레쉬 제어방법
JP2002343082A (ja) 半導体メモリ装置のネガティブ電圧発生器
US7038967B2 (en) Semiconductor apparatus capable of performing refresh control
US20070070722A1 (en) Voltage generator
JP2004342258A (ja) セルリークモニタ回路及びモニタ方法
KR100640780B1 (ko) 반도체 메모리 소자
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
KR20170011289A (ko) 반도체 메모리 장치 및 그 동작 방법
KR100647384B1 (ko) 반도체 메모리 소자의 레저봐 커패시턴스 조절 장치
KR100906647B1 (ko) 전력 소비를 줄일 수 있는 반도체 메모리 장치
KR100799103B1 (ko) 반도체 소자
WO2014156711A1 (ja) 半導体装置
KR100668739B1 (ko) 오실레이터 회로
JP2013118769A (ja) 半導体装置
KR20020049808A (ko) 반도체 메모리 장치의 내부 전원 전압 드라이버
KR20050072840A (ko) 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 14