KR100856060B1 - 반도체메모리소자의 내부리프레쉬신호 생성장치 - Google Patents

반도체메모리소자의 내부리프레쉬신호 생성장치 Download PDF

Info

Publication number
KR100856060B1
KR100856060B1 KR1020070034208A KR20070034208A KR100856060B1 KR 100856060 B1 KR100856060 B1 KR 100856060B1 KR 1020070034208 A KR1020070034208 A KR 1020070034208A KR 20070034208 A KR20070034208 A KR 20070034208A KR 100856060 B1 KR100856060 B1 KR 100856060B1
Authority
KR
South Korea
Prior art keywords
signal
internal
driving
selection
signals
Prior art date
Application number
KR1020070034208A
Other languages
English (en)
Inventor
김태균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070034208A priority Critical patent/KR100856060B1/ko
Priority to US11/966,838 priority patent/US7782698B2/en
Application granted granted Critical
Publication of KR100856060B1 publication Critical patent/KR100856060B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

본 발명은 PVT 변동에 따라 조절된 간격으로 리프레쉬의 수행을 위한 내부 리프레쉬신호를 생성하는 내부리프레쉬신호 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 온도감지-구동신호에 응답하여, 내부온도를 감지하여 복수의 온도-감지신호 중 해당 신호를 활성화하기 위한 온도 감지수단; 복수의 온도-감지신호에 따라 다양한 레벨의 전원 중 하나로 구동전원 공급단을 드라이빙하기 위한 공급전원 선택수단; 및 상기 구동전원 공급단으로부터 구동전원을 인가받아 일정간격으로 내부-리프레쉬신호를 생성하기 위한 내부리프레쉬 신호 생성수단을 구비하는 내부리프레쉬신호 생성장치를 제공한다.
Figure R1020070034208
내부 리프레쉬신호, 온도 감지부, 퓨즈옵션, 메탈라인, 선택

Description

반도체메모리소자의 내부리프레쉬신호 생성장치{REFRESH-SIGNAL GENERATOR OF SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래기술에 따른 반도체메모리소자 내 내부리프레쉬신호 생성장치의 블록 구성도.
도 2는 본 발명의 일 실시 예에 따른 내부리프레쉬신호 생성장치의 블록 구성도.
도 3은 도 2의 공급전원 선택부의 내부 회로도.
도 4는 도 3의 테스트모드 판별부의 내부 회로도.
도 5는 도 3의 퓨즈신호 생성부의 내부 회로도.
도 6은 도 3의 신호 생성부의 내부 회로도.
도 7은 도 3의 퓨즈-신호모드 판별부의 내부 회로도.
도 8은 도 3의 제1 제어신호 생성부의 내부 회로도.
도 9a는 도 3의 기본 제어신호 생성부의 제1 실시 예에 따른 내부 회로도.
도 9b는 도 3의 기본 제어신호 생성부의 제2 실시 예에 따른 내부 회로도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 온도 감지부
300 : 공급 전원 선택부
200 : 구동전원 퓨즈 선택부
320 : 내부 구동제어부
340 : 전원 공급부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 PVT 변동에 따라 조절된 간격으로 리프레쉬의 수행을 위한 내부 리프레쉬신호를 생성하는 내부리프레쉬신호 생성장치에 관한 것이다.
일반적으로, DRAM은 휘발성 메모리 셀의 정보를 유지하기 위하여, 동작대기 상태 동안 내부리프레쉬신호 생성장치를 통해 주기적으로 리프레쉬(셀프리프레쉬) 구동을 위한 내부리프레쉬신호를 발생시킨다.
리프레쉬 동작이 디램이 동작중일 때는 외부명령에 의해 동작하지만 디램이 동작 대기 상태(외부명령 없는 상태임)에서는 디램 내부에서 스스로 리프레쉬 명령 신호를 발생시켜 자체 리프레쉬(셀프 리프레쉬) 동작을 해야한다. 또한 리프레쉬 동작은 디램 메모리 셀이 유용한 정보를 최대한 유지할 수 있는 시간(리텐션 타임, Retention Time)내에서 수행 되어야 한다.
이를 위해 기본주기 발생부(오실레이터)의 출력인 기본주기 신호(오실레이션 펄스)를 일정한 분주 마다 카운트하여 셀프 리프레쉬 명령신호를 발생한다. 종래의 기술에서는 셀프 리프레쉬 동작을 수행하기 위해 디램 내부에 셀프 리프레쉬 명령 신호 발생부를 두고, 여기서 출력된 셀프 리프레쉬 명령 신호에 의해서 주기으로 셀프 리프레쉬 동작을 한다. 이에 관해 도면을 참조하여 구체적으로 살펴보도록 한다.
도 1은 종래기술에 따른 반도체메모리소자 내 내부리프레쉬신호 생성장치의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 내부리프레쉬신호 생성장치는 구동전원을 인가받아 원-주기신호(B_OSC)와, 이에 비해 1/2배의 주기를 갖는 반-주기신호(D_OSC)를 생성하기 위한 주기신호 생성부(10)와, 주기-선택신호(DSRF_ON)에 응답하여, 원-주기신호(B_OSC) 또는 반-주기신호(D_OSC)를 선택하여 단위-주기신호(S_OSC)로 출력하기 위한 모드 선택부(20)와, 단위-주기신호(S_OSC)의 분주된 신호가 일정 이상의 활성화를 가지면 내부-리프레쉬신호(SRF)를 생성하기 위한 리프레쉬 신호생성부(30)를 포함한다.
그리고, PVT 변동으로 인해 주기신호 생성부(10)의 원-주기신호(B_OSC)와 반-주기신호(D_OSC)의 주기를 변경하기 위한 주기변경-퓨즈신호(OSC_FUSE<0:I>)와, 리프레쉬 신호생성부(30)의 단위-주기신호(S_OSC)의 카운팅 횟수를 조절하기 위한 횟수조절-퓨즈신호(SRF_FUSE<0:I>)를 공급하기 위한 퓨즈선택부(40)를 더 구비한다.
참고적으로, 주기-선택신호(DSRF_ON)는 EMRS(Extended Mode Register Set)에 설정된 값이다. 또한, 내부-리프레쉬신호(SRF)에 의해, 반도체메모리소자 내 메모리에 저장된 데이터가 리프레쉬 된다.
또한, 주기신호 생성부(10)는 오실레이터를 포함한다.
또한, 퓨즈 선택부(40)는 퓨즈 옵션이 아닌 메탈 스위치로 구현될 수 있다.
다음에서는 도 1에 도시된 내부리프레쉬신호 생성장치의 동작을 간략히 살펴보도록 한다.
먼저, DRAM이 동작 대기상태이면, 기본주기 생성부(10)는 일정 주기를 갖는 신호인 원-주기신호(B_OSC)와 반-주기신호(D_OSC)를 생성한다. 이때, 반-주기신호(D_OSC)는 원-주기신호(B_OSC)에 비해 1/2배의 주기를 갖는다.
이어, 모드 선택부(20)는 주기-선택신호(DSRF_ON)에 따라, 원-주기신호(B_OSC) 또는 반-주기신호(D_OSC) 중 하나를 선택하여, 단위-주기신호(S_OSC)로 출력한다.
이어, 리프레쉬 신호생성부(30)는 단위-주기신호(S_OSC)를 입력받아 이를 분주하고, 내부에 정해진 횟수를 카운트하여, 일정 이상이 카운팅되면, 펄스 형태의 내부-리프레쉬신호(SRF)를 출력한다.
즉, 종래기술에 따른 내부 리프레쉬신호 생성장치는 일정한 주기를 갖고 오실레이션하는 원-주기신호(B_OSC)와 반-주기신호(D_OSC) 중, EMRS의 설정에 따라 선택된 신호가 단위-주기신호(S_OSC)로 출력된다. 그리고 단위-주기신호(S_OSC)를 정해진 분주에 맞춰 카운트하여 펄스형태의 내부-리프레쉬신호(SRF)를 생성한다. 따라서, 내부-리프레쉬신호(SRF)는 주기적으로 생성된다.
또한, 퓨즈 선택부(400)를 통해, PVT(Process,Voltage,Temperature) 변화에 대응하기 위해 원-주기 신호 또는 반-주기신호(B_OSC,D_OSC)의 주기를 조절할 수 있다. 그리고 리프레쉬 신호 생성부(300) 내 단위-주기신호(S_OSC)의 분주 횟수를 변경할 수 있다.
예를 들어, 주변이 고온으로 상승하는 경우, DRAM의 메모리 셀의 데이터 저장시간(Retention Time)이 줄어든다. 따라서, 데이터의 손실을 방지하기 위해서는, 보통 상황에서보다 더 자주 리프레쉬를 해주어야 한다. 이를 위해, DRAM 스펙 규정에서는 특정 온도 이상에서는 실온에서 수행되는 리프레쉬의 간격보다 1/2배 더 짧게 리프레쉬를 수행할 수 있도록, EMRS에 설정한다. 즉, EMRS의 설정에 의해, 고온에서는 실온에서보다 2배 더 자주 리프레쉬를 수행한다.
한편, 전술한 바와 같은 종래기술을 사용하는 경우, 퓨즈옵션을 변경하기 위해서는 공정 상에서 마스크 리비젼(Mask Revision) 등을 해야하므로, 시간 및 비용의 추가 소모가 발생한다. 뿐만 아니라, 실온 상황과, 고온 상황 두가지 경우만을 고려하기 때문에, 고온의 상황일지라도 불필요하게 과도한 리프레쉬가 수행되는 경우가 있다.
구체적으로 다시 언급하면, 먼저, 공정(Process)상 변화에 대응하기 위해서는 메탈 스위치 변경이나 메탈 퓨즈 커팅과 같은 물리적인 실험을 통하여 확인해야 하며, 특히 메탈 스위치는 주로 여러 메탈 층(Layer)에서 하위 층인 경우가 많아 마스크 리비젼을 통해 확인해야 하는 경우가 있다.
또한, 온도(Temperature) 변화와 관련하여, 종래 기술은 실온에서의 디램 메모리 셀의 데이터 저장시간을 고려하여 셀프리프레쉬 구동을 위한 내부-리프레쉬신호(SRF)가 생성되도록 한다. 그러나, 특정 온도 이상에서 EMRS에 의해 반주기 모드를 사용하기 때문에, 실제 고온에서 메모리 셀의 리텐션 타임이 반영되지 못한다. 결국, 마진을 고려하여 과도하게 짧은 셀프 리프레쉬 동작을 사용할 수 밖에 없다. 즉, EMRS 모드에 의한 리프레쉬 주기 조절은, 실제 디램 내부의 온도를 반영할 수 없어, 특정 고온 이상에서 원-주기신호의 사용에 의한 리프레쉬 페일 또는 필요 이하 온도에서 반-주기신호의 사용에 의한 과도한 리프레쉬 동작을 유발한다.
끝으로, 전원(Voltage)의 경우, 디램 내부에서 사용되는 여러 전원 중 외부 전원에 비해 비교적 낮은 레벨의 전원을 사용하고 있다. 이는 셀프 리프레쉬 주기가 비교적 길기 때문에(수십 ㎲) 주기신호 생성부의 공급전원을 낮게 사용함으로써 신호를 지연시키는 효과를 높이기 위해 사용된다. 하지만 DRAM의 외부 공급전원이 계속 낮아지고 있는 상황에서 향후 저레벨 전원 사용에 따른 대응이 필요하다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, PVT 변동에 따라 조절된 간격으로 리프레쉬의 수행을 위한 내부 리프레쉬신호를 생성하는 내부리프레쉬신호 생성장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 내부리프레쉬신호 생성장치는 온도감지-구동신호에 응답하여, 내부온도를 감지하여 복수의 온도-감지신호 중 해당 신호를 활성화하기 위한 온도 감지수단; 복수의 온도-감지신호에 따라 다양한 레벨의 전원 중 하나로 구동전원 공급단을 드라이빙하기 위한 공급전원 선택수단; 및 상기 구동전원 공급단으로부터 구동전원을 인가받아 일정간격으로 내부-리프레쉬신호를 생성하기 위한 내부리프레쉬 신호 생성수단을 구비한다.
본 발명의 다른 측면에 따른 내부리프레쉬신호 생성장치는 온도감지-구동신호에 응답하여, 내부온도를 감지하여 복수의 온도-감지신호 중 해당 신호를 활성화하기 위한 온도 감지수단; 상기 복수의 온도-감지신호, 또는 테스트-선택신호, 또는 퓨즈컷팅-정보신호에 따라 다양한 레벨의 전원 중 하나로 구동전원 공급단을 드라이빙하기 위한 공급전원 선택수단; 및 상기 구동전원 공급단으로부터 구동전원을 인가받아 일정간격으로 내부-리프레쉬신호를 생성하기 위한 내부리프레쉬 신호 생성수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 내부리프레쉬신호 생성장치의 블록 구성도이다.
도 2를 참조하면, 본 발명은 온도감지-구동신호(TEMP_ON)에 응답하여, 내부 온도를 감지하여 복수의 온도-감지신호(S_TEMP<0:I>) 중 해당 신호를 활성화하기 위한 온도 감지부(100)와, 복수의 온도-감지신호(S_TEMP<0:I>), 또는 테스트-선택신호(S_TM<0:I>), 또는 퓨즈컷팅-정보신호(V_FUSE<0:I>)에 따라 다양한 레벨의 전원 중 하나로 구동전원 공급단(S_V)을 드라이빙하기 위한 공급전원 선택부(300)와, 구동전원 공급단(S_V)으로 부터 구동전원을 인가받아 일정 간격으로 내부-리프레쉬신호(SRF)를 생성하기 위한 내부리프레쉬 신호생성부(400, 500, 600)를 구비한다.
그리고 내부리프레쉬 신호 생성부는 원-주기신호(B_OSC)와, 이에 비해 1/2배의 주기를 갖는 반-주기신호(D_OSC)를 생성하기 위한 주기신호 생성부(400)와, 주기-선택신호(DSRF_ON)에 응답하여, 원-주기신호(B_OSC) 또는 반-주기신호(D_OSC)를 선택하여 단위-주기신호(S_OSC)로 출력하기 위한 모드 선택부(500)와, 단위-주기신호(S_OSC)에 응답하여 내부-리프레쉬신호(SRF)를 생성하기 위한 리프레쉬 신호생성부(600)를 구비한다.
이와 같이, 본 발명에 따른 내부리프레쉬신호 생성장치는 내부 온도에 따라, 퓨즈옵션이나, 테스트-선택신호(S_TM<0:I>)의 인가를 통해, 주기신호 생성부(400)에 인가되는 구동전원의 레벨을 조절한다. 이때, 구동전원의 레벨이 낮아질 수 록, 주기신호 생성부(400)에 의해 생성되는 원-주기신호(B_OSC)와 반-주기신호(D_OSC)의 각 주기가 길어진다. 그러므로, 본 발명은 주변온도나, 퓨즈 옵션이나, 신호의 인가에 따라 공급되는 구동전원의 레벨을 조절함으로써, 종래보다 다양한 주기의 원-주기신호(B_OSC)와 반-주기신호(D_OSC)를 생성하여, 내부 리프레쉬 수행 간격을 조절한다.
참고적으로, PVT 변동으로 인해 주기신호 생성부(400)의 원-주기신호(B_OSC)와 반-주기신호(D_OSC)의 주기를 변경하기 위한 주기변경-퓨즈신호(OSC_FUSE<0:I>)와, 리프레쉬 신호 생성부(600)의 단위-주기신호(S_OSC)의 카운팅 횟수를 조절하기 위한 횟수조절-퓨즈신호(SRF_FUSE<0:I>)를 공급하기 위한 퓨즈선택부(700)를 더 구비한다. 그리고, 퓨즈컷팅-정보신호(V_FUSE<0:I>)를 공급하기 위한 구동전원 퓨즈선택부(200)를 더 포함한다.
한편, 이를 위한 공급전원 선택부(300)의 내부 회로도를 도면을 참조하여 살펴보고, 구동 또한 살펴보도록 한다.
도 3은 도 2의 공급전원 선택부(300)의 내부 회로도이다.
도 3을 참조하면, 공급전원 선택부(300)는 복수의 테스트-선택신호(S_TM<0:I>)와 퓨즈컷팅-정보신호(V_FUSE<0:I>)의 정보를 갖는 복수의 내부선택신호(IS_TM<0:I>)와 두 신호의 인가를 알리는 내부모드-상태신호(TM_ONB)를 생성하기 위한 내부 구동제어부(320)와, 내부모드-상태신호(TM_ONB)와 온도감지-구동신호(TEMP_ON)에 응답하여, 복수의 온도-감지신호(S_TEMP<0:I>) 또는 내부선택신호(IS_TM<0:I>)에 따라 다양한 레벨의 전원 중 하나로 구동전원 공급단(S_V)을 드라이빙 하기 위한 전원 공급부(340)를 포함한다.
그리고 전원 공급부(340)는 각각 해당 전원으로 구동전원 공급단(S_V)을 드라이빙하기 위한 복수의 드라이버(PM1, PM2, …)와, 내부모드-상태신호(TM_ONB)와 온도감지-구동신호(TEMP_ON)의 활성화에 응답하여 복수의 온도-감지신호(S_TEMP<0:I>) 또는 내부선택신호(IS_TM<0:I>)에 따라 각 해당 드라이버의 구동 을 제어하기 위한 복수의 제어신호 생성부(342, 346)와, 내부모드-상태신호(TM_ONB)와 온도감지-구동신호(TEMP_ON)에 응답하여 복수의 온도-감지신호(S_TEMP<0:I>) 또는 내부선택신호(IS_TM<0:I>)를 인가받아, 하나의 드라이버 구동을 제어하기 위한 기본 제어신호 생성부(344)를 포함한다. 이때, 기본 제어신호 생성부(344)는 내부모드-상태신호(TM_ONB)와 온도감지-구동신호(TEMP_ON)의 비활성화 시 해당 드라이버를 구동하는데, 이에 관해서는 하기 도면을 참조하여 살펴보도록 한다.
또한, 내부 구동제어부(320)는 복수의 테스트-선택신호(S_TM<0:I>)가 인가되었음을 알리는 테스트모드-상태신호(TM_ON)를 생성하기 위한 테스트모드 판별부(322)와, 테스트모드-상태신호(TM_ON)에 응답하여, 복수의 퓨즈컷팅-정보신호(V_FUSE<0:I>) 또는 테스트-선택신호(S_TM<0:I>)를 내부선택신호(IS_TM<0:I>)로 출력하기 위한 내부신호 생성부(324)와, 복수의 내부선택신호(IS_TM<0:I>)가 인가되었음을 알리는 내부모드-상태신호(TM_ONB)를 생성하기 위한 퓨즈-신호모드 판별부(326)를 포함한다.
내부신호 생성부(324)는 테스트모드-상태신호(TM_ON)의 비활성화 시 복수의 퓨즈컷팅-정보신호(V_FUSE<0:I>)에 대응되는 퓨즈-선택신호(S_FS<0:I>)를 출력하기 위한 퓨즈신호 생성부(324a)와, 복수의 퓨즈-선택신호(S_FS<0:I>)와 테스트-선택신호(S_TM<0:I>)의 정보를 갖는 복수의 내부선택신호(IS_TM<0:I>)로 출력하기 위한 신호 생성부(324b)를 구비한다.
도 4는 도 3의 테스트모드 판별부(322)의 내부 회로도이다.
도 4를 참조하면, 테스트모드 판별부(322)는 복수의 테스트-선택신호(S_TM<0:I>)를 입력받는 노어게이트(NR1)와, 노어게이트(NR1)의 출력신호를 반전시켜 테스트모드-상태신호(TM_ON)로 출력하기 위한 인버터(I1)를 포함한다.
동작을 간략히 살펴보면, 테스트모드 판별부(322)는 복수의 테스트-선택신호(S_TM<0:I>) 중 하나의 신호만이라도 활성화되면, 테스트모드-상태신호(TM_ON)를 논리레벨 'H'로 활성화한다. 즉, 테스트모드-상태신호(TM_ON)는 테스트-선택신호(S_TM<0:I>)가 인가된 경우를 알리는 플래그신호이다.
도 5는 도 3의 퓨즈신호 생성부(324a)의 내부 회로도이다.
도 5를 참조하면, 퓨즈신호 생성부(324a)는 복수의 퓨즈컷팅-정보신호(V_FUSE<0:I>)에 대응되는 신호를 출력하기 위한 퓨즈정보부(326)와, 퓨즈정보부(326)의 복수의 출력신호 중 하나와 테스트모드-상태신호(TM_ON)를 인가받아 해당 퓨즈-선택신호(S_FS<0:I>)로 출력하기 위한 복수의 노어게이트를 포함한다.
동작을 살펴보면, 퓨즈정보부(326)는 퓨즈컷팅-정보신호(V_FUSE<0:I>)의 레벨에 따라 신호를 출력하고, 복수의 노어게이트는 테스트모드-상태신호(TM_ON)의 비활성화 시 해당 퓨즈정보부(324ab)의 출력신호에 따라 해당 퓨즈-선택신호(S_FS<0:I>)를 논리레벨 'H'로 출력한다. 즉, 퓨즈신호 생성부(324a)는 테스트모드-상태신호(TM_ON)의 활성화 시에는 퓨즈컷팅-정보신호(V_FUSE<0:I>)와 관계없이 복수의 퓨즈-선택신호(S_FS<0:I>)를 모두 논리레벨 'L'로 비활성화한다. 그리고 테스트모드-상태신호(TM_ON)의 비활성화 시에 퓨즈컷팅-정보신호(V_FUSE<0:I>)에 대응되는 퓨즈-선택신호(S_FS<0:I>)를 논리레벨 'H'로 활성화한다. 즉, 퓨즈정보신호 생성부(324a)는 모든 테스트-선택신호(S_TM<0:I>)가 인가되지 않아 테스트모드-상태신호(TM_ON)가 비활성화되는 경우에만 퓨즈컷팅-정보신호(S_FS<0:I>)에 대응되는 퓨즈-선택신호(S_FS<0:I>)를 출력한다.
도 6은 도 3의 신호 생성부(324b)의 내부 회로도이다.
도 6을 참조하면, 신호 생성부(324b)는 복수의 퓨즈-선택신호(S_FS<0:I>) 중 하나와, 복수의 테스트-선택신호(S_TM<0:I>) 중 하나를 입력으로 갖는 복수의 노어게이트(NR2, …)와, 각 노어게이트(NR2, …)의 출력신호를 반전시켜 해당 내부선택신호(IS_TM<0:I>)를 출력하기 위한 복수의 인버터(I2)를 포함한다.
예를 들어, 신호 생성부(324b)는 퓨즈-선택신호 S_FS<0> 또는 테스트-선택신호 S_TM<0>의 활성화 시 내부선택신호 IS_TM<0>를 논리레벨 'H'로 활성화하고, 퓨즈-선택신호 S_FS<1> 또는 테스트-선택신호 S_TM<1>의 활성화 시 내부선택신호 IS_TM<1>를 논리레벨 'H'로 활성화한다. 즉, 신호 생성부(324b)는 테스트모드에서 인가된 테스트-선택신호(S_TM<0:I>)의 정보 또는 퓨즈옵션을 통해 인가된 퓨즈-선택신호(S_FS<0:I>)의 정보를 갖는 내부선택신호(IS_TM<0:I>)를 생성한다.
그런데, 도 5에서 언급한 바와 같이, 퓨즈-선택신호(S_FS<0:I>)는 테스트-선택신호(S_TM<0:I>)가 인가되지 않아 테스트모드-상태신호(TM_ON)가 비활성화된 경우에만 활성화되는 신호이기 때문에, 내부선택신호(IS_TM<0:I>)는 먼저, 테스트-선택신호(S_TM<0:I>)에 의해 결정된다. 그리고 테스트-선택신호(S_TM<0:I>)가 인가되지 않은 경우에, 내부선택신호(IS_TM<0:I>)는 퓨즈-선택신호(S_FS<0:I>)의 정보를 갖는다. 다시 언급하면, 내부선택신호(IS_TM<0:I>)는 테스트-선택신호(S_TM<0:I>) 와 퓨즈-선택신호(S_FS<0:I>)와 같이 내부에서 생성된 신호에 의해 활성화된다. 이때, 테스트-선택신호(S_TM<0:I>)를 우선으로 하여 활성화되며, 그 다음으로 퓨즈-선택신호(S_FS<0:I>)에 의해 활성화된다.
도 7은 도 3의 퓨즈-신호모드 판별부(326)의 내부 회로도이다.
도 7을 참조하면, 퓨즈-신호모드 판별부(326)는 복수의 내부선택신호(IS_TM<0:I>)를 입력으로 가져 내부모드-상태신호(TM_ONB)를 출력하기 위한 노어게이트(NR3)를 포함한다.
따라서, 퓨즈-신호모드 판별부(326)는 복수의 내부선택신호(IS_TM<0:I>) 중 하나의 신호가 활성화되면 내부모드-상태신호(TM_ONB)를 논리레벨 'L'로 활성화한다. 그리고 복수의 내부선택신호(IS_TM<0:I>)가 모두 비활성화된 경우에만 내부모드-상태신호(TM_ONB)를 논리레벨 'H'로 비활성화한다.
즉, 내부모드-상태신호(TM_ONB)는 테스트-선택신호(S_TM<0:I>) 또는 퓨즈컷팅-정보신호(V_FUSE<0:I>)와 같이 내부에서 신호가 생성되었는지 여부를 알리는 플래그 신호이다.
도 8은 도 3의 제1 제어신호 생성부(342)의 내부 회로도이다. 참고적으로, 제1 내지 제I 제어신호 생성부(342, …,346)는 동일한 회로적 구현을 가지므로 제1 제어신호 생성부(342)를 예시로서 살펴보도록 한다.
도 8을 참조하면, 제1 제어신호 생성부(342)는 내부모드-상태신호(TM_ONB)와 온도감지-구동신호(TEMP_ON)와 해당 온도-감지신호(S_TEMP<0:I>)를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시키기 위한 인버터(I3)와, 인버터(I3)의 출력신호와 해당 내부선택신호 IS_TM<0>를 인가받아 제1 구동-제어신호로 출력하기 위한 노어게이트(NR4)를 포함한다.
구동을 살펴보면, 제1 제어신호 생성부(342)는 내부모드-상태신호(TM_ONB)가 논리레벨 'H'로 비활성화된 경우에, 온도감지-구동신호(TEMP_ON)가 활성화되고 해당 온도-감지신호(S_TEMP<0:I>)가 활성화된 경우에 제1 구동-제어신호를 논리레벨 'H'로 활성화한다. 또한, 내부선택신호(IS_TM<0:I>)가 활성화된 경우, 제1 구동-제어신호를 활성화한다.
다시 언급하면, 제1 구동-제어신호는 먼저 내부선택신호(IS_TM<0:I>)에 의해 활성화되며, 내부선택신호(IS_TM<0:I>)가 인가되지 않아 내부모드-상태신호(TM_ONB)가 비활성화된 경우에 온도-감지신호(S_TEMP<0:I>)에 따라 활성화된다. 제1 구동-제어신호의 활성화에 영향을 미치는 순서에 있어, 내부선택신호(IS_TM<0:I>)가 먼저 우선되며, 온도-감지신호(S_TEMP<0:I>)가 가장 낮은 순위를 갖는다. 그런데, 내부선택신호는 테스트-선택신호에 의해 먼저 결정되며, 그 다음으로 퓨즈컷팅정보에 의해 결정된다. 따라서, 제1 구동-제어신호가 먼저 테스트-선택신호가, 그 다음으로 퓨즈컷팅-정보신호가, 그 다음으로 온도-감지신호에 의해 결정됨을 알 수 있다.
참고적으로, 제1 내지 제I 제어신호 생성부(342, 346)는 각각 해당 온도-감지신호(S_TEMP<0:I>)와 내부선택신호(IS_TM<0:I>)를 인가받는 점만 다르고, 이외 회로적 구현은 동일하다.
또한, 도 3에 도시된 도면을 참조하여, 제1 구동-제어신호와 드라이버(PM2) 의 연결관계를 살펴보도록 한다.
드라이버 PM2와 제1 구동-제어신호와의 연결관계를 살펴보면, 드라이버는 제1 제어신호 생성부(342)의 제1 구동-제어신호를 게이트 입력으로 가지며 전원전압 V<0>의 공급단과 구동전원의 공급단(S_V) 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)를 포함한다.
도 9a는 도 3의 기본 제어신호 생성부(344)의 제1 실시 예에 따른 내부 회로도이다.
도 9a을 참조하면, 제1 실시 예에 따른 기본 제어신호 생성부(344)는 온도감지-구동신호(TEMP_ON)와 내부모드-상태신호(TM_ONB)의 비활성화 시 디폴트-감지신호를 생성하기 위한 디폴트 설정부(344a)와, 내부모드-상태신호(TM_ONB)와 온도감지-구동신호(TEMP_ON)와 해당 온도-감지신호(S_TEMP<0:I>)를 입력으로 갖는 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력신호를 반전시키기 위한 인버터(I6)와, 인버터(I6)의 출력신호와 해당 내부선택신호(IS_TM<0:I>)와, 디폴트-감지신호를 인가받아 기본구동-제어신호로 출력하기 위한 노어게이트(NR5)를 포함한다.
그리고 디폴트 설정부(344a)는 내부모드-상태신호(TM_ONB)를 반전시키기 위한 인버터(I4)와, 인버터(I4)의 출력신호와 온도감지-구동신호(TEMP_ON)를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호를 반전시켜 디폴트-감지신호로 출력하기 위한 인버터(I5)를 포함한다.
이와 같이, 기본 제어신호 생성부(344)를 도 8에 도시한 제1 제어신호 생성부(342)와 비교하여 보면, 디폴트 설정부(344a)를 더 포함하여, 이의 출력신호를 노어게이트(NR5)의 추가 입력으로 갖는 점만이 다른 것을 알 수 있다.
구동을 살펴보면, 디폴트-설정부(344a)는 온도감지-구동신호(TEMP_ON)와 내부모드-상태신호(TM_ONB)가 모두 비활성화된 경우, 디폴트-감지신호를 논리레벨 'H'로 활성화한다. 즉, 온도감지부(100)가 구동되지 않고, 퓨즈옵션 또는 내부신호가 설정되지 않은 경우를 감지하여, 디폴트-감지신호를 활성화하여 기본구동-제어신호를 논리레벨 'L'로 활성화한다.
또한, 온도감지-구동신호(TEMP_ON) 또는 내부모드-상태신호(TM_ONB)가 활성화되는 경우에는 온도-감지신호(S_TEMP<0>) 또는 내부선택신호(IS_TM<0>)에 따라 기본구동-제어신호가 활성화된다. 이는 제1 내지 제I 제어신호 생성부와 동일한 구동이므로, 구체적인 언급은 생략하도록 한다.
참고적으로, 도 3에 도시된 도면을 참조하여, 기본구동-제어신호와 드라이버(PM1)의 연결관계를 살펴보도록 한다.
드라이버(PM1)는 기본구동-제어신호를 게이트 입력으로 가지며 전원전압 V<D>의 공급단과 구동전원의 공급단(S_V) 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터이다.
한편, 도 9b는 제2 실시 예에 따른 기본 제어신호 생성부(344C)의 내부 회로도이다. 도 9a와 비교하여 보면, 디폴트 설정부와 동일한 회로적 구현을 갖는 것을 알 수 있다.
즉, 제2 실시 예에 따른 기본 제어신호 생성부(344C)는 온도감지부(100)와 퓨즈옵션(V_FUSE<0:I>)과 내부신호(S_TM<0:I>)가 인가되지 않은 디폴트 상황에서, 기본구동-제어신호를 활성화시켜, 기본적으로 전원전압 VDD<D>가 구동전원 공급단으로 공급되도록 한다.
그러므로, 전술한 본 발명은 주변온도나, 선택에 따라 공급되는 구동전원의 레벨을 조절함으로써, 종래보다 다양한 주기의 원-주기신호(B_OSC)와 반-주기신호(D_OSC)를 생성하여, 내부 리프레쉬 수행 간격을 조절한다. 이러한 구동전원의 레벨 선택은 테스트-선택신호에 의해 먼저 결정되며, 그 다음으로 퓨즈컷팅정보신호가, 그 다음으로 온도-감지신호에 의해 결정됨을 알 수 있다.
이와 같이, 본 발명은 물리적인 실험 전에도 테스트 모드를 사용하여 셀프 리프레쉬 명령신호(SRF)의 주기 변경이 가능하고, 고온에서의 메모리 셀의 리텐션 타임에 최적화된 리프레쉬 주기를 적용할 수도 있다. 즉, 종래의 기술에서 보다 빠르게 계측 가능하고, 다양한 방법의 셀프 리프레쉬 동작 주기를 제어 가능하다. 따라서, 종래 과도하게 잦은 셀프리프레쉬 구동으로 인한 전류소모를 방지할 수 있다. 뿐만 아니라, 온도 감지부를 포함하기 때문에, 온도의 변동 시 디램 메모리 셀의 데이터 저장시간을 고려하여 여러 주기를 갖는 내부-리프레쉬신호가 생성되도록 한다. 끝으로, 저레벨 전원을 사용하는 경우에도, 다양한 레벨의 전원전압을 선택함으로써, 전원의 레벨의 하강에 의한 지연을 방지할 수 있다.
한편, 전술한 본 발명에서는 온도 감지부와, 퓨즈옵션과, 테스트모드에서 신호의 인가를 통해 리프레쉬의 주기를 조절한다. 그러나, 이들 중 하나 또는 두개만을 구비하여 구동되는 경우에도 전술한 바와 동일한 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 온도 감지부를 이용한 방법, 테스트 모드를 이용한 방법, 퓨즈를 이용한 방법을 통해, 기본주기 발생회로의 구동 전원을 다양한 전원레벨 중 하나를 선택하여 공급함으로써, 전원 레벨에 따라 주기를 다양하게 변경할 수 있어, 셀프 리프레쉬 구동을 제어하는 신호의 주기를 다양하게 변경하여 반도체메모리소자의 셀프 리프레쉬 동작 주기의 제어가 가능하다.

Claims (35)

  1. 온도감지-구동신호에 응답하여, 내부온도를 감지하여 복수의 온도-감지신호 중 해당 신호를 활성화하기 위한 온도 감지수단;
    복수의 온도-감지신호에 따라 복수 레벨의 전원 중 하나로 구동전원 공급단을 드라이빙하기 위한 공급전원 선택수단; 및
    상기 구동전원 공급단으로부터 구동전원을 인가받아 일정간격으로 내부-리프레쉬신호를 생성하기 위한 내부리프레쉬 신호 생성수단
    을 구비하는 내부리프레쉬신호 생성장치.
  2. 제1항에 있어서,
    상기 공급전원 선택수단은,
    상기 온도감지-구동신호의 비활성화에 응답하여 제1 전원전압으로 상기 구동전원 공급단을 드라이빙하기 위한 제1 드라이버와,
    복수의 온도-감지신호 중 해당 신호에 응답하여 복수 레벨 전원 중 하나로 상기 구동전원 공급단을 드라이빙 하기 위한 제2 내지 제I 드라이버를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  3. 제2항에 있어서,
    상기 내부 리프레쉬신호 생성수단은,
    상기 구동전원 공급단으로부터 구동전원을 인가받아 원-주기신호와, 이에 비해 1/2배의 주기를 갖는 반-주기신호를 생성하기 위한 주기신호 생성부와,
    주기-선택신호에 응답하여, 상기 원-주기신호 또는 상기 반-주기신호를 선택하여 단위-주기신호로 출력하기 위한 모드 선택부와,
    상기 단위-주기신호에 응답하여 리프레쉬 구동을 제어하기 위한 내부-리프레쉬신호를 생성하기 위한 리프레쉬신호 생성부
    를 구비하는 내부리프레쉬신호 생성장치.
  4. 제3항에 있어서,
    상기 제2 내지 제I 드라이버는,
    해당 온도-감지신호를 게이트 입력으로 가지며 제1 내지 제I 전원전압의 공급단과 상기 구동전원의 공급단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  5. 제4항에 있어서,
    상기 제1 드라이버는,
    반전된 상기 온도감지-구동신호를 게이트 입력으로 가지며 상기 제1 전원전압의 공급단과 상기 구동전원의 공급단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  6. 복수의 테스트-선택신호 또는 퓨즈컷팅-정보신호에 따라 복수 레벨의 전원 중 하나로 구동전원 공급단을 드라이빙하기 위한 공급전원 선택수단; 및
    상기 구동전원 공급단으로부터 구동전원을 인가받아 일정간격으로 내부-리프레쉬신호를 생성하기 위한 내부리프레쉬 신호 생성수단
    을 구비하는 내부리프레쉬신호 생성장치.
  7. 제6항에 있어서,
    상기 공급전원 선택수단은,
    상기 복수의 테스트-선택신호와 퓨즈컷팅-정보신호를 인가받아 복수의 내부선택신호와 내부모드-상태신호를 생성하기 위한 내부 구동제어부와,
    상기 내부모드-상태신호와 상기 복수의 내부선택신호에 따라 복수 레벨의 전원 중 하나로 상기 구동전원 공급단을 드라이빙 하기 위한 전원 공급부를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  8. 제7항에 있어서,
    상기 내부 구동제어부는,
    상기 복수의 테스트-선택신호를 인가받아 테스트모드-상태신호를 생성하기 위한 테스트모드 판별부와,
    상기 테스트모드-상태신호에 응답하여, 상기 복수의 퓨즈컷팅-정보신호 또는 상기 테스트-선택신호를 상기 내부선택신호 출력하기 위한 내부신호 생성부와,
    상기 복수의 내부선택신호를 인가받아 상기 내부모드-상태신호로 출력하기 위한 퓨즈-신호모드 판별부를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  9. 제8항에 있어서,
    상기 테스트모드 판별부는,
    상기 복수의 테스트-선택신호를 입력받는 제1 노어게이트와,
    상기 제1 노어게이트의 출력신호를 반전시켜 상기 테스트모드-상태신호로 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  10. 삭제
  11. 제9항에 있어서,
    상기 내부신호 생성부는,
    상기 테스트모드-상태신호에 응답하여 상기 복수의 퓨즈컷팅-정보신호를 복수의 퓨즈-선택신호로 출력하기 위한 퓨즈신호 생성부와,
    상기 복수의 퓨즈-선택신호와 상기 테스트-선택신호를 인가받아 복수의 내부선택신호로 출력하기 위한 신호 생성부를 구비하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  12. 제11항에 있어서,
    상기 전원 공급부는,
    제1 내지 제I 전원전압 중 해당 전압으로 상기 구동전원 공급단을 드라이빙하기 위한 제1 내지 제I 드라이버와,
    상기 내부모드-상태신호의 비활성화 시 제1 전원전압으로 상기 구동전원의 공급단을 드라이빙하기 위한 제1 제어신호 생성부와,
    상기 내부모드-상태신호의 활성화 시 상기 복수의 내부선택신호 중 해당 신호에 응답하여 상기 제2 내지 제I 드라이버의 구동을 제어하기 위한 제2 내지 제I 제어신호 생성부를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  13. 제12항에 있어서,
    상기 내부리프레쉬신호 생성수단은,
    상기 구동전원 공급단으로부터 구동전원을 인가받아 원-주기신호와, 이에 비해 1/2배의 주기를 갖는 반-주기신호를 생성하기 위한 주기신호 생성부와,
    주기-선택신호에 응답하여, 상기 원-주기신호 또는 반-주기신호를 선택하여 단위-주기신호로 출력하기 위한 모드 선택부와,
    상기 단위-주기신호에 응답하여 리프레쉬 구동을 제어하기 위한 내부-리프레쉬신호를 생성하기 위한 리프레쉬신호 생성부
    를 포함하는 내부리프레쉬신호 생성장치.
  14. 제13항에 있어서,
    상기 신호 생성부는,
    상기 복수의 퓨즈-선택신호 중 하나와, 상기 복수의 테스트-선택신호 중 하나를 입력으로 갖는 복수의 노어게이트와,
    상기 복수의 노어게이트의 각각의 출력신호를 반전시켜 상기 해당 내부선택신호를 출력하기 위한 복수의 인버터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  15. 제14항에 있어서,
    상기 제1 드라이버는,
    반전된 상기 내부모드-상태신호를 게이트 입력으로 가지며 제1 전원전압 의 공급단과 상기 구동전원의 공급단 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  16. 온도감지-구동신호에 응답하여, 내부온도를 감지하여 복수의 온도-감지신호 중 해당 신호를 활성화하기 위한 온도 감지수단;
    상기 복수의 온도-감지신호, 또는 테스트-선택신호, 또는 퓨즈컷팅-정보신호에 따라 복수 레벨의 전원 중 하나로 구동전원 공급단을 드라이빙하기 위한 공급전원 선택수단; 및
    상기 구동전원 공급단으로부터 구동전원을 인가받아 일정간격으로 내부-리프레쉬신호를 생성하기 위한 내부리프레쉬 신호 생성수단
    을 구비하는 내부리프레쉬신호 생성장치.
  17. 제16항에 있어서,
    상기 공급전원 선택수단은,
    상기 복수의 테스트-선택신호와 상기 퓨즈컷팅-정보신호를 인가받아 복수의 내부선택신호와 내부모드-상태신호를 생성하기 위한 내부 구동제어부와,
    상기 내부모드-상태신호와 상기 온도감지-구동신호에 응답하여, 상기 복수의 온도-감지신호 또는 상기 내부선택신호에 따라 복수 레벨의 전원 중 하나로 상기 구동전원 공급단을 드라이빙 하기 위한 전원 공급부를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  18. 제17항에 있어서,
    상기 내부 구동제어부는,
    상기 복수의 테스트-선택신호를 인가받아 테스트모드-상태신호를 생성하기 위한 테스트모드 판별부와,
    상기 테스트모드-상태신호에 응답하여, 상기 복수의 퓨즈컷팅-정보신호 또는 상기 테스트-선택신호를 내부선택신호로 출력하기 위한 내부신호 생성부와,
    상기 복수의 내부선택신호를 인가받아 상기 내부모드-상태신호로 출력하기 위한 퓨즈-신호모드 판별부를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  19. 제18항에 있어서,
    상기 내부신호 생성부는,
    상기 테스트모드-상태신호에 응답하여 상기 복수의 퓨즈컷팅-정보신호를 퓨즈-선택신호로 출력하기 위한 퓨즈신호 생성부와,
    상기 복수의 퓨즈-선택신호와 상기 테스트-선택신호를 인가받아 상기 복수의 내부선택신호로 출력하기 위한 신호 생성부를 구비하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  20. 제19항에 있어서,
    상기 테스트모드 판별부는,
    상기 복수의 테스트-선택신호를 입력받는 제1 노어게이트와,
    상기 제1 노어게이트의 출력신호를 반전시켜 상기 테스트모드-상태신호로 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  21. 제20항에 있어서,
    상기 퓨즈신호 생성부는,
    상기 복수의 퓨즈컷팅-정보신호에 대응되는 신호를 출력하기 위한 퓨즈정보부와,
    상기 퓨즈정보부의 복수의 출력신호 중 하나와 상기 테스트모드-상태신호를 인가받아 해당 퓨즈-선택신호로 출력하기 위한 복수의 노어게이트를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  22. 제21항에 있어서,
    상기 전원 공급부는,
    상기 복수 레벨의 전원 중 각각에 대응하는 하나의 전원으로 상기 구동전원 공급단을 드라이빙하기 위한 제1 내지 제I 드라이버와,
    상기 내부모드-상태신호와 상기 온도감지-구동신호와 상기 복수의 온도-감지신호 또는 상기 내부선택신호를 인가받아, 상기 제1 드라이버의 구동을 제어하기 위한 제1 제어신호 생성부와,
    상기 내부모드-상태신호와 상기 온도감지-구동신호와 상기 복수의 온도-감지신호 또는 상기 내부선택신호를 인가받아, 각 드라이버의 구동을 제어하기 위한 제2 내지 제I 제어신호 생성부를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  23. 제22항에 있어서,
    상기 퓨즈-신호모드 판별부는,
    상기 복수의 내부선택신호를 입력으로 가져 상기 내부모드-상태신호를 출력하기 위한 제3 노어게이트를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  24. 제23항에 있어서,
    제1 제어신호 생성부는,
    상기 온도감지-구동신호와 상기 내부모드-상태신호를 인가받아 디폴트-감지신호를 생성하기 위한 디폴트 설정부와,
    상기 내부모드-상태신호와 상기 온도감지-구동신호와 상기 복수의 온도-감지신호 중 해당 신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호와 상기 복수의 내부선택신호 중 해당 신호와, 상기 디폴트-감지신호를 인가받아 상기 제1 드라이버의 구동을 제어하기 위한 기본구동-제어신호로 출력하기 위한 제4 노어게이트를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  25. 제24항에 있어서,
    상기 디폴트 설정부는,
    상기 내부모드-상태신호를 반전시키기 위한 제3 인버터와,
    상기 제3 인버터의 출력신호와 상기 온도감지-구동신호를 입력으로 갖는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 반전시켜 상기 디폴트-감지신호로 출력하기 위한 제4 인버터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  26. 제25항에 있어서,
    상기 제2 내지 제I 제어신호 생성부는,
    상기 내부모드-상태신호와 상기 온도감지-구동신호와 상기 복수의 온도-감지신호 중 해당 신호를 입력으로 갖는 제3 낸드게이트와,
    상기 제3 낸드게이트의 출력신호를 반전시키기 위한 제5 인버터와,
    상기 제5 인버터의 출력신호와 상기 복수의 내부선택신호 중 해당 신호를 인가받아 상기 제2 내지 제I 드라이버의 구동을 제어하기 위한 제2 내지 제I 구동-제어신호로 출력하기 위한 제5 노어게이트를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  27. 제26항에 있어서,
    상기 신호 생성부는,
    상기 복수의 퓨즈-선택신호 중 하나와, 상기 복수의 테스트-선택신호 중 하나를 입력으로 갖는 복수의 노어게이트와,
    상기 복수의 노어게이트 각각의 출력신호를 반전시켜 상기 복수의 해당 내부선택신호로 출력하기 위한 복수의 인버터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  28. 제27항에 있어서,
    상기 내부리프레쉬신호 생성수단은,
    상기 구동전원 공급단으로부터 구동전원을 인가받아 원-주기신호와, 이에 비해 1/2배의 주기를 갖는 반-주기신호를 생성하기 위한 주기신호 생성부와,
    주기-선택신호에 응답하여, 상기 원-주기신호 또는 상기 반-주기신호를 선택하여 단위-주기신호로 출력하기 위한 모드 선택부와,
    상기 단위-주기신호를 분주하여, 분주된 신호의 활성화 횟수가 일정 이상되면 내부-리프레쉬신호를 생성하기 위한 리프레쉬신호 생성부
    를 포함하는 내부리프레쉬신호 생성장치.
  29. 제28항에 있어서,
    상기 제1 드라이버는,
    상기 기본구동-제어신호를 게이트 입력으로 가지며 제1 전원전압의 공급단과 상기 구동전원의 공급단 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  30. 제29항에 있어서,
    상기 제2 내지 제I 드라이버는,
    상기 제2 내지 제I 구동-제어신호 중 해당 신호를 각각의 게이트 입력으로 가지며 제2 내지 제I 전원전압의 공급단 중 해당 공급단과 상기 구동전원의 공급단 사이에 소스-드레인 경로를 갖는 제2 내지 제I PMOS트랜지스터를 포함하는 것
    을 특징으로 하는 내부리프레쉬신호 생성장치.
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020070034208A 2007-04-06 2007-04-06 반도체메모리소자의 내부리프레쉬신호 생성장치 KR100856060B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070034208A KR100856060B1 (ko) 2007-04-06 2007-04-06 반도체메모리소자의 내부리프레쉬신호 생성장치
US11/966,838 US7782698B2 (en) 2007-04-06 2007-12-28 Refresh signal generator of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034208A KR100856060B1 (ko) 2007-04-06 2007-04-06 반도체메모리소자의 내부리프레쉬신호 생성장치

Publications (1)

Publication Number Publication Date
KR100856060B1 true KR100856060B1 (ko) 2008-09-02

Family

ID=39826770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034208A KR100856060B1 (ko) 2007-04-06 2007-04-06 반도체메모리소자의 내부리프레쉬신호 생성장치

Country Status (2)

Country Link
US (1) US7782698B2 (ko)
KR (1) KR100856060B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096259B1 (ko) 2009-09-28 2011-12-22 주식회사 하이닉스반도체 리프레쉬회로

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
JP5212370B2 (ja) * 2007-07-12 2013-06-19 富士通セミコンダクター株式会社 半導体装置
JP5259270B2 (ja) 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR100950486B1 (ko) * 2008-10-02 2010-03-31 주식회사 하이닉스반도체 내부전압 생성회로
KR20110090624A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 퓨즈 회로 및 이를 포함하는 반도체 장치
KR101798920B1 (ko) * 2010-11-30 2017-11-17 삼성전자주식회사 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
KR102443555B1 (ko) * 2018-04-16 2022-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532968A (en) * 1994-04-21 1996-07-02 Goldstar Electron Co., Ltd. Self refresh control circuit for memory cell array
US5625597A (en) * 1995-04-04 1997-04-29 Kabushiki Kaisha Toshiba DRAM having test circuit capable of performing function test of refresh counter and measurement of refresh cycle simultaneously
KR20010020894A (ko) * 1999-08-05 2001-03-15 다니구찌 이찌로오, 기타오카 다카시 데이터 유지 모드시의 소비 전류가 저감된 반도체 기억 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960013210B1 (ko) * 1990-09-20 1996-10-02 일루미네이션 리서치 그룹(프로퍼티즈) 피티와이. 리미티드 디스플레이 시스템
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
KR950002723B1 (ko) 1992-03-20 1995-03-24 삼성전자주식회사 셀프 리프레쉬모드에서 전압레벨 제어가 가능한 비트라인 전압 제너레이터
KR950010139B1 (ko) 1993-06-08 1995-09-07 삼성전자주식회사 셀프리프레시 주기의 프로그래밍이 가능한 반도체 메모리장치
KR950010624B1 (ko) 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JP3854025B2 (ja) * 1998-12-25 2006-12-06 株式会社東芝 不揮発性半導体記憶装置
JP4606565B2 (ja) * 2000-11-02 2011-01-05 富士通セミコンダクター株式会社 同期型半導体記憶装置
TW543301B (en) * 2000-12-22 2003-07-21 Mediatek Inc Decoding circuit and method of Vieterbi decoder
US6901119B2 (en) * 2001-02-22 2005-05-31 International Business Machines Corporation Method and apparatus for implementing soft-input/soft-output iterative detectors/decoders
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US7012974B1 (en) * 2001-09-24 2006-03-14 Lsi Logic Corporation High rate product code decoding for partial response channel
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
US6781908B1 (en) * 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
KR100524807B1 (ko) * 2003-10-07 2005-11-01 주식회사 하이닉스반도체 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100626914B1 (ko) * 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로
JP4191100B2 (ja) 2004-06-18 2008-12-03 エルピーダメモリ株式会社 半導体記憶装置
KR100673102B1 (ko) * 2004-09-24 2007-01-22 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
KR100626915B1 (ko) * 2004-10-21 2006-09-20 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 주기 제어 장치
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532968A (en) * 1994-04-21 1996-07-02 Goldstar Electron Co., Ltd. Self refresh control circuit for memory cell array
US5625597A (en) * 1995-04-04 1997-04-29 Kabushiki Kaisha Toshiba DRAM having test circuit capable of performing function test of refresh counter and measurement of refresh cycle simultaneously
KR20010020894A (ko) * 1999-08-05 2001-03-15 다니구찌 이찌로오, 기타오카 다카시 데이터 유지 모드시의 소비 전류가 저감된 반도체 기억 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096259B1 (ko) 2009-09-28 2011-12-22 주식회사 하이닉스반도체 리프레쉬회로

Also Published As

Publication number Publication date
US20080247256A1 (en) 2008-10-09
US7782698B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
KR100856060B1 (ko) 반도체메모리소자의 내부리프레쉬신호 생성장치
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US7482856B2 (en) VPP voltage generator for generating stable VPP voltage
US20120155206A1 (en) Semiconductor device periodically updating delay locked loop circuit
US6813210B2 (en) Semiconductor memory device requiring refresh operation
JP2015032325A (ja) 半導体装置
KR100900784B1 (ko) 반도체메모리소자
US8625380B2 (en) Internal voltage generating circuit of phase change random access memory device and method thereof
KR100524807B1 (ko) 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
KR100626915B1 (ko) 온도 보상 셀프 리프레쉬 주기 제어 장치
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
KR100914294B1 (ko) 오토 리프래쉬 제어 장치
US7259607B2 (en) Integrated semiconductor memory with clock generation
KR100576922B1 (ko) 고전압 발생 회로
US7623402B2 (en) Semiconductor memory device operating a self refreshing and an auto refreshing
KR20170011289A (ko) 반도체 메모리 장치 및 그 동작 방법
US7149131B2 (en) Semiconductor memory device and internal voltage generating method thereof
KR100858876B1 (ko) 리프레쉬 모드를 갖는 반도체메모리소자 및 그의 구동 방법
KR100608373B1 (ko) 메모리 장치의 내부전압 제어 방법
KR100922884B1 (ko) 반도체메모리소자
US20070070726A1 (en) Over-driving circuit in semiconductor memory device
KR101046994B1 (ko) 리프레쉬 주기조절회로
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR100469152B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee