JP5212370B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

図２１は、半導体装置の回路図である。遅延回路４０１は、信号ＰＸ１を遅延させて信号ＭＺ１を出力する。遅延回路４０２は、信号ＰＸ２を遅延させて信号ＭＺ２を出力する。遅延回路４０３は、信号ＰＸ３を遅延させて信号ＭＺ３を出力する。ｐチャネル電界効果トランジスタ４２１のゲートは、インバータ４２３を介して信号ＬＣＵＴＸを入力する。ｎチャネル電界効果トランジスタ４２２のゲートは、インバータ４２３及び４２４を介して信号ＬＣＵＴＸを入力する。

半導体装置の低消費電力化のために、遅延回路４０１〜４０３のソース端子と電源線の間に、リークカット用のトランジスタ４２１及び４２２を挿入し、そのトランジスタ４２１及び４２２をスタンバイ時にはオフさせることにより、スタンバイ時のリーク電流を低減することができる。

図２２は、温度に対するリフレッシュ周期を示すグラフである。横軸が温度［℃］、縦軸が時間である。ＤＲＡＭは、常温以下のスタンバイ電流を低減するために、温度センサを搭載して、温度によってリフレッシュ周期ＴＲを変化させる。ＤＲＡＭのリフレッシュ周期ＴＲは、６０℃より高いときと６０℃以下のときとで２段階に切り替えられる。ＤＲＡＭのメモリセルのデータ保持時間ｔＲＥＦは、一般的に、温度が低くなるにつれて長くなり、ある温度以下では伸び率が飽和してくるという温度特性を持つ。このようなデータ保持時間ｔＲＥＦの温度特性にあわせて、温度センサに設定した判定温度以下になると、セルフリフレッシュ周期ＴＲを長くし、常温以下のリフレッシュ電流を低減することができる。

図２１の半導体装置では、スタンバイ時のリーク電流を低減することができるが、スタンバイ時におけるリフレッシュ動作時と非動作時との間でリークカット用トランジスタ４２１及び４２２のオン／オフを切り替える制御（以下、リークカット制御という）を行うために、ＡＣ（交流）電流は増加する。

図２３は、スタンバイ電流の温度特性を示す図である。ここで、図２１の制御及び図２２の制御の両方を行った場合のリーク電流及びＡＣ電流を示す。横軸は温度［℃］、縦軸は電流を示す。リーク電流１１０４は、リークカット制御をせずにトランジスタ４２１及び４２２を常にオンにしたときのスタンバイ時のリーク電流（以下、オフリーク電流という）を示す。電流１１０３は、リーク電流１１０１及びＡＣ電流１１０２を加算した電流であり、リークカット制御を行ったときのスタンバイ時の電流を示す。リーク電流１１０１は、リークカット制御した場合のスタンバイ時のリーク電流である。ＡＣ電流１１０２は、リークカット制御のためのトランジスタ４２１及び４２２のＡＣ電流である。６０℃以下の温度ではリフレッシュ周期ＴＲが長いのでＡＣ電流１１０２が小さく、６０℃より高い温度ではリフレッシュ周期ＴＲが短いのでＡＣ電流１１０２が大きくなる。

温度センサで６０℃以下と判定した時には、６０℃より高い時に対して、リフレッシュ周期ＴＲは２倍長くなり、ＡＣ電流１１０２は２分の１に減少している場合を示す。一般に、オフリーク電流１１０４は、温度に対して指数関数で変化する。８５℃程度の高温では、オフリーク電流１１０４よりリークカット制御のＡＣ電流１１０２の方が小さいため、リークカット制御を行うことによりトータルのスタンバイ電流１１０３はオフリーク電流１１０４より電流差１１０５だけ小さくすることができる。しかし、４０℃程度以下の常温では、６０℃より高い温度に対して、オフリーク電流１１０４は指数関数に従った桁で減る一方で、ＡＣ電流１１０２は２分の１程度の減少にとどまるため、オフリーク電流１１０４よりＡＣ電流１１０２の方が電流差１１０６だけ大きくなり、トータルのスタンバイ電流１１０３は増加してしまう。このため、常温以下のスタンバイ電流１１０３を低減できないという課題がある。

また、下記の特許文献１には、スイッチ手段を介して選択的に動作電圧の供給と停止が可能とされメモリアレイを含んだ内部回路と、所定の制御信号を受け、上記スイッチ手段による動作電圧の供給と停止を制御する入力回路とを備えてなることを特徴とする半導体記憶回路が記載されている。

また、下記の特許文献２には、メモリセルの電源電圧が、周辺回路の電源電圧より低くなるように構成されてなることを特徴とする半導体記憶装置が記載されている。

また、下記の特許文献３には、ＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの動作モードに応じて前記ＭＯＳＦＥＴのソース電位を制御するソース電位制御回路と、を備える半導体集積回路装置であって、前記ソース電位制御回路は、温度に基づき前記制御するソース電位を変化させる半導体集積回路装置が記載されている。

特開２００３−６８０７９号公報 特開平４−３１９５９８号公報 特開２００６−１２９６８号公報

本発明の目的は、高温及び常温の両方においてスタンバイ電流を小さくすることができる半導体装置を提供することである。

本発明の一観点によれば、温度を検出する温度検出素子と、電源線から電源電圧が供給されて動作する内部回路と、前記電源線及び前記内部回路の間に接続されるスイッチと、前記温度検出素子により検出された温度が閾値よりも高いときには前記内部回路の動作時に前記スイッチをオンして前記内部回路の非動作時に前記スイッチをオフし、前記温度検出素子により検出された温度が前記閾値よりも低いときには前記内部回路の動作時及び非動作時に前記スイッチをオンするように制御し、前記閾値が、前記閾値より高い第１の温度においては、前記スイッチのオン及びオフの切り替え制御に起因する交流電流が、前記切り替え制御を行わず前記スイッチを動作時及び非動作時の両方でオンした場合の前記内部回路のスタンバイ時のリーク電流であるオフリーク電流よりも小さくなり、前記閾値より低い第２の温度においては、前記オフリーク電流が前記交流電流よりも小さくなるように設定された制御回路と、データを記憶するメモリセルとを有し、前記内部回路は、前記メモリセルの動作を制御する回路であり、前記メモリセルは、前記温度検出素子により検出された温度が閾値より高いときには、データを保持するために第１のリフレッシュ周期でリフレッシュ動作を行い、前記温度検出素子により検出された温度が閾値より低いときには、データを保持するために前記第１のリフレッシュ周期より長い第２のリフレッシュ周期でリフレッシュ動作を行うことを特徴とする半導体装置が提供される。

図１は、本発明の第１の実施形態による半導体記憶装置の構成例を示すブロック図である。 図２は、図１のリークカット制御回路の構成例を示す回路図である。 図３は、図１のリークカット制御回路の構成例を示す回路図である。 図４は、周辺回路内の一部の構成例を示す回路図である。 図５は、メモリセルブロック内の一部の構成例を示す回路図である。 図６は、図１の温度センサの構成例を示す回路図である。 図７は、図６のノード電圧ｎ１及びｎ２の温度特性を示すグラフである。 図８は、図６のノード電圧ｎ３の温度特性を示すグラフである。 図９は、６０℃以下のときの第１のモードのリークカット制御回路の動作を説明するためのタイミングチャートである。 図１０は、６０℃より高温のときの第１のモードのリークカット制御回路の動作を説明するためのタイミングチャートである。 図１１は、第１の実施形態によるリークカット制御によるスタンバイ電流の温度特性を示すグラフである。 図１２は、本発明の第２の実施形態による半導体記憶装置の構成例を示すブロック図である。 図１３は、本発明の第３の実施形態による半導体記憶装置の構成例を示すブロック図である。 図１４は、図１３のリークカット制御回路の構成例を示す回路図である。 図１５は、６０℃以下の温度においてパーシャルエントリ信号がローレベルであるときのタイミングチャートである。 図１６は、６０℃以下の温度においてパーシャルエントリ信号がハイレベルであるときのタイミングチャートである。 図１７は、６０℃より高温においてパーシャルエントリ信号がローレベルであるときのタイミングチャートである。 図１８は、６０℃より高温においてパーシャルエントリ信号がハイレベルであるときのタイミングチャートである。 図１９は、本発明の第４の実施形態による半導体記憶装置の構成例を示すブロック図である。 図２０は、リニア型オシレータの特性を示す図である。 図２１は、半導体装置の回路図である。 図２２は、温度に対するリフレッシュ周期を示すグラフである。 図２３は、スタンバイ電流の温度特性を示す図である。 図２４は、温度信号及びリフレッシュ周期信号を示す図である。 図２５は、リフレッシュ周期信号の温度特性を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態による半導体記憶装置の構成例を示すブロック図である。半導体記憶装置は、例えばＤＲＡＭである。メモリコア１２０は、例えば４個に分割されたメモリセルブロック１２１ａ，１２１ｂ，１２１ｃ，１２１ｄを有する。各メモリセルブロック１２１ａ，１２１ｂ，１２１ｃ，１２１ｄは、複数のメモリセルを有し、データの書き込み及び読み出しを行うことができる。第１のメモリセルブロック１２１ａは、第１のブロック制御回路１２３ａ及びリークカット制御回路１２２ａにより制御される。第２のメモリセルブロック１２１ｂは、第２のブロック制御回路１２３ｂ及び第２のリークカット制御回路１２２ｂにより制御される。第３のメモリセルブロック１２１ｃは、第３のブロック制御回路１２３ｃ及び第３のリークカット制御回路１２２ｃにより制御される。第４のメモリセルブロック１２１ｄは、第４のブロック制御回路１２３ｄ及び第４のリークカット制御回路１２２ｄにより制御される。

図２４は、温度信号ｔｅｍｐｌｏｗｚ及びリフレッシュ周期信号ＳＲＴＺを示す図である。

スタータ生成回路１０４は、電源起動時にスタータ信号ＳＴＴＺ（図９参照）を生成し、リークカット制御回路１１１、１２２ａ，１２２ｂ，１２２ｃ，１２２ｄ、温度センサ１０２及び周辺回路１１２に出力する。周辺回路１１２は、例えば、メモリコアコントローラ１０６又はアドレスコントローラ１０７内の一部の回路でもよい。温度センサ１０２は、スタータ信号ＳＴＴＺがハイレベルからローレベルになった後、温度検出を開始し、図２４に示すように、検出された温度が閾値（例えば６０℃）より高ければローレベルの温度信号ｔｅｍｐｌｏｗｚを出力し、検出された温度が閾値（例えば６０℃）以下であればハイレベルの温度信号ｔｅｍｐｌｏｗｚを出力する。温度センサ１０２の構成は、後に図６を参照しながら説明する。

セルフリフレッシュタイマ１０３は、図２２及び図２４に示すように、温度信号ｔｅｍｐｌｏｗｚに応じたリフレッシュ周期ＴＲのリフレッシュ周期信号ＳＲＴＺをメモリコアコントローラ１０６に出力する。リフレッシュ周期ＴＲは、温度信号ｔｅｍｐｌｏｗｚがハイレベル（６０℃以下の温度）であれば長い周期Ｔ１、温度信号ｔｅｍｐｌｏｗｚがローレベル（６０℃より高い温度）であれば短い周期Ｔ２になる。メモリコントローラ１０６は、リフレッシュ周期信号ＳＲＴＺが示すリフレッシュ周期ＴＲでメモリコア制御信号ＲＡＳＺを出力し、リフレッシュ動作を制御する。

コマンドデコーダ１０５は、外部から第１のチップイネーブル信号／ＣＥ１、ライトイネーブル信号／ＷＥ及びクロック信号ＣＬＫ等を入力し、リードコマンドＲＤ及びライトコマンドＷＲをメモリコントローラ１０６、アドレスコントローラ１０７、Ｉ／Ｏバッファ１０９及びバスコントローラ１１０に出力する。メモリコアコントローラ１０６は、メモリコア制御信号ＲＡＳＺによりリード、ライト又はリフレッシュ動作を制御する。アドレスコントローラ１０７は、リードコマンドＲＤ又はライトコマンドＷＲに応じて、アドレスラッチ・バッファ１０８を制御する。アドレスラッチ・バッファ１０８は、外部からアドレス信号Ａ００〜Ａ２２を入力し、入力したアドレス信号Ａ００〜Ａ２２をラッチしてブロック制御回路１２３ａ〜１２３ｄに出力する。Ｉ／Ｏバッファ１０９は、外部に対してデータＤＱ００〜ＤＱ３１を入出力し、バスコントローラ１１０に対してデータＤＡＴＡを入出力する。バスコントローラ１１０は、メモリコア１２０に対してデータＤＡＴＡを入出力する。

ヒューズ回路（メモリ）１０１は、モード信号ＴＬＣＵＴＤＳＢＰＺ，ＴＡＬＷＡＹＳＬＣＰＺ，ＴＬＣＵＴＤＳＢＣＺ，ＴＡＬＷＡＹＳＬＣＣＺを記憶し、モード信号ＴＬＣＵＴＤＳＢＰＺ，ＴＡＬＷＡＹＳＬＣＰＺをリークカット制御回路１１１に出力して、モード信号ＴＬＣＵＴＤＳＢＣＺ，ＴＡＬＷＡＹＳＬＣＣＺをリークカット制御回路１２２ａ〜１２２ｄに出力する。

リークカット制御回路１１１は、モード信号ＴＬＣＵＴＤＳＢＰＺ，ＴＡＬＷＡＹＳＬＣＰＺ、温度信号ｔｅｍｐｌｏｗｚ、スタータ信号ＳＴＴＺ及びメモリコア制御信号ＲＡＳＺを入力し、リークカット制御信号ＬＣＵＴＰＸを周辺回路１１２に出力する。リークカット制御回路１１１の構成は、後に図２を参照しながら説明する。周辺回路１１２は、例えば、メモリコアコントローラ１０６又はアドレスコントローラ１０７内の一部の回路でもよい。周辺回路１１２の構成は、後に図４を参照しながら説明する。

ブロック制御回路１２３ａ〜１２３ｄは、メモリコア制御信号ＲＡＳＺ及びアドレス信号を入力し、それぞれメモリセルブロック１２１ａ〜１２１ｄを制御し、ブロック制御信号ＢＲＡＳ１Ｚ，ＢＲＡＳ２Ｚ，ＢＲＡＳ３Ｚ，ＢＲＡＳ４Ｚをそれぞれリークカット制御回路１２２ａ〜１２２ｄに出力する。リークカット制御回路１２２ａ〜１２２ｄは、モード信号ＴＬＣＵＴＤＳＢＣＺ，ＴＡＬＷＡＹＳＬＣＣＺ、温度信号ｔｅｍｐｌｏｗｚ、スタータ信号ＳＴＴＺ及びブロック制御信号ＢＲＡＳ１Ｚ，ＢＲＡＳ２Ｚ，ＢＲＡＳ３Ｚ，ＢＲＡＳ４Ｚを入力し、リークカット制御信号ＬＣＵＴＣ１Ｘ，ＬＣＵＴＣ２Ｘ，ＬＣＵＴＣ３Ｘ，ＬＣＵＴＣ４Ｘをメモリセルブロック１２１ａ，１２１ｂ，１２１ｃ，１２１ｄに出力する。リークカット制御回路１２２ａ〜１２２ｄの構成は、後に図３を参照しながら説明する。メモリセルブロック１２１ａ〜１２１ｄ内の一部の構成は、後に図５を参照しながら説明する。

以上のように、メモリコア１２０は、ＤＲＡＭのメモリコアである。コマンドデコーダ１０５、メモリコアコントローラ１０６及びセルフリフレッシュタイマ１０３は、メモリコア１２０に対するリード、ライト及びリフレッシュ動作を制御する。アドレスコントローラ１０７及びアドレスラッチ・バッファ１０８は、各動作のアドレスを決定する。Ｉ／Ｏバッファ１０９及びバスコントローラ１１０は、外部からメモリコア１２０にデータを入出力する。スタータ生成回路１０４は、起動時の状態及び起動後の初期状態を決めるためのスタータ信号ＳＴＴＺを生成する。セルフリフレッシュタイマ１０３は、温度センサ１０２の温度信号ｔｅｍｐｌｏｗｚによってリフレッシュ周期信号ＳＲＴＺのリフレッシュ周期ＴＲを変更する。

リークカット制御回路１１１は、メモリコア制御信号ＲＡＳＺと、温度信号ｔｅｍｐｌｏｗｚと、スタータ信号ＳＴＴＺと、モード信号ＴＡＬＷＡＹＳＬＣＰＺ，ＴＬＣＵＴＤＳＢＰＺを入力している。モード信号ＴＡＬＷＡＹＳＬＣＰＺ，ＴＬＣＵＴＤＳＢＰＺは、後述するが、温度に応じてリークカット制御を行う第１のモード、リークカット制御を常時行う第２のモード、又はリークカット制御を常時行わない第３のモードを指示することができる。

リークカット制御回路１２２ａ〜１２２ｄは、メモリコア制御信号ＲＡＳＺの代わりにブロック選択の論理を含んだブロック制御信号ＢＲＡＳ１Ｚ〜ＢＲＡＳ４Ｚを入力し、さらに、温度信号ｔｅｍｐｌｏｗｚと、スタータ信号ＳＴＴＺと、モード信号ＴＡＬＷＡＹＳＬＣＣＺ，ＴＬＣＵＴＤＳＢＣＺを入力している。モード信号ＴＡＬＷＡＹＳＬＣＣＺ，ＴＬＣＵＴＤＳＢＣＺは、上記のモード信号ＴＡＬＷＡＹＳＬＣＰＺ，ＴＬＣＵＴＤＳＢＰＺと同様の信号である。

図４は、周辺回路１１２内の一部の構成例を示す回路図である。遅延回路４０１は、信号ＰＸ１を遅延させて信号ＭＺ１を出力する。遅延回路４０２は、信号ＰＸ２を遅延させて信号ＭＺ２を出力する。遅延回路４０３は、信号ＰＸ３を遅延させて信号ＭＺ３を出力する。

遅延回路４０１の構成を説明する。ｐチャネル電界効果トランジスタ４１１及びｎチャネル電界効果トランジスタ４１２は、インバータを構成し、入力信号ＰＸ１を入力する。トランジスタ４１１のソースは、ｐチャネル電界効果トランジスタ４２１を介して電源電圧の電源線に接続される。トランジスタ４１２のソースは、基準電位（グランド電位）の電源線に接続される。ｐチャネル電界効果トランジスタ４１３及びｎチャネル電界効果トランジスタ４１４は、インバータを構成する。トランジスタ４１３のソースは、電源電圧の電源線に接続される。トランジスタ４１４のソースは、ｎチャネル電界効果トランジスタ４２２を介して基準電位の電源線に接続される。ｐチャネル電界効果トランジスタ４１５及びｎチャネル電界効果トランジスタ４１６は、インバータを構成し、出力信号ＭＺ１を出力する。トランジスタ４１５のソースは、トランジスタ４２１を介して電源電圧の電源線に接続される。トランジスタ４１６のソースは、基準電位の電源線に接続される。奇数番目のインバータのソースをｐチャネル電界効果トランジスタ４２１に接続し、偶数番目のインバータのソースをｎチャネル電界効果トランジスタ４２２に接続することにより、不定値の出力を防止することができる。遅延回路４０２及び４０３も、遅延回路４０１と同じ構成を有する。

トランジスタ４２１及び４２２は、リークカット制御のためのトランジスタである。ｐチャネル電界効果トランジスタ４２１のゲートは、インバータ４２３を介してリークカット制御信号ＬＣＵＴＰＸを入力する。ｎチャネル電界効果トランジスタ４２２のゲートは、インバータ４２３及び４２４を介してリークカット制御信号ＬＣＵＴＰＸを入力する。リークカット制御信号ＬＣＵＴＰＸがローレベルになるとトランジスタ４２１及び４２２がオフし、リークカット制御信号ＬＣＵＴＰＸがハイレベルになるとトランジスタ４２１及び４２２がオンする。スタンバイ時には、トランジスタ４２１及び４２２をオフするリークカット制御を行うことにより、スタンバイ時のリーク電流を低減し、半導体記憶装置を低消費電力化することができる。なお、周辺回路１１２は、遅延回路に限定されず、遅延回路以外の論理回路でもよい。

図５は、各メモリセルブロック１２１ａ〜１２１ｄ内の一部の構成例を示す回路図であり、例えばワードデコーダの構成例を示す。ワードデコーダは、ｐチャネル電界効果トランジスタ５０１，５０５，５０７，５０８，５１０及びｎチャネル電界効果トランジスタ５０２〜５０４，５０６，５０９，５１１を有し、信号ｂＰＲＣＨ，Ｘ２３Ｐ，Ｘ７８Ｐ，Ｘ４５６Ｐを入力し、メインワードライン信号ｂＭＷＬを出力する。電源電圧ＶＰＰは３Ｖ、基準電位ＶＳＳは０Ｖ、降圧電位ＶＮＮは−０．３Ｖである。

複数のワードデコーダは、それぞれ端子ＢＫＥＤＸを有する。ｎチャネル電界効果トランジスタ５２０は、ゲートがリークカット制御信号ＬＣＵＴＣ＃Ｘ（＃は１〜４を示す）の線に接続され、ドレインが複数の端子ＢＫＥＤＸに接続され、ソースが降圧電位ＶＮＮの電源線に接続される。リークカット制御信号ＬＣＵＴＣ＃Ｘがローレベルになるとトランジスタ５２０がオフし、リークカット制御信号ＬＣＵＴＣ＃Ｘがハイレベルになるとトランジスタ５２０がオンする。トランジスタ５２０は、スタンバイ時にオフし、リフレッシュ、リード及びライト動作時にはオンするリークカット制御を行う。これにより、スタンバイ時のリーク電流を低減し、半導体記憶装置を低消費電力化することができる。

起動時には、信号ｂＰＲＣＨ及びＸ２３Ｐはローレベルになり、トランジスタ５０１がオンし、トランジスタＸ２３Ｐがオフする。しかし、起動時の電源電圧ＶＰＰが所定値に到達していない状態では、トランジスタ５０９は完全にオンせず、トランジスタ５０６のゲートは不定値であり、トランジスタ５０６はオンにもオフにもなり得る。トランジスタ５０６がオンの場合に、起動時にリークカット制御信号ＬＣＵＴＣ＃Ｘをハイレベルにするとトランジスタ５２０がオンし、トランジスタ５０１、５０５、５０６及び５２０を介して、電源電圧ＶＰＰの貫通電流が発生する。その結果、電源電圧ＶＰＰが所定のレベルまで上がらずに起動不良を起こす可能性がある。このため、起動時には温度にかかわらず、リークカット制御信号ＬＣＵＴＣ＃Ｘをローレベルにして、電源電圧ＶＰＰの貫通電流が発生しないようにする。

図１１は、本実施形態によるリークカット制御によるスタンバイ電流の温度特性を示すグラフである。横軸は温度［℃］、縦軸は電流を示す。リーク電流１１０１、ＡＣ電流１１０２、スタンバイ電流１１０３及びスタンバイ電流１１０４は、図２３と同様である。リーク電流１１０４は、リークカット制御をせずにトランジスタ４２１、４２２及び５２０を常にオンにしたときのスタンバイ時のリーク電流（以下、オフリーク電流という）を示す。電流１１０３は、リーク電流１１０１及びＡＣ電流１１０２を加算した電流であり、リークカット制御を行ったときのスタンバイ時の電流を示す。リーク電流１１０１は、リークカット制御した場合のスタンバイ時のリーク電流である。ＡＣ電流１１０２は、リークカット制御のためのトランジスタ４２１、４２２及び５２０のゲート信号のＡＣ電流である。図２２に示すように、６０℃以下の温度ではリフレッシュ周期ＴＲが長いのでＡＣ電流１１０２が小さく、６０℃より高い温度ではリフレッシュ周期ＴＲが短いのでＡＣ電流１１０２が大きくなる。

本実施形態では、温度センサ１０２により検出された温度が６０℃より高いときにはリークカット制御を行い、温度センサ１０２により検出された温度が６０℃以下のときにはリークカット制御を行わずにトランジスタ４２１、４２２及び５２０を常にオンすることにより、スタンバイ電流１１０７が生じる。スタンバイ電流１１０７は、６０℃より高い温度ではリークカット制御するスタンバイ電流１１０３と同じになり、６０℃以下の温度ではリークカット制御しないスタンバイ電流１１０４と同じになる。

温度センサ１０２により検出された温度が６０℃以下の時には、６０℃より高い時に対して、例えば、リフレッシュ周期ＴＲは２倍長くなり、ＡＣ電流１１０２は２分の１に減少する。オフリーク電流１１０４は、温度に対して指数関数で変化する。８５℃程度の高温では、オフリーク電流１１０４よりリークカット制御のＡＣ電流１１０２の方が小さいため、リークカット制御を行うことによりトータルのスタンバイ電流１１０７はオフリーク電流１１０４より電流差１１０５だけ小さくすることができる。さらに、４０℃程度以下の常温では、６０℃より高い温度に対して、オフリーク電流１１０４は指数関数に従った桁で減る一方で、ＡＣ電流１１０２は２分の１程度の減少にとどまる。そのため、６０℃以下の常温では、リークカット制御しないスタンバイ電流１１０７は、リークカット制御するスタンバイ電流１１０３に対して、電流差１１０６だけ小さくなる。このため、スタンバイ電流１１０７は、高温と常温以下の温度の両方において低減することができる。

以上のように、本実施形態は、温度センサ１０２を搭載して、６０℃より高い高温判定時はリークカット制御を行うことにより、オフリーク電流１１０１を低減してトータルのスタンバイ電流１１０７を低減し、６０℃の常温以下判定時はリークカット制御を行わず、起動時を除きリークカットトランジスタ４２１，４２２及び５２０を常時オンにすることにより、リークカット制御を行うと発生するＡＣ電流１１０２が発生しないようにする。これらによって、高温と常温以下の両方で、スタンバイ電流１１０７を低減することができる。

次に、図１のモード信号ＴＡＬＷＡＹＳＬＣＰＺ、ＴＡＬＷＡＹＳＬＣＣＺ、ＴＬＣＵＴＤＳＢＰＺ及びＴＬＣＵＴＤＳＢＣＺにより設定される３個のモードついて説明する。第１のモードは、モード信号ＴＡＬＷＡＹＳＬＣＰＺ及びＴＡＬＷＡＹＳＬＣＣＺがローレベル、かつモード信号ＴＬＣＵＴＤＳＢＰＺ及びＴＬＣＵＴＤＳＢＣＺがローレベルで表され、上記のように、６０℃以下ではリークカット制御を行わず、６０℃より高い温度ではリークカット制御を行う。

なお、６０℃以下でのオフリーク電流１１０４が、リークカット制御のＡＣ電流１１０２より大きくなる程プロセスがばらつくような場合には、常時リークカット制御を行った方がトータルのスタンバイ電流を低減できる場合もある。また、同じ半導体チップを使って、常温以下のスタンバイ電流低減の要求がない用途に使用する場合がある。

それらに対しては、半導体チップ内にヒューズ回路１０１を搭載して、ヒューズ回路１０１のヒューズ未切断の場合は、モード信号ＴＡＬＷＡＹＳＬＣＰＺ及びＴＡＬＷＡＹＳＬＣＣＺをローレベルとし、上記の第１のモードとし、６０℃より高い温度でリークカット制御を行い、６０℃以下ではリークカット制御を行わないようにする。

ヒューズ回路１０１のヒューズ切断により、モード信号ＴＡＬＷＡＹＳＬＣＰＺ及びＴＡＬＷＡＹＳＬＣＣＺをハイレベルとして、第２のモードとし、常時リークカット制御を行うという様に、動作を切り替えられるようにする。

また一方、６０℃より高温のオフリーク電流１１０４が、リークカット制御のＡＣ電流１１０２より小さく、温度によらずリークカット制御をせずリークカットトランジスタ４２１，４２２及び５２０を常時オンさせた方がトータルのスタンバイ電流を低減できる場合、もしくは、同じ半導体チップを使って、全温度でリークカット制御を行わなくともスタンバイ電流の要求を満足できる用途に使用する場合には、ヒューズ回路１０１のヒューズを切断し、モード信号ＴＬＣＵＴＤＳＢＰＺ及びＴＬＣＵＴＤＳＢＣＺをハイレベルとして、第３のモードとし、常時リークカット制御を行わずリークカットトランジスタ４２１，４２２及び５２０をオンさせるように切り替えられるようにする。

以上のように、ヒューズ回路１０１のヒューズ情報に応じて、６０℃より高温ではリークカット制御を行い、６０℃以下ではリークカット制御を行わない第１のモード、６０℃より高温及び６０℃以下ともリークカット制御を行う第２のモード、６０℃より高温及び６０℃以下ともリークカット制御を行わないでリークカットトランジスタ４２１，４２２及び５２０を常時オンにする第３のモードの３個のモードを切り替えられるようにすることにより、対応可能なプロセス範囲及び用途が広がる。また、本実施形態では、メモリセルブロック１２１ａ〜１２１ｄのためのリークカット制御回路１２２ａ〜１２２ｄのモード信号ＴＡＬＷＡＹＳＬＣＣＺ及びＴＬＣＵＴＤＳＢＣＺと、周辺回路１１２のためのリークカット制御回路１１１のモード信号ＴＡＬＷＡＹＳＬＣＰＺ及びＴＬＣＵＴＤＳＢＰＺとにより、それぞれ独立に３個のモードを切り替えることができる。

図６は図１の温度センサ１０２の構成例を示す回路図、図７は図６のノード電圧ｎ１及びｎ２の温度特性を示すグラフ、図８は図６のノード電圧ｎ３の温度特性を示すグラフである。なお、図７は、図８に対して、縦軸の電圧を拡大して示す。

温度センサ１０２は、シュミットトリガ回路（フリップフロップ）６００を有する。抵抗６０１，６０２及びｐｎｐトランジスタ６０３は、電圧ｖｒｆｖ及びグランド電位間に直列に接続される。トランジスタ６０３のベースは、グランド電位に接続される。抵抗６０４，６０５及び６０６は、電圧ｖｒｆｖ及びグランド電位間に直列に接続される。オペアンプ６０７は、＋端子が抵抗６０５及び６０６間のノード電圧ｎ２に接続され、−端子が抵抗６０２及びトランジスタ６０３間のノード電圧ｎ１に接続され、出力端子からノード電圧ｎ３が出力される。図７に示すように、ノード電圧ｎ２は温度にかかわらず一定であり、ノード電圧ｎ１は高温になるほど低くなる。ノード電圧ｎ１は、トランジスタ６０３の閾値電圧に依存した電圧であり、温度に依存する。図７及び図８に示すように、オペアンプ６０７は、ノード電圧ｎ２からノード電圧ｎ１を減算したノード電圧ｎ３を出力する。

オペアンプ６０８は、＋端子がノード電圧ｎ３に接続され、−端子が抵抗６０４及び６０５間のノードのリファレンス電圧ｒｅｆＨに接続される。オペアンプ６０９は、＋端子がノード電圧ｎ３に接続され、−端子が抵抗６０１及び６０２間のノードのリファレンス電圧ｒｅｆＬに接続される。図８に示すように、リファレンス電圧ｒｅｆＨは、リファレンス電圧ｒｅｆＬより高い電圧である。オペアンプ６０８は、ノード電圧ｎ３からリファレンス電圧ｒｅｆＨを減算した電圧を出力する。オペアンプ６０９は、ノード電圧ｎ３からリファレンス電圧ｒｅｆＬを減算した電圧を出力する。なお、リファレンス電圧ｒｅｆＬは、トランジスタ６０３の閾値電圧に依存した電圧であり、低温になるほど高くなるので、オペアンプ６０９は、動作マージンを拡大することができる。

インバータ６１０は、オペアンプ６０８の出力信号を入力する。インバータ６１１は、インバータ６１０の出力信号を入力する。インバータ６１２は、オペアンプ６０９の出力信号を入力する。インバータ６１３は、インバータ６１２の出力信号を入力する。インバータ６１５は、スタータ信号ＳＴＴＺを入力し、信号ｓｔｔｄｘを出力する。インバータ６１４は、信号ｓｔｔｄｘを入力する。

３個のｎチャネル電界効果トランジスタ６１９〜６２１は、インバータ６１７の入力端子及び基準電位間に直列に接続される。トランジスタ６１９のゲートは信号ｓｔｔｄｘに接続され、トランジスタ６２０のゲートはインバータ６１１の出力端子に接続され、トランジスタ６２１のゲートはインバータ６１３の出力端子に接続される。

３個のｎチャネル電界効果トランジスタ６２２〜６２４は、インバータ６１７の出力端子及び基準電位間に直列に接続される。トランジスタ６２２のゲートは信号ｓｔｔｄｘに接続され、トランジスタ６２３のゲートはインバータ６１２の出力端子に接続され、トランジスタ６２４のゲートはインバータ６１０の出力端子に接続される。

ｎチャネル電界効果トランジスタ６１８は、ドレインがインバータ６１７の入力端子に接続され、ゲートがインバータ６１４の出力端子に接続され、ソースが基準電位に接続される。インバータ６１６は、入力端子がインバータ６１７の出力端子に接続され、出力端子がインバータ６１７の入力端子に接続される。インバータ６１６及び６１７は、メモリ素子を構成する。インバータ６２５は、インバータ６１７の出力信号を論理反転した信号を温度信号ｔｅｍｐｌｏｗｚとして出力する。

図９に示すように、起動時には電源電圧ＶＤＤと共にスタータ信号ＳＴＴＺが徐々に上昇し、起動期間ＴＳ後にスタータ信号ＳＴＴＺはローレベルになる。起動期間ＴＳでは、スタータ信号ＳＴＴＺがハイレベルになり、トランジスタ６１９及び６２２がオフし、トランジスタ６１８がオンし、温度信号ｔｅｍｐｌｏｗｚはローレベルになる。

起動期間ＴＳ後、スタータ信号ＳＴＴＺはローレベルになり、トランジスタ６１９及び６２２がオンし、トランジスタ６１８がオフする。図８に示すように、６０℃より高いときには、ノード電圧ｎ３がリファレンス電圧ｒｅｆＨ及びｒｅｆＬより高くなり、オペアンプ６０８はハイレベルを出力し、オペアンプ６０９もハイレベルを出力する。トランジスタ６２０及び６２１がオンし、トランジスタ６２３及び６２４がオフする。その結果、図２４に示すように、６０℃より高いときには、温度信号ｔｅｍｐｌｏｗｚはローレベルになる。リフレッシュ周期信号ＳＲＴＺの周期Ｔ１は長くなる。

これに対し、図８に示すように、６０℃以下のときには、ノード電圧ｎ３がリファレンス電圧ｒｅｆＨ及びｒｅｆＬより低くなり、オペアンプ６０８はローレベルを出力し、オペアンプ６０９もローレベルを出力する。トランジスタ６２０及び６２１がオフし、トランジスタ６２３及び６２４がオンする。その結果、図２４に示すように、６０℃以下のときには、温度信号ｔｅｍｐｌｏｗｚはハイレベルになる。リフレッシュ周期信号ＳＲＴＺの周期Ｔ２は短くなる。

以上のように、ノード電圧ｎ１はトランジスタ６０３の閾値電圧を反映して温度依存を持つのに対して、ノード電圧ｎ２は抵抗分圧で生成しているので温度依存を持たない。このノード電圧ｎ１及びｎ２をオペアンプ６０７で比較して、温度検出結果としてノード電圧ｎ３を出力するが、これだけだと６０℃の境界にいるときに出力が短周期で移り変わるので、これを避けるために更にシュミットトリガ回路６００を後段に接続している。６０℃より高温時には温度信号ｔｅｍｐｌｏｗｚはローレベル、６０℃以下の時には温度信号ｔｅｍｐｌｏｗｚはハイレベルになる。

図２は、図１のリークカット制御回路１１１の構成例を示す回路図である。インバータ２０１は、温度信号ｔｅｍｐｌｏｗｚを論理反転した信号を出力する。否定論理和（ＮＯＲ）回路２０２は、インバータ２０１の出力信号及びモード信号ＴＡＬＷＡＹＳＬＣＰＺの否定論理和信号を出力する。遅延回路２０３は、メモリコア制御信号ＲＡＳＺを遅延させた信号を出力する。遅延回路２０３は、図１０において、リークカット制御信号ＬＣＵＴＰＸの立ち下がりをメモリコア制御信号ＲＡＳＺの立ち下がりに対して遅延させるために設けられる。否定論理和回路２０４は、遅延回路２０３の出力信号及びメモリコア制御信号ＲＡＳＺの否定論理和信号を出力する。インバータ２０５は、否定論理和回路２０４の出力信号の論理反転信号を出力する。否定論理和回路２０６は、否定論理和回路２０２の出力信号、モード信号ＴＬＣＵＴＤＳＢＰＺ、及びインバータ２０５の出力信号の否定論理和信号を出力する。否定論理和回路２０７は、否定論理和回路２０６の出力信号及びスタータ信号ＳＴＴＺの否定論理和信号を出力する。インバータ２０８は、否定論理和回路２０７の論理反転信号を出力する。インバータ２０９は、インバータ２０８の出力信号の論理反転信号をリークカット制御信号ＬＣＵＴＰＸとして出力する。

上記で図５を参照しながら説明した理由と同様の理由により、起動時のスタータ信号ＳＴＴＺがハイレベルであるときには、リークカット制御信号ＬＣＵＴＰＸをローレベルにし、リークカットトランジスタ４２１及び４２２をオフする。

第１のモードでは、モード信号ＴＡＬＷＡＹＳＬＣＰＺ及びＴＬＣＵＴＤＳＢＰＺがローレベルである。第１のモードの動作は、後に図９及び図１０を参照しながら説明する。

第２のモードでは、モード信号ＴＡＬＷＡＹＳＬＣＰＺはハイレベル、モード信号ＴＬＣＵＴＤＳＢＰＺはローレベルである。メモリコア制御信号ＲＡＳＺがハイレベルになるメモリセルブロック１２１ａ〜１２１ｄの動作時に、リークカット制御信号ＬＣＵＴＰＸがハイレベルになり、リークカットトランジスタ４２１及び４２２がオンする。これに対し、メモリコア制御信号ＲＡＳＺがローレベルになるメモリセルブロック１２１ａ〜１２１ｄの非動作時に、リークカット制御信号ＬＣＵＴＰＸがローレベルになり、リークカットトランジスタ４２１及び４２２がオフする。すなわち、温度信号ｔｅｍｐｌｏｗｚにかかわらず、常時リークカット制御を行う。

第３のモードでは、モード信号ＴＡＬＷＡＹＳＬＣＰＺはローレベル、モード信号ＴＬＣＵＴＤＳＢＰＺはハイレベルである。温度信号ｔｅｍｐｌｏｗｚ及びメモリコア制御信号ＲＡＳＺにかかわらず、リークカット制御信号ＬＣＵＴＰＸがハイレベルになり、リークカットトランジスタ４２１及び４２２が常にオンする。

図３は、図１の各リークカット制御回路１２２ａ〜１２２ｄの構成例を示す回路図である。図３の回路が図２の回路と異なる点を説明する。図３のブロック制御信号ＢＲＡＳ＃Ｚ（♯は１〜４の整数である）は図２のメモリコア制御信号ＲＡＳＺの代わるものであり、図３のリークカット制御信号ＬＣＵＴＣ＃Ｘ（♯は１〜４の整数である）は図２のリークカット制御信号ＬＣＵＴＰＸに代わるものであり、図３のモード信号ＴＡＬＷＡＹＳＬＣＣＺは図２のモード信号ＴＡＬＷＡＹＳＬＣＰＺに代わるものであり、図３のモード信号ＴＬＣＵＴＤＳＢＣＺは図２のモード信号ＴＬＣＵＴＤＳＢＰＺに代わるものである。図３の回路は、図２の回路に対して、同じ論理動作を行う回路である。すなわち、両者の入出力関係は同じである。

図２のリークカット制御回路１１１は、電源電圧がＶＩＩ（１．６Ｖ）であり、基準電位がグランド電位（０Ｖ）である。これに対して、図５のメモリセルブロック１２１ａ〜１２１ｄは電源電圧がＶＰＰ（３Ｖ）であり、基準電位がＶＮＮ（−０．３Ｖ）である。このため、図３のリークカット制御回路１２２ａ〜１２２ｄは、図２のリークカット制御回路１１１に対して、レベルシフト回路が追加されている。

図３の回路素子３０１〜３０６は、図２の回路素子２０１〜２０６に対応するものである。図３の回路は、図２の回路に対して、回路素子２０７〜２０９を削除し、下記の回路素子を追加したものである。インバータ３０７は、否定論理和回路３０６の出力信号の論理反転信号を出力する。インバータ３０８は、スタータ信号ＳＴＴＺの論理反転信号を出力する。インバータ３０９は、インバータ３０８の出力信号の論理反転信号を出力する。ｎチャネル電界効果トランジスタ３１０は、ドレインがインバータ３１９の入力端子に接続され、ゲートがインバータ３０９の出力端子に接続され、ソースがグランド電位に接続される。ｎチャネル電界効果トランジスタ３１１及び３１２は、インバータ３１９の入力端子及びグランド電位間に直列に接続される。トランジスタ３１１のゲートはインバータ３０８の出力端子に接続され、トランジスタ３１２のゲートは否定論理和回路３０６の出力端子に接続される。

ｐチャネル電界効果トランジスタ３１３及びｎチャネル電界効果トランジスタ３１４は、電源電圧ＶＤＤ（１．８Ｖ）及びグランド電位間に直列に接続される。ｐチャネル電界効果トランジスタ３１５及びｎチャネル電界効果トランジスタ３１６は、電源電圧ＶＤＤ及びグランド電位間に直列に接続される。トランジスタ３１３及び３１４のゲートは、トランジスタ３１５及び３１６のドレインに接続される。トランジスタ３１５及び３１６のゲートは、トランジスタ３１３及び３１４のドレインを介して、インバータ３１９の入力端子に接続される。

ｎチャネル電界効果トランジスタ３１７及び３１８は、トランジスタ３１５及び３１６のドレインの相互接続点とグランド電位との間に直列に接続される。トランジスタ３１７のゲートはインバータ３０８の出力端子に接続され、トランジスタ３１８のゲートはインバータ３０７の出力端子に接続される。

インバータ３１９は、電源電圧ＶＤＤに接続され、入力信号の論理反転信号を出力する。インバータ３２０は、電源電圧ＶＤＤに接続され、インバータ３１９の出力信号の論理反転信号を出力する。レベルシフタ３２１は、電源電圧ＶＤＤ（１．８Ｖ）から電源電圧ＶＰＰ（３Ｖ）の信号にレベルシフトし、リークカット制御信号ＬＣＵＴＣ＃Ｘ（＃は１〜４の整数である）を出力する。

図３の回路は、図２の回路に対して、電源電圧ＶＩＩ（１．６Ｖ）から電源電圧ＶＤＤ（１．８Ｖ）にレベルシフトし、電源電圧ＶＤＤから電源電圧ＶＰＰ（３Ｖ）にレベルシフトする点が異なる。

以上のように、図３の回路は、図２の回路に対して、論理的動作が同じである。図３の回路は、後段の被リークカット回路であるメモリセルブロック１２１ａ〜１２１ｄがＶＰＰ（３Ｖ）及びＶＮＮ（−０．３Ｖ）の電源を使用しているため、図３の回路の出力の振幅もＶＰＰ−ＶＳＳ（０Ｖ）又はやＶＩＩ−ＶＮＮにレベルシフトして出力する。第１のモードでは、Ｒｏｗ系動作時には、制御信号ＲＡＳＺ又はＢＲＡＳＺがハイレベルになることによりリークカットトランジスタ４２１，４２２，５２０をオンする。Ｒｏｗ系の動作終了時には、制御信号ＲＡＳＺ又はＢＲＡＳＺがローレベルになってから、所定の遅延時間を経た後、リークカットトランジスタ４２１，４２２，５２０をオフする。信号ＲＡＳＺ／ＢＲＡＳＺと、信号ＳＴＴＺ、ＬＣＵＴＣ＃Ｘ（＃＝１〜４）／ＬＣＵＴＰＸの動作波形は、後に図９及び図１０を参照しながら説明する。

図９は、６０℃以下のときの第１のモードの図２及び図３のリークカット制御回路の動作を説明するためのタイミングチャートである。起動時に電源電圧ＶＤＤが上昇すると、起動期間ＴＳではスタータ信号ＳＴＴＺも同時に立ち上がる。電源電圧ＶＤＤが所定のレベルまで上がったことを検出すると、スタータ信号ＳＴＴＺがローレベルにリセットされる。スタータ信号ＳＴＴＺがハイレベルの間は、温度センサ１０２の出力信号ｔｅｍｐｌｏｗｚはローレベルに固定される場合を示しているが、固定しない場合でもそれ以降は同様である。スタータ信号ＳＴＴＺがローレベルになった後に、温度センサ１０２が温度検出動作を開始し、温度が６０℃以下であることを検出すると、温度信号ｔｅｍｐｌｏｗｚとしてハイレベルを出力する。それを受けて、リークカット制御信号ＬＣＵＴＰＸがハイレベルになり、周辺回路１１２のリークカットトランジスタ４２１及び４２２が常時オンになり、またリークカット制御信号ＬＣＵＴＣ＃Ｘ（＃＝１〜４）がハイレベルになり、メモリセルブロック１２１ａ〜１２１ｄのリークカットトランジスタ５２０が常時オンになる。

図１０は、６０℃より高温のときの第１のモードの図２及び図３のリークカット制御回路の動作を説明するためのタイミングチャートである。例として、起動後に第１のメモリセルブロック１２１ａにライト要求信号ＷＲ＿ＢＬＫ１、第１のメモリセルブロック１２１ａにリード要求信号ＲＤ＿ＢＬＫ１、第３及び第４のメモリセルブロック１２１ｃ，１２１ｄにリフレッシュ要求信号ＲＥＦ＿ＢＬＫ３，ＲＥＦ＿ＢＬＫ４が入力された場合を示している。ここで、リフレッシュ動作では第１のメモリセルブロック１２１ａ及び第２のメモリセルブロック１２１ｂが同時に動作し、第３のメモリセルブロック１２１ｃ及び第４のメモリセルブロック１２１ｄが同時に動作するものとする。

起動時に電源電圧ＶＤＤが上昇すると、スタータ信号ＳＴＴＺも同時に立ち上がる。電源電圧ＶＤＤが所定のレベルまで上がったことを検出すると、スタータ信号ＳＴＴＺがローレベルにリセットされる。スタータ信号ＳＴＴＺがローレベルになった後、温度センサ１０２は、温度検出動作を開始し、温度が６０℃より高温であることを検出すると、起動時と同様に温度信号ｔｅｍｐｌｏｗｚとしてローレベルの出力を継続する。周辺回路１１２のリークカットトランジスタ４２１及び４２２及びメモリセルブロック１２１ａ〜１２１ｄのリークカットトランジスタ５２０とも、オフ状態を継続する。その後、ライト要求信号ＷＲ＿ＢＬＫ１、リード要求信号ＲＤ＿ＢＬＫ１、リフレッシュ要求信号ＲＥＦ＿ＢＬＫ３，ＲＥＦ＿ＢＬＫ４が入力した場合に、ブロック共通の周辺回路１１２のリークカット制御信号ＬＣＵＴＰＸは、共通のＲｏｗ活性化信号ＲＡＳＺの立ち上がりで立ち上がり、信号ＲＡＳＺの立ち下がりを遅延させたタイミングで立ち下がる。

リークカット制御信号ＬＣＵＴＣ＃Ｘは、ブロック毎に独立したＲｏｗ活性化信号ＢＲＡＳ＃Ｚ（＃は１〜４、ブロック番号を示す）により、要求信号が入力されたブロックのみ立ち上がり、信号ＢＲＡＳ＃Ｚの立ち下がりを遅延させたタイミングで立ち下がる。リークカット制御信号ＬＣＵＴＣ＃Ｘの立ち下がりを遅延させるのは、ブロック制御信号ＢＲＡＳ＃Ｚの立ち下がり直後の動作を可能にするためである。

例えば、第１のメモリセルブロック１２１ａにおいて、ブロック制御信号ＢＲＡＳ１Ｚはメモリコア制御信号ＷＲ＿ＢＬＫ１及びＲＤ＿ＢＬＫ１と同じ信号になり、リークカット制御信号ＬＣＵＴＣ１Ｘはブロック制御信号ＢＲＡＳ１Ｚに応じた信号である。また、第３のメモリセルブロック１２１ｃにおいて、ブロック制御信号ＢＲＡＳ３Ｚはメモリコア制御信号ＲＥＦ＿ＢＬＫ３と同じ信号になり、リークカット制御信号ＬＣＵＴＣ３Ｘはブロック制御信号ＢＲＡＳ３Ｚに応じた信号である。

（第２の実施形態）
図１２は、本発明の第２の実施形態による半導体記憶装置の構成例を示すブロック図である。本実施形態（図１２）は、第１の実施形態（図１）に対して、ヒューズ回路１０１の代わりに半導体チップ１２０１及びモードセレクタ１２０２を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。半導体チップ１２０１は、例えばＣＰＵであり、外部から半導体記憶装置の外部端子を介してモードセレクタ１２０２にモード信号を出力する。モードセレクタ１２０２は、半導体チップ１２０１からのモード信号に応じて、モード信号ＴＬＣＵＴＤＳＢＰＺ，ＴＡＬＷＡＹＳＬＣＰＺ，ＴＬＣＵＴＤＳＢＣＺ，ＴＡＬＷＡＹＳＬＣＣＺを出力する。

以上のように、第１の実施形態では半導体記憶装置内に搭載したヒューズ回路１０１によって、リークカット制御のモードを指定していたが、本実施形態では、ＣＰＵ等の別の半導体チップ１２０１からモード信号を入力するか、もしくはボンディングによりモード信号を入力するかを行い、それに応じてリークカット制御のモードを切り替えられるようにした点が異なる。これによって、半導体記憶装置のチップを試験しヒューズ切断工程を経過した後の工程でも、用途に応じてモードを切り替えることができる。また、システムとして、半導体記憶装置のチップが動作しない時間帯が継続する場合には、６０℃以下でもリークカット制御を行うように切り替えるなど、動的な切り替えが可能になる。

（第３の実施形態）
図１３は、本発明の第３の実施形態による半導体記憶装置の構成例を示すブロック図である。本実施形態（図１３）は、第１の実施形態（図１）に対して、モードレジスタ１３０１及びパーシャルリフレッシュ制御回路１３０２を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。モードレジスタ（コンフィグレーションレジスタ）１３０１は、コマンド、データ及びアドレスに応じて、パーシャルリフレッシュモードの設定を行う。パーシャルリフレッシュ制御回路１３０２は、モードレジスタ１３０１のパーシャルリフレッシュモードに応じて、１／２パーシャルエントリ信号ｓｒ１ｐ２ｚ又は１／４パーシャルエントリ信号ｓｒ１ｐ４ｚを出力する。１／２パーシャルエントリ信号ｓｒ１ｐ２ｚが第３のリークカット制御回路１２２ｃ及び第４のリークカット制御回路１２２ｄに出力されると、第３のメモリセルブロック１２１ｃ及び第４のメモリセルブロック１２１ｄはリフレッシュ動作を行わず、第１のメモリセルブロック１２１ａ及び第２のメモリセルブロック１２１ｂのみリフレッシュ動作を行う。１／４パーシャルエントリ信号ｓｒ１ｐ４ｚが第２のリークカット制御回路１２２ｂ、第３のリークカット制御回路１２２ｃ及び第４のリークカット制御回路１２２ｄに出力されると、第２のメモリセルブロック１２１ｂ、第３のメモリセルブロック１２１ｃ及び第４のメモリセルブロック１２１ｄはリフレッシュ動作を行わず、第１のメモリセルブロック１２１ａのみリフレッシュ動作を行う。

本実施形態は、全てのメモリセルブロック１２１ａ〜１２１ｄのデータを保持するのではなく、一部のメモリセルブロックのデータを保持することで、スタンバイ電流を低減することが可能なパーシャルリフレッシュモードを有する。この場合に、データを保持しないメモリセルブロックにおいては、スタンバイ時にリフレッシュ動作を行わないため、リークカット制御によるＡＣ電流の増加も発生しない。従って、パーシャルリフレッシュモードにエントリしたときに、データを保持しないメモリセルブロックについては、６０℃以下の判定でもリークカット制御を行うようにすると、６０℃以下のスタンバイ電流を更に低減することができる。すなわち、図１１において、ＡＣ電流１１０２は発生しないので、スタンバイ電流１１０７をスタンバイ電流１１０１に低減することができる。

本実施形態では、パーシャルリフレッシュ制御回路１３０２の出力信号である１／２パーシャルエントリ信号ｓｒ１ｐ２ｚを第３及び第４のメモリセルブロック１２１ｃ，１２１ｄのリークカット制御回路１２２ｃ，１２２ｄに入力し、１／４パーシャルエントリ信号ｓｒ１ｐ４ｚを、第２〜第４のメモリセルブロック１２１ｂ〜１２１ｄのリークカット制御回路１２２ｂ〜１２２ｄに入力している。パーシャルリフレッシュのモードに応じて、そのメモリセルブロックにリフレッシュ要求が入らない場合には６０℃以下でもリークカット制御を行うようにする。

図１４は、図１３の各リークカット制御回路１２２ｃ及び１２２ｄの構成例を示す回路図である。１／２パーシャルエントリ信号ｓｒ１ｐ２ｚの場合を例に説明するが、１／４パーシャルエントリ信号ｓｒ１ｐ４ｚの場合も同様である。また、リークカット制御回路１２２ｂの構成も同様である。図１４は、図３に対して、１／２パーシャルエントリ信号ｓｒ１ｐ２ｚを追加したものである。以下、図１４が図３と異なる点を説明する。否定論理和回路３０２は、１／２パーシャルエントリ信号ｓｒ１ｐ２ｚ、モード信号ＴＡＬＷＡＹＳＬＣＣＺ、及びインバータ３０１の出力信号の否定論理和信号を出力する。１／２パーシャルエントリ信号ｓｒ１ｐ２ｚがハイレベルになると、温度信号ｔｅｍｐｌｏｗｚに関係なく、ブロック制御信号ＢＲＡＳ＃Ｚに応じてリークカット制御信号ＬＣＵＴＣ＃Ｘが出力される。

以上のように、１／２パーシャルエントリ信号ｓｒ１ｐ２ｚがハイレベルのときには、温度信号ｔｅｍｐｌｏｗｚによらずリークカット制御を行う。第２〜第４のメモリセルブロック１２１ｂ〜１２１ｄ用のリークカット制御回路１２２ｂ〜１２２ｄでは、更に１／４パーシャルエントリ信号ｓｒ１ｐ４ｚも入力し、１／２パーシャルもしくは１／４パーシャルのいずれかにエントリすると、温度信号ｔｅｍｐｌｏｗｚによらずリークカット制御を行うようにする。

図１５は、６０℃以下の温度においてパーシャルエントリ信号ｓｒ１ｐ２ｚ及びｓｒ１ｐ４ｚがローレベルであるときのタイミングチャートである。パーシャルリフレッシュモードの代表として、１／２パーシャルの場合を例に示す。パーシャルリフレッシュにエントリしない場合は、１／２パーシャルエントリ信号ｓｒ１ｐ２ｚがローレベルとなり、第１の実施形態と同様に、起動時にはリークカット制御信号ＬＣＵＴＰＸ、ＬＣＵＴＣ＃Ｘをローレベルにし、起動後にスタータ信号ＳＴＴＺがローレベルにリセットされた後、リークカット制御信号ＬＣＵＴＰＸ、ＬＣＵＴＣ＃Ｘを常時ハイレベルにする。

図１６は、６０℃以下の温度においてパーシャルエントリ信号ｓｒ１ｐ２ｚがハイレベル及びｓｒ１ｐ４ｚがローレベルであるときのタイミングチャートである。１／２パーシャルモードにエントリする場合、起動後にスタータ信号ＳＴＴＺがローレベルにリセットされると、図１５と同様に、リークカット制御信号ＬＣＵＴＰＸ、ＬＣＵＴＣ＃Ｘを常時ハイレベルにする。その後、モードレジスタ１３０１を１／２パーシャルモードにセットした後、チップイネーブル信号ＣＥ２をローレベルにすると、１／２パーシャルモードにエントリする。このとき、１／２パーシャルにエントリしたことを示す信号ｓｒ１ｐ２ｚがハイレベルになり、それがメモリコアコントローラ１０６及びアドレスコントローラ１０７に入力することにより、メモリコア１２０の４メモリセルブロック１２１ａ〜１２１ｄのうち、第３のメモリセルブロック１２１ｃ及び第４のメモリセルブロック１２１ｄはリフレッシュを行わないようになる。更に、第３のメモリセルブロック１２１ｃ及び第４のメモリセルブロック１２１ｄは、リークカット制御なし（リークカットトランジスタ５２０が常時オン）の状態からリークカット制御有りの状態に切り替わる。すなわち、リークカット制御信号ＬＣＵＴＣ３Ｘ，ＬＣＵＴＣ４Ｘはローレベルとなり、リークカット制御信号ＬＣＵＴＣ１Ｘ，ＬＣＵＴＣ２Ｘはハイレベルとなる。これにより、第３及び第４のメモリセルブロック１２１ｃ、１２１ｄにおいて、６０℃以下のオフリーク電流を低減することができる。

図１７は６０℃より高温においてパーシャルエントリ信号ｓｒ１ｐ２ｚがローレベルであるときのタイミングチャートであり、図１８は６０℃より高温においてパーシャルエントリ信号ｓｒ１ｐ２ｚがハイレベルであるときのタイミングチャートである。高温では第１の実施形態と同様に非動作メモリセルブロックではリークカット制御を行うので、パーシャルリフレッシュモードにエントリするかしないかで、メモリセルブロックのリークカット制御は変わらない。

図１７において、リフレッシュ要求信号ＳＲＥＦ１２に応じて、ブロック制御信号ＢＲＡＳ１Ｚ，ＢＲＡＳ２Ｚがハイレベルになり、リークカット制御信号ＬＣＵＴＰＸ，ＬＣＵＴＣ１Ｘ，ＬＣＵＴＣ２Ｘがハイレベルになる。また、リフレッシュ要求信号ＳＲＥＦ３４に応じて、ブロック制御信号ＢＲＡＳ３Ｚ，ＢＲＡＳ４Ｚがハイレベルになり、リークカット制御信号ＬＣＵＴＰＸ，ＬＣＵＴＣ３Ｘ，ＬＣＵＴＣ４Ｘがハイレベルになる。

図１８においては、１／２パーシャルモードにエントリしているので、第３及び第４のメモリセルブロック１２１ｃ，１２１ｄのリフレッシュ要求ＳＲＥＦ３４が発生しない。

なお、パーシャルリフレッシュのモードとして、１／２パーシャルだけでなく、１／４パーシャルや１／８パーシャル等を行うこともできる。１／４パーシャルの場合は、第１のメモリセルブロック１２１ａのみデータを保持するので、６０℃以下では第２〜第４のメモリセルブロック１２１ｂ〜１２１ｄではリークカット制御を行うように切り替える。これらは、１／２パーシャルと同様のため詳細は省略する。

（第４の実施形態）
図１９は、本発明の第４の実施形態による半導体記憶装置の構成例を示すブロック図である。本実施形態（図１９）は、第１の実施形態（図１）に対して、温度センサ１０２及びセルフリフレッシュタイマ１０３の代わりに温度特性リニア型オシレータ１９０１を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。温度特性リニア型オシレータ１９０１は、温度センサ１０２及びセルフリフレッシュタイマ１０３の機能を有し、温度信号ｔｅｍｐｌｏｗｚ及びリフレッシュ周期信号ＳＲＴＺを出力する。

図２０は、リニア型オシレータ１９０１の特性を示す図である。リフレッシュ周期ＴＲは、リフレッシュ周期信号ＳＲＴＺの周期である。温度信号ｔｅｍｐｌｏｗｚは、第１の実施形態と同じく、６０℃以下のときにハイレベルになり、６０℃より高温のときにローレベルになる。

データ保持時間ｔＲＥＦは、図２２と同様に、温度に対して完全にリニアではなく、所定温度以下で長くなり方が飽和する。そのため、リフレッシュ周期ＴＲも、所定温度以下では温度変化の傾きを小さくしている。これを実現する方法として、２種類の定電流を生成する定電流源を設け、その２種類の定電流の特性２００１及び２００２の小さい方の特性をリフレッシュ周期ＴＲとしてリフレッシュ周期信号ＳＲＴＺを出力する。その結果、所定の温度でどちらの周期を出力するかが切り替わるが、その切り替わり時点で、温度信号ｔｅｍｐｌｏｗｚのレベルを切り替える。その温度信号ｔｅｍｐｌｏｗｚをリークカット制御回路１１１，１２２ａ〜１２２ｄに入力すれば、リニア型オシレータ１９０１を使用した場合も、第１の実施形態と同様に、６０℃以下と６０℃より高温の両方において、スタンバイ電流を低減する効果が得られる。

図２５は、リフレッシュ周期信号ＳＲＴＺの温度特性を示す図である。リフレッシュ周期信号ＳＲＴＺは、図２０に示すように、温度に対して連続的にリフレッシュ周期ＴＲが変わる。６０℃以下では、リフレッシュ周期信号ＳＲＴＺの周期Ｔ１は一定である。６０℃より高温では、リフレッシュ周期信号ＳＲＴＺの周期Ｔ２は、高温になるほど周期が連続的に短くなる。

以上のように、第１〜第４の実施形態によれば、温度センサを使用し、所定温度（６０℃）より高温の時にはリークカット制御を行い、所定温度（６０℃）以下の時にはリークカット制御を行わず、リークカットトランジスタ４２１，４２２，５２０を常時オンにして、リークカット制御のためのＡＣ電流１１０２をなくすことにより、所定温度より高温及び所定温度以下の両方において、トータルのスタンバイ電流を低減することができる。その際、起動時には温度に依らずリークカット制御を行うことにより、起動不良を回避することができる。更に、パーシャルリフレッシュモードでは、リフレッシュを行わないメモリセルブロックについては所定温度以下の時もリークカット制御を行うことにより、所定温度以下のトータルのスタンバイ電流を更に低減することができる。更に、温度検出素子として、温度センサ１０２の代わりにリニア型オシレータ１９０１を設けた場合にも、同様の効果を得ることができる。

温度検出素子１０２又は１９０１は、温度を検出する。内部回路は、例えば周辺回路１１２又はメモリセルブロック１２１ａ〜１２１ｄであり、電源線から電源電圧が供給されて動作する。リークカットトランジスタ４２１，４２２，５２０は、前記電源線（電源電圧又は基準電位の電源線）及び前記内部回路１１２，１２１ａ〜１２１ｄの間に接続されるスイッチである。リークカット制御回路１１１，１２２ａ〜１２２ｄは、前記温度検出素子１０２又は１９０１により検出された温度が閾値（例えば６０℃）よりも高いときには前記内部回路１１２，１２１ａ〜１２１ｄの動作時に前記スイッチ４２１，４２２，５２０をオンして前記内部回路１１２，１２１ａ〜１２１ｄの非動作時に前記スイッチ４２１，４２２，５２０をオフし、前記温度検出素子１０２又は１９０１により検出された温度が閾値よりも低いときには前記内部回路１１２，１２１ａ〜１２１ｄの動作時及び非動作時に前記スイッチ４２１，４２２，５２０をオンするように制御する。

前記内部回路１１２，１２１ａ〜１２１ｄは、動作信号ＲＡＳＺ又はＢＲＡＳ＃Ｚに応じて動作する。リークカット制御回路１１１，１２２ａ〜１２２ｄは、前記動作信号ＲＡＳＺ又はＢＲＡＳ＃Ｚに応じて前記内部回路１１２，１２１ａ〜１２１ｄの動作時又は非動作時を判断する。

リークカット制御回路１１１，１２２ａ〜１２２ｄは、スタータ信号ＳＴＴＺに応じて、起動時には前記温度検出素子１０２又は１９０１により検出された温度にかかわらず前記スイッチ４２１，４２２，５２０をオフするように制御する。

モード設定回路は、例えばヒューズ回路１０１又はモードセレクタ１２０２等であり、第１のモード、第２のモード又は第３のモードを設定する。例えば、前記モード設定回路は、第１のモード、第２のモード又は第３のモードを記憶するヒューズ回路（メモリ）１０１、又は外部信号に応じて第１のモード、第２のモード又は第３のモードを設定するモードセレクタ１２０２である。

リークカット制御回路１１１，１２２ａ〜１２２ｄは、前記第１のモードが設定されているときには、前記温度検出素子により検出された温度が閾値よりも高いときには前記内部回路の動作時に前記スイッチをオンして前記内部回路の非動作時に前記スイッチをオフし、前記温度検出素子により検出された温度が閾値よりも低いときには前記内部回路の動作時及び非動作時に前記スイッチをオンする。

また、リークカット制御回路１１１，１２２ａ〜１２２ｄは、前記第２のモードが設定されているときには、前記温度検出素子により検出された温度にかかわらず前記内部回路の動作時に前記スイッチをオンして前記内部回路の非動作時に前記スイッチをオフするように制御する。

また、リークカット制御回路１１１，１２２ａ〜１２２ｄは、前記第３のモードが設定されているときには、前記温度検出素子により検出された温度にかかわらず前記内部回路の動作時及び非動作時に前記スイッチをオンするように制御する。

メモリセルブロック１２１ａ〜１２１ｄは、データを記憶するメモリセルを有する。前記内部回路は、周辺回路１１２又は図５のワードデコーダであり、前記メモリセルの動作を制御する回路である。前記メモリセルは、データを保持するためのリフレッシュ動作が行われる。また、前記メモリセルは、複数のブロック１２１ａ〜１２１ｄに分割されている。

前記内部回路は、例えばメモリセルブロック１２１ａ〜１２１ｄ内のワードデコーダであり、前記メモリセルのブロック毎に動作を制御する複数の内部回路を有する。前記スイッチは、前記複数の内部回路毎に設けられる。前記リークカット制御回路は、前記複数の内部回路の前記スイッチを制御する複数の制御回路１２２ａ〜１２２ｄを有する。また、前記内部回路は、前記メモリセルの複数のブロックの動作を共通に制御する周辺回路１１２である。

第３の実施形態では、前記メモリセルは、前記ブロック単位でリフレッシュ動作が行われる。前記リークカット制御回路１２２ａ〜１２２ｄは、対応するメモリセルのブロックのリフレッシュ動作を抑制するためのリフレッシュ抑制信号ｓｒ１ｐ２ｚ，ｓｒ１ｐ４ｚが入力されると、前記温度検出素子により検出された温度にかかわらず前記内部回路の非動作時に前記スイッチをオフする。

前記メモリセルは、前記温度検出素子により検出される温度に応じた周期ＴＲでリフレッシュ動作が行われる。第４の実施形態では、図２０に示すように、前記リフレッシュ動作の周期ＴＲは、前記温度検出素子により検出される温度に対して連続的に変化し、前記閾値は、前記検出される温度に対する前記リフレッシュ動作の周期ＴＲの傾きの変化点に対応する温度値（例えば６０℃）である。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

温度に応じてスイッチを制御することにより、高温及び常温の両方においてスタンバイ電流を小さくすることができる。

Claims (6)

1. 温度を検出する温度検出素子と、
   電源線から電源電圧が供給されて動作する内部回路と、
   前記電源線及び前記内部回路の間に接続されるスイッチと、
   前記温度検出素子により検出された温度が閾値よりも高いときには前記内部回路の動作時に前記スイッチをオンして前記内部回路の非動作時に前記スイッチをオフし、前記温度検出素子により検出された温度が前記閾値よりも低いときには前記内部回路の動作時及び非動作時に前記スイッチをオンするように制御し、前記閾値が、前記閾値より高い第１の温度においては、前記スイッチのオン及びオフの切り替え制御に起因する交流電流が、前記切り替え制御を行わず前記スイッチを動作時及び非動作時の両方でオンした場合の前記内部回路のスタンバイ時のリーク電流であるオフリーク電流よりも小さくなり、前記閾値より低い第２の温度においては、前記オフリーク電流が前記交流電流よりも小さくなるように設定された制御回路と、
   データを記憶するメモリセルとを有し、
   前記内部回路は、前記メモリセルの動作を制御する回路であり、
   前記メモリセルは、前記温度検出素子により検出された温度が閾値より高いときには、データを保持するために第１のリフレッシュ周期でリフレッシュ動作を行い、前記温度検出素子により検出された温度が閾値より低いときには、データを保持するために前記第１のリフレッシュ周期より長い第２のリフレッシュ周期でリフレッシュ動作を行うことを特徴とする半導体装置。
2. 前記制御回路は、起動時には前記温度検出素子により検出された温度にかかわらず前記スイッチをオフするように制御することを特徴とする請求項１記載の半導体装置。
3. さらに、第１のモード、第２のモード又は第３のモードを設定するモード設定回路を有し、
   前記制御回路は、前記第１のモードが設定されているときには、前記温度検出素子により検出された温度が閾値よりも高いときには前記内部回路の動作時に前記スイッチをオンして前記内部回路の非動作時に前記スイッチをオフし、前記温度検出素子により検出された温度が閾値よりも低いときには前記内部回路の動作時及び非動作時に前記スイッチをオンし、前記第２のモードが設定されているときには、前記温度検出素子により検出された温度にかかわらず前記内部回路の動作時に前記スイッチをオンして前記内部回路の非動作時に前記スイッチをオフし、前記第３のモードが設定されているときには、前記温度検出素子により検出された温度にかかわらず前記内部回路の動作時及び非動作時に前記スイッチをオンするように制御することを特徴とする請求項１又は２記載の半導体装置。
4. 前記メモリセルは、複数のブロックに分割されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
5. 前記内部回路は、前記メモリセルのブロック毎に動作を制御する複数の内部回路を有し、
   前記スイッチは、前記複数の内部回路毎に設けられ、
   前記制御回路は、前記複数の内部回路の前記スイッチを制御する複数の制御回路を有することを特徴とする請求項４記載の半導体装置。
6. 前記メモリセルは、前記ブロック単位でリフレッシュ動作が行われ、
   前記制御回路は、対応するメモリセルのブロックのリフレッシュ動作を抑制するためのリフレッシュ抑制信号が入力されると、前記温度検出素子により検出された温度にかかわらず前記内部回路の非動作時に前記スイッチをオフすることを特徴とする請求項４又は５記載の半導体装置。

Images