KR100914294B1 - 오토 리프래쉬 제어 장치 - Google Patents

오토 리프래쉬 제어 장치 Download PDF

Info

Publication number
KR100914294B1
KR100914294B1 KR1020070133637A KR20070133637A KR100914294B1 KR 100914294 B1 KR100914294 B1 KR 100914294B1 KR 1020070133637 A KR1020070133637 A KR 1020070133637A KR 20070133637 A KR20070133637 A KR 20070133637A KR 100914294 B1 KR100914294 B1 KR 100914294B1
Authority
KR
South Korea
Prior art keywords
signal
unit
output
response
counter
Prior art date
Application number
KR1020070133637A
Other languages
English (en)
Other versions
KR20090066037A (ko
Inventor
양종열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070133637A priority Critical patent/KR100914294B1/ko
Priority to US12/150,388 priority patent/US7782699B2/en
Publication of KR20090066037A publication Critical patent/KR20090066037A/ko
Application granted granted Critical
Publication of KR100914294B1 publication Critical patent/KR100914294B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 외부 오토 리프래쉬 커맨드 신호에 응답하여 카운터 신호를 출력하는 카운터부와, 제1테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제1내부 오토 리프래쉬 커맨드 신호를 출력하고, 제2테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제2내부 오토 리프래쉬 커맨드 신호를 출력하는 제1제어부와, 상기 제2테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 상기 카운터부로 리셋신호를 출력하는 리셋부를 포함하는 오토 리프래쉬 제어 장치에 관한 것이다.
리프래쉬, 테스트 모드 신호, 커맨드 신호, 카운터

Description

오토 리프래쉬 제어 장치{AUTO REFRESH CONTROLLING APPARATUS}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 오토 리프래쉬 제어 장치에 관한 것이다.
일반적으로 디램은 셀 데이터를 보존하기 위해 주기적으로 리프래쉬를 수행하고 있다. 이러한 리프래쉬 수행은 디램의 집적도 증가에 따라 전류소모를 증가시킨다.
이러하 리프래쉬는 외부 커맨드로 리프래쉬를 수행하는 오토 리프래쉬와 칩 내부에서 발생된 커맨드로 실행하는 셀프 리프래쉬의 두 가지 방식이 있다.
셀프 리프래쉬는 리프래쉬 주기에 의해 다비이스에 최적인 조건으로 리프래쉬를 적용할 수 있는 반면 오토 리프래쉬는 특별한 제어방식이 없이 일반적으로 외부 오토 리프래쉬 커맨드 발생시 리프래쉬를 수행한다.
두 방식의 리프래쉬 사용 이유는 셀 데이터를 보존하기 위한 것으로 동일하지만 오토 리프래쉬는 외부 커맨드에 의해 리프래쉬를 진행하므로 셀프 리프래쉬 방식에 비해 전류 소모를 많이 한다.
따라서, 본 발명은 외부로부터 입력되는 오토 리프래쉬 커맨드 신호를 제어하여 전류소모를 줄일 수 있는 오토 리프래쉬 제어 장치를 제시한다.
이러한 본 발명은 외부 오토 리프래쉬 커맨드 신호에 응답하여 카운터 신호를 출력하는 카운터부와, 테스트 모드 신호 활성화 시, 상기 카운터 신호에 응답하여 내부 오토 리프래쉬 커맨드 신호를 발생하는 리프래쉬 커맨드 신호 발생부를 포함한다.
그리고, 본 발명은 외부 오토 리프래쉬 커맨드 신호에 응답하여 카운터 신호를 출력하는 카운터부와, 테스트 모드 신호 활성화 시, 상기 카운터 신호에 응답하여 내부 오토 리프래쉬 커맨드 신호를 발생하는 리프래쉬 커맨드 신호 발생부를 포함하되, 상기 리프래쉬 커맨드 신호 발생부는 상기 테스트 모드 신호에 응답하여 오토 리프래쉬 주기를 변경하여 출력한다.
이와 같이 본 발명은 특정 번째의 오토 리프래쉬 커맨드 신호에는 리프래쉬 수행을 스킵하도록 제어하여 리프래쉬에 의한 전류소모를 줄일 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1a 와 도1b 은 본 발명에 의한 오토 리프래쉬 제어 장치의 블럭도이고, 도 2a 는 도 1b 의 리프래쉬 커맨드 신호 발생부 내의 리셋부의 회로도이며, 도 2b와 도 2c는 도 1b 의 리프래쉬 커맨드 신호 발생부 내의 제어부의 회로도이고, 도 3a 내지 도 3c 은 본 발명에 의한 오토 리프래쉬 제어 장치의 동작 타이밍도이다.
도 1a 와 1b 에 도시한 바와 같이, 본 발명은 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)에 응답하여 제1 및 제2카운터 신호(CNTA_out, CNTB_out)를 출력하는 카운터부(10)와, 테스트 모드 신호(TM_FUSE_enable<50%,66%,75%>) 활성화 시, 상기 카운터 신호(CNTA_out, CNTB_out)에 응답하여 내부 오토 리프래쉬 커맨드 신호(Auto 50%, Auto 66%, Auto 75%)를 발생하는 리프래쉬 커맨드 신호 발생부(20)를 포함한다.
상기 카운터부(10)는 상기 외부 오토 리프래쉬 커맨드 신호에 응답하여 제1카운터 신호(CNTA_out)를 출력하는 제1카운터(11)와, 상기 제1카운터 신호(CNTA_out)에 응답하여 제2카운터 신호(CNTB_out)를 출력하는 제2카운터(12)를 포함한다.
상기 리프래쉬 커맨드 신호 발생부(20)는 제1테스트 모드 신호(TM_FUSE_enable<50%>) 활성화 시 상기 제2카운터 신호(CNTB_out)에 응답하여 제1내부 오토 리프래쉬 커맨드 신호(Auto 50%)를 출력하고, 제2테스트 모드 신호(TM_FUSE_enable<66%>) 활성화 시 상기 제2카운터 신호(CNTB_out)에 응답하여 제2내부 오토 리프래쉬 커맨드 신호(Auto 66%)를 출력하는 제1제어부(22)와, 제3테스트 모드 신호(TM_FUSE_enable<75%>) 활성화 시 상기 제1,2 카운터 신호(CNTA_out,CNTB_out)에 응답하여 제3내부 오토 리프래쉬 커맨드 신호(Auto 75%)를 출력하는 제2제어부(23)와, 상기 제2테스트 모드 신호(TM_FUSE_enable<66%>) 활성화 시 상기 제1,2 카운터 신호(CNTA_out,CNTB_out)에 응답하여 상기 카운터부(10)로 리셋신호(CNT_RESET)를 출력하는 리셋부(21)를 포함한다.
여기서, 상기 제1테스트 모드 신호(TM_FUSE_enable<50%>)와 제2테스트 모드 신호(TM_FUSE_enable<66%>) 및 제3테스트 모드 신호(TM_FUSE_enable<75%>)는 외부 오토 리프래쉬 커맨드 신호 입력 시, 각각 50%와 66% 및 75%만 리프래쉬를 수행하도록 리프래쉬 주기 변경 설정 시 활성화되는 신호이다.
예를 들면, 상기 제1테스트 모드 신호(TM_FUSE_enable<50%>)는 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)가 2회 입력시마다 1회는 리프래쉬를 스킵하고, 상기 제2테스트 모드 신호(TM_FUSE_enable<66%>)는 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)가 3회 입력 시마다 1회는 리프래쉬를 스킵하며, 상기 제3테스트 모드 신호(TM_FUSE_enable<75%>)는 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)가 4회 입력 시마다 1회는 리프래쉬를 스킵하도록 설정될 때 활성화된다.
상기 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)에 따른 스킵 여부 결정은 테스트 모드 또는 퓨즈 컷팅에 의해 선택 가능하게 구성하며, 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)에 따른 스킵 비율 선택 방식은 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)를 받아들이는 회로에서 커맨드에 따른 적용 및 선택할 수 있게 회로를 구성한다 (예: 2회당 1회 skip, 3회당 1회 skip, 4회당 1회 skip)
도 2b에 도시한 바와 같이, 상기 제1제어부(22)는 상기 제2카운터 신호(CNTB_out)에 응답하여 논리 연산하는 연산부(221)와, 상기 제1테스트 모드 신호 (TM_FUSE_enable<50%>) 활성화 시 상기 연산부(221)의 출력신호를 제1내부 오토 리프래쉬 커맨드 신호(Auto 50%)로 출력하는 제1출력부(222)와, 상기 제2테스트 모드 신호(TM_FUSE_enable<66%>) 활성화 시 상기 연산부(221)의 출력신호를 제2내부 오토 리프래쉬 커맨드 신호(Auto 66%)로 출력하는 제2출력부(223)를 포함한다. 즉, 제1내부 오토 리프래쉬 커맨드 신호(Auto 50%) 또는 제2 내부 오토 리프래쉬 커맨드 신호(Auto 66%)는 상기 제2카운터 신호(CNTB_out)가 토글링될 때마다 발생된다.
여기서, 상기 연산부(221)는 상기 제2 카운터 신호(CNTB_out)를 입력받아 부정 논리합 연산하는 논리소자이고, 상기 제1출력부(222)와 제2출력부(223)는 각각 상기 제1테스트 모드 신호(TM_FUSE_enable<50%>)와 제2테스트 모드 신호(TM_FUSE_enable<66%>)에 응답하여 상기 연산부(221)의 출력신호를 전달하는 전달게이트로 구성한다.
또한, 상기 제1제어부(22)는 상기 제1출력부(222)와 제2출력부(223)의 출력신호를 버퍼링하는 버퍼부를 각각 포함한다.
도 2c에 도시한 바와 같이, 상기 제2제어부(23)는 상기 제1,2카운터 신호(CNTA_out,CNTB_out)에 응답하여 논리 연산하는 연산부(231)와, 상기 제3테스트 모드 신호 활성화 시 상기 연산부(231)의 출력신호를 제3내부 오토 리프래쉬 커맨드 신호(Auto 75%)로 출력하는 출력부(232)를 포함한다. 제3내부 오토 리프래쉬 커맨드 신호(Auto 75%)는 제1카운터 신호(CNTA_out)가 토글링될 때마다 발생하지만, 제1카운터 신호(CNTA_out)와 제2카운터 신호(CNTB_out)가 모두 로우레벨이 되는 경우 발생하지 않는다.
삭제
여기서, 상기 연산부(231)는 상기 제1,2카운터 신호(CNTA_out,CNTB_out)를 입력받아 부정 논리합 연산하는 논리소자이고, 상기 출력부(232)는 상기 제3테스트 모드 신호(TM_FUSE_enable<75%>)에 응답하여 상기 연산부(231)의 출력신호를 전달하는 전달게이트로 구성한다.
또한, 상기 제2제어부(23)는 상기 출력부(232)의 출력신호를 버퍼링하는 버퍼부를 더 포함한다.
도 2a에 도시한 바와 같이, 상기 리셋부(21)는 상기 제1,2카운터 신호(CNTA_out,CNTB_out)에 응답하여 논리 연산하는 연산부(211)와, 상기 제2테스트 모드 신호(TM_FUSE_enable<66%>) 활성화 시, 상기 연산부(211)의 출력신호를 리셋신호(CNT_RESET)로 출력하는 출력부(212)를 포함한다. 리셋신호(CNT_RESET)는 제1카운터 신호(CNTA_out)와 제2카운터 신호(CNTB_out)가 모두 하이레벨이 되는 경우 발생한다.
여기서, 상기 연산부(211)는 상기 제1,2카운터 신호(CNTA_out,CNTB_out)에 응답하여 부정 논리합 연산하는 논리소자이고, 상기 출력부(212)는 상기 제2테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트로 구성한다.
또한, 상기 리셋부(21)는 상기 연산부(211)의 출력신호를 래치하는 래치부(213)와, 상기 래치부(213)의 출력신호를 버퍼링한 후 상기 출력부(212)로 출력하는 버퍼부(214)를 더 포함한다.
또한, 상기 리셋부(21)는 파워-업 신호(Pwrup)에 응답하여 상기 연산부(211)의 출력단을 풀-다운 구동부하는 풀-다운 구동부(215)를 더 포함한다.
이와 같이 구성된 본 발명의 동작을 도1 내지 도2c를 참조하여 상세히 설명하면 다음과 같다.
디램의 셀 데이터를 보존하기 위한 리프래쉬 간격은 일정간격 즉 셀 기준으로 64ms(제품 규격)이며, 워드라인 기준으로는 환산하면 워드라인 갯수로 나눈 시간(예 4K 워드라인인 경우 16us 간격으로)간격으로 실시하게 되는데 제품 특성이 128ms 이상일 경우 외부 오토 리프래쉬 커맨드 신호 2회당(128ms 이상) 한번 또는 3회당(192ms 이상) 한번 실행하는 방식으로 실행할 수 있다.
본 발명은 외부 리프래쉬 커맨드 신호에 따른 스킵(skip) 여부 결정을 테스트 모드 신호 또는 퓨즈 커팅에 의해 선택 가능하게 한다. 외부 리프래쉬 커맨드에 따른 스킵 비율 선택 방식은 외부 리프래쉬 커맨드 신호에 따라 리프래쉬의 수행 또는 스킵을 선택할 수 있게 한다.
외부 오토 리프래쉬 커맨드 방식에 따른 리프래쉬 적용예는 다음과 같다.
먼저, 도 3a에 도시한 바와 같이 제1실시예에 의한 본 발명은 외부 오토 리프래쉬 커맨드 신호가 입력되면 1회 때는 리프래쉬를 수행하고 2회 때는 리프래쉬를 스킵하는 방식(리프래쉬 50%적용)이고, 도 3b에 도시한 바와 같이 제2실시예는 오토 리프래쉬 커맨드 신호가 입력되면 1,2회 때는 리프래쉬를 수행하고 3회 때는 리프래쉬를 스킵하는 방식(리프래쉬 66% 적용)이며, 도 3c에 도시한 바와 같이 제3실시예는 오토 리프래쉬 커맨드 신호가 입력되면 1,2,3회 때는 리프래쉬를 수행하고 4회 때는 리프래쉬를 스킵하는 방식(리프래쉬 75% 적용)이다.
도 1a와 도1b 에 도시한 바와 같이, 카운터부(10)는 외부 리프래쉬 커맨드 신호(Ext_Auto)를 입력받아 입력시마다 제1,2카운터 신호(CNTA_out, CNTB_out)를 출력한다.
리프래쉬 커맨드 신호 발생부(20)는 테스트 모드 신호(TM_FUSE_enable<50%,66%,75%>) 활성화 시, 상기 제1 및 제2카운터 신호(CNTA_out, CNTB_out)에 응답하여 제1 내지 제3내부 오토 리프래쉬 커맨드 신호(Auto 50%, Auto 66%, Auto 75%)를 발생한다.
즉, 카운터부(10)의 출력은 리프래쉬 커맨드 신호 발생부(20)로 입력되어 퓨 즈 또는 테스트 모드 조건에 따라 외부 오토 리프래쉬 커맨드 신호(Ext_Auto)에 대응하여 주기적으로 리프래쉬를 스킵한다.
상세히 설명하면, 도 2b에 도시한 바와 같이, 제1제어부(22)는 제1테스트 모드 신호(TM_FUSE_enable<50%>) 활성화 시 제2카운터 신호(CNTB_out)에 응답하여 제1내부 오토 리프래쉬 커맨드 신호(Auto 50%)를 출력하고, 제2테스트 모드 신호(TM_FUSE_enable<66%>) 활성화 시 상기 제2카운터 신호(CNTB_out)에 응답하여 제2내부 오토 리프래쉬 커맨드 신호(Auto 66%)를 출력한다. 여기서, 제1 및 제2내부 오토 리프래쉬 커맨드 신호(Auto 50%, Auto 66%)는 제2카운터 신호(CNTB_out)의 토글링에 따라 발생한다.
한편, 제2테스트 모드 신호(TM_FUSE_enable<66%>)가 활성화되는 경우, 도 2a에 도시한 바와 같이, 상기 리셋부(21)는 상기 제1,2카운터 신호(CNTA_out,CNTB_out)에 응답하여 리셋신호(CNT_RESET)를 상기 카운터부(10)로 출력한다. 카운터부(10)는 리셋신호(CNT_RESET)에 응답하여 제1카운터 신호(CNTA_out)의 토글링을 중단시킨다. 이에 따라, 제1카운터 신호(CNTA_out)에 응답하여 토글링되는 제2카운터 신호(CNTB_out)의 토글링도 중단된다. 도3b에 도시된 바와 같이, 제2테스트 모드 신호(TM_FUSE_enable<66%>) 활성화 시 리셋신호(CNT_RESET)의 발생에 따라 제1카운터 신호(CNTA_out)이 중단되면, 제2카운터 신호(CNTB_out)의 토글링이 제2카운터 신호(CNTB_out)의 반 주기동안 중단된다. 따라서, 제2카운터 신호(CNTB_out)가 토글링될 때마다 발생하는 제2내부 오토 리프래쉬 커맨드 신호(Auto 66%)도 스킵된다.
도 2c에 도시한 바와 같이, 제2제어부(23)는 제3테스트 모드 신호(TM_FUSE_enable<75%>) 활성화 시 상기 제1,2 카운터 신호(CNTA_out,CNTB_out)에 응답하여 제3내부 오토 리프래쉬 커맨드 신호(Auto 75%)를 출력한다.
이와 같이 본 발명은 외부 리프래쉬 커맨드 신호(Ext_Auto)를 입력받아 입력시마다 제1,2카운터 신호(CNTA_out, CNTB_out)를 출력하는 카운터부(10)를 제어하고, 테스트 모드 신호(TM_FUSE_enable<50%,66%,75%>)의 활성화 여부에 따라 상기 제1 및 제2카운터 신호(CNTA_out, CNTB_out)에 응답하여 내부 오토 리프래쉬 커맨드 신호(Auto 50%, Auto 66%, Auto 75%)를 발생시켜 주기적으로 리프래쉬를 스킵하도록 동작한다.
도 1a 와 도 1b 은 본 발명에 의한 오토 리프래쉬 제어 장치의 블럭도이다.
도 2a 는 도 1 의 리프래쉬 커맨드 신호 발생부 내의 리셋부의 회로도이다.
도 2b와 도 2c는 도 1 의 리프래쉬 커맨드 신호 발생부 내의 제어부의 회로도이다.
도 3a 내지 도 3c 은 본 발명에 의한 오토 리프래쉬 제어 장치의 동작 타이밍도이다.

Claims (46)

  1. 외부 오토 리프래쉬 커맨드 신호에 응답하여 카운터 신호를 출력하는 카운터부와;
    제1테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제1내부 오토 리프래쉬 커맨드 신호를 출력하고, 제2테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제2내부 오토 리프래쉬 커맨드 신호를 출력하는 제1제어부와;
    상기 제2테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 상기 카운터부로 리셋신호를 출력하는 리셋부;
    를 포함하는 오토 리프래쉬 제어 장치.
  2. 제 1 항에 있어서,
    상기 카운터부는 상기 외부 오토 리프래쉬 커맨드 신호에 응답하여 제1카운터 신호를 출력하는 제1카운터와;
    상기 제1카운터 신호에 응답하여 제2카운터 신호를 출력하는 제2카운터;
    를 포함하는 오토 리프래쉬 제어 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제1테스트 모드 신호와 제2테스트 모드 신호는 외부 오토 리프래쉬 커맨드 신호 입력 시, 각각 50%와 66%만 리프래쉬를 수행하도록 리프래쉬 주기 변경 설정 시 활성화되는 신호인 오토 리프래쉬 제어 장치.
  5. 제 1 항에 있어서,
    상기 제1제어부는 상기 카운터 신호에 응답하여 논리 연산하는 연산부와;
    상기 제1테스트 모드 신호 활성화 시 상기 연산부의 출력신호를 출력하는 제1출력부와;
    상기 제2테스트 모드 신호 활성화 시 상기 연산부의 출력신호를 출력하는 제2출력부;
    를 포함하는 오토 리프래쉬 제어 장치.
  6. 제 5 항에 있어서,
    상기 연산부는 상기 카운터 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 오토 리프래쉬 제어 장치.
  7. 제 5 항에 있어서,
    상기 제1출력부와 제2출력부는 각각 상기 제1테스트 모드 신호와 제2테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트를 포함하는 오토 리프래쉬 제어 장치.
  8. 제 5 항에 있어서,
    상기 제1제어부는 상기 제1출력부와 제2출력부의 출력신호를 버퍼링하는 제1버퍼부와 제2버퍼부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  9. 제 1 항에 있어서,
    상기 리셋부는 상기 카운터 신호에 응답하여 논리 연산하는 연산부와;
    상기 제2테스트 모드 신호 활성화 시, 상기 연산부의 출력신호를 출력하는 출력부;
    를 포함하는 오토 리프래쉬 제어 장치.
  10. 제 9 항에 있어서,
    상기 연산부는 상기 카운터 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 오토 리프래쉬 제어 장치.
  11. 제 9 항에 있어서,
    상기 출력부는 상기 제2테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트를 포함하는 오토 리프래쉬 제어 장치.
  12. 제 9 항에 있어서,
    상기 리셋부는 상기 연산부의 출력신호를 래치하는 래치부와;
    상기 래치부의 출력신호를 버퍼링한 후 상기 출력부로 출력하는 버퍼부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  13. 제 9 항에 있어서,
    상기 리셋부는 파워-업 신호에 응답하여 상기 연산부의 출력단을 풀-다운 구동하는 풀-다운 구동부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  14. 제 1 항에 있어서,
    제3테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제3내부 오토 리프래쉬 커맨드 신호를 출력하는 제2제어부를 더 포함하는 오토 리프래쉬 제어 장치.
  15. 제 14 항에 있어서,
    상기 제3테스트 모드 신호는 외부 오토 리프래쉬 커맨드 신호 입력 시, 75%만 리프래쉬를 수행하도록 리프래쉬 주기 변경 설정 시 활성화되는 신호인 오토 리프래쉬 제어 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제 14 항에 있어서,
    상기 제2제어부는 상기 카운터 신호에 응답하여 논리 연산하는 연산부와;
    상기 제3테스트 모드 신호 활성화 시 상기 연산부의 출력신호를 출력하는 출력부;
    를 포함하는 오토 리프래쉬 제어 장치.
  21. 제 20 항에 있어서,
    상기 연산부는 상기 카운터 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 오토 리프래쉬 제어 장치.
  22. 제 20 항에 있어서,
    상기 출력부는 상기 제3테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트를 포함하는 오토 리프래쉬 제어 장치.
  23. 제 20 항에 있어서,
    상기 제2제어부는 상기 출력부의 출력신호를 버퍼링하는 버퍼부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  24. 제 1 항에 있어서,
    상기 리셋부는 상기 카운터 신호에 응답하여 논리 연산하는 연산부와;
    상기 제2테스트 모드 신호 활성화 시, 상기 연산부의 출력신호를 출력하는 출력부;
    를 포함하는 오토 리프래쉬 제어 장치.
  25. 제 24 항에 있어서,
    상기 연산부는 상기 카운터 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 오토 리프래쉬 제어 장치.
  26. 제 24 항에 있어서,
    상기 출력부는 상기 제2테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트를 포함하는 오토 리프래쉬 제어 장치.
  27. 제 24 항에 있어서,
    상기 리셋부는 상기 연산부의 출력신호를 래치하는 래치부와;
    상기 래치부의 출력신호를 버퍼링한 후 상기 출력부로 출력하는 버퍼부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  28. 제 24 항에 있어서,
    상기 리셋부는 파워-업 신호에 응답하여 상기 연산부의 출력단을 풀-다운 구동부하는 풀-다운 구동부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  29. 제 1 항에 있어서,
    상기 테스트 모드 신호는 외부 오토 리프래쉬 커맨드 신호가 N회 입력시 특정 회는 리프래쉬를 스킵하도록 설정될 때 활성화되는 신호인 오토 리프래쉬 제어 장치.
  30. 외부 오토 리프래쉬 커맨드 신호에 응답하여 카운터 신호를 출력하는 카운터부와;
    테스트 모드 신호 활성화 시, 상기 카운터 신호에 응답하여 내부 오토 리프래쉬 커맨드 신호를 발생하는 리프래쉬 커맨드 신호 발생부;
    를 포함하되,
    상기 리프래쉬 커맨드 신호 발생부는 상기 테스트 모드 신호에 응답하여 오 토 리프래쉬 주기를 변경하여 출력하는 오토 리프래쉬 제어 장치.
  31. 제 30 항에 있어서,
    상기 카운터부는 상기 외부 오토 리프래쉬 커맨드 신호에 응답하여 제1카운터 신호를 출력하는 제1카운터와;
    상기 제1카운터 신호에 응답하여 제2카운터 신호를 출력하는 제2카운터;
    를 포함하는 오토 리프래쉬 제어 장치.
  32. 제 30 항에 있어서,
    상기 리프래쉬 커맨드 신호 발생부는
    제1테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제1내부 오토 리프래쉬 커맨드 신호를 출력하고, 제2테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제2내부 오토 리프래쉬 커맨드 신호를 출력하는 제1제어부와;
    제3테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 제3내부 오토 리프래쉬 커맨드 신호를 출력하는 제2제어부와;
    상기 제2테스트 모드 신호 활성화 시 상기 카운터 신호에 응답하여 상기 카운터부로 리셋신호를 출력하는 리셋부;
    를 포함하는 오토 리프래쉬 제어 장치.
  33. 제 32 항에 있어서,
    상기 제1테스트 모드 신호와 제2테스트 모드 신호 및 제3테스트 모드 신호는 외부 오토 리프래쉬 커맨드 신호 입력 시, 각각 50%와 66% 및 75%만 리프래쉬를 수행하도록 리프래쉬 주기 변경 설정 시 활성화되는 신호인 오토 리프래쉬 제어 장치.
  34. 제 32 항에 있어서,
    상기 제1제어부는 상기 카운터 신호에 응답하여 논리 연산하는 연산부와;
    상기 제1테스트 모드 신호 활성화 시 상기 연산부의 출력신호를 출력하는 제1출력부와;
    상기 제2테스트 모드 신호 활성화 시 상기 연산부의 출력신호를 출력하는 제2출력부;
    를 포함하는 오토 리프래쉬 제어 장치.
  35. 제 34 항에 있어서,
    상기 연산부는 상기 카운터 신호에 응답하여 부정 논리합 연산하는 논리소 자;
    를 포함하는 오토 리프래쉬 제어 장치.
  36. 제 34 항에 있어서,
    상기 제1출력부와 제2출력부는 각각 상기 제1테스트 모드 신호와 제2테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트를 포함하는 오토 리프래쉬 제어 장치.
  37. 제 32 항에 있어서,
    상기 제1제어부는 제1출력부와 제2출력부의 출력신호를 버퍼링하는 제1버퍼부와 제2버퍼부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  38. 제 32 항에 있어서,
    상기 제2제어부는 상기 카운터 신호에 응답하여 논리 연산하는 연산부와;
    상기 제3테스트 모드 신호 활성화 시 상기 연산부의 출력신호를 출력하는 출력부;
    를 포함하는 오토 리프래쉬 제어 장치.
  39. 제 38 항에 있어서,
    상기 연산부는 상기 카운터 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 오토 리프래쉬 제어 장치.
  40. 제 38 항에 있어서,
    상기 출력부는 상기 제3테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트를 포함하는 오토 리프래쉬 제어 장치.
  41. 제 38 항에 있어서,
    상기 제2제어부는 상기 출력부의 출력신호를 버퍼링하는 버퍼부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  42. 제 32 항에 있어서,
    상기 리셋부는 상기 카운터 신호에 응답하여 논리 연산하는 연산부와;
    상기 제2테스트 모드 신호 활성화 시, 상기 연산부의 출력신호를 출력하는 출력부;
    를 포함하는 오토 리프래쉬 제어 장치.
  43. 제 42 항에 있어서,
    상기 연산부는 상기 카운터 신호에 응답하여 부정 논리합 연산하는 논리소자;
    를 포함하는 오토 리프래쉬 제어 장치.
  44. 제 42 항에 있어서,
    상기 출력부는 상기 제2테스트 모드 신호에 응답하여 상기 연산부의 출력신호를 전달하는 전달게이트를 포함하는 오토 리프래쉬 제어 장치.
  45. 제 42 항에 있어서,
    상기 리셋부는 상기 연산부의 출력신호를 래치하는 래치부와;
    상기 래치부의 출력신호를 버퍼링한 후 상기 출력부로 출력하는 버퍼부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
  46. 제 42 항에 있어서,
    상기 리셋부는 파워-업 신호에 응답하여 상기 연산부의 출력단을 풀-다운 구동하는 풀-다운 구동부;
    를 더 포함하는 오토 리프래쉬 제어 장치.
KR1020070133637A 2007-12-18 2007-12-18 오토 리프래쉬 제어 장치 KR100914294B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070133637A KR100914294B1 (ko) 2007-12-18 2007-12-18 오토 리프래쉬 제어 장치
US12/150,388 US7782699B2 (en) 2007-12-18 2008-04-28 Auto-refresh controlling apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070133637A KR100914294B1 (ko) 2007-12-18 2007-12-18 오토 리프래쉬 제어 장치

Publications (2)

Publication Number Publication Date
KR20090066037A KR20090066037A (ko) 2009-06-23
KR100914294B1 true KR100914294B1 (ko) 2009-08-27

Family

ID=40753044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133637A KR100914294B1 (ko) 2007-12-18 2007-12-18 오토 리프래쉬 제어 장치

Country Status (2)

Country Link
US (1) US7782699B2 (ko)
KR (1) KR100914294B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8495287B2 (en) 2010-06-24 2013-07-23 International Business Machines Corporation Clock-based debugging for embedded dynamic random access memory element in a processor core
KR102128860B1 (ko) * 2012-12-17 2020-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치의 리프레쉬 제어 회로
US9412433B2 (en) * 2014-01-22 2016-08-09 Nanya Technology Corp. Counter based design for temperature controlled refresh
DE102017106713A1 (de) 2016-04-20 2017-10-26 Samsung Electronics Co., Ltd. Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
KR20210002945A (ko) 2019-07-01 2021-01-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097367A (ja) * 1995-06-23 1997-01-10 Casio Comput Co Ltd Ｄｒａｍリフレッシュ装置及びｄｒａｍのリフレッシュ方法
KR20000073000A (ko) * 1999-05-04 2000-12-05 윤종용 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
KR20050094998A (ko) * 2004-03-24 2005-09-29 주식회사 하이닉스반도체 리프레시 카운터
KR20060072984A (ko) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 메모리 장치의 대기 전류 감소 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057275C1 (de) * 2000-11-18 2002-06-06 Infineon Technologies Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen in einem DRAM
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US7042785B2 (en) * 2003-12-19 2006-05-09 Infineon Technologies, Ag Method and apparatus for controlling refresh cycles of a plural cycle refresh scheme in a dynamic memory
KR100668822B1 (ko) * 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097367A (ja) * 1995-06-23 1997-01-10 Casio Comput Co Ltd Ｄｒａｍリフレッシュ装置及びｄｒａｍのリフレッシュ方法
KR20000073000A (ko) * 1999-05-04 2000-12-05 윤종용 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
KR20050094998A (ko) * 2004-03-24 2005-09-29 주식회사 하이닉스반도체 리프레시 카운터
KR20060072984A (ko) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 메모리 장치의 대기 전류 감소 방법

Also Published As

Publication number Publication date
US7782699B2 (en) 2010-08-24
KR20090066037A (ko) 2009-06-23
US20090154276A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
US20190051344A1 (en) Apparatuses and methods for selective row refreshes
CN105845170B (zh) 存储器件及包括其的存储系统
US7248527B2 (en) Self refresh period control circuits
US8971143B2 (en) Semiconductor device periodically updating delay locked loop circuit
KR100655076B1 (ko) 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US7936624B2 (en) Reduced power bitline precharge scheme for low power applications in memory devices
KR20030025320A (ko) 정상 모드와 부분 어레이 셀프 리프레쉬 모드를 갖는저전력 반도체 메모리 장치
JP2008305499A (ja) 半導体集積回路およびシステム
KR100914294B1 (ko) 오토 리프래쉬 제어 장치
US7158427B2 (en) Semiconductor memory device
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
KR20150042945A (ko) 반도체 장치
KR20100084775A (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
KR20050041600A (ko) 셀프리프레쉬 주기 발생 장치
KR100510505B1 (ko) 외부 리프레쉬 명령없이 리프레쉬 동작을 수행하는 반도체메모리장치 및 이의 리프레쉬 제어방법
JP2007220233A (ja) 半導体記憶装置、半導体装置及び電子装置
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR20080025325A (ko) 메모리 및 데이터 리프레싱 방법
US6822920B2 (en) SRAM-compatible memory device employing DRAM cells
US20010017810A1 (en) Semiconductor memory device
KR100974209B1 (ko) 메모리 장치의 셀프 리프레쉬 주기 제어장치
JP2008226384A (ja) 半導体記憶装置及びその試験方法
KR102423288B1 (ko) 트리플 파워 소스를 이용한 듀얼-트렌지언트 워드 라인 어시스트를 수행할 수 있는 임베디드 메모리 장치를 포함하는 집적 회로와 이를 포함하는 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee