-
QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
-
Diese Anmeldung beansprucht unter 35 USC § 119 den Vorzug der vorläufigen U.S.-Patentanmeldung Nr. 62/325 051, welche am 20. April 2016 eingereicht wurde, und der
koreanischen Patentmeldung Nr. 10-2016-0061012 , welche am 18. Mai 2016 eingereicht wurde, und den Titel „Rechensystem, nichtflüchtiges Speichermodul und Verfahren für eine Speichervorrichtung (”Computing System, Nonvolatile Memory Module and Method of Storage Device”) trägt. Beide Anmeldungen sind durch Verweis in ihrer Gesamtheit hierin mit eingebunden.
-
HINTERGRUND
-
1. Gebiet
-
Eine oder mehrere Ausführungsformen, welche hierin beschrieben sind, beziehen sich auf ein Rechensystem, ein nichtflüchtiges Speichermodul und ein Verfahren für eine Speichervorrichtung.
-
2. Beschreibung des Standes der Technik
-
Es wurden Versuche getätigt, einen nichtflüchtigen Speicher zu entwickeln, welcher mit verschiedenen Schnittstellen eines existierenden Rechensystems kompatibel ist. Beispielsweise wurden Versuche getätigt, einen Flashspeicher als eine Datenspeichervorrichtung oder einen Arbeitsspeicher zu verwenden durch ein Montieren des Flashspeichers (oder eines Arbeitsspeichers) auf demselben Slot oder Kanal wie einen Hauptspeicher oder einen Arbeitsspeicher eines Computersystems. Diese Versuche jedoch haben bewiesen, Nachteile zu haben.
-
KURZFASSUNG
-
In Übereinstimmung mit einer oder mehreren Ausführungsformen weist ein Betriebsverfahren einer Speichervorrichtung ein Senden einer Anforderung für eine interne Operationszeit für eine interne Operation zu einer externen Vorrichtung auf; ein Empfangen eines internen Operationsbefehls, der der Anfrage entspricht, von der externen Vorrichtung; und ein Durchführen der internen Operation während der internen Operationszeit basierend auf dem internen Operationsbefehl. Ein Anfordern der internen Operationszeit kann ein Übertragen der Anforderung zu der externen Vorrichtung unter Verwendung einer Antwortnachricht eines asynchronen Ereignisanforderungsbefehls aufweisen. Die Anforderung für eine interne Operationszeit kann ein Übertragen einer Nachricht, welche die interne Operationszeit aufweist, welche benötigt wird, um die interne Operation durchzuführen, zu der externen Vorrichtung aufweisen.
-
In Übereinstimmung mit einer oder mehreren Ausführungsformen weist ein nichtflüchtiges Speichermodul wenigstens einen flüchtigen Speicher auf; wenigstens einen nichtflüchtigen Speicher; und eine Speichersteuerschaltung, um den wenigstens einen flüchtigen Speicher und den wenigstens einen nichtflüchtigen Speicher zu steuern, wobei die Speichersteuerschaltung eine interne Operationsanforderungsnachricht zu einer externen Vorrichtung übertragen soll, wenn eine interne Operation durchzuführen ist, um einen internen Operationsbefehl, der der internen Operationsanforderungsnachricht entspricht, von der externen Vorrichtung zu empfangen, und während einer internen Operationszeit basierend auf dem internen Operationsbefehl durchzuführen und wobei die interne Betriebsanforderungsnachricht die interne Operationszeit aufweist.
-
In Übereinstimmung mit einer oder mehreren Ausführungsformen weist ein Speichermodul eine Mehrzahl von dynamischen Direktzugriffsspeichern (DRAMs) auf; und eine Speichersteuerschaltung, um die DRAMs basierend auf einem Befehl und einer Adresse zu steuern, wobei die Speichersteuerung Folgendes soll: eine Anforderung für eine interne Operationszeit für eine interne Operation zu einem Host übertragen, eine interne Operationszeitbewilligungs-/Zurückweisungs-Information, die der Anforderung entspricht, von dem Host zu empfangen, und eine Gesamtheit oder einen Teil der internen Operation basierend auf der internen Operationszeitbewilligungs-/Zurückweisungs-Information durchführen.
-
In Übereinstimmung mit einer oder mehrerer Ausführungsformen weist ein dynamischer Direktzugriffsspeicher eine Speicherzellanordnung auf; und einen Auffrischcontroller, um eine Nachricht für eine Anforderung einer internen Operation zu einer externen Vorrichtung zu übertragen, um einen internen Operationsbefehl, welcher der Nachricht entspricht, zu empfangen, und um die interne Operation während einer internen Operationszeit durchzuführen, wobei die interne Operation eine Auffrischoperation der Speicherzellanordnung ist, und wobei die Nachricht Informationen über die interne Operationszeit aufweist.
-
In Übereinstimmung mit einer oder mehreren Ausführungsformen weist eine Vorrichtung eine Signalleitung auf; und einen Controller, um wenigstens einen flüchtigen Speicher oder wenigstens einen nichtflüchtigen Speicher basierend auf Signalen auf der Signalleitung zu steuern, wobei der Controller eine interne Operationsanforderungsnachricht zu einer externen Vorrichtung übertragen soll, wenn eine interne Operation durchzuführen ist, um einen internen Operationsbefehl, der der internen Operationsanforderungsnachricht entspricht, von der externen Vorrichtung zu empfangen, und während einer internen Operationszeit basierend auf dem internen Operationsbefehl durchzuführen, und wobei die interne Operationsanforderungsnachricht die interne Operationszeit aufweist.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Merkmale werden für Fachleute durch ein Beschreiben von beispielhaften Ausführungsformen im Detail unter Bezugnahme auf die beigefügten Zeichnungen offensichtlich werden, in welchen:
-
1 eine Ausführungsform eines Rechensystems veranschaulicht;
-
2 eine Ausführungsform einer Speichervorrichtung veranschaulicht;
-
3 eine Ausführungsform einer internen Operationszeitanforderung und einer Antwort des Rechensystems veranschaulicht;
-
4 eine andere Ausführungsform eines Rechensystems veranschaulicht;
-
5 eine Ausführungsform eines nichtflüchtigen Speichermoduls veranschaulicht;
-
6 eine Ausführungsform einer Hostschnittstellenzeitwahl veranschaulicht;
-
7 eine andere Ausführungsform einer Hostschnittstellenzeitwahl veranschaulicht;
-
8 eine andere Ausführungsform eines Rechensystems veranschaulicht;
-
9 eine Ausführungsform einer Zeitwahl für mehrere Speichermodule veranschaulicht;
-
10 eine Ausführungsform eines internen Operationsbefehls veranschaulicht;
-
11 eine andere Ausführungsform eines Rechensystems veranschaulicht;
-
12 eine andere Ausführungsform eines Rechensystems veranschaulicht;
-
13 eine Ausführungsform eines dynamischen Direktzugriffsspeichers veranschaulicht;
-
14 eine andere Ausführungsform eines Rechensystems veranschaulicht;
-
15 eine Ausführungsform eines Betriebsverfahrens für einen Host veranschaulicht;
-
16 eine Ausführungsform eines internen Betriebsverfahrens für eine Speichervorrichtung veranschaulicht; und
-
17 eine Ausführungsform eines Datenserversystems veranschaulicht.
-
DETAILIERTE BESCHREIBUNG
-
1 veranschaulicht eine Ausführungsform eines Rechensystems 10, welches einen Host 100 und eine Speichervorrichtung 200 aufweisen kann. Das Rechensystem 10 kann beispielsweise ein Computer, ein tragbarer Computer, ein ultramobiler Personalcomputer (UPM), eine Workstation, ein Datenserver, ein Netbook, ein persönlicher digitaler Assistent (PDA), ein Webtablet, ein drahtloses Telefon, ein Mobiltelefon, ein Smartphone, ein E-Buch, ein tragbarer Multimediaabspieler (PMP), eine digitale Kamera, ein digitaler Audiorecorder/-Abspieler, ein digitaler Bild-/Video-Recorder/-Abspieler, eine tragbare Spielemaschine, ein Navigationssystem, eine Blackbox, ein 3D-Fernseher, eine Vorrichtung, welche in der Lage ist, Informationen bei einem drahtlosen Umstand zu übertragen und zu empfangen, eine von verschiedenen elektronischen Vorrichtungen, welche ein Heimnetzwerk bilden, eine von verschiedenen elektronischen Vorrichtung, welche ein Computernetzwerk bilden, eine von verschiedenen elektronischen Vorrichtungen, welche ein Telematiknetzwerk bilden, eine Funkfrequenzidentifikation (RFID) oder eine von verschiedenen elektronischen Vorrichtungen, welche ein Rechensystem bilden, sein.
-
Der Host 100 kann einen Gesamtbetrieb des Rechensystems 10 steuern. In einer Ausführungsform kann der Host 100 wenigstens einen Prozessor, eine zentrale Verarbeitungseinheit (CPU), eine Grafikverarbeitungseinheit (GPU), einen Speichercontroller etc. aufweisen. In einer Ausführungsform kann der Prozessor einen Allzweckmikroprozessor, einen Mehrkernprozessor, einen digitalen Signalprozessor (DSP), eine anwendungsspezifische integrierte Schaltung (ASIC) oder eine Kombination davon aufweisen. In einer Ausführungsform kann der Speichercontroller implementiert sein, um die Speichervorrichtung 200 zu steuern.
-
In einer Ausführungsform kann der Host 100 die Speichervorrichtung 200 mit Informationen vorsehen, welche die Bewilligung oder Zurückweisung einer internen Operationszeit basierend auf einer Anforderung der Speichervorrichtung 200 anzeigen. Die interne Operationszeit kann eine Zeit sein, um eine interne Operation der Speichervorrichtung 200 durchzuführen.
-
In einer Ausführungsform kann die interne Operationszeitsbewilligungs-/Zurückweisungsinformation basierend auf dem Typ von Befehl oder Daten übertragen werden oder bestimmt werden. In einer anderen Ausführungsform kann die interne Operationszeitsbewilligungs-/Zurückweisungsinformation durch eine getrennte Leitung zwischen dem Host 100 und der Speichervorrichtung 200 übertragen werden.
-
In 1 ist eine Ausführungsform veranschaulicht, in der der Host 100 eine interne Operationszeit zu der Speichervorrichtung 200 basierend auf einer Anforderung der Speichervorrichtung 200 überträgt. In einer anderen Ausführungsform kann die Hostvorrichtung 100 die interne Operationszeitsbewilligungs-/Zurückweisungsinformation zu der Speichervorrichtung 200 basierend auf einer internen Regel ohne eine Anforderung der Speichervorrichtung 200 übertragen.
-
Die Speichervorrichtung 200 kann mit dem Host 100 verbunden sein, um Daten für eine Operation beziehungsweise einen Betrieb des Host 100 zu speichern. Die Speichervorrichtung 200 kann wenigstens eine eines flüchtigen Speichers, eines nichtflüchtigen Speichers oder einer Kombination davon sein. Beispielsweise kann die Speichervorrichtung 200 ein Dual-in-Line-Speichermodul (DIMM), ein nichtflüchtiges Dual-in-Line-Speichermodul (NVDIMM), ein Festkörperlaufwerk (SSD), ein Universal-Flashspeicher (UFS), eine eingebettete Multimedikarte (eMMC), eine sichere digitale (SD) Karte, ein dynamischer Direktzugriffsspeicher (DRAM), ein statischer RAM (SRAM), ein NAND-Flashspeicher, ein vertikaler NAND-Flashspeicher, ein Phasenübergangs-RAM (PRAM) oder ein resistiver RAM (RRAM) sein.
-
In einer Ausführungsform kann die Speichervorrichtung 200 mit dem Host 100 basierend auf dem Doppeldatenraten(DDR)-Schnittstellenstandard verbunden sein. Beispielsweise kann die Speichervorrichtung 200 mit einer beliebigen von DDRx-Serien (wobei x eine ganze Zahl ist) implementiert sein. Die Speichervorrichtung 200 kann mit dem Host 100 durch verschiedene Arten von Kommunikationsschnittstellen mit Ausnahme der DDR-Schnittstelle verbunden sein. Beispielsweise kann die Kommunikationsschnittstelle dem folgenden Kommunikationsstandard entsprechen: Non-Volatile Memory Express (NVMe), Peripheral Component Interconnect Express (PCIe), Serial AT Attachment (SATA), Small Computer System Interface (SCSI), Serial Attached SCSI (SAS), Universal Storage Bus (USB) Attached SCSI (UAS), Internet Small Computer System Interface (iSCSI), Fiber Channel, oder Fiber Channel over Ethernet (FCoE).
-
In einer Ausführungsform kann die Speichervorrichtung 200 eine interne Operationszeit für eine interne Operation von dem Host 100 anfordern, wenn bestimmt wird, dass die interne Operation gemäß einer internen Regel durchzuführen ist. In einer Ausführungsform kann eine interne Operationsanforderung zu dem Host 100 in dem Typ einer Nachricht übertragen werden.
-
In einer Ausführungsform kann eine Nachricht, welche die interne Operationszeitanforderung hat, zu dem Host 100 über wenigstens einen Datenkanal, wenigstens einen Taktkanal, wenigstens einen Steuerkanal, wenigstens einen dedizierten Nachrichtenkanal zwischen dem Host 100 und der Speichervorrichtung 200 oder eine Kombination davon übertragen werden. Beispielsweise kann, wenn die interne Betriebszeitanforderung durch die Datenkanäle übertragen wird, sie in einer Antwortnachricht, welche einem asynchronen Befehl entspricht, enthalten sein. Der asynchrone Befehl kann einen asynchronen Ereignisanforderungsbefehl aufweisen. Asynchrone Ereignisse können verwendet werden, um eine Software oder einen Controller des Host 100 über einen Status, einen Fehler und Gesundheitsinformationen der Speichervorrichtung 200 zu informieren.
-
Die oben beschriebene interne Operationszeitanforderung kann in dem Typ einer Nachricht übertragen werden. In einer anderen Ausführungsform kann die interne Operationszeitanforderung für den Host 100 in dem Typ eines Signals zum Anfordern einer Auswahl eines Registers, das der internen Operationszeit für die interne Operation entspricht, vorgesehen sein.
-
In einer Ausführungsform kann die Speichervorrichtung 200 implementiert sein, um die interne Operation nach einem Empfangen der internen Operationszeitbewilligungs-/Zurückweisungs-Information des Host 100 durchzuführen. Die interne Operation kann verschiedene Operationen aufweisen, welche beispielsweise einem Auffrischen, einer Zeitwahlkalibrierung, einer Prozess-Spannungs-Temperatur(PVT)-Kompensation, einer Übertragung von internen Daten oder einer anderen Operation zugeordnet sind. In einer Ausführungsform kann die Gesamtheit oder ein Teil der internen Operation gemäß der internen Operationszeitbewilligungs-/Zurückweisungs-Information durchgeführt werden. Was dies betrifft, kann die interne Operationszeitbewilligungs-/Zurückweisungs-Information ferner Informationen über die Ausführung einer Gesamtheit oder eines Teils der internen Operation aufweisen.
-
In dem Rechensystem 10 gemäß einer Ausführungsform kann die Speichervorrichtung 200 direkt die interne Operationszeit für die interne Operation der Speichervorrichtung 200 von dem Host 100 anfordern. Der Host 100 kann eine Befugnis über eine Zeit zu der Speichervorrichtung 200 während der internen Operationszeit basierend auf der Anforderung übertragen. Demzufolge kann es für die Speichervorrichtung 200 möglich sein, die interne Operation ausreichend durchzuführen. Beispielsweise kann der Host 100 die interne Operationszeit für die interne Operation hinsichtlich der Speichervorrichtung 200 bewilligen.
-
2 veranschaulicht eine Ausführungsform der Speichervorrichtung 200 implementiert mit einem Speichermodul. Bezug nehmend auf 2 kann die Speichervorrichtung 200 eine Mehrzahl von DRAMs 211 bis 214 und einen Speichermodulcontroller (RCD) 220 aufweisen. Jeder der DRAMs 211 bis 214 kann Daten DQ unter der Steuerung des Speichermodulcontrollers 220 eingeben und ausgeben. Die Anzahl von DRAMs 211 bis 214 in 2 ist vier, kann jedoch eine unterschiedliche Anzahl in einer anderen Ausführungsform sein.
-
Der Speichermodulcontroller 220 kann einen Befehl und/oder eine Adresse von dem Host 100 empfangen und Eingabe-/Ausgabeoperationen der DRAMs 211 bis 214 steuern. In einer Ausführungsform kann der Speichermodulcontroller 220 eine interne Operationszeitanforderung für eine interne Operation zu dem Host 100 basierend auf der internen Regel senden. In einer Ausführungsform kann der Speichermodulcontroller 220 die interne Operation basierend auf der internen Operationszeitbewilligungs-/Zurückweisungs-Information, welche von dem Host 100 übertragen wird, durchführen.
-
In einer Ausführungsform kann die Speichervorrichtung 200 ferner einen DRAM 215 zur Parität aufweisen. In einer Ausführungsform kann die Speichervorrichtung 200 ferner Datenpuffer DBs aufweisen, um die Daten DQ zwischen dem Host 100 und den DRAMs 211 bis 214 zu puffern. In einer Ausführungsform kann die Speichervorrichtung 200 implementiert sein, um eine DDRx SDRAM-Spezifikation zu erfüllen. Beispielsweise kann die Speichervorrichtung 200 implementiert sein, um eine nächste-Generation-DDR 4-SDRAM-Spezifikation zu erfüllen. Die interne Operationszeit kann beispielsweise in einem Registersatzweg implementiert sein.
-
3 veranschaulicht eine Ausführungsform einer internen Operationszeitanforderung und einer Antwort in dem Rechensystem 10 basierend auf dem Registersatzweg. Bezug nehmend auf 3 kann die Speichervorrichtung 200 einen Registersatz aufweisen, welcher eine Mehrzahl von internen Operationszeiten RT1 bis RTk (wobei k eine natürliche Zahl von zwei oder mehr ist) speichert. Beispielsweise kann eine erste interne Operationszeit RT1 eine Zeit sein, welche 16 Takten entspricht, und eine zweite interne Operationszeit RT2 kann eine Zeit sein, welche 8 Takten entspricht.
-
Der Speichercontroller des Host 100 kann ein Registerauswahlsignal zu der Speichervorrichtung 200 basierend auf der internen Operationszeitanforderung der Speichervorrichtung 200 senden. Das Registerauswahlsignal kann ein Signal zum Auswählen eines Registers unter Registern des Registersatzes sein, welches der internen Operationszeitanforderung entspricht. Beispielsweise kann das Registerauswahlsignal die interne Operationszeitbewilligungs-/Zurückweisungs-Information aufweisen. In einer Ausführungsform kann der Registersatz in dem Speichermodulcontroller 220 in 2 oder in einem unterschiedlichen Ort sein.
-
Das Rechensystem 10 in den 1 bis 3 beschreibt eine Ausführungsform hinsichtlich der internen Operationszeit. In einer anderen Ausführungsform kann das Rechensystem in dem Zusammenhang des Ausgebens einer internen Operationsanfrage und eines internen Operationsbefehls in Antwort auf die interne Operationsanfrage beschrieben sein.
-
4 veranschaulicht eine andere Ausführungsform eines Rechensystems 20, welches einen Host 100a und ein nichtflüchtiges Speichermodul (NVDIMM) 300 aufweisen kann. Der Host 100a kann die interne Operationsanforderung von dem nichtflüchtigen Speichermodul 300 empfangen, einen internen Operationsbefehl IOP basierend auf der internen Operationsanforderung ausgeben und den ausgegebenen internen Operationsbefehl IOP zu dem nichtflüchtigen Speichermodul 300 senden. Der interne Operationsbefehl IOP kann die interne Operationszeit für die interne Operation aufweisen. In einer Ausführungsform kann der interne Operationsbefehl IOP ferner Informationen aufweisen, welche der Bewilligung oder der Zurückweisung der internen Operationsanforderung entsprechen.
-
In einer Ausführungsform kann die interne Operationsanforderung zu dem Host 100a beispielsweise über Datenanschlüsse, Datenstroboskopanschlüsse, Adress-/Befehlsanschlüsse, Steuersignalanschlüsse, Nachrichten-dedizierte Anschlüsse oder eine Kombination davon übertragen werden. In einer Ausführungsform kann der interne Operationsbefehl IOP durch die Befehls-/Adressanschlüsse, für zukünftige Verwendung reservierte (RFU) Anschlüsse oder eine Kombination davon erzeugt werden.
-
Das nichtflüchtige Speichermodul 300 kann die interne Operationsanforderung zu dem Host 100a senden, wenn die interne Operation gemäß der internen Regelung durchzuführen ist. Die interne Operationsanforderung kann beispielsweise in dem Typ einer Nachricht/eines Signals implementiert sein. Beispielsweise kann die interne Operationsanforderung, welche in dem Typ einer Nachricht/eines Signals übertragen wird, die interne Operationszeit für die interne Operation aufweisen.
-
In einer Ausführungsform kann das nichtflüchtige Speichermodul 300 mit dem Host 100a durch die DDRx-Schnittstelle (wobei x eine natürliche Zahl ist) verbunden sein. Beispielsweise kann das nichtflüchtige Speichermodul 300 implementiert sein, um eine nächste-Generation-DDR4-SDRAM-Spezifikation zu erfüllen.
-
In einer Ausführungsform kann das nichtflüchtige Speichermodul 300 mit einem nichtflüchtigen Dual-in-Line-Speichermodul (NVDIMM) implementiert sein, welches den JEDEC-Standard erfüllt. Der NVDIMM kann ein Speichermodul sein, welches Daten auch bei einem unerwarteten Leistungsausfall oder einem Systemfehler aufrechterhält oder auch wenn elektrische Leistung unterbrochen wird, während ein System normal endet. Der NVDIMM kann verwendet werden, um die Leistungsfähigkeit einer Anwendung, eine Zeit, um einen Fehler eines Datensicherheitssystems zu beheben, und die Standhaftigkeit und Zuverlässigkeit des SSD zu verbessern.
-
Der NVDIMM kann verschiedene Formen haben. Eine Ausführungsform des NVDIMM ist eine Byte-adressierbare speicherabgebildete bzw. speichergemappte Vorrichtung, welche bei einer Speichergeschwindigkeit oder nahezu Speichergeschwindigkeit zugreift. Der NVDIMM, welcher den DDR4 SDRAM unterstützt, kann kommerziell durch einen beliebigen einer Mehrzahl von Hardwarelieferanten verwendet werden. Eine andere Ausführungsform des NVDIMM ist ein Flashvorrichtungsmodul, welches auf einem Verbindungskanal ansässig ist. Auf solch einen NVDIMM kann beispielsweise durch einen Treiberblock eines Host zugegriffen werden. Auf eine Flashvorrichtung kann zugegriffen werden, wenn ein Frontendcache-Fehltreffer auftritt. Eine andere Ausführungsform des NVDIMM ist ein Modul, welches alle Tugenden von schnell zugreifbaren DRAMs und einen hochkapazitiven nichtflüchtigen Speicher hat.
-
Das nichtflüchtige Speichermodul 300 kann einen Nachrichtenkanal aufweisen, durch welchen eine interne Operationsanforderungsnachricht zu dem Host 100a übertragen wird. In einer Ausführungsform können ein DQ-Kanal, ein DQS-Kanal, ein Taktkanal, ein Steuersignalkanal oder eine Kombination davon als der Nachrichtenkanal verwendet werden. In einer anderen Ausführungsform kann der Nachrichtenkanal einen dedizierten Kanal für eine Übertragung der internen Operationsanforderungsnachricht haben.
-
In einer Ausführungsform kann die interne Operationsanforderungsnachricht ein Anfordern einer internen Operationszeit von dem nichtflüchtigen Speichermodul 300 aufweisen, welches die interne Operation durchführen wird, sodass der Host 100a für eine vorbestimmte Zeit keinen neuen Befehl zu dem nichtflüchtigen Speichermodul 300 sendet. In einer anderen Ausführungsform kann, auch wenn der Host 100a einen neuen Befehl für eine vorbestimmte Zeit ausgibt, das nichtflüchtige Speichermodul 300, welches einen internen Operationsbefehl empfängt, den neuen Befehl ignorieren.
-
In einer Ausführungsform kann die interne Operationszeit beispielsweise basierend auf der Art einer internen Operation, welche das nichtflüchtige Speichermodul 300 durchführt, variieren. Beispielsweise kann die interne Operationszeit für eine Auffrischoperation ungefähr einige Mikrosekunden sein. Die interne Operationszeit für eine interne Datenübertragungsoperation kann beispielsweise ungefähr einige Hundert Mikrosekunden sein.
-
In einer Ausführungsform kann der Host 100a die interne Operationsanforderung bewilligen oder zurückweisen, wenn er die interne Operationsanforderung empfängt. Beispielsweise kann, wenn der Host 100a die interne Operationsanforderung bewilligt, der Host 100a einen internen Operationsbefehl IOP ausgeben, welcher der internen Operationsanforderung entspricht, und ihn zu dem nichtflüchtigen Speichermodul 300 senden. Beispielsweise kann, wenn der Host 100a die interne Operationsanforderung zurückweist, das nichtflüchtige Speichermodul 300 die interne Operation aufschieben. In einer Ausführungsform kann das nichtflüchtige Speichermodul 300 die interne Operation während der internen Operationszeit ohne einen Interruptbefehl des Host 100a durchführen.
-
5 veranschaulicht eine andere Ausführungsform eines nichtflüchtigen Speichermoduls 300, welches einen ersten und einen zweiten nichtflüchtigen Speicher 310L und 310R, einen ersten und einen zweiten flüchtigen Speicher 320L und 320R, einen ersten und einen zweiten Datenpuffer 330L und 330 und eine Speichersteuerschaltung (MMCD) 330 aufweisen kann.
-
Jeder des ersten und zweiten nichtflüchtigen Speichers 310L und 310R kann wenigstens einen nichtflüchtigen Speicher aufweisen. In einer Ausführungsform kann der wenigstens eine nichtflüchtige Speicher ein NAND-Flashspeicher, ein vertikaler NAND(VNAND)-Flashspeicher, ein NOR-Flashspeicher, ein resistiver Direktzugriffsspeicher (RRAM), ein Phasenübergangsspeicher (PRAM), ein magnetoresistiver Direktzugriffspeicher (MRAM), ein ferroelektrischer Direktzugriffsspeicher (FRAM), ein Spintransferdrehmoment-Direktzugriffsspeicher (STT-RAM) oder ein Thyristor RAM (TRAM) sein.
-
Ferner kann der nichtflüchtige Speicher implementiert sein, um eine dreidimensionale Anordnungsstruktur zu haben. In einer Ausführungsform ist eine dreidimensionale 3D-Speicheranordnung vorgesehen. Die 3D-Speicheranordnung kann monolithisch in einer oder mehreren physikalischen Ebenen von Anordnungen von Speicherzellen, welche eine aktive Fläche über einem Siliziumsubstrat haben und Schaltungen, welche dem Betrieb dieser Speicherzellen zugeordnet sind, gebildet sein, unabhängig davon, ob die zugeordnete Schaltung oberhalb oder innerhalb des Substrats ist. Die zugeordneten Schaltungen sind über oder innerhalb solch eines Substrats. Der Begriff ”monolithisch” kann Schichten von jeder Ebene der Anordnung, welche direkt auf den Schichten jeder darunterliegenden Ebene der Anordnung abgeschieden sind, entsprechen.
-
In einer Ausführungsform weist die 3D-Speicheranordnung vertikale NAND-Stränge auf, welche vertikal orientiert sind derart, dass wenigstens eine Speicherzelle über einer anderen Speicherzelle platziert ist. Die wenigstens eine Speicherzelle kann eine Ladungsfallenschicht aufweisen. Jeder vertikale NAND-Strang kann wenigstens einen Auswahltransistor über Speicherzellen aufweisen. Wenigstens ein Auswahltransistor kann dieselbe Struktur haben wie Speicherzellen und monolithisch zusammen mit Speicherzellen gebildet sein.
-
Die dreidimensionale Speicheranordnung weist eine Mehrzahl von Ebenen auf und hat Wortleitungen oder Bitleitungen, welche innerhalb von Ebenen gemeinsam verwendet werden. Die folgenden Dokumente sind hiermit durch Bezugnahme in Bezug auf beispielhafte Konfigurationen für dreidimensionale Speicheranordnungen miteinbezogen, welche eine Mehrzahl von Ebenen aufweisen, welche durch Samsung Electronic Co. angewandt wird, mit Wortleitungen und/oder Bitleitungen, welche zwischen Ebenen gemeinsam verwendet werden,:
U.S.-Patente Nr. 7 679 133 ,
8 553 466 ,
8 654 587 und
8 559 235 und
U.S. Patentoffenlegungsschrift Nr. 2011/0233648 . Der nichtflüchtige Speicher kann anwendbar sein auf einen Charge-Trapping-Flashspeicher bzw. Ladungsfallen-Flashspeicher (CTF), in welchem eine Isolierschicht als eine Ladungsspeicherschicht verwendet wird, sowie eine Flashspeichervorrichtung, in welcher ein leitfähiges Floating Gate als eine Ladungsspeicherschicht verwendet wird.
-
Jeder des ersten und zweiten flüchtigen Speichers 320L und 320R kann wenigstens ein DRAM aufweisen. In einer Ausführungsform kann das wenigstens eine DRAM mit einem Dual-Port-DRAM implementiert sein. Beispielsweise können erste Ports des wenigstens einen DRAM mit wenigstens einem des ersten und zweiten nichtflüchtigen Speichers 310L und 310R verbunden sein, und zweite Ports davon können mit einem entsprechenden einen des ersten und zweiten Datenpuffers 330L und 330R verbunden sein.
-
Die Speichersteuerschaltung 340 kann implementiert sein, um einen Befehl oder eine Adresse von dem Host 100a zu empfangen, und um einen ersten Befehl/Adresse CAN zum Steuern des ersten und zweiten nichtflüchtigen Speichers 310L und 310R oder einen zweiten Befehl/Adresse CAD zum Steuern des ersten und zweiten flüchtigen Speichers 320L und 320R zu erzeugen.
-
In einer Ausführungsform kann die Speichersteuerschaltung 340 eine interne Operationsanforderung für eine interne Operation ausgeben und sie zu dem Host 100a senden. In einer Ausführungsform kann die Speichersteuerschaltung 340 den internen Operationsbefehl IOP von dem Host 100a empfangen und die interne Operation basierend auf dem empfangenen internen Operationsbefehl IOP durchführen. Der interne Operationsbefehl IOP kann die interne Operationszeit für die interne Operation aufweisen.
-
Das nichtflüchtige Speichermodul 300 in 5 kann wenigstens einen ersten nichtflüchtigen Speicher 310L, wenigstens einen ersten flüchtigen Speicher 320L und erste Datenpuffer 330L aufweisen, welche auf einer linken Seite hinsichtlich der Speichersteuerschaltung 340 angeordnet sind, und wenigstens einen zweiten nichtflüchtigen Speicher 310R, wenigstens einen zweiten flüchtigen Speicher 320R und zweite Datenpuffer 330R, welche auf einer rechten Seite hinsichtlich der Speichersteuerschaltung 340 angeordnet sind. Das nichtflüchtige Speichermodul 300 kann eine unterschiedliche Anordnung von Speichern, Speichersteuerschaltungen, Puffern etc. in einer anderen Ausführungsform haben.
-
6 veranschaulicht eine Ausführungsform der Zeitwahl einer Hostschnittstelle, welche der internen Operationsanforderung des nichtflüchtigen Speichermoduls 300 entspricht. In dieser Ausführungsform kann die interne Operationsanforderung IOP zu dem Host 100a durch eine Hostschnittstelle zwischen dem Host 100a und dem nichtflüchtigen Speichermodul 300 übertragen werden. Die Hostschnittstelle kann beispielsweise ein speicherinterner Kanal sein. In einer Ausführungsform kann die interne Operationsanforderung eine interne Operationszeit, um die interne Operation zu vollenden, oder Information über die interne Operationszeit aufweisen.
-
Wenn eine Nachricht, welche die interne Operationsanforderung aufweist, zu dem Host 100a durch einen Nachrichtenanschluss MSG übertragen wird, können Informationen, welche der internen Operationszeit entsprechen, ebenso zu dem Host 100a gesendet werden. Die Informationen, welche der internen Operationszeit entsprechen, können durch Datenanschlüsse DQ0 bis DQ7 übertragen werden. In einer Ausführungsform können die Informationen, welche der internen Operationszeit entsprechen, durch Befehls-/Adress-Anschlüsse CAs wie beispielsweise einen CKE-Anschluss, einen CS-Anschluss, einen CK-Anschluss oder einen ODT-Anschluss übertragen werden.
-
Die Informationen, welche auf die interne Operationszeit bezogen sind, können selektiv zu dem Host 100a durch ein hin- und herschalten des Nachrichtenanschlusses MSG übertragen werden. In einer Ausführungsform kann eine kontinuierliche Hin- und Herschalt-Frequenz des Nachrichtenanschlusses MSG die interne Operationszeit anzeigen. Beispielsweise kann eine kontinuierliche Hin- und Herschalt-Frequenz des Nachrichtenanschlusses MSG eine Zeit für die interne Operation sein.
-
In einer Ausführungsform kann die interne Operationsanforderung in der Nachricht eine interne Operationsanforderung für alle oder einige Bänke sein. Wenn die interne Operationsanforderung für alle Bänke durch den Host 100a bewilligt ist, kann das nichtflüchtige Speichermodul 300 die interne Operation hinsichtlich aller Bänke durchführen, während der Host 100a scheitert, auf das nichtflüchtige Speichermodul 300 zuzugreifen. Wenn die interne Operationsanforderung für einige der Bänke durch den Host 100a bewilligt ist, kann die interne Operation hinsichtlich nur einer Bank durchgeführt werden, welche durch die interne Operationsanforderung unter einigen der Bänke ausgewählt ist. In diesem Fall kann auf die verbleibenden Bänke anders als die ausgewählte Bank für eine Lese-Schreiboperation zugegriffen werden.
-
In einer Ausführungsform kann, wenn die interne Operationsanforderung und die Informationen, die der internen Operationszeit entsprechen, empfangen werden, der Host 100a bestimmen, ob die interne Operationsanfrage zu bewilligen oder zurückzuweisen ist.
-
Wenn die interne Operationsanforderung bestätigt wird, kann der Host 100a den internen Operationsbefehl IOP ausgeben derart, dass das nichtflüchtige Speichermodul 300 die interne Operation startet. Danach kann der Host 100a keinen neuen Befehl zum Zugreifen auf das nichtflüchtige Speichermodul 300 während der internen Operationszeit ausgeben.
-
Wenn die interne Operationsanforderung zurückgewiesen wird, kann der Host 100a die interne Operationsanforderung durch ein Nichtdurchführen eines internen Operationsbefehls ignorieren und einen Befehl ausgeben, welcher benachrichtigt, die interne Operationsanforderung zurückzuweisen. Das nichtflüchtige Speichermodul 300 kann die Zurückweisungsbenachrichtigung des Host 100a erkennen und die Ausführung der internen Operation zurückstellen oder aufgeben. In einer Ausführungsform kann die interne Operationszeitbewilligungs-/Zurückweisungs-Information nicht in der internen Operationsanforderung des nichtflüchtigen Speichermoduls 300 sein.
-
7 veranschaulicht eine andere Ausführungsform der Zeitwahl der Hostschnittstelle für die interne Operationsanforderung des nichtflüchtigen Speichermoduls 300. In dieser Ausführungsform kann die interne Operationsanforderung in einer Zwei-Operations-Prozedur vorgesehen sein.
-
In einer ersten Operation kann das nichtflüchtige Speichermodul 300 ein Signal zum Anfordern der internen Operation nur zu dem Host 100a durch den Nachrichtenkanal MSG senden und interne Operationszeit-verbundene Informationen (Zeitinformationen) in einem Pufferbereich des nichtflüchtigen Speichermoduls 300 speichern.
-
In einer zweiten Operation kann der Host 100a den Pufferbereich lesen, um einen Lesebefehl zum Extrahieren der internen Operationszeit für die interne Operation auszugeben. In einer Ausführungsform kann der Host 100a den internen Operationsbefehl IOP basierend auf gelesenen Zeitinformationen ausgeben. Danach kann das nichtflüchtige Speichermodul 300 die interne Operation während der internen Operationszeit basierend auf dem internen Operationsbefehl IOP durchführen.
-
Ebenso gibt in der zweiten Operation der Host 100a einen Lesebefehl zum Extrahieren der internen Operationszeit des Pufferbereichs aus. In einer anderen Ausführungsform kann das nichtflüchtige Speichermodul 300 interne Operationszeitbewilligungs-/Zurückweisungs-Informationen, welche in dem Pufferbereich gespeichert sind, basierend auf dem internen Operationsbefehl IOP des Host 100a lesen und die interne Operation für die gelesene interne Operationszeit durchführen.
-
8 veranschaulicht eine andere Ausführungsform eines Rechensystems, welches zwei Speichermodule aufweist, welche mit einem Speicherkanal verbunden sind. Bezug nehmend auf 8 kann ein Host mit einem ersten und zweiten Speichermodul DIMM1 und DIMM2 durch einen Speicherkanal CH verbunden sein. Jedes des ersten und zweiten Speichermoduls DIMM1 und DIMM2 kann die interne Operation durchführen. Zur beschreibenden Zweckmäßigkeit wird untenstehend angenommen, dass das zweite Speichermodul DIMM2 die interne Operation durchführt.
-
9 veranschaulicht eine Ausführungsform der Zeitwahl des ersten und zweiten Speichermoduls DIMM1 und DIMM2, wenn das zweite Speichermodul DIMM2 des Rechensystems in 8 die interne Operation durchführt.
-
Bezug nehmend auf die 8 und 9 kann das zweite Speichermodul DIMM2 die interne Operation während der internen Operationszeit basierend auf dem internen Operationsbefehl IOP durchführen. Die interne Operation kann eine Datenübertragungsoperation sein, welche in dem zweiten Speichermodul DIMM2 durchgeführt wird. Ein Host kann einen Zugriff auf das zweite Speichermodul DIMM2 verbieten, während die interne Operation durchgeführt wird. Auch wenn der Host nicht auf das zweite Speichermodul DIMM2 zugreift, kann er auf das erste Speichermodul DIMM1 eines Leerlaufzustandes zugreifen. Beispielsweise kann in 9 das erste Speichermodul DIMM1 sequenziell einen Vorladebefehl PRE, einen Aktivbefehl ACT und einen gelesene(n) Befehl/Adresse RD empfangen und Daten D0 bis D7, welche dem gelesene(n) Befehl/Adresse RD entsprechen, ausgeben. Danach kann das erste Speichermodul DIMM1 fortfahren, eine nächste Leseoperation durchzuführen.
-
Das Rechensystem kann die interne Operation des zweiten Speichermoduls DIMM2 nach einer Datenkommunikation zwischen dem Host und dem ersten Speichermodul DIMM1 verbergen. Da die interne Operation des zweiten Speichermoduls DIMM2 verborgen ist, kann die Leistungsfähigkeit des Systems verbessert werden.
-
10 veranschaulicht eine Ausführungsform eines internen Operationsbefehls, der durch einen Host eines Rechensystems ausgegeben wird. Bezug nehmend auf 10 kann der Host interne Operationsbefehle IOPA und IOPB, wenn er die interne Operation bewilligt, basierend auf der internen Operationsanforderung des Speichermoduls DIMM/des nichtflüchtigen Speichermoduls NVDIMM ausgeben. Der interne Operationsbefehl IOPA kann die interne Operation für alle Bänke des Speichermoduls DIMM/des nichtflüchtigen Speichermoduls NVDIMM befehlen. Der zweite interne Operationsbefehl IOPB kann die interne Operation für eine einzelne Bank des Speichermoduls DIMM/des nichtflüchtigen Speichermoduls NVDIMM befehlen.
-
In einer Ausführungsform können eine interne Allbankoperation und eine interne Einzelbankoperation unter Verwendung eines Adressanschlusses wie in 10 unterschieden werden. In einer Ausführungsform können die internen Operationsbefehle IOPA und IOPB aus einer spezifischen Kombination von Befehls-/Adressanschlüssen erzeugt werden. Solche Kombinationen können für die reservierte zukünftige Nutzung (RFU) eines typischen DDR4 SDRAM reserviert werden. In einer Ausführungsform können Befehls-/Adressanschlüsse, welche mit den internen Operationsbefehlen IOPA und IOPB verbunden sind, CKE, CS, CAS, RAS, ACT, eine Bankadresse und Adressanschlüsse aufweisen.
-
In einer Ausführungsform können die internen Operationsbefehle IOPA und IOPB eine interne Operationszeit aufweisen, welche gemäß einem programmierten Wert, welcher an die Adressanschlüsse angelegt wird, variiert. Beispielsweise kann der programmierte Wert programmiert werden, um Adressanschlüssen A0 bis A9 zu entsprechen.
-
In den 8 und 9 verbindet ein Rechensystem zwei Speichermodule DIMM1 und DIMM2, welche dieselben sein können wie das andere, mit einem Speicherkanal. In einer anderen Ausführungsform kann das Rechensystem das Speichermodul DIMM und das nichtflüchtige Speichermodul NVDIMM mit einem Speicherkanal verbinden.
-
11 veranschaulicht eine Ausführungsform eines Serversystems. Bezug nehmend auf 11 kann das Rechensystem das Speichermodul DIMM und das nichtflüchtige Speichermodul NVDIMM mit einem Speicherkanal verbinden. Der Host kann auf das Speichermodul DIMM zugreifen, während die oben beschriebene interne Operation auf dem nichtflüchtigen Speichermodul NVDIMM durchgeführt wird, und umgekehrt. Beispielsweise kann der Host auf das nichtflüchtige Speichermodul NVDIMM zugreifen, während die oben beschriebene interne Operation auf dem Speichermodul DIMM durchgeführt wird.
-
In dem Rechensystem in 11 sind das Speichermodul DIMM und das nichtflüchtige Speichermodul NVDIMM mit einem Speicherkanal verbunden. In einer Ausführungsform weist das Rechensystem das Speichermodul DIMM und das nichtflüchtige Speichermodul NVDIMM jeweils mit zwei Speicherkanälen verbunden auf.
-
12 veranschaulicht eine andere Ausführungsform eines Rechensystems. Bezug nehmend auf 12 kann der Host mit dem Speichermodul DIMM durch einen ersten Kanal CH1 und mit dem nichtflüchtigen Speichermodul NVDIMM durch einen zweiten Kanal CH2 verbunden sein. Der Host kann auf das Speichermodul DIMM zugreifen, während die oben beschriebene interne Operation auf dem nichtflüchtigen Speichermodul NVDIMM durchgeführt wird. Diese Ausführungsform kann beispielsweise auf einen DRAM anwendbar sein, welcher in Chipform implementiert ist anstelle einer Speichermodulform.
-
13 veranschaulicht eine Ausführungsform eines DRAM 400, welcher eine Speicherzellanordnung 410 und einen Auffrischcontroller 420 aufweisen kann. Die Speicherzellanordnung 410 kann eine Mehrzahl von DRAM-Zellen, jeweils an Schnittstellen von Wortleitungen und Bitleitungen angeordnet, aufweisen. Der Auffrischcontroller 420 kann eine Auffrischoperation der DRAM-Zellen durchführen. In einer Ausführungsform kann der Auffrischcontroller 420 die Auffrischoperation basierend auf einem Auffrischbefehl des Host oder der externen Vorrichtung durchführen.
-
In einer Ausführungsform kann der Auffrischcontroller 420 eine interne Operationszeit von dem Host/der externen Vorrichtung anfordern, wenn die interne Operation durchzuführen ist. Der Host/die externe Vorrichtung kann eine interne Operationszeitbewilligungs-/Zurückweisungs-Information zu dem Auffrischcontroller 420 basierend auf der internen Operationszeitanforderung senden. Der Auffrischcontroller 420 kann die interne Operationszeitbewilligungs-/Zurückweisungs-Information empfangen, um die Auffrischoperation während der internen Operationszeit durchzuführen. In einer Ausführungsform kann der Auffrischcontroller 420 die Auffrischoperation hinsichtlich aller oder einiger Bänke durchführen. Diese Ausführungsform kann beispielsweise auf einen 3D-Xpoint-Speicher anwendbar sein, in welchem der elektrische Widerstand als ein Bit verwendet wird.
-
14 veranschaulicht eine Ausführungsform eines Rechensystems 40, welches einen Prozessor 41, ein Speichermodul (DIMM) 42 und einen nichtflüchtigen Speicher (NVM) 43 aufweisen kann. Der Prozessor 41 kann das Speichermodul 42 und den nichtflüchtigen Speicher 43 steuern. In einer Ausführungsform kann der Prozessor 41 einen internen Operationsbefehl basierend auf einer internen Operationsanforderung des Speichermoduls 42 ausgeben.
-
Das Speichermodul 42 kann mit dem Prozessor 41 durch die DDR-Schnittstelle verbunden sein. Das Speichermodul 42 kann die interne Operationsanforderung zu dem Prozessor 41 senden, wenn die interne Operation durchzuführen ist. Ebenso kann das Speichermodul 42 implementiert sein, um die interne Operation basierend auf einem internen Operationsbefehl von dem Prozessor 41 durchzuführen.
-
Der nichtflüchtige Speicher 43 kann mit dem Prozessor 41 durch die DDR-T(Transaktions)-Schnittstelle verbunden sein. In diesem Fall kann das Speichermodul 42 eine Cachefunktion des nichtflüchtigen Speichers 43 durchführen. In einer Ausführungsform kann der nichtflüchtige Speicher 43 ein 3D-Xpoint-Speicher sein. Diese Ausführungsform ist beispielsweise auf die interne Operation des nichtflüchtigen Speichers 43 anwendbar.
-
15 veranschaulicht eine Ausführungsform eines Verfahrens zum Betreiben eines Host. In diesem Verfahren kann der Host die interne Operationszeitanforderung zum Durchführen der internen Operation von verschiedenen Arten von Speichervorrichtungen (DIMM, NVDIMM, DRAM, NVM, SSD, eMMC, SD-Karte, UFS etc.), welche mit einem Speicherkanal verbunden sind, empfangen (S110). Der Host kann die interne Operation (beispielsweise eine Speicheroperation) basierend auf der internen Operationszeitanforderung bewilligen oder zurückweisen. Der Host kann einen internen Operationsbefehl ausgeben, welche der internen Operationszeitanforderung entspricht. Der ausgegebene interne Operationsbefehl kann eine interne Operationszeit aufweisen (S120). Der ausgegebene interne Operationsbefehl kann zu einer Speichervorrichtung übertragen werden, und die Speichervorrichtung kann die interne Operation während der internen Operationszeit basierend auf dem internen Operationsbefehl durchführen.
-
16 veranschaulicht eine Ausführungsform eines Verfahrens zum Betreiben einer Speichervorrichtung. Bezug nehmend auf die 15 bis 16 kann in diesem Verfahren die Speichervorrichtung gemäß einer internen Regelung bestimmen, ob die interne Operation durchzuführen ist, und kann die interne Operationszeitanforderung für die interne Operation zu dem Host senden (S210). Die interne Operationszeitanforderung kann zu dem Host in verschiedenen Formen, beispielsweise Nachrichtenform oder Signalform übertragen werden. Beispielsweise kann die Speichervorrichtung implementiert sein, um eine Nachricht, welche die interne Operationszeitanforderung aufweist, zu dem Host zu senden.
-
Danach kann die Speichervorrichtung den internen Operationsbefehl, welcher Informationen aufweist, welche die Bewilligung oder Zurückweisung der internen Operationszeit aufweisen, von dem Host empfangen (S220). Die Speichervorrichtung kann eine Gesamtheit oder einen Teil der internen Operation basierend auf dem internen Operationsbefehl durchführen (S230).
-
In einer Ausführungsform kann, wenn der interne Operationsbefehl Information aufweist, welche die Bewilligung der internen Operationszeit anzeigt, die Speichervorrichtung einen neuen Befehl, welcher durch den Host ausgegeben wird, ignorieren, während er die interne Operation durchführt. In einer Ausführungsform kann, wenn der interne Operationsbefehl Information aufweist, welche die Zurückweisung der internen Operationszeit anzeigt, die Speichervorrichtung einen neuen Befehl, welcher durch den Host ausgegeben wird, empfangen. Die Speichervorrichtung kann einen neuen Befehl, welcher durch den Host ausgegeben wird, empfangen und puffern, während er die interne Operation durchführt. Die Speichervorrichtung kann zuerst einen neuen Befehl von dem Host nach dem Halten der internen Operation basierend auf dem neuen Befehl verarbeiten. Diese Ausführungsform kann beispielsweise für einen Datenserver anwendbar sein.
-
17 veranschaulicht eine Ausführungsform eines Datenserversystems 50, welches ein darauf bezogenes Datenbankverwaltungssystem (RDBMS) 51, einen Cacheserver 52 und einen Anwendungsserver 53 aufweisen kann. Der Cacheserver 52 kann Schlüssel- und Wertepaare aufrechterhalten und löschen, welche unterschiedlich voneinander sind, basierend auf einer Deaktiviernachricht von dem Datenbankverwaltungssystem 51. Wenigstens eines des darauf bezogenen Datenbankverwaltungssystems 51, des Cacheservers 52 oder des Anwendungsservers 53 können mit dem Host implementiert sein, dem Speichermodul DIMM, dem nichtflüchtigen Speichermodul NVDIMM, dem DRAM oder den nichtflüchtigen Speicher wie unter Bezugnahme auf die 1 bis 16 beschrieben.
-
Die Verfahren, Prozesse und /Operationen, welche hierin beschrieben sind, können durch Code oder Befehle, welche durch einen Computer, Prozessor, Controller oder eine andere Signalverarbeitungsvorrichtung auszuführen sind, durchgeführt werden. Der Computer, Prozessor, Controller oder die andere Signalverarbeitungsvorrichtung können diese sein, welche hierin beschrieben sind oder eine zusätzlich zu den Elementen, welche hierin beschrieben sind. Da die Algorithmen, welche die Basis der Verfahren (oder Operationen des Computers, des Prozessors, des Controllers oder der anderen Signalverarbeitungsvorrichtung) bilden, im Detail beschrieben sind, können der Code oder Befehle zum Implementieren der Operationen der Verfahrens-Ausführungsformen den Computer, Prozessor, Controller oder eine andere Signalverarbeitungsvorrichtung in einen Spezialzweckprozessor zum Durchführen der Verfahren, welcher hierin beschrieben sind, umwandeln.
-
Die Controller, Prozessoren und andere Verarbeitungsmerkmale der Ausführungsformen, welche hierin offenbart sind, können in einer Logik implementiert sein, welche beispielsweise Hardware, Software oder beides aufweisen kann. Wenn wenigstens teilweise in Hardware implementiert, können die Controller, Prozessoren oder andere Verarbeitungsmerkmale beispielsweise eine beliebige eine einer Vielzahl von integrierten Schaltungen sein, einschließlich jedoch nicht beschränkt auf eine anwendungsspezifische integrierte Schaltung, ein feldprogrammierbares Gatearray, eine Kombination von Logikgates, ein Ein-Chip-System, ein Mikroprozessor oder ein anderer Typ von Verarbeitungs- oder Steuerschaltung.
-
Wenn wenigstens teilweise in Software implementiert, können die Controller, Prozessoren und andere Verarbeitungsmerkmale, beispielsweise einen Speicher oder eine andere Speichervorrichtung zum Speichern von Code oder Befehlen, welche auszuführen sind, beispielsweise durch einen Computer, Prozessor, Mikroprozessor, Controller oder eine andere Signalverarbeitungsvorrichtung, aufweisen. Der Computer, Prozessor, Mikroprozessor, Controller oder die andere Signalverarbeitungsvorrichtung können diese sein, welche hierin beschrieben sind oder eine zusätzlich zu den Elementen, welche hierin beschrieben sind. Da die Algorithmen, welche die Basis der Verfahren bilden (oder Operationen des Computers, Prozessors, Mikroprozessors, Controllers oder andere Signalverarbeitungsvorrichtung) im Detail beschrieben sind, können der Code oder die Befehle zum Implementieren der Operationen der Verfahrens-Ausführungsformen den Computer, Prozessor, Controller oder andere Signalverarbeitungsvorrichtung in einen Spezialzweckprozessor zum Durchführen der Verfahren, welche hierin beschrieben sind, umwandeln.
-
In Übereinstimmung mit einer oder mehrerer der vorstehend erwähnten Ausführungsformen kann eine Speichervorrichtung direkt eine interne Operationszeit für eine interne Operation der Speichervorrichtung von einem Host anfordern, und der Host kann Autorität für eine Zeit zu der Speichervorrichtung während der internen Operationszeit basierend auf der Anforderung übertragen. Demzufolge kann es für die Speichervorrichtung möglich sein, die interne Operation ausreichend durchzuführen.
-
Beispielhafte Ausführungsformen sind hierin offenbart worden, und obwohl spezifische Begriffe eingesetzt werden, werden sie verwendet und sind zu interpretieren in einem generischen und beschreibenden Sinn ausschließlich und nicht zum Zweck der Beschränkung. In einigen Beispielen können Merkmale, Charakteristiken und/oder Elemente, welche in Verbindung mit einer bestimmten Ausführungsform beschrieben sind, einzeln oder in Kombination mit Merkmalen, Charakteristiken und/oder Elementen, welche in Verbindung mit anderen Ausführungsformen beschrieben sind, verwendet werden, solange nicht anderweitig angezeigt. Demzufolge wird verstanden werden, dass verschiedene Änderungen in der Form und den Details getätigt werden können, ohne vom Gedanken und dem Umfang der Ausführungsformen, welche in den Ansprüchen erläutert sind, abzuweichen.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- KR 10-2016-0061012 [0001]
- US 7679133 [0059]
- US 8553466 [0059]
- US 8654587 [0059]
- US 8559235 [0059]
- US 2011/0233648 [0059]
