DE102012104474A1 - Speichervorrichtung - Google Patents

Speichervorrichtung Download PDF

Info

Publication number
DE102012104474A1
DE102012104474A1 DE102012104474A DE102012104474A DE102012104474A1 DE 102012104474 A1 DE102012104474 A1 DE 102012104474A1 DE 102012104474 A DE102012104474 A DE 102012104474A DE 102012104474 A DE102012104474 A DE 102012104474A DE 102012104474 A1 DE102012104474 A1 DE 102012104474A1
Authority
DE
Germany
Prior art keywords
semiconductor memory
memory device
chip
memory
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012104474A
Other languages
English (en)
Inventor
Choong-Sun Shin
Joo-Sun Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102012104474A1 publication Critical patent/DE102012104474A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

Eine Halbleiter-Speichervorrichtung (100, 200, 300, 500) weist eine Mehrzahl von auf einem Chip gebildeten Speicherbereichen (120) auf, wobei jeder der Speicherbereiche (120) eine Mehrzahl von flüchtigen Speicherzellen aufweist, die eine Dichte oder Kapazität von 2^K Bits aufweisen, wobei K eine Ganzzahl größer oder gleich 0 darstellt, und eine Mehrzahl von Eingangs-/Ausgangs-(E/A)-Anschlussvorrichtungen (E/A_1–E/A_k) zum Eingeben und Ausgeben von Daten der flüchtigen Speicherzellen aufweist und mindestens einen Randbereich (140, 540), der einen Schreib-Vorgang zum Schreiben von Daten in die Speicherbereiche (120) steuert, und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen (120), die auf einen Befehl und eine Adress-Eingabe von außen zurückzuführen ist, aufweist. Somit entspricht eine vollständige Dichte oder Gesamtdichte der Speicherbereiche (120) einer Nicht-Normdichte (oder ”Übergangs-”)Dichte, so dass die Halbleiter-Speichervorrichtung (100, 200, 300, 500) eine Übergangs-Dichte aufweisen kann.

Description

  • QUERVERWEIS AUF VERWANDTE ANMEDLUNG(EN)
  • Diese Patentanmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 61/490,835, eingereicht am 27. Mai 2011 bei dem USPTO, und der koreanischen Patentanmeldung Nr. 10-2011-0117380 , eingereicht am 11. November 2011 bei dem koreanischen Patentamt (KIPO), deren Offenlegungen durch Bezugnahme in vollem Umfang hierin aufgenommen werden.
  • HINTERGRUND
  • Beispielhafte Ausführungsformen beziehen sich allgemein auf eine integrierte Schaltungs-Speichervorrichtung. Insbesondere beziehen sich die Ausführungsformen der erfinderischen Idee auf eine Speichervorrichtung einer integrierten Schaltung mit einer Mehrzahl flüchtiger Speicherzellen.
  • Weil auf Grund von technologischen Fortschritten eine Verfahrensoptimierung durchgeführt wurde, hat eine Dichte (zum Beispiel die Speicherzellenanzahl) eines Dynamischen Direktzugriffsspeichers (DRAM) (zum Beispiel 4 Gb, 8 Gb, 16 Gb, 32 Gb, 64 Gb, ...) mit 2^M (wobei hier M eine positive Ganzzahl darstellt) zugenommen. Eine Dichte der DRAM-Vorrichtung kann durch Erhöhen der Anzahl der Zeilen-Adressen, Erhöhen der Anzahl von Spalten-Adressen und/oder Erhöhen der Anzahl von Bank-Adressen erhöht werden. Wenn jedoch die Grenzen der Verfahrensoptimierung erreicht werden, kann es für die herkömmlichen Verfahren schwierig sein, eine Dichte (zum Beispiel die Speicherzellenanzahl) der DRAM-Vorrichtung um das Doppelte innerhalb der Generationen zu erhöhen.
  • KURZFASSUNG
  • Einige beispielhafte Ausführungsformen stellen eine integrierte Schaltungs-Speichervorrichtung mit einer Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0, und M, N und O sind voneinander verschieden) bereit.
  • Einige beispielhafte Ausführungsformen stellen ein integriertes Schaltungs-Speichergehäuse mit einer Mehrzahl von Halbleiter-Speichervorrichtungen mit einer ”Übergangs-”Dichte auf.
  • Einige beispielhafte Ausführungsformen stellen ein Verfahren zum Erhöhen einer Dichte einer integrierten Schaltungs-Speichervorrichtung bereit, wobei die Halbleiter-Speichervorrichtung eine ”Übergangs-”Dichte aufweist.
  • Gemäß einigen beispielhaften Ausführungsformen weist eine integrierte Schaltungs-Speichervorrichtung eine Mehrzahl von Speicherbereichen auf dem gleichen Speicherchip auf. Jeder der Speicherbereiche hat jeweils eine in den Einheiten Bits bestimmte Speicherkapazität und eine Speicherkapazitätssumme der jeweiligen Speicherbereiche auf dem gleichen Speicherchip kann nicht als eine Potenz von 2 ausgedrückt werden. Die Vorrichtung umfasst ferner mindestens einen Randbereich, der derart konfiguriert ist, dass er die Lese- oder Schreib-Vorgänge für die Mehrzahl von Speicherbereiche steuert, die durch Adress- und Befehlssignale ansprechbar sind, die von einer externen Speicher-Steuereinheit empfangen werden.
  • Bei einigen beispielhaften Ausführungsformen kann die Mehrzahl von Speicherbereichen aufweisen: Einen ersten Speicherbereich mit einer Mehrzahl von ersten Speicherzellen mit einer ersten Speicherkapazität von 2^M Bits (wobei M eine Ganzzahl größer oder gleich Null darstellt) und einer Mehrzahl von ersten Eingangs-/Ausgangs-Anschlussvorrichtungen, die mit den Speicherzellen verbunden sind; und einen zweiten Speicherbereich mit einer Mehrzahl von zweiten Speicherzellen mit einer zweiten Speicherkapazität von 2^N Bits (wobei N eine Ganzzahl größer oder gleich null darstellt und N nicht gleich M ist) und einer Mehrzahl von zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen, die mit den Speicherzellen verbunden sind. Eine Summe der ersten Speicherkapazität und der zweiten Speicherkapazität entspricht nicht einer Potenz von 2.
  • Bei einigen beispielhaften Ausführungsformen kann die Vorrichtung ferner einen E/A-Verbindungsblock aufweisen, der derart konfiguriert ist, dass er die ersten und/oder zweiten Eingabe/Ausgabe-Anschlussvorrichtungen mit Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen des gleichen Speicherchips verbindet.
  • Bei einigen beispielhaften Ausführungsformen kann eine Menge der Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen keine Potenz von 2 sein.
  • Bei einigen beispielhaften Ausführungsformen kann eine Menge der Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen einer Summe aus einer Menge der ersten und zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen entsprechen, und die E/A-Anschlussblock kann derart konfiguriert sein, dass er gleichzeitig mit den ersten und zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen mit den Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen verbunden ist.
  • Bei einigen beispielhaften Ausführungsformen kann eine Menge der Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen einer Menge der ersten Eingangs-/Ausgangs-Anschlussvorrichtungen oder einer Menge der zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen entsprechen, und der E/A-Anschlussblock kann derart konfiguriert sein, dass er wahlweise entweder die ersten Eingangs-/Ausgangs-Anschlussvorrichtungen oder die zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen mit den Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen verbindet, die auf mindestens einem Chip-Auswahlsignal ansprechbar sind.
  • Bei einigen beispielhaften Ausführungsformen kann die integrierte Schaltungs-Speichervorrichtung ein erster Speicherchip in einem Multi-Chip-Speichergehäuse sein. Das Speichergehäuse kann ein monolithisches Gehäuse, ein Multi-Die-Gehäuse oder ein Silizium-Durchkontaktierungs-Multi-Die-Stapelgehäuse sein.
  • Bei einigen beispielhaften Ausführungsformen kann das Multi-Chip-Speichergehäuse ferner einen zweiten Speicherchip mit dem ersten Speicherbereich und dem zweiten Speicherbereich aufweisen. Der E/A-Anschlussblock kann derart konfiguriert sein, dass er gleichzeitig die zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen der ersten und zweiten Speicherchips mit den Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen verbindet, die durch das Chip-Auswahlsignal ansprechbar sind.
  • Bei einigen beispielhaften Ausführungsformen kann das Chip-Auswahlsignal ein erstes Chip-Auswahlsignal sein und der E/A-Anschlussblock kann derart konfiguriert sein, dass er gleichzeitig die zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen der ersten und zweiten Speicherchips mit den Chip-Eingang-/Ausgangs-Anschlussvorrichtungen verbindet, die durch eine logische Verknüpfung des ersten Chip-Auswahlsignals und eines zweiten Chip-Auswahlsignals ansprechbar sind.
  • Bei einigen beispielhaften Ausführungsformen können die Chip-Eingangs-/Ausgangs-Anschlussvorrichtungen erste und zweite Chip-Anschlussvorrichtungen aufweisen, die sich von den ersten Chip-Anschlussvorrichtung unterscheiden, und der E/A-Anschlussblock kann derart konfiguriert sein, dass er gleichzeitig die zweiten Eingangs-/Ausgangs-Anschlussvorrichtungen der ersten und zweiten Speicherchips mit jeweils den ersten und zweiten Chip-Anschlussvorrichtungen verbindet, die durch das Chip-Auswahlsignal ansprechbar sind.
  • Gemäß weiteren beispielhaften Ausführungsformen kann eine Halbleiter-Speichervorrichtung eine Mehrzahl von Speicherbereichen auf einem Chip aufweisen, wobei jeder der Speicherbereiche eine Mehrzahl von flüchtigen Speicherzellen aufweist, die eine Dichte von 2^K Bits aufweisen, wobei K eine Ganzzahl größer oder gleich 0 darstellt und eine Mehrzahl von Eingabe-/Ausgabe-(E/A)-Anschlussvorrichtungen zum Eingeben und Ausgeben von Daten der flüchtigen Speicherzellen aufweisen und mindestens einen Randbereich aufweisen, der einen Schreib-Vorgang zum Schreiben von Daten in die Speicherbereiche und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen basierend auf einem Befehl und einer Adresse von außen steuert. Hierbei entspricht eine Gesamtdichte der Speicherbereiche einer Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N, O und Ganzzahlen größer als oder gleich 0 und M, N und O sind voneinander verschieden).
  • Bei beispielhaften Ausführungsformen können die Speicherbereiche einen ersten Speicherbereich mit einer Mehrzahl von ersten flüchtigen Speicherzellen aufweisen, die eine Dichte von 2^M Bits aufweisen, wobei M eine Ganzzahl größer oder gleich 0 darstellt, und eine Mehrzahl von ersten E/A-Anschlussvorrichtungen zum Eingeben und Ausgeben von Daten der ersten flüchtigen Speicherzellen aufweisen, und einen zweiten Speicherbereich mit einer Mehrzahl von zweiten flüchtigen Speicherzellen aufweisen die eine Dichte von 2^N Bits aufweisen, wobei N eine Ganzzahl größer oder gleich 0 darstellt und N sich von M unterscheidet, und eine Mehrzahl von zweiten E/A-Anschlussvorrichtungen zum Eingeben und Ausgeben von Daten der zweiten flüchtigen Speicherzellen aufweisen.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der ersten E/A-Anschlussvorrichtungen und/oder die Anzahl der zweiten E/A-Anschlussvorrichtungen mit 2^L bezeichnet werden, wobei L eine Ganzzahl größer oder gleich 0 darstellt.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der ersten E/A-Anschlussvorrichtungen der Anzahl der zweiten E/A-Anschlussvorrichtung entsprechen.
  • Bei beispielhaften Ausführungsformen kann sich die Anzahl der ersten E/A-Anschlussvorrichtungen von der Anzahl der zweiten E/A-Anschlussvorrichtungen unterscheiden.
  • Bei beispielhaften Ausführungsformen können der erste Speicherbereich und der zweite Speicherbereich zu der gleichen Bank eines Halbleiter-Speichermoduls gehören.
  • Bei beispielhaften Ausführungsformen können die ersten E/A-Anschlussvorrichtungen und die zweite E/A-Anschlussvorrichtungen gleichzeitig als Chip-E/A-Anschlussvorrichtungen funktionieren.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen einer Summe der Anzahl der ersten E/A-Anschlussvorrichtungen und der Anzahl der zweiten E/A-Anschlussvorrichtungen entsprechen.
  • Bei beispielhaften Ausführungsformen kann der erste Speicherbereich und der zweite Speicherbereich zu verschiedenen Bänken eines Halbleiter-Speichermodul gehören.
  • Bei beispielhaften Ausführungsformen können die ersten E/A-Anschlussvorrichtungen und die zweiten E/A-Anschlussvorrichtungen wahlweise als Chip-E/A-Anschlussvorrichtungen als Antwort auf mindestens ein Chip-Auswahlsignal funktionieren.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen der Anzahl der ersten E/A-Anschlussvorrichtungen oder die Anzahl der zweiten E/A-Anschlussvorrichtungen entsprechen.
  • Bei beispielhaften Ausführungsformen kann ein Halbleiter-Speichergehäuse die Halbleiter-Speichervorrichtung aufweisen.
  • Bei beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse durch ein monolithisches Gehäuse realisiert sein.
  • Bei beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse mit einem Dual-Die-Gehäuse realisiert sein.
  • Bei beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse durch einen Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert sein.
  • Gemäß einigen beispielhaften Ausführungsformen kann ein Halbleiter-Speichergehäuse eine Mehrzahl von Halbleiter-Speichervorrichtungen aufweisen. Hierbei kann jede der Halbleiter-Speichervorrichtungen eine Mehrzahl von auf einem Chip aufgebrachten Speicherbereichen aufweisen, wobei jeder der Speicherbereiche eine Mehrzahl von flüchtigen Speicherzellen aufweist, die eine Dichte von 2^K Bits aufweisen, wobei K eine Ganzzahl größer oder gleich 0 darstellt, und eine Mehrzahl von Eingabe-/Ausgabe-(E/A)-Anschlussvorrichtungen zum Eingeben und Ausgeben von Daten der flüchtigen Speicherzellen aufweisen und mindestens einen Randbereich aufweisen, der einen Schreib-Vorgang zum Schreiben von Daten in den Speicherbereichen und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen basierend auf einem von außen eingegeben Befehl und einem Adresseingang steuert. Hierbei entspricht eine ganze oder Gesamtdichte der Speicherbereiche einer Übergangs-Dichte.
  • Bei beispielhaften Ausführungsformen können die Speicherbereiche einen ersten Speicherbereich mit einer Mehrzahl von ersten flüchtigen Speicherzellen aufweisen, die eine Dichte von 2^M Bits aufweisen, wobei M eine Ganzzahl größer oder gleich 0 darstellt, und eine Mehrzahl von ersten E/A-Anschlussvorrichtungen zum Eingeben und Ausgeben von Daten der ersten flüchtigen Speicherzellen aufweisen, und einen zweiten Speicherbereich mit einer Mehrzahl von zweiten flüchtigen Speicherzellen aufweisen, die einer Dichte von 2^N Bits aufweisen, wobei N eine Ganzzahl größer oder gleich 0 ist und N sich von M unterscheidet, und eine Mehrzahl von zweiten E/A-Anschlussvorrichtungen zum Eingeben und Ausgeben von Daten der zweiten flüchtigen Speicherzellen aufweisen.
  • Bei beispielhaften Ausführungsformen können der erste Speicherbereich und der zweite Speicherbereich zu der gleichen Bank eines Halbleiter-Speichermoduls gehören.
  • Bei beispielhaften Ausführungsformen können die erste E/A-Anschlussvorrichtungen und die zweiten E/A-Anschlussvorrichtungen gleichzeitig als Chip-E/A-Anschlussvorrichtungen funktionieren.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen mit einer Summe der Anzahl der ersten E/A-Anschlussvorrichtungen und der Anzahl der zweiten E/A-Anschlussvorrichtungen entsprechen.
  • Bei beispielhaften Ausführungsformen können der erste Speicherbereich und der zweite Speicherbereich zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören.
  • Bei beispielhaften Ausführungsformen können die ersten E/A-Anschlussvorrichtungen und die zweiten E/A-Anschlussvorrichtungen wahlweise als Chip-E/A-Anschlussvorrichtungen als Antwort auf mindestens ein Chip-Auswahlsignal funktionieren.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen der Anzahl der ersten E/A-Anschlussvorrichtungen oder der Anzahl der zweiten E/A-Anschlussvorrichtungen entsprechen.
  • Bei beispielhaften Ausführungsformen können die Halbleiter-Speichervorrichtungen erste bis (k)-te Halbleiter-Speichervorrichtungen aufweisen, und die ersten bis (k)-ten Halbleiter-Speichervorrichtungen können in einem monolithischen Gehäuse gekoppelt sein.
  • Bei beispielhaften Ausführungsformen können die Halbleiter-Speichervorrichtungen erste bis (k)-te Halbleiter-Speichervorrichtungen aufweisen, und die ersten bis (k)-ten Halbleiter-Speichervorrichtungen können in einem Dual-Die-Gehäuse gekoppelt sein.
  • Bei beispielhaften Ausführungsformen können die Halbleiter-Speichervorrichtungen erste bis (k)-ten Halbleiter-Speichervorrichtungen aufweisen, und die erste bis (k)-ten Halbleiter-Speichervorrichtungen in einem Silizium-Durchkontaktierungs-Dual-Stapelgehäuse gekoppelt sein.
  • Gemäß einigen beispielhaften Ausführungsformen kann ein Verfahren zum Erhöhen der Dichte der Halbleiter-Speichervorrichtung ein Bilden einer Mehrzahl von Speicherbereichen auf einem Chip aufweisen, wobei jeder der Speicherbereiche eine Mehrzahl von flüchtigen Speicherzellen aufweist, die eine Dichte von 2^K Bits aufweisen, wobei K eine Ganzzahl größer oder gleich 0 darstellt, und eine Mehrzahl von E/A-Anschlussvorrichtungen zum Eingeben und Ausgeben von Daten der flüchtigen Speicherzellen und einen Ablaufschritt zum Bestimmen der E/A-Anschlussvorrichtungen der Speicherbereiche der Chip-E/A-Anschlussvorrichtungen des Halbleiter-Speichervorrichtung aufweisen. Hier entspricht eine ganze oder Gesamtdichte der Speicherbereiche einer Übergangs-Dichte.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der E/A-Anschlussvorrichtungen in jedem Speicherbereich mit 2^L ausgedrückt werden, wobei L eine Ganzzahl größer oder gleich 0 darstellt.
  • Bei beispielhaften Ausführungsformen kann der Ablaufschritt zum Bilden der Speicherbereiche auf einem Chip einen Ablaufschritt zum Koppeln der Speicherbereiche auf der gleichen Bank eines Halbleiter-Speichermodul aufweisen.
  • Bei beispielhaften Ausführungsformen kann der Ablaufschritt zum Bestimmen der E/A-Anschlussvorrichtungen der Speicherbereiche als Chip-E/A-Anschlussvorrichtungen einen Ablaufschritt zum gleichzeitigen Betreiben der E/A-Anschlussvorrichtungen der Speicherbereiche als Chip-E/A-Anschlussvorrichtungen aufweisen.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen der Gesamtzahl der E/A-Anschlussvorrichtungen der Speicherbereiche entsprechen.
  • Bei beispielhaften Ausführungsformen kann der Ablaufschritt zum Bilden der Speicherbereiche auf einem Chip einen Ablaufschritt zum Koppeln der Speicherbereiche mit verschiedenen Bänken eines Halbleiter-Speichermoduls aufweisen.
  • Bei beispielhaften Ausführungsformen kann der Ablaufschritt zum Bestimmen der E/A-Anschlussvorrichtungen der Speicherbereiche als Chip-E/A-Anschlussvorrichtungen einen Ablaufschritt zum selektiven Betreiben der E/A-Anschlussvorrichtungen der Speicherbereiche als die Chip-E/A-Anschlussvorrichtungen als Antwort auf mindestens ein Chip-Auswahlsignal aufweisen.
  • Bei beispielhaften Ausführungsformen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen der Anzahl der E/A-Anschlussvorrichtungen des einen Speicherbereichs entsprechen.
  • Daher kann eine Halbleiter-Speichervorrichtung gemäß beispielhaften Ausführungsformen eine Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (wobei M, N und O Ganzzahlen größer oder gleich 0 sind, und M, N und O voneinander verschieden sind) aufweisen. Folglich kann im Vergleich zu herkömmlichen Halbleiter-Speichervorrichtungen die Halbleiter-Speichervorrichtung eine geringere Größe aufweisen und weniger Leistung verbrauchen.
  • Darüber hinaus kann ein Halbleiter-Speichermodul gemäß beispielhaften Ausführungsformen eine Mehrzahl von Halbleiter-Speichervorrichtungen mit einer Nicht-Normdichte oder einer Übergangs-Dichte aufweisen. Folglich kann im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen das Halbleiter-Speichermodul eine geringere Größe aufweisen und weniger Leistung verbrauchen. Somit kann eine Leistungsfähigkeit eines Systems mit dem Halbleiter-Speichergehäuse verbessert werden.
  • Weiterhin können Verfahren gemäß beispielhaften Ausführungsformen verwendet werden, um eine Halbleiter-Speichervorrichtung mit einer ”Übergangs-”Dichte herzustellen.
  • Weitere Vorrichtungen und/oder Herstellensverfahren gemäß einigen Ausführungsformen sind für einen Fachmann bei einer Durchsicht der folgenden Figuren und detaillierten Beschreibung selbstverständlich. Es ist beabsichtigt, dass alle derartige zusätzliche Verfahren und/oder Vorrichtungen in dieser Beschreibung mit aufgenommen werden, die innerhalb des Umfangs der Erfindung liegen und durch die begleitenden Ansprüche geschützt werden.
  • KURZBESCHREIBUNG DER FIGUREN
  • Veranschaulichende und nicht einschränkende Beispielhaften Ausführungsformen werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Figuren klarer ersichtlich werden.
  • Die 1 ist ein Diagramm, das eine integrierte Schaltangs-Speichervorrichtung gemäß beispielhaften Ausführungsformen veranschaulicht.
  • Die 2 ist ein Diagramm, das eine Mehrzahl von Speicherbereichen in einer integrierten Schaltangs-Speichervorrichtung von 1 veranschaulicht.
  • Die 3 ist ein Diagramm, das eine Mehrzahl von Chip Eingabe-/Ausgabe-(E/A)-Anschlussvorrichtungen veranschaulicht, wenn Speicherbereiche der 2 zur gleichen Bank gehören.
  • Die 4 ist ein Blockdiagramm, das eine integrierte Schaltangs-Speichervorrichtung veranschaulicht, wenn Speicherbereiche von 2 zur gleichen Bank gehören.
  • Die 5 ist ein Diagramm, das eine Mehrzahl von Chip-E/A-Anschlussvorrichtungen veranschaulicht, wenn Speicherbereiche von 2 zu verschiedenen Bänken gehören.
  • Die 6 ist ein Blockdiagramm, das eine integrierte Schaltangs-Speichervorrichtung veranschaulicht, wenn Speicherbereiche von 2 zu verschiedenen Bänken gehören.
  • Die 7A ist ein Diagramm, das ein Beispiel für ein Single-Bank-Halbleiter-Speichermodul mit einer integrierten Schaltangs-Speichervorrichtung nach 1 veranschaulicht.
  • Die 7B ist ein Diagramm, welches ein weiteres Beispiel für ein Single-Bank-Halbleiter-Speichermodul mit einer integrierten Schaltungs-Speichervorrichtung nach 1 veranschaulicht.
  • Die 8A ist ein Diagramm, das ein Beispiel eines Multi-Bank-Halbleiter-Speichermoduls mit einer integrierten Schaltkreis-Speichervorrichtung von 1 veranschaulicht.
  • Die 8B ist ein Diagramm, das ein weiteres Beispiel eines Multi-Bank-Halbleiter-Speichermoduls mit einer integrierten Schaltkreis-Speichervorrichtung von 1 veranschaulicht.
  • Die 9 ist ein Diagramm, das eine integrierte Schaltungs-Speichervorrichtung gemäß beispielhaften Ausführungsformen veranschaulicht.
  • Die 10 ist ein Diagramm, das einen integrierten Schaltungs-Speicherbaustein gemäß beispielhaften Ausführungsformen veranschaulicht.
  • Die 11 ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein monolithisches Gehäuse realisiert ist.
  • Die 12 ist ein Diagramm, welches ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein monolithisches Gehäuse realisiert ist.
  • Die 13 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein monolithisches Gehäuse realisiert ist.
  • Die 14 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein monolithisches Gehäuse realisiert ist.
  • Die 15 ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Gehäuse realisiert ist.
  • Die 16 ist ein Diagramm, welches ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Gehäuse realisiert ist.
  • Die 17 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, in dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Gehäuse realisiert ist.
  • Die 18 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Gehäuse realisiert ist.
  • Die 19 ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 von einem Dual-Die-Stapelgehäuse mit einer Silizium-Durchkontaktierung realisiert ist.
  • Die 20 ist ein Diagramm, welches ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 von einem Dual-Die-Stapelgehäuse mit Silizium-Durchkontaktierung realisiert ist.
  • Die 21 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 von einem Dual-Die-Stapelgehäuse mit Silizium-Durchkontaktierung realisiert ist.
  • Die 22 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Stapelgehäuse mit Silizium-Durchkontaktierung realisiert ist.
  • Die 23 ist ein Flussdiagramm, das ein Verfahren zum Erhöhen einer Dichte einer integrierten Schaltungs-Speichervorrichtung gemäß beispielhaften Ausführungsformen veranschaulicht.
  • Die 24 ist ein Flussdiagramm, das ein Beispiel veranschaulicht, bei dem E/A-Anschlussvorrichtungen von Speicherbereichen als Chip-E/A-Anschlussvorrichtungen bestimmt sind, wenn die Speicherbereiche wenigstens mit einer Bank von einem integrierten Schaltungs-Speicherbaustein in 23 gekoppelt sind.
  • Die 25A bis 25F sind Diagramme, die Beispiele eines integrierten Schaltung-Speicherbausteins mit einer Mehrzahl von Halbleiter-Speichervorrichtungen veranschaulichen.
  • Die 26 ist ein Blockdiagramm, das ein Speichersystem gemäß beispielhaften Ausführungsformen veranschaulicht.
  • Die 27 ist ein Blockdiagramm, das ein mobiles System mit einem Speichersystem von 26 veranschaulicht.
  • Die 28 ist ein Blockdiagramm, das ein Computer-System mit einem Speichersystem von 26 veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Verschiedene beispielhafte Ausführungsformen werden im Folgenden ausführlicher in Bezug auf die beigefügten Figuren, in denen einige beispielhaften Ausführungsformen dargestellt sind, beschrieben. Die vorliegende erfinderische Idee kann jedoch in vielen verschiedenen Formen ausgeführt sein und sollte nicht als auf die zuvor dargelegten beispielhaften Ausführungsformen beschränkt aufgefasst werden. Vielmehr sind diese beispielhaften Ausführungsformen vorgesehen, dass diese Offenbarung gründlich und vollständig ist und den Umfang der vorliegenden erfinderischen Idee für den Fachmann vollständig abdeckt. In den Figuren können die Größe und Relativgrößen von Schichten und Bereichen der Klarheit halber übertrieben dargestellt sein. Gleiche Bezugszeichen beziehen sich durchgehend auf gleiche Elemente.
  • Es ist selbstverständlich, dass, obwohl die Begriffe erster, zweiter, dritter usw. hierin verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe beschränkt ist. Diese Begriffe werden verwendet, um ein Element von anderen zu unterscheiden. So könnte ein erstes weiter unten diskutiertes Element ein zweites Element bezeichnet werden, ohne von den Lehren der vorliegenden erfinderischen Idee abzuweichen. Wie hierin verwendet, schließt der Begriff ”und/oder” jede und alle Kombinationen von einem oder mehreren der zugeordneten aufgelisteten Gegenstände mit ein.
  • Es ist selbstverständlich, dass, wenn ein Element als ”verbunden” oder ”gekoppelt” an einem anderen Element bezeichnet wird, es direkt verbunden sein kann oder mit dem anderen Element verbunden sein kann oder dazwischen liegenden Elemente vorhanden sein können. Im Gegensatz dazu, wenn ein Element als ”direkt verbunden” oder ”direkt gekoppelt” an einem anderen Element bezeichnet wird, sind keine dazwischen liegende Elemente vorhanden. Andere Wörter, die verwendet werden, um die Beziehung zwischen Elementen zu beschreiben, sollten in einer ähnlichen Art und Weise (zum Beispiel ”zwischen” versus ”direkt zwischen”, ”angrenzend” versus ”direkt angrenzend”, ”auf” versus ”direkt auf” etc.) interpretiert werden.
  • Die hierin verwendete Fachsprache ist zum Zwecke der Beschreibung bestimmter beispielhafter Ausführungsformen und ist nicht dazu bestimmt, die vorliegende erfinderische Idee zu begrenzen. Wie hierin verwendet, beabsichtigen die Singularformen ”einer/eine/eines” und ”der/die/das” auch die Pluralformen mit einzubeziehen, wenn der Zusammenhang nicht eindeutig etwas anderes angibt. Es ist ferner selbstverständlich, dass die Begriffe ”er/sie/es weist auf” und/oder ”aufweisend”, wenn sie in dieser Beschreibung verwendet werden, die Anwesenheit der angegebenen Merkmale, Zahlen, Ablaufschritte, Operationen, Elemente und/oder Komponenten bestimmen, aber nicht das Vorhandensein oder Hinzufügen von einer oder mehreren anderen Merkmalen, ganzen Zahlen, Ablaufschritten, Operationen, Elemente, Komponenten und/oder Gruppen davon ausschließen.
  • Wenn nicht anders bestimmt, alle haben hier verwendete Begriffe (einschließlich technischen und wissenschaftlichen Begriffe) hierin die gleiche Bedeutung wie sie üblicherweise von einem Fachmann, auf den sich die erfinderische Idee bezieht, verstanden wird. Es sei ferner selbstverständlich, dass Begriffe, wie sie in üblicherweise verwendeten Wörterbüchern bestimmt sind, als eine Bedeutung habend aufgefasst werden, die mit ihrer Bedeutung im Zusammenhang mit dem relevanten Gebiet steht und sie wird nicht in eine idealisierte oder übermäßig formalen Sinn interpretiert werden, wenn dies nicht ausdrücklich hierin bestimmt ist.
  • Die 1 ist ein Diagramm, das eine integrierte Schaltungs-Speichervorrichtung gemäß beispielhaften Ausführungsformen veranschaulicht.
  • In Bezug auf die 1 kann die Halbleiter-Speichervorrichtung 100 eine Mehrzahl von Speicherbereiche 120 und einen Randbereich 140 zur Steuerung der Speicherbereiche 120 aufweisen.
  • Jeder Speicherbereich 120 kann eine Mehrzahl von flüchtigen Speicherzellen aufweisen. Die Anzahl oder Menge der flüchtigen Speicherzellen bezieht sich auf eine Dichte oder Kapazität jedes Speicherbereichs 120. Hier weist jeder Speicherbereich 120 eine ”Norm”-Dichte oder Kapazität von 2^K Bits auf (hierin auch als 2^K Bits angegeben, wobei K eine Ganzzahl größer oder gleich 0 bezeichnet) und eine Dichte von einem Speicherbereich 120 ist von einer Dichte von einem anderen Speicherbereich 120 verschieden. Mit anderen Worten kann eine ”Norm”-Dichte und Kapazität, wie sie hierin verwendet wird, in Bits mit eine Potenz von 2 (zum Beispiel 2^K) ausgedrückt werden. Darüber hinaus können die Speicherbereiche 120 eine Mehrzahl von E/A-Anschlussvorrichtungen E/A_1 bis E/A_k jeweils zum Eingeben/Ausgeben von Daten der flüchtigen Speicherzellen aufweisen. Daher kann die Halbleiter-Speichervorrichtung 100 mit den Speicherbereichen 120 eine ”Übergangs-”Dichte oder Kapazität (zum Beispiel Nicht-Normdichte oder Kapazität) von 2^M + 2^N + 2^O + ... (wobei M, N, und O Ganzzahlen größer oder gleich 0 sind und M, N und O voneinander verschieden) aufweisen, da jeder Speicherbereich 120 eine Mehrzahl von flüchtigen Speicherzellen aufweist, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits aufweisen. Mit anderen Worten kann eine ”Übergangs-”Dichte oder Kapazität, auf die hierin hingewiesen wird, zwei oder mehr Standard-Speicherkapazitäts-Speicherbereiche aufweisen, in denen die Gesamtspeicherkapazität (zum Beispiel die Summe der Standard-Speicherkapazitäten) in Bits der zwei oder mehr Speicherbereiche nicht als eine Potenz von 2 ausgedrückt werden kann.
  • Gemäß einigen beispielhaften Ausführungsformen kann jeder Speicherbereich 120 eine Speicherzellenmatrix-Vorrichtung, eine Leseverstärker-Vorrichtung, eine E/A-Steuersatz usw. aufweisen. Zur Vereinfachung der Beschreibung wird angenommen, dass die Speicherbereiche 120 einen ersten Speicherbereich und einen zweiten Speicherbereich. Aufweisen. In diesem Fall kann der erste Speicherbereich erste flüchtige Speicherzellen aufweisen, die eine Dichte von 2^M Bits aufweisen (hier ist M eine Ganzzahl größer oder gleich 0) und erste E/A-Anschlussvorrichtungen E/A_1 zum Eingeben/Ausgeben von Daten der ersten flüchtigen Speicherzellen aufweisen und der zweite Speicherbereich kann zweite flüchtige Speicherzellen aufweisen, die eine Dichte von 2^N Bits aufweisen (hier ist N eine Ganzzahl größer oder gleich 0 und N unterscheidet sich von M) und zweite E/A-Anschlussvorrichtungen E/A_2 zum Eingeben/Ausgeben von Daten der zweiten flüchtigen Speicherzellen aufweist. Die Anzahl der Speicherbereiche 120 ist hierin beispielhaft beschrieben und somit ist die Anzahl der Speicherbereiche 120 nicht auf 2 beschränkt. Zum Beispiel können die Speicherbereiche 120 mindestens drei Speicherbereiche aufweisen. Bei einer beispielhaften Ausführungsform kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 derart festgelegt werden, dass sie jeweils eine Form von 2^L (hier ist L eine Ganzzahl größer oder gleich 0) aufweisen. Zum Beispiel kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 1, 2, 4, 8, 16, 32, 64, ..., sein und die ersten E/A-Anschlussvorrichtungen E/A_1 können Daten von 1 Bit, 2 Bit, 4 Bit, 8 Bit, 16 Bit, 32 Bit, 64 Bit, ... eingeben/ausgeben. Ebenso kann die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 1, 2, 4, 8, 16, 32, 64, ..., sein und die zweiten E/A-Anschlussvorrichtungen E/A_2 können Daten von 1 Bit, 2 Bit, 4 Bit, 8 Bit, 16 Bit, 32 Bit, 64 Bit, ... eingeben/ausgeben. Da die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 beispielhaft sind, ist die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und die Anzahl der zweiten E/A Anschlussvorrichtungen E/A_2 nicht darauf beschränkt.
  • Im Allgemeinen ist die Anzahl oder Menge der ersten E/A-Anschlussvorrichtungen E/A_1 des ersten Speicherbereichs und die Anzahl oder Menge der zweiten Anschlussvorrichtungen E/A_2 des zweiten Speicherbereichs entsprechend der geforderten Bedingungen bestimmt. Gemäß einigen beispielhaften Ausführungsformen kann jedoch die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 des ersten Speicherbereichs und die Anzahl der zweiten Anschlussvorrichtungen E/A_2 des zweiten Speicherbereichs gemäß einer Dichte jeweils des ersten Speicherbereichs und einer Dichte des zweiten Speicherbereichs bestimmt werden. Bei einer beispielhaften Ausführungsform kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 gleich der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 sein. In diesem Fall kann eine Dichte des ersten Speicherbereichs gleich der Dichte des zweiten Speicherbereichs sein. In einem weiteren Ausführungsbeispiel kann sich die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 von der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 unterscheiden. In diesem Fall kann sich eine Dichte des ersten Speicherbereichs von einer Dichte des zweiten Speicherbereichs unterscheiden.
  • In der Zwischenzeit können in dem Fall, dass der erste Speicherbereich und der zweite Speicherbereich zu der gleichen Bank eines Halbleiter-Speichermoduls gehören, die ersten E/A-Anschlussvorrichtungen E/A_1 und die zweiten E/A-Anschlussvorrichtungen E/A_2 gleichzeitig als Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 100 funktionieren, um Daten des ersten Speicherbereichs und des zweiten Speicherbereichs gleichzeitig einzugeben/auszugeben. Hier kann die Anzahl oder Menge der Chip-E/A-Anschlussvorrichtungen E/A einer Summe der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 entsprechen. Andererseits können in dem Fall, dass der erste Speicherbereich und der zweite Speicherbereich zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören, die ersten E/A-Anschlussvorrichtungen E/A_1 und die zweiten E/A-Anschlussvorrichtungen E/A_2 wahlweise als Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 100 als Antwort auf mindestens ein Chip-Auswahlsignal funktionieren, um wahlweise Daten des ersten Speicherbereichs und des zweiten Speicherbereichs einzugeben/auszugeben. Hierbei kann die Anzahl oder Menge der Chip-E/A-Anschlussvorrichtungen E/A der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 oder der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 entsprechen.
  • Basierend auf einem von außen eingegebenen Befehl CMD und einer Adresse ADDR (zum Beispiel von einer externen Vorrichtung wie zum Beispiel einer Speicher-Steuereinheit empfangen) kann der Randbereich 140 einen Schreib-Vorgang zum Schreiben von Daten in den Speicherbereichen 120 und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen 120 steuern. Für diesen Vorgang kann der Randbereich 140 ein Steuersignal CTL basierend auf einem von außen eingegebenen Befehl CMD und einer Adresse ADDR erzeugen, um gleichzeitig oder wahlweise das Steuersignal CTL den Speicherbereichen 120 bereitzustellen. Somit können die Speicherbereiche 120 basierend auf dem Steuersignal CTL Eingangs-Daten von außerhalb in die internen flüchtigen Speicherzellen schreiben, oder in den internen flüchtigen Speicherzellen gespeicherte Daten auslesen. Gemäß einigen beispielhaften Ausführungsformen kann der Randbereich 140 eine Verknüpfungs-Steuereinheit, eine Adressregister-Vorrichtung, eine Bank-Verknüpfungs-Steuereinheit, eine Zeilendecodervorrichtung, eine Spaltendecodervorrichtung, eine Spalten-Adress-Signalspeichervorrichtung, eine E/A-Daten-Puffer-Vorrichtung usw. aufweisen. Jedoch kann der Randbereich 140 nachfolgend im Detail beschrieben werden. Wie oben beschrieben ist, da ja jeder Speicherbereich 120 eine Dichte (zum Beispiel eine Normdichte) von 2^K Bits (hier ist K eine Ganzzahl größer oder gleich 0) aufweist und sich eine Dichte von einem Speicherbereich 120 von einer Dichte eines anderen Speicherbereichs 120 unterscheidet, kann die Halbleiter-Speichervorrichtung 100 mit den Speicherbereichen 120 eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier, sind M, N, und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen. Darüber hinaus kann die Halbleiter-Speichervorrichtung 100 mit den Speicherbereichen 120 die E/A-Anschlussvorrichtungen (E/A_1 bis E/A_k) der Speicherbereiche 120 als Chip-E/A-Anschlussvorrichtungen E/A aufweisen. Folglich kann die Halbleiter-Speichervorrichtung 100, bei der die Speicherbereiche 120 auf einem Chip aufgebracht sind, eine kleinere Größe aufweisen und weniger Leistung im Vergleich zu herkömmlichen Halbleiter-Speichervorrichtung verbrauchen. Obwohl beschrieben ist, dass die Halbleiter-Speichervorrichtung 100 eine DRAM-Vorrichtung in 1 (zum Beispiel eine flüchtige Halbleiter-Speichervorrichtung) ist, kann die Halbleiter-Speichervorrichtung 100 an eine nicht-flüchtige Halbleiter-Speichervorrichtung angewendet werden. Zum Beispiel kann die Halbleiter-Speichervorrichtung 100 mit einem elektrisch löschbaren, programmierbaren Nur-Lese-Speicher-(EEPROM)-Vorrichtung, einer Flash-Speichervorrichtung, einer Phasenveränderungs-Direktzugriffsspeicher-(PRAM)-Vorrichtung, einer Widerstands-Direktzugriffsspeicher-(RRAM)-Vorrichtung, einer Nano-Floating-Gate-Speicher-(NFGM)-Vorrichtung, einer Polymer-Direktzugriffsspeicher-(PORAM)-Vorrichtung, einer magnetischen Direktzugriffsspeicher-(MRAM)-Vorrichtung, einer ferroelektrischen Direktzugriffsspeicher-(FRAM)-Vorrichtung, etc. aufgebaut sein.
  • Die 2 ist ein Diagramm, das eine Mehrzahl von Speicherbereichen in einer integrierten Schaltungs-Speichervorrichtung von 1 veranschaulicht.
  • In Bezug auf die 2 können die Speicherbereiche 120 erste bis (k)-te Speicherbereiche 122 bis 126 aufweisen. Hierbei sind die ersten bis (k)-ten Speicherbereiche 122 bis 126 auf einem Chip aufgebracht. Zur Vereinfachung der Beschreibung wird angenommen, dass k den Wert 3 hat. Wie oben beschrieben, kann die Halbleiter-Speichervorrichtung 100 mit den ersten bis (k)-ten Speicherbereichen 122 bis 126 eine ”Übergangs-”Dichte aufweisen, weil jeder der ersten bis (k)-ten Speicherbereiche 122 bis 126 eine Mehrzahl von flüchtigen Speicherzellen aufweist, die mit eine Dichte (zum Beispiel Normdichte) von 2^K Bits aufweisen, und sich Dichten der ersten bis (k)-ten Speicherbereiche 122 bis 126 voneinander unterscheiden. Zum Beispiel kann der erste Speicherbereich 122 eine Kapazität von 2^M Gb aufweisen (hier ist M eine Ganzzahl größer oder gleich 0), der zweite Speicherbereich 124 kann eine Kapazität von 2^N Gb (hier ist N eine Ganzzahl größer oder gleich 0 und N ist von M verschieden) aufweisen und der (k)-te Speicherbereich 126 kann eine Kapazität von 2^O Gb (hier ist O eine Ganzzahl größer oder gleich 0 und O unterscheidet sich von M und N) aufweisen. Das heißt, dass der erste Speicherbereich 122 2^(M + 30) erste flüchtige Speicherzellen aufweisen kann, der zweite Speicherbereich 124 2^(N + 30) zweite flüchtige Speicherzellen aufweisen kann und der (k)-te Speicherbereich 126 2^(0 + 30) (k)-te flüchtige Speicherzellen aufweisen. Indessen kann der erste Speicherbereich 122 erste E/A-Anschlussvorrichtungen E/A_1 zum Eingeben/Ausgeben von Daten der 2^(M + 30) ersten flüchtigen Speicherzellen aufweisen, der zweite Speicherbereich 124 kann zweite E/A-Anschlussvorrichtungen E/A_2 zum Eingeben/Ausgeben von Daten der 2^(N + 30) zweiten flüchtigen Speicherzellen aufweisen, und der (k)-te Speicherbereich 126 kann (k)-te E/A-Anschlussvorrichtungen E/A_k zum Eingeben/Ausgeben von Daten der 2^(O + 30) (k)-ten flüchtigen Speicherzellen aufweisen. Bei einer beispielhaften Ausführungsform können in dem Fall, dass der erste Speicherbereich 122, der zweite Speicherbereich 124 und der (k)-te Speicherbereich 126 zu der gleichen Bank eines Halbleiter-Speichermoduls gehören, die ersten E/A-Anschlussvorrichtungen E/A_1, die zweiten E/A-Anschlussvorrichtungen E/A_2 und die (k)-ten E/A-Anschlussvorrichtungen E/A_k gleichzeitig als Chip-E/A-Anschlussvorrichtungen E/A funktionieren, um gleichzeitig Daten des ersten Speicherbereich 122, des zweiten Speicherbereichs 124 und des (k)-ten Speicherbereichs 126 einzugeben/auszugeben. Bei einer weiteren beispielhaften Ausführungsform können in dem Fall, dass der erste Speicherbereich 122, der zweite Speicherbereich 124 und der (k)-te Speicherbereich 126 zu verschiedenen Bänken eines Halbleiter- Speichermodulsgehören, die ersten E/A-Anschlussvorrichtungen E/A_1, die zweiten E/A-Anschlussvorrichtungen E/A_2 und die (k)-ten E/A-Anschlussvorrichtungen E/A_k wahlweise als Chip-E/A-Anschlussvorrichtungen E/A basierend auf mindestens einem Chip-Auswahlsignal funktionieren, um wahlweise Daten des ersten Speicherbereichs 122, des zweiten Speicherbereichs 124 und des (k)-ten Speicherbereichs 126 einzugeben/auszugeben. Somit kann die Halbleiter-Speichervorrichtung 100 mit den ersten bis (k)-ten Speicherbereichen 122 bis 126 eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen, da jeder der ersten bis (k)-ten Speicherbereiche 122 bis 126 eine Dichte (zum Beispiel Normdichte) von 2^K Bits (hier ist K eine Ganzzahl größer oder gleich 0) aufweist und die Dichten der ersten bis (k)-ten Speicherbereiche 122 bis 126 sich voneinander unterscheiden.
  • Die 3 ist ein Diagramm, das eine Mehrzahl von Chip-Eingangs/Ausgangs-(E/A)-Anschlussvorrichtungen veranschaulicht, wenn die Speicherbereiche von 2 zur gleichen Bank gehören.
  • In Bezug auf die 3 können die ersten bis (k)-ten Speicherbereiche 122 bis 126 zu der gleichen Bank eines Halbleiter-Speichermoduls gehören. Zur Vereinfachung der Beschreibung wird angenommen, dass k den Wert 3 aufweist. In diesem Fall können die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k zum Eingeben/Ausgeben von Daten der ersten bis (k)-ten Speicherbereiche 122 bis 126 gleichzeitig als Chip-E/A-Anschlussvorrichtungen PDQ_G1 bis PDQ_Gk funktionieren. Für diesen Vorgang kann die erste bis (k)-te E/A-Anschlussvorrichtung E/A_1 bis E/A_k gleichzeitig mit den Chip-E/A-Anschlussvorrichtungen PDQ_G1 bis PDQ_Gk durch E/A-Verbindungsvorgänge verbunden sein. Zum Beispiel können die ersten E/A-Anschlussvorrichtungen E/A_1 des ersten Speicherbereichs 122 mit den ersten Chip-E/A-Anschlussvorrichtungen PDQ_G1, die zweiten E/A-Anschlussvorrichtungen E/A_2 des zweiten Speicherbereichs 124 mit den zweiten Chip-E/A-Anschlussvorrichtungen PDQ_G2 und die (k)-ten E/A-Anschlussvorrichtungen I/0_k des (k)-ten Speicherbereichs 126 mit den (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_Gk verbunden sein. Gemäß einigen beispielhaften Ausführungsformen kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und (k)-ten E/A-Anschlussvorrichtungen E/A_k jeweils als 2^L (hier ist L eine Ganzzahl größer oder gleich 0) bestimmt sein. Jedoch sind die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und die (k)-ten E/A-Anschlussvorrichtungen E/A_k nicht darauf beschränkt. Zum Beispiel kann die Anzahl der ersten Chip-E/A-Anschlussvorrichtungen PDQ_G1 kann 8 sein, wenn Daten von 8 Bits durch die ersten E/A-Anschlussvorrichtungen E/A_1 eingegeben/ausgegeben werden. Die Anzahl der zweiten Chip-E/A-Anschlussvorrichtungen PDQ_G2 kann 16 sein, wenn Daten von 16 Bits durch die zweiten E/A-Anschlussvorrichtungen E/A_2 eingegeben/ausgegeben werden. Die Anzahl der (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_Gk 32 kann 32 sein, wenn Daten von 32 Bits durch die (k)-ten E/A-Anschlussvorrichtungen E/A_k eingegeben/ausgegeben werden. Die Summe der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und der Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k kann der Summe der Anzahl der ersten Chip-E/A-Anschlussvorrichtungen PDQ_G1, der Anzahl der zweiten Chip-E/A-Anschlussvorrichtungen PDQ_G2 und der Anzahl der (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_Gk entsprechen. Im Allgemeinen werden die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k entsprechend der erforderlichen Bedingungen bestimmt. Jedoch kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k gemäß einer Dichte des ersten Speicherbereichs 122, einer Dichte des zweiten Speicherbereichs 124 und einer Dichte des (k)-ten Speicherbereichs 126 jeweils bestimmt werden. Bei einer beispielhaften Ausführungsform kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k gleichen sein. In einem weiteren Ausführungsbeispiel ist die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k jeweils voneinander verschieden. Obwohl beschrieben wird, dass die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k mit den ersten bis (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_G1 bis PDQ_Gk verbunden sind, sollte selbstverständlich sein, dass die E/A-Verbindungsvorgänge durch verschiedene Arbeitsweisen der ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k als erste bis (k)-te Chip-E/A-Anschlussvorrichtungen PDQ_G1 bis PDQ_Gk realisiert sein können.
  • Die 4 ist ein Blockdiagramm, das eine integrierte Schaltungs-Speichervorrichtung veranschaulicht, wenn Speicherbereiche von 2 zur gleichen Bank gehören.
  • In Bezug auf die 4 kann die Halbleiter-Speichervorrichtung 200 eine Mehrzahl von Speicherbereichen 220 und einen Randbereich 240 zum Steuern der Speicherbereiche 220 aufweisen. Hierbei kann die Halbleiter-Speichervorrichtung 200 eine flüchtige Halbleiter-Speichervorrichtung mit einer Mehrzahl von flüchtigen Speicherzellen sein. Zum Beispiel kann die Halbleiter-Speichervorrichtung 200 einer DRAM-Vorrichtung wie zum Beispiel einer Synchronous Dynamic Random Access Memory-(SDRAM)-Vorrichtung, einer Double Data Rate Synchronous Dynamic Random Access Memory-(DDR-SDRAM)-Vorrichtung, einer Low-Power Double Data Rate-(LPDDR)-Vorrichtung, einer Graphics-Double Data Rate-(GDDR)-Vorrichtung oder einer Rambus-Dynamic-Direktzugriffsspeicher-(RDRAM)-Vorrichtung entsprechen.
  • Die Speicherbereiche 220 können eine Speicherzellenmatrix 222, einen Leseverstärker 224 und einen E/A-Steuersatz 226 aufweisen. Wie oben beschrieben, sind die Speicherbereiche 220 auf einem Chip aufgebracht. Zusätzlich weist jeder der Speicherbereiche 220 eine Mehrzahl von flüchtigen Speicherzellen auf, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits aufweisen (hier ist K eine Ganzzahl größer oder gleich 0). Hierbei unterscheiden sich Dichten der Speicherbereiche 220 voneinander. Folglich kann die Speicherzellenmatrix 222 entsprechend den Speicherbereichen 220 eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen. Basierend auf einem von dem Zeilendecodervorrichtung 244 bereitgestellten Zeilen-Steuersignal CTL_R und einem von der Spaltendecodervorrichtung 246 bereitgestellten Spalten-Steuersignal CTL_C kann die Speicherzellenmatrix 222 Daten in interne flüchtige Speicherzellen schreiben, oder gespeicherte Daten aus den internen flüchtigen Speicherzellen auslesen. Gemäß einigen beispielhaften Ausführungsformen kann die Speicherzellenmatrix 222 eine Mehrzahl von Bankbereichen aufweisen. Der Leseverstärker 224 kann einen Schreib-Vorgang durch äußeres Anlegen eines Dateneingangs an die Speicherzellenmatrix 222 durchführen und kann einen Lese-Vorgang durch Abtasten von in der Speicherzellenmatrix 222 gespeicherten Daten durchführen. Der E/A-Steuersatz 226 kann einen Durchschaltbetrieb für die Dateneingabe von außen und von in der Speicherzellenmatrix 222 gespeicherten Daten durchführen, wenn die Halbleiter-Speichervorrichtung 200 einen Schreib-Vorgang oder einen Lese-Vorgang durchführt.
  • Der Randbereich 240 kann eine Steuerlogik-Vorrichtung 241, eine Adressregister-Vorrichtung 242, eine Bank-Steuerlogik-Vorrichtung 243, eine Zeilendecoder-Vorrichtung 244, eine Spalten-Adress-Auffangregister-Vorrichtung 245, eine Spaltendecoder-Vorrichtung 246 und eine E/A-Daten-Puffer-Vorrichtung 247 aufweisen. Die Steuerlogik 241 kann einen Gesamtbetrieb der Halbleiter-Speichervorrichtung 200 steuern. Zum Beispiel kann die Steuerlogik 241 ein internes Steuersignal ICMD für Schreib-/Lese-Vorgänge der Halbleiter-Speichervorrichtung 200 erzeugen. Gemäß einigen beispielhaften Ausführungsformen kann die Steuerlogik 241 einen Befehlsdecoder 241a aufweisen, der ein Befehl CMD (zum Beispiel eine Speicher-Steuereinheit) von außerhalb decodiert, und ein MODE-Register 241b aufweisen, das eine Betriebsart der Halbleiter-Speichervorrichtung 200 festlegt. Zum Beispiel kann der Befehlsdecoder 241a ein internes Steuersignal ICMD gemäß dem Befehl CMD durch Decodieren eines Schreibfreigabe-Signals/WE, ein Zeilenadress-Strobesignal/RAS, ein Spalten-Adress-Strobesignal/CAS, ein Chip-Auswahlsignal/CS usw. erzeugen. Unterdessen kann die Steuerlogik 241 ferner ein Taktsignal CLK und ein Taktfreigabesignal/CKE empfangen, um die Halbleiter-Speichervorrichtung 200 mit einem synchronen Verfahren zu betreiben. Ferner kann die Steuerlogik 241 einen Aktualisierungsvorgang der Halbleiter-Speichervorrichtung 200 als Antwort auf einen Aktualisierungsbefehl REF steuern. Die Adressregister-Vorrichtung 242 kann eine Adresse ADDR sowie eine Bank-Adresse BANK_ADDR, eine Zeilen-Adresse ROW_ADDR und eine Spalten-Adresse COL_ADDR (zum Beispiel eine Speicher-Steuereinheit) von außen empfangen. Die Adressregister-Vorrichtung 242 kann die Bank-Adresse BANK_ADDR der Bank-Steuerlogik-Vorrichtung 243 bereitstellen, kann die Zeilen-Adresse ROW_ADDR der Zeilendecoder-Vorrichtung 244 bereitzustellen und kann die Spalten-Adresse COL_ADDR der Spaltendecoder-Vorrichtung 246 durch die Spalten-Adress-Auffangregister-Vorrichtung 245 bereitzustellen.
  • Die Bank-Steuerlogik-Vorrichtung 243 kann ein erstes Bank-Steuersignal BCT_R und ein zweites Bank-Steuersignal BCT_C als Antwort auf die Bankadresse BANK_ADDR erzeugen. In dem Fall, dass zum Beispiel die Speicherzellenmatrix 222 eine Mehrzahl von Bank-Matrizen umfasst, kann ein Bank-Zeilendecoder entsprechend der Bankadresse BANK_ADDR aus einer Mehrzahl von Bank-Zeilendecodern in der Zeilendecoder-Vorrichtung 244 als Antwort auf das erste Bank-Steuersignal BCT_R aktiviert werden, und ein Bank-Spaltendecoder kann entsprechend der Bankadresse BANK_ADDR aus einer Mehrzahl von Bank-Spaltendecodern in der Spaltendecoder-Vorrichtung 246 als Antwort auf das zweite Bank-Steuersignal BCT_C aktiviert werden. Die Zeilendecoder-Vorrichtung 244 kann die Zeilen-Adresse ROW_ADDR decodieren, um eine Wort-Leitung entsprechend der Zeilen-Adresse ROW_ADDR zu aktivieren. Zum Beispiel kann die Zeilendecoder-Vorrichtung 244 eine Wort-Leitungs-Treiberschaltungsspannung auf eine Wort-Leitung entsprechend der Zeilen-Adresse ROW_ADDR aufbringen. Die Spalten-Adress-Auffangregister-Vorrichtung 245 kann die Spalten-Adresse COL_ADDR von der Adressregister-Vorrichtung 242 empfangen, um temporär die Spalten-Adresse COL_ADDR zu speichern und kann die Spalten-Adresse COL_ADDR der Spaltendecoder-Vorrichtung 246 bereitzustellen. Gemäß einigen beispielhaften Ausführungsformen kann die Spalten-Adress-Auffangregister-Vorrichtung 242 schrittweise die Spalten-Adresse COL_ADDR in einem Burst-Modus erhöhen. Die Spaltendecoder-Vorrichtung 246 kann mindestens einen Leseverstärker entsprechend der Bankadresse BANK_ADDR und der Spalten-Adresse COL_ADDR durch die E/A-Steuersatz-Vorrichtung 226 aktivieren. Die E/A-Daten-Puffer-Vorrichtung 247 kann eine Pufferoperation für E/A-Datenmengen durchführen.
  • Wie oben beschrieben können die Speicherbereiche 220 die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k zum Eingeben/Ausgeben von Daten der Speicherbereiche 220 aufweisen. Und zwar kann die Speicherzellenmatrix-Vorrichtung 222 eine Mehrzahl von Speicherzellenmatrizen aufweisen, von denen jede jedem der Speicherbereiche 220 entspricht. Darüber hinaus kann auf jede der Speicherzellenmatrizen durch die erste bis (k)-te E/A-Anschlussvorrichtung E/A_1 bis E/A_k zugegriffen werden. Wie in der 4 dargestellt können in dem Fall, dass die Speicherbereiche 220 zu der gleichen Bank eines Halbleiter-Speichermoduls gehören, die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k gleichzeitig mit den ersten bis (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_G1 bis PDQ_Gk durch E/A-Verbindungsvorgänge verbunden werden. Hierbei sollte selbstverständlich sein, dass die E/A-Anschlussoperationen bei verschiedenen Verfahren zum Betreiben der ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k als die ersten bis (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_G1 bis PDQ_Gk realisiert sein können. Folglich können die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k gleichzeitig als die ersten bis (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_G1 bis PDQ_Gk agieren. Zum Beispiel können die ersten E/A-Anschlussvorrichtungen E/A_1 mit den ersten Chip-E/A-Anschlussvorrichtungen PDQ_G1 verbunden sein, die zweiten E/A-Anschlussvorrichtungen E/A_2 mit den zweiten Chip-E/A-Anschlussvorrichtungen PDQ_G2 gekoppelt sein und die (k)-ten E/A-Anschlussvorrichtungen E/A_k mit den (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_Gk verbunden sein. Gemäß einigen beispielhaften Ausführungsformen kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k derart bestimmt werden, dass sie jeweils eine Form von 2^L aufweisen (hier ist L eine Ganzzahl größer oder gleich 0). Jedoch sind die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k nicht darauf beschränkt. Unterdessen kann die Summe der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k der Summe der Anzahl der ersten Chip-E/A-Anschlussvorrichtungen PDQ_G1, der Anzahl der zweiten Chip-E/A-Anschlussvorrichtungen PDQ_G2 und der Anzahl der (k)-ten Chip-E/A-Anschlussvorrichtungen PDQ_Gk entsprechen.
  • Die 5 ist ein Diagramm, das eine Mehrzahl von Chip-E/A-Anschlussvorrichtungen veranschaulicht, wenn Speicherbereiche von 2 zu verschiedenen Bänken gehören.
  • In Bezug auf die 5 können die ersten bis (k)-ten Speicherbereiche 122 bis 126 zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zur Vereinfachung der Beschreibung wird angenommen, dass k den Wert 3 hat. In diesem Fall können die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k zum Eingeben/Ausgeben von Daten der ersten bis (k)-ten Speicherbereiche 122 bis 126 wahlweise als Chip-E/A-Anschlussvorrichtungen PDQ_G als Antwort auf mindestens ein Chip-Auswahlsignal agieren. Für diesen Vorgang werden die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k wahlweise mit den Chip-E/A-Anschlussvorrichtungen PDQ_G durch E/A-Verbindungsvorgänge verbunden sein. Zum Beispiel können die ersten E/A-Anschlussvorrichtungen E/A_1 des ersten Speicherbereichs 122 mit den Chip-E/A-Anschlussvorrichtungen PDQ_G verbunden sein, wenn der erste Speicherbereich 122 als Antwort auf mindestens ein Chip-Auswahlsignal ausgewählt ist, die zweiten E/A-Anschlussvorrichtungen E/A_2 des zweiten Speicherbereichs 124 mit den Chip-E/A-Anschlussvorrichtungen PDQ_G verbunden sein, wenn der zweite Speicherbereich 124 als Antwort auf mindestens ein Chip-Auswahlsignal ausgewählt ist, und die (k)-ten E/A Anschlussvorrichtungen I/0_k des (k)-ten Speicherbereichs 126 mit den Chip-E/A-Anschlussvorrichtungen PDQ_G verbunden sein, wenn der (k)-ten Speicherbereich 126 als Antwort auf mindestens ein Chip-Auswahlsignal ausgewählt ist. Gemäß einigen beispielhaften Ausführungsformen können die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k derart bestimmt sein, dass sie jeweils eine Form von 2^L (hier ist L eine Ganzzahl größer oder gleich 0) aufweisen. Jedoch ist die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die (k)-ten E/A-Anschlussvorrichtungen E/A_k nicht darauf beschränkt. Indessen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen PDQ_G der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, oder der Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k entsprechen. Im Allgemeinen sind die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k entsprechend der erforderlichen Bedingungen bestimmt. Jedoch können die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k gemäß einer Dichte jeweils des ersten Speicherbereichs 122, einer Dichte des zweiten Speicherbereichs 124 und einer Dichte des (k)-ten Speicherbereich 126 bestimmt sein. Bei einer beispielhaften Ausführungsform kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k gleichen sein. In einem weiteren Ausführungsbeispiel kann sich die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k voneinander unterscheiden. Obwohl beschrieben wird, dass die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k mit den Chip-E/A-Anschlussvorrichtungen PDQ_G verbunden sind, sollte es selbstverständlich sein, dass die E/A-Anschlussoperationen durch eine Mehrzahl von Verfahren zum Betrieben der ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k als die Chip-E/A-Anschlussvorrichtungen PDQ_G realisiert sein können.
  • Die 6 ist ein Blockdiagramm, das eine integrierte Schaltungs-Speichervorrichtung veranschaulicht, wenn Speicherbereiche von 2 zu verschiedenen Bänken gehören.
  • In Bezug auf die 6 kann die Halbleiter-Speichervorrichtung 300 eine Mehrzahl von Speicherbereichen 320 und einen Randbereich 340 für die Steuerung der Speicherbereiche 320 aufweisen. Hier kann die Halbleiter-Speichervorrichtung 300 eine flüchtige Halbleiter-Speichervorrichtung mit einer Mehrzahl von flüchtigen Speicherzellen sein. Zum Beispiel kann die Halbleiter-Speichervorrichtung 300 einer DRAM-Vorrichtung wie zum Beispiel einer SDRAM-Vorrichtung, einer DDR-SDRAM-Vorrichtung, ein LPDDR-Vorrichtung, einer GDDR-Vorrichtung, einer RDRAM-Vorrichtung entsprechen.
  • Die Speicherbereiche 320 können eine Speicherzellenmatrix 322, eine Leseverstärker-Vorrichtung 324 und eine E/A-Steuersatz-Vorrichtung 326 aufweisen. Wie oben beschrieben werden die Speicherbereiche 320 auf einem Chip aufgebracht. Zusätzlich weist jeder der Speicherbereiche 320 eine Mehrzahl von flüchtigen Speicherzellen auf, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits aufweisen (hier ist K eine Ganzzahl größer oder gleich 0). Hier unterscheiden sich Dichten der Speicherbereiche 320 voneinander. Folglich kann die Speicherzellenmatrix 322 entsprechend den Speicherbereichen 320 eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen. Der Randbereich 340 kann eine Steuerlogik-Vorrichtung 341, eine Adressregister-Vorrichtung 342, eine Bank-Steuerlogik-Vorrichtung 343, eine Zeilendecoder-Vorrichtung 344, ein Spalten-Adress-Auffangregister-Vorrichtung 345, eine Spaltendecoder-Vorrichtung 346 und eine E/A-Daten-Puffer-Vorrichtung 347 aufweisen. Da die Speicherzellenmatrix-Vorrichtung 322, die Leseverstärker-Vorrichtung 324, die E/A-Steuersatz-Vorrichtung 326, die Steuerlogik-Vorrichtung 341, die Adresseregister-Vorrichtung 342, die Bank-Steuerlogik-Vorrichtung 343, die Zeilendecoder-Vorrichtung 344, die Spalten-Adress-Auffangregister-Vorrichtung 345, die Spalten-Decoder-Vorrichtung 346 und die E/A-Daten-Puffer-Vorrichtung 347 oben beschrieben sind, wird im Folgenden eine wiederholte Beschreibung weggelassen.
  • Die Speicherbereiche 320 können die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k zum Eingeben/Ausgeben von Daten der Speicherbereiche 320 aufweisen. Und zwar kann die Speicherzellenmatrix-Vorrichtung 322 eine Mehrzahl von Speicherzellenmatrizen aufweisen, von denen jede jedem der Speicherbereiche 320 entspricht. Darüber hinaus kann auf jede der Speicherzellenmatrizen durch die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k zugegriffen werden. Wie in der 6 dargestellt können in dem Fall, dass die Speicherbereiche 320 zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören, die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k wahlweise mit den Chip-E/A-Anschlussvorrichtungen PDQ_G durch E/A-Anschlussoperationen als Antwort auf mindestens ein Chip-Auswahlsignal verbunden sein. Hierbei sollte selbstverständlich sein, dass die E/A-Anschlussoperationen durch verschiedene Verfahren zum Betreiben der ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k als Chip-E/A-Anschlussvorrichtungen PDQ_G realisiert sein können. Folglich können die ersten bis (k)-ten E/A-Anschlussvorrichtungen E/A_1 bis E/A_k wahlweise als Chip-E/A-Anschlussvorrichtungen PDQ_G agieren. Zum Beispiel können die ersten E/A-Anschlussvorrichtungen E/A_1 mit den Chip-E/A-Anschlussvorrichtungen PDQ_G verbunden sein, wenn der erste Speicherbereich als Antwort von mindestens einem Chip-Auswahlsignal ausgewählt ist, die zweiten E/A-Anschlussvorrichtungen E/A_2 können mit den Chip-E/A-Anschlussvorrichtungen PDQ_G verbunden sein, wenn der zweite Speicherbereich als Antwort auf mindestens ein Chip-Auswahlsignal ausgewählt ist, und die (k)-ten E/A-Anschlussvorrichtungen E/A_k können mit dem Chip-E/A-Anschlussvorrichtungen PDQ_G verbunden sein, wenn die (k)-ten Speicherbereich als Antwort auf mindestens ein Chip-Auswahlsignal ausgewählt sind. Gemäß einigen beispielhaften Ausführungsformen kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k derart bestimmt sein, dass sie jeweils eine Form von 2^L aufweisen (hier ist L eine Ganzzahl größer oder gleich 0). Jedoch ist die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, und die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k nicht darauf beschränkt. Indessen kann die Anzahl der Chip-E/A-Anschlussvorrichtungen PDQ_G der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1, die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2, oder die Anzahl der (k)-ten E/A-Anschlussvorrichtungen E/A_k entsprechen.
  • Die 7A ist ein Diagramm, das ein Beispiel für ein Single-Bank-Halbleiter-Speichermodul mit einer integrierten Schaltungs-Speichervorrichtung von 1 veranschaulicht.
  • In Bezug auf die 7A kann das Single-Bank-Halbleiter-Speichermodul 420 eine Mehrzahl von Halbleiter-Speichervorrichtungen 420a aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann das Single-Bank-Halbleiter-Speichermodul 420 ein eingetragener Dual-Inline-Speicherbaustein (RDIMM) sein. Obwohl in der 7A veranschaulicht ist, dass das Single-Bank-Halbleiter-Speichermodul 420 drei Halbleiter-Speichervorrichtungen 420a aufweist, ist die Anzahl von Halbleiter-Speichervorrichtungen bei dem Single-Bank-Halbleiter-Speichermodul 420 nicht darauf beschränkt.
  • So wie in der 7A veranschaulicht ist, kann das Single-Bank-Halbleiter-Speichermodul 420 eine Kapazität von 36 Gb aufweisen, weil das Single-Bank-Halbleiter-Speichermodul 420 drei Halbleiter-Speichervorrichtungen 420a mit einer Kapazität von 12 Gb aufweist. Hier können die Halbleiter-Speichervorrichtungen 420a eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen. Zum Beispiel kann die Halbleiter-Speichervorrichtung 420a mit einer Kapazität von 12 Gb durch Bilden eines Speicherbereichs mit einer Dichte von 2^3 Gb und eines Speicherbereichs mit einer Dichte von 2^2 Gb auf einem Chip hergestellt werden. Jedoch ist die Herstellung der Halbleiter-Speichervorrichtung 420a nicht darauf beschränkt. Das heißt, die Halbleiter-Speichervorrichtung 420a kann durch Ausbilden einer Mehrzahl unterschiedlicher Kapazitäts-Speicherbereiche auf einem Chip vielseitig hergestellt werden (zum Beispiel, indem sie den Ausdruck von 2^M + 2^N + 2^O + ... entsprechen). Da die Halbleiter-Speichervorrichtung 420a eine Mehrzahl von Speicherbereichen aufweist, kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 420a erhöht werden. Wenn zum Beispiel ein Speicherbereich mit einer Kapazität von 4 Gb über vier E/A-Anschlussvorrichtungen verfügt und ein Speicherbereich mit einer Kapazität von 8 Gb über acht E/A-Anschlussvorrichtungen verfügt, kann die Halbleiter-Speichervorrichtung 420a mit einer Kapazität von 12 Gb zwölf Chip-E/A-Anschlussvorrichtungen E/A aufweisen, weil die Halbleiter-Speichervorrichtung 420a durch Bilden eines Speicherbereichs mit einer Kapazität von 4 Gb und eines Speicherbereichs mit einer Kapazität von 8 Gb auf einem Chip hergestellt ist.
  • Wie weiter oben beschrieben, kann die Halbleiter-Speichervorrichtung 420a eine ”Übergangs-”Dichte aufweisen. Darüber hinaus kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 420a einer ”Übergangs-”Anzahl entsprechen. Wenn folglich das Single-Bank-Halbleiter-Speichermodul 420 drei Halbleiter-Speichervorrichtungen 420a aufweist, und die Halbleiter-Speichervorrichtung 420a zwölf Chip-E/A-Anschlussvorrichtungen E/A aufweist, kann das Single-Bank-Halbleiter-Speichermodul 420 sechsunddreißig Chip-E/A-Anschlussvorrichtungen E/A aufweisen. Das heißt, wenn die Halbleiter-Speichervorrichtung 420a einen Daten-Bus von 12 Bits aufweist, kann das Single-Bank-Halbleiter-Speichermodul 420 mit drei Halbleiter-Speichervorrichtungen 420a einen Daten-Bus von 36 Bits aufweisen. Folglich können herkömmliche Halbleiter-Speichervorrichtungen keine ”Übergangs-”Dichte (zum Beispiel eine Kapazität von 12 Gb) aufweisen. Demzufolge werden neun herkömmliche Halbleiter-Speichervorrichtungen mit einer Kapazität von 4 Gb benötigt, um ein herkömmlichen Halbleiter-Speichermodul mit einer Kapazität von 36 Gb herzustellen. Somit können einige herkömmliche Halbleiter-Speichermodule relativ groß sein und einen höheren Leistungsverbrauch aufweisen, da die Anzahl der Komponenten (zum Beispiel Halbleiter-Speichervorrichtungen) im Vergleich zu Single-Bank-Halbleiter-Speichermodulen 420 relativ groß ist. Mit anderen Worten kann das Single-Bank-Halbleiter-Speichermodul 420 eine geringere Größe aufweisen und weniger Leistungsverbrauch aufweisen, da die Anzahl der Komponenten (oder die Anzahl der Komponenten pro Chip erhöht wird) im Vergleich zu einigen herkömmlichen Halbleiter-Speichermodulen relativ gering ist.
  • Die 7B ist ein Diagramm, welches ein weiteres Beispiel für ein Single-Bank-Halbleiter-Speichermodul mit einer integrierten Schaltungs-Speichervorrichtung von 1 veranschaulicht.
  • In Bezug auf die 7B kann das Single-Bank-Halbleiter-Speichermodul 440 eine Mehrzahl von Halbleiter-Speichervorrichtungen 440a und 440b aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann das Single-Bank-Halbleiter-Speichermodul 440 ein RDIMM sein. Obwohl in der 7B veranschaulicht ist, dass das Single-Bank-Halbleiter-Speichermodul 440 die drei Halbleiter-Speichervorrichtungen 440a und 440b aufweist, ist die Anzahl von Halbleiter-Speichervorrichtungen bei dem Single-Bank-Halbleiter-Speichermodul 440 nicht darauf beschränkt.
  • Wie in 7B veranschaulicht, kann das Single-Bank-Halbleiter-Speichermodul 440 eine Kapazität von 32 Gb aufweisen, da das Single-Bank-Halbleiter-Speichermodul 440 zwei Halbleiter-Speichervorrichtungen 440a mit einer Kapazität von 12 Gb und eine Halbleiter-Speichervorrichtung 440b mit einer Kapazität von 8 Gb aufweisen. Hier kann jeder die Halbleiter-Speichervorrichtungen 440a und 440b eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer als oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen. Zum Beispiel kann die Halbleiter-Speichervorrichtung 440a mit einer Kapazität von 12 Gb durch Bilden eines Speicherbereichs mit einer Dichte von 2^3 Gb und eines Speicherbereichs mit einer Dichte von 2^2 Gb auf einem Chip hergestellt werden. Darüber hinaus kann die Halbleiter-Speichervorrichtung 440b durch Bilden eines Speicherbereichs mit einer Dichte von 2^2 Gb und eines Speicherbereichs mit einer Dichte von 2^2 Gb auf einem Chip hergestellt werden. Jedoch ist die Herstellung der Halbleiter-Speichervorrichtungen 440a und 440b nicht darauf beschränkt. Das heißt, die Halbleiter-Speichervorrichtungen 440a und 440b unterscheiden sich dadurch, dass eine Mehrzahl von Speicherbereichen auf einem Chip hergestellt werden (zum Beispiel, indem sie dem Ausdruck von 2^M + 2^N + 2^O + ... entsprechen). Da die Halbleiter-Speichervorrichtungen 440a und 440b eine Mehrzahl von Speicherbereichen aufweisen, kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtungen 440a und 440b erhöht werden. Wenn zum Beispiel ein Speicherbereich mit einer Kapazität von 4 Gb vier E/A-Anschlussvorrichtungen und ein Speicherbereich mit einer Kapazität von 8 Gb acht E/A-Anschlussvorrichtungen aufweist, können die Halbleiter-Speichervorrichtung 440a mit einer Kapazität von 12 Gb zwölf Chip-E/A-Anschlussvorrichtungen E/A aufweisen, weil die Halbleiter-Speichervorrichtung 440a durch Bilden eines Speicherbereichs mit einer Kapazität von 4 Gb und eines Speicherbereichs mit einer Kapazität von 8 Gb auf einem Chip hergestellt wird.
  • Wie oben beschrieben können die Halbleiter-Speichervorrichtungen 440a und 440b jeweils eine ”Übergangs-”Dichte aufweisen. Darüber hinaus kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtungen 440a und 440b jeweils eine ”Übergangs-”Anzahl sein. Wenn somit das Single-Bank-Halbleiter-Speichermodul 440 die drei Halbleiter-Speichervorrichtungen 440a und 440b aufweist, die Halbleiter-Speichervorrichtung 440a mit einer Kapazität von 12 Gb zwölf Chip-E/A-Anschlussvorrichtungen E/A, und die Halbleiter-Speichervorrichtung 440b mit einem Kapazität von 8 Gb acht Chip-E/A-Anschlussvorrichtungen E/A, kann das Single-Bank-Halbleiter-Speichermodul 440 zweiunddreißig Chip-E/A-Anschlussvorrichtungen E/A aufweisen. Das heißt, wenn die Halbleiter-Speichervorrichtung 440a mit einer Kapazität von 12 Gb einen Daten-Bus von 12 Bits aufweist, und die Halbleiter-Speichervorrichtung 440b mit einer Kapazität von 8 Gb einen Daten-Bus von 8 Bits aufweist, kann das Single-Bank-Halbleiter-Speichermodul 440 mit zwei Halbleiter-Speichervorrichtungen 440a und einer Halbleiter-Speichervorrichtung 440b einen Daten-Bus von 32 Bits aufweisen. Im Ergebnis können herkömmliche Halbleiter-Speichervorrichtungen keine ”Übergangs-”Dichte (zum Beispiel eine Kapazität von 12 Gb) aufweisen. Folglich können herkömmliche Halbleiter-Speichermodule größer sein, und mehr Leistung verbrauchen, da die Anzahl der Komponenten (zum Beispiel Halbleiter-Speichervorrichtungen) im Vergleich zu einem Single-Bank-Halbleiter-Speichermodul 440 relativ groß ist. Mit anderen Worten kann das Single-Bank-Halbleiter-Speichermodul 440 eine geringere Größe aufweisen und weniger Leistung verbrauchen, da die Anzahl der Komponenten (oder die Anzahl der Komponenten pro Chip erhöht wird) im Vergleich zu herkömmlichen Halbleiter-Speichermodulen relativ gering ist.
  • Die 8A ist ein Diagramm, das ein Beispiel eines Multi-Bank-Halbleiter-Speichermoduls mit einer integrierten Schaltungs-Speichervorrichtung von 1 veranschaulicht.
  • In Bezug auf die 8A kann die Multi-Bank-Halbleiter-Speichervorrichtung 460 eine erste Bank RANK1 und eine zweite Bank Rank2 aufweisen, und die ersten und zweiten Bänke RANK1 und RANK2 der Multi-Bank-Halbleiter-Speichervorrichtung 460 können eine Mehrzahl von Halbleiter-Speichervorrichtungen 460a aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann das Multi-Bank-Halbleiter-Speichermodul 460 ein RDIMM sein. Obwohl veranschaulicht ist, dass die ersten und zweiten Bänke RANK1 und RANK2 des Multi-Bank-Halbleiter-Speichermoduls 460 jeweils drei Halbleiter-Speichervorrichtungen 460a von 8A aufweisen, ist die Anzahl der in dem Multi-Bank-Halbleiter-Speichermodul 460 aufweisenden Halbleiter-Speichervorrichtungen nicht darauf beschränkt.
  • Wie in 8A veranschaulicht, kann das Multi-Bank-Halbleiter-Speichermodul 460 eine Kapazität von 72 Gb aufweisen, weil das Multi-Bank-Halbleiter-Speichermodul 460 die erste Bank RANK1 mit drei Halbleiter-Speichervorrichtungen 460a mit einer Kapazität von 12 Gb und die zweite Bank RANK2 mit drei Halbleiter-Speichervorrichtung 460a mit einer Kapazität von 12 Gb aufweist. Hier kann auf die erste Bank RANK1 und die zweite Bank Rank2 wahlweise basierend auf mindestens einem Chip-Auswahlsignal zugegriffen werden. Die Halbleiter-Speichervorrichtung 460a kann eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 ist, und M, N und O sind voneinander verschieden) aufweisen. Das heißt, dass die Halbleiter-Speichervorrichtung 460a auf verschiedene Weise hergestellt werden kann, indem eine Mehrzahl von Speicherbereichen auf einem Chip aufgebracht sind (zum Beispiel indem sie einem Ausdruck von 2^M + 2^N + 2^O + ... entsprechen). Da die Halbleiter-Speichervorrichtung 460a eine Mehrzahl von Speicherbereichen aufweist, kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 460a erhöht werden. Darüber hinaus kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 460a einer ”Übergangs-”Anzahl entsprechen. Wie oben beschrieben, kann das Multi-Bank-Halbleiter-Speichermodul 460 eine geringere Größe aufweisen. und weniger Leistungsverbrauch aufweisen, da die Anzahl der Komponenten (oder die Anzahl der Komponenten pro Chip erhöht wird) im Vergleich zu herkömmlichen Halbleiter-Speichermodulen relativ gering ist.
  • Die 8B ist ein Diagramm, das ein weiteres Beispiel eines Multi-Bank-Halbleiter-Speichermoduls mit einer integrierten Schaltungs-Speichervorrichtung von 1 veranschaulicht.
  • In Bezug auf die 8B kann die Multi-Bank-Halbleiter-Speichervorrichtung 480 eine erste Bank RANK1 und eine zweite Bank Rank2 aufweisen, und die ersten und zweiten Bänke RANK1 und RANK2 der Multi-Bank-Halbleiter-Speichervorrichtung 460 können jeweils eine Mehrzahl von Halbleiter-Speichervorrichtungen 480a und 480b aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann das Multi-Bank-Halbleiter-Speichermodul 480 ein RDIMM sein. Obwohl in der 8B veranschaulicht ist, dass die ersten und zweiten Bänke RANK1 und RANK2 des Multi-Bank-Halbleiter-Speichermoduls 480 jeweils zwei Halbleiter-Speichervorrichtungen 480a mit einer Kapazität von 12 Gb und eine Halbleiter-Speichervorrichtung 480b mit einer Kapazität von 8 Gb aufweisen, ist die Zahl der Halbleiter-Speichervorrichtungen in dem Multi-Bank-Halbleiter-Speichermodul 480 nicht darauf beschränkt.
  • Wie in 8B veranschaulicht ist, kann das Multi-Bank-Halbleiter-Speichermodul 480 eine Kapazität von 64 Gb aufweisen, da das Multi-Bank-Halbleiter-Speichermodul 480 die erste Bank RANK1 mit zwei Halbleiter-Speichervorrichtungen 480a mit einer Kapazität von 12 Gb und eine Halbleiter-Speichervorrichtung 480b mit einer Kapazität von 8 Gb und die zweite Bank RANK2 mit zwei Halbleiter-Speichervorrichtungen 480a mit einer Kapazität von 12 Gb und einer Halbleiter-Speichervorrichtung 480b mit einer Kapazität von 8 Gb aufweist. Hier kann auf die erste Bank RANK1 und die zweite Bank RANK2 wahlweise basierend auf mindestens einem Chip-Auswahlsignal zugegriffen werden. Die Halbleiter-Speichervorrichtungen 480a und 480b können jeweils eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen. Das heißt, dass die Halbleiter-Speichervorrichtungen 480a und 480b auf verschieden Weise durch Bilden einer Mehrzahl von Speicherbereichen auf einem Chip hergestellt werden können (zum Beispiel indem sie dem Ausdruck von 2^M + 2^N + 2^O + ... entsprechen). Da die Halbleiter-Speichervorrichtungen 480a und 480b eine Mehrzahl von Speicherbereichen aufweisen, kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 460a erhöht werden. Darüber hinaus kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtungen 480a und 480b einer ”Übergangs-”Anzahl entsprechen. Wie oben beschrieben, kann das Multi-Bank-Halbleiter-Speichermodul 480 eine geringere Größe aufweisen und weniger Stromverbrauch aufweisen, da die Anzahl der Komponenten im Vergleich zu herkömmlichen Halbleiter-Speichermodulen relativ gering ist (oder die Anzahl der Komponenten pro Chip wird erhöht).
  • Die 9 ist ein Diagramm, das eine integrierte Schaltungs-Speichervorrichtung gemäß beispielhaften Ausführungsformen veranschaulicht.
  • In Bezug auf die 9 kann die Halbleiter-Speichervorrichtung 500 eine Mehrzahl von Speicherbereichen 520 und eine Mehrzahl von Randbereichen 540_1 bis 540_k zum Steuern der Speicherbereiche 520 aufweisen.
  • Jeder Speicherbereich 520 kann eine Mehrzahl von flüchtigen Speicherzellen aufweisen. Die Anzahl von flüchtigen Speicherzellen steht in einer Beziehung zu einer Dichte eines jeden Speicherbereichs 520. Hier weist jeder Speicherbereich 520 eine Dichte (zum Beispiel Normdichte) von 2^K Bits (hier ist K eine Ganzzahl größer oder gleich 0) auf und eine Dichte von einem Speicherbereich 520 unterscheidet sich von einer Dichte eines anderen Speicherbereichs 520. Darüber hinaus können die Speicherbereiche 520 jeweils eine Mehrzahl von E/A-Anschlussvorrichtungen E/A_1 bis E/A_k zum Eingeben/Ausgeben von Daten der flüchtigen Speicherzellen aufweisen. Daher kann die Halbleiter-Speichervorrichtung 500 mit den Speicherbereichen 520 eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer als oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen, da jeder Speicherbereich 520 eine Mehrzahl von flüchtigen Speicherzellen aufweist, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann jeder Speicherbereich 520 eine Speicherzellenmatrix-Vorrichtung, eine Leseverstärker-Vorrichtung, eine E/A-Steuersatz-Vorrichtung usw. aufweisen. Zur Vereinfachung der Beschreibung wird angenommen, dass die Speicherbereiche 520 einen ersten Speicherbereich und einen zweiten Speicherbereich aufweisen. In diesem Fall kann der erste Speicherbereich erste flüchtige Speicherzellen aufweisen, die eine Dichte von 2^M Bits aufweisen (hier ist M eine Ganzzahl größer oder gleich 0) und erste E/A-Anschlussvorrichtungen E/A_1 zum Eingeben/Ausgeben von Daten der ersten flüchtigen Speicherzellen aufweisen, und der zweite Speicherbereich kann zweite flüchtige Speicherzellen aufweisen, die mit einer Dichte von 2^N Bits (hier ist N eine Ganzzahl größer oder gleich 0, und N unterscheidet sich von M) und eine zweite E/A-Anschlussvorrichtungen E/A_2 zum Eingeben/Ausgeben von Daten der zweiten flüchtigen Speicherzellen aufweisen. Da die Anzahl der Speicherbereiche 520 beispielhaft ist, ist die Anzahl der Speicherbereiche 520 nicht auf 2 beschränkt. Zum Beispiel können die Speicherbereiche 520 mindestens drei Speicherbereiche aufweisen. Bei einer beispielhaften Ausführungsform, kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 derart bestimmt sein, dass sie jeweils eine Form von 2^L (hier ist L eine Ganzzahl größer oder gleich 0) aufweisen. Zum Beispiel kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 1, 2, 4, 8, 16, 32, 64, ... sein und die ersten E/A-Anschlussvorrichtungen E/A_1 können Datenmengen von 1 Bit, 2 Bit, 4 Bit, 8 Bit, 16 Bit, 32 Bit, 64 Bit, ... eingeben/ausgeben. Ebenso kann die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 1, 2, 4, 8, 16, 32, 64, ... sein, und die zweiten E/A-Anschlussvorrichtungen E/A_2 können Datenmengen von 1 Bit, 2 Bit, 4 Bit, 8 Bit, 16 Bit, 32 Bit, 64 Bit, ... eingeben/ausgeben. Da die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 beispielhaft sind, sind die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und die Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 nicht darauf beschränkt.
  • Im Allgemeinen ist die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 des ersten Speicherbereichs und die Anzahl der zweiten Anschlussvorrichtungen E/A_2 des zweiten Speicherbereichs entsprechend der geforderten Bedingungen bestimmt. Gemäß einigen beispielhaften Ausführungsformen kann jedoch die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 des ersten Speicherbereichs und die Anzahl der zweiten Anschlussvorrichtungen E/A_2 des zweiten Speicherbereichs jeweils gemäß einer Dichte des ersten Speicherbereichs und einer Dichte des zweiten Speicherbereichs bestimmt werden. Bei einer beispielhaften Ausführungsform kann die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 gleich der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 sein. In diesem Fall kann eine Dichte des ersten Speicherbereichs die gleiche wie die Dichte des zweiten Speicherbereichs sein. In einem weiteren Ausführungsbeispiel kann sich die Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 von der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 unterscheiden. In diesem Fall kann sich eine Dichte des ersten Speicherbereichs von einer Dichte des zweiten Speicherbereichs unterscheiden. Unterdessen können in dem Fall, dass der erste Speicherbereich und der zweite Speicherbereich zu der gleichen Bank eines Halbleiter-Speichermoduls gehören, die ersten E/A-Anschlussvorrichtungen E/A_1 und die zweiten E/A-Anschlussvorrichtungen als Chip-E/A-Anschlussvorrichtungen E/A der Halbleiter-Speichervorrichtung 500 gleichzeitig Daten des ersten Speicherbereichs und des zweiten Speicherbereichs eingeben/ausgeben. Hier kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A einer Summe der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 und der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 entsprechen. Auf der anderen Seite können in dem Fall, dass der erste Speicherbereich und der zweite Speicherbereich zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören, die ersten E/A-Anschlussvorrichtungen E/A_1 und die zweiten E/A-Anschlussvorrichtungen wahlweise als Chip-E/A-Anschlussvorrichtungen E/A des Halbleiter-Speichervorrichtung 500 als Antwort auf mindestens ein Chip-Auswahlsignal zum selektiven Eingeben/Ausgeben von Daten des ersten Speicherbereichs und des zweiten Speicherbereichs agieren. Hier kann die Anzahl der Chip-E/A-Anschlussvorrichtungen E/A mit der Anzahl der ersten E/A-Anschlussvorrichtungen E/A_1 oder der Anzahl der zweiten E/A-Anschlussvorrichtungen E/A_2 entsprechen.
  • Basierend auf einem von außen eingegebenen Befehl CMD und einer Adresse ADDR, können die Randbereiche 540_1 bis 540_k jeweils einen Schreib-Vorgang zum Schreiben von Daten in die Speicherbereiche 520 und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen 520 steuern. Zum Beispiel kann der erste Randbereich 540_1 den ersten Speicherbereich der Speicherbereiche 520 steuern, der zweite Randbereich 540_2 kann den zweiten Speicherbereich der Speicherbereiche 520 steuern und der (k)-te Randbereich 540_k kann den (k)-ten Speicherbereich der Speicherbereiche 520 steuern. Für diesen Vorgang können die Randbereiche 540_1 bis 540_k die ersten bis (k)-ten Steuersignale CTL_1 bis CTL_k basierend auf einem von außen eingegebenen Befehl CMD und einer Adresse ADDR steuern, um gleichzeitig oder wahlweise die ersten bis (k)-ten Steuersignale CTL_1 bis CTL_k den Speicherbereichen 520 bereitzustellen. Somit können basierend auf den ersten bis (k)-ten Steuersignalen CTL_1 bis CTL_k die Speicherbereiche 520 von außen eingegebene Daten in interne flüchtige Speicherzellen schreiben, oder in den internen flüchtigen Speicherzellen gespeicherte Daten auslesen. Gemäß einigen beispielhaften Ausführungsformen kann jeder Randbereich 540 eine Steuerlogik-Vorrichtung, eine Adressregister-Vorrichtung, eine Bank-Steuerlogik-Vorrichtung, eine Zeilendecoder-Vorrichtung, eine Spaltendecoder-Vorrichtung, eine Spalten-Adress-Auffangregister-Vorrichtung, eine E/A-Daten-Puffer-Vorrichtung, usw. aufweisen. Wie oben beschrieben, da jeder Speicherbereich 520 eine Dichte (zum Beispiel Normdichte) von 2^K Bits (hier ist K eine Ganzzahl größer oder gleich 0) aufweist, und sich eine Dichte von einem Speicherbereich 520 von einer Dichte eines anderen Speicherbereichs 520 unterscheidet, kann die Halbleiter-Speichervorrichtung 500 mit den Speicherbereichen 520 eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0, und M, N und O sind voneinander verschieden) aufweisen. Darüber hinaus kann die Halbleiter-Speichervorrichtung 500 mit den Speicherbereichen 520 die E/A-Anschlussvorrichtungen E/A_1 bis E/A_k der Speicherbereiche 520 als die Chip-E/A-Anschlussvorrichtungen E/A verwenden. Folglich kann die Halbleiter-Speichervorrichtung 500, bei der die Speicherbereiche 520 auf einem Chip aufgebracht sind, eine geringere Größe aufweisen und einen geringeren Leistungsverbrauch als herkömmlichen Halbleiter-Speichervorrichtung aufweisen. Obwohl beschrieben ist, dass die Halbleiter-Speichervorrichtung 500 eine DRAM-Vorrichtung (zum Beispiel eine flüchtige Halbleiter-Speichervorrichtung) von 9 ist, kann die Halbleiter-Speichervorrichtung 500 auf eine nicht-flüchtige Halbleiter-Speichervorrichtung angewendet werden. Zum Beispiel kann die Halbleiter-Speichervorrichtung 500 auf eine EEPROM-Vorrichtung, eine Flash-Speichervorrichtung, eine PRAM-Vorrichtung, eine RRAM-Vorrichtung, ein NFGM-Vorrichtung, eine PoRAM-Vorrichtung, eine MRAM-Vorrichtung, ein FRAM-Vorrichtung etc. angewendet werden.
  • Die 10 ist ein Diagramm, das ein integriertes Schaltungs-Speichergehäuse gemäß beispielhaften Ausführungsformen veranschaulicht.
  • In Bezug auf die 10 kann das Halbleiter-Speichergehäuse 600 eine Mehrzahl von Halbleiter-Speichervorrichtungen aufweisen. Das Halbleiter-Speichergehäuse 600 verwendet eine Multi-Chip-Packaging-Technik, bei der eine Mehrzahl von Halbleiter-Speichervorrichtungen in einem Gehäuse vorhanden ist. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 600 durch ein monolithisches Gehäuse, ein Dual-Die-(DDP)-Stapelgehäuse, ein Silizium-Durchkontaktierungs-(TSV)-Dual-Die-Stapelgehäuse realisiert sein. In der 10 kann jede Halbleiter-Speichervorrichtung in dem Halbleiter-Speichergehäuse 600 eine Mehrzahl von Speicherbereichen und mindestens einem Randbereich aufweisen. Hier kann jeder Speicherbereich eine Mehrzahl von flüchtigen Speicherzellen aufweisen, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits aufweisen (hier ist K eine Ganzzahl größer oder gleich 0), und eine Mehrzahl von E/A-Anschlussvorrichtungen zum Eingeben/Ausgeben von Daten der flüchtigen Speicherzellen. Darüber hinaus unterscheidet sich eine Dichte von einem Speicherbereich von einer Dichte eines anderen Speicherbereichs. Ferner sind die Speicherbereiche auf einem Chip untergebracht. Basierend auf einem von außen eingegebenen Befehl CMD und einer Adresse ADDR steuert der mindestens eine Randbereich einen Schreib-Vorgang zum Schreiben von Daten in die Speicherbereiche und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen.
  • Ein Beispiel für das Halbleiter-Speichergehäuse 600 mit einer Kapazität von 512 MB ist in der 10 dargestellt. Das heißt, dass das Halbleiter-Speichergehäuse 600 einen Kontakt zur Spannungsversorgung VDD, einen Massespannungs-Kontakt VSS, eine Mehrzahl von Adress-Kontakten A1 bis A12 und BA0 bis BA1, eine Mehrzahl von Befehls-Kontakten CSB, WEB, CASB und RASB, ein Mehrzahl von Chip-E/A-Kontakten DQ0 bis DQ3 etc. aufweist. Da die Kontakt-Konfigurationen des Halbleiter-Speichergehäuses 600 beispielhaft sind, können die Pin-Konfigurationen des Halbleiter-Speichergehäuses 600 gemäß erforderlichen Bedingungen verändert werden. Wie in der 10 dargestellt kann eine Mehrzahl von Halbleiter-Speichervorrichtungen in dem Halbleiter-Speichergehäuse 600 den Befehl CMD von den Befehls-Kontakten CSB, WEB, CASB und RASB empfangen und die Adresse ADDR von den Adress-Kontakten A0 bis A12 und BA0 bis BA1 empfangen. Dann können die Halbleiter-Speichervorrichtungen einen Schreib-Vorgang und einen Lese-Vorgang basierend auf E/A-Daten durchführen, die durch die Chip-E/A-Kontakte DQ0 bis DQ3 eingegeben/ausgegeben werden. Zum Beispiel können Daten von 4 Bits eingegeben/ausgegeben werden, da die Anzahl der Chip-E/A-Kontakte DQ0 bis DQ3 von 10 vier ist.
  • Wie oben beschrieben, kann jede Halbleiter-Speichervorrichtung in dem Halbleiter-Speichergehäuse 600 eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N, und O Ganzzahlen größer oder gleich 0, und M, N und O sind voneinander verschieden) aufweisen, da jede Halbleiter-Speichervorrichtung eine Mehrzahl von Speicherbereichen aufweist, und jeder Speicherbereich eine Mehrzahl von flüchtigen Speicherzellen aufweist, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits aufweisen. Somit kann eine Kapazität von einigen herkömmlichen Halbleiter-Speichergehäusen nur eingeschränkt bestimmt werden, da die herkömmlichen Halbleiter-Speichergehäuse eine Mehrzahl von Halbleiter-Speichervorrichtungen mit nur einer Normdichte aufweisen können. Andererseits kann eine Kapazität des Halbleiter-Speichergehäuses 600 nicht einschränkend bestimmt werden, weil das Halbleiter-Speichergehäuse 600 eine Mehrzahl von Halbleiter-Speichervorrichtungen mit einer ”Übergangs-”Dichte aufweist. Zum Beispiel kann das herkömmliche Halbleiter-Speichergehäuse eine Kapazität von 12 Gb aufweisen, indem es drei Halbleiter-Speichervorrichtungen mit einer Kapazität von 4 Gb aufweisen. Jedoch kann das Halbleiter-Speichergehäuse 600 eine Kapazität von 12 Gb aufweisen, indem es zwei Halbleiter-Speichervorrichtungen mit einer Kapazität von 6 Gb aufweist. Folglich kann das Halbleiter-Speichergehäuse 600 eine geringere Größe aufweisen und einen geringeren Leistungsverbrauch im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen aufweisen.
  • Bei einer beispielhaften Ausführungsform kann jede Halbleiter-Speichervorrichtung in dem Halbleiter-Speichergehäuse 600 einen ersten Speicherbereich und einen zweiten Speicherbereich aufweisen. Hier weist der erste Speicherbereich erste flüchtige Speicherzellen, die mit einer Dichte von 2^M Bits aufgebaut sind (hier ist M eine Ganzzahl größer oder gleich 0) und erste E/A-Anschlussvorrichtungen zum Eingeben/Ausgeben von Daten der ersten flüchtigen Speicherzellen auf. In ähnlicher Weise weist der zweite Speicherbereich zweite flüchtige Speicherzellen auf, die mit einer Dichte von 2^N Bits aufgebaut sind (hier ist N eine Ganzzahl größer oder gleich 0, und N unterscheidet sich von M) und zweite E/A-Anschlussvorrichtungen zum Eingeben/Ausgeben von Daten der zweiten flüchtigen Speicherzellen auf. In dem Fall, dass der erste Speicherbereich und der zweite Speicherbereich zu den gleichen Bänken des Halbleiter-Speichergehäuses 600 gehören, agieren die ersten I/A-Anschlussvorrichtungen und die zweiten E/A-Anschlussvorrichtungen gleichzeitig als Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung. In diesem Fall kann die Anzahl der Chip-E/A-Anschlussvorrichtungen einer Summe der Anzahl der ersten E/A-Anschlussvorrichtungen und der Anzahl der zweiten E/A-Anschlussvorrichtungen entsprechen. Andererseits können in dem Fall, dass der erste Speicherbereich und der zweite Speicherbereich zu verschiedenen Bänken des Halbleiter-Speichergehäuses 600 gehören, die ersten E/A-Anschlussvorrichtungen und die zweiten E/A-Anschlussvorrichtungen wahlweise oder abwechselnd als Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung als Antwort auf mindestens ein Chip-Auswahlsignal agieren. In diesem Fall kann die Anzahl der Chip-E/A-Anschlussvorrichtungen der Anzahl der ersten E/A-Anschlussvorrichtungen oder der Anzahl der zweiten E/A-Anschlussvorrichtungen entsprechen. In der Zwischenzeit können gemäß den erforderlichen Voraussetzungen die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer anderen Halbleiter-Speichervorrichtung in dem Halbleiter-Speichergehäuse 600 gleichzeitig mit den Chip-E/A-Kontakten DQ_G des Halbleiter-Speichergehäuses 600 verbunden sein. Alternativ können die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer anderen Halbleiter-Speichervorrichtung in dem Halbleiter-Speichergehäuse 600 wahlweise mit den Chip-E/A-Kontakten DQ_G des Halbleiter-Speichermoduls 600 verbunden sein.
  • Die 11 ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 in Form eines monolithischen Gehäuses realisiert ist.
  • In Bezug auf die 11 kann das Halbleiter-Speichergehäuse 700 durch ein monolithisches Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 720 mit einer zweiten Halbleiter-Speichervorrichtung 740 verbunden ist. Die erste Halbleiter-Speichervorrichtung 720 kann einen ersten Speicherbereich FMR 725 mit einer Kapazität von 4 Gb und einen zweiten Speicherbereich SMR 730 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 740 kann einen ersten Speicherbereich FMR 745 mit einer Kapazität von 4 Gb und einen zweiten Speicherbereich SMR 750 mit einer Kapazität von 2 Gb aufweisen. Das heißt, die erste Halbleiter-Speichervorrichtung 720 kann eine Kapazität von 6 Gb aufweisen (zum Beispiel ”Übergangs-”Dichte) und die zweite Halbleiter-Speichervorrichtung 740 kann ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen. Darüber hinaus kann die erste Halbleiter-Speichervorrichtung 720 eine erste Chip-Auswahlvorrichtung CS0 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des ersten Speicherbereichs 725 empfängt, und eine zweite Chip-Auswahlvorrichtung CS1 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des zweiten Speicherbereichs 730 empfängt. In ähnlicher Weise kann die zweite Halbleiter-Speichervorrichtung 740 eine erste Chip-Auswahlvorrichtung CS0 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des ersten Speicherbereichs 745 empfängt, und eine zweite Chip-Auswahlvorrichtung CS1 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des zweiten Speicherbereichs 750 empfängt. Bei der ersten Halbleiter-Speichervorrichtung 720 können der erste Speicherbereich 725 mit einer Kapazität von 4 Gb und der zweite Speicherbereich 730 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. In der zweiten Halbleiter-Speichervorrichtung 740 können der erste Speicherbereich 745 mit einer Kapazität von 4 Gb und der zweite Speicherbereich 750 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören.
  • Wenn erste bis dritte Chip-Auswahlsignale CSS0, CSS1 und CSS2 an dem Halbleiter-Speichergehäuse 700 aufgebracht werden, werden die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 auf die erste Halbleiter-Speichervorrichtung 720 aufgebracht, und die zweiten und dritten Chip-Auswahlsignale CSS1 und CSS2 auf die zweite Halbleiter-Speichervorrichtung 740 aufgebracht. Hierbei kann das zweite Chip-Auswahlsignal CSS1 gleichzeitig auf die ersten und zweiten Halbleiter-Speichervorrichtungen 720 und 740 aufgebracht werden. Im Einzelnen kann der erste Speicherbereich 725 der ersten Halbleiter-Speichervorrichtung 720 das erste Chip-Auswahlsignal CSS0 empfangen, der erste Speicherbereich 745 des zweiten Halbleiter-Speicherbereichs 740 das dritten Chip-Auswahlsignal CSS2 empfangen, und der zweite Speicherbereich 730 der ersten Halbleiter-Speichervorrichtung 720 und der zweite Speicherbereich 750 der zweiten Halbleiter-Speichervorrichtung 740 können das zweite Chip-Auswahlsignal CSS1 empfangen. Folglich kann das Halbleiter-Speichermodul 700 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeiten. Zum Beispiel kann der erste Speicherbereich 725 der ersten Halbleiter-Speichervorrichtung 720 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der erste Speicherbereich 745 der zweiten Halbleiter-Speichervorrichtung 740 einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der zweite Speicherbereich 730 der ersten Halbleiter-Speichervorrichtung 720 und der zweite Speicherbereich 750 der zweiten Halbleiter-Speichervorrichtung 740 einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermodul entsprechen.
  • Wie in 11 veranschaulicht können sich in dem Halbleiter-Speichergehäuse 700 die erste Halbleiter-Speichervorrichtung 720 und die zweite Halbleiter-Speichervorrichtung 740 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus wird das zweite Chip-Auswahlsignal CSS1 gleichzeitig auf den zweiten Speicherbereich 730 der ersten Halbleiter-Speichervorrichtung 720 und auf den zweiten Speicherbereich 750 der zweiten Halbleiter-Speichervorrichtung 740 aufgebracht. Somit kann der zweite Speicherbereich 730 der ersten Halbleiter-Speichervorrichtung 720 von dem zweiten Speicherbereich 750 der zweiten Halbleiter-Speichervorrichtung 740 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder einen Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 700 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeiten, während einige konventionelle Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein anderes Halbleiter-Speichermodul mit einer Bank aufweisen können. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 700 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäuse reduziert. Obwohl es oben dargestellt ist, dass das monolithische Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 720 und 740 aufweist, ist die Anzahl der Halbleiter-Speichervorrichtungen, die das monolithische Gehäuse aufweist, nicht darauf beschränkt.
  • Die 12 ist ein Diagramm, welches ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 in Form eines monolithischen Gehäuses realisiert ist.
  • In Bezug auf die 12 kann das Halbleiter-Speichergehäuse 800 durch ein monolithisches Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 820 mit einer zweiten Halbleiter-Speichervorrichtung 840 verbunden ist. Die erste Halbleiter-Speichervorrichtung 820 kann einen ersten Speicherbereich 825 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 830 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 835 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 840 kann einen ersten Speicherbereich 845 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 850 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 855 mit einer Kapazität von 2 Gb aufweisen. Das heißt, die erste Halbleiter-Speichervorrichtung 820 kann eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen und die zweite Halbleiter-Speichervorrichtung 840 kann ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen. Darüber hinaus kann die erste Halbleiter-Speichervorrichtung 820 eine erste Chip-Auswahlvorrichtung CS0 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des ersten Speicherbereichs 825 empfängt, eine zweite Chip-Auswahlvorrichtung CS1, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des zweiten Speicherbereichs 830 empfängt und eine dritte Chip-Auswahlvorrichtung CS2, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des dritten Speicherbereichs 835 empfängt. Ähnlich kann die zweite Halbleiter-Speichervorrichtung 840 eine erste Chip-Auswahlvorrichtung CS0 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des ersten Speicherbereichs 845 empfängt, eine zweite Chip-Auswahlvorrichtung CS1 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des zweiten Speicherbereichs 850 empfängt und eine dritte Chip-Auswahlvorrichtung CS2 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des dritten Speicherbereichs 855 empfängt. Bei der ersten Halbleiter-Speichervorrichtung 820, können der erste Speicherbereich 825 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 830 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 835 mit einer Kapazität von 2 Gb zu verschiedenen Bänke eines Halbleiter-Speichermoduls gehören. In der zweiten Halbleiter-Speichervorrichtung 840 können der erste Speicherbereich 845 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 850 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 855 mit einer Kapazität von 2 Gb zu verschiedenen Bänke eines Halbleiter-Speichermoduls gehören.
  • Wenn erste bis dritte Chip-Auswahlsignale CSS0, CSS1 und CSS2 auf das Halbleiter-Speichergehäuse 800 aufgebracht werden, werden die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 auf die erste Halbleiter-Speichervorrichtung 820 aufgebracht und die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 auf die zweite Halbleiter-Speichervorrichtung 840 aufgebracht. Hier können die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 auf die ersten und zweiten Halbleiter-Speichervorrichtungen 820 und 840 gleichzeitig aufgebracht werden. Im Einzelnen können der erste Speicherbereich 825 der ersten Halbleiter-Speichervorrichtung 820 und der erste Speicherbereich 845 des zweiten Halbleiter-Speichervorrichtung 840 das erste Chip-Auswahlsignal CSS0 empfangen, der zweite Speicherbereich 830 der ersten Halbleiter-Speichervorrichtung 820 und der zweite Speicherbereich 850 der zweiten Halbleiter-Speichervorrichtung 840 können das zweite Chip-Auswahlsignal CSS1 empfangen und der dritte Speicherbereich 835 der ersten Halbleiter-Speichervorrichtung 820 und der dritte Speicherbereich 855 der zweiten Halbleiter-Speichervorrichtung 840 können das dritte Chip-Auswahlsignal CSS2 empfangen. Folglich kann das Halbleiter-Speichergehäuse 800 im Wesentlichen wie ein Halbleiter-Speichermodul mit drei Bänken arbeiten. Zum Beispiel können der erste Speicherbereich 825 der ersten Halbleiter-Speichervorrichtung 820 und der erste Speicherbereich 845 der zweiten Halbleiter-Speichervorrichtung 840 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 830 der ersten Halbleiter-Speichervorrichtung 820 und der zweite Speicherbereich 850 des zweiten Halbleiter-Speichervorrichtung 840 können einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 835 der ersten Halbleiter-Speichervorrichtung 820 und der dritte Speicherbereich 855 der zweiten Halbleiter-Speichervorrichtung 840 können einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen.
  • Wie in 12 dargestellt können sich in dem Halbleiter-Speichergehäuse 800 die erste Halbleiter-Speichervorrichtung 820 und die zweite Halbleiter-Speichervorrichtung 840 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus werden die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 gleichzeitig auf den ersten bis dritten Speicherbereichen 825, 830 und 835 der ersten Halbleiter-Speichervorrichtung 820 und auf den ersten bis dritten Speicherbereichen 845, 850, und 855 der zweiten Halbleiter-Speichervorrichtung 840 aufgebracht. Somit können die ersten bis dritten Speicherbereiche 825, 830, 835 der ersten Halbleiter-Speichervorrichtung 820 von den ersten bis dritten Speicherbereichen 845, 850, 855 der zweiten Halbleiter-Speichervorrichtung 840 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder eine Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 800 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeiten, während einige konventionelle Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein anderes Halbleiter-Speichermodul mit einer Bank aufweisen können. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 800 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das monolithische Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 820 und 840 aufweist, ist die Anzahl der Halbleiter-Speichervorrichtungen, die das monolithische Gehäuse aufweist, nicht darauf beschränkt.
  • Die 13 ist ein Diagramm, das noch ein anderes Beispiel veranschaulicht, in dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein monolithisches Gehäuse realisiert ist.
  • In Bezug auf die 13 kann das Halbleiter-Speichergehäuse 900 durch ein monolithisches Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 920 mit einer zweiten Halbleiter-Speichervorrichtung 940 verbunden ist. Die erste Halbleiter-Speichervorrichtung 920 kann einen ersten Speicherbereich 925 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 930 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 935 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 940 kann einen ersten Speicherbereich 945 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 950 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 955 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 920 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) und die zweite Halbleiter-Speichervorrichtung 940 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann die erste Halbleiter-Speichervorrichtung 920 eine erste Chip-Auswahlvorrichtung CS0 und eine zweite Chip-Auswahlvorrichtung CS1 aufweisen. Hier können die ersten bis dritten Speicherbereiche 925, 930 und 935 des ersten Halbleiter-Speichers 920 wahlweise basierend auf einer logischen Verknüpfung eines ersten Chip-Auswahlsignals CSS0 aktiviert werden, das auf die erste Chip-Auswahlvorrichtung CS0 aufgebracht wird, und eines zweiten Chip-Auswahlsignals CSS1, das auf die zweite Chip-Auswahlvorrichtung CS1 aufgebracht wird. In ähnlicher Weise kann die zweite Halbleiter-Speichervorrichtung 940 eine erste Chip-Auswahlvorrichtung CS0 und eine zweite Chip-Auswahlvorrichtung CS1 aufweisen. Hier können die ersten bis dritten Speicherbereiche 945, 950 und 955 der zweiten Halbleiter-Speichervorrichtung 940 wahlweise basierend auf einer logischen Verknüpfung eines ersten Chip-Auswahlsignals CSS0 aktiviert werden, das auf die erste Chip-Auswahlvorrichtung CS0 aufgebracht wird, und eines zweiten Chip-Auswahlsignals CSS1, das auf die zweite Chip-Auswahlvorrichtung CS1 aufgebracht wird.
  • Bei der ersten Halbleiter-Speichervorrichtung 920 können der erste Speicherbereich 925 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 930 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 935 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. In der zweiten Halbleiter-Speichervorrichtung 940 können der erste Speicherbereich 945 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 950 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 955 mit einer Kapazität von 2 Gb zu verschiedenen Bänken aus einem Halbleiter-Speichermodul gehören.
  • Wenn die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 auf die Halbleiter-Speichergehäuse 900 aufgebracht werden, werden die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 auf die erste Halbleiter-Speichervorrichtung 920 aufgebracht, und die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 werden auf die zweite Halbleiter-Speichervorrichtung 940 aufgebracht. Hier können die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 gleichzeitig auf die ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940 aufgebracht werden. Im Detail, wenn eine logische Kombination der ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 durch einen ersten Chip-Auswahl-Bereich 936 der ersten Halbleiter-Speichervorrichtung 920 erfasst wird, kann einer der ersten bis dritten Speicherbereiche 925, 930, und 935 gemäß der logischen Verknüpfung der ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 ausgewählt werden. In ähnlicher Weise kann, wenn eine logische Kombination der ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 von einem zweiten Chip-Auswahl-Bereich 956 der zweiten Halbleiter-Speichervorrichtung 940 erfasst wird, einer der ersten bis dritten Speicherbereiche 945, 950 und 955 gemäß der logischen Verknüpfung der ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 ausgewählt werden. Zum Beispiel können in den ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940, wenn die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 einen ersten logischen Pegel (zum Beispiel einen Freigabepegel) aufweisen, die ersten Speicherbereiche 925 und 945 der ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940 ausgewählt. Darüber hinaus kann, wenn das erste Chip-Auswahlsignal CSS0 einen ersten logischen Pegel und das zweite Chip-Auswahlsignal CSS1 einen zweiten logischen Pegel aufweist, die zweiten Speicherbereiche 930 und 950 der ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940 ausgewählt werden. Darüber hinaus kann, wenn das erste Chip-Auswahlsignal CSS0 einen zweiten logischen Pegel und das zweite Chip-Auswahlsignal CSS1 einen ersten logischen Pegel, die dritten Speicherbereiche 935 und 955 der ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940 ausgewählt werden. Ferner kann, wenn das erste und das zweite Chip-Auswahlsignale CSS0 und CSS1 einen zweiten logischen Pegel aufweist, kein Speicherbereiche der ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940 ausgewählt werden. Folglich kann das Halbleiter-Speichergehäuse 900 im Wesentlichen wie ein Halbleiter-Speichermodul mit drei Bänken arbeiten. Zum Beispiel können der erste Speicherbereich 925 der ersten Halbleiter-Speichervorrichtung 920 und der erste Speicherbereich 945 der zweiten Halbleiter-Speichervorrichtung 940 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 930 der ersten Halbleiter-Speichervorrichtung 920 und der zweite Speicherbereich 950 der zweiten Halbleiter-Speichervorrichtung 940 können einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 935 des ersten Halbleiter-Speichervorrichtung 920 und der dritte Speicherbereich 955 der zweiten Halbleiter-Speichervorrichtung 940 einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen.
  • Wie in der 13 veranschaulicht können sich in dem Halbleiter-Speichergehäuse 900 die erste Halbleiter-Speichervorrichtung 920 und die zweite Halbleiter-Speichervorrichtung 940 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus werden die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 gleichzeitig in den ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940 aufgebracht. Somit können die ersten bis dritten Speicherbereiche 925, 930 und 935 der ersten Halbleiter-Speichervorrichtung 920 sich von den ersten bis dritten Speicherbereichen 945, 950 und 955 der zweiten Halbleiter-Speichervorrichtung 940 durch eine Bank-Adresse, ein Zeilen-Adresse oder einer Spalten-Adresse unterscheiden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder ein Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 900 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeiten, während einige konventionelle Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein anderes Halbleiter-Speichermodul mit einer Bank aufweisen können. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 900 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäuse reduziert. Obwohl es oben dargestellt ist, dass das monolithische Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 920 und 940 aufweist, ist die Anzahl der Haibleiter-Speichervorrichtungen, die das monolithische Gehäuse aufweist, nicht darauf beschränkt.
  • Die 14 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein monolithisches Gehäuse realisiert ist.
  • In Bezug auf die 14 kann das Halbleiter-Speichergehäuse 1000 durch ein monolithisches Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1020 mit einer zweiten Halbleiter-Speichervorrichtung 1040 verbunden ist. Die erste Halbleiter-Speichervorrichtung 1020 kann einen ersten Speicherbereich 1025 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1030 mit einer Kapazität von 2 Gb, und einen dritten Speicherbereich 1035 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1040 kann einen ersten Speicherbereich 1045 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1050 mit einer Kapazität von 2 Gb, und einen dritten Speicherbereich 1055 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1020 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1040 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann die erste Halbleiter-Speichervorrichtung 1020 eine erste Chip-Auswahlvorrichtung CS0 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des ersten Speicherbereichs 1025 empfängt, eine zweite Chip-Auswahlvorrichtung CS1 aufweisen, die ein Chip-Auswahlsignals zum Aktivieren/Deaktivieren des zweiten Speicherbereichs 1030 empfängt, und eine dritte Chip-Auswahlvorrichtung CS2 aufweisen, die eine Chip-Auswahlsignal zum Aktivieren/Deaktivieren des dritten Speicherbereichs 1035 empfängt. In ähnlicher Weise kann die zweite Halbleiter-Speichervorrichtung 1040 eine erste Chip-Auswahlvorrichtung CS0 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des ersten Speicherbereichs 1045 empfängt, eine zweite Chip-Auswahlvorrichtung CS1 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des zweiten Speicherbereichs 1050 empfängt, und eine dritte Chip-Auswahlvorrichtung CS2 aufweisen, die ein Chip-Auswahlsignal zum Aktivieren/Deaktivieren des dritten Speicherbereich 1055 empfängt. Bei der ersten Halbleiter-Speichervorrichtung 1020 können der erste Speicherbereich 1025 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1030 mit einer Kapazität von 2 Gb, und der dritte Speicherbereich 1035 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. In der zweiten Halbleiter-Speichervorrichtung 1040 können der erste Speicherbereich 1045 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1050 mit einer Kapazität von 2 Gb, und der dritte Speicherbereich 1055 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören.
  • Wenn die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 auf das Halbleiter-Speichergehäuse 1000 aufgebracht werden, werden die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 auf die erste Halbleiter-Speichervorrichtung 1020 aufgebracht, und die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 werden auf die zweite Halbleiter-Speichervorrichtung 1040 aufgebracht. Hier können die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 gleichzeitig auf die ersten und zweiten Halbleiter-Speichervorrichtungen 1020 und 1040 aufgebracht werden. Im Detail wird das erste Chip-Auswahlsignal CSS0 auf den ersten Speicherbereich 1025 der ersten Halbleiter-Speichervorrichtung 1020 und auf den ersten Speicherbereich 1045 der zweiten Halbleiter-Speichervorrichtung 1040 aufgebracht, das zweite Chip-Auswahlsignal CSS1 auf den zweiten Speicherbereich 1030 der ersten Halbleiter-Speichervorrichtung 1020 und auf den zweiten Speicherbereich 1050 der zweiten Halbleiter-Speichervorrichtung 1040 aufgebracht, und das dritte Chip-Auswahlsignal CSS2 auf den dritten Speicherbereich 1035 des ersten Halbleiter-Speichervorrichtung 1020 und auf den dritten Speicherbereich 1055 der zweiten Halbleiter-Speichervorrichtung 1040 aufgebracht. Folglich kann das Halbleiter-Speichergehäuse 1000 im Wesentlichen als ein Halbleiter-Speichermodul mit drei Bänken arbeiten. Zum Beispiel können der erste Speicherbereich 1025 der ersten Halbleiter-Speichervorrichtung 1020 und der erste Speicherbereich 1045 der zweiten Halbleiter-Speichervorrichtung 1040 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 1030 der ersten Halbleiter-Speichervorrichtung 1020 und der zweite Speicherbereich 1050 der zweiten Halbleiter-Speichervorrichtung 1040 einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 1035 der ersten Halbleiter-Speichervorrichtung 1020 und der dritte Speicherbereich 1055 der zweiten Halbleiter-Speichervorrichtung 1040 einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen.
  • Wie in 14 veranschaulicht können sich in dem Halbleiter-Speichergehäuse 1000 die erste Halbleiter-Speichervorrichtung 1020 und die zweite Halbleiter-Speichervorrichtung 1040 Befehls-Kontakte CMD und Adress-Kontakte ADDR teilen. Jedoch können sich die erste Halbleiter-Speichervorrichtung 1020 und die zweite Halbleiter-Speichervorrichtung 1040 Chip-E/A-Kontakte nicht teilen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1020 erste E/A-Kontakte DQ_G1 aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1040 zweite Chip-E/A-Kontakte DQ_G2 aufweisen kann. Da die Chip-E/A-Kontakte nicht von der ersten Halbleiter-Speichervorrichtung 1020 und der zweiten Halbleiter-Speichervorrichtung 1040 geteilt werden, können die ersten bis dritten Speicherbereiche 1025, 1030 und 1035 der ersten Halbleiter-Speichervorrichtung 1020 nicht von den ersten bis dritten Speicherbereichen 1045, 1050 und 1055 der zweiten Halbleiter-Speichervorrichtung 1040 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder eine Chip-Adressierung usw. nicht verwendet werden. Darüber hinaus kann, da die Chip-E/A-Kontakte nicht von der ersten Halbleiter-Speichervorrichtung 1020 und der zweiten Halbleiter-Speichervorrichtung 1040 geteilt werden, ein nahtloser Betrieb zwischen der ersten Halbleiter-Speichervorrichtung 1020 und der zweiten Halbleiter-Speichervorrichtung 1040 reduziert oder eliminiert werden, so dass eine Kanalauslastung nicht reduziert werden kann. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1000 im Wesentlichen als ein Halbleiter-Speichermodul mit drei Bänken arbeiten, während einige konventionelle Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein weiteres Halbleiter-Speichermodul mit einer Bank aufweisen können. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1000 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das monolithische Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1020 und 1040 aufweist, ist die Anzahl der Halbleiter-Speichervorrichtungen, die das monolithische Gehäuse aufweist, nicht darauf beschränkt.
  • Die 15 ist ein Diagramm, das ein Beispiel veranschaulicht, in dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Gehäuse realisiert ist.
  • In Bezug auf die 15 kann das Halbleiter-Speichergehäuse 1100 durch ein Dual-Die-Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1120 mit einer zweiten Halbleiter-Speichervorrichtung 1140 verbunden ist. Die erste Halbleiter-Speichervorrichtung 1120 kann einem oberen Die entsprechen und die zweite Halbleiter-Speichervorrichtung 1140 kann einem unteren Die entsprechen. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1100 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ein ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen. Wenn zum Beispiel das Halbleiter-Speichergehäuse 1100 vier Halbleiter-Speichervorrichtungen aufweist, kann das Halbleiter-Speichergehäuse 1100 als Quad-Die-Gehäuse bezeichnet werden. Bei dem Halbleiter-Speichergehäuse 1100 kann ein oberes Die und ein unteres Die durch verschiedene Verfahren bestimmt werden.
  • Wie in 15 veranschaulicht kann die erste Halbleiter-Speichervorrichtung 1120 einen ersten Speicherbereich 1125 mit einer Kapazität von 4 Gb und einen zweiten Speicherbereich 1130 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1140 kann einen ersten Speicherbereich 1145 mit einer Kapazität von 4 Gb und einen zweiten Speicherbereich 1150 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1120 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1140 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann das Halbleiter-Speichergehäuse 1100 eine Chip-Auswahlsignal-Steuereinheit 1160 aufweisen, die die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 den ersten und zweiten Halbleiter-Speichervorrichtungen 1120 und 1140 bereitstellt, wenn die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 empfangen werden. Das heißt, dass unter Verwendung der Chip-Auswahlsignal-Steuereinheit 1160 das Halbleiter-Speichergehäuse 1100 wahlweise den ersten Speicherbereich 1125 und den zweiten Speicherbereich 1130 der ersten Halbleiter-Speichervorrichtung 1120 aktivieren kann und wahlweise den ersten Speicherbereich 1145 und den zweiten Speicherbereich 1150 der zweiten Halbleiter-Speichervorrichtung 1140 aktivieren kann. Bei der ersten Halbleiter-Speichervorrichtung 1120 können der erste Speicherbereich 1125 mit einer Kapazität von 4 Gb und der zweite Speicherbereich 1130 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. In der zweiten Halbleiter-Speichervorrichtung 1140 können der erste Speicherbereich 1145 mit einer Kapazität von 4 Gb und der zweite Speicherbereich 1150 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel kann der erste Speicherbereich 1125 der ersten Halbleiter-Speichervorrichtung 1120 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der erste Speicherbereich 1145 der zweiten Halbleiter-Speichervorrichtung 1140 einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der zweite Speicherbereich 1130 der ersten Halbleiter-Speichervorrichtung 1120 und der zweite Speicherbereich 1150 der zweiten Halbleiter-Speichervorrichtung 1140 können einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass das Halbleiter-Speichergehäuse 1100 im Wesentlichen als ein Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1100 können sich die erste Halbleiter-Speichervorrichtung 1120 und die zweite Halbleiter-Speichervorrichtung 1140 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus wird das von der Chip-Auswahlsignal-Steuereinheit 1160 ausgegebene zweite Chip-Auswahlsignal CSS1 gleichzeitig auf den zweiten Speicherbereich 1130 der ersten Halbleiter-Speichervorrichtung 1120 und auf den zweiten Speicherbereich 1150 der zweiten Halbleiter-Speichervorrichtung 1140 aufgebracht. Somit kann der zweite Speicherbereich 1130 der ersten Halbleiter-Speichervorrichtung 1120 von dem zweiten Speicherbereich 1150 der zweiten Halbleiter-Speichervorrichtung 1140 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder eine Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1000 im Wesentlichen als ein Halbleiter-Speichermodul mit drei Bänken arbeiten, während einige konventionelle Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein weiteres Halbleiter-Speichermodul mit einer Bank aufweisen können. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1100 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Dual-Die-Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1120 und 1140 aufweist, ist die Anzahl der Halbleiter-Speichervorrichtungen, die das Dual-Die-Gehäuse aufweist, nicht darauf beschränkt.
  • Die 16 ist ein Diagramm, welches ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 mit einem Dual-Die-Gehäuse realisiert ist.
  • In Bezug auf die 16, kann das Halbleiter-Speichergehäuse 1200 durch ein Dual-Die-Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1220 mit einer zweiten Halbleiter-Speichervorrichtung 1240 verbunden ist. Die erste Halbleiter-Speichervorrichtung 1220 kann einem oberen Die entsprechen und die zweite Halbleiter-Speichervorrichtung 1240 kann einem unteren Die entsprechen. Bei dem Halbleiter-Speichergehäuse 1200 kann ein oberes Die und ein unteres Die durch verschiedene Verfahren bestimmt werden. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1200 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ein ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen.
  • Wie in 16 veranschaulicht, kann die erste Halbleiter-Speichervorrichtung 1220 einen ersten Speicherbereich 1225 mit einer Kapazität von 2 Gb aufweisen, einen zweiten Speicherbereich 1230 mit einer Kapazität von 2 Gb aufweisen und einen dritten Speicherbereich 1235 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1240 kann einen ersten Speicherbereich 1245 mit einer Kapazität von 2 Gb aufweisen, einen zweiten Speicherbereich 1250 mit einer Kapazität von 2 Gb aufweisen und einen dritten Speicherbereich 1255 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1220 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1240 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann das Halbleiter-Speichergehäuse 1200 eine Chip-Auswahlsignal-Steuerungsvorrichtung 1260 aufweisen, die die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 den ersten und zweiten Halbleiter-Speichervorrichtungen 1220 und 1240 bereitstellt, wenn die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 empfangen werden. Das heißt, dass unter Verwendung der Chip-Auswahlsignal-Steuerungsvorrichtung 1260 das Halbleiter-Speichergehäuse 1200 wahlweise den ersten Speicherbereich 1225, den zweiten Speicherbereich 1230 und den dritten Speicherbereich 1235 der ersten Halbleiter-Speichervorrichtung 1220 aktivieren kann und wahlweise den ersten Speicherbereich 1245, den zweiten Speicherbereich 1250 und den dritten Speicherbereich 1255 der zweiten Halbleiter-Speichervorrichtung 1240 aktivieren kann. Bei der ersten Halbleiter-Speichervorrichtung 1220 können der erste Speicherbereich 1225 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1230 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1235 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Bei der zweiten Halbleiter-Speichervorrichtung 1240 können der erste Speicherbereich 1245 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1250 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1255 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel kann der erste Speicherbereich 1225 der ersten Halbleiter-Speichervorrichtung 1220 und der erste Speicherbereich 1245 der zweiten Halbleiter-Speichervorrichtung 1240 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 1230 der ersten Halbleiter-Speichervorrichtung 1220 und der zweite Speicherbereich 1250 der zweiten Halbleiter-Speichervorrichtung 1240 einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 1235 der ersten Halbleiter-Speichervorrichtung 1220 und der dritte Speicherbereich 1255 der zweiten Halbleiter-Speichervorrichtung 1240 einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass des Halbleiter-Speichergehäuse 1200 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1200 können sich die erste Halbleiter-Speichervorrichtung 1220 und die zweite Halbleiter-Speichervorrichtung 1240 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus werden die von der Chip-Auswahlsignal-Steuerungsvorrichtung 1260 ausgegebenen ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 gleichzeitig auf die ersten bis dritten Speicherbereiche 1225, 1230 und 1235 der ersten Halbleiter-Speichervorrichtung 1220 und auf die ersten bis dritten Speicherbereiche 1245, 1250 und 1255 der zweiten Halbleiter-Speichervorrichtung 1240 aufgebracht. Somit können die ersten bis dritten Speicherbereiche 1225, 1230 und 1235 der ersten Halbleiter-Speichervorrichtung 1220 von den ersten bis dritten Speicherbereichen 1245, 1250 und 1255 der zweiten Halbleiter-Speichervorrichtung 1240 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder eine Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1200 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeiten, während einige konventionelle Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein weiteres Halbleiter-Speichermodul mit einer Bank aufweisen können. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1200 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Dual-Die-Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1220 und 1240 aufweist, ist die Anzahl der Halbleiter-Speichervorrichtungen, die das Dual-Die-Gehäuse aufweist, nicht darauf beschränkt.
  • Die 17 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Gehäuse realisiert ist.
  • In Bezug auf die 17 kann das Halbleiter-Speichergehäuse 1300 durch ein Dual-Die-Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1320 mit einer zweiten Halbleiter-Speichervorrichtung 1340 verbunden ist. Die erste Halbleiter-Speichervorrichtung 1320 kann einem oberen Die entsprechen und die zweite Halbleiter-Speichervorrichtung 1340 kann einem unteren Die entsprechen. Bei dem Halbleiter-Speichergehäuse 1300 kann eine oberes Die und ein unteres Die durch verschiedene Verfahren bestimmt werden. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1300 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen.
  • Wie in 17 veranschaulicht, kann die erste Halbleiter-Speichervorrichtung 1320 einen ersten Speicherbereich 1325 mit einer Kapazität von 2 Gb aufweisen, einen zweiten Speicherbereich 1330 mit einer Kapazität von 2 Gb aufweisen und einen dritten Speicherbereich 1335 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1340 kann einen ersten Speicherbereich 1345 mit einer Kapazität von 2 Gb aufweisen, einen zweiten Speicherbereich 1350 mit einer Kapazität von 2 Gb aufweisen und einen dritten Speicherbereich 1355 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1320 eine Kapazität von 6 Gb aufweist (zum Beispiel eine ”Übergangs-”Dichte) und die zweite Halbleiter-Speichervorrichtung 1340 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann das Halbleiter-Speichergehäuse 1300 eine Chip-Auswahlsignal-Steuerungsvorrichtung 1360 aufweisen, die die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 den ersten und zweiten Halbleiter-Speichervorrichtungen 1320 und 1340 bereitstellt, wenn die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 empfangen werden. Das heißt, dass unter Verwendung der Chip-Auswahlsignal-Steuerungsvorrichtung 1360 das Halbleiter-Speichergehäuse 1300 wahlweise den ersten Speicherbereich 1325, den zweiten Speicherbereich 1330 und den dritten Speicherbereich 1335 der ersten Halbleiter-Speichervorrichtung 1320 aktivieren kann und wahlweise den ersten Speicherbereich 1345, den zweiten Speicherbereich 1350 und den dritten Speicherbereich 1355 der zweiten Halbleiter-Speichervorrichtung 1340 basierend auf einer logischen Verknüpfung der ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 aktivieren kann. Bei der ersten Halbleiter-Speichervorrichtung 1320 können der erste Speicherbereich 1325 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1330 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1335 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Bei der zweiten Halbleiter-Speichervorrichtung 1340 können der erste Speicherbereich 1345 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1350 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1355 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel können der erste Speicherbereich 1325 der ersten Halbleiter-Speichervorrichtung 1320 und der erste Speicherbereich 1345 der zweiten Halbleiter-Speichervorrichtung 1340 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 1330 der ersten Halbleiter-Speichervorrichtung 1320 und der zweite Speicherbereich 1350 der zweiten Halbleiter-Speichervorrichtung 1340 können einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 1335 der ersten Halbleiter-Speichervorrichtung 1320 und der dritte Speicherbereich 1355 der zweiten Halbleiter-Speichervorrichtung 1340 können einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass das Halbleiter-Speichergehäuse 1300 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1300 können sich die erste Halbleiter-Speichervorrichtung 1320 und die zweite Halbleiter-Speichervorrichtung 1340 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus werden die von der Chip-Auswahlsignal-Steuereinheit 1360 ausgegebenen ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 gleichzeitig auf die erste und zweite Halbleiter-Speichervorrichtung 1320 und 1340 aufgebracht. Somit können die ersten bis dritten Speicherbereiche 1325, 1330 und 1335 der ersten Halbleiter-Speichervorrichtung 1320 von den ersten bis dritten Speicherbereichen 1345, 1350 und 1355 der zweiten Halbleiter-Speichervorrichtung 1340 durch eine Bank-Adresse, ein Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit, eine Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1300 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet, während einige konventionelle Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und einweiteres Halbleiter-Speichermodul mit einer Bank aufweisen können. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1300 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Dual-Die-Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1320 und 1340 aufweist, ist die Anzahl von Halbleiter-Speichervorrichtungen, die das Dual-Die-Gehäuse aufweist, nicht darauf beschränkt.
  • Die 18 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Dual-Die-Gehäuse realisiert ist.
  • In Bezug auf die 18, kann das Halbleiter-Speichergehäuse 1400 durch ein Dual-Die-Gehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1420 mit einer zweiten Halbleiter-Speichervorrichtung 1440 verbunden ist. Die erste Halbleiter-Speichervorrichtung 1420 kann einem oberen Die entsprechen und die zweite Halbleiter-Speichervorrichtung 1440 kann einem unteren Die entsprechen. Bei dem Halbleiter-Speichergehäuse 1400 kann ein oberes Die und ein unteres Die durch verschiedene Verfahren bestimmt werden. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1400 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ein ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen.
  • Wie in 18 veranschaulicht, kann die erste Halbleiter-Speichervorrichtung 1420 einen ersten Speicherbereich 1425 mit einer Kapazität von 2 Gb aufweisen, einen zweiten Speicherbereich 1430 mit einer Kapazität von 2 Gb aufweisen und einen dritten Speicherbereich 1435 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1440 kann einen ersten Speicherbereich 1445 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1450 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 1455 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1420 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1440 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann das Halbleiter-Speichergehäuse 1400 eine Chip-Auswahlsignal-Steuereinheit 1460 aufweisen, die die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 den ersten und zweiten Halbleiter-Speichervorrichtungen 1420 und 1440 bereitstellt, wenn die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 empfangen werden. Das heißt, dass unter Verwendung der Chip-Auswahlsignal-Steuereinheit 1460 das Halbleiter-Speichermodul 1400 wahlweise den ersten Speicherbereich 1425, den zweiten Speicherbereich 1430 und den dritten Speicherbereich 1435 der ersten Halbleiter-Speichervorrichtung 1420 aktivieren kann und wahlweise den ersten Speicherbereich 1445, den zweiten Speicherbereich 1450 und den dritten Speicherbereich 1455 der zweiten Halbleiter-Speichervorrichtung 1440 aktivieren kann. Bei der ersten Halbleiter-Speichervorrichtung 1420 können der erste Speicherbereich 1425 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1430 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1435 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Bei der zweiten Halbleiter-Speichervorrichtung 1440 können der erste Speicherbereich 1445 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1450 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1455 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel kann der erste Speicherbereich 1425 der ersten Halbleiter-Speichervorrichtung 1420 und der erste Speicherbereich 1445 der zweiten Halbleiter-Speichervorrichtung 1440 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 1430 der ersten Halbleiter-Speichervorrichtung 1420 und der zweite Speicherbereich 1450 der zweiten Halbleiter-Speichervorrichtung 1440 einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 1435 der ersten Halbleiter-Speichervorrichtung 1420 und der dritte Speicherbereich 1455 der zweiten Halbleiter-Speichervorrichtung 1440 einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass das Halbleiter-Speichermodul 1400 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1400 können sich die erste Halbleiter-Speichervorrichtung 1420 und die zweite Halbleiter-Speichervorrichtung 1440 Befehls-Kontakte CMD und Adress-Kontakte ADDR teilen. Jedoch können sich die erste Halbleiter-Speichervorrichtung 1420 und die zweite Halbleiter-Speichervorrichtung 1440 keine Chip-E/A-Kontakte teilen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1420 erste Chip-E/A-Kontakte DQ_G1 aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1440 zweite Chip-E/A-Kontakte DQ_G2 aufweisen kann. Da die Chip-E/A-Kontakte nicht durch die erste Halbleiter-Speichervorrichtung 1420 und die zweite Halbleiter-Speichervorrichtung 1440 geteilt werden, können die ersten bis dritten Speicherbereiche 1425, 1430 und 1435 der ersten Halbleiter-Speichervorrichtung 1420 nicht von den ersten bis dritten Speicherbereichen 1445, 1450 und 1455 der zweiten Halbleiter-Speichervorrichtung 1440 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit, eine Chip-Adressierung usw. nicht verwendet werden. Darüber hinaus kann, da die Chip-E/A-Kontakte nicht von der ersten Halbleiter-Speichervorrichtung 1420 und der zweiten Halbleiter-Speichervorrichtung 1440 geteilt werden, ein nahtlosen Betrieb zwischen der ersten Halbleiter-Speichervorrichtung 1420 und der zweiten Halbleiter-Speichervorrichtung 1440 reduziert oder eliminiert werden, so dass eine Kanal-Auslastung nicht reduziert werden kann. Wie oben beschrieben kann das Halbleiter-Speichergehäuse 1400 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet, während einige herkömmliche Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein weiteres Halbleiter-Speichermodul mit einer Bank aufweisen kann. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichermodul 1400 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Dual-Die-Gehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1420 und 1440 aufweist, ist die Anzahl der Halbleiter-Speichervorrichtungen, die das Dual-Die-Gehäuse aufweist, nicht darauf beschränkt.
  • Die 19 ist ein Diagramm, das ein Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert ist.
  • In Bezug auf die 19 kann das Halbleiter-Speichergehäuse 1500 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1520 mit einer zweiten Halbleiter-Speichervorrichtung 1540 verbunden ist. Im Allgemeinen umfasst ein Dual-Die-Stapelgehäuse eine Mehrzahl von Dies (zum Beispiel Halbleiter-Speichervorrichtungen), die gestapelt sind. Insbesondere kann das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse eine Struktur aufweisen, bei der die gestapelten Dies (zum Beispiel Halbleiter-Speichervorrichtungen) elektrisch und physikalisch durch mindestens eine Silizium-Durchkontaktierung (TSV) miteinander verbunden sind, die in einer vertikalen Richtung angebracht ist, die sich durch eine oder mehrere Dies erstreckt. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1500 einen Bump aufweisen, um einen Raum zwischen den gestapelten Dies (zum Beispiel Halbleiter-Speichervorrichtungen) zur Verfügung zu stellen. Wie in der 19 dargestellt, kann das Halbleiter-Speichergehäuse 1500 auch die erste Halbleiter-Speichervorrichtung 1520 und die zweite Halbleiter-Speichervorrichtung 1540 aufweisen. Hier kann die erste Halbleiter-Speichervorrichtung 1520 eine Slave-Vorrichtung sein und die zweite Halbleiter-Speichervorrichtung 1540 eine Master-Vorrichtung sein. Bei einer beispielhaften Ausführungsform kann die Master-Vorrichtung (zum Beispiel die zweite Halbleiter-Speichervorrichtung 1540) eine E/A-Steuereinheit 1590 als Schnittstelle nach außen aufweisen. Die E/A-Steuereinheit 1590 der zweiten Halbleiter-Speichervorrichtung 1540 kann erste bis dritte Chip-Auswahlsignale CSS0, CSS1 und CSS2, einen Befehl CMD, eine Adresse ADDR und/oder E/A-Datenmengen den ersten und zweiten Halbleiter-Speichervorrichtungen 1520 und 1540 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1500 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen.
  • Wie in der 19 veranschaulicht ist, kann die erste Halbleiter-Speichervorrichtung 1520 einen ersten Speicherbereich 1525 mit einer Kapazität von 4 Gb aufweisen und einen zweiten Speicherbereich 1530 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1540 kann einen ersten Speicherbereich 1545 mit einer Kapazität von 4 Gb und einen zweiten Speicherbereich 1550 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1520 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1540 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann, wenn das Halbleiter-Speichergehäuse 1500 die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 empfängt, das Halbleiter-Speichergehäuse 1500 die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 den ersten und zweiten Halbleiter-Speichervorrichtungen 1520 und 1540 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen, die mit der E/A-Steuereinheit 1590 der zweiten Halbleiter-Speichervorrichtung 1540 verbunden ist. Somit können der erste Speicherbereich 1525 und der zweite Speicherbereich 1530 der ersten Halbleiter-Speichervorrichtung 1520 wahlweise aktiviert werden und der erste Speicherbereich 1545 und der zweite Speicherbereich 1550 der zweiten Halbleiter-Speichervorrichtung 1540 wahlweise aktiviert werden.
  • Bei der ersten Halbleiter-Speichervorrichtung 1520 können der erste Speicherbereich 1525 mit einer Kapazität von 4 Gb und der zweite Speicherbereich 1530 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Bei der zweiten Halbleiter-Speichervorrichtung 1540 können der erste Speicherbereich 1545 mit einer Kapazität von 4 Gb und der zweite Speicherbereich 1550 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel kann der erste Speicherbereich 1525 der ersten Halbleiter-Speichervorrichtung 1520 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der erste Speicherbereich 1545 der zweiten Halbleiter-Speichervorrichtung 1540 einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der zweite Speicherbereich 1530 der ersten Halbleiter-Speichervorrichtung 1520 und der zweite Speicherbereich 1550 der zweiten Halbleiter-Speichervorrichtung 1540 einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass das Halbleiter-Speichergehäuse 1500 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1500 können sich die erste Halbleiter-Speichervorrichtung 1520 und die zweite Halbleiter-Speichervorrichtung 1540 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus wird das zweite Chip-Auswahlsignal CSS1 gleichzeitig auf den zweiten Speicherbereich 1530 der ersten Halbleiter-Speichervorrichtung 1520 und den zweiten Speicherbereich 1550 der zweiten Halbleiter-Speichervorrichtung 1540 durch die mindestens eine Silizium-Durchkontaktierung (TSV) aufgebracht, die mit der E/A-Steuereinheit 1590 der zweiten Halbleiter-Speichervorrichtung 1540 verbunden ist. Somit kann der zweite Speicherbereich 1530 der ersten Halbleiter-Speichervorrichtung 1520 von dem zweiten Speicherbereich 1550 der zweiten Halbleiter-Speichervorrichtung 1540 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterscheiden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder eine Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1500 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Banken arbeiten, während einige herkömmlichen Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein anderes Halbleiter-Speichermodul mit einer Bank aufweisen. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1500 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1520 und 1540 aufweist, ist die Anzahl von Halbleiter-Speichervorrichtungen, die das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse aufweist, nicht darauf beschränkt.
  • Die 20 ist ein Diagramm, welches ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert ist.
  • In Bezug auf die 20 kann das Halbleiter-Speichergehäuse 1600 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1620 mit einer zweiten Halbleiter-Speichervorrichtung 1640 verbunden ist. Wie in der 20 dargestellt, kann die erste Halbleiter-Speichervorrichtung eine Slave-Vorrichtung 1620 sein und die zweite Halbleiter-Speichervorrichtung 1640 kann eine Master-Vorrichtung sein. Die zweite Halbleiter-Speichervorrichtung 1640 kann eine E/A-Steuereinheit 1690 als Schnittstelle nach außen aufweisen. Die E/A-Steuereinheit 1690 der zweiten Halbleiter-Speichervorrichtung 1640 kann erste bis dritte Chip-Auswahlsignale CSS0, CSS1 und CSS2, einen Befehl CMD, eine Adresse ADDR und/oder E/A-Datenmengen den ersten und zweiten Halbleiter-Speichervorrichtungen 1620 und 1640 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1600 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen.
  • Wie in der 20 veranschaulicht ist, kann die erste Halbleiter-Speichervorrichtung 1620 einen ersten Speicherbereich 1625 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1630 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 1635 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1640 kann einen ersten Speicherbereich 1645 mit einer Kapazität von 2 Gb aufweisen, einen zweiten Speicherbereich 1650 mit einer Kapazität von 2 Gb, und einen dritten Speicherbereich 1655 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1620 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1640 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann, wenn das Halbleiter-Speichergehäuse 1600 die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 empfängt, das Halbleiter-Speichergehäuse 1600 die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 den ersten und zweiten Halbleiter-Speichervorrichtungen 1620 und 1640 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen, die mit der E/A-Steuereinheit 1690 der zweiten Halbleiter-Speichervorrichtung 1640 verbunden ist. Somit können der erste Speicherbereich 1625, der zweite Speicherbereich 1630 und der dritte Speicherbereich 1635 der ersten Halbleiter-Speichervorrichtung 1620 wahlweise aktiviert werden und der erste Speicherbereich 1645, der zweite Speicherbereich 1650 und der dritte Speicherbereich 1655 der zweiten Halbleiter-Speichervorrichtung 1640 wahlweise aktiviert werden.
  • Bei der ersten Halbleiter-Speichervorrichtung 1620 können der erste Speicherbereich 1625 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1630 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1635 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Bei der zweiten Halbleiter-Speichervorrichtung 1640 können der erste Speicherbereich 1645 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1650 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1655 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel kann der erste Speicherbereich 1625 der ersten Halbleiter-Speichervorrichtung 1620 und der erste Speicherbereich 1645 der zweiten Halbleiter-Speichervorrichtung 1640 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 1630 der ersten Halbleiter-Speichervorrichtung 1620 und der zweite Speicherbereich 1650 der zweiten Halbleiter-Speichervorrichtung 1640 können einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 1635 der ersten Halbleiter-Speichervorrichtung 1620 und der dritte Speicherbereich 1655 der zweiten Halbleiter-Speichervorrichtung 1640 können einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass das Halbleiter-Speichergehäuse 1600 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1600 können sich die erste Halbleiter-Speichervorrichtung 1620 und die zweite Halbleiter-Speichervorrichtung 1640 Befehls-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus werden das erste bis dritte Chip-Auswahlsignale CSS0, CSS1 und CSS2 gleichzeitig auf die ersten bis dritten Speicherbereiche 1625, 1630 und 1635 der ersten Halbleiter-Speichervorrichtung 1620 und auf die ersten bis dritten Speicherbereiche 1645, 1650, und 1655 der zweiten Halbleiter-Speichervorrichtung 1640 durch die mindestens eine Silizium-Durchkontaktierung (TSV) aufgebracht, die mit der E/A-Steuereinheit 1690 des zweiten Halbleiter-Speichervorrichtung 1640 verbunden ist. Somit kann der erste bis dritte Speicherbereiche 1625, 1630 und 1635 der ersten Halbleiter-Speichervorrichtung 1620 von den ersten bis dritten Speicherbereichen 1645, 1650 und 1655 der zweiten Halbleiter-Speichervorrichtung 1640 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder eine Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1600 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeiten, während einige herkömmliche Halbleiter-Speichergehäuse ein Halbleiter-Speichermodul von zwei Bänken und ein weiteres Halbleiter-Speichermodul mit einer Bank aufweisen. Demzufolge können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1600 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1620 und 1640 aufweist, ist die Anzahl von Halbleiter-Speichervorrichtungen, die das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse aufweist, nicht darauf beschränkt.
  • Die 21 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert ist.
  • In Bezug auf die 21 kann das Halbleiter-Speichergehäuse 1700 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1720 mit einer zweiten Halbleiter-Speichervorrichtung 1740 verbunden ist. Wie in der 21 dargestellt ist, kann die erste Halbleiter-Speichervorrichtung 1720 eine Slave-Vorrichtung sein und die zweite Halbleiter-Speichervorrichtung 1740 eine Master-Vorrichtung sein. Die zweite Halbleiter-Speichervorrichtung 1740 kann eine E/A-Steuereinheit 1790 als Schnittstelle nach außen aufweisen. Die E/A-Steuereinheit 1790 der zweiten Halbleiter-Speichervorrichtung 1740 kann erste und zweite Chip-Auswahlsignale CSS0 und CSS1, einen Befehl CMD, eine Adresse ADDR und/oder E/A-Datenmengen den ersten und zweiten Halbleiter-Speichervorrichtungen 1720 und 1740 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1700 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen.
  • Wie in 21 veranschaulicht, kann die erste Halbleiter-Speichervorrichtung 1720 einen ersten Speicherbereich 1725 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1730 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 1735 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1740 kann einen ersten Speicherbereich 1745 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1750 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 1755 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1720 eine Kapazität von 6 Gb zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1740 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann, wenn das Halbleiter-Speichergehäuse 1700 die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 empfängt, das Halbleiter-Speichergehäuse 1700 die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 den ersten und zweiten Halbleiter-Speichervorrichtungen 1720 und 1740 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen, die mit der E/A-Steuereinheit 1790 der zweiten Halbleiter-Speichervorrichtung 1740 verbunden ist. Somit können der erste Speicherbereich 1725, der zweite Speicherbereich 1730 und der dritte Speicherbereich 1735 der ersten Halbleiter-Speichervorrichtung 1720 und der erste Speicherbereich 1745, der zweite Speicherbereich 1750 und der dritte Speicherbereich 1755 der zweiten Halbleiter-Speichervorrichtung 1740 wahlweise basierend auf einer logischen Verknüpfung der ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 aktiviert werden.
  • Bei der ersten Halbleiter-Speichervorrichtung 1720 können der erste Speicherbereich 1725 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1730 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1735 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Bei der zweiten Halbleiter-Speichervorrichtung 1740 können der erste Speicherbereich 1745 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1750 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1755 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel kann der erste Speicherbereich 1725 der ersten Halbleiter-Speichervorrichtung 1720 und der erste Speicherbereich 1745 der zweiten Halbleiter-Speichervorrichtung 1740 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 1730 der ersten Halbleiter-Speichervorrichtung 1720 und der zweite Speicherbereich 1750 der zweiten Halbleiter-Speichervorrichtung 1740 einer zweiten Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 1735 der ersten Halbleiter-Speichervorrichtung 1720 und der dritte Speicherbereich 1755 der zweiten Halbleiter-Speichervorrichtung 1740 einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass das Halbleiter-Speichergehäuse 1700 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1700 können sich die erste Halbleiter-Speichervorrichtung 1720 und die zweite Halbleiter-Speichervorrichtung 1740 Befehl-Kontakte CMD, Adress-Kontakte ADDR und Chip-E/A-Kontakte DQ_G teilen. Darüber hinaus werden die ersten und zweiten Chip-Auswahlsignale CSS0 und CSS1 gleichzeitig auf die ersten bis dritten Speicherbereiche 1725, 1730 und 1735 der ersten Halbleiter-Speichervorrichtung 1720 und auf die ersten bis dritten Speicherbereiche 1745, 1750 und 1755 der zweiten Halbleiter-Speichervorrichtung 1740 durch die mindestens eine Silizium-Durchkontaktierung (TSV) aufgebracht, die mit der E/A-Steuereinheit 1790 der zweiten Halbleiter-Speichervorrichtung 1740 verbunden ist. Somit können die ersten bis dritten Speicherbereiche 1725, 1730 und 1735 der ersten Halbleiter-Speichervorrichtung 1720 der ersten bis dritten Speicherbereiche 1745, 1750 und 1755 der zweiten Halbleiter-Speichervorrichtung 1740 durch eine Bank-Adresse, ein Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder eine Chip-Adressierung usw. verwendet werden. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1700 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet, während einige herkömmlichen Speichergehäuse einen Halbleiter-Speichermodul mit zwei Bänken und einen anderen Halbleiter-Speichermodul mit einer Bank aufweisen. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1700 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1720 und 1740 aufweist, ist die Anzahl von Halbleiter-Speichervorrichtungen, die das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse aufweist, nicht darauf beschränkt.
  • Die 22 ist ein Diagramm, das noch ein weiteres Beispiel veranschaulicht, bei dem ein integriertes Schaltungs-Speichergehäuse von 10 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert ist.
  • In Bezug auf die 22 kann das Halbleiter-Speichergehäuse 1800 durch ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert sein, bei dem eine erste Halbleiter-Speichervorrichtung 1820 mit einer zweiten Halbleiter-Speichervorrichtung 1840 verbunden ist. Wie in der 22 dargestellt kann die erste Halbleiter-Speichervorrichtung 1820 eine Slave-Vorrichtung sein und die zweite Halbleiter-Speichervorrichtung 1840 kann eine Master-Vorrichtung sein. Die zweite Halbleiter-Speichervorrichtung 1840 kann eine E/A-Steuereinheit 1890 als Schnittstelle nach außen aufweisen. Die E/A-Steuereinheit 1890 der zweiten Halbleiter-Speichervorrichtung 1840 kann erste bis dritte Chip-Auswahlsignale CSS0, CSS1 und CSS2, einen Befehl CMD, eine Adresse ADDR, und/oder E/A-Datenmengen den ersten und zweiten Halbleiter-Speichervorrichtungen 1820 und 1840 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichergehäuse 1800 auch mehr Halbleiter-Speichervorrichtungen (zum Beispiel Mehrfach-Dies, die hier auch als ”Multi-Die”-Gehäuse bezeichnet werden) aufweisen.
  • Wie in der 22 veranschaulicht, kann die erste Halbleiter-Speichervorrichtung 1820 einen ersten Speicherbereich 1825 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1830 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 1835 mit einer Kapazität von 2 Gb aufweisen. Die zweite Halbleiter-Speichervorrichtung 1840 kann einen ersten Speicherbereich 1845 mit einer Kapazität von 2 Gb, einen zweiten Speicherbereich 1850 mit einer Kapazität von 2 Gb und einen dritten Speicherbereich 1855 mit einer Kapazität von 2 Gb aufweisen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1820 eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1840 ebenso eine Kapazität von 6 Gb (zum Beispiel ”Übergangs-”Dichte) aufweisen kann. Darüber hinaus kann, wenn das Halbleiter-Speichergehäuse 1800 die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 empfängt, das Halbleiter-Speichergehäuse 1800 die ersten bis dritten Chip-Auswahlsignale CSS0, CSS1 und CSS2 den ersten und zweiten Halbleiter-Speichervorrichtungen 1820 und 1840 durch die mindestens eine Silizium-Durchkontaktierung (TSV) bereitstellen, die mit der E/A-Steuereinheit 1890 der zweiten Halbleiter-Speichervorrichtung 1840 verbunden ist. Somit kann der erste Speicherbereich 1825, der zweite Speicherbereich 1830 und der dritte Speicherbereich 1835 von der ersten Halbleiter-Speichervorrichtung 1820 wahlweise aktiviert werden und der erste Speicherbereich 1845, der zweite Speicherbereich 1850 und der dritte Speicherbereich 1855 der zweiten Halbleiter-Speichervorrichtung 1840 wahlweise aktiviert werden.
  • Bei der ersten Halbleiter-Speichervorrichtung 1820 können der erste Speicherbereich 1825 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1830 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1835 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Bei der zweiten Halbleiter-Speichervorrichtung 1840 können der erste Speicherbereich 1845 mit einer Kapazität von 2 Gb, der zweite Speicherbereich 1850 mit einer Kapazität von 2 Gb und der dritte Speicherbereich 1855 mit einer Kapazität von 2 Gb zu verschiedenen Bänken eines Halbleiter-Speichermoduls gehören. Zum Beispiel kann der erste Speicherbereich 1825 der ersten Halbleiter-Speichervorrichtung 1820 und der erste Speicherbereich 1845 der zweiten Halbleiter-Speichervorrichtung 1840 einer ersten Bank RANK1 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen, der zweite Speicherbereich 1830 der ersten Halbleiter-Speichervorrichtung 1820 und der zweite Speicherbereich 1850 der zweiten Halbleiter-Speichervorrichtung 1840 kann einer zweiter Bank Rank2 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen und der dritte Speicherbereich 1835 der ersten Halbleiter-Speichervorrichtung 1820 und der dritte Speicherbereich 1855 der zweiten Halbleiter-Speichervorrichtung 1840 kann einer dritten Bank RANK3 (zum Beispiel 4 Gb) des Halbleiter-Speichermoduls entsprechen. Das heißt, dass das Halbleiter-Speichergehäuse 1800 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet.
  • Bei dem Halbleiter-Speichergehäuse 1800 können sich die erste Halbleiter-Speichervorrichtung 1820 und die zweite Halbleiter-Speichervorrichtung 1840 Befehls-Kontakte CMD und Adress-Kontakte ADDR teilen. Jedoch können sich die erste Halbleiter-Speichervorrichtung 1820 und die zweite Halbleiter-Speichervorrichtung 1840 keine Chip-E/A-Kontakte teilen. Das heißt, dass die erste Halbleiter-Speichervorrichtung 1820 erste E/A-Kontakte DQ_G1 aufweisen kann und die zweite Halbleiter-Speichervorrichtung 1840 zweite Chip-E/A-Kontakte DQ_G2 aufweisen kann. Da die Chip-E/A-Kontakte von der ersten Halbleiter-Speichervorrichtung 1820 und der zweiten Halbleiter-Speichervorrichtung 1840 nicht geteilt werden, können die ersten bis dritten Speicherbereiche 1825, 1830 und 1835 der ersten Halbleiter-Speichervorrichtung 1820 nicht von den ersten bis dritten Speicherbereichen 1845, 1850 und 1855 der zweiten Halbleiter-Speichervorrichtung 1840 durch eine Bank-Adresse, eine Zeilen-Adresse oder eine Spalten-Adresse unterschieden werden. Demzufolge können verschiedene Hilfsmittel, wie zum Beispiel eine Packaging/Bonding-Möglichkeit, eine Sicherungs-Möglichkeit und/oder ein Chip-Adressierung usw. verwendet werden. Darüber hinaus können, da die Chip-E/A-Kontakte nicht von der ersten Halbleiter-Speichervorrichtung 1820 und der zweiten Halbleiter-Speichervorrichtung 1840 geteilt werden, ein nahtloser Betrieb zwischen der ersten Halbleiter-Speichervorrichtung 1820 und der zweiten Halbleiter-Speichervorrichtung 1840 reduziert oder eliminiert werden, so dass eine Kanal-Auslastung nicht reduziert werden kann. Wie oben beschrieben, kann das Halbleiter-Speichergehäuse 1800 im Wesentlichen mit einem Halbleiter-Speichermodul mit drei Bänken arbeitet, während einige herkömmlichen Speichergehäuse ein Halbleiter-Speichermodul mit zwei Bänken und ein anderes Halbleiter-Speichermodul mit einer Bank aufweisen. Daher können die Systemeigenschaften verbessert werden, weil das Halbleiter-Speichergehäuse 1800 die Anzahl der Halbleiter-Speichermodule pro Kanal im Vergleich zu einigen herkömmlichen Halbleiter-Speichergehäusen reduziert. Obwohl es oben dargestellt ist, dass das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse die ersten und zweiten Halbleiter-Speichervorrichtungen 1820 und 1840 aufweist, ist die Anzahl von Halbleiter-Speichervorrichtungen, die das Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse aufweist, nicht darauf beschränkt.
  • Die 23 ist ein Flussdiagramm, das Verfahren zum Erhöhen einer Dichte einer integrierten Schaltungs-Speichervorrichtung gemäß beispielhaften Ausführungsformen veranschaulicht.
  • In Bezug auf die 23 kann das Verfahren von 23 eine Mehrzahl von Speicherbereichen auf einem Chip (S120) bilden, wobei jeder der Speicherbereiche eine Mehrzahl von flüchtigen Speicherzellen aufweist, die mit einer ”Standard”-Dichte oder Kapazität von 2^K Bits (wobei K eine Ganzzahl größer oder gleich 0 ist) aufgebaut sind, und eine Mehrzahl von E/A-Anschlussvorrichtungen zum Eingeben/Ausgeben von Daten der flüchtigen Speicherzellen aufweist. Dann kann das Verfahren von 23 die E/A-Anschlussvorrichtungen in jedem der Speicherbereiche als eine Mehrzahl von Chip-E/A-Anschlussvorrichtungen einer integrierten Schaltungs-Speichervorrichtung (S140) bestimmen. Hier kann die Anzahl der E/A-Anschlussvorrichtungen in den Speicherbereichen jeweils mit 2^L (wobei L eine Ganzzahl größer oder gleich 0 ist) ausgedrückt werden. Jedoch ist die Anzahl der E/A-Anschlussvorrichtungen in jedem der Speicherbereiche nicht darauf beschränkt. Bei einer beispielhaften Ausführungsform können die Speicherbereiche zu der gleichen Bank eines integrierten Schaltangs-Speicherbaustein gehören. In diesem Fall können die E/A-Anschlussvorrichtungen in den Speicherbereichen aufweisen gleichzeitig als die Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung arbeiten. Hier kann die Anzahl der Chip-E/A-Anschlussvorrichtungen der Gesamtzahl der E/A-Anschlussvorrichtungen aller Speicherbereiche entsprechen. Bei einer weiteren Ausführungsform können die Speicherbereiche zu verschiedenen Bänken eines integrierten Schaltungs-Speicherbausteins gehören. In diesem Fall können die E/A-Anschlussvorrichtungen in den Speicherbereichen wahlweise als die Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung als Antwort auf mindestens ein Chip-Auswahlsignal arbeiten. Hier kann die Anzahl der Chip-E/A-Anschlussvorrichtungen der Anzahl der E/A-Anschlussvorrichtungen eines Speicherbereichs entsprechen.
  • Wie oben beschrieben kann, da jeder Speicherbereich eine Dichte (zum Beispiel Normdichte) von 2^K Bits (hier ist K eine Ganzzahl größer oder gleich 0) aufweist, und sich eine Dichte eines Speicherbereichs von einer Dichte eines anderen Speicherbereichs unterscheidet, die Halbleiter-Speichervorrichtung mit den Speicherbereichen, die auf einem Chip aufgebracht sind, eine Dichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0, und M, N und O sind voneinander verschieden) aufweisen. Darüber hinaus kann die Halbleiter-Speichervorrichtung die E/A-Anschlussvorrichtungen jedes Speicherbereichs als Chip-E/A-Anschlussvorrichtungen verwenden. Folglich kann das Verfahren von 23 ermöglichen, dass die Halbleiter-Speichervorrichtung eine kleinere Größe aufweist und weniger Leistungsverbrauch im Vergleich zu herkömmlichen Halbleiter-Speichervorrichtung aufweist.
  • Die 24 ist ein Flussdiagramm, das ein Beispiel veranschaulicht, bei dem E/A-Anschlussvorrichtungen von Speicherbereichen als Chip-E/A-Anschlussvorrichtungen bestimmt werden, wenn die Speicherbereiche mindestens mit einer Bank eines integrierten Schaltungs-Speicherbausteins von 23 verbunden sind.
  • In Bezug auf die 24 können die E/A-Anschlussvorrichtungen der Speicherbereiche als Chip-E/A-Anschlussvorrichtungen gemäß den Verbindungseigenschaften der Speicherbereiche mit mindestens einer Bank des Halbleiter-Speichermoduls bestimmt werden. Im Detail kann das Verfahren von 24 das Halbleiter-Speichermodul derart bestimmen, dass er eine Bank (zum Beispiel Single-Bank), oder eine Mehrzahl von Bänken (zum Bespiel Multi-Bank) (S220) aufweist. Dann kann das Verfahren von 24 prüfen, ob die Speicherbereiche der gleichen Banks des Halbleiter-Speichermoduls (S240) miteinander verbunden sind. Zu diesem Zeitpunkt kann, wenn die Speicherbereiche mit der gleichen Bank des Halbleiter-Speichermoduls verbunden sind, das Verfahren von 24 ermöglichen, dass die E/A-Anschlussvorrichtungen der Speicherbereiche gleichzeitig als Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung (S260) arbeiten. Auf der anderen Seite kann, wenn die Speicherbereiche mit unterschiedlichen Bänken des Halbleiter-Speichermoduls verbunden sind, das Verfahren von 24 ermöglichen, dass die E/A-Anschlussvorrichtungen der Speicherbereiche wahlweise als Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung als Antwort auf mindestens ein Chip-Auswahlsignal (S280) arbeiten. Währenddessen kann, wenn die Speicherbereiche mit der gleichen Bank des Halbleiter-Speichermoduls verbunden sind, die Anzahl der Chip-E/A-Anschlussvorrichtungen der Gesamtzahl der E/A-Anschlussvorrichtungen aller Speicherbereiche entsprechen. Darüber hinaus kann, wenn die Speicherbereiche mit verschiedenen Bänken des Halbleiter-Speichermoduls verbunden sind, die Anzahl der Chip-E/A-Anschlussvorrichtungen der Anzahl der E/A-Anschlussvorrichtungen des einen Speicherbereichs entsprechen.
  • Die 25A bis 25F sind Diagramme, die Beispiele eines integrierten Schaltungs-Speicherbausteins mit einer Mehrzahl von Halbleiter-Speichervorrichtungen veranschaulichen.
  • In Bezug auf die 25A kann ein integrierter Schaltungs-Speicherbaustein 1900a durch einen ungepufferten Dual-Inline-Speicherbaustein (UDIMM) realisiert sein. Das Halbleiter-Speichermodul 1900a kann eine Mehrzahl von Halbleiter-Speichergehäusen 1920a aufweisen und jedes der Halbleiter-Speichergehäuse 1920a kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Wie oben beschrieben kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (wobei M, N und O Ganzzahlen größer oder gleich 0 sind und M, N und O voneinander verschieden sind) aufweisen und die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl (zum Beispiel nicht einer Potenz von 2 entsprechen) entsprechen. Unterdessen können bei einem Halbleiter-Speichergehäuse 1920a die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer weiteren Halbleiter-Speichervorrichtung gleichzeitig oder wahlweise mit Chip-E/A-Kontakten DQ_G verbunden sein. Wie in der 25A dargestellt, können die Halbleiter-Speichergehäuse 1920a mit den Befehls-/Adress-Übertragungsleitungen CA durch eine Baumstruktur verbunden sein. Bei einer beispielhaften Ausführungsform kann ein Pseudo-Differentialsignal mit einer Daten-Referenzspannung und einer Befehls/Adress-Referenzspannung verwendet werden.
  • In Bezug auf die 25B kann ein integrierter Schaltungs-Speicherbaustein 1900b durch eine UDIMM realisiert sein. Das Halbleiter-Speichermodul 1900b kann eine Mehrzahl von Halbleiter-Gehäusen 1920b aufweisen und jedes der Halbleiter-Speichergehäuse 1920b kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Wie oben beschrieben kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer als oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen und die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl entsprechen. Unterdessen können bei einem Halbleiter-Speichergehäuse 1920b die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer weiteren Halbleiter-Speichervorrichtung gleichzeitig oder wahlweise mit Chip-E/A-Kontakte DQ_G verbunden sein. Wie in der 25B dargestellt, können die Befehls/Adress-Übertragungsleitungen CA mit dem Halbleiter-Speichergehäuse 1920b durch eine Fly-by-Kaskaden-Topologie verbunden sein. Eine Widerstandsbaustein-Vorrichtung 1931b kann mit einem Ende der Befehls/Adress-Übertragungsleitungen CA verbunden sein. Bei einer beispielhaften Ausführungsform kann das Halbleiter-Speichermodul 1900b Lese/Schreib-Nivellierungsvorgängen durchführen.
  • In Bezug auf die 25C kann ein integrierter Schaltungs-Speicherbaustein 1900c durch einen registrierten Dual-Inline-Speicherbaustein (RDIMM) realisiert sein. Das Halbleiter-Speichermodul 1900c kann eine Mehrzahl von Halbleiter-Speichergehäusen 1920c aufweisen und jedes der Halbleiter-Speichergehäuse 1920c kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Wie oben beschrieben kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen und die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl entsprechen. Unterdessen können bei einem Halbleiterspeichergehäuse 1920c die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer weiteren Halbleiter-Speichervorrichtung gleichzeitig oder wahlweise mit Chip-E/A-Kontakte DQ_G verbunden sein. Wie in der 25C dargestellt, kann das Halbleiter-Speichermodul 1900c ein Befehls/Adress-Register 1931c aufweisen, das ein Befehls/Adress-Signal den Halbleiter-Speichergehäusen 1920c durch die Befehls/Adress-Übertragungsleitungen CA bereitstellt. Darüber hinaus werden Widerstandsbaustein-Vorrichtungen 1932c und 1933c mit beiden Enden der Befehls/Adress-Übertragungsleitungen CA verbunden. Das Befehls/Adress-Register 1931c kann mit den Halbleiter-Speichergehäusen 1920c in einer Kaskaden-Topologie verbunden sein.
  • In Bezug auf die 25D kann ein integrierter Schaltungs-Speicherbaustein 1900d durch einen RDIMM realisiert sein. Das Halbleiter-Speichermodul 1900d kann eine Mehrzahl von Halbleiter-Speichergehäusen 1920d aufweisen und jedes der Halbleiter-Speichergehäuse 1920d kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Wie oben beschrieben, kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen und die Anzahl der Chip-E/A-Anschlussvorrichtungen der ersten Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl entsprechen. Unterdessen können bei einem Halbleiter-Speichergehäuse 1920d die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer weiteren Halbleiter-Speichervorrichtung gleichzeitig oder wahlweise mit Chip-E/A-Kontakten DQ_G verbunden sein. Wie in der 25D dargestellt, kann das Halbleiter-Speichermodul 1900d ein Befehls/Adress-Register 1931d aufweisen, das ein Befehls/Adress-Signal den Halbleiter-Speichergehäusen 1920d durch die Befehls/Adress-Übertragungsleitungen CA bereitstellt. Außerdem ist eine Widerstandsbaustein-Vorrichtung 1932d mit einem Ende der Befehls/Adress-Übertragungsleitungen CA verbunden. Das Befehls/Adress-Register 1931d kann mit den Halbleiter-Speichergehäusen 1920d durch eine Fly-by-Kaskaden-Topologie verbunden sein. Bei einer beispielhaften Ausführungsform kann das Halbleiter-Speichermodul 1900d Lese/Schreib-Nivellierungsvorgänge durchführen.
  • In Bezug auf die 25E kann ein integrierter Schaltungs-Speicherbaustein 1900e durch einen Fully-Buffered-Dual-In-line Speicherbaustein (FBDIMM) realisiert sein. Das Halbleiter-Speichermodul 1900e kann eine Mehrzahl von Halbleiter-Speichergehäusen 1920e aufweisen und jedes der Halbleiter-Speichergehäuse 1920e kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Wie oben beschrieben, kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen, und die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl entsprechen. Unterdessen können bei einem Halbleiter-Speichergehäuse 1920e die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer weiteren Halbleiter-Speichervorrichtung gleichzeitig oder wahlweise mit Chip-E/A-Kontakten DQ_G verbunden sein. Wie in der 25E dargestellt, kann das Halbleiter-Speichermodul 1900e ein Hub 1931e aufweisen, das den Halbleiter-Speichergehäusen 1920e ein Befehls/Adress-Signal und Datenmengen bereitstellt, in dem es ein von einer Speicher-Steuereinheit (nicht dargestellt) empfangenes Hochgeschwindigkeits-Paket empfängt und in das Befehls/Adress-Signal und Datenmengen umwandelt. Bei einer beispielhaften Ausführungsform kann das Hub 1931e ein Erweiterter Pufferspeicher (AMB) sein.
  • In Bezug auf die 25F kann ein integrierter Schaltungs-Speicherbaustein 1900f durch einen Load-Reduced-Dual-Inline-Speicherbaustein (LRDIMM) realisiert sein. Das Halbleiter-Speichermodul 1900f kann eine Mehrzahl von Halbleiter-Speichergehäusen 1920f aufweisen und jedes der Halbleiter-Speichergehäuse 1920f kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Wie oben beschrieben, kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine Nicht-Normdichte (zum Beispiel ”Übergangs-”Dichte) von 2^M + 2^N + 2^O + ... (hier sind M, N und O Ganzzahlen größer oder gleich 0 und M, N und O sind voneinander verschieden) aufweisen, und die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl entsprechen. Unterdessen können in einem Halbleiter-Speichergehäuse 1920f die Chip-E/A-Anschlussvorrichtungen einer Halbleiter-Speichervorrichtung und die Chip-E/A-Anschlussvorrichtungen einer weiteren Halbleiter-Speichervorrichtung gleichzeitig oder wahlweise mit Chip-E/A-Kontakten DQ_G verbunden sein. Wie in der 25F dargestellt, kann das Halbleiter-Speichermodul 1900f einen Puffer 1931f aufweisen, der ein Befehls/Adress-Signal und Datenmengen durch Puffern des Befehls/Adress-Signals und des Dateneingangs von einer Speicher-Steuereinheit (nicht dargestellt) den Halbleiter-Speichergehäusen 1920f durch eine Mehrzahl von Übertragungsleitungen bereitstellt. Hierbei können Daten-Übertragungsleitungen zwischen dem Puffer 1931f und den Halbleiter-Speichergehäusen 1920f durch eine Punkt-zu-Punkt-Topologie verbunden sein. Befehls/Adress-Übertragungsleitungen zwischen dem Puffer 1931f und den Halbleiter-Speichervorrichtungen 1920f können durch eine Multidrop-Topologie, eine Kaskaden-Topologie, oder eine Fly-by-Kaskaden-Topologie verbunden sein. Da der Puffer 1931f sowohl das Befehls/Adress-Signal als auch die Datenmenge puffert, kann die Speicher-Steuereinheit mit dem Halbleiter-Speichermodul 1900f in Verbindung treten, um nur eine Ladungsmenge des Puffer 1931f weiterzuleiten.
  • Die 26 ist ein Blockdiagramm, das ein Speichersystem gemäß beispielhaften Ausführungsformen veranschaulicht.
  • In Bezug auf die 26 kann das Speicher-System 2000 eine Speicher-Steuereinheit 2020 und mindestens ein Halbleiter-Speichermodul 2040 aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann das Halbleiter-Speichermodul 2040 einem oder mehreren der Halbleiter-Speichermodule 1900a, 1900b, 1900c, 1900d, 1900e und 1900f von den 25A bis 25F entsprechen. Die Speicher-Steuereinheit 2020 kann mit dem Halbleiter-Speichermodul 2040 durch einen Bus verbunden sein und kann das Halbleiter-Speichermodul 2040 durch Erzeugen eines Baustein-Steuersignals CTL_MD steuern. Wie oben beschrieben, kann das Halbleiter-Speichermodul 2010 eine Mehrzahl von Halbleiter-Speichergehäusen aufweisen, und jedes der Halbleiter-Speichergehäuse kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Darüber hinaus weist die Halbleiter-Speichervorrichtung eine Mehrzahl von Speicherbereichen und mindestens einen Randbereich auf. Hierbei weist jeder Speicherbereich eine Mehrzahl von flüchtigen Speicherzellen auf, die mit einer Dichte (zum Beispiel Normdichte) von 2^K Bits aufgebaut sind (hier ist K eine Ganzzahl größer oder gleich 0) und weist eine Mehrzahl von E/A-Anschlussvorrichtungen zum Eingeben/Ausgeben von Daten der flüchtigen Speicherzellen auf. Eine Dichte eines Speicherbereichs unterscheidet sich von einer Dichte eines weiteren Speicherbereichs. Auf der Grundlage eines von außen eingegebenen Befehls- und Adress-Eingabe steuert der Randbereich einen Schreib-Vorgang zum Schreiben von Daten WD in die Speicherzellen und einen Lese-Vorgang zum Lesen von Daten RD aus den Speicherbereichen. Folglich kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine ”Übergangs-”Dichte aufweisen und/oder die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl entsprechen.
  • Die 27 ist ein Blockdiagramm, das ein mobiles System mit einem Speicher-System von 26 veranschaulicht.
  • In Bezug auf die 27 kann das mobile System 2100 einen Prozessor 2110, ein Modem 2120, ein nicht-flüchtiges Speicher-System 2130, ein flüchtiges Speicher-System 2140, eine E/A-Vorrichtung 2150 und eine Spannungsversorgung 2160 aufweisen. Hier kann das flüchtige Speicher-System 2140 dem Speicher-System 2000 von 26 entsprechen. Das mobile System 2100 kann unter anderem eine elektronische Vorrichtung wie zum Beispiel eine Digitalkamera, ein Handy, ein Smartphone, ein persönlicher digitaler Assistenten (PDA), ein tragbarer Multimedia-Player (PMP), ein MP3-Spieler, eine mobile Spielkonsole, ein Navigationssystem sein.
  • Der Prozessor 2110 kann verschiedene Berechnungs-Funktionen aufweisen. Der Prozessor 2110 kann zum Beispiel Anwendungen wie zum Beispiel eine Internet-Browser-Anwendung, eine 3D-Karte-Anwendung etc. ausführen. Der Prozessor 2110 kann mit weiteren Komponenten über einen Adress-Bus, einen Steuer-Bus, einen Daten-Bus etc. verbunden sein. Gemäß einigen beispielhaften Ausführungsformen kann der Prozessor 2110 ein Mikroprozessor, ein Hauptprozessor (CPU) usw. sein. Das Modem 2120 kann externe Daten von außerhalb empfangen und kann interne Daten nach außen übertragen. Das Modem 2120 kann zum Beispiel ein Modem-Prozessor sein, der ein globales System für mobile Kommunikation (GSM), einen Allgemeinen paketorientierten Funkdienst (GPRS), ein Breitband-Codemultiplexverfahren (WCDMA) etc. unterstützt. Gemäß einigen beispielhaften Ausführungsformen können der Prozessor 2110 und das Modem 2120 in einem Chip realisiert sein. Das nicht-flüchtige Speichersystem 2130 kann Daten für den Betrieb des mobilen Systems 2100 speichern. Gemäß einigen beispielhaften Ausführungsformen kann das nicht-flüchtige Speichersystem 2130 Boot-Codes für Boot-Operationen des mobilen Systems 2100 speichern. Zum Beispiel kann das nicht-flüchtige Speichersystem 2130 einer löschbaren programmierbaren Nur-Lese-Speicher-(EPROM)-Vorrichtung, einer elektrisch löschbaren programmierbaren Nur-Lese-Speicher-(EEPROM)-Vorrichtung, einer Flash-Speicher-Vorrichtung, einer Phasenwechsel-Direktzugriffsspeicher-(PRAM)-Vorrichtung, einer Widerstands-Direktzugriffsspeicher-(RRAM)-Vorrichtung, einer Nano-Floating-Gate-Speicher(NFGM)-Vorrichtung, einer Polymer-Direktzugriffsspeicher-(PORAM)-Vorrichtung, einer magnetischen Direktzugriffsspeicher-(MRAM)-Vorrichtung, einer ferroelektrischen Direktzugriffsspeicher-(FRAM)-Vorrichtung usw. entsprechen.
  • Das flüchtige Speicher-System 2140 kann Daten speichern, die von dem Modem 2120 (zum Beispiel gesendet oder empfangen) übertragen werden und/oder Daten speichern, die von dem Prozessor 2110 verarbeitet werden. Zum Beispiel kann das flüchtige Speicher-System einer dynamischen Direktzugriffsspeicher-(DRAM)-Vorrichtung, einer statischen Direktzugriffsspeicher-(SRAM)-Vorrichtung, einer mobilen Direktzugriffsspeicher-(mobiles DRAM)-Vorrichtung etc. entsprechen. Wie oben beschrieben, kann das flüchtige Speichersystem 2140 eine Speicher-Steuereinheit und mindestens ein Halbleiter-Speichermodul aufweisen, das Halbleiter-Speichermodul kann eine Mehrzahl von Halbleiter-Gehäusen aufweisen und jedes der Halbleiter-Speichergehäuse kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Hier enthält die Halbleiter-Speichervorrichtung eine Mehrzahl von Speicherbereichen und mindestens einen Randbereich. Jeder Speicherbereich weist eine Mehrzahl von flüchtigen Speicherzellen, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits (hier ist K eine Ganzzahl größer oder gleich 0) aufweisen und eine Mehrzahl von E/A-Anschlussvorrichtungen zum Eingeben/Ausgeben von Daten der flüchtigen Speicherzellen auf. Eine Dichte eines Speicherbereichs unterscheidet sich von einer Dichte eines weiteren Speicherbereichs. Basierend auf einem von außen eingegebenen Befehl und einer Adresse steuert der Randbereich einen Schreib-Vorgang zum Schreiben von Daten in die Speicherbereiche und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen. Folglich kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine ”Übergangs-”Dichte aufweisen und/oder die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung kann einer ”Übergangs-”Anzahl entsprechen. Allerdings wird hier eine doppelte Beschreibung weggelassen werden.
  • Die E/A-Vorrichtung 2150 kann eine Eingabevorrichtung wie zum Beispiel eine Tastatur, ein Tastenfeld, eine Maus, einen Touchscreen etc. und eine Ausgabevorrichtung wie zum Beispiel einen Drucker, ein Display, einen Lautsprecher, usw. aufweisen. Die Spannungsversorgung 2160 kann eine Spannung für den Betrieb des mobilen Systems 2100 bereitstellen. Das mobile System 2100 kann durch verschiedene Gehäuse wie zum Beispiel Package-on-Package (PoP), Kugelgitteranordnungen (BGAs), Chip-Scale-Packages (CSP), Plastic-Leaded-Chip-Carrier (PLCC), Plastic-Dual-In-Line-Package (SOIC), Die-in-Waffle-Pack, Die-in-Wafer-Form, Chip-on-Board (COB), Ceramic-Dual-In-Line-Package (CERDIP), Plastic-Metric-Quad-Flat-Pack (MQFP), Thin Quad Flat-Pack (TQFP), Small-Outline-Integrated-Circuit (SOIC), Shrink-Small-Outline-Package (SSOP), Thin-Small-Outline-Package (TSOP), Thin-Quad-Flat-Pack (TQFP), System-in-Package (SIP), Multi-Chip-Package (MCP), Wafer-Level-Package-Fabricated (WFP), Wafer-Level-Processed-Stapelgehäuse (WSP) realisiert sein.
  • Die 28 ist ein Blockdiagramm, das ein Computersystem mit einem Speichersystem von 26 veranschaulicht.
  • In Bezug auf die 28 weist das Computersystem 2200 einen Prozessor 2210, ein Eingabe/Ausgabe-Hub (IOH) 2220, ein E/A-Steuereinheit-Hub (ICH) 2230, mindestens ein Halbleiter-Speichermodul 2240 und eine Grafikkarte 2250 auf. Gemäß einigen beispielhaften Ausführungsformen kann das Computersystem 2200 einem Personalcomputer (PC), einem Server-Computer, einem Arbeitsplatzrechner, einem Laptop-Computer usw. entsprechen.
  • Der Prozessor 2210 führt verschiedene Berechnungs-Funktionen durch. Der Prozessor 2210 kann zum Beispiel ein Mikroprozessor, ein Hauptprozessor (CPU) etc. sein. Gemäß einigen beispielhaften Ausführungsformen kann der Prozessor 2210 einen einzelnen Kern oder mehrere Kerne wie zum Beispiel ein Dual-Core-Prozessor, ein Quad-Core-Prozessor oder ein Hex-Core-Prozessor aufweisen. Obwohl in der 28 veranschaulicht ist, dass das Computersystem 2200 einen Prozessor 2210 aufweist, kann das Computersystem 2200 eine Mehrzahl von Prozessoren aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann der Prozessor 2210 ferner einen internen oder externen Zwischenspeicher aufweisen. Der Prozessor 2210 weist eine Speicher-Steuereinheit 2211 durch Erzeugen eines Baustein-Steuersignals zum Steuern des Halbleiter-Speichermoduls 2240 auf. Die in dem Prozessor 2210 integrierte Speicher-Steuereinheit 2211 kann als integrierte Speicher-Steuereinheit (IMC) bezeichnet werden. Eine Speicherschnittstelle zwischen der Speicher-Steuereinheit 2211 und dem Halbleiter-Speichermodul 2240 kann mit einem Kanal (zum Beispiel einkanalig) mit einer Mehrzahl von Signalleitungen realisiert sein, oder kann mit einer Mehrzahl von Kanälen (zum Beispiel mehrkanalig) realisiert sein. Gemäß einigen beispielhaften Ausführungsformen kann die Speicher-Steuereinheit 2211 in dem E/A-Hub 2220 untergebracht sein. In diesem Fall kann das E/A-Hub 2220 mit der Speicher-Steuereinheit 2211 als ein Speicher-Steuereinheit-Hub (MCH) bezeichnet werden.
  • Das Halbleiter-Speichermodul 2240 kann eine Mehrzahl von Halbleiter-Speichergehäusen aufweisen und jedes der Halbleiter-Speichergehäuse kann mindestens eine Halbleiter-Speichervorrichtung aufweisen. Hier weist die Halbleiter-Speichervorrichtung eine Mehrzahl von Speicherbereichen und mindestens einen Randbereich auf. Jeder Speicherbereich weist eine Mehrzahl von flüchtigen Speicherzellen, die eine Dichte (zum Beispiel Normdichte) von 2^K Bits (wobei K eine Ganzzahl größer oder gleich 0 ist) aufweisen und eine Mehrzahl von E/A-Anschlussvorrichtungen zum Eingeben/Ausgeben von Daten der flüchtigen Speicherzellen auf. Eine Dichte eines Speicherbereichs unterscheidet sich von einer Dichte eines weiteren Speicherbereichs. Basierend auf einem von außen eingegebenen Befehl und einer Adresse steuert der Randbereich einen Schreib-Vorgang zum Schreiben von Daten in die Speicherbereiche und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen. Folglich kann die Halbleiter-Speichervorrichtung mit einer Mehrzahl von Speicherbereichen eine ”Übergangs-”Dichte aufweisen und die Anzahl der Chip-E/A-Anschlussvorrichtungen der Halbleiter-Speichervorrichtung einer ”Übergangs-”Anzahl entsprechen. Das E/A-Hub 2220 kann Datenübertragungen zwischen dem Prozessor 2210 und Vorrichtungen wie zum Beispiel der Grafikkarte 2250 verwalten. Das E/A-Hub 2220 kann mit dem Prozessor 2210 basierend auf verschiedenen Schnittstellen verbunden sein. Zum Beispiel kann die Schnittstelle zwischen dem Prozessor 2210 und dem E/A-Hub 2220 ein Front-Side-Bus (FSB), ein Systembus, ein HyperTransport, ein Lightning-Data-Transport (LDT), ein Quick-Path-Interconnect (QPI) oder eine Gemeinsame Systemschnittstelle (CSI) sein. Ferner kann das E/A-Hub 2220 verschiedene Schnittstellen mit den Vorrichtungen bereitzustellen. Beispielsweise kann das E/A-Hub 2220 eine Accelerated-Graphics-Port-(AGP)-Schnittstelle, eine Peripheral-Component-Interface-Express-(PCIe), eine Kommunikations-Streaming-Architektur-(CSA)-Schnittstelle etc. bereitstellen. Obwohl in der 28 veranschaulicht ist, dass das Computersystem 2200 ein E/A-Hub 2220 aufweist, kann das Computersystem 2200 eine Mehrzahl von E/A-Hubs aufweisen.
  • Die Grafikkarte 2250 kann zum Steuern einer Anzeigevorrichtung mit dem E/A-Hub 2220 über AGP oder PCIe zur Anzeige eines Bildes verbunden sein. Die Grafikkarte 2250 kann einen internen Prozessor zum Verarbeiten von Bilddaten aufweisen. Gemäß einigen beispielhaften Ausführungsformen kann das E/A-Hub 2220 eine innere Graphik-Vorrichtung anstelle der Grafikkarte 2250 aufweisen. Die Grafik-Vorrichtung in dem E/A-Hub 2220 kann als integriertes Grafiksystem bezeichnet werden. Darüber hinaus kann der E/A-Hub 2220 einschließlich der internen Speicher-Steuereinheit und der internen Grafik-Vorrichtung als Grafik- und Speicher-Steuereinheit-Hub (GMCH) bezeichnet werden. Der E/A-Steuereinheit-Hub 2230 kann eine Datenpufferung und Schnittstellen-Arbitrierungsvorgänge durchführen, um effizient verschiedene System-Schnittstellen zu bedienen. Das E/A-Steuereinheit-Hub 2230 kann mit dem E/A-Hub 2220 über einen internen Bus wie zum Beispiel einer Direkten-Medien-Schnittstelle (DMI), einer Hub-Schnittstelle, einer Enterprise-Southbridge-Schnittstelle (ESI), PCIe, etc. verbunden sein. Das E/A-Steuereinheit-Hub 2230 kann mit Peripheriegeräten verbunden sein. Zum Beispiel kann das E/A-Steuereinheit-Hub 1530 einen Universal-Serial-Bus-(USB)-Anschluss, einen Serial-Advanced-Technology-Attachment-(SATA)-Anschluss, eine Universelle Ein-/Ausgabe (GPIO), einen Low-Pin-Count-(LPC)-Bus, ein Serielle-Peripherie-Schnittstelle (SPI), PCI, PCIe etc. bereitstellen.
  • Die vorliegende erfinderische Idee kann auf eine integrierte Schaltungs-Speichervorrichtung mit einer Mehrzahl von flüchtigen Speicherzellen und auf ein die Halbleiter-Speichervorrichtung aufweisendes System angewendet werden. Zum Beispiel kann die vorliegende erfinderische Idee auf eine elektronische Vorrichtung wie zum Beispiel auf ein Mobiltelefon, ein Smartfon, einen persönlichen digitalen Assistenten (PDA), einen tragbaren Multimedia-Player (PMP), eine Digitalkamera, einen Camcorder, einen Computer, einen Laptop, einen Arbeitsplatzrechner, ein digitales Fernsehgerät, einen MP3-Player, eine tragbare Spielkonsole, ein Navigationssystem und/oder andere Vorrichtungen angewendet werden.
  • Das Vorstehende ist für beispielhafte Ausführungsformen veranschaulichend und soll nicht als beschränkend verstanden werden. Obwohl einige wenige beispielhafte Ausführungsformen beschrieben worden sind, werden Fachleute leicht erkennen, dass viele Modifikationen der beispielhaften Ausführungsformen möglich sind, ohne wesentlich von den neuartigen Lehren und Vorteilen der vorliegenden erfinderischen Idee abzuweichen. Dementsprechend wird beabsichtigt, dass alle derartigen Modifikationen innerhalb des Umfangs der vorliegenden erfinderischen Idee liegen, so wie sie in den Ansprüchen bestimmt sind. Daher ist es selbstverständlich, dass das Vorhergehende veranschaulichend für verschiedene beispielhafte Ausführungsformen ist und nicht als beschränkend auf die spezifischen beispielhaften Ausführungsformen gedeutet werden sollen, und, dass Modifikationen der offenbarten sowie anderen beispielhaften Ausführungsformen als im Rahmen der beigefügten Ansprüche enthalten beabsichtigt sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2011-0117380 [0001]

Claims (10)

  1. Halbleiter-Speichervorrichtung (100, 200, 300, 500), aufweisend: eine Mehrzahl von auf einem Chip gebildeten Speicherbereichen (120), wobei jeder der Speicherbereiche (120) eine Mehrzahl flüchtiger Speicherzellen mit einer Dichte von 2^K Bits, wobei K eine Ganzzahl größer oder gleich 0 darstellt und eine Mehrzahl von Eingangs-/Ausgangs-(E/A)-Anschlussvorrichtungen (E/A_1–E/A_k) zum Eingeben und Ausgeben von Daten der flüchtigen Speicherzellen aufweist, wobei eine Gesamtdichte der Speicherbereiche (120) einer Übergangs-Dichte entspricht; und mindestens einen Randbereich (140, 540), der derart konfiguriert ist, dass er einen Schreib-Vorgang zum Schreiben von Daten in die Speicherbereiche (120) und einen Lese-Vorgang zum Lesen von Daten aus den Speicherbereichen (120) basierend auf einem externen Eingangsbefehl und einer externen Adresse steuert.
  2. Vorrichtung nach Anspruch 1, wobei die Speicherbereiche (120) aufweisen: einen ersten Speicherbereich (122) mit einer Mehrzahl von ersten flüchtigen Speicherzellen mit einer Dichte von 2^M Bits, wobei M eine Ganzzahl größer oder gleich 0 darstellt, und eine Mehrzahl von ersten E/A-Anschlussvorrichtungen (E/A_1) zum Eingeben und Ausgeben von Daten der ersten flüchtigen Speicherzellen; und einen zweiten Speicherbereich (124) mit einer Mehrzahl von zweiten flüchtigen Speicherzellen mit einer Dichte von 2^N Bits, wobei N eine Ganzzahl größer oder gleich 0 darstellt und sich N von M unterscheidet, und eine Mehrzahl von zweiten E/A-Anschlussvorrichtungen (E/A_2) zum Eingeben und Ausgeben von Daten der zweiten flüchtigen Speicherzellen.
  3. Vorrichtung nach Anspruch 2, wobei eine Anzahl der ersten E/A-Anschlussvorrichtungen (E/A_1) und/oder eine Anzahl der zweiten E/A-Anschlussvorrichtungen (E/A_2) mit 2^L bezeichnet werden kann, wobei L jeweils eine Ganzzahl größer oder gleich 0 darstellt.
  4. Vorrichtung nach Anspruch 3, wobei die Anzahl der ersten E/A-Anschlussvorrichtungen (E/A_1) gleich der Anzahl der zweiten E/A-Anschlussvorrichtungen (E/A_2) ist.
  5. Vorrichtung nach Anspruch 3, wobei sich die Anzahl der ersten E/A-Anschlussvorrichtungen (E/A_1) von der Anzahl der zweiten E/A-Anschlussvorrichtungen (E/A_2) unterscheidet.
  6. Vorrichtung nach Anspruch 2, wobei der erste Speicherbereich (122) und der zweite Speicherbereich (124) zur selben Bank eines Halbleiter-Speichermoduls gehören.
  7. Vorrichtung nach Anspruch 6, wobei die ersten E/A-Anschlussvorrichtungen (E/A_1) und die zweiten E/A-Anschlussvorrichtungen (E/A_1) gleichzeitig als Chip-E/A-Anschlussvorrichtungen (E/A) arbeiten und wobei eine Anzahl der Chip-E/A-Anschlussvorrichtungen (E/A) gleich einer Summe der Anzahl der ersten E/A-Anschlussvorrichtungen (E/A_1) und der Anzahl der zweiten E/A-Anschlussvorrichtungen (E/A_2) ist.
  8. Vorrichtung nach Anspruch 2, wobei der erste Speicherbereich (122) und der zweite Speicherbereich (124) zu verschiedenen Bänken eines Halbleiter-Speichermoduls (420, 440) gehören.
  9. Vorrichtung nach Anspruch 8, wobei die ersten E/A-Anschlussvorrichtungen (E/A_1) und die zweiten E/A-Anschlussvorrichtungen (E/A_1) wahlweise als Chip-E/A-Anschlussvorrichtungen (E/A) als Antwort auf mindestens ein Chip-Auswahlsignal (CSS0, CSS1, CSS2) agieren, und wobei eine Anzahl der Chip-E/A-Anschlussvorrichtungen (E/A) gleich der Anzahl der ersten E/A-Anschlussvorrichtungen (E/A_1) oder der Anzahl der zweiten E/A-Anschlussvorrichtungen (E/A_2) entspricht.
  10. Vorrichtung nach Anspruch 1, wobei ein Halbleiter-Speichergehäuse (600, 700, 800, 900, 1000, 1100, 1200, 1300, 1400, 1500, 1600, 1700, 1800) die Halbleiter-Speichervorrichtung (100, 200, 300, 500) aufweist, und wobei das Halbleiter-Speichergehäuse (600, 700, 800, 900, 1000, 1100, 1200, 1300, 1400, 1500, 1600, 1700, 1800) durch ein monolithisches Gehäuse, ein Dual-Die-Gehäuse oder ein Silizium-Durchkontaktierungs-Dual-Die-Stapelgehäuse realisiert ist.
DE102012104474A 2011-05-27 2012-05-24 Speichervorrichtung Withdrawn DE102012104474A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161490835P 2011-05-27 2011-05-27
US61/490,835 2011-05-27
KR10-2011-0117380 2011-11-11
KR1020110117380A KR20120132287A (ko) 2011-05-27 2011-11-11 반도체 메모리 장치, 반도체 메모리 패키지 및 반도체 메모리 장치의 집적도 증대 방법

Publications (1)

Publication Number Publication Date
DE102012104474A1 true DE102012104474A1 (de) 2012-11-29

Family

ID=47140551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012104474A Withdrawn DE102012104474A1 (de) 2011-05-27 2012-05-24 Speichervorrichtung

Country Status (6)

Country Link
US (1) US8817549B2 (de)
JP (1) JP2012248192A (de)
KR (1) KR20120132287A (de)
CN (1) CN102800352A (de)
DE (1) DE102012104474A1 (de)
TW (1) TWI557562B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117496B2 (en) 2012-01-30 2015-08-25 Rambus Inc. Memory device comprising programmable command-and-address and/or data interfaces
US9679615B2 (en) 2013-03-15 2017-06-13 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
CN105531766A (zh) * 2013-10-15 2016-04-27 拉姆伯斯公司 负载减小的存储模块
CN105612580B (zh) * 2013-11-11 2019-06-21 拉姆伯斯公司 使用标准控制器部件的大容量存储系统
KR102107072B1 (ko) * 2013-11-29 2020-05-07 에스케이하이닉스 주식회사 메모리의 전원을 관리하는 메모리 컨트롤러를 포함하는 시스템
US9342641B1 (en) * 2014-04-30 2016-05-17 Keysight Technologies, Inc. Configuration of logic analyzer using graphical user interface
KR102320046B1 (ko) * 2014-09-19 2021-11-01 삼성전자주식회사 캐스케이드 칩 스택을 갖는 반도체 패키지
KR20160091587A (ko) * 2015-01-26 2016-08-03 에스케이하이닉스 주식회사 반도체 장치
US10491667B1 (en) * 2015-03-16 2019-11-26 Amazon Technologies, Inc. Customized memory modules in multi-tenant service provider systems
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
KR102400991B1 (ko) * 2015-12-30 2022-05-23 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10380060B2 (en) * 2016-06-17 2019-08-13 Etron Technology, Inc. Low-pincount high-bandwidth memory and memory bus
KR20180049386A (ko) * 2016-11-01 2018-05-11 에스케이하이닉스 주식회사 랭크 레벨에서 병렬화를 지원하는 메모리 장치 및 메모리 시스템
US10762946B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10803926B2 (en) * 2018-12-31 2020-10-13 Micron Technology, Inc. Memory with on-die data transfer
US11062755B2 (en) 2019-11-25 2021-07-13 Micron Technology, Inc. Memory with partial bank refresh
CN117389459A (zh) * 2022-06-29 2024-01-12 华为技术有限公司 存储器、芯片堆叠结构、芯片封装结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117380A (ko) 2010-04-21 2011-10-27 (재)남해마늘연구소 숙성 홍마늘 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858571B2 (ja) * 2000-07-27 2006-12-13 株式会社日立製作所 パターン欠陥検査方法及びその装置
JP4646485B2 (ja) * 2002-06-25 2011-03-09 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
KR100468761B1 (ko) 2002-08-23 2005-01-29 삼성전자주식회사 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템
JP2005293785A (ja) * 2004-04-05 2005-10-20 Elpida Memory Inc 半導体記憶装置及びそのセルフリフレッシュ制御方法
KR100761755B1 (ko) 2005-02-28 2007-09-28 삼성전자주식회사 입출력 비트구조를 조절할 수 있는 반도체 메모리 장치
US7202128B1 (en) * 2005-06-24 2007-04-10 Spansion Llc Method of forming a memory device having improved erase speed
JP2011081884A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体記憶装置及びこれを備える情報処理システム
US8159075B2 (en) * 2009-12-18 2012-04-17 United Microelectronics Corp. Semiconductor chip stack and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117380A (ko) 2010-04-21 2011-10-27 (재)남해마늘연구소 숙성 홍마늘 제조방법

Also Published As

Publication number Publication date
KR20120132287A (ko) 2012-12-05
TW201248406A (en) 2012-12-01
JP2012248192A (ja) 2012-12-13
CN102800352A (zh) 2012-11-28
TWI557562B (zh) 2016-11-11
US20120300555A1 (en) 2012-11-29
US8817549B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
DE102012104474A1 (de) Speichervorrichtung
DE102013101218A1 (de) Halbleiterspeichervorrichtung
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
DE102018108702A1 (de) Gestapelte Speichervorrichtung, System mit derselben und verbundenes Verfahren
DE102018122491A1 (de) Halbleiterspeichervorrichtung und verfahren zum betreiben derselben
DE102009037984B4 (de) Speichereinheit für eine hierarchische Speicherarchitektur
DE102008015990B4 (de) Speichermodul mit Rängen von Speicherchips und gestapelten ECC-Speichervorrichtungen sowie Computersystem
DE112017006599T5 (de) Programmierbare datenstruktur zum wiederholten schreiben in einen speicher
DE112017003334T5 (de) Lastreduzierte nichtflüchtige speicherschnittstelle
DE112017001471T5 (de) Mehrebenen-speichermanagement
DE112009002444T5 (de) A composite memory having a bridging device for connecting discrete memory devices to a system
KR102344834B1 (ko) 솔리드 스테이트 드라이브 및 이를 포함하는 컴퓨팅 시스템
DE112016006203T5 (de) Verfahren zum zugreifen auf ein dual in-line memory-modul über mehrere datenkanäle oder betreiben desselben
US9891856B2 (en) Memory address remapping system, device and method of performing address remapping operation
DE112017004966T5 (de) Erweiterte anwendung eines fehlerprüfungs- und korrekturcodes in einem speicher
DE112006001810T5 (de) Integrierte Speicherkern - und Speicherschnittstellenschaltung
US20180285252A1 (en) Optimized memory access bandwidth devices, systems, and methods for processing low spatial locality data
DE112020003736B4 (de) Nichtflüchtige multiport-speichervorrichtung mit bankzuordnung und verwandte systeme und verfahren
DE102018121991A1 (de) Halbleiterspeichervorrichtung und datenpfadkonfigurationsverfahren dafür
DE102017106713A1 (de) Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
US11507456B2 (en) Memory module, error correction method of memory controller controlling the same, and computing system including the same
DE112022000580T5 (de) Reduzierung der Latenzauswirkungen von Fehlerprüfung und Korrektur auf dem Chip (ECC)
DE102018123494A1 (de) Speichervorrichtung, die zum aktualisieren einesfeldprogrammierbaren gate-arrays ausgestaltetist, und betriebsverfahren dafür
DE102020133664A1 (de) Initialisierung und Leistungsausfallisolation eines Speichermoduls in einem System
DE102020132763A1 (de) Undirektionaler informationskanal zur überwachung einer drift eines bidirektionalen informationskanals

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee