DE112016006203T5 - Verfahren zum zugreifen auf ein dual in-line memory-modul über mehrere datenkanäle oder betreiben desselben - Google Patents

Verfahren zum zugreifen auf ein dual in-line memory-modul über mehrere datenkanäle oder betreiben desselben Download PDF

Info

Publication number
DE112016006203T5
DE112016006203T5 DE112016006203.6T DE112016006203T DE112016006203T5 DE 112016006203 T5 DE112016006203 T5 DE 112016006203T5 DE 112016006203 T DE112016006203 T DE 112016006203T DE 112016006203 T5 DE112016006203 T5 DE 112016006203T5
Authority
DE
Germany
Prior art keywords
memory
dimm
memory devices
data channel
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016006203.6T
Other languages
English (en)
Inventor
Christopher E. Cox
Kuljit S. Bains
George Vergis
Bill Nale
James A. McCall
Chong J. Zhao
Suneeta Suh
Pete D. Vogt
John R. Goles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016006203T5 publication Critical patent/DE112016006203T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

Beispiele beinhalten Verfahren zum Zugriff auf oder Betrieb von Dual In-Line Memory-Modulen (DIMM) über einen oder mehrere Datenkanäle. In einigen Beispielen kann auf die Speichervorrichtungen an oder auf dem DIMM über einen oder mehrere Datenkanäle zugegriffen werden. Der eine oder die mehreren Datenkanäle sind derart ausgelegt, dass das DIMM dafür konfiguriert ist, in einem Zweikanalmodus, der zwei Datenkanäle beinhaltet, betrieben zu werden oder in einem Einkanalmodus, der einen einzelnen Datenkanal beinhaltet, betrieben zu werden.

Description

  • VERWANDTE ANMELDUNGEN
  • Die vorliegende Patentanmeldung beansprucht Priorität gemäß 35 U.S.C. 365(c) vor der US-amerikanischen Patentanmeldung Nr. 15/196,014 , eingereicht am 28. Juni 2016, und beansprucht Priorität vor den vorläufigen US-amerikanischen Patentanmeldungen Nr. 62/277,393, eingereicht am 11. Januar 2016, und 62/304,210 , eingereicht am 5. März 2016. Die Patentanmeldungen 15/196,014, 62/277,393 und 62,304,210 gelten durch diesen Querverweis als insgesamt in die vorliegende Patentschrift aufgenommen.
  • TECHNISCHES GEBIET
  • Hier beschriebene Beispiele betreffen allgemein Dual In-Line Memory-Module (DIMMs).
  • HINTERGRUND DER ERFINDUNG
  • Speichermodule, die mit Computerplattformen oder -systemen wie etwa solchen, die als Server ausgelegt sind, gekoppelt sind, können Dual In-Line Memory-Module (DIMMs) beinhalten. DIMMs können verschiedene Arten von Speicher beinhalten, einschließlich flüchtiger und nichtflüchtiger Speicherarten. In dem Maß, wie Speichertechnologien dahingehend weiterentwickelt wurden, dass sie Speicherzellen mit immer höheren Dichten aufweisen, haben sich auch die Speicherkapazitäten für DIMMs wesentlich erhöht. Außerdem ermöglichen Fortschritte bei den Datenraten für den Zugriff auf Daten, die in einen Speicher in einem DIMM geschrieben oder aus diesem ausgelesen werden sollen, dass große Datenmengen zwischen einer anfordernden Seite, die Zugriff benötigt, und im DIMM enthaltenen Speichervorrichtungen fließen können.
  • Figurenliste
    • 1 stellt ein beispielhaftes System dar.
    • 2A-B stellen ein beispielhaftes erstes Dual In-Line Memory-Modul (DIMM) dar.
    • 3A-B stellen ein beispielhaftes zweites DIMM dar.
    • 4A-B stellen ein beispielhaftes drittes DIMM dar.
    • 5 stellt eine beispielhafte Befehlstabelle dar.
    • 6 stellt eine beispielhafte erste Einrichtung dar.
    • 7 stellt einen beispielhaften ersten Logikfluss dar.
    • 8 stellt ein beispielhaftes erstes Speichermedium dar.
    • 9A-B stellen beispielhafte Zwei- und Einkanal-Konfigurationen für zwei DIMMs dar.
    • 10A-B stellen beispielhafte erste Zwei- und Ein-Datenkanal-Konfigurationen für ein einzelnes DIMM dar.
    • 11A-B stellen beispielhafte zweite Zwei- und Ein-Datenkanal-Konfigurationen für ein einzelnes DIMM dar.
    • 12A-B stellen beispielhafte dritte Zwei- und Ein-Datenkanal-Konfigurationen für ein einzelnes DIMM dar.
    • 13 stellt ein beispielhaftes erstes Plattform-Routing dar.
    • 14 stellt ein beispielhaftes zweites Plattform-Routing dar.
    • 15 stellt eine beispielhafte zweite Einrichtung dar.
    • 16 stellt einen beispielhaften zweiten Logikfluss dar.
    • 17 stellt ein beispielhaftes zweites Speichermedium dar.
    • 18 stellt eine beispielhafte Computerplattform dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Aktuelle Speichertechnologien im Zusammenhang mit Dual In-Line Memory-Modulen (DIMMs) können, ohne jedoch darauf beschränkt zu sein, beinhalten: DDR4 (Double Data Rate (DDR) Version 4, deren Erstspezifikation im September 2012 von JEDEC veröffentlicht wurde), LPDDR4 (LOW POWER DOUBLE DATA RATE (LPDDR) Version 4, JESD209-4, ursprünglich von JEDEC im August 2014 veröffentlicht), WIO2 (Wide I/O 2 (WideIO2), JESD229-2, ursprünglich von JEDEC im August 2014 veröffentlicht), HBM (HIGH BANDWIDTH MEMORY DRAM, JESD235, ursprünglich von JEDEC im Oktober 2013 veröffentlicht) und/oder andere Technologien, die auf Ableitungen oder Erweiterungen dieser Spezifikationen basieren. In einigen Beispielen können mehrere DIMMs mit einer Host-Computervorrichtung gekoppelt sein. Diese mehreren DIMMs können dafür ausgelegt sein, gemäß DDR4 zu arbeiten, und können einen 64-Bit- (b) oder 72b-Datenkanal nutzen, um den Zugriff auf Speichervorrichtungen, die auf einem gegebenen DIMM vorgehalten werden, über einzelne Datenkanäle für jedes DIMM zu ermöglichen.
  • Neue Technologien im Zusammenhang mit DIMMs werden entwickelt, die, ohne jedoch darauf beschränkt zu sein, beinhalten: DDR5 (DDR Version 5, derzeit bei JEDEC diskutiert), LPDDR5 (LPDDR Version 5, derzeit bei JEDEC diskutiert), HBM2 (HBM Version 2, derzeit bei JEDEC diskutiert) und/oder andere neue Technologien, die auf Ableitungen oder Erweiterungen dieser Spezifikationen basieren. Diese neuen Technologien können durch Verwendung einer erheblich längeren Pulsdauer (Burst Length, BL) die Datenzugriffsraten wesentlich erhöhen. BLs verschiedener Längen ermöglichen vielfache Datenzugriffe (z. B. Schreib-/Lesezugriffe) auf Speichervorrichtungen in Reaktion auf einen einzelnen Befehl. Derzeitige Technologien im Zusammenhang mit DIMMs, etwa DDR4, weisen üblicherweise eine BL von maximal 8 auf. Neuere Technologien, wie diejenigen im Zusammenhang mit DDR5 können diese BL auf eine BL von 16 verdoppeln. Eine BL von 16 für den Zugriff auf Speichervorrichtungen über einen einzelnen Datenkanal auf jedes DIMM über einen 64b- oder 72b-Datenkanal kann die Kapazitäten einer Cache-Zeile, die dafür ausgelegt ist, maximal 64 Byte (B) Daten bei hohen Datenraten (z. B. über 2400 Megabyte pro Sekunde (2400 MB/s)) zu enthalten, übersteigen.
  • Es wurde allgemein gewünscht ein Computersystem zu implementieren, das eine Host-Computervorrichtung aufweist, welche über einen einzelnen Datenkanal mit Speichervorrichtungen gekoppelt ist, die auf zwei oder mehr DIMMs unterhalten werden. Der einzelne Datenkanal kann die volle Speicherbandbreite zulassen, wenn auf die Speichervorrichtungen zugegriffen wird, ohne alle DIMM-Slots auszufüllen. Die zusätzlichen Slots können ausgefüllt werden, um die Speicherkapazität zu erhöhen. Allerdings können Frequenzbeschränkungen existieren, über die hinaus mehrere DIMMs pro Datenkanal aufgrund von Einschränkungen der Signalisierung gegebenenfalls nicht ordnungsgemäß arbeiten können. Diese Frequenzbeschränkungen können es bei einigen Computersystemplattformen, die für die Verwendung von DIMMs ausgelegt sind, erfordern, auf ein DIMM pro Datenkanal zu gehen. Auf ein DIMM pro Datenkanal zu gehen bei Systemen, die für den Betrieb mit mehreren DIMMs pro Datenkanal ausgelegt oder konfiguriert sind, verringert eine Kapazität wie vorstehend angesprochen für die zusätzlichen ausgefüllten Slots.
  • Die neuen Technologien im Zusammenhang mit DIMMs wie DDR5, LPDDR5, HBM2 können DIMM-Konfigurationen aufweisen, die zwei getrennte Datenkanäle (z. B. dynamische Direktzugriffsspeicher (DRAM)-Kanäle) pro DIMM aufweisen. Die neuen Technologien können in Hochleistungs-Computersystemen zum Einsatz kommen, über die jeder Datenkanal mit Frequenzen betrieben werden kann, die die Nutzung von mehreren DIMMs pro Datenkanal aufgrund der Beeinträchtigung der Signalintegrität unpraktisch machen.
  • Eine Lösung kann beinhalten, getrennte DIMMs für Plattformen von Computersystemen, die einzelne Datenkanäle erfordern, und solche, die mit mehreren DIMMs pro Datenkanal betrieben werden können, herzustellen. Mehrere DIMMs herzustellen resultiert darin, dass mehr DIMM-Typen hergestellt werden, was den Aufwand reduziert, auf breiter Basis einsetzbare DIMM-Konfigurationen einiger weniger standardisierter Typen bereitzustellen. Außerdem können getrennte DIMMs dazu führen, dass DIMMs mit einem einzelnen Datenkanal nicht so viel Kapazität bereitstellen, bedingt durch die Last auf der Speichervorrichtungsseite von Puffern.
  • Eine andere Lösung kann beinhalten, dass Host-seitige Datenstifte mit zwei getrennten Datenbusstiften für zwei getrennte Datenkanäle auf dem DIMM verbunden werden. Diese andere Lösung verbindet wirksam zwei Kanäle auf dem DIMM miteinander. Während dies für Register-DIMMs (RDIMMs) oder lastreduzierte DIMMs (LRDIMMs) gelingen kann, würde die Belastung auf der Host-Seite, zwei DIMM-Pins und zwei Pufferlasten zu verbinden, eine Arbeitsgeschwindigkeit dieser Art von DIMM-Datenkanal-Konfiguration begrenzen.
  • 1 stellt ein System 100 dar. In einigen Beispielen, wie in 1 gezeigt, weist das System 100 eine Host-Computervorrichtung 110 auf, die mit DIMMs 120-1 bis 120-n gekoppelt ist, wobei „n“ eine beliebige positive Ganzzahl mit einem Wert größer als 2 ist. Für diese Beispiele können die DIMMs 120-1 bis 120-n mit der Host-Computervorrichtung 110 durch die Schnittstelle 115 über jeweilige Befehlsbusse 130-1 bis 130-n und Datenkanäle 140-1 bis 140-n gekoppelt sein. Wie in 1 gezeigt, kann die Host-Computervorrichtung 110 ein Betriebssystem (Operating System, OS) 114, eine oder mehrere Anwendungen (App(s)) 116 und eine Schaltung 112 aufweisen. Schaltung 112 kann ein oder mehrere Verarbeitungselement(e) 111 (z. B. Prozessoren oder Prozessorkerne) aufweisen, die mit einer Speichersteuerung 113 gekoppelt sind. Die Host-Computervorrichtung 110 kann, ohne jedoch darauf beschränkt zu sein, beinhalten: einen Personal-Computer, einen Desktop-Computer, einen Laptop-Computer, ein Tablet, einen Server, ein Server-Array oder eine Serverfarm, einen Web-Server, einen Netzserver, einen Internet-Server, eine Arbeitsstation, einen Minicomputer, einen Mainframe-Computer, einen Supercomputer, ein Netzgerät, ein Web-Gerät, ein verteiltes Computersystem, Mehrprozessorsysteme, prozessorbasierte Systeme oder eine Kombination davon.
  • In einigen Beispielen können, wie in 1 gezeigt, die DIMMs 120-1 bis 120-n jeweilige Speicherchips oder -vorrichtungen 120-1 bis 120-n aufweisen. Die Speichervorrichtungen 120-1 bis 120-n können verschiedene Arten von flüchtigem und/oder nichtflüchtigem Speicher beinhalten. Flüchtiger Speicher kann, ohne jedoch darauf beschränkt zu sein, beinhalten: Direktzugriffsspeicher (Random-Access Memory, RAM), dynamischen RAM (D-RAM), synchronen dynamischen RAM mit doppelter Datenrate (Double Data Rate Synchronous Dynamic RAM, DDR SDRAM), statischen RAM (SRAM), Thyristor-RAM (T-RAM) oder kondensatorlosen RAM (Zero-Capacitor RAM, Z-RAM). Nichtflüchtiger Speicher kann, ohne jedoch darauf beschränkt zu sein, nichtflüchtige Speicherarten wie etwa einen 3-D-Kreuzungspunktspeicher beinhalten, die Byte- oder Block-adressierbar sind. Diese Blockadressierbaren oder Byte-adressierbaren nichtflüchtigen Speicherarten für Speichervorrichtungen 120-1 bis 120-n können, ohne jedoch darauf beschränkt zu sein, beinhalten: Speicher, der mit Chalcogenid-Phasenwechselmaterial (z. B. Chalcogenidglas) arbeitet, Multi-Schwellwert-NAND-Flash-Speicher, NOR-Flash-Speicher, Single- oder Multi-Level-Phasenwechselspeicher (Phase Change Memory, PCM), resistiven Speicher, Nanodrahtspeicher, Direktzugriffsspeicher mit ferroelektrischem Transistor (Ferroelectric Transistor Random Access Memory, FeTRAM), magnetoresistiven RAM (MRAM)-Speicher, der Memristor-Technologie enthält, oder Spin-Transfer-Drehmoment-MRAM (Spin Transfer Torque MRAM, STT-MRAM) oder eine Kombination der obigen oder anderer nichtflüchtiger Speicherarten.
  • Gemäß einigen Beispielen können Speichervorrichtungen 122-1 bis 122-n mit flüchtigen und/oder nichtflüchtigen Speicherarten gemäß einer Reihe von Speichertechnologien arbeiten, etwa DDR5, LPDDR5 oder HBM2 wie vorstehend erwähnt, und/oder anderen Technologien, die auf Ableitungen oder Erweiterungen solcher Spezifikationen für diese in Entwicklung befindlichen neuen Technologien basieren. Speichervorrichtungen 122-1 bis 122-n können auch gemäß anderen Speichertechnologien arbeiten, beispielsweise, jedoch nicht beschränkt auf DDR4, LPDDR4, WIO2, HBM und/oder andere Technologien, die auf Ableitungen oder Erweiterungen dieser Spezifikationen basieren.
  • Wie nachstehend näher beschrieben, können die Logik und/oder die Merkmale an einer Speichersteuerung für eine Host-Computervorrichtung wie etwa der Speichersteuerung 113 in der Lage sein, eine Anforderung (z. B. eine Lese- oder Schreibanforderung von App(s) 116 oder vom OS 114) zum Zugriff auf eine oder mehrere auf einem DIMM unterhaltene Speichervorrichtungen zu empfangen, etwa DIMM 120-1. Bei diesen Beispielen können die Logik und/oder die Funktionen an der Speichersteuerung 113 in Reaktion auf die Anforderung einen ersten Kontrolladressbefehl (Control Address Command, CAC) senden, um durch die Schnittstelle 115 über einen ersten Datenkanal von mehreren Datenkanälen, etwa den Datenkanälen 140-1, die mit dem DIMM 120-1 gekoppelt sind, auf die eine oder mehreren Speichervorrichtungen zuzugreifen. Gemäß einigen Beispielen kann die Schnittstelle 115 dafür ausgelegt sein, Kommunikationsprotokolle im Zusammenhang mit einer oder mehreren Speichertechnologien, einschließlich, jedoch nicht beschränkt auf DDR5, LPDDR5, DDR4, LPDDR4, WIO2, HBM2 oder HBM, zu verwenden.
  • In einigen Beispielen kann der CAC beispielsweise über einen ersten Befehlsbus der Befehlsbusse 130-1 geleitet werden, um den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal zu ermöglichen, um die empfangene Anforderung zu erfüllen. Außerdem kann der CAC ein paketierter CAC sein, der es erlaubt, paketierte Befehle über den ersten Befehlsbus zu senden. Das Paketieren der CACs kann eine Reduzierung der Stifte, die jedem Befehlsbus zugeordnet sind, welcher zu Speichervorrichtungen geleitet ist, die auf einem einzelnen DIMM unterhalten werden, erlauben. Auch können einige Kontrollzeilen ebenso wie Taktsignale unter mehreren Befehlsbussen geteilt werden, um eine mögliche Verringerung des Stromverbrauchs zu erlauben, wenn mehrere Befehlsbusse dazu betrieben werden, auf Speichervorrichtungen zuzugreifen, die auf einem einzelnen DIMM unterhalten werden.
  • Wie nachstehend ausführlicher beschrieben, können gemäß einigen Beispielen DIMMs wie die DIMMs 120-1 bis 120-n in einer oder mehreren Arten von Ein- oder Zwei-Datenkanal-Konfigurationen angeordnet sein. DIMMs wie die DIMMs 120-1 bis 120-n können auch dafür ausgelegt sein, als Register-DIMM (RDIMM), lastreduziertes DIMM (LRDIMM), voll gepuffertes (fully-buffered) DIMM (FB-DIMM), nicht gepuffertes (unbuffered) DIMM (UDIMM) oder DIMM mit kleinem Grundriss (Small Outline) (SODIMM) zu fungieren. Beispiele sind nicht auf diese DIMM-Designs beschränkt. Die Anordnung in einer oder mehreren Arten von Ein- oder Zwei-Datenkanal-Konfigurationen kann ermöglichen, dass ein Computersystem oder eine Computerplattform für Operationen mit höherer Geschwindigkeit eine Verbindung zu nur einem DIMM über einen einzelnen Kanal herstellt, und erlaubt gleichzeitig die Verwendung eines vollwertigen 2-Kanal-DIMM in einem Einkanalmodus, ohne eine zusätzliche Belastung für entweder eine Host- oder Speichervorrichtungsseite eines DIMM hinzuzufügen.
  • In einigen Beispielen können die Speichervorrichtungen 122-1 bis 122-n an den DIMMs 120-1 bis 120-n sämtliche Arten von flüchtigem und nichtflüchtigem Speicher oder Kombinationen davon beinhalten. Beispielsweise können die Speichervorrichtungen 122-1 an DIMM 120-1 flüchtigen Speicher (z. B. DRAM) an einer Vorder- oder ersten Seite beinhalten und können nichtflüchtigen Speicher (z. B. 3D-Kreuzungspunktspeicher) an einer Rück- oder zweiten Seite beinhalten. In anderen Beispielen kann ein Hybrid-DIMM Kombinationen aus nichtflüchtigem und flüchtigem Speicher für Speichervorrichtungen 122-1 auf jeder Seite von DIMM 120-1 beinhalten. In anderen Beispielen können alle Speichervorrichtungen 122-1 entweder flüchtige Speicherarten oder nichtflüchtige Speicherarten sein. Wie weiter unten beschrieben, können mehrere Datenkanäle mit auf einem DIMM unterhaltenen Speichervorrichtungen gekoppelt werden, und in einigen Beispielen können getrennte Datenkanäle und getrennte Befehlsbusse zu verschiedenen nichtflüchtigen/flüchtigen Arten und/oder Gruppen von Speichervorrichtungen geleitet werden. Beispielsweise ein erster Datenkanal/Befehlsbus zu Speichervorrichtungen mit nichtflüchtigem Speicher und ein zweiter Datenkanal/Befehlsbus zu Speichervorrichtungen mit flüchtigem Speicher. In anderen Beispielen kann ein erster Datenkanal/Befehlsbus an Speichervorrichtungen auf einer ersten Seite eines DIMM und ein zweiter Datenkanal/Befehlsbus an Speichervorrichtungen auf einer zweiten Seite des DIMM geleitet werden. Beispiele sind nicht auf die vorstehenden Beispiele dafür beschränkt, wie mehrere Datenkanäle und Befehlsbusse an Speichervorrichtungen auf einem einzelnen DIMM geleitet werden.
  • 2A-B stellen Vorder- und Rückansicht eines beispielhaften DIMM 200 dar. In einigen Beispielen, wie in 2A gezeigt, ist eine Vorderansicht 201 für ein DIMM 200 bereitgestellt, das Speichervorrichtungen 210-1 und 210-2 aufweist, die an einer ersten oder Vorderseite von DIMM 200 liegen. Wie in 2B gezeigt, ist eine Rückansicht 202 für ein DIMM 200 bereitgestellt, das ebenfalls Speichervorrichtungen 210-1 und 210-2 aufweist, die an einer zweiten oder Rückseite von DIMM 200 liegen. Für die in 2A-B gezeigten Beispiele können mehrere Datenkanäle, die einen Datenkanal 240-1 und einen Datenkanal 240-2 beinhalten, den Zugriff auf jeweilige Speichervorrichtungen 210-1 bzw. 210-2 ermöglichen. Außerdem können mehrere Befehlsbusse, die einen Befehlsbus 230-1 und einen Befehlsbus 230-2 beinhalten, dafür ausgelegt sein, CACs an jeweilige Speichervorrichtungen 210-1 bzw. 210-2 zu leiten, um den Zugriff auf diese Speichervorrichtungen zu erleichtern oder zu ermöglichen.
  • In einigen Beispielen können Speichervorrichtungen 210-1 eine erste Gruppierung von Speichervorrichtungen beinhalten, die auf einer linken Seite des DIMM 200 angeordnet sein können, wenn aus dem perspektivischen Blickwinkel wie durch die Vorderansicht 201 veranschaulicht betrachtet. Anders ausgedrückt: Die Speichervorrichtungen 210-1, die aus einem perspektivischen Blickwinkel wie durch die Rückansicht 202 veranschaulicht dargestellt sind, wären hinter (auf der anderen Seite der) Speichervorrichtungen 210-1, die durch die Vorderansicht 201 veranschaulicht sind, angeordnet. In ähnlicher Weise können Speichervorrichtungen 210-2 eine zweite Gruppierung von Speichervorrichtungen beinhalten, die auf einer rechten Seite des DIMM 200 angeordnet sind, wenn aus dem perspektivischen Blickwinkel wie durch die Vorderansicht 201 veranschaulicht betrachtet. Beispiele sind nicht auf Gruppierungen von Speichervorrichtungen beschränkt, die wie in 2A-B veranschaulicht angeordnet sind. Eine beliebige Kombination von Gruppierungen kann dafür ausgelegt sein, mehrere Datenkanäle und Befehlsbusse zu ermöglichen.
  • Gemäß einigen Beispielen können das DIMM 200 und/oder die Speichervorrichtungen 210-1 und 210-2 dafür ausgelegt sein, gemäß Speichertechnologien wie etwa DDR5 zu arbeiten. Bei diesen Beispielen können die Datenkanäle 240-1 und 240-2 Teil eines breiteren Datenkanals wie etwa eines 80b-Datenkanals sein, der in zwei 40b-Datenkanäle geteilt sein kann. Ein 40b-Datenkanal beispielsweise kann eine mögliche Verwendung der Fehlerkorrekturcodierung (Error Correction Coding, ECC) erlauben, um Datenzugriffe auf das oder vom DIMM 200 zu begleiten. Die ECC kann eine RAS (Reliability, Availability and Serviceability, Zuverlässigkeit, Verfügbarkeit, Wartbarkeit)-Funktionalität für ein Computersystem ermöglichen, das DIMM 200 aufweist oder über zwei getrennte 40b-Datenkanäle mit diesem gekoppelt ist. Beispiele sind nicht auf DDR5-Speichertechnologien oder auf einen 80b-Datenkanal, der in zwei 40b-Datenkanäle geteilt ist, beschränkt. Andere Speichertechnologien und/oder kleinere oder größere Datenkanäle als 80b, die in zwei oder mehr Datenkanäle geteilt sind, werden ebenfalls betrachtet.
  • In einigen Beispielen kann ein DDR5-DIMM 200 auch eine verringerte Stiftzahl für die Befehlsbusse 230-1 und 230-2 verglichen mit anderen Speichertechnologien wie DDR4 aufweisen. Beispielsweise können die Befehlsbusse 230-1 und 230-2 ungefähr 12 Stifte verwenden, um paketierte CACs an jeweilige Speichervorrichtungen 210-1 bzw. 210-2 zu senden. Ungefähr 12 Stifte für DDR5 können eine erhebliche Reduzierung der Stiftzahl bewirken, verglichen mit 26 Stiften, wie sie typischerweise bei DDR4 verwendet werden, um CACs an Speichervorrichtungen auf einem DIMM zu senden. Eine geringere Anzahl von Stiften spart Platz auf einem DIMM und kann, wie vorstehend bereits erwähnt, auch den Stromverbrauch senken. Beispiele sind nicht auf 12 Stifte beschränkt, es können mehr oder weniger Stifte verwendet werden, um paketierte CACs an Speichervorrichtungen zu senden.
  • Gemäß einigen Beispielen können Logik und/oder Funktionen an einer Speichersteuerung (nicht gezeigt) für eine Host-Computervorrichtung, die mit dem DIMM 200 gekoppelt ist, eine Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der Speichervorrichtungen 210-1 empfangen. Bei diesen Beispielen kann, in Reaktion auf die Anforderung, ein erster CAC von der Logik und/oder den Funktionen gesendet werden, um über den Datenkanal 240-1 auf die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 210-1 zuzugreifen. Wie weiter unten beschrieben, kann der erste CAC ein paketierter CAC sein, der auf einer Befehlstabelle zum Codieren und Decodieren von CACs basiert. In Reaktion auf den ersten CAC können die ein oder mehreren Speichervorrichtungen der Speichervorrichtungen 210-1 den Zugriff über den Datenkanal 240-1 zulassen. Der Zugriff kann das Schreiben in die oder das Lesen aus der einen oder den mehreren Speichervorrichtungen der Speichervorrichtungen 210-1 beinhalten.
  • In einigen Beispielen kann durch die Speichersteuerung eine zweite Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der Speichervorrichtungen 210-2 empfangen werden. Bei diesen Beispielen kann, in Reaktion auf die Anforderung, ein zweiter CAC von der Logik und/oder den Funktionen gesendet werden, um über den Datenkanal 240-2 auf die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 210-2 zuzugreifen. Der zweite CAC kann ebenfalls ein paketierter CAC sein, der auf einer Befehlstabelle zum Codieren und Decodieren von CACs basiert. In Reaktion auf den zweiten CAC können die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 210-2 den Zugriff über den Datenkanal 240-2 zulassen. Der Zugriff kann das Schreiben in die oder das Lesen aus der einen oder den mehreren Speichervorrichtungen der Speichervorrichtungen 210-2 beinhalten.
  • Gemäß einigen Beispielen kann dem ersten oder dem zweiten CAC für den Zugriff auf jeweilige Speichervorrichtungen 210-1 bzw. 210-2 über jeweilige Datenkanäle 240-1 bzw. 240-2 eine Pulsdauer (Burst Length, BL) von 16 zugeordnet sein. Beispielsweise können die Speichervorrichtungen 210-1 und 210-2 erlauben, dass 16 Lese- oder Schreiboperationen in Reaktion auf einen einzigen CAC-Befehl mit einer zugeordneten BL von 16 erfolgen.
  • 3A-B stellen Vorder- und Rückansicht eines beispielhaften DIMM 300 dar. In einigen Beispielen, wie in 3A gezeigt, ist eine Vorderansicht 301 für ein DIMM 300 bereitgestellt, das Speichervorrichtungen 310-1 aufweist, die an einer ersten oder Vorderseite von DIMM 300 liegen. Wie in 3B gezeigt, ist eine Rückansicht 302 für ein DIMM 300 bereitgestellt, das Speichervorrichtungen 310-2 aufweist, die an einer zweiten oder Rückseite von DIMM 300 liegen. Für die in 3A-B gezeigten Beispiele können mehrere Datenkanäle, die einen Datenkanal 340-1 und einen Datenkanal 340-2 beinhalten, den Zugriff auf jeweilige Speichervorrichtungen 310-1 bzw. 310-2 ermöglichen. Außerdem können mehrere Befehlsbusse, die einen Befehlsbus 330-1 und einen Befehlsbus 330-2 beinhalten, dafür ausgelegt sein, CACs an jeweilige Speichervorrichtungen 310-1 bzw. 310-2 zu leiten, um den Zugriff auf diese Speichervorrichtungen zu erleichtern oder zu ermöglichen.
  • In einigen Beispielen können Speichervorrichtungen 310-1 eine erste Gruppierung von Speichervorrichtungen beinhalten, die auf einer Vorderseite des DIMM 300 angeordnet sind. Außerdem können Speichervorrichtungen 310-2 eine zweite Gruppierung von Speichervorrichtungen beinhalten, die auf einer Rückseite des DIMM 300 angeordnet sind. Beispiele sind nicht auf Gruppierungen von Speichervorrichtungen beschränkt, die wie in 3A-B veranschaulicht angeordnet sind. Eine beliebige Kombination von Gruppierungen kann dafür ausgelegt sein, mehrere Datenkanäle und Befehlsbusse zu ermöglichen. Außerdem kann mehr als eine Gruppierung, die mit mehr als einem Datenkanal oder Befehlsbus gekoppelt ist, an einer Vorder- oder Rückseite eines DIMM wie etwa DIMM 300 angeordnet sein.
  • Gemäß einigen Beispielen können das DIMM 300 und/oder die Speichervorrichtungen 310-1 und 310-2 dafür ausgelegt sein, gemäß Speichertechnologien wie etwa DDR5 zu arbeiten. Bei diesen Beispielen können die Datenkanäle 340-1 und 340-2 Teil eines breiteren Datenkanals wie etwa eines 80b-Datenkanals sein, der in zwei 40b-Datenkanäle geteilt sein kann, wie vorstehend bereits für DIMM 200 erwähnt.
  • In einigen Beispielen kann ein DDR5-DIMM 300 auch eine verringerte Stiftzahl für die Befehlsbusse 330-1 und 330-2 von ungefähr 12 Stiften aufweisen, um paketierte CACs an jeweilige Speichervorrichtungen 310-1 bzw. 310-2 zu senden. Beispiele sind nicht auf 12 Stifte beschränkt, es können mehr oder weniger Stifte verwendet werden, um paketierte CACs an Speichervorrichtungen zu senden.
  • Gemäß einigen Beispielen können Logik und/oder Funktionen an einer Speichersteuerung (nicht gezeigt) für eine Host-Computervorrichtung, die mit dem DIMM 300 gekoppelt ist, eine Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der Speichervorrichtungen 310-1 empfangen. Bei diesen Beispielen kann, in Reaktion auf die Anforderung, von der Logik und/oder den Funktionen über den Datenkanal 340-1 ein erster CAC zum Zugriff auf die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 310-1 gesendet werden. Der erste CAC kann ein paketierter CAC sein, der auf einer Befehlstabelle zum Codieren und Decodieren von CACs basiert. In Reaktion auf den ersten CAC können die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 310-1 den Zugriff über den Datenkanal 340-1 zulassen. Der Zugriff kann das Schreiben in die oder das Lesen aus der einen oder den mehreren Speichervorrichtungen der Speichervorrichtungen 310-1 beinhalten.
  • In einigen Beispielen kann durch die Speichersteuerung eine zweite Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der Speichervorrichtungen 310-2 empfangen werden. Bei diesen Beispielen kann, in Reaktion auf die zweite Anforderung, von der Logik und/oder den Funktionen über den Datenkanal 340-2 ein zweiter CAC zum Zugriff auf die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 310-2 gesendet werden. Der zweite CAC kann auch ein paketierter CAC sein, der auf einer Befehlstabelle zum Codieren und Decodieren von CACs basiert. In Reaktion auf den zweiten CAC können die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 310-2 den Zugriff über Datenkanal 340-2 zulassen. Der Zugriff kann das Schreiben in die oder das Lesen aus der einen oder den mehreren Speichervorrichtungen der Speichervorrichtungen 310-2 beinhalten.
  • Gemäß einigen Beispielen kann dem ersten oder dem zweiten CAC für den Zugriff auf jeweilige Speichervorrichtungen 310-1 bzw. 310-2 über jeweilige Datenkanäle 340-1 bzw. 340-2 eine Pulsdauer (Burst Length, BL) von 16 zugeordnet sein. Beispielsweise können die Speichervorrichtungen 310-1 und 310-2 erlauben, dass 16 Lese- oder Schreiboperationen in Reaktion auf einen einzigen CAC-Befehl mit einer zugeordneten BL von 16 erfolgen.
  • 4A-B stellen Vorder- und Rückansicht eines beispielhaften DIMM 400 dar. In einigen Beispielen, wie in 4A gezeigt, ist eine Vorderansicht 401 für ein DIMM 400 bereitgestellt, das Speichervorrichtungen 410-1 und 410-2, die an einer ersten oder Vorderseite von DIMM 400 liegen, sowie ein Multiport-Register 420 aufweist. Wie in 4B gezeigt, ist eine Rückansicht 402 für ein DIMM 400 bereitgestellt, das ebenfalls Speichervorrichtungen 410-1 und 410-2 aufweist, die an einer zweiten oder Rückseite von DIMM 400 liegen. Bei diesen Beispielen stellt das gestrichelt eingezeichnete Kästchen eine relative Position des Multiport-Registers 420 aus der Rückansicht 402 dar. Für die in 4A-B gezeigten Beispiele können mehrere Datenkanäle, die einen Datenkanal 440-1 und einen Datenkanal 440-2 beinhalten, den Zugriff auf jeweilige Speichervorrichtungen 410-1 bzw. 410-2 ermöglichen. Außerdem können mehrere Befehlsbusse, die einen Befehlsbus 430-1 und einen Befehlsbus 430-2 beinhalten, durch das Multiport-Register 420 und danach an jeweilige Speichervorrichtungen 410-1 bzw. Speichervorrichtungen 410-2 geleitet werden. Das Multiport-Register 420 kann als Puffer für die wenigstens zeitweise Speicherung von CACs dienen, die über jeweilige Speichervorrichtungen 410-1 bzw. 410-2 geleitet werden sollen, um den Zugriff auf diese Speichervorrichtungen zu erleichtern oder zu ermöglichen. Das Multiport-Register 420 kann in der Rückansicht 402 nicht sichtbar sein, jedoch können die Befehlsbusse 430-1 und 430-2, die durch das Multiport-Register 420 geleitet werden, durch die Rückseite von DIMM 400 verlaufen wie in 4B gezeigt.
  • In einigen Beispielen können die Speichervorrichtungen 410-1 eine erste Gruppierung von Speichervorrichtungen beinhalten, die auf einer linken Seite des DIMM 400 angeordnet sein können, wenn aus dem perspektivischen Blickwinkel wie durch die Vorderansicht 401 veranschaulicht betrachtet. Anders ausgedrückt: Die Speichervorrichtungen 410-1, die aus einem perspektivischen Blickwinkel wie durch die Rückansicht 402 veranschaulicht dargestellt sind, wären hinter (auf der anderen Seite der) Speichervorrichtungen 410-1, die durch die Vorderansicht 401 veranschaulicht sind, angeordnet. In ähnlicher Weise können die Speichervorrichtungen 410-2 eine zweite Gruppierung von Speichervorrichtungen beinhalten, die auf einer rechten Seite des DIMM 400 angeordnet sind, wenn aus dem perspektivischen Blickwinkel wie durch die Vorderansicht 401 veranschaulicht betrachtet. Beispiele sind nicht auf Gruppierungen von Speichervorrichtungen beschränkt, die wie in 4A-B veranschaulicht angeordnet sind. Eine beliebige Kombination von Gruppierungen kann dafür ausgelegt sein, mehrere Datenkanäle und Befehlsbusse zu ermöglichen. Beispielsweise kann eine ähnliche Konfiguration wie für 3A-B gezeigt verwendet werden, die einen ersten Datenkanal/Befehlsbus, welcher mit Speichervorrichtungen auf einer ersten Seite gekoppelt ist, und einen zweiten Datenkanal/Befehlsbus, der mit Speichervorrichtungen auf einer zweiten Seite gekoppelt ist, aufweist.
  • Gemäß einigen Beispielen können das DIMM 400 und/oder die Speichervorrichtungen 410-1 und 410-2 dafür ausgelegt sein, gemäß Speichertechnologien wie etwa DDR5 zu arbeiten. Bei diesen Beispielen können die Datenkanäle 440-1 und 440-2 Teil eines breiteren Datenkanals wie etwa eines 80b-Datenkanals sein, der in zwei 40b-Datenkanäle geteilt sein kann, wie vorstehend bereits für DIMM 200 erwähnt. Außerdem kann bei diesen Beispielen das DIMM 400 dafür ausgelegt sein, als RDIMM zu arbeiten, und kann daher das Multiport-Register 420 entsprechend zum Puffern von über die Befehlsbusse 430-1 bzw. 430-2 empfangenen Befehlen nutzen.
  • In einigen Beispielen kann ein DDR5-DIMM 400 auch eine verringerte Stiftzahl für die Befehlsbusse 430-1 und 430-2 verglichen mit anderen Speichertechnologien wie DDR4 aufweisen. Beispielsweise können die Befehlsbusse 430-1 und 430-2 ungefähr 12 Stifte verwenden, um paketierte CACs an jeweilige Speichervorrichtungen 410-1 bzw. 410-2 zu senden. Ungefähr 12 Stifte für DDR5 können eine erhebliche Reduzierung der Stiftzahl bewirken, verglichen mit 26 Stiften, wie sie typischerweise bei DDR4 verwendet werden, um CACs an Speichervorrichtungen auf einem DIMM zu senden. Eine geringere Anzahl von Stiften spart Platz auf einem DIMM und kann, wie vorstehend bereits erwähnt, auch den Stromverbrauch senken. Beispiele sind nicht auf 12 Stifte beschränkt, es können mehr oder weniger Stifte verwendet werden, um paketierte CACs an Speichervorrichtungen zu senden.
  • Gemäß einigen Beispielen können Logik und/oder Funktionen an einer Speichersteuerung (nicht gezeigt) für eine Host-Computervorrichtung, die mit dem DIMM 400 gekoppelt ist, eine Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der Speichervorrichtungen 410-1 empfangen. Bei diesen Beispielen kann, in Reaktion auf die Anforderung, von der Logik und/oder den Funktionen über den Datenkanal 440-1 ein erster CAC zum Zugriff auf die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 410-1 gesendet werden. Wie weiter unten beschrieben, kann der erste CAC ein paketierter CAC sein, der auf einer Befehlstabelle zum Codieren und Decodieren von CACs basiert. Der erste CAC kann wenigstens zeitweise im Multiport-Register 420 gepuffert und danach an die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 410-1 weitergeleitet werden. In Reaktion auf den ersten CAC können die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 410-1 den Zugriff über den Datenkanal 440-1 zulassen. Der Zugriff kann das Schreiben in die oder das Lesen aus der eine oder den mehreren Speichervorrichtungen der Speichervorrichtungen 410-1 beinhalten.
  • In einigen Beispielen kann durch die Speichersteuerung eine zweite Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der Speichervorrichtungen 410-2 empfangen werden. Bei diesen Beispielen kann, in Reaktion auf die Anforderung, ein zweiter CAC von der Logik und/oder den Funktionen gesendet werden, um über den Datenkanal 440-2 auf die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 410-2 zuzugreifen. Der zweite CAC kann auch ein paketierter CAC sein, der auf einer Befehlstabelle zum Codieren und Decodieren von CACs basiert. Der zweite CAC kann wenigstens zeitweise im Multiport-Register 420 gepuffert und danach an die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 410-2 weitergeleitet werden. In Reaktion auf den zweiten CAC können die eine oder mehreren Speichervorrichtungen der Speichervorrichtungen 410-2 den Zugriff über den Datenkanal 440-2 zulassen. Der Zugriff kann das Schreiben in die oder das Lesen aus der einen oder den mehreren Speichervorrichtungen der Speichervorrichtungen 410-2 beinhalten.
  • Gemäß einigen Beispielen kann dem ersten oder dem zweiten CAC für den Zugriff auf jeweilige Speichervorrichtungen 410-1 bzw. 410-2 über jeweilige Datenkanäle 440-1 bzw. 240-2 eine Pulsdauer (Burst Length, BL) von 16 zugeordnet sein. Beispielsweise können die Speichervorrichtungen 410-1 und 410-2 erlauben, dass 16 Lese- oder Schreiboperationen in Reaktion auf einen einzigen CAC-Befehl mit einer zugeordneten BL von 16 erfolgen.
  • 5 stellt eine beispielhafte Befehlstabelle 500 dar. In einigen Beispielen können das Zeilenadressimpuls- (RAS, Row Address Strobe), das Spaltenadressimpuls- (CAS, Column Address Strobe) oder das Schreibfreigabe (WE, Write Enable)-Signal im Zusammenhang mit CACs stehen, die über einen von mehreren Befehlsbussen an auf einem DIMM unterhaltene Speichervorrichtungen gesendet werden, um über einen von mehreren Datenkanälen, die mit dem DIMM gekoppelt sind, auf Daten zuzugreifen. Beispielhafte CACs in der Befehlstabelle 500 beinhalten einen Befehl (CMD, Command), der, ohne darauf beschränkt zu sein, einen Aktivierungs (ACT, Activate)-CMD, einen Schreib (WR, Write)-CMD oder einen Lese (RD, Read)-CMD beinhaltet.
  • Gemäß einigen Beispielen können paketierte CACs unter Verwendung eines Taktsignals (CS, Clock Signal) in Hochspannungs- (H, High) und Niedrigspannungs (L, Low)-Abschnitten des Taktsignals über 12 Befehlsadress (CA, Command Address)-Stifte gesendet werden, die in der Befehlstabelle 500 als CA0 bis CA11 dargestellt sind und die einen mit Speichervorrichtungen gekoppelten Befehlsbus bilden können. In einigen Beispielen kann ein paketierter CAC für einen ACT-Befehl anzeigen, welche Zeile (z. B. R1) einer gegebenen Bankgruppe (z. B. BG1) für Speichervorrichtungen auf dem DIMM, die den paketierten CAC über den Befehlsbus empfangen, aktiviert werden soll. In einigen Beispielen kann ein paketierter CAC für einen WR-Befehl anzeigen, welche Pulsdauer (Burst Length, BL) gilt, ob automatische Vorladesteuerung (AP, Auto Precharge) gilt, welche Spalte (z. B. C7) oder welche BG beschrieben werden soll, wenn in Reaktion auf den paketierten CAC für den WR-Befehl der Zugriff gewährt wird. In einigen Beispielen kann ein paketierter CAC für einen RD-Befehl anzeigen, welche BL gilt, ob AP gilt, welche Spalte (z. B. C5) oder welche BG ausgelesen werden soll, wenn in Reaktion auf den paketierten CAC für den RD-Befehl der Zugriff gewährt wird.
  • 6 stellt ein beispielhaftes Blockschaltbild für eine Einrichtung 600 dar. Auch wenn die in 6 gezeigte Einrichtung 600 in einer bestimmten Topologie eine begrenzte Anzahl von Elementen aufweist, versteht es sich, dass die Einrichtung 600 in alternativen Topologien mehr oder weniger Elemente aufweisen kann, wenn dies für eine gegebene Implementierung gewünscht ist.
  • Die Einrichtung 600 kann von Schaltung 620 unterstützt werden, die in einer Speichersteuerung für eine Host-Computervorrichtung unterhalten wird, welche durch eine Schnittstelle über mehrere Datenkanäle und Befehlsbusse mit einem DIMM gekoppelt ist. Die Schaltung 620 kann dafür ausgelegt sein, eine oder mehrere als Software oder Firmware implementierte Komponenten oder Logik 622-a auszuführen. An dieser Stelle sei erwähnt, dass „a“ und „b“ und „c“ und ähnliche hier verwendete Bezeichner für Variablen stehen, die eine beliebige positive Ganzzahl darstellen. Falls somit beispielsweise eine Implementierung einen Wert für a = 3 festlegt, dann kann ein vollständiger Satz von Software oder Firmware für Komponenten oder Logik 622-a die Komponenten oder die Logik 622-1, 622-2 oder 622-3 beinhalten. Die vorgestellten Beispiele sind in diesem Zusammenhang nicht beschränkt, und die verschiedenen hier verwendeten Variablen können dieselben oder verschiedene ganzzahlige Werte darstellen. Außerdem können diese „Komponenten“ oder „Logik“ Software/Firmware sein, die auf computerlesbaren Medien gespeichert ist, und wenngleich diese Komponenten in 5 als Einzelkästchen dargestellt sind, sind diese Komponenten nicht beschränkt auf Speicherung auf einzelnen computerlesbaren Medienkomponenten (z. B. einem separaten Speicher etc.).
  • Gemäß einigen Beispielen kann die Schaltung 620 einen Prozessor oder eine Prozessorschaltung aufweisen. Bei dem Prozessor bzw. der Prozessorschaltung kann es sich um einen von verschiedenen handelsüblichen Prozessoren handeln, einschließlich, jedoch nicht beschränkt auf Prozessoren des Typs AMD® Athlon®, Duron® und Opteron®; ARM®-Anwendungs-, eingebettete und sichere Prozessoren; IBM® und Motorola® DragonBall®- und PowerPC®-Prozessoren; IBM und Sony® Cell-Prozessoren; Prozessoren des Typs Intel® Atom®, Celeron®, Core (2) Duo®, Core i3, Core i5, Core i7, Itanium®, Pentium®, Xeon®, Xeon Phi® und XScale®; und ähnliche Prozessoren. Gemäß einigen Beispielen kann die Schaltung 620 auch eine anwendungsspezifische integrierte Schaltung (Application Specific Integrated Circuit, ASIC) sein, und wenigstens einige Komponenten oder Logik 622-a können als Hardware-Elemente der ASIC implementiert sein.
  • Gemäß einigen Beispielen kann die Einrichtung 600 eine Anforderungslogik 622-1 aufweisen. Die Anforderungslogik 622-1 kann von Schaltung 620 ausgeführt werden, um eine Anforderung zum Zugriff auf eine oder mehrere auf einem Dual In-Line Memory-Modul (DIMM) unterhaltene Speichervorrichtungen zu empfangen. Bei diesen Beispielen kann die Anforderung in Anforderung(en) 605 enthalten sein. Die Anforderung kann beispielsweise beinhalten: eine Schreib- oder Leseanforderung für den Speicherzugriff durch eine Anwendung, die von einem Prozessor oder Prozessorelement, das mit der Einrichtung 600 gekoppelt ist, oder einer Speichersteuerung, die die Einrichtung 600 über eine Schnittstelle mit der Speichersteuerung gekoppelt aufweist, ausgeführt wird.
  • In einigen Beispielen kann die Einrichtung 600 auch eine Befehlslogik 622-2 aufweisen. Die Befehlslogik 622-2 kann durch Schaltung 620 ausgeführt werden, um einen ersten CAC zu senden, um durch die Schnittstelle über einen ersten Datenkanal von mehreren mit dem DIMM gekoppelten Datenkanälen auf die eine oder mehreren Speichervorrichtungen zuzugreifen. Bei diesen Beispielen kann die Befehlslogik 622-2 eine Befehlstabelle 623-a (die z. B. in einer Datenstruktur wie etwa einer Nachschlagetabelle vorgehalten wird) pflegen oder Zugriff darauf haben, die Codierungsinformationen enthält, um einen paketierten CAC zu erzeugen, der in Reaktion auf die Anforderung gesendet werden kann. Die Befehlstabelle 623-a kann beispielsweise ähnliche Codierungsinformationen enthalten wie in 5 für Befehlstabelle 500 dargestellt. Der erste CAC kann in Befehl(en) 610 enthalten sein und kann über einen ersten Befehlsbus an die eine oder mehreren Speichervorrichtungen gesendet werden. In einigen Beispielen kann der erste Befehlsbus direkt an die eine oder mehreren Speichervorrichtungen (z. B. DIMMs 200 oder 300) geleitet werden. In anderen Beispielen kann der erste Befehlsbus über ein Multiport-Register (z. B. DIMM 400) geleitet werden.
  • Gemäß einigen Beispielen kann die Einrichtung 600 auch eine Zugriffslogik 622-3 aufweisen. Die Zugriffslogik 622-3 kann durch Schaltung 620 ausgeführt werden, um über den ersten Datenkanal auf die eine oder mehreren Speichervorrichtungen zuzugreifen, um die Anforderung zu erfüllen. Bei diesen Beispielen kann der Zugriff 615 einen Zugriff auf die eine oder mehreren Speichervorrichtungen beinhalten, der Schreiben in die oder Lesen aus der einen oder den mehreren Speichervorrichtungen beinhaltet.
  • 7 stellt ein Beispiel für einen ersten Logikfluss dar. Wie in 7 gezeigt, beinhaltet der erste Logikfluss einen Logikfluss 700. Der Logikfluss 700 kann für einige oder alle Operationen repräsentativ sein, die von einer oder mehreren der hier beschriebenen Logiken, Funktionen oder Vorrichtungen ausgeführt werden, beispielsweise der Einrichtung 600. Insbesondere kann der Logikfluss 700 durch eine Anforderungslogik 622-1, eine Befehlslogik 622-2 oder eine Zugriffslogik 622-3 implementiert sein.
  • Gemäß einigen Beispielen kann der Logikfluss 700 bei Block 702 eine Anforderung zum Zugriff auf eine oder mehrere auf einem DIMM unterhaltene Speichervorrichtungen empfangen. Bei diesen Beispielen kann die Anforderungslogik 622-1 die Anforderung empfangen.
  • In einigen Beispielen kann der Logikfluss 700 bei Block 704 in Reaktion auf die Anforderung einen ersten CAC senden, um über einen ersten Datenkanal von mehreren mit dem DIMM gekoppelten Datenkanälen auf die eine oder mehreren Speichervorrichtungen zuzugreifen. Bei diesen Beispielen kann die Befehlslogik 722-2 den CAC über einen von mehreren Befehlsbussen, die an die auf den DIMMs unterhaltenen Speichervorrichtungen geleitet sind, an die eine oder mehreren Speichervorrichtungen senden.
  • Gemäß einigen Beispielen kann der Logikfluss 700 bei Block 706 über den ersten Datenkanal auf die eine oder mehreren Speichervorrichtungen zugreifen, um die Anforderung zu erfüllen. Bei diesen Beispielen kann die Zugriffslogik 722-3 über den ersten Datenkanal auf die eine oder mehreren Speichervorrichtungen zugreifen.
  • 8 stellt ein Beispiel für ein erstes Speichermedium dar. Wie in 8 gezeigt, beinhaltet das erste Speichermedium ein Speichermedium 800. Das Speichermedium 800 kann ein Erzeugnis umfassen. In einigen Fällen kann das Speichermedium 800 ein nichttransitorisches, computerlesbares Medium oder ein maschinenlesbares Medium beinhalten, beispielsweise einen optischen Speicher, einen magnetischen Speicher oder einen Halbleiterspeicher. Das Speichermedium 800 kann verschiedene Arten von computerausführbaren Anweisungen speichern, beispielsweise Anweisungen zum Implementieren von Logikfluss 700. Beispiele für ein computerlesbares oder maschinenlesbares Speichermedium können physische Medien beinhalten, die elektronische Daten speichern können; dies schließt flüchtigen oder nichtflüchtigen Speicher, Wechsel- oder Nichtwechselspeicher, löschbaren oder nicht löschbaren Speicher, beschreibbaren oder wiederbeschreibbaren Speicher und so weiter ein. Beispiele für computerausführbare Anweisungen können jede geeignete Art von Code beinhalten, beispielsweise Quellcode, kompilierten Code, interpretierten Code, ausführbaren Code, statischen Code, dynamischen Code, objektorientierten Code, visuellen Code und dergleichen. Die Beispiele sind in diesem Zusammenhang nicht beschränkt.
  • 9A-B stellen Zwei- und Ein-Datenkanal-Konfigurationen für zwei DIMMs dar. In einigen Beispielen beinhaltet, wie in 9A gezeigt, eine Konfiguration 901 zwei Datenkanäle 940-1 (Kan. 0) und 940-2 (Kan. 1), die an DIMMs 920-1 und 920-1 geleitet sind, welche jeweilige Speichervorrichtungen 922-1 bzw. 922-2 aufweisen. In einigen anderen Beispielen beinhaltet, wie in 9B gezeigt, eine Konfiguration 902 eine Ein-Datenkanal-Konfiguration, die einen einzelnen Datenkanal 940-1 (Kan. 0), der an das DIMM 920-1 geleitet ist, und einen einzelnen Datenkanal 940-2 (Kan. 1), der an das DIMM 920-2 geleitet ist, aufweist. Bei den in 9A-B gezeigten Beispielen zeigt die Konfiguration 901, wie zwei Datenkanäle geleitet werden können, um die DIMMs 920-1 und 920-2 für den Betrieb im Zweikanalmodus zu aktivieren. Die Konfiguration 902 zeigt, wie diese gleichen beiden Datenkanäle getrennt voneinander zu den DIMMs 920-1 und 920-2 geleitet werden können, um im Einkanalmodus zu arbeiten. Während des Betriebs im Einkanalmodus wie durch Konfiguration 901 dargestellt koppelt der Datenkanal 940-1 (Kan. 0) die Host-Computervorrichtung 910 mit dem DIMM 920-1 in einer ersten Punkt-zu-Punkt-Konfiguration und koppelt der Datenkanal 940-2 (Kan. 1) die Host-Computervorrichtung 910 mit dem DIMM 920-2 in einer zweiten Punkt-zu-Punkt-Konfiguration. Wie weiter unten beschrieben, gibt es mehrere DIMM-Konfigurationen, die den Betrieb eines gegebenen DIMM entweder im Zwei- oder im Einkanalmodus zulassen. In einigen Beispielen können DIMM-Konfigurationen eine ähnliche Datenlenkung in Puffer beinhalten, beispielsweise, jedoch nicht beschränkt auf lastreduzierte Puffer (LR-Puffer).
  • Gemäß einigen Beispielen können die DIMMs 920-1 und 920-2, die Speichervorrichtungen 922-1 und 922-2 aufweisen, dafür ausgelegt sein, gemäß Speichertechnologien wie etwa DDR5 zu arbeiten. Bei diesen Beispielen können die Datenkanäle 940-1 und 940-2 als 40b-Datenkanäle betrieben werden. Beispiele sind nicht auf DDR5-Speichertechnologien oder auf 40b-Datenkanäle beschränkt. Andere Speichertechnologien und/oder kleinere oder größere Datenkanäle werden ebenfalls betrachtet.
  • 10A-B stellen Zwei- und Ein-Datenkanal-Konfigurationen für DIMM 1000 dar. In einigen Beispielen, wie in 10A gezeigt, wird eine Zwei-Datenkanal-Konfiguration 1001 für das DIMM 1000 bereitgestellt, die einen Datenkanal 0 und einen Datenkanal 1 für Speichervorrichtungen 1022-1 aufweist. Wie in 10B gezeigt, wird eine Ein-Datenkanal-Konfiguration 1002 für das DIMM 1000 bereitgestellt, die einen einzelnen Datenkanal 0 für Speichervorrichtungen 1022-1 aufweist. Statt Vorder- und Rückansichten von DIMM 1000 zu zeigen, werden alle Speichervorrichtungen basierend auf einer einzigen Ansicht gezeigt. In einigen Beispielen können die Speichervorrichtungen auf einer linken Seite von 10A-B Speichervorrichtungen auf der Vorderseite darstellen. Ebenso können Speichervorrichtungen auf einer rechten Seite von 10A-B Speichervorrichtungen auf der Rückseite darstellen.
  • In einigen Beispielen können für die Konfiguration 1001, die in 10A gezeigt ist, die Puffer 1030-1 bis 1030-10 Datenpuffer sein, die von Logik und/oder Funktionen des Multiport-Registers 1010 gesteuert werden, um Daten im Zusammenhang mit Anforderungen zum Zugriff auf Speichervorrichtungen 1022-1 für Datenkanal 0 oder Datenkanal 1 über einen BCOM-O- oder einen BCOM-1-Bus zu leiten, basierend auf Lese- oder Schreibbefehlen, die von einer Host-Computervorrichtung (nicht gezeigt) über einen Kanal-0- oder einen Kanal-1-Befehls-/Adress- (CMD/ADD) Bus empfangen werden. Bei diesen Beispielen kann jede in den Speichervorrichtungen 1022-1 enthaltene Speichervorrichtung über einen 4b-Datenbus mit jeweiligen Puffern 1030-1 bis 1030-10 gekoppelt sein. Wie in 10A gezeigt, weist Datenkanal 0 zehn Speichervorrichtungen auf, die getrennt über 4b-Datenbusse mit Datenkanal 0 gekoppelt sind, und weist auch Datenkanal 2 zehn Speichervorrichtungen auf, die getrennt mit dem Datenkanal gekoppelt sind. So kann sich jeder Datenkanal aus mehreren 40b-Datenkanälen zusammensetzen. Beispiele sind nicht auf 4b-Speichervorrichtungen beschränkt. Verschiedene Speichervorrichtungen wie 8b oder Speichervorrichtungen anderer Bitgrößen werden betrachtet, um zu einem 40b-Datenkanal zu kommen. Außerdem sind die Beispiele nicht auf zehn Speichervorrichtungen pro Kanal oder eine Gesamtzahl von zehn Puffern beschränkt.
  • Gemäß einigen Beispielen, wie durch die erweiterte Ansicht von Puffer 1030-1 gezeigt, können Daten einen Puffer direkt passieren, wenn das DIMM 1000 in Konfiguration 1001 angeordnet ist. Beispielsweise können Daten, die von einer Speichervorrichtung, die in den Speichervorrichtungen 1022-1 enthalten ist, über den Datenkanal 0 in den Puffer 1030-1 eintreten, an einem Punkt C eintreten wie in 10A gezeigt und den Puffer dann an einem Punkt A wieder verlassen, um über einen dem Datenkanal 0 zugewiesenen Datenbus an eine Host-Computervorrichtung gerichtet zu werden. Ebenso können Daten, die von einer Speichervorrichtung, die in den Speichervorrichtungen 1022-1 enthalten ist, über den Datenkanal 1 in den Puffer 1030-1 eintreten, an einem Punkt D eintreten wie in 10A gezeigt und den Puffer dann an einem Punkt B wieder verlassen, um über einen dem Datenkanal 1 zugewiesenen Datenbus an eine Host-Computervorrichtung gerichtet zu werden.
  • Gemäß einigen Beispielen für die Konfiguration 1002, die in 10B gezeigt ist, kann nur die Hälfte der Datenbits aus jedem Puffer, der in den Puffern 1030-1 bis 1030-10 enthalten ist, dafür ausgelegt sein, Daten im Zusammenhang mit Anforderungen zum Zugriff auf Speichervorrichtungen 1022-1 nur über einen einzelnen Datenkanal zu leiten, der in 10B als Datenkanal 0 gezeigt ist. Außerdem wird ein einzelner CMD/ADD-Bus für Datenkanal 0 gezeigt, wie er mit dem Multiport-Register 1010 gekoppelt ist. Bei diesen Beispielen können, obwohl Datenkanal 1 nicht mit der Host-Computervorrichtung gekoppelt ist, diejenigen Speichervorrichtungen der Speichervorrichtungen 1022-1, die in 10B schraffiert sind und die zuvor mit Datenkanal 1 zur Konfiguration 1001 gekoppelt waren, nun als eine erste adressierbare Bank zum Ansprechen der vollen Kapazität des DIMM 1000 (z. B. über ein erstes Chipauswahlsignal) behandelt werden. Derweil können die nicht schraffierten Speichervorrichtungen in 10B als zweite adressierbare Bank (z. B. über ein zweites Chipauswahlsignal) behandelt werden. Das Multiport-Register 1010 kann CMD/ADD-Eingänge vom Datenkanal 0 auf CMD/ADD-Ausgänge für Konfiguration 1002 steuern, die CMD/ADD-Ausgänge für beide Datenkanäle in Konfiguration 1001 waren.
  • Gemäß einigen Beispielen für die in 10B gezeigte Konfiguration 1002 kann jeder in den Puffern 1030-1 bis 1030-10 enthaltene Puffer Daten von den ehemals zwei getrennten 4b-Datenbussen an einen einzelnen Datenkanal 0 auf der Host-Seite lenken, wobei Datenkanal 1 auf der Host-Seite ungenutzt bleibt. Bei diesen Beispielen zeigt das Multiport-Register 1010 den Puffern 1030-1 bis 1030-10 über das BCOM 0 oder 1 an, welcher Datenbus der Speichervorrichtung an die Host-Computervorrichtung gesendet werden würde. Beispielsweise würde BCOM 0 weiße/nicht schraffierte Datenbusse der Speichervorrichtung anzeigen, und BCOM 1 würde schraffierte Datenbusse der Speichervorrichtung anzeigen. Das Multiport-Register 1010 kann Logik und/oder Funktionen beinhalten, um den Datenbus der Speichervorrichtung zu bestimmen, basierend auf Informationen von der Host-Computervorrichtung, die anzeigen, auf welche Bank über Chipauswahlsignale oder andere Mittel zugegriffen wird. Für Schreiboperationen oder -zyklen können die Puffer 1030-1 bis 1030-10 entweder Host-Daten an beide Gruppen von Datenbussen der Speichervorrichtung oder alternativ auf nur eine Gruppe von Speichervorrichtungen, die als Ziel eines Schreibbefehls für die Schreiboperation identifiziert ist/sind, steuern.
  • In einigen Beispielen, wie durch die erweiterte Ansicht von Puffer 1030-1 gezeigt, können beide Datenkanäle auf Datenkanal 0 auf der Host-Seite in einem Puffer gesteuert werden, wenn das DIMM 1000 in Konfiguration 1002 angeordnet ist. Beispielsweise können Daten, die von einer Speichervorrichtung, die in den Speichervorrichtungen 1022-1 (nicht schraffierte Speichervorrichtungen) enthalten ist, über einen Datenbus für den Datenkanal 0 in den Puffer 1030-1 eintreten, an einem Punkt C eintreten wie in 10B gezeigt und dann an einem Punkt A wieder austreten, um über einen dem Datenkanal 0 zugewiesenen Datenbus an eine Host-Computervorrichtung gerichtet zu werden. Ebenso können Daten, die von einer Speichervorrichtung, die in den Speichervorrichtungen 1022-1 enthalten ist, über einen zuvor für den Datenkanal 1 verwendeten Datenbus (schraffierte Speichervorrichtungen) in den Puffer 1030-1 eintreten, an einem Punkt D eintreten wie in 10B gezeigt und dann ebenfalls an einem Punkt A wieder austreten, um über einen ebenfalls dem Datenkanal 0 zugewiesenen Datenbus an eine Host-Computervorrichtung gerichtet zu werden.
  • Gemäß einigen Beispielen kann, wenn die Bänke für eine Leseoperation umgeschaltet werden, falls die Umschaltung zwischen Speichervorrichtungen auf gegenüberliegenden Datenbussen auf Puffer 1030-1 bis 1030-10 erfolgt, die Totzeit zwischen Zugriffen auf den Datenbus reduziert werden. Eine ähnliche Totzeitreduzierung kann für Schreiboperationen erzielt werden, wenn das Umschalten der Datenbusse als Änderung in der On-Chip-Terminierung zwischen den beiden Datenbussen überlappt werden kann. Auch Umschaltungen zwischen Lesen und Schreiben können reduziert werden.
  • In einigen Beispielen kann die Konfiguration 1002 zusätzliche Stifte erfordern, um sowohl das BCOM 0 als auch das BCOM 1 an Puffer 1030-1 bis 1030-10 zu leiten, für einen Ein-Datenkanal-Betrieb verglichen mit anderen möglichen Konfigurationen (wie weiter unten beschrieben). Die zusätzlichen Stifte können darauf zurückgehen, dass die Konfiguration 1001 für den Zweikanalbetrieb erfordert, für bessere Leistung zwei Seiten des Puffers über unabhängige BCOM-Busse zu kontrollieren.
  • 11A-B stellen Zwei- und Ein-Datenkanal-Konfigurationen für DIMM 1100 dar. In einigen Beispielen, wie in 11A gezeigt, wird eine Zwei-Datenkanal-Konfiguration 1101 für das DIMM 1100 bereitgestellt, die einen Datenkanal 0 und einen Datenkanal 1 zu Speichervorrichtungen 1122-1 aufweist. Wie in 11B gezeigt, wird eine Ein-Datenkanal-Konfiguration 1102 für das DIMM 1100 bereitgestellt, die das Leiten eines einzelnen Datenkanals 0 an Speichervorrichtungen 1122-1 beinhaltet. Statt Vorder- und Rückansichten von DIMM 1100 zu zeigen, werden alle Speichervorrichtungen basierend auf einer einzigen Ansicht gezeigt. In einigen Beispielen können die Speichervorrichtungen auf einer rechten Seite von 11A-B Speichervorrichtungen auf der Vorderseite darstellen. Ebenso können Speichervorrichtungen auf einer linken Seite von 11A-B Speichervorrichtungen auf der Rückseite darstellen.
  • In einigen Beispielen können die Konfigurationen 1101 und 1102 Konfigurationen sein, für die Datenkanäle an gegenüberliegenden Seiten des DIMM 1100 angeordnet sein können. Bei diesen Beispielen kann jede andere in Speichervorrichtung 1122-1 enthaltene Speichervorrichtung separate Kopien eines Chipauswahl (Chip Select)-Signals empfangen. Außerdem empfangen, wie in 11A für Konfiguration 1101 gezeigt, die Speichervorrichtungen auf der linken Seite denselben CMD/ADD-Bus für Datenkanal 0. In gleicher Weise empfangen die Speichervorrichtungen der rechten Seite denselben CMD/ADD-Bus für Datenkanal 1. Gemäß einigen Beispielen können die links- und die rechtsseitigen Speichervorrichtungen separate CMD/ADD-Signale empfangen, soweit dies für den Zwei-Datenkanal-Betrieb erforderlich ist.
  • Gemäß einigen Beispielen für Konfiguration 1101 wie in 11A gezeigt ist ein Datenkanal auf jeder Seite von DIMM 1100 und können zwei Kopien von Chipauswahlsignalen an einer Seite gleichzeitig aktiv sein (dies können zwei Kopien desselben Signals sein). Beispielsweise können CS0A und CS0B zwei Kopien eines ersten Chipauswahlsignals sein und können CS1A und CS1B zwei Kopien eines zweiten Chipauswahlsignals sein. Die Puffer 1130-1 bis 1130-10 können in einem ähnlichen Durchreichmodus betrieben werden, wie vorstehend bereits für Konfiguration 1001 erwähnt, mit der Ausnahme, dass alle durch einen gegebenen Puffer geleiteten Datenbusse zu ein und demselben Datenkanal führen und durch das Multiport-Register 1110 über einen einzigen BCOM-O-Bus gesteuert werden.
  • Gemäß einigen Beispielen für Konfiguration 1102 wie in 11B gezeigt ist der aktive Datenkanal für Ein-Datenkanal-Betrieb nicht nur mit Datenkanal-O-Stiften verbunden, sondern kann stattdessen ein 4b-Datenbus mit jedem Puffer der Puffer 1030-1 bis 1030-10 verbunden sein und kann der Datenkanal 0 das gesamte DIMM 1100 überspannen. Bei diesen Beispielen können die nicht schraffierten Speichervorrichtungen 1122-1 zu einer Gruppe von Bänken werden und können die schraffierten Speichervorrichtungen 1122-1 zu einer weiteren Gruppe von Bänken werden. CS0A und CS0B können Chipauswahlsignale zur getrennten Steuerung des Zugriffs an jede dieser separaten Bänke leiten. Es ist zu beachten, dass CS0A und CS0B unabhängig voneinander zwei Kopien desselben Chipauswahlsignals darstellen können, die an die beiden Seiten von DIMM 1100 geleitet werden.
  • Gemäß einigen Beispielen können die Puffer 1030-1 bis 1030-10 für Konfiguration 1102 Daten in ähnlicher Weise lenken wie vorstehend für Konfiguration 1002 erwähnt. Ein Vorteil von Konfiguration 1102 gegenüber Konfiguration 1002 ist, dass ein einzelner BCOM-Bus an jeden Puffer bereitgestellt werden kann wie in 11B dargestellt, verglichen mit zwei BCOM-Bussen, die für Konfiguration 1002 benötigt werden. Resultierend aus dem einzelnen BCOM-Bus kann die Konfiguration 1102 weniger Stifte erfordern als Konfiguration 1002.
  • 12A-B stellen Zwei- und Ein-Datenkanal-Konfigurationen für DIMM 1200 dar. In einigen Beispielen, wie in 12A gezeigt, wird eine Zwei-Datenkanal-Konfiguration 1201 für das DIMM 1200 bereitgestellt, die einen Datenkanal 0 und einen Datenkanal 1 zu Speichervorrichtungen 1222-1 aufweist. Wie in 12B gezeigt, wird eine Ein-Datenkanal-Konfiguration 1202 für das DIMM 1200 bereitgestellt, die einen einzelnen Datenkanal 0 zu Speichervorrichtungen 1222-1 aufweist. Statt Vorder- und Rückansichten von DIMM 1200 zu zeigen, werden alle Speichervorrichtungen basierend auf einer einzigen Ansicht gezeigt. In einigen Beispielen können die Speichervorrichtungen auf einer linken Seite von 12A-B Speichervorrichtungen auf der Vorderseite darstellen. Ebenso können Speichervorrichtungen auf einer rechten Seite von 12A-B Speichervorrichtungen auf der Rückseite darstellen.
  • In einigen Beispielen können Konfigurationen 1201 der Konfiguration 401 wie in 11A/B dargestellt ähneln, mit der Ausnahme, dass die Datenkanäle 0 und 1 auf Einzelpufferbasis verschachtelt sein können. Beispielsweise kann, wie in 12A für Konfiguration 1201 dargestellt, Puffer 1230-1 für Datenkanal 0, Puffer 1230-2 für Datenkanal 1 etc. vorgesehen sein. Die Konfiguration 1201 verändert eine Ordnung der Speichervorrichtung 1222-1, funktioniert aber ansonsten ähnlich wie Konfiguration 1101.
  • Gemäß einigen Beispielen für Konfiguration 1202 wie in 12B gezeigt kann jeder zweite Puffer der Puffer 1230-1 bis 1230-10 einen rechts- bzw. linksseitigen Bus aufweisen, der mit Datenkanal 0 verbunden ist. Diese Rechts-/Links-Konfiguration kann unter Umständen keine Erfordernis für Konfiguration 1202 darstellen, sondern kann eine Erweiterung sein, die ein einfacheres Leiterplatten-Routing eines anderen Datenkanals an ein anderes DIMM ermöglicht. Bei diesen Beispielen können die Puffer 1230-1 bis 1230-10 während der Konfiguration dahingehend gerichtet werden, welcher Host-Datenbusstift verwendet werden soll (z. B. über Logik am Multiport-Register 1210).
  • In einigen Beispielen kann ein Vorteil von Konfiguration 1202 darin liegen, dass für eine Plattform mit mehreren DIMMs das Plattform-Routing im Vergleich zu Konfiguration 1002 oder 1102 verbessert werden kann. Konfiguration 1202 kann zusätzliche Stifte für Chipauswahlsignale und BCOM-Busse gegenüber Konfiguration 1102 erfordern, da CMD/ADD-Chipauswahlsignale und BCOM-Busse von Datenkanal 0 und Datenkanal 1 an beide Seiten von DIMM 1200 geleitet werden.
  • 13 stellt ein beispielhaftes Plattform-Routing 1300 dar. In einigen Beispielen kann das Plattform-Routing 1300 ein Zwei- oder 2-Kanal-Betriebsmodus für ein DIMM sein, das ähnlich Konfiguration 1201 wie in 12A gezeigt konfiguriert ist. Jede Zeile in 13 kann 4 Datenbits und ein Impulspaar darstellen. In einigen Beispielen sollte jeder DIMM-Verbinder für die DIMMs 1310 und 1320 identisch verdrahtet sein, damit DIMMs als RDIMMs für den Einsatz auf einer Ein- oder Einzelkanalplattform ausgelegt werden können. Außerdem müssen unter Umständen für RDIMMs für den Zwei- bzw. Ein-Datenkanal-Betrieb separate DIMM-Typen verwendet werden, sofern nicht Datenbits von der Host-Computervorrichtung an zwei DIMM-Verbinderstifte verbunden werden. Datenbits von der Host-Computervorrichtung an zwei DIMM-Verbinderstifte zu verbinden, kann für als RDIMMs ausgelegte DIMMs nicht wünschenswert sein.
  • 14 stellt ein beispielhaftes Plattform-Routing 1400 dar. In einigen Beispielen kann das Plattform-Routing 1400 ein Einzel- oder 1-Kanal-Betriebsmodus für ein DIMM sein, das ähnlich Konfiguration 1202 wie in 12B gezeigt konfiguriert ist. Bei diesen Beispielen können identisch verdrahtete DIMMs 1310 und 1320 ein Plattform-Routing erlauben, das Zeilen für einen einzelnen Datenkanal an DIMM 1310 nahe inaktiven oder ungenutzten Host-Datenbusstiften auf DIMM 1320 leitet.
  • 15 stellt ein beispielhaftes Blockschaltbild für eine Einrichtung 1500 dar. Auch wenn die in 15 gezeigte Einrichtung 1500 in einer bestimmten Topologie eine begrenzte Anzahl von Elementen aufweist, versteht es sich, dass die Einrichtung 1500 in alternativen Topologien mehr oder weniger Elemente aufweisen kann, wenn dies für eine gegebene Implementierung gewünscht ist.
  • Die Einrichtung 1500 kann von Schaltung 1520 unterstützt werden, die auf einem DIMM unterhalten werden oder angeordnet sind, welches über einen oder mehrere Kanäle mit der Host-Computervorrichtung gekoppelt ist. Die Schaltung 1520 kann dafür ausgelegt sein, eine oder mehrere als Software oder Firmware implementierte Komponenten oder Logik 1522-a auszuführen. An dieser Stelle sei erwähnt, dass „a“ und „b“ und „c“ und ähnliche hier verwendete Bezeichner für Variablen stehen, die eine beliebige positive Ganzzahl darstellen. Falls somit beispielsweise eine Implementierung einen Wert für a = 2 festlegt, dann kann ein vollständiger Satz von Software oder Firmware für Komponenten oder Logik 1522-a die Komponenten oder die Logik 1522-1 oder 1522-2 beinhalten. Die vorgestellten Beispiele sind in diesem Zusammenhang nicht beschränkt, und die verschiedenen hier verwendeten Variablen können dieselben oder verschiedene ganzzahlige Werte darstellen. Außerdem können diese „Komponenten“ oder „Logik“ Software/Firmware sein, die auf computerlesbaren Medien gespeichert ist, und wenngleich diese Komponenten in 15 als Einzelkästchen dargestellt sind, sind diese Komponenten nicht beschränkt auf Speicherung auf einzelnen computerlesbaren Medienkomponenten (z. B. einem separaten Speicher etc.).
  • Gemäß einigen Beispielen kann die Schaltung 1520 einen Prozessor oder eine Prozessorschaltung aufweisen. Bei dem Prozessor bzw. der Prozessorschaltung kann es sich um einen von verschiedenen handelsüblichen Prozessoren handeln, einschließlich, jedoch nicht beschränkt auf Prozessoren des Typs AMD® Athlon®, Duron® und Opteron®; ARM®-Anwendungs-, eingebettete und sichere Prozessoren; IBM® und Motorola® DragonBall®- und PowerPC®-Prozessoren; IBM und Sony® Cell-Prozessoren; Prozessoren des Typs Intel® Atom®, Celeron®, Core (2) Duo®, Core i3, Core i5, Core i7, Itanium®, Pentium®, Xeon®, Xeon Phi® und XScale®; und ähnliche Prozessoren. Gemäß einigen Beispielen kann die Schaltung 1520 auch eine anwendungsspezifische integrierte Schaltung (Application Specific Integrated Circuit, ASIC) sein, und wenigstens einige Komponenten oder Logik 1522-a können als Hardware-Elemente der ASIC implementiert sein.
  • Gemäß einigen Beispielen kann die Einrichtung 1500 eine Kanallogik 1522-1 aufweisen. Die Kanallogik 1522-1 kann von Schaltung 1520 ausgeführt werden, um ein DIMM für den Betrieb in einem Zweikanalmodus oder einem Einkanalmodus zu konfigurieren. Bei diesen Beispielen kann der Betriebsmodus 1505 eine Anzeige aufweisen, für welchen Modus das DIMM konfiguriert werden soll.
  • In einigen Beispielen kann die Einrichtung 1500 auch eine Pufferlogik 1522-2 aufweisen. Die Pufferlogik 1522-2 kann durch Schaltung 1520 ausgeführt werden, um eine Anforderung zum Zugriff auf eine oder mehrere am DIMM unterhaltene Speichervorrichtungen zu empfangen und anschließend Daten für die Anforderung basierend auf der Konfiguration des DIMM im Zweikanalmodus oder im Einkanalmodus zu leiten. Bei diesen Beispielen kann die Pufferlogik 1522-2 einen Lese- oder Schreibbefehl empfangen, der zu einem Datenzugriff 1510 auf die Speichervorrichtungen am DIMM führt. In Reaktion auf den Datenzugriff 1510 können Daten 1515 basierend auf der Konfiguration des DIMM geleitet werden.
  • 16 stellt einen beispielhaften Logikfluss 1600 dar. Wie in 16 gezeigt, beinhaltet der erste Logikfluss einen Logikfluss 1600. Der Logikfluss 1600 kann für einige oder alle Operationen repräsentativ sein, die von einer oder mehreren der hier beschriebenen Logiken, Funktionen oder Vorrichtungen ausgeführt werden, beispielsweise der Einrichtung 1600. Insbesondere kann der Logikfluss 1600 durch eine Kanallogik 1522-1 oder eine Pufferlogik 1522-3 implementiert sein.
  • Gemäß einigen Beispielen kann der Logikfluss 1600 bei Block 1602 ein DIMM dafür konfigurieren, im Zweikanalmodus oder Einkanalmodus mit zwei Datenkanälen für den Zugriff auf die Speichervorrichtungen auf dem DIMM betrieben zu werden oder in einem Einkanalmodus mit einem einzelnen Datenkanal für den Zugriff auf Speichervorrichtungen betrieben zu werden. Bei diesen Beispielen kann die Kanallogik 1522-1 das DIMM konfigurieren.
  • In einigen Beispielen kann der Logikfluss 1600 bei Block 1604 eine Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen auf dem DIMM empfangen und Daten für die Anforderung basierend auf der Konfiguration des DIMM im Zweikanalmodus oder im Einkanalmodus leiten. Bei diesen Beispielen kann die Pufferlogik 1622-2 die Anforderung empfangen.
  • Gemäß einigen Beispielen kann der Logikfluss 1600 bei Block 1604 Daten für die Anforderung basierend auf der Konfiguration des DIMM im Zweikanalmodus oder im Einkanalmodus leiten. Bei diesen Beispielen kann die Pufferlogik 1622-2 bewirken, dass die Daten basierend auf der Konfiguration des DIMM geleitet werden.
  • 17 stellt ein beispielhaftes Speichermedium 1700 dar. Wie in 17 gezeigt, beinhaltet das erste Speichermedium ein Speichermedium 1700. Das Speichermedium 1700 kann ein Erzeugnis umfassen. In einigen Beispielen kann das Speichermedium 1700 ein nichttransitorisches, computerlesbares Medium oder ein maschinenlesbares Medium beinhalten, beispielsweise einen optischen Speicher, einen magnetischen Speicher oder einen Halbleiterspeicher. Das Speichermedium 1700 kann verschiedene Arten von computerausführbaren Anweisungen speichern, beispielsweise Anweisungen zum Implementieren von Logikfluss 1600. Beispiele für ein computerlesbares oder maschinenlesbares Speichermedium können physische Medien beinhalten, die elektronische Daten speichern können; dies schließt flüchtigen oder nichtflüchtigen Speicher, Wechsel- oder Nichtwechselspeicher, löschbaren oder nicht löschbaren Speicher, beschreibbaren oder wiederbeschreibbaren Speicher und so weiter ein. Beispiele für computerausführbare Anweisungen können jede geeignete Art von Code beinhalten, beispielsweise Quellcode, kompilierten Code, interpretierten Code, ausführbaren Code, statischen Code, dynamischen Code, objektorientierten Code, visuellen Code und dergleichen. Die Beispiele sind in diesem Zusammenhang nicht beschränkt.
  • 18 stellt eine beispielhafte Computerplattform 1800 dar. In einigen Beispielen kann, wie in 18, die Computerplattform 1800 ein Speichersystem 1830, eine Verarbeitungskomponente 1840, andere Plattformkomponenten 1850 oder eine Kommunikationsschnittstelle 1860 aufweisen. Gemäß einigen Beispielen kann die Computerplattform 1800 in einer Computervorrichtung implementiert sein.
  • Gemäß einigen Beispielen kann das Speichersystem 1830 eine Steuerung 1832 und (eine) Speichervorrichtung(en) 1834 aufweisen. Bei diesen Beispielen können Logik und/oder Funktionen auf oder an der Steuerung 1832 wenigstens einige Verarbeitungsoperationen oder Logik für die Einrichtung 1500 ausführen und können Speichermedien aufweisen, die das Speichermedium 1700 beinhalten. Außerdem kann/können Speichervorrichtung(en) 1834 ähnliche Arten von flüchtigem oder nichtflüchtigem Speicher (nicht gezeigt) aufweisen, wie sie für Speichervorrichtungen oder Chips wie in 1-4 oder 9-12 gezeigt beschrieben werden. In einigen Beispielen kann die Steuerung 1832 Teil ein und desselben Chips wie die Speichervorrichtung(en) 1834 sein. In anderen Beispielen können die Steuerung 1832 und die Speichervorrichtung(en) 1834 auf ein und demselben Chip bzw. ein und derselben integrierten Schaltung wie ein Prozessor (z. B. in Verarbeitungskomponente 1840 enthalten) angeordnet sein. In noch anderen Beispielen kann die Steuerung 1832 auf einem separaten Chip oder einer separaten integrierten Schaltung angeordnet sein, der/die mit der/den Speichervorrichtung(en) 1834 gekoppelt ist.
  • Gemäß einigen Beispielen kann die Verarbeitungskomponente 1840 Verarbeitungsoperationen oder Logik für Einrichtung 600 und/oder Speichermedium 800 ausführen. Die Verarbeitungskomponente 1840 kann verschiedene Hardwareelemente, Softwareelemente oder eine Kombination von beiden aufweisen. Beispiele für Hardwareelemente können Bauelemente, Logikbauelemente, Komponenten, Prozessoren, Mikroprozessoren, Schaltungen, Prozessorschaltungen, Schaltelemente (z. B. Transistoren, Widerstände, Kondensatoren, Induktivitäten und so weiter), integrierte Schaltungen, anwendungsspezifische integrierte Schaltungen (Application Specific Integrated Circuits, ASIC), programmierbare Logikbauelemente (Programmable Logic Devices, PLD), digitale Signalprozessoren (DSP), feldprogrammierbare Gatteranordnungen (FPGA), Speichereinheiten, Logikgatter, Register, Halbleiterbauelemente, Chips, Mikrochips, Chipsätze und so weiter beinhalten. Beispiele für Softwareelemente können Softwarekomponenten, Programme, Anwendungen, Computerprogramme, Anwendungsprogramme, Gerätetreiber, Systemprogramme, Softwareentwicklungsprogramme, Maschinenprogramme, Betriebssystemsoftware, Middleware, Firmware, Softwarekomponenten, Routinen, Unterroutinen, Funktionen, Methoden, Prozeduren, Softwareschnittstellen, Anwendungsprogramm-Schnittstellen (Application Program Interfaces, API), Anweisungssätze, Rechencode, Computercode, Codesegmente, Computercodesegmente, Wörter, Werte, Symbole oder jede beliebige Kombination davon beinhalten. Das Bestimmen, ob ein Beispiel unter Verwendung von Hardwareelementen und/oder Softwareelementen implementiert wird, kann gemäß jeder beliebigen Anzahl von Faktoren variieren, etwa je nach gewünschter Rechengeschwindigkeit, Leistung, Wärmetoleranzen, Verarbeitungszyklusbudget, Eingangsdatenraten, Ausgangsdatenraten, Speicherressourcen, Datenbusgeschwindigkeiten und anderen Konstruktions- oder Leistungsbeschränkungen, wenn dies für ein gegebenes Beispiel gewünscht ist.
  • In einigen Beispielen können andere Plattformkomponenten 1850 gängige Computerelemente aufweisen, beispielsweise einen oder mehrere Prozessoren, Mehrkernprozessoren, Coprozessoren, Speichereinheiten, Chipsätze, Steuerungen, Peripheriegeräte, Schnittstellen, Oszillatoren, Zeitgebervorrichtungen, Video-Karten, Audio-Karten, Multimedia-E/A-Komponenten (z. B. digitale Anzeigen), Stromversorgungen und so weiter. Beispiele für Speichereinheiten im Zusammenhang mit entweder anderen Plattformkomponenten 1850 oder einem Speichersystem 1830 können, ohne darauf beschränkt zu sein, verschiedene Arten computerlesbarer und maschinenlesbarer Speichermedien in Form einer oder mehrerer Speichereinheiten mit höherer Geschwindigkeit beinhalten, etwa Festwertspeicher (Read-Only Memory, ROM), RAM, DRAM, DDR DRAM, Synchron-DRAM (SDRAM), DDR SDRAM, SRAM, programmierbares ROM (PROM), EPROM, EEPROM, Flash-Speicher, ferroelektrischer Speicher, SONOS-Speicher, Polymerspeicher wie etwa ferroelektrischer Polymerspeicher, Nanodraht, FeTRAM oder FeRAM, Ovonic-Speicher, Phasenwechselspeicher, Memristoren, STT-MRAM, magnetische oder optische Karten und jede beliebige andere Art von Speichermedium, das sich zum Speichern von Informationen eignet.
  • In einigen Beispielen kann die Kommunikationsschnittstelle 1860 Logik und/oder Funktionen aufweisen, um eine Kommunikationsschnittstelle zu unterstützen. Bei diesen Beispielen kann die Kommunikationsschnittstelle 1860 eine oder mehrere Kommunikationsschnittstellen beinhalten, die gemäß verschiedenen Kommunikationsprotokollen oder -standards arbeiten, um über Direkt- oder Netzkommunikationsverbindungen zu kommunizieren. Eine direkte Kommunikation kann über eine Direktschnittstelle mittels Verwendung von Kommunikationsprotokollen oder -standards wie in einem oder mehreren Industriestandards (einschließlich Nachfolger und Varianten) beschrieben erfolgen, etwa solchen im Zusammenhang mit der SMBus-Spezifikation, der PCIe-Spezifikation, der NVMe-Spezifikation, der SATA-Spezifikation, der SAS-Spezifikation oder der USB-Spezifikation. Eine direkte Kommunikation kann auch über eine oder mehrere Schnittstellen im Zusammenhang mit einer oder mehreren Speichertechnologien, einschließlich, jedoch nicht beschränkt auf DDR5, LPDDR5, DDR4, LPDDR4, WIO2, HBM2 oder HBM, erfolgen. Eine Netzkommunikation kann über eine Netzschnittstelle mittels Verwendung von Kommunikationsprotokollen oder -standards wie in einem oder mehreren der von der IEEE veröffentlichten Ethernet-Standards beschrieben erfolgen. Beispielsweise kann ein solcher Ethernet-Standard IEEE 802.3-2012, CSMA/CD (Carrier Sense Multiple Access with Collision Detection, Mehrfachzugriff mit Trägerprüfung und Kollisionserkennung) -Zugriffsverfahren und Spezifikationen für die physikalische Schicht, die im Dezember 2012 veröffentlicht wurden (im Folgenden „IEEE 802.3“), beinhalten.
  • Die Computerplattform 1800 kann Teil einer Computervorrichtung sein, beispielsweise: Benutzer-Equipment, Computer, Personal-Computer (PC), Desktop-Computer, Laptop-Computer, Notebook-Computer, Netbook-Computer, Tablet, Smartphone, eingebettete Elektronik, Spielekonsole, Server, Server-Array oder Serverfarm, Web-Server, Netzserver, Internet-Server, Arbeitsstation, Minicomputer, Mainframe-Computer, Supercomputer, Netzgerät, Web-Gerät, verteiltes Computersystem, Mehrprozessorsysteme, prozessorbasierte Systeme oder eine Kombination davon. Entsprechend können Funktionen und/oder spezifische Konfigurationen der Computerplattform 1800 je nach Wunsch und Bedarf in verschiedenen Ausführungsformen der Computerplattform 1800 enthalten sein oder wegfallen.
  • Die Komponenten und Merkmale der Computerplattform 1800 können unter Verwendung einer beliebigen Kombination von diskreten Schaltungen, ASICs, Logikgattern und/oder Ein-Chip-Architekturen implementiert sein. Ferner können die Merkmale der Computerplattform 1800 dort, wo sich dies anbietet, unter Verwendung von Mikrocontrollern, programmierbaren logischen Anordnungen und/oder Mikroprozessoren oder einer beliebigen Kombination der vorstehenden Elemente implementiert sein. An dieser Stelle sei darauf hingewiesen, dass Hardware, Firmware und/oder Softwareelemente kollektiv oder einzeln hier als „Logik“, „Schaltung“ oder „Schaltungen“ bezeichnet werden.
  • Ein oder mehrere Aspekt(e) wenigstens eines Beispiels kann (können) durch repräsentative Befehle implementiert sein, die auf wenigstens einem maschinenlesbaren Medium gespeichert sind, das verschiedene Arten von Logik innerhalb des Prozessors darstellt, welche, wenn sie von einer Maschine, einer Computervorrichtung oder einem Computersystem gelesen werden, die Maschine, die Computervorrichtung bzw. das Computersystem veranlassen, eine Logik zu erzeugen, um die hier beschriebenen Techniken durchzuführen. Solche Darstellungen können in einem greifbaren, maschinenlesbaren Medium gespeichert sein und an verschiedene Kunden oder Fertigungseinrichtungen geliefert werden, um sie in die Produktionsmaschinen zu laden, die die Logik oder den Prozessor tatsächlich herstellen.
  • Verschiedene Beispiele können unter Verwendung von Hardwareelementen, Softwareelementen oder einer Kombination von beiden implementiert werden. In einigen Beispielen können Hardwareelemente Vorrichtungen, Komponenten, Prozessoren, Mikroprozessoren, Schaltungen, Schaltelemente (z.B. Transistoren, Widerstände, Kondensatoren, Induktivitäten und so weiter), integrierte Schaltungen, ASICs, PLDs, DSPs, FPGAs, Speichereinheiten, Logikgatter, Register, Halbleiterbauelemente, Chips, Mikrochips, Chipsätze und so weiter beinhalten. In einigen Beispielen können Softwareelemente Softwarekomponenten, Programme, Anwendungen, Computerprogramme, Anwendungsprogramme, Systemprogramme, Maschinenprogramme, Betriebssystemsoftware, Middleware, Firmware, Softwaremodule, Routinen, Unterroutinen, Funktionen, Verfahren, Abläufe, Softwareschnittstellen, APIs, Anweisungssätze, Rechencodes, Computercode, Codesegmente, Computercodesegmente, Wörter, Werte, Symbole oder jede beliebige Kombination davon beinhalten. Das Bestimmen, ob ein Beispiel unter Verwendung von Hardwareelementen und/oder Softwareelementen implementiert wird, kann gemäß jeder beliebigen Anzahl von Faktoren variieren, etwa je nach gewünschter Rechengeschwindigkeit, Leistung, Wärmetoleranzen, Verarbeitungszyklusbudget, Eingangsdatenraten, Ausgangsdatenraten, Speicherressourcen, Datenbusgeschwindigkeiten und anderen Konstruktions- oder Leistungsbeschränkungen, wenn dies für eine gegebene Ausführungsform gewünscht ist.
  • Einige Beispiele können ein Erzeugnis oder wenigstens ein computerlesbares Medium beinhalten. Ein computerlesbares Medium kann ein nichttransitorisches Speichermedium zum Speichern von Logik beinhalten. In einigen Beispielen kann das nichttransitorische Speichermedium eine oder mehrere Arten von computerlesbaren Speichermedien beinhalten, die elektronische Daten speichern können; dies schließt flüchtigen oder nichtflüchtigen Speicher, Wechsel- oder Nichtwechselspeicher, löschbaren oder nicht löschbaren Speicher, beschreibbaren oder wiederbeschreibbaren Speicher und so weiter ein. In einigen Beispielen kann die Logik verschiedene Softwareelemente wie etwa Softwarekomponenten, Programme, Anwendungen, Computerprogramme, Anwendungsprogramme, Systemprogramme, Maschinenprogramme, Betriebssystemsoftware, Middleware, Firmware, Softwaremodule, Routinen, Unterroutinen, Funktionen, Verfahren, Abläufe, Softwareschnittstellen, API, Anweisungssätze, Rechencodes, Computercode, Codesegmente, Computercodesegmente, Wörter, Werte, Symbole oder jede beliebige Kombination davon beinhalten.
  • Gemäß einigen Beispielen kann ein computerlesbares Medium ein nichttransitorisches Speichermedium zum Speichern oder Vorhalten von Anweisungen beinhalten, die bei Ausführung durch eine Maschine, eine Computervorrichtung oder ein Computersystem die Maschine, die Computervorrichtung bzw. das Computersystem veranlassen, Verfahren und/oder Operationen gemäß den beschriebenen Beispielen durchzuführen. Die Anweisungen können jede geeignete Art von Code beinhalten, beispielsweise Quellcode, kompilierten Code, interpretierten Code, ausführbaren Code, statischen Code, dynamischen Code und dergleichen. Die Anweisungen können gemäß einer vorab definierten Computersprache, Art und Weise oder Syntax implementiert sein, um eine Maschine, eine Computervorrichtung oder ein Computersystem anzuweisen, eine bestimmte Funktion durchzuführen. Die Anweisungen können unter Verwendung einer beliebigen höheren, niedrigeren, objektorientierten, visuellen, kompilierten und/oder interpretierten Programmiersprache implementiert sein.
  • Einige Beispiele können unter Verwendung des Ausdrucks „in einem Beispiel“ oder „ein Beispiel“ und Ableitungen davon beschrieben sein. Diese Begriffe bedeuten, dass ein/e in Verbindung mit dem Beispiel beschriebene/s besondere/s Merkmal, Struktur oder Eigenschaft in wenigstens einem Beispiel vorkommt. Der Ausdruck „in einem Beispiel“ an diversen Stellen in der Beschreibung bezieht sich nicht notwendigerweise immer auf dasselbe Beispiel.
  • Einige Beispiele können unter Verwendung des Ausdrucks „gekoppelt“ oder „verbunden“ und Ableitungen davon beschrieben sein. Diese Begriffe sind nicht notwendigerweise als Synonyme gedacht. Beispielsweise können Beschreibungen, in denen die Begriffe „verbunden“ und/oder „gekoppelt“ verwendet werden, anzeigen, dass zwei oder mehr Elemente in direktem physischem oder elektrischem Kontakt miteinander stehen. Der Begriff „gekoppelt“ kann jedoch auch bedeuten, dass zwei oder mehr Elemente nicht in direktem Kontakt zueinander stehen, aber dennoch zusammenwirken oder miteinander interagieren.
  • Die nachstehenden Beispiele beziehen sich auf weitere Beispiele der hier offenbarten Technologien.
  • Beispiel 1. Eine beispielhafte Einrichtung kann eine Schnittstelle aufweisen. Die Einrichtung kann auch eine Speichersteuerung aufweisen, welche Logik aufweist, die wenigstens teilweise Hardware beinhaltet. Bei diesen Beispielen kann die Logik eine Anforderung zum Zugriff auf eine oder mehrere auf einem DIMM unterhaltene Speichervorrichtungen empfangen. Die Logik kann außerdem in Reaktion auf die Anforderung einen ersten CAC senden, um durch die Schnittstelle über einen ersten Datenkanal von mehreren mit dem DIMM gekoppelten Datenkanälen auf die eine oder mehreren Speichervorrichtungen zuzugreifen. Die Logik kann auch über den ersten Datenkanal auf die eine oder mehreren Speichervorrichtungen zugreifen, um die Anforderung zu erfüllen.
  • Beispiel 2. Bei der Einrichtung von Beispiel 1 kann die Logik den CAC an ein am dem DIMM unterhaltenes Multiport-Register senden. Das Multiport-Register kann bewirken, dass der CAC über einen ersten Befehlsbus an die eine oder mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal zu ermöglichen.
  • Beispiel 3. Bei der Einrichtung von Beispiel 2 kann der erste CAC ein erster paketierter CAC sein.
  • Beispiel 4. Bei der Einrichtung von Beispiel 2 können die eine oder mehreren Speichervorrichtungen flüchtigen Speicher beinhalten. Die eine oder mehreren Speichervorrichtungen können auf einer ersten Seite des DIMM unterhalten werden. Eine zweite Seite des DIMM kann mehrere Speichervorrichtungen unterhalten, die nichtflüchtigen Speicher aufweisen. Der Zugriff auf die mehreren Speichervorrichtungen kann über einen zweiten Datenkanal der mehreren mit dem DIMM gekoppelten Datenkanäle erfolgen.
  • Beispiel 5. Bei der Einrichtung von Beispiel 4 kann die Logik auch eine zweite Anforderung zum Zugriff auf die mehreren auf dem DIMM unterhaltenen Speichervorrichtungen empfangen. Die Logik kann außerdem in Reaktion auf die zweite Anforderung über die Schnittstelle einen zweiten CAC an das Multiport-Register senden, um zu bewirken, dass der CAC über einen zweiten Befehlsbus an die mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die mehreren Speichervorrichtungen über den zweiten Datenkanal zu ermöglichen. Die Logik kann auch über den zweiten Datenkanal auf die mehreren Speichervorrichtungen zugreifen, um die zweite Anforderung zu erfüllen.
  • Beispiel 6. Bei der Einrichtung von Beispiel 1 können die eine oder mehreren Speichervorrichtungen nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten.
  • Beispiel 7. Bei der Einrichtung von Beispiel 6 kann der flüchtige Speicher DRAM beinhalten.
  • Beispiel 8. Bei der Einrichtung von Beispiel 6 kann der nichtflüchtige Speicher beinhalten: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS)-Speicher, Polymerspeicher, ferroelektrischen Polymerspeicher, ferroelektrischen Transistor-Direktzugriffsspeicher (FeTRAM oder FeRAM), Ovonic-Speicher, Nanodraht, elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Phasenwechselspeicher, Memristoren oder Spin-Transfer-Drehmoment-MRAM (STT-MRAM).
  • Beispiel 9. Bei der Einrichtung von Beispiel 1 kann die Anforderung eine Schreibanforderung oder eine Leseanforderung beinhalten.
  • Beispiel 10. Bei der Einrichtung von Beispiel 1 kann dem ersten CAC für den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal eine Pulsdauer von 16 zugeordnet sein.
  • Beispiel 11. Bei der Einrichtung von Beispiel 1 kann das DIMM ein Register-DIMM (RDIMM), ein lastreduziertes DIMM (LRDIMM), ein voll gepuffertes (fully-buffered) DIMM (FB-DIMM), ein nicht gepuffertes (unbuffered) DIMM (UDIMM) oder ein DIMM mit kleinem Grundriss (Small Outline) (SODIMM) beinhalten.
  • Beispiel 12. Ein beispielhaftes Verfahren kann beinhalten, an einer Prozessorschaltung eine Anforderung zum Zugriff auf eine oder mehrere auf einem DIMM unterhaltene Speichervorrichtungen zu empfangen. Das Verfahren kann außerdem beinhalten, in Reaktion auf die Anforderung einen ersten CAC zu senden, um über einen ersten Datenkanal von mehreren mit dem DIMM gekoppelten Datenkanälen auf die eine oder mehreren Speichervorrichtungen zuzugreifen. Das Verfahren kann auch beinhalten, über den ersten Datenkanal auf die eine oder mehreren Speichervorrichtungen zuzugreifen, um die Anforderung zu erfüllen.
  • Beispiel 13. Das Verfahren von Beispiel 12 kann auch beinhalten, den CAC an ein auf dem DIMM unterhaltenes Multiport-Register zu senden. Bei diesen Beispielen kann das Multiport-Register bewirken, dass der CAC über einen ersten Befehlsbus an die eine oder mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal zu ermöglichen.
  • Beispiel 14. Bei dem Verfahren von Beispiel 13 kann der erste CAC ein erster paketierter CAC sein.
  • Beispiel 15. Bei dem Verfahren von Beispiel 13 können die eine oder mehreren Speichervorrichtungen flüchtigen Speicher beinhalten. Bei diesen Beispielen werden die eine oder mehreren Speichervorrichtungen auf einer ersten Seite des DIMM unterhalten. Außerdem kann eine zweite Seite des DIMM mehrere Speichervorrichtungen unterhalten, die nichtflüchtigen Speicher aufweisen. Der Zugriff auf die mehreren Speichervorrichtungen kann über einen zweiten Datenkanal der mehreren mit dem DIMM gekoppelten Datenkanäle erfolgen.
  • Beispiel 16. Das Verfahren von Beispiel 15 kann außerdem beinhalten, eine zweite Anforderung zum Zugriff auf die mehreren auf dem DIMM unterhaltenen Speichervorrichtungen zu empfangen. Das Verfahren kann außerdem beinhalten, in Reaktion auf die zweite Anforderung einen zweiten CAC an das Multiport-Register zu senden, um zu bewirken, dass der CAC über einen zweiten Befehlsbus an die mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die mehreren Speichervorrichtungen über den zweiten Datenkanal zu ermöglichen. Das Verfahren kann auch beinhalten, über den zweiten Datenkanal auf die mehreren Speichervorrichtungen zuzugreifen, um die zweite Anforderung zu erfüllen.
  • Beispiel 17. Bei dem Verfahren von Beispiel 12 können die eine oder mehreren Speichervorrichtungen nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten.
  • Beispiel 18. Bei dem Verfahren von Beispiel 17 kann der flüchtige Speicher DRAM beinhalten.
  • Beispiel 19. Bei dem Verfahren von Beispiel 17 kann der nichtflüchtige Speicher beinhalten: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS)-Speicher, Polymerspeicher, ferroelektrischen Polymerspeicher, ferroelektrischen Transistor-Direktzugriffsspeicher (FeTRAM oder FeRAM), Ovonic-Speicher, Nanodraht, elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Phasenwechselspeicher, Memristoren oder Spin-Transfer-Drehmoment-MRAM (STT-MRAM).
  • Beispiel 20. Bei dem Verfahren von Beispiel 12 kann die Anforderung eine Schreibanforderung oder eine Leseanforderung sein.
  • Beispiel 21. Bei dem Verfahren von Beispiel 12 kann dem ersten CAC für den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal eine Pulsdauer von 16 zugeordnet sein.
  • Beispiel 22. Bei dem Verfahren von Beispiel 12 kann das DIMM ein Register-DIMM (RDIMM), ein lastreduziertes DIMM (LRDIMM), ein voll gepuffertes (fully-buffered) DIMM (FB-DIMM), ein nicht gepuffertes (unbuffered) DIMM (UDIMM) oder ein DIMM mit kleinem Grundriss (Small Outline) (SODIMM) sein.
  • Beispiel 23. Ein Beispiel des wenigstens einen maschinenlesbaren Mediums kann mehrere Anweisungen beinhalten, die in Reaktion auf die Ausführung durch ein System bewirken können, dass das System ein Verfahren gemäß einem der Beispiele 12 bis 22 ausführt.
  • Beispiel 24. Eine beispielhafte Einrichtung kann Mittel zum Ausführen der Verfahren nach einem der Beispiele 12 bis 22 aufweisen.
  • Beispiel 25. Ein beispielhaftes System kann wenigstens einen Prozessor für eine Computervorrichtung aufweisen, um eine oder mehrere Anwendungen auszuführen. Das System kann außerdem eine Speichersteuerung aufweisen, die mit dem wenigstens einen Prozessor gekoppelt ist, wobei die Speichersteuerung Logik aufweist, die zumindest teilweise als Hardware ausgeführt ist. Die Logik kann von einer Anwendung der einen oder mehreren Anwendungen eine Anforderung zum Zugriff auf eine oder mehrere auf einem DIMM unterhaltene Speichervorrichtungen empfangen. Die Logik kann außerdem in Reaktion auf die Anforderung einen ersten CAC senden, um über einen ersten Datenkanal von mehreren mit dem DIMM gekoppelten Datenkanälen auf die eine oder mehreren Speichervorrichtungen zuzugreifen. Die Logik kann auch über den ersten Datenkanal auf die eine oder mehreren Speichervorrichtungen zugreifen, um die Anforderung zu erfüllen.
  • Beispiel 26. Bei dem System von Beispiel 25 kann die Logik den CAC an ein auf dem DIMM unterhaltenes Multiport-Register senden. Das Multiport-Register kann bewirken, dass der CAC über einen ersten Befehlsbus an die eine oder mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal zu ermöglichen.
  • Beispiel 27. Bei dem System von Beispiel 26 kann der erste CAC ein erster paketierter CAC sein.
  • Beispiel 28. Bei dem System von Beispiel 26 können die eine oder mehreren Speichervorrichtungen beinhalten: flüchtigen Speicher, die eine oder mehreren auf einer ersten Seite des DIMM unterhaltenen Speichervorrichtungen, eine zweite Seite des DIMM zum Unterhalten mehrerer Speichervorrichtungen einschließlich nichtflüchtigen Speichers, wobei auf die mehreren Speichervorrichtungen über einen zweiten Datenkanal der mehreren mit dem DIMM gekoppelten Datenkanäle zugegriffen werden kann.
  • Beispiel 29. Bei dem System von Beispiel 28 kann die Logik von der Anwendung auch eine zweite Anforderung zum Zugriff auf die mehreren auf dem DIMM unterhaltenen Speichervorrichtungen empfangen. Die Logik kann außerdem in Reaktion auf die zweite Anforderung einen zweiten CAC an das Multiport-Register senden, um zu bewirken, dass der CAC über einen zweiten Befehlsbus an die mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die mehreren Speichervorrichtungen über den zweiten Datenkanal zu ermöglichen. Die Logik kann auch über den zweiten Datenkanal auf die mehreren Speichervorrichtungen zugreifen, um die zweite Anforderung zu erfüllen.
  • Beispiel 30. System von Beispiel 25, das die eine oder mehreren Speichervorrichtungen umfasst, welche nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten.
  • Beispiel 31. Bei dem System von Beispiel 30 kann der flüchtige Speicher DRAM sein.
  • Beispiel 32. Bei dem System von Beispiel 30 kann der nichtflüchtige Speicher beinhalten: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS)-Speicher, Polymerspeicher, ferroelektrischen Polymerspeicher, ferroelektrischen Transistor-Direktzugriffsspeicher (FeTRAM oder FeRAM), Ovonic-Speicher, Nanodraht, elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Phasenwechselspeicher, Memristoren oder Spin-Transfer-Drehmoment-MRAM (STT-MRAM).
  • Beispiel 33. Bei dem System von Beispiel 25 kann die Anforderung eine Schreibanforderung oder eine Leseanforderung sein.
  • Beispiel 34. Bei dem System von Beispiel 25 kann dem ersten CAC für den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal eine Pulsdauer von 16 zugeordnet sein.
  • Beispiel 35. Bei dem System von Beispiel 25 kann das DIMM ein Register-DIMM (RDIMM), ein lastreduziertes DIMM (LRDIMM), ein voll gepuffertes (fully-buffered) DIMM (FB-DIMM), ein nicht gepuffertes (unbuffered) DIMM (UDIMM) oder ein DIMM mit kleinem Grundriss (Small Outline) (SODIMM) sein.
  • Beispiel 36. Das System von Beispiel 25 kann außerdem eines oder mehrere von einer Netzschnittstelle, die in Kommunikationsverbindung mit dem wenigstens einen Prozessor steht, einem Display, das in Kommunikationsverbindung mit dem wenigstens einen Prozessor steht, oder einer Batterie, die in Kommunikationsverbindung mit dem wenigstens einen Prozessor steht, aufweisen.
  • Beispiel 37. Eine beispielhafte Einrichtung kann ein DIMM aufweisen, das eine erste Mehrzahl von Speichervorrichtungen auf einer ersten Seite und eine zweite Mehrzahl von Speichervorrichtungen auf einer zweiten Seite aufweist. Die Einrichtung kann außerdem einen ersten Befehlsbus aufweisen, um über einen ersten Datenkanal, der mit der ersten Mehrzahl von Speichervorrichtungen gekoppelt ist, CACs an die erste Mehrzahl von Speichervorrichtungen zu leiten, um auf die erste Mehrzahl von Speichervorrichtungen zuzugreifen. Die Einrichtung kann außerdem einen zweiten Befehlsbus aufweisen, um über einen zweiten Datenkanal, der mit der zweiten Mehrzahl von Speichervorrichtungen gekoppelt ist, CACs an die zweite Mehrzahl von Speichervorrichtungen zu leiten, um auf die zweite Mehrzahl von Speichervorrichtungen zuzugreifen.
  • Beispiel 38. Die Einrichtung von Beispiel 37 kann außerdem ein Multiport-Register aufweisen, um CACs zu empfangen und zu bewirken, dass die empfangenen CACs über einen jeweiligen ersten bzw. zweiten Befehlsbus an die erste oder die zweite Mehrzahl von Speichervorrichtungen geleitet werden, um den Zugriff auf die erste bzw. die zweite Mehrzahl von Speichervorrichtungen über einen jeweiligen ersten bzw. zweiten Datenkanal basierend auf den empfangenen CACs bereitzustellen.
  • Beispiel 39. Bei der Einrichtung von Beispiel 38 kann das Multiport-Register die CACs von einer Speichersteuerung empfangen, die mit einem Prozessor für eine Computervorrichtung gekoppelt ist. Die CACs können von der Speichersteuerung in Reaktion auf eine Schreib- oder Leseanforderung erzeugt werden, um Daten aus der ersten oder der zweiten Mehrzahl von Speichervorrichtungen auszulesen bzw. in diese zu schreiben.
  • Beispiel 40. Bei der Einrichtung von Beispiel 37 können die CACs paketierte CACs sein.
  • Beispiel 41. Bei der Einrichtung von Beispiel 37 kann den CACs eine Pulsdauer von 16 zugeordnet sein.
  • Beispiel 42. Bei der Einrichtung von Beispiel 37 kann die erste Mehrzahl von Speichervorrichtungen flüchtigen Speicher beinhalten, wobei die zweite Mehrzahl von Speichervorrichtungen nichtflüchtigen Speicher umfasst.
  • Beispiel 43. Bei der Einrichtung von Beispiel 42 kann der flüchtige Speicher DRAM sein.
  • Beispiel 44. Bei der Einrichtung von Beispiel 42 kann der nichtflüchtige Speicher beinhalten: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS)-Speicher, Polymerspeicher, ferroelektrischen Polymerspeicher, ferroelektrischen Transistor-Direktzugriffsspeicher (FeTRAM oder FeRAM), Ovonic-Speicher, Nanodraht, elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Phasenwechselspeicher, Memristoren oder Spin-Transfer-Drehmoment-MRAM (STT-MRAM).
  • Beispiel 45. Eine beispielhafte Einrichtung kann Logik auf einem DIMM aufweisen, wobei wenigstens ein Teil der Logik Hardware sein kann. Die Logik kann das DIMM dafür konfigurieren, in einem Zweikanalmodus mit zwei Datenkanälen für den Zugriff auf Speichervorrichtungen auf dem DIMM betrieben zu werden oder in einem Einkanalmodus mit einem einzelnen Datenkanal für den Zugriff auf die Speichervorrichtungen betrieben zu werden. Die Logik kann außerdem eine Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der auf dem DIMM angeordneten Speichervorrichtungen empfangen. Die Logik kann außerdem Daten für die Anforderung basierend auf der Konfiguration des DIMM im Zweikanalmodus oder im Einkanalmodus leiten.
  • Beispiel 46. Bei der Einrichtung von Beispiel 45 kann das DIMM ein LRDIMM sein, das mit Puffern ausgelegt ist, die mit Speichervorrichtungen auf dem LRDIMM gekoppelt sind. Die Logik kann ein Mehrpunktregister aufweisen, das auf dem LRDIMM angeordnet ist, um Daten über zwei Datenkanäle, die mit den Puffern gekoppelt sind, oder über einen einzelnen Datenkanal, der mit den Puffern gekoppelt ist, zu leiten, basierend auf der Konfiguration des LRDIMM im Zweikanalmodus oder im Einkanalmodus.
  • Beispiel 47. Bei der Einrichtung von Beispiel 45 kann ein Datenkanal, der in den zwei Datenkanälen eingeschlossen ist oder der in dem einzelnen Datenkanal eingeschlossen ist, ein 40b-Datenkanal sein.
  • Beispiel 48. Bei der Einrichtung von Beispiel 45 können die Speichervorrichtungen auf dem DIMM nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten.
  • Beispiel 49. Bei der Einrichtung von Beispiel 48 kann der flüchtige Speicher ein dynamischer Direktzugriffsspeicher (Dynamic Random Access Memory, DRAM) sein.
  • Beispiel 50. Bei der Einrichtung von Beispiel 48 kann der nichtflüchtige Speicher beinhalten: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, SONOS-Speicher, Polymerspeicher, FeTRAM, FeRAM, Ovonic-Speicher, Nanodraht, EEPROM, Phasenwechselspeicher, Memristoren oder STT-MRAM.
  • Beispiel 51. Ein beispielhaftes Verfahren kann beinhalten, das DIMM dafür zu konfigurieren, in einem Zweikanalmodus mit zwei Datenkanälen für den Zugriff auf die Speichervorrichtungen auf dem DIMM betrieben zu werden oder in einem Einkanalmodus mit einem einzelnen Datenkanal für den Zugriff auf Speichervorrichtungen betrieben zu werden. Das Verfahren kann außerdem beinhalten, eine Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der auf dem DIMM angeordnete Speichervorrichtungen zu empfangen. Das Verfahren kann außerdem beinhalten, Daten für die Anforderung basierend auf der Konfiguration des DIMM im Zweikanalmodus oder im Einkanalmodus zu leiten.
  • Beispiel 52. Das Verfahren von Beispiel 51 kann außerdem beinhalten, dass das DIMM ein LRDIMM ist, das mit Puffern ausgelegt ist, die mit Speichervorrichtungen auf dem LRDIMM gekoppelt sind. Für dieses Beispiel kann ein Mehrpunktregister, das auf dem LRDIMM angeordnet ist, bewirken, dass Daten über zwei Datenkanäle, die mit den Puffern gekoppelt sind, oder über einen einzelnen Datenkanal, der mit den Puffern gekoppelt ist, geleitet werden, basierend auf der Konfiguration des LRDIMM im Zweikanalmodus oder im Einkanalmodus.
  • Beispiel 53. Bei dem Verfahren von Beispiel 51 kann ein Datenkanal, der in den zwei Datenkanälen eingeschlossen ist oder der in dem einzelnen Datenkanal eingeschlossen ist, ein 40b-Datenkanal sein.
  • Beispiel 54. Bei dem Verfahren von Beispiel 51 können die Speichervorrichtungen auf dem DIMM nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten.
  • Beispiel 55. Bei dem Verfahren von Beispiel 48 kann der flüchtige Speicher DRAM beinhalten.
  • Beispiel 56. Bei dem Verfahren von Beispiel 54 kann der nichtflüchtige Speicher beinhalten: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, SONOS-Speicher, Polymerspeicher, FeTRAM, FeRAM, Ovonic-Speicher, Nanodraht, EEPROM, Phasenwechselspeicher, Memristoren oder STT-MRAM.
  • Beispiel 57. Ein Beispiel des wenigstens einen maschinenlesbaren Mediums kann mehrere Anweisungen beinhalten, die in Reaktion auf die Ausführung durch ein System bewirken können, dass das System ein Verfahren gemäß einem der Beispiele 51 bis 56 ausführt.
  • Beispiel 58. Eine Einrichtung kann Mittel zum Ausführen der Verfahren nach einem der Beispiele 51 bis 56 aufweisen.
  • Beispiel 59. Ein beispielhaftes System kann wenigstens einen Prozessor für eine Host-Computervorrichtung aufweisen, um eine oder mehrere Anwendungen auszuführen. Das System kann außerdem ein Speichersystem beinhalten, das mit der Host-Computervorrichtung gekoppelt ist. Das Speichersystem kann ein erstes DIMM aufweisen. Das erste DIMM kann Logik aufweisen, die zumindest teilweise als Hardware ausgeführt ist. Die Logik kann das erste DIMM dafür konfigurieren, in einem Zweikanalmodus mit zwei Datenkanälen für den Zugriff auf Speichervorrichtungen auf dem ersten DIMM betrieben zu werden oder in einem Einkanalmodus mit einem einzelnen Datenkanal für den Zugriff auf Speichervorrichtungen betrieben zu werden. Die Logik kann außerdem eine Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der auf dem ersten DIMM angeordneten Speichervorrichtungen empfangen. Die Logik kann außerdem Daten für die Anforderung basierend auf der Konfiguration des ersten DIMM im Zweikanalmodus oder im Einkanalmodus leiten.
  • Beispiel 60. Bei dem System von Beispiel 59 kann das erste DIMM ein erstes LRDIMM sein, das mit Puffern ausgelegt ist, die mit Speichervorrichtungen auf dem ersten LRDIMM gekoppelt sind. Die Logik des ersten LRDIMM kann ein Mehrpunktregister aufweisen, um Daten über zwei Datenkanäle, die mit den Puffern gekoppelt sind, oder über einen einzelnen Datenkanal, der mit den Puffern gekoppelt ist, zu leiten, basierend auf der Konfiguration des ersten LRDIMM im Zweikanalmodus oder im Einkanalmodus.
  • Beispiel 61. Bei dem System von Beispiel 60 kann, wenn das Speichersystem ein zweites DIMM aufweist, welches ein zweites LRDIMM umfasst, die Logik des ersten LRDIMM das erste LRDIMM dafür konfigurieren, im Einkanalmodus betrieben zu werden, der einen ersten einzelnen Datenkanal für den Zugriff auf Speichervorrichtungen des ersten LRDIMM beinhaltet. Die Logik des ersten LRDIMM kann außerdem Daten über den ersten einzelnen Datenkanal leiten, der mit den Puffern gekoppelt ist, so dass ein zweiter einzelner Datenkanal über das erste LRDIMM an das zweite LRDIMM nahe inaktiven oder ungenutzten Datenbusstiften für das erste LRDIMM geleitet werden kann.
  • Beispiel 62. Bei dem System von Beispiel 60 kann ein Datenkanal, der in den zwei Datenkanälen eingeschlossen ist oder der in dem einzelnen Datenkanal eingeschlossen ist, ein 40b-Datenkanal sein.
  • Beispiel 63. Bei dem System von Beispiel 60 können die Speichervorrichtungen auf dem ersten DIMM nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten.
  • Beispiel 64. Bei dem System von Beispiel 62 kann der flüchtige Speicher DRAM sein.
  • Beispiel 65. Bei dem System von Beispiel 63 kann der nichtflüchtige Speicher beinhalten: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, SONOS-Speicher, Polymerspeicher, FeTRAM, FeRAM, Ovonic-Speicher, Nanodraht, EEPROM, Phasenwechselspeicher, Memristoren oder STT-MRAM.
  • Beispiel 66. Das System von Beispiel 59 kann außerdem eines oder mehrere von einer Netzschnittstelle, die in Kommunikationsverbindung mit dem wenigstens einen Prozessor steht, einem Display, das in Kommunikationsverbindung mit dem wenigstens einen Prozessor steht, oder einer Batterie, die in Kommunikationsverbindung mit dem wenigstens einen Prozessor steht, aufweisen.
  • Es wird hervorgehoben, dass die Zusammenfassung des Offenbarungsgehalts in Übereinstimmung mit 37 C.F.R. Abschnitt 1.72(b) bereitgestellt wird, worin eine Zusammenfassung gefordert wird, die es dem Leser ermöglicht, sich schnell über die Art der technischen Offenbarung zu informieren. Sie wird in dem Bewusstsein vorgelegt, dass sie nicht verwendet werden wird, um den Schutzumfang oder die Bedeutung der Patentansprüche zu interpretieren oder einzuschränken. Darüber hinaus wird man anhand der vorstehenden ausführlichen Beschreibung erkennen, dass verschiedene Merkmale in einem einzelnen Beispiel mit der Absicht gruppiert sind, die Offenbarung zu vereinfachen. Dieses Offenbarungsverfahren ist nicht dahingehend zu interpretieren, dass beabsichtigt ist, dass die beanspruchten Beispiele mehr Merkmale benötigen als ausdrücklich in jedem Anspruch angegeben. Stattdessen ist, wie sich in den nachfolgenden Ansprüchen widerspiegelt, der Erfindungsgegenstand in weniger als allen Merkmalen eines einzelnen offenbarten Beispiels anzutreffen. Somit werden die folgenden Ansprüche hierdurch in die vorliegende ausführliche Beschreibung aufgenommen, wobei jeder Anspruch für sich als gesondertes Beispiel steht. In den beigefügten Patentansprüchen werden die Begriffe „einschließlich“ und „in welcher/welchem/welchen“ als einfach verständliche Äquivalente für die entsprechenden Begriffe „umfassen“ und „wobei“ verwendet. Darüber hinaus werden die Begriffe „erster/erste/erstes“, „zweiter/zweite/zweites“, „dritter/dritte/drittes“ und so weiter nur als Kennzeichnungen verwendet und sind nicht dazu bestimmt, den zugehörigen Objekten numerische Anforderungen aufzuerlegen.
  • Auch wenn der Erfindungsgegenstand in einer Sprache beschrieben wurde, die spezifisch für die strukturellen Merkmale und/oder verfahrenstechnischen Handlungen ist, ist zu beachten, dass der in den beigefügten Patentansprüchen definierte Erfindungsgegenstand nicht notwendigerweise auf die vorstehend beschriebenen spezifischen Merkmale oder Handlungen beschränkt ist. Vielmehr werden die vorstehend beschriebenen spezifischen Merkmale und Handlungen als beispielhafte Implementierungsformen der Patentansprüche offenbart.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15/196014 [0001]
    • US 62/277393 [0001]
    • US 62/304210 [0001]

Claims (25)

  1. Einrichtung, umfassend: eine Schnittstelle; eine Speichersteuerung, die Logik aufweist, die wenigstens teilweise Hardware umfasst, wobei die Logik ausgelegt ist zum: Empfangen einer Anforderung zum Zugriff auf eine oder mehrere auf einem Dual In-Line Memory-Modul (DIMM) unterhaltene Speichervorrichtungen; Senden in Reaktion auf die Anforderung, eines ersten Kontrolladressbefehls (CAC), um durch die Schnittstelle über einen ersten Datenkanal von mehreren Datenkanälen auf die eine oder mehreren mit dem DIMM gekoppelten Speichervorrichtungen zuzugreifen; und Zugreifen auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal, um die Anforderung zu erfüllen.
  2. Einrichtung nach Anspruch 1, umfassend die Logik zum Senden des CAC an ein auf dem DIMM unterhaltenes Multiport-Register, wobei das Multiport-Register bewirken soll, dass der CAC über einen ersten Befehlsbus an die eine oder mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal zu ermöglichen.
  3. Einrichtung nach Anspruch 2, wobei der CAC einen paketierten CAC umfasst.
  4. Einrichtung nach Anspruch 2, umfassend die eine oder mehreren Speichervorrichtungen, die beinhalten: flüchtigen Speicher, die eine oder mehreren auf einer ersten Seite des DIMM unterhaltenen Speichervorrichtungen, eine zweite Seite des DIMM zum Vorhalten mehrerer Speichervorrichtungen einschließlich nichtflüchtigen Speichers, wobei auf die mehreren Speichervorrichtungen über einen zweiten Datenkanal der mehreren mit dem DIMM gekoppelten Datenkanäle zugegriffen werden kann.
  5. Einrichtung nach Anspruch 4, ferner umfassend die Logik zum: Empfangen einer zweiten Anforderung zum Zugriff auf die mehreren auf dem DIMM unterhaltenen Speichervorrichtungen; Senden, in Reaktion auf die zweite Anforderung, eines zweiten CAC über die Schnittstelle an das Multiport-Register, um zu bewirken, dass der CAC über einen zweiten Befehlsbus an die mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die mehreren Speichervorrichtungen über den zweiten Datenkanal zu ermöglichen; und Zugreifen auf die mehreren Speichervorrichtungen über den zweiten Datenkanal, um die zweite Anforderung zu erfüllen.
  6. Einrichtung nach Anspruch 1, die die eine oder mehreren Speichervorrichtungen umfasst, welche nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten.
  7. Einrichtung nach Anspruch 6, wobei der flüchtige Speicher einen dynamischen Direktzugriffsspeicher (DRAM) umfasst.
  8. Einrichtung nach Anspruch 6, wobei der nichtflüchtige Speicher umfasst: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS)-Speicher, Polymerspeicher, ferroelektrischen Polymerspeicher, ferroelektrischen Transistor-Direktzugriffsspeicher (FeTRAM oder FeRAM), Ovonic-Speicher, Nanodraht, elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Phasenwechselspeicher, Memristoren oder Spin-Transfer-Drehmoment-MRAM (STT-MRAM).
  9. Einrichtung nach Anspruch 1, wobei dem ersten CAC für den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal eine Pulsdauer von 16 Byte zugeordnet ist.
  10. Einrichtung nach Anspruch 1, wobei das DIMM ein Register-DIMM (RDIMM), ein lastreduziertes DIMM (LRDIMM), ein voll gepuffertes DIMM (FB-DIMM), ein nicht gepuffertes DIMM (UDIMM) oder ein DIMM mit kleinem Grundriss (SODIMM) umfasst.
  11. Verfahren, umfassend: Empfangen, an einer Prozessorschaltung, einer Anforderung zum Zugriff auf eine oder mehrere auf einem Dual In-Line Memory-Modul (DIMM) unterhaltene Speichervorrichtungen; Senden, in Reaktion auf die Anforderung, eines ersten Kontrolladressbefehls (CAC), um über einen ersten Datenkanal von mehreren Datenkanälen auf die eine oder mehreren mit dem DIMM gekoppelten Speichervorrichtungen zuzugreifen; und Zugreifen auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal, um die Anforderung zu erfüllen.
  12. Verfahren nach Anspruch 11, Senden des CAC an ein auf dem DIMM unterhaltenes Multiport-Register, wobei das Multiport-Register bewirken soll, dass der CAC über einen ersten Befehlsbus an die eine oder mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal zu ermöglichen.
  13. Verfahren nach Anspruch 12, wobei der CAC einen paketierten CAC umfasst.
  14. System, umfassend: wenigstens einen Prozessor für eine Computervorrichtung, um eine oder mehrere Anwendungen auszuführen. eine Speichersteuerung, die mit dem wenigstens einen Prozessor gekoppelt ist, wobei die Speichersteuerung Logik aufweist, die zumindest teilweise als Hardware ausgeführt ist, wobei die Logik ausgelegt ist zum: Empfangen einer Anforderung von einer Anwendung der einen oder mehreren Anwendungen zum Zugriff auf eine oder mehrere auf einem Dual In-Line Memory-Modul (DIMM) unterhaltene Speichervorrichtungen; Senden, in Reaktion auf die Anforderung, eines ersten Kontrolladressbefehls (CAC), um über einen ersten Datenkanal von mehreren Datenkanälen auf die eine oder mehreren mit dem DIMM gekoppelten Speichervorrichtungen zuzugreifen; und Zugreifen auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal, um die Anforderung zu erfüllen.
  15. System nach Anspruch 14, umfassend die Logik zum Senden des CAC an ein auf dem DIMM unterhaltenes Multiport-Register, wobei das Multiport-Register bewirken soll, dass der CAC über einen ersten Befehlsbus an die eine oder mehreren Speichervorrichtungen geleitet wird, um den Zugriff auf die eine oder mehreren Speichervorrichtungen über den ersten Datenkanal zu ermöglichen.
  16. System nach Anspruch 15, wobei der erste CAC einen ersten paketierten CAC umfasst.
  17. Einrichtung, umfassend: ein Dual In-Line Memory-Modul (DIMM), das eine erste Mehrzahl von Speichervorrichtungen auf einer ersten Seite und eine zweite Mehrzahl von Speichervorrichtungen auf einer zweiten Seite aufweist; einen ersten Befehlsbus, um über einen ersten Datenkanal Kontrolladressbefehle (CACs) an die erste Mehrzahl von Speichervorrichtungen zu leiten, um auf die erste Mehrzahl von Speichervorrichtungen zuzugreifen; einen zweiten Befehlsbus, um über einen zweiten Datenkanal CACs an die zweite Mehrzahl von Speichervorrichtungen zu leiten, um auf die zweite Mehrzahl von Speichervorrichtungen zuzugreifen; und ein Multiport-Register, um CACs zu empfangen und zu bewirken, dass die empfangenen CACs über einen jeweiligen ersten bzw. zweiten Befehlsbus an die erste oder die zweite Mehrzahl von Speichervorrichtungen geleitet werden, um Zugriff auf die erste bzw. die zweite Mehrzahl von Speichervorrichtungen über einen jeweiligen ersten bzw. zweiten Datenkanal basierend auf den empfangenen CACs bereitzustellen.
  18. Einrichtung nach Anspruch 17, umfassend das Multiport-Register zum Empfangen der CACs von einer Speichersteuerung, die mit einem Prozessor für eine Computervorrichtung gekoppelt ist, wobei die CACs von der Speichersteuerung in Reaktion auf eine Schreib- oder Leseanforderung erzeugt werden, um Daten aus der ersten oder der zweiten Mehrzahl von Speichervorrichtungen auszulesen bzw. in diese zu schreiben.
  19. Einrichtung nach Anspruch 18, umfassend das Multiport-Register zum Empfangen der CACs von einer Speichersteuerung, die mit einem Prozessor für eine Computervorrichtung gekoppelt ist, wobei die CACs von der Speichersteuerung in Reaktion auf eine Schreib- oder Leseanforderung erzeugt werden, um Daten aus der ersten oder der zweiten Mehrzahl von Speichervorrichtungen auszulesen bzw. in diese zu schreiben.
  20. Einrichtung nach Anspruch 17, umfassend die erste Mehrzahl von Speichervorrichtungen, die flüchtigen Speicher aufweist, die zweite Mehrzahl von Speichervorrichtungen, die nichtflüchtigen Speicher aufweist, wobei der flüchtige Speicher dynamischen Direktzugriffsspeicher (DRAM) umfasst und der nichtflüchtige Speicher umfasst: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS)-Speicher, Polymerspeicher, ferroelektrischen Polymerspeicher, ferroelektrischen Transistor-Direktzugriffsspeicher (FeTRAM oder FeRAM), Ovonic-Speicher, Nanodraht, elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Phasenwechselspeicher, Memristoren oder Spin-Transfer-Drehmoment-MRAM (STT-MRAM).
  21. System, umfassend: wenigstens einen Prozessor für eine Host-Computervorrichtung, um eine oder mehrere Anwendungen auszuführen; und ein Speichersystem, das mit der Host-Computervorrichtung gekoppelt ist, wobei das Speichersystem ein erstes Dual In-Line Memory-Modul (DIMM) aufweist, wobei das erste DIMM Logik aufweist, die zumindest teilweise als Hardware ausgeführt ist, wobei die Logik ausgelegt ist zum: Konfigurieren des ersten DIMM dafür, in einem Zweikanalmodus mit zwei Datenkanälen für den Zugriff auf Speichervorrichtungen auf dem ersten DIMM betrieben zu werden oder in einem Einkanalmodus mit einem einzelnen Datenkanal für den Zugriff auf die Speichervorrichtungen betrieben zu werden; Empfangen einer Anforderung zum Zugriff auf eine oder mehrere Speichervorrichtungen der auf dem ersten DIMM angeordneten Speichervorrichtungen; und Leiten von Daten für die Anforderung basierend auf der Konfiguration des ersten DIMM im Zweikanalmodus oder im Einkanalmodus.
  22. System nach Anspruch 21, wobei das erste DIMM ein erstes lastreduziertes DIMM (LRDIMM) umfasst, das mit Puffern ausgelegt ist, die mit Speichervorrichtungen auf dem ersten LRDIMM gekoppelt sind, wobei die Logik ein auf dem ersten LRDIMM angeordnetes Mehrpunktregister aufweist, um Daten über zwei Datenkanäle, die mit den Puffern gekoppelt sind, oder über einen einzelnen Datenkanal, der mit den Puffern gekoppelt ist, zu leiten, basierend auf der Konfiguration des ersten LRDIMM im Zweikanalmodus oder im Einkanalmodus.
  23. System nach Anspruch 22, wobei das Speichersystem ein zweites DIMM aufweist, das ein zweites LRDIMM umfasst, wobei die Logik des ersten LRDIMM ausgelegt ist zum: Konfigurieren des ersten LRDIMM dafür, im Einkanalmodus mit einem ersten einzelnen Datenkanal für den Zugriff auf die Speichervorrichtungen auf dem ersten LRDIMM betrieben zu werden; und Leiten von Daten über den ersten einzelnen Datenkanal, der mit den Puffern gekoppelt ist, so dass ein zweiter einzelner Datenkanal über das erste LRDIMM an das zweite LRDIMM nahe inaktiven oder ungenutzten Datenbusstiften für das erste LRDIMM geleitet werden kann.
  24. System nach Anspruch 21, umfassend, dass ein Datenkanal, der in den zwei Datenkanälen eingeschlossen ist oder der in dem einzelnen Datenkanal eingeschlossen ist, ein 40b-Datenkanal ist.
  25. System nach Anspruch 21, umfassend, dass die Speichervorrichtungen auf dem ersten DIMM nichtflüchtigen Speicher oder flüchtigen Speicher beinhalten, wobei der flüchtige Speicher dynamischen Direktzugriffsspeicher (DRAM) umfasst und der nichtflüchtige Speicher umfasst: 3-dimensionalen Kreuzungspunktspeicher, Speicher, der mit Chalcogenid-Phasenwechselmaterial arbeitet, Flash-Speicher, ferroelektrischen Speicher, Silizium-Oxid-Nitrid-Oxid-Silizium (SONOS)-Speicher, Polymerspeicher, ferroelektrischen Polymerspeicher, ferroelektrischen Transistor-Direktzugriffsspeicher (FeTRAM oder FeRAM), Ovonic-Speicher, Nanodraht, elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), Phasenwechselspeicher, Memristoren oder Spin-Transfer-Drehmoment-MRAM (STT-MRAM).
DE112016006203.6T 2016-01-11 2016-11-21 Verfahren zum zugreifen auf ein dual in-line memory-modul über mehrere datenkanäle oder betreiben desselben Pending DE112016006203T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662277393P 2016-01-11 2016-01-11
US62/277,393 2016-01-11
US201662304210P 2016-03-05 2016-03-05
US62/304,210 2016-03-05
US15/196,014 2016-06-28
US15/196,014 US10146711B2 (en) 2016-01-11 2016-06-28 Techniques to access or operate a dual in-line memory module via multiple data channels
PCT/US2016/063106 WO2017123327A1 (en) 2016-01-11 2016-11-21 Techniques to access or operate a dual in-line memory module via multiple data channels

Publications (1)

Publication Number Publication Date
DE112016006203T5 true DE112016006203T5 (de) 2018-10-18

Family

ID=59275798

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006203.6T Pending DE112016006203T5 (de) 2016-01-11 2016-11-21 Verfahren zum zugreifen auf ein dual in-line memory-modul über mehrere datenkanäle oder betreiben desselben

Country Status (3)

Country Link
US (2) US10146711B2 (de)
DE (1) DE112016006203T5 (de)
WO (1) WO2017123327A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146711B2 (en) * 2016-01-11 2018-12-04 Intel Corporation Techniques to access or operate a dual in-line memory module via multiple data channels
US10474384B2 (en) * 2017-02-10 2019-11-12 Dell Products, Lp System and method for providing a back door communication path between channels on dual-channel DIMMs
US10229018B2 (en) * 2017-02-27 2019-03-12 Dell Products, Lp System and method for data restore flexibility on dual channel NVDIMMs
EP3370152B1 (de) 2017-03-02 2019-12-25 INTEL Corporation Integrierte fehlerprüfung und -korrektur in speichervorrichtungen mit festen bandbreitenschnittstellen
US10140222B1 (en) * 2017-07-06 2018-11-27 Micron Technology, Inc. Interface components
US10546628B2 (en) * 2018-01-03 2020-01-28 International Business Machines Corporation Using dual channel memory as single channel memory with spares
US20190042451A1 (en) * 2018-02-20 2019-02-07 Intel Corporation Efficient usage of bandwidth of devices in cache applications
TWI703446B (zh) * 2019-01-29 2020-09-01 瑞昱半導體股份有限公司 介面轉接電路
US11030128B2 (en) 2019-08-05 2021-06-08 Cypress Semiconductor Corporation Multi-ported nonvolatile memory device with bank allocation and related systems and methods
US11437114B1 (en) * 2020-05-04 2022-09-06 Meta Platforms, Inc. Reduced error correction code for dual channel DDR dynamic random-access memory
CN114610665A (zh) * 2020-12-03 2022-06-10 美光科技公司 存储器扩展卡

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7194572B2 (en) 2003-08-08 2007-03-20 Intel Corporation Memory system and method to reduce reflection and signal degradation
KR100611505B1 (ko) * 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
ES2883587T3 (es) * 2007-04-12 2021-12-09 Rambus Inc Sistema de memoria con interconexión de solicitud punto a punto
US9015399B2 (en) 2007-08-20 2015-04-21 Convey Computer Multiple data channel memory module architecture
US8275936B1 (en) 2009-09-21 2012-09-25 Inphi Corporation Load reduction system and method for DIMM-based memory systems
WO2012112618A1 (en) * 2011-02-14 2012-08-23 The Regents Of The University Of California Multi-band interconnect for inter-chip and intra-chip communications
US9170878B2 (en) * 2011-04-11 2015-10-27 Inphi Corporation Memory buffer with data scrambling and error correction
KR20150135004A (ko) * 2014-05-23 2015-12-02 삼성전자주식회사 어드레스 미러링 기능을 갖는 메모리 모듈
US10146711B2 (en) * 2016-01-11 2018-12-04 Intel Corporation Techniques to access or operate a dual in-line memory module via multiple data channels

Also Published As

Publication number Publication date
US10146711B2 (en) 2018-12-04
US20170199830A1 (en) 2017-07-13
US10592445B2 (en) 2020-03-17
US20190213148A1 (en) 2019-07-11
WO2017123327A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
DE112016006203T5 (de) Verfahren zum zugreifen auf ein dual in-line memory-modul über mehrere datenkanäle oder betreiben desselben
DE112016004314T5 (de) Programmierbare zeitgebung von chipinterner terminierung in einem mehrrangigen system
DE112015003397T5 (de) Vorrichtung, System und Verfahren zur Bestimmung von Vergleichsinformationen basierend auf Speicherdaten
DE112017004268T5 (de) Befehlsbus mit doppelter datenrate
DE112016004243T5 (de) Hybrides Auffrischen mit verborgenen Auffrischungen und externen Auffrischungen
DE102012104474A1 (de) Speichervorrichtung
DE112017004966T5 (de) Erweiterte anwendung eines fehlerprüfungs- und korrekturcodes in einem speicher
DE112005002336T5 (de) Befehl, der unterschiedliche Operationen in unterschiedlichen Chips steuert
DE112017006599T5 (de) Programmierbare datenstruktur zum wiederholten schreiben in einen speicher
DE112013003294T5 (de) Konfiguration zur Stromreduzierung im Dram
DE102007050864B4 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102006029287A1 (de) DRAM-Chipbaustein kommunizierend mit Flash-Speicherchip und einen solchen Baustein umfassender Mehrchip-Verbund
DE102017106713A1 (de) Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
US20180285252A1 (en) Optimized memory access bandwidth devices, systems, and methods for processing low spatial locality data
DE102006043311A1 (de) Speichersystem
DE112019002100T5 (de) Zugriff auf dram durch wiederverwendung von pins
DE112017001597T5 (de) Techniken zur verwendung von chip-auswahlsignalen für ein dual in-line-speichermodul
DE102013018135B4 (de) Adressenbit-Wiederabbildungsschema zur Reduzierung einer Zugriffsauflösung von DRAM-Zugriffen
DE102019112628A1 (de) Dimm für speicherkanal mit hoher bandbreite
CN114443520A (zh) 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术
DE112020003736B4 (de) Nichtflüchtige multiport-speichervorrichtung mit bankzuordnung und verwandte systeme und verfahren
DE102018121991A1 (de) Halbleiterspeichervorrichtung und datenpfadkonfigurationsverfahren dafür
DE112022000580T5 (de) Reduzierung der Latenzauswirkungen von Fehlerprüfung und Korrektur auf dem Chip (ECC)
DE102020119400A1 (de) Techniken zum setzen eines 2-ebenen-auto-schliess-timers zum zugriff auf eine speichervorrichtung
DE112020005395T5 (de) Kapazitätserweiterung für speicher-untersysteme

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed