KR100611505B1 - 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법 - Google Patents

동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법 Download PDF

Info

Publication number
KR100611505B1
KR100611505B1 KR1020040107905A KR20040107905A KR100611505B1 KR 100611505 B1 KR100611505 B1 KR 100611505B1 KR 1020040107905 A KR1020040107905 A KR 1020040107905A KR 20040107905 A KR20040107905 A KR 20040107905A KR 100611505 B1 KR100611505 B1 KR 100611505B1
Authority
KR
South Korea
Prior art keywords
memory
temperature information
semiconductor memory
host
chip
Prior art date
Application number
KR1020040107905A
Other languages
English (en)
Other versions
KR20060068946A (ko
Inventor
이기훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040107905A priority Critical patent/KR100611505B1/ko
Priority to US11/302,439 priority patent/US7590020B2/en
Priority to DE102005059780A priority patent/DE102005059780B4/de
Publication of KR20060068946A publication Critical patent/KR20060068946A/ko
Application granted granted Critical
Publication of KR100611505B1 publication Critical patent/KR100611505B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

반도체 메모리 칩들과 연결된 메모리 인터페이스부, 호스트로부터 커맨드 패킷을 전달받고 호스트로 데이터 패킷을 전달하는 고속 인터페이스부, 호스트와 SM 버스를 통하여 연결된 SM 버스 인터페이스부, 및 고속 인터페이스부를 통하여 전달받은 커맨드 패킷을 디코딩하여 자신을 목적한 커맨드 패킷인지를 판단하고, 자신을 목적한 커맨드 패킷이 아닌 경우에는 메모리 인터페이스부를 통하여 반도체 메모리 칩들에 대한 온도 정보 요청을 발신하고, 메모리 인터페이스부를 통하여 반도체 메모리 칩들의 온도 정보를 수신하는 메모리 허브 제어부를 포함하여 메모리 허브를 구성한다. 따라서, 정상적인 읽기/쓰기 동작을 저해하거나 시스템의 성능을 저해하지 않고 반도체 메모리 칩의 동적 온도 모니터링이 가능하다.

Description

동적 온도 모니터링이 가능한 메모리 모듈 및 메모리 모듈의 동작 방법{MEMORY MODULE HAVING CAPABILITY OF DYNAMIC TEMPERATURE MONITORING, AND OPERATION METHOD THEREOF}
도1은 종래 기술에 의한 풀리 버퍼드 메모리 모듈 메모리 시스템의 블록도이다.
도2는 본 발명의 동적 온도 모니터링이 적용된 풀리 버퍼드 메모리 모듈 메모리 시스템의 동작 개념을 예시한 블록도이다.
도3은 사우스바운드 패킷의 커맨드 프레임의 인코딩을 예시한 도표이다.
도4는 본 발명의 동적 온도 모니터링이 적용된 풀리 버퍼드 메모리 모듈의 메모리 허브의 구성을 예시한 블록도이다.
도5a와 도5b는 기존의 풀리 버퍼드 메모리 모듈 메모리 시스템의 읽기 동작 타이밍도와 본 발명의 풀리 버퍼드 메모리 모듈 메모리 시스템의 읽기 동작 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명 *
210: 호스트
MM1~MMn: 메모리 모듈 M1~Mn: 반도체 메모리 칩
220-1~220-n: 메모리 허브
본 발명은 반도체 메모리 시스템의 동적 온도 모니터링 기술에 대한 것으로 특히 풀리 버퍼드 메모리 모듈의 동적 온도 모니터링을 가능하게 하는 풀리 버퍼드 메모리 모듈의 구성 및 동작 방법에 관한 것이다.
다이나믹 랜덤 억세스 메모리(DRAM; Dynamic Random Access Memory; 이하 DRAM)의 경우에 있어서, DRAM 칩의 온도 모니터링의 필요성은 크게 두 가지 목적 때문에 존재한다.
첫째는, 온도 보상형 셀프 리프레쉬(TCSR; Temperature Compensated Self Refresh)와 같이 DRAM 칩의 전류 소모량을 절감하기 위한 목적이다.
DRAM 칩의 메모리 셀은 셀 커패시터(cell capacitor)에 저장된 전하에 의하여 데이터를 기록하는 방식으로 동작한다. 그러나, 셀 커패시터는 완전치 않으며 누설 전류가 발생되어 읽고 쓰는 동작이 없는 동안에도 시간이 흐름에 따라 셀 커패시터에 저장된 전하가 소멸되게 된다. 따라서, 상기와 같은 구조에서는 소정 시간 간격으로 셀 커패시터에 전하의 형태로 기록된 데이터를 읽어내어 다시 쓰는 것 을 반복하는 리프레쉬(refresh) 과정이 필요하다. 이와 같은 리프레쉬 동작이 필요한 상기 소정 시간 간격을 리프레쉬 주기(refresh period; tREFmax)라 정의한다. 이러한 리프레쉬 주기는 길어질수록 반도체 메모리 장치가 소모하는 전류량이 줄어들게 된다. 최근의 반도체 메모리 장치들은 내부에 구비되어 있는 온도 센서를 이용하여 칩의 내부 온도를 검출하고, 검출된 온도에 맞도록 셀프 리프레쉬 주기를 변경하는 방식으로 가능한 한 상기 셀프 리프레쉬 주기를 길게 하기 위한 온도 보상형 셀프 리프레쉬(TCSR; Temperature Compensated Self Refresh)를 하고 있다. 셀 커패시터의 누설 전류는 온도 의존성이 강하기 때문에 온도 센서에서 낮은 온도를 검출했을 때에는 긴 리프레쉬 주기를 유지하여 소모 전류량을 줄일 수 있다.
둘째는, 반도체 메모리 장치의 신뢰성이 있는 동작을 보장할 수 있는 동작 속도 대역을 결정하기 위해서 동작 온도를 모니터링하는 것이다.
예를 들면, 특정한 임계 온도 이상에서는 반도체 메모리 장치의 동작 속도를 떨어뜨림으로써 반도체 메모리 장치의 신뢰성을 보장하는 것이다.
여기에서, 상기 전류 소모 절감을 위한 목적으로 온도 센서를 사용할 경우에는 이 용도가 반도체 메모리 장치의 칩 내부적으로만 사용되기 때문에 외부로 온도 센서의 측정 온도를 알려줄 필요가 없다. 따라서, 온도 센서를 칩 내에 집적하여 칩의 온도를 직접 측정하는 방법을 사용한다. 이 경우에 외부와 온도 정보에 대한 통신이 필요 없고, 동작 측면에서도 온도 정보의 통신이 개입될 경우의 호환성 문제가 존재하지 않는다.
그러나, 온도에 따른 동작 신뢰성을 보장하는 응용의 경우에는 측정된 온도를 반드시 외부에서 모니터링하여야 하기 때문에, 외부와 온도 정보에 대한 통신의 문제를 해결해야 하며, 온도 정보 통신을 가능하게 하면서도 기존의 동작에 대한 호환성을 해치지 않는 방법이 필요하다.
이러한 문제의 해결책으로서, 대역폭 쓰로틀링(bandwidth throttling) 기술이 존재한다. 대역폭 쓰로틀링은 온도 센서를 이용하여 직접 온도를 측정하는 대신에 동작 대역폭과 온도와의 관계를 반도체 칩의 전류 및 패키지 온도 특성의 함수로 계산하여 동작 대역폭을 제어하는 방식이다.
한편, 이와 같은 대역폭 쓰로틀링 방식은 칩 내에 온도 센서를 직접 사용하지 않는다는 점에서는 적용의 편리성이 있으나, 응용 예에 따라서 다양해지는 DRAM의 메모리 억세스 유형을 반영하는 것이 어렵다. 즉, 불필요한 경우에도 임계 대역폭을 낮게 설정하게 되어 DRAM의 전반적인 성능을 저감시키는 부정적 효과가 생길 수 있다.
따라서, 직접적인 동적 온도 모니터링만이 반도체 메모리 장치의 온도를 정확하게 반영한 최적화된 동작 대역폭 조절을 가능하게 할 수 있다. 온도 모니터링을 위해서 DRAM 칩은 온도 센서를 내부에 구비하고, 온도 센서에서 측정한 온도 정보를 외부, 예컨대, 메모리 컨트롤러(memory controller)에 전달하여야 한다. 이를 위해서는 새로운 핀을 할당하거나 기존에 존재하는 입출력 핀을 사용할 수 있다.
새로운 핀을 할당하는 경우에는 1개의 핀만을 이용하여 설정된 임계 온도를 넘어선 경우만을 알려주는 임계 온도 경고 플래그(flag) 정보만을 외부로 전달하든 지, 여러 개의 핀을 할당한 병렬 통신, 하나의 핀을 할당한 직렬 통신 등으로 온도 정보를 외부로 전달하는 방식이 가능하다. 그러나, 이 경우에는 새롭게 핀이 추가되는 문제점이 존재하고 이에 따라 메모리 컨트롤러의 구성 또한 변경되어야한다는 문제점이 발생한다.
기존의 입출력 핀을 그대로 활용할 경우에는 새롭게 핀을 추가하여야 하는 설계상의 부담은 없어지지만 정상적인 읽기/쓰기 동작에 영향을 주지 않으면서도 동적 온도 모니터링을 하기 위해서는 기능/프로토콜의 변경이 필요하다는 문제점이 여전히 존재한다.
한편, 다수의 메모리를 PCB상에 탑재하는 메모리 모듈로는 SIMM(Single In-line Memory Module)과 DIMM(Dual In-line Memory Module)이 있다. 현재 메모리 모듈의 대부분을 차지하고 있는 DIMM은 다시 FB-DIMM(Fully Buffered Dual In-line Memory Module)과 Registered DIMM으로 분류된다. 최근 메모리 시스템의 고속화 및 고용량화를 위해 FB-DIMM에 대한 연구와 활용이 증가하고 있다. FB-DIMM으로 구성된 메모리 시스템은 메인보드 상에 다수의 슬롯과 상기 다수의 슬롯에 삽입된 다수의 FB-DIMM으로 이루어진다.
도1은 종래 기술에 의한 풀리 버퍼드 메모리 모듈을 포함한 메모리 시스템의 블록도이다.
도1을 참조하면, FB-DIMM 메모리 시스템(100)은 호스트(110)와 데이지 체인(daisy-chain)으로 연결된 다수의 FB-DIMM들(MM1~MMn, n은 1보다 큰 자연수)로 구성된다. FB-DIMM들(MM1~MMn)은 데이지 체인 상에 통상 8개까지 연결된다. 일반적인 FB-DIMM에 관한 상세 설명은 미합중국 등록특허 제6,317,352호와 국내 특허공개번호 제2003-0064400호에 개시되어 있다.
호스트(110)는 다수의 FB-DIMM들(MM1~MMn)로 고속의 사우스바운드(southbound, 이하 SB) 패킷을 송신하는 송신단(STx)과 다수의 FB-DIMM들로부터 호스트(110)로 전송되는 노스바운드(northbound, 이하 NB) 패킷을 수신하는 수신단(NRx)을 구비한다.
FB-DIMM들(MM1~MMn)은 메모리 허브(Hub; 120-1~120-n)와 다수의 DRAM 칩들(M1~Mm, m은 1보다 큰 자연수)로 구성된다. 각각의 메모리 허브들은 SB 송수신단(STx,SRx), NB 송수신단(NTx,NRx) 및 메모리 허브 제어부(122)를 구비한다. 도1에서 생략되어 있으나, 각각의 메모리 허브(120-1~120-n)는 SM 버스 인터페이스부를 구비하고, 상기 호스트와 SM 버스(SMBUS)를 통하여 연결되어 있다. 따라서, 호스트(110)는 상기 SM 버스(SMBUS)를 통하여 메모리 허브들(120-1~120-n)을 제어한다.
SB 수신단(SRx)은 호스트(110) 또는 SB 패킷 전송 반대 방향으로 인접한 FB-DIMM에서 전송되는 고속 SB 패킷을 수신한다. 반대로, SB 송신단(STx)은 SB 수신단(SRx)으로 수신된 SB 패킷을 그 전송방향으로 인접한 FB-DIMM으로 전송한다.
메모리 허브 제어부(122)는 SB 수신단(SRx)에서 수신된 SB 패킷을 디코딩하여 해당 FB-DIMM에 포함된 DRAM 칩들(M1~Mm)에 대하여 커맨드 및 어드레스 정보를 발생하고, 데이터를 전달하거나, 데이터를 독출하고, 독출된 데이터를 인코딩하고 NB 패킷을 생성하여, NB 송신단(NTx)을 통하여 전송한다.
NB 수신단(NRx)은 NB 패킷 전송 반대 방향으로 인접한 FB-DIMM에서 전송되는 고속 NB 패킷을 수신한다. 반대로, NB 송신단(NTx)은 호스트(110) 또는 NB 패킷 진행방향으로 인접한 FB-DIMM으로 고속 NB 패킷을 송신한다.
또한 각각의 메모리 허브(120-1~120-n)는 해당 FB-DIMM에 포함된 DRAM 칩들(M1~Mm)과의 인터페이스를 위한 메모리 인터페이스부(124)를 가진다.
FB-DIMM 메모리 시스템(100)은 상기한 바와 같이, DRAM 칩들과 메모리 컨트롤러와의 직접적인 연결을 취하는 대신에, DRAM 칩들의 입출력을 메모리 허브, 예컨대 AMB(Advanced Memory Buffer)에서 일단 버퍼링하는 방식을 취한다.
그러나, DRAM 칩의 온도 정보 모니터링이 상기와 같은 FB-DIMM 메모리 시스템의 경우에는 아직 적용되고 있지 못하다.
상기와 같은 문제점을 해결하기 위해서 본 발명의 목적은 DRAM 칩 내부에 위치한 온도 센서가 측정한 온도 정보를 읽기/쓰기 동작에 지장을 주지 않고 모니터링할 수 있는 메모리 허브를 제공하는데 있다.
본 발명의 다른 목적은 DRAM 칩 내부에 위치한 온도 센서가 측정한 온도 정보를 읽기/쓰기 동작에 지장을 주지 않고 모니터링할 수 있는 풀리 버퍼드 메모리 모듈을 제공하는데 있다.
본 발명의 또 다른 목적은 DRAM 칩 내부에 위치한 온도 센서가 측정한 온도 정보를 읽기/쓰기 동작에 지장을 주지 않고 모니터링할 수 있는 풀리 버퍼드 메모리 모듈 메모리 시스템을 제공하는데 있다.
본 발명의 또 다른 목적은 DRAM 칩 내부에 위치한 온도 센서가 측정한 온도 정보를 읽기/쓰기 동작에 지장을 주지 않고 모니터링할 수 있는 풀리 버퍼드 메모리 모듈의 동작 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 DRAM 칩 내부에 위치한 온도 센서가 측정한 온도 정보를 읽기/쓰기 동작에 지장을 주지 않고 모니터링할 수 있는 풀리 버퍼드 메모리 모듈 메모리 시스템의 동작 방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 반도체 메모리 칩들과 연결된 메모리 인터페이스부, 호스트로부터 커맨드 패킷을 전달받고, 상기 호스트로 데이터 패킷을 전달하는 고속 인터페이스부, 상기 호스트와 SM 버스를 통하여 연결된 SM 버스 인터페이스부, 및 상기 고속 인터페이스부를 통하여 전달받은 상기 커맨드 패킷을 디코딩하여 자신을 목적한 커맨드 패킷인지를 판단하고, 자신을 목적한 커맨드 패킷이 아닌 경우에는 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들에 대한 온도 정보 요청을 발신하고, 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들의 온도 정보를 수신하는 메모리 허브 제어부를 포함하여 구성된 풀리 버퍼드 메모리 모듈의 메모리 허브를 제공한다.
여기에서, 상기 메모리 허브는 상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 저장하는 적어도 하나의 비트로 구성된 온도 정보 레지스터를 더 포함할 수 있다.
또한 여기에서, 상기 메모리 허브 제어부는 상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 상기 온도 정보 레지스터에 기록할 수 있다.
상기 다른 목적을 달성하기 위해 본 발명은, 칩 내부에 구비된 온도 센서가 측정한 온도 정보를 칩 외부로부터의 온도 정보 요청 신호에 응답하여 칩 외부로 출력 가능한 복수의 반도체 메모리 칩, 및 상기 반도체 메모리 칩에 대한 모든 입력 신호를 호스트로부터 버퍼링하고 이에 응답하여 상기 반도체 메모리 칩을 제어하고, 상기 반도체 메모리 칩의 모든 출력 신호를 버퍼링하고 이에 응답하여 호스트로 출력하는 메모리 허브를 구비하고, 상기 메모리 허브는 상기 호스트로부터 커맨드 패킷을 전달받아, 상기 메모리 허브를 목적한 커맨드 패킷이 아닐 경우에는 상기 반도체 메모리 칩들에 대해서 상기 온도 정보 요청 신호를 발생시키고, 상기 반도체 메모리 칩들로부터 상기 온도 정보를 수신하여 상기 호스트로 전달하는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈을 제공한다.
여기에서, 상기 반도체 메모리 칩은 상기 온도 정보를 칩 외부로 출력하기 위한 적어도 하나의 온도 정보 출력용 핀을 구비할 수 있다.
또한 여기에서, 상기 반도체 메모리 칩의 상기 온도 정보 출력용 핀은 측정 온도가 임계 온도 이상으로 상승된 경우에 활성화되는 온도 정보를 출력하는 하나의 핀으로 구성될 수 있다.
또한 여기에서, 상기 반도체 메모리 칩의 상기 온도 정보 출력용 핀은 직렬 통신으로 온도 정보를 칩 외부로 출력하는 하나의 핀 또는 병렬 통신으로 온도 정보를 칩 외부로 출력하는 복수개의 핀으로 구성될 수 있다.
여기에서, 상기 호스트는 상기 메모리 허브의 상기 온도 정보 레지스터에 기록된 상기 반도체 메모리칩들의 온도 정보를 상기 SM 버스 인터페이스부에 연결된 SM 버스를 통하여 주기적으로 읽어 가는 방식으로 동작할 수 있다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 적어도 하나의 메모리 모듈 및 상기 메모리 모듈과 데이지 체인 방식으로 연결된 호스트를 구비하고, 상기 메모리 모듈은 칩 내부에 구비된 온도 센서가 측정한 온도 정보를 칩 외부로부터의 온도 정보 요청 신호에 응답하여 칩 외부로 출력 가능한 복수의 반도체 메모리 칩 및 상기 반도체 메모리 칩에 대한 모든 입력 신호를 호스트로부터 버퍼링하고 이에 응답하여 상기 반도체 메모리 칩을 제어하고, 상기 반도체 메모리 칩의 모든 출력 신호를 버퍼링하고 이에 응답하여 호스트로 출력하는 메모리 허브를 포함하고, 상기 메모리 허브는 호스트로부터 커맨드 패킷을 전달받아, 상기 메모리 허브를 목적한 커맨드 패킷이 아닐 경우에는 상기 반도체 메모리 칩들에 대해서 상기 온도 정보 요청 신호를 발생시키고, 상기 반도체 메모리 칩들로부터 상기 온도 정보를 수신하여 호스트로 전달하는 것을 특징으로 풀리 버퍼드 메모리 모듈 메모리 시스템을 제공한다.
여기에서, 상기 호스트는 상기 전달받은 온도 정보에 응답하여, 상기 메모리 모듈에 포함된 반도체 메모리 칩의 동작 속도를 결정할 수 있다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 커맨드 패킷을 메모리 허브가 수신하는 단계, 상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것인지를 판단하는 단계, 상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것이 아닌 경우로 판단한 경우에는 반도체 메모리 칩에 대한 온도 정보 요청 신호를 발신하는 단계, 및 상기 메모리 허브가 상기 온도 정보 요청 신호에 응답한 상기 반도체 메모리 칩의 온도 정보를 수신하는 단계를 포함한 풀리 버퍼드 메모리 모듈의 동작 방법을 제공한다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 호스트에서 커맨드 패킷을 데이지 체인 연결된 메모리 허브들로 전송하는 단계, 상기 전송된 커맨드 패킷을 메모리 허브가 수신하는 단계, 상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것인지를 판단하는 단계, 상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것이 아닌 경우로 판단한 경우에는 반도체 메모리 칩에 대한 온도 정보 요청 신호를 발신하는 단계, 상기 메모리 허브가 상기 온도 정보 요청 신호에 응답한 상기 반도체 메모리 칩의 온도 정보를 수신하는 단계, 및 상기 메모리 허브가 상기 수신된 반도체 메모리 칩의 온도 정보를 상기 호스트로 전달하는 단계를 포함한 풀리 버퍼드 메모리 모듈 메모리 시스템의 동작 방법을 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명은 커맨드 스누핑(snooping)을 이용하여 읽기/쓰기 동작을 저해하지 않으면서도 외부에서 동적인 온도 모니터링을 가능하게 하는 FB-DIMM 메모리 시스템을 구성한다.
도2는 본 발명의 동적 온도 모니터링이 적용된 FB-DIMM 메모리 시스템의 동작 개념을 예시한 블록도이다.
도2는 도1에서 예시한 FB-DIMM 메모리 시스템의 동작을 개선하여 동적 온도 모니터링이 적용된 FB-DIMM 메모리 시스템을 도시한 것으로, 본 발명의 FB-DIMM 메모리 시스템은 복수개의 FB-DIMM(MM1~MMn)과, 복수개의 FB-DIMM(MM1~MMn)을 제어하는 호스트(210)로 구성된다. 각각의 FB-DIMM(MM1~MMn)은 복수개의 DRAM 칩(M1~Mm)과 메모리 허브(220-1~220-n)로 구성됨은 도1에서 예시한 바와 같다.
호스트(210)는 FB-DIMM 메모리 시스템을 구성하는 복수개의 FB-DIMM(MM1~MMn)들 중에서 억세스 동작, 예컨대 읽기 또는 쓰기 동작의 대상이 되는 FB-DIMM을 지정하는 SB 패킷을 전송한다. 지정된 FB-DIMM에서는 상기 호스트(210)가 전송한 SB 패킷의 커맨드 어드레스 코드가 자신을 지정한 것으로 판단하여 SB 패킷이 지정한 커맨드 동작을 수행한다. 도2에서는 FB-DIMM(MM3)를 지정한 읽기 동작 또는 쓰기 동작 커맨드를 SB 패킷을 통하여 입력받은 경우를 예시하고 있다.
상기 호스트(210)가 전송한 SB 패킷의 커맨드 어드레스 코드에 의해서 지정되지 않은 FB-DIMM들, 예컨대 FB-DIMM(MM1,MM2,...,Mn)들은 상기 호스트(210)가 전송한 SB 패킷의 커맨드 어드레스 코드에 의해 지정된 FB-DIMM(MM3)이 SB 패킷에서 지정한 커맨드 동작을 수행하는 동안에, 각 FB-DIMM에 포함된 DRAM 칩들의 온도 센서에서 측정한 온도 정보를 읽어들이는 동작을 수행하게 된다.
따라서, 본 발명의 동적 온도 모니터링 방법은 호스트(210)가 전송한 SB 패킷에 의해서 지정되지 않은 FB-DIMM들(MM1,MM2,...,Mn)이 각각의 FB-DIMM 들에 포함된 메모리 허브(220-1,220-2,...,220-n)에 의해서 DRAM 칩들의 온도 정보를 읽어내는 동작을 수행함으로써, 선택된 FB-DIMM(MM3)의 메모리 억세스 동작을 저해하지 않으면서, 온도 정보를 읽어들일 수 있게 한다.
한편, SB 패킷은 메모리 동작클록신호의 1주기에 전송되는 12개의 비트들로 이루어진 10개의 데이터열로 구성된다. 따라서, 하나의 SB 패킷은 전체 120비트로 구성되고, 다시 120비트의 패킷 데이터는 40비트의 3개 프레임으로 구성된다. 즉, 3개의 프레임은 1개의 커맨드 프레임과 제 1 및 제 2 쓰기 데이터 프레임 또는 1개의 커맨드 프레임과 두 개의 NOP(NO Operation) 프레임으로 구성된다. 커맨드 프레임은 다시 16비트의 CRC 코드와 24비트의 커맨드 정보를 포함한다. 제 1 쓰기 데이터 프레임은 상위 36비트의 메모리 데이터를 포함하고, 제 2 쓰기 데이터 프레임은 하위 36비트의 메모리 데이터를 포함한다.
상기 동적 온도 모니터링은 하기 도3의 SB 패킷 커맨드 프레임의 인코딩(encoding)을 바탕으로 하고, 하기 도4와 같은 FB-DIMM의 메모리 허브(220)의 구성을 통하여 구체화된다.
도3은 사우스바운드 패킷의 커맨드 프레임의 인코딩을 예시한 도표이다.
SB 패킷의 커맨드 프레임의 24 비트 커맨드 정보는 3비트 목적지 정보(DST), 1비트 랭크 선택 정보(RS), DRAM 커맨드(CMD), 어드레스(ADDR)를 포함한다. 3비트 목적지 정보(DST)는 하나의 호스트에 연결될 수 있는 8개의 FB-DIMM(MM1~MM8)들에 각각 대응하는 서로 다른 8개의 모듈 식별 코드를 가질 수 있다. 예컨대, "000"은 첫 번째 FB-DIMM 모듈이고, "111"은 마지막 8번째 FB-DIMM 모듈 등으로 지정된다. 랭크 선택 비트(RS)는 각 FB-DIMM 모듈의 양면 중 어느 한 면을 선택하기 위한 비트이다.
DRAM 커맨드(CMD)는 어드레스 정보를 포함하는 액티브 커맨드(ACTIVATE), 쓰기 커맨드(WRITE), 읽기 커맨드(READ)와 어드레스 정보를 포함하지 않는 다른 커맨드들(PRECHARGE ALL, PRECHARGE ALL)로 구분된다. 액티브 커맨드는 커맨드 정보의 21번째 비트가 "1"로 정의되고, 나머지 비트들의 조합은 DRAM 뱅크(bank) 어드레스와 로우(row) 어드레스 값으로 제공된다.
쓰기 커맨드와 읽기 커맨드는 커맨드 정보의 19 및 20번째 비트들의 조합("11" 및 "10")에 의해 서로 구분되고 나머지 비트들의 조합은 컬럼(column) 어드레스 값으로 제공된다.
FB-DIMM 메모리 시스템에서 호스트(210)에 데이지 체인으로 연결된 모든 FB-DIMM 모듈(MM1~MMn)의 메모리 허브(220-1~220-n)는 호스트가 전송한 SB 패킷을 수신하고, 디코딩하는 과정을 거친다. 따라서, 모든 FB-DIMM 모듈(MM1~MMn)들은 해당 SB 패킷이 자신을 목적한 것인지를 판단할 수 있고, 목적하는 커맨드 동작의 종류도 알 수 있다.
도4는 본 발명의 동적 온도 모니터링이 적용된 FB-DIMM 메모리 시스템의 메 모리 허브의 구성을 예시한 블록도이다.
도4를 참조하면, 본 발명의 동적 온도 모니터링이 적용된 FB-DIMM 메모리 시스템의 메모리 허브(220)는 메모리 인터페이스 부(221), 고속 인터페이스 부(222), 호스트(210)와 통신하기 위한 SM 버스 인터페이스 부(223), 적어도 하나의 비트로 구성된 온도 정보 레지스터(225)를 포함한 메모리 허브 레지스터부(224), 및 메모리 허브 제어부(226)를 구비한다.
상기 메모리 인터페이스부(221)는 각 FB-DIMM 모듈에 포함된 DRAM 칩들과의 인터페이스를 담당한다. 즉, 상기 메모리 인터페이스부(221)는 종래의 메모리 컨트롤러와 DRAM 칩들간의 연결과 유사하게 DRAM 칩들의 입출력핀, 제어 신호핀, 어드레스핀들과 연결된다.
상기 고속 인터페이스부(222)는 도1에서 예시한 바와 같이, SB 패킷 송신단(STx), SB 패킷 수신단(SRx), NB 패킷 송신단(NTx) 및 NB 패킷 수신단(NRx)을 포함하여 구성된다. 일반적으로 상기 고속 인터페이스부(222)는 저전압 차동 신호 방식(LVDS; Low Voltage Differential Signaling) 등의 방식을 이용하여 고속으로 호스트(210) 및 인접 FB-DIMM 들과 통신하도록 구성될 수 있다.
상기 SM 버스 인터페이스부(223)는 호스트(210)와 통신하기 위해서 각 FB-DIMM들(MM1~MMn) 및 호스트(210)가 공통적으로 SM 버스(SMBUS)와 연결되어 있다.
상기 메모리 허브 제어부(226)는 고속 인터페이스 부(222)를 통하여 호스트(210)로부터 전달된 SB 패킷을 디코딩하는 역할과, 디코딩된 SB 패킷의 커맨드 정보에 따라서, 메모리 인터페이스부(221)를 통하여, 연결된 DRAM 칩들(230)에 대한 제어를 담당한다. 또한 상기 메모리 허브 제어부(226)는 메모리 인터페이스부(221)를 통하여 DRAM 칩들(230)로부터 수신한 데이터를 NB 패킷으로 인코딩하여 고속 인터페이스부(222)를 통하여 호스트(210)로 전송한다.
상기 메모리 허브 제어부(226)는 고속 인터페이스 부(222)를 통하여 수신한 SB 패킷이 자신을 지정한 것인지를 24비트의 커맨드 정보의 3개의 목적지 비트(DST)를 해석하여 판단한다.
상기 메모리 허브 제어부(226)가 수신한 커맨드 정보의 3개의 목적지 비트(DST)가 자신을 지정한 것으로 판단한 경우에는, 자신이 속한 FB-DIMM에 포함된 DRAM 칩들(230)에 대해서 커맨드 정보의 DRAM 커맨드(CMD)에 대응된 동작을 수행한다.
반대로, 상기 메모리 허브 제어부(226)가 수신한 커맨드 정보의 3개의 목적지 비트(DST)가 자신을 지정한 것이 아닌 경우로 판단한 경우에는, 상기 메모리 허브 제어부(226)는 자신이 속한 FB-DIMM에 포함된 DRAM 칩들(230)에 대해 온도 정보를 DRAM 인터페이스부(221)를 통하여 요청한다.
여기에서, 상기 DRAM 칩들과 메모리 허브간의 온도 정보 요청 및 수신은 종래 기술에서 언급한 바와 같이, 별도의 온도 정보 입출력 핀을 이용할 수도 있고, 기존의 입출력 핀을 할당하여 온도 정보 입출력용으로 사용할 수 있다. 기존의 입출력 핀을 할당하여 온도 정보 입출력용으로 사용할 경우에도, 상기 메모리 허브 제어부(226)가 수신한 커맨드 정보의 3개의 목적지 비트(DST)가 자신을 지정한 것이 아닌 경우로 판단한 경우이므로, 실제 커맨드 동작을 수행하고 있는 FB-DIMM 모 듈의 동작에는 영향을 주지 않게 된다.
상기 메모리 허브 제어부(226)는 상기 DRAM 칩들에 대한 온도 정보 요청에 대응하여 DRAM 칩들로부터 수신된 온도 정보를 메모리 허브 레지스터부(224)에 포함된 적어도 하나의 비트로 구성된 온도 정보 레지스터(225)에 저장한다.
여기에서, 상기 온도 정보 레지스터(225)는 하나의 비트로 구성되어, 해당 DRAM 칩들의 온도가 설정된 임계 온도를 초과하였는지 만을 지시하는 경고 플래그(alert flag)의 역할을 수행하도록 구성될 수 있다. 또한, 상기 온도 정보 레지스터는 복수개의 비트로 구성되어, 해당 DRAM 칩들의 온도 정보를 직접적으로 모니터링하는 온도 값을 읽어들일 수도 있다. 이러한 온도 정보 레지스터(225)의 구성은 DRAM 칩들의 온도 출력 방식이 하나의 플래그 비트 정보만을 전달하도록 구성되어 있는지, 온도 정보를 구성하는 복수개의 비트 정보로 구성되어 있는지에 따라서 달라질 수 있다.
한편, 상기 온도 정보 레지스터(225)에 저장된 DRAM 칩들의 온도 정보는 호스트(210)가 소정의 주기로, SM 버스(SMBUS)와 SM 버스 인터페이스부(223)를 통하여 읽어갈 수 있다. DRAM 칩들의 온도 정보를 호스트(210)로 전달하기 위해서 별도의 NB 패킷을 통한 정보 전송을 택하는 대신에, SM 버스(SMBUS)를 이용함으로써 종래의 정상적인 읽기/쓰기 동작을 저해하거나, 시스템의 성능을 저해하지 않을 수 있다.
여기에서, 상기 소정의 주기는 필요한 온도 모니터링의 주기에 따라서 조절 될 수 있다. 예컨대, 수 마이크로 세컨드(10-6 second) 단위 또는 밀리 세컨드(10-3 second) 단위가 될 수 있다.
한편, 상기 메모리 허브 제어부(226)가 수신한 SB 패킷의 커맨드 정보의 목적지 비트(DST)가 자신을 지정한 것이 아닌 경우로 판단한 경우에 메모리 허브 제어부(226)가 DRAM 칩들의 온도 정보를 읽어오는 과정은 상기 커맨드 정보의 커맨드 코드(CMD)가 읽기 동작인 경우로 한정될 수도 있으며, 읽기 동작 또는 쓰기 동작 커맨드인 경우 등으로 한정 될 수도 있다.
예를 들면, 도3에서 예시한 커맨드 프레임 도표에서, 상기 DRAM 커맨드(CMD)가 읽기 커맨드인 경우에만 DRAM 칩들의 온도 정보를 읽어오는 방식으로 동작할 수도 있다. 또는, 상기 DRAM 커맨드(CMD)가 읽기 커맨드이거나, 쓰기 커맨드인 경우에 DRAM 칩들의 온도 정보를 읽어오는 방식으로 동작할 수도 있다.
이러한 메모리 허브 제어부(226)의 DRAM 온도 정보 수집 방식은 시스템의 구성에 따라서 달라질 수 있다. 즉, 온도 정보 수집을 빈번하게 수행할 경우에는 온도 정보의 정확성은 향상되지만, 전류 소모량이 증가될 수 있다. 반대로, 온도 정보 수집 횟수를 줄일 경우에는 온도 정보의 정확성은 다소 감소되지만, 전류 소모량은 감소될 수 있을 것이다.
도5a와 도5b는 기존의 FB-DIMM 메모리 시스템의 읽기 동작 타이밍도와 본 발명의 FB-DIMM 메모리 시스템의 읽기 동작 타이밍도이다.
도5a를 참조하면, 도1에서 예시한 기존의 FB-DIMM 메모리 시스템의 읽기 동 작의 타이밍을 알 수 있다.
도5a를 참조하면, 호스트(110)가 송신한 SB 패킷(501,502)은 호스트(110)에 데이지 체인으로 연결된 다수의 FB-DIMM(MM1~MMn)상의 각 메모리 허브(120-1~120-n)의 SB 패킷 수신단(SRx) 및 SB 패킷 송신단(STx)을 통해 마지막 FB-DIMM(MMn)까지 메모리 클록(CLK)의 한 주기 내에 전달된다.
전달된 SB 패킷(501,502)은 모든 FB-DIMM(MM1~MMn) 내에 포함된 메모리 허브(120-1~120-n)의 메모리 허브 제어부(122)에서 디코딩되고, 커맨드 정보 내에 포함된 목적지 정보(DST)를 해석하여 목적지 정보와 동일한 모듈 식별 코드를 가진 해당 FB-DIMM에서만 커맨드를 수행하고 목적지 정보(DST)와 다른 모듈 식별 코드를 가진 나머지 다른 모듈들은 자신의 커맨드가 아니므로 무시한다.
즉, SB 패킷(501,502)의 커맨드 정보에 포함된 목적지 정보(DST)를 가진 FB-DIMM 만 선택된다. 도5a의 타이밍도에서는 SB 패킷(501,502) 커맨드 정보의 목적지 정보(DST)가 모듈(MM1)을 지정한 경우를 나타내며, 수행하여야할 커맨드는 액티브 커맨드(ACT1)와 읽기 동작 커맨드(RD1)를 순차적으로 입력받는 경우를 도시하고 있다.
따라서, 선택된 FB-DIMM(MM1)의 메모리 허브(120-1)는 DRAM 인터페이스부(124)를 통하여 액티브 커맨드(ACT1)와 읽기 동작 커맨드(WR1)에 대응하여, FB-DIMM(MM1)에 포함된 다수의 DRAM칩들(M1~Mn)로부터 지정된 어드레스에 대한 읽기 동작을 수행한다(503,504).
반면에, FB-DIMM(MM2)의 메모리 허브(120-2)의 SB 패킷 수신단(SRx) 및 FB- DIMM(MMn)의 메모리 허브(120-n)의 SB 패킷 수신단(SRx)에서도 SB 패킷을 수신하고 디코딩한다. 그러나, 커맨드 정보 내에 포함된 목적지 정보(DST)가 자신의 모듈 식별 코드와 일치하지 않으므로, 디코딩된 명령을 무시하고, 아무런 동작을 하지 않는 상태에 머물러 있게 된다.
이어서, 선택된 FB-DIMM(MM1)의 메모리 허브(120-1)는 FB-DIMM(MM1)에 포함된 다수의 DRAM칩들(M1~Mn)로부터 지정된 어드레스에 대한 읽기 동작(505)을 통하여 읽어 들인 데이터들을 NB 패킷들로 인코딩하여 호스트(110)로 전송한다(506).
도5b를 참조하면, 본 발명의 FB-DIMM 메모리 시스템의 읽기 동작의 타이밍을 알 수 있다.
도5b를 참조하면, 도2에서 예시한 동적 모니터링이 적용된 본 발명의 FB-DIMM 메모리 시스템의 읽기 동작의 타이밍을 알 수 있다.
도5b를 참조하면, 호스트(210)가 송신한 SB 패킷(511,512)은 상기 언급한 바와 같이, 호스트(210)에 데이지 체인으로 연결된 모든 FB-DIMM(MM1~MMn)으로 전달된다.
전달된 SB 패킷(511,512)은 각각의 FB-DIMM 내에 포함된 메모리 허브(220-1~220-n)의 메모리 허브 제어부(226)에서 디코딩되고, 커맨드 정보 내에 포함된 목적지 정보(DST)를 해석하여 목적지 정보와 동일한 모듈 식별 코드를 가진 해당 FB-DIMM에서는 지정한 커맨드 동작을 수행함은 동일하다.
반면에, FB-DIMM(MM2)의 메모리 허브(220-2)의 NB 패킷 수신단(SRx) 및 FB-DIMM(MMn)의 메모리 허브(220-n)의 NB 패킷 수신단(SRx)에서도 SB 패킷을 수신하고 디코딩한다. 그러나, 커맨드 정보 내에 포함된 목적지 정보를 해석하여 목적지 정보(DST)가 자신의 모듈 식별 코드와 일치하지 않으므로, 디코딩된 명령은 무시한다.
하지만, 도5a에서 예시한 종래 기술의 FB-DIMM 메모리 시스템의 경우와는 달리, 본 발명의 FB-DIMM 메모리 시스템에서는 FB-DIMM(MM2)의 메모리 허브(220-2)의 메모리 허브 제어부(226)와 FB-DIMM(MMn)의 메모리 허브(220-n)의 메모리 허브 제어부(226)에서는 각각의 FB-DIMM에 포함된 DRAM 칩들의 온도 정보를 읽어오는 동작을 수행한다.
예를 들면, 상기 FB-DIMM(MM2)의 메모리 허브(220-2)의 메모리 허브 제어부(226)는 포함된 DRAM 칩들에 대해서 온도 정보 요청 커맨드를 메모리 인터페이스부(221)를 통하여 전송한다(516). 온도 정보 요청 커맨드를 수신한 DRAM 칩들은 메모리 인터페이스부(221)를 통하여 내장된 온도 센서가 측정한 온도 정보를 메모리 허브 제어부(226)로 전송한다(518). 상기 FB-DIMM(MMn)의 메모리 허브(220-n)의 메모리 허브 제어부(226)의 동작도 동일하다.
이어서, 선택된 FB-DIMM(MM1)의 메모리 허브(220-1)는 FB-DIMM(MM1)에 포함된 다수의 DRAM칩들(M1~Mn)로부터 지정된 어드레스에 대한 읽기 동작을 통하여 읽어 들인 데이터(515)들을 NB 패킷들로 인코딩하여 호스트(210)로 전송한다(520).
반면에, 상기 FB-DIMM(MM2)의 메모리 허브(220-2)의 메모리 허브 제어부(226)와 FB-DIMM(MMn)의 메모리 허브(220-n)의 메모리 허브 제어부(226)에서 읽어 들인 DRAM 칩들의 온도 정보는 NB 패킷으로 전달되지 않고, 상기 메모리 허브들 (220-2,220-n)에 포함된 온도 정보 레지스터(225)에 일단 저장된다. 앞서 설명된 바와 같이, 온도 정보 레지스터(225)에 저장된 온도 정보들은 호스트(210)에 의해서 주기적으로 읽어들여진다.
상기에서 언급한 바와 같이, 도5b는 SB 패킷의 DRAM 커맨드(CMD)가 읽기 동작인 경우에 국한하여, DRAM 칩들의 온도 정보를 수집하는 경우를 예시한 것이다. 하지만, SB 패킷의 DRAM 커맨드(CMD)가 읽기 커맨드인 경우에 국한하지 않고, 쓰기 커맨드 또는 읽기 커맨드인 경우에 국한하거나, 모든 DRAM 커맨드를 수신한 경우에 DRAM 칩들의 온도 정보를 수집하는 경우로 확장되어져서 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 다른 메모리 모듈이 동작하는 동안에, 반도체 메모리 칩의 온도 정보를 수신함으로써, 정상적인 읽기/쓰기 동작을 저해하거나 시스템의 성능을 저해하지 않고 반도체 메모리 칩의 동적 온도 모니터링이 가능하다.

Claims (23)

  1. 반도체 메모리 칩들과 연결된 메모리 인터페이스부;
    호스트로부터 커맨드 패킷을 전달받고, 상기 호스트로 데이터 패킷을 전달하는 고속 인터페이스부;
    상기 호스트와 SM 버스를 통하여 연결된 SM 버스 인터페이스부; 및
    상기 고속 인터페이스부를 통하여 전달받은 상기 커맨드 패킷을 디코딩하여 자신을 목적한 커맨드 패킷인지를 판단하고, 자신을 목적한 커맨드 패킷이 아닌 경우에는 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들에 대한 온도 정보 요청을 발신하고, 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들의 온도 정보를 수신하는 메모리 허브 제어부를 포함하여 구성된 것을 특징으로 하는 메모리 허브.
  2. 제 1 항에 있어서,
    상기 메모리 허브는
    상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 저장하는 적어도 하나의 비트로 구성된 온도 정보 레지스터를 더 포함한 것을 특징으로 하는 메모리 허브.
  3. 제 2 항에 있어서,
    상기 메모리 허브 제어부는
    상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 상기 온도 정보 레지스터에 기록하는 것을 특징으로 하는 메모리 허브.
  4. 온도 센서를 칩 내부에 구비하고, 온도 센서가 측정한 온도 정보를 칩 외부로부터의 온도 정보 요청 신호에 응답하여 칩 외부로 출력 가능한 복수의 반도체 메모리 칩; 및
    상기 반도체 메모리 칩에 대한 모든 입력 신호를 호스트로부터 버퍼링하고 이에 응답하여 상기 반도체 메모리 칩을 제어하고, 상기 반도체 메모리 칩의 모든 출력 신호를 버퍼링하고 이에 응답하여 호스트로 출력하는 메모리 허브를 구비하고,
    상기 메모리 허브는 상기 호스트로부터 커맨드 패킷을 전달받아, 상기 메모리 허브를 목적한 커맨드 패킷이 아닐 경우에는 상기 반도체 메모리 칩들에 대해서 상기 온도 정보 요청 신호를 발생시키고, 상기 반도체 메모리 칩들로부터 상기 온도 정보를 수신하여 상기 호스트로 전달하는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  5. 제 4 항에 있어서,
    상기 메모리 허브는
    상기 반도체 메모리 칩들과 연결된 메모리 인터페이스부;
    상기 호스트로부터 커맨드 패킷을 전달받고, 상기 호스트로 데이터 패킷을 전달하는 고속 인터페이스부;
    상기 호스트와 SM 버스를 통하여 연결된 SM 버스 인터페이스부;
    상기 고속 인터페이스부를 통하여 전달받은 상기 커맨드 패킷을 디코딩하여 상기 메모리 허브를 목적한 커맨드 패킷인지를 판단하고, 상기 메모리 허브를 목적한 커맨드 패킷이 아닌 경우에는 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들에 대한 온도 정보 요청을 발신하고, 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들의 온도 정보를 수신하는 메모리 허브 제어부를 포함하여 구성된 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  6. 제 4 항에 있어서,
    상기 반도체 메모리 칩은
    상기 온도 정보를 칩 외부로 출력하기 위한 적어도 하나의 온도 정보 출력용 핀을 구비한 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  7. 제 6 항에 있어서,
    상기 반도체 메모리 칩의 상기 온도 정보 출력용 핀은
    측정 온도가 임계 온도 이상으로 상승된 경우에 활성화되는 온도 정보를 출력하는 하나의 핀으로 구성된 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  8. 제 6 항에 있어서,
    상기 반도체 메모리 칩의 상기 온도 정보 출력용 핀은
    직렬 통신으로 온도 정보를 칩 외부로 출력하는 하나의 핀으로 구성된 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  9. 제 6 항에 있어서,
    상기 반도체 메모리 칩의 상기 온도 정보 출력용 핀은
    병렬 통신으로 온도 정보를 칩 외부로 출력하는 복수개의 핀으로 구성된 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  10. 제 5 항에 있어서,
    상기 메모리 허브는
    상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 저장하는 적어도 하나의 비트로 구성된 온도 정보 레지스터를 더 포함한 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  11. 제 10 항에 있어서,
    상기 메모리 허브 제어부는
    상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 상기 온도 정보 레지스터에 기록하는 것을 특징으로 하는 풀리 버퍼드 메모 리 모듈.
  12. 제 11 항에 있어서,
    상기 호스트는 상기 메모리 허브의 상기 온도 정보 레지스터에 기록된 상기 반도체 메모리칩들의 온도 정보를 상기 SM 버스 인터페이스부에 연결된 SM 버스를 통하여 주기적으로 읽어 가는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈.
  13. 적어도 하나의 메모리 모듈; 및
    상기 메모리 모듈과 데이지 체인 방식으로 연결된 호스트를 구비하고,
    상기 메모리 모듈은
    온도 센서를 칩 내부에 구비하고, 온도 센서가 측정한 온도 정보를 칩 외부로부터의 온도 정보 요청 신호에 응답하여 칩 외부로 출력 가능한 복수의 반도체 메모리 칩; 및
    상기 반도체 메모리 칩에 대한 모든 입력 신호를 호스트로부터 버퍼링하고 이에 응답하여 상기 반도체 메모리 칩을 제어하고, 상기 반도체 메모리 칩의 모든 출력 신호를 버퍼링하고 이에 응답하여 호스트로 출력하는 메모리 허브를 포함하고,
    상기 메모리 허브는 호스트로부터 커맨드 패킷을 전달받아, 상기 메모리 허브를 목적한 커맨드 패킷이 아닐 경우에는 상기 반도체 메모리 칩들에 대해서 상기 온도 정보 요청 신호를 발생시키고, 상기 반도체 메모리 칩들로부터 상기 온도 정 보를 수신하여 호스트로 전달하는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템.
  14. 제 13 항에 있어서,
    상기 메모리 모듈의 메모리 허브는
    상기 반도체 메모리 칩들과 연결된 메모리 인터페이스부;
    상기 호스트로부터 커맨드 패킷을 전달받고, 상기 호스트로 데이터 패킷을 전달하는 고속 인터페이스부;
    상기 호스트와 SM 버스를 통하여 연결된 SM 버스 인터페이스부;
    상기 고속 인터페이스부를 통하여 전달받은 상기 커맨드 패킷을 디코딩하여 상기 메모리 허브를 목적한 커맨드 패킷인지를 판단하고, 상기 메모리 허브를 목적한 커맨드 패킷이 아닌 경우에는 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들에 대한 온도 정보 요청을 발신하고, 상기 메모리 인터페이스부를 통하여 상기 반도체 메모리 칩들의 온도 정보를 수신하는 메모리 허브 제어부를 포함하여 구성된 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템.
  15. 제 13 항에 있어서,
    상기 호스트는 상기 전달받은 온도 정보에 응답하여,
    상기 메모리 모듈에 포함된 반도체 메모리 칩의 동작 속도를 결정하는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템.
  16. 제 14 항에 있어서,
    상기 메모리 모듈의 메모리 허브는
    상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 저장하는 적어도 하나의 비트로 구성된 온도 정보 레지스터를 더 포함한 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템.
  17. 제 16 항에 있어서,
    상기 메모리 모듈의 메모리 허브의 메모리 허브 제어부는
    상기 메모리 인터페이스부를 통하여 수신한 상기 반도체 메모리 칩들의 온도 정보를 상기 온도 정보 레지스터에 기록하는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템.
  18. 제 17 항에 있어서,
    상기 호스트는 상기 메모리 허브의 상기 온도 정보 레지스터에 기록된 상기 반도체 메모리칩들의 온도 정보를 상기 SM 버스 인터페이스부에 연결된 SM 버스를 통하여 주기적으로 읽어 가는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템.
  19. 커맨드 패킷을 메모리 허브가 수신하는 단계;
    상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것인지를 판단하는 단계;
    상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것이 아닌 경우로 판단한 경우에는 반도체 메모리 칩에 대한 온도 정보 요청 신호를 발신하는 단계; 및
    상기 메모리 허브가 상기 온도 정보 요청 신호에 응답한 상기 반도체 메모리 칩의 온도 정보를 수신하는 단계를 포함한 풀리 버퍼드 메모리 모듈의 동작 방법.
  20. 제 19 항에 있어서,
    상기 풀리 버퍼드 메모리 모듈의 동작 방법은 상기 수신된 반도체 메모리 칩의 온도 정보를 상기 메모리 허브의 온도 정보 레지스터에 기록하는 단계를 추가로 포함한 것을 특징으로 하는 풀리 버퍼드 메모리 모듈의 동작 방법.
  21. 호스트에서 커맨드 패킷을 데이지 체인 연결된 메모리 허브들로 전송하는 단계;
    상기 전송된 커맨드 패킷을 메모리 허브가 수신하는 단계;
    상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것인지를 판단하는 단계;
    상기 메모리 허브가 상기 커맨드 패킷이 자신을 지정한 것이 아닌 경우로 판단한 경우에는 반도체 메모리 칩에 대한 온도 정보 요청 신호를 발신하는 단계;
    상기 메모리 허브가 상기 온도 정보 요청 신호에 응답한 상기 반도체 메모리 칩의 온도 정보를 수신하는 단계; 및
    상기 메모리 허브가 상기 수신된 반도체 메모리 칩의 온도 정보를 상기 호스트로 전달하는 단계를 포함한 풀리 버퍼드 메모리 모듈 메모리 시스템의 동작 방법.
  22. 제 21 항에 있어서,
    상기 풀리 버퍼드 메모리 모듈 메모리 시스템의 동작 방법은 상기 수신된 반도체 메모리 칩의 온도 정보를 상기 메모리 허브의 온도 정보 레지스터에 기록하는 단계를 추가로 포함한 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템의 동작 방법.
  23. 제 22 항에 있어서,
    상기 메모리 허브가 상기 수신된 반도체 메모리 칩의 온도 정보를 상기 호스트로 전달하는 단계는,
    상기 호스트가 상기 메모리 허브의 온도 정보 레지스터에 기록된 상기 수신된 반도체 메모리 칩의 온도 정보를 주기적으로 읽는 가는 것을 특징으로 하는 풀리 버퍼드 메모리 모듈 메모리 시스템의 동작 방법.
KR1020040107905A 2004-12-17 2004-12-17 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법 KR100611505B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040107905A KR100611505B1 (ko) 2004-12-17 2004-12-17 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
US11/302,439 US7590020B2 (en) 2004-12-17 2005-12-14 Semiconductor memory, semiconductor memory system and method of monitoring dynamic temperature thereof
DE102005059780A DE102005059780B4 (de) 2004-12-17 2005-12-14 Speicherzentralvorrichtung, vollständig gepuffertes Speichermodul und Speichermodulsystem und Verfahren zum Überwachen einer dynamischen Temperatur eines Halbleiterspeichers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107905A KR100611505B1 (ko) 2004-12-17 2004-12-17 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법

Publications (2)

Publication Number Publication Date
KR20060068946A KR20060068946A (ko) 2006-06-21
KR100611505B1 true KR100611505B1 (ko) 2006-08-11

Family

ID=36590732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107905A KR100611505B1 (ko) 2004-12-17 2004-12-17 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법

Country Status (3)

Country Link
US (1) US7590020B2 (ko)
KR (1) KR100611505B1 (ko)
DE (1) DE102005059780B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877106B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 온도 정보 출력 장치
WO2020050953A1 (en) * 2018-09-04 2020-03-12 Micron Technology, Inc. Accessible accumulated memory temperature readings in a memory sub-system

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116600B2 (en) * 2004-02-19 2006-10-03 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US20080040408A1 (en) * 2006-08-10 2008-02-14 David Wyatt Temperature sampling in electronic devices
US7844876B2 (en) * 2006-08-10 2010-11-30 Intel Corporation Temperature sampling in electronic devices
US8151009B2 (en) * 2007-04-25 2012-04-03 Hewlett-Packard Development Company, L.P. Serial connection external interface from printed circuit board translation to parallel memory protocol
US8102671B2 (en) 2007-04-25 2012-01-24 Hewlett-Packard Development Company, L.P. Serial connection external interface riser cards avoidance of abutment of parallel connection external interface memory modules
US7711887B1 (en) 2007-04-30 2010-05-04 Hewlett-Packard Development Company, L.P. Employing a native fully buffered dual in-line memory module protocol to write parallel protocol memory module channels
US7739441B1 (en) 2007-04-30 2010-06-15 Hewlett-Packard Development Company, L.P. Communicating between a native fully buffered dual in-line memory module protocol and a double data rate synchronous dynamic random access memory protocol
US7996602B1 (en) * 2007-04-30 2011-08-09 Hewlett-Packard Development Company, L.P. Parallel memory device rank selection
US9405339B1 (en) 2007-04-30 2016-08-02 Hewlett Packard Enterprise Development Lp Power controller
US20090019195A1 (en) * 2007-07-13 2009-01-15 Srdjan Djordjevic Integrated circuit, memory module and system
US7511644B2 (en) * 2007-07-20 2009-03-31 Micron Technology, Inc. Variable resistance logic
US9741398B1 (en) 2009-05-08 2017-08-22 Micron Technology, Inc. Using out-of-band signaling to communicate with daisy chained nonvolatile memories
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
KR102098248B1 (ko) * 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
US10146711B2 (en) * 2016-01-11 2018-12-04 Intel Corporation Techniques to access or operate a dual in-line memory module via multiple data channels
KR102568896B1 (ko) * 2018-04-19 2023-08-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11550687B2 (en) 2019-12-09 2023-01-10 Micron Technology, Inc. Using memory device sensors
US11435811B2 (en) 2019-12-09 2022-09-06 Micron Technology, Inc. Memory device sensors
US11543970B2 (en) 2020-01-15 2023-01-03 Micron Technology, Inc. Managing dynamic temperature throttling thresholds in a memory subsystem

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553452B2 (en) 1997-10-10 2003-04-22 Rambus Inc. Synchronous memory device having a temperature register
US6564288B2 (en) 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
KR20040103017A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
US20040260957A1 (en) 2003-06-20 2004-12-23 Jeddeloh Joseph M. System and method for selective memory module power management

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10334698A (ja) 1997-05-29 1998-12-18 Mitsubishi Electric Corp 半導体記憶装置、試験装置、および試験方法
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US20040236877A1 (en) * 1997-12-17 2004-11-25 Lee A. Burton Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (FB-DIMM)
KR100298432B1 (ko) * 1998-05-19 2001-08-07 김영환 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US6502161B1 (en) * 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
US20050138267A1 (en) * 2003-12-23 2005-06-23 Bains Kuljit S. Integral memory buffer and serial presence detect capability for fully-buffered memory modules
US7116600B2 (en) * 2004-02-19 2006-10-03 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553452B2 (en) 1997-10-10 2003-04-22 Rambus Inc. Synchronous memory device having a temperature register
US6564288B2 (en) 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
KR20040103017A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
US20040260957A1 (en) 2003-06-20 2004-12-23 Jeddeloh Joseph M. System and method for selective memory module power management

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877106B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 온도 정보 출력 장치
WO2020050953A1 (en) * 2018-09-04 2020-03-12 Micron Technology, Inc. Accessible accumulated memory temperature readings in a memory sub-system
US10761769B2 (en) 2018-09-04 2020-09-01 Micron Technology, Inc. Accessible accumulated memory temperature readings in a memory sub-system

Also Published As

Publication number Publication date
US20060146629A1 (en) 2006-07-06
KR20060068946A (ko) 2006-06-21
DE102005059780A1 (de) 2006-07-06
US7590020B2 (en) 2009-09-15
DE102005059780B4 (de) 2009-08-13

Similar Documents

Publication Publication Date Title
KR100611505B1 (ko) 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
KR100732194B1 (ko) 메모리 모듈과 메모리 시스템 및 그 제어방법
US10424367B2 (en) Method and apparatus for decoding command operations for a semiconductor device
US7454586B2 (en) Memory device commands
US6981089B2 (en) Memory bus termination with memory unit having termination control
US8347005B2 (en) Memory controller with multi-protocol interface
JP5052842B2 (ja) ポイントツーポイントリンクを有するメモリシステム及び方法
US20050278495A1 (en) Hub, memory module, memory system and methods for reading and writing to the same
CN110377453A (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统
US20120213012A1 (en) Strobe apparatus, systems, and methods
EP1849161A2 (en) Register read for volatile memory
KR20150145465A (ko) 메모리 시스템 및 이의 동작 방법
TW201903783A (zh) 半導體記憶體裝置及其操作方法及記憶體系統
KR20140146469A (ko) 메모리 제어 시스템 및 이를 이용한 메모리 인터페이스 방법
KR20230032052A (ko) 메모리 컨트롤러 및 메모리 시스템
JP4786941B2 (ja) ハブ、メモリモジュール、及びメモリシステムとこれを通じた読み込み方法及び書き込み方法
JP2023543426A (ja) Ｄｒａｍのリフレッシュ管理リスト
US7697363B2 (en) Memory device having data input and output ports and memory module and memory system including the same
KR20220098947A (ko) 반도체 장치 및 이를 포함하는 전자 장치
KR102545175B1 (ko) 어드레스 테이블을 포함하는 메모리 장치, 및 메모리 컨트롤러의 동작 방법
EP4379561A1 (en) Memory system and operating method thereof
US20240184487A1 (en) Memory system and operating method thereof
KR100979109B1 (ko) 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈
US20070198764A1 (en) Semiconductor arrangement and method for operating a semiconductor arrangement
WO2022042054A1 (zh) 存储器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14