CN114610665A - 存储器扩展卡 - Google Patents

存储器扩展卡 Download PDF

Info

Publication number
CN114610665A
CN114610665A CN202111464743.0A CN202111464743A CN114610665A CN 114610665 A CN114610665 A CN 114610665A CN 202111464743 A CN202111464743 A CN 202111464743A CN 114610665 A CN114610665 A CN 114610665A
Authority
CN
China
Prior art keywords
memory
expansion card
memory expansion
controller
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111464743.0A
Other languages
English (en)
Inventor
B·基思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114610665A publication Critical patent/CN114610665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185—Mounting of expansion boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开包含与存储器扩展卡相关的设备和方法，所述存储器扩展卡相对于其它存储器解决方案适合于高速接口和低功耗。所述存储器扩展卡可具有管芯上错误校正码ECC电路系统，并且在一些实例中，具有相对于其它存储器解决方案管理大量易失性或非易失性存储器装置的附加板上电路系统、组件或能力。存储器扩展卡可具有控制器，所述控制器具有能够使用或根据位的数量(即，位宽度)来定义的主机接口，所述位的数量可以是八位。所述控制器可通过若干通道耦合到存储器装置，并且每一通道可具有所述接口的所述位宽度。

Description

存储器扩展卡
技术领域
本公开大体上涉及存储器装置，且更具体地涉及与高速计算链路附接存储器扩展卡相关的设备和方法。
背景技术
存储器装置通常作为计算机或其它电子装置中的内部半导体集成电路提供。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要功率来维持其数据，且尤其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在未通电时保持所存储的数据来提供持久数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等)。
存储器还用作各种电子应用的易失性和非易失性数据存储器。非易失性存储器可用于(例如)个人计算机、便携式存储棒、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器和其它电子装置中。存储器单元可布置成阵列，所述阵列用于存储器装置中。
发明内容
本公开的一方面涉及一种设备，其包括：存储器扩展卡，其具有：标准化宽度；标准化长度；非标准化厚度；以及散热器；其中所述散热器允许所述存储器扩展卡在比具有标准化厚度的标准化存储器扩展卡更大的额定功率下操作。
本公开的另一方面涉及一种设备，其包括：存储器扩展卡，其具有：标准化宽度；标准化长度；非标准化厚度；以及外壳；其中所述外壳允许所述存储器扩展卡在比具有标准化厚度的标准化存储器扩展卡更大的额定功率下操作。
本公开的另一方面涉及一种设备，其包括：电路板，其包含：控制器，其包含至少八位宽主机接口；以及八个存储器封装，其通过八个通道耦合至所述控制器；其中所述通道中的每一个为十六位宽；其中每个通道能够以每秒四千兆位操作；其中所述电路板在全带宽下消耗小于或等于9.5瓦特；并且其中所述电路板在85％的主机接口效率下消耗小于或等于8.8瓦特。
本公开的另一方面涉及一种设备，其包括：存储器扩展卡，其包含：控制器，其包含至少八位宽主机接口；以及十六个存储器封装，其通过十六个通道耦合至所述控制器；其中所述通道中的每一个为十六位宽；其中每个通道能够以每秒两千兆位操作；其中所述存储器扩展卡在全带宽下消耗小于或等于11.9瓦特；并且其中所述存储器扩展卡在85％的主机接口效率下消耗小于或等于11.3瓦特。
本公开的另一方面涉及一种设备，其包括：存储器扩展卡，其包含：控制器，其包含至少八位宽主机接口；以及三十六个存储器封装，每一存储器封装包含一个管芯，通过两个通道耦合到所述控制器；其中所述通道中的每一个为七十二位宽；其中每个通道能够以每秒四千兆位操作；并且其中所述存储器扩展卡在全带宽下消耗小于或等于27.7瓦特。
本公开的另一方面涉及一种设备，其包括：存储器扩展卡，其包含：控制器，其包含至少八位宽主机接口；以及三十六个存储器封装，每一存储器封装包含两个管芯，通过两个通道耦合到所述控制器；其中所述通道中的每一个为七十二位宽；其中每个通道能够以每秒四千兆位操作；并且其中所述存储器扩展卡在全带宽下消耗小于或等于35.2瓦特。
本公开的另一方面涉及一种设备，其包括：存储器扩展卡，其包含：控制器，其包含至少八位宽主机接口；以及八个存储器封装，其通过十六个通道耦合至所述控制器；其中所述通道中的每一个为八位宽；其中每个通道能够以每秒3.2千兆位操作；并且其中所述存储器扩展卡在全带宽下消耗小于或等于12.8瓦特。
本公开的另一方面涉及一种设备，其包括：存储器扩展卡，其包含：控制器，其包含至少八位宽主机接口；以及八个存储器封装，其通过八个通道耦合至所述控制器；其中所述通道中的每一个为八位宽；其中每个通道能够以每秒3.2千兆字节操作；并且其中所述存储器扩展卡在全带宽下消耗小于或等于6.8瓦特。
本公开的又一方面涉及一种设备，其包括：存储器扩展卡，其包含：控制器，其包含至少八位宽主机接口；以及十六个存储器封装，其通过十六个通道耦合至所述控制器；其中所述通道中的每一个为八位宽；其中每个通道能够以每秒3.2千兆位操作；并且其中所述存储器扩展卡在全带宽下消耗小于或等于13.6瓦特。
附图说明
图1是根据本公开的具有多通道串行操作和多级模式的存储器装置形式的设备的框图。
图2是根据本公开的存储器装置多通道并行/串行操作和多级模式形式的设备的框图。
图3是根据本公开的精细球栅阵列的框图。
图4A是描述根据本公开的存储器扩展卡的表。
图4B是图4A的存储器扩展卡的示意图。
图5是根据本公开的存储器扩展卡的自定义封装选项的透视图。
图6是根据本公开的存储器扩展卡的自定义封装选项的侧视图。
图7是根据本公开的具有八个通道的存储器扩展卡的框图。
图8是根据本公开的具有十六个通道的存储器扩展卡的框图。
图9是根据本公开的存储器扩展卡的控制器的框图。
图10是根据本公开的双列直插存储器模块配置的框图。
图11是根据本公开的FBGA的球分配的示意图。
图12是根据本公开的具有RDIMM等效存储器的存储器扩展卡的框图。
图13是根据本公开的具有十六个通道和八个封装的存储器扩展卡的框图。
图14是根据本公开的具有八个通道和八个封装的存储器扩展卡的框图。
图15是根据本公开的具有十六个通道和十六个封装的存储器扩展卡的框图。
图16是根据本公开在峰值带宽下对不同存储器扩展卡进行比较的曲线图。
图17是根据本公开在75％的CXL链路效率下对不同存储器扩展卡进行比较的曲线图。
图18是根据本公开的LP5刷新参数的表。
图19是根据本公开的DDR5刷新参数的表。
图20是根据本公开的DDR5刷新粒度参数的表。
图21是示出了根据本公开的从主机接口到存储器扩展卡上的存储器管芯的布线连接的复杂性的电路图。
图22A示出了根据本公开的存储器扩展卡的前侧的布局。
图22B示出了图22A所示的存储器扩展卡的背侧的布局。
图23A是示出了从主机接口到图22A所示的存储器扩展卡前侧上的存储器管芯的布线连接的复杂性的电路图。
图23B是示出了从主机接口到图22B所示的存储器扩展卡背侧上的存储器管芯的布线连接的复杂性的电路图。
图24A是根据本公开的存储器扩展卡的控制器的框图。
图24B是图24A所示的控制器的一部分的放大图。
图25是根据本公开的200球封装的框图。
图26是示出了存储器扩展卡对于不同布置和存储器类型可用的容量范围的表。
具体实施方式
本公开包含与高速计算链路(CXL)附接存储器扩展卡相关的设备和方法。CXL是设计用于加速下一代数据中心性能的高速中央处理单元(CPU)到装置和CPU到存储器的互连。CXL技术维持CPU存储器空间与所附接装置上的存储器之间的存储器一致性，其允许资源共享以获得较高性能、减少的软件堆栈复杂性和较低的总系统成本。所附接装置的实例包含图形处理单元(GPU)、现场可编程门阵列(FPGA)等。这允许用户简单地集中于目标工作量，而不是其加速器中的冗余存储器管理硬件。
CXL被设计为用于高速通信的工业开放标准接口，因为加速器越来越多地用于补充CPU以支持如人工智能和机器学习的新兴应用。CXL技术建立在高速外围组件互连(PCIe)基础结构上，从而利用PCIe物理和电接口来提供如输入/输出(I/O)协议、存储器协议(例如，最初允许主机与加速器共享存储器)和一致性接口等领域中的高级协议。表1提供了各种PCIe架构的性能的实例，其中GT是千兆传输，s是秒，Gb是千兆位，MB是兆字节，并且GB是千兆字节：
表1
PCIe架构 原始位速率 互连带宽 带宽通道方向 x16链路的总带宽
PCIe 1.1 2.5GT/s 2Gb/s ～250MB/s ～8GB/s
PCIe 2.0 5.0GT/s 4Gb/s ～500MB/s ～16GB/s
PCIe 3.0 8.0GT/s 8Gb/s ～1GB/s ～32GB/s
PCIe 4.0 16.0GT/s 16Gb/s ～2GB/s ～64GB/s
PCIe 5.0 32.0GT/s 32Gb/s ～4GB/s ～128GB/s
如本文所使用，除非内容另外明确指明，单数形式“一(a/an)”和“所述”包含单数和复数指示物。此外，词语“可以”在整个本申请中以许可意义(即，具有潜力、能够)使用，而不是以强制意义(即，必须)使用。术语“包含”及其派生词是指“包含但不限于”。术语“耦合”是指直接或间接连接。
如将了解的，可添加、交换和/或消除本文中各种实施例中所示的元件，以便提供本公开的若干附加实施例。另外，如将了解的，在附图中提供的元件的比例和相对标度旨在说明本发明的某些实施例，而不应当被认为是限制性的。
存储器扩展卡可以具有PCIe/CXL接口。存储器扩展卡的目标可以是提高或最大化存储器容量。存储器扩展卡可以具有管芯上错误校正码(ECC)电路系统以提高可靠性、可用性和可扩展性。ECC电路系统可以提供具有如循环冗余校验(CRC)的功能的错误检测和/或校正以增加可靠性。在至少一个实施例中，ECC电路系统可由存储器扩展卡的控制器管理。
存储器扩展卡的控制器可以实施为硬件、固件和/或软件。例如，控制器可以是耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)。因此，控制器可将来自命令/地址总线的命令和/或地址信号从主机中继到存储器装置。在一些实施例中，控制器可在将来自主机的命令和/或地址信号中继到存储器装置之前执行所述命令和/或地址信号的命令和/或地址转译。控制器可用与命令/地址总线在主机与存储器系统之间操作的协议相同或不同的协议来操作命令/地址总线。控制器可使用总线向存储器装置发送命令和/或地址信号、时钟信号、选择信号和其它相关信号。存储器装置可使用总线向控制器发送错误信号、复位信号和其它相关信号。因此，控制器为主机提供对存储器装置的存取。用于存储器装置的命令的实例包含用于存储器装置上的数据的读取命令、写入命令和擦除命令以及其它命令。存储器系统可包含单独的集成电路，或控制器和存储器装置两者可在同一集成电路上。
存储器可以以各种形式提供，例如多级、多通道、双列直插存储器模块(DIMM)，包含作为双数据速率(DDR)DRAM(例如DDR5(其在本文中可缩写为“D5”)、低功率DDR(LPDDR))、图形DDR DRAM(例如GDDR6)、RAM、ROM、SDRAM、PCRAM、RRAM、快闪存储器和三维交叉点等操作的存储器装置。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列，基于体电阻的变化来执行位存储。此外，与许多基于闪存的存储器相比，交叉点非易失性存储器可以执行原位写入操作，其中可以在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。
图1是根据本公开的具有多通道串行操作和多级模式的存储器装置形式的设备的框图。具体地，所示的存储器模块配置包含多通道x16串行操作模式和多级(x16 LP5模式)，用于控制器(ASIC)与各个存储器管芯(标记为“LP5Ma”)连接。LP5是指LPDDR5。每一存储器装置(例如，存储器扩展卡)具有32个存储器管芯。用于存储器装置的接口是PCIe5/CXL x8接口。
图2是根据本公开的存储器装置多通道并行/串行操作和多级模式形式的设备的框图。具体地，所示的存储器模块配置包含多通道x16并行/串行操作模式和多级(x8 LP5模式)，用于控制器(ASIC)与各个存储器管芯(标记为“LP5Mb”)连接。每一存储器装置(例如，存储器扩展卡)具有64个存储器管芯，堆叠成两层，每层32个。用于存储器装置的接口是PCIe5/CXL x8接口。
图3是根据本公开的精细球栅阵列(FBGA)的框图。具体地，FBGA是用于LPDDR5封装的分立封装。尽管所示的FBGA包含315个球，但实施例并不限于此。
图4A是描述根据本公开的存储器扩展卡的表。图4B是图4A的存储器扩展卡的示意图。存储器扩展卡与E1.S形状因子相符。存储器扩展卡可以包含印刷电路板(PCB)和固件，以支持面向高密度或高性能的热选项的不同分组。存储器扩展卡可以包含热插拔支持，并且可以在一个机架单元服务器中用于存储和计算。存储器扩展卡可以为至少PCIe4和PCIe5提供支持。存储器扩展卡可以具有标准化的宽度和长度(例如，根据存储网络工业协会/短形状因子)，但是可以具有任选的厚度。高密度存储器扩展卡可以在高密度选项中提供12瓦特(W)的额定功率。向存储器扩展卡添加散热器可允许以高密度选项提供16W的额定功率。添加对称外壳可以允许在高密度选项中提供20W的额定功率。高性能任选的不对称外壳可以允许其上的散热件，并且可以提供25W的额定功率。
根据本公开的至少一个实施例，存储器扩展卡可具有标准化宽度、标准化长度、非标准化厚度和散热器，所述散热器允许所述存储器扩展卡在比具有标准化厚度的标准化存储器扩展卡更大的额定功率下操作。
根据本公开的至少一个实施例，存储器扩展卡可具有标准化宽度、标准化长度、非标准化厚度和外壳，所述外壳允许所述存储器扩展卡在比具有标准化厚度的标准化存储器扩展卡更大的额定功率下操作。外壳可以是对称的，以提供中间额定功率。外壳可以是不对称的，以提供作为非标准化厚度的函数的额定功率(例如，其中较厚的存储器扩展卡提供较大的额定功率)。存储器扩展卡可以包含散热件，所述散热件允许所述存储器扩展卡在比没有所述散热件的所述存储器扩展卡更大的额定功率下操作。
图5是根据本公开的存储器扩展卡的自定义封装选项的透视图。图5所示的自定义封装选项是使用分块(shingle)堆叠实施的四管芯封装/四级封装。四管芯封装可使用四个芯片选择引脚。每个管芯可以类似于图3所示的FBGA。
图6是根据本公开的存储器扩展卡的自定义封装选项的侧视图。图6所示的自定义封装选项类似于图5所示的自定义封装选项，不同之处在于管芯是直接堆叠在彼此的顶部上。
图7是根据本公开的具有八个通道的存储器扩展卡的框图。存储器扩展卡具有多通道x16串行操作模式和4个级别。到存储器管芯的每个LP5通道可以以4GB/s运行。存储器可以在64GB/s的全带宽下消耗4.44W(以4000Mb/s的8个LP5通道)。控制器消耗约5W。因此，存储器扩展卡所使用的总功率小于或等于9.5W。在85％的CXL链路效率下，总功率下降到8.8W。存储器扩展卡的容量对于四管芯双层封装可以是128GB，或者对于8管芯双层封装可以是512GB。
在一些实施例中，虽然没有具体示出，但是存储器管芯可以放置在存储器扩展卡的背侧。例如，可将四个存储器管芯(或封装)放置在前侧上，并且可将四个存储器管芯(或封装)放置在背侧上。在此些实施例中，在前侧上使用四个通道(每个管芯/封装使用一个)，并且在背侧上使用四个通道(每个管芯/封装使用一个)。虽然可将存储器管芯放置在背侧上，但在一些实施例中，仅将一个ASIC放置在存储器扩展卡上(如所示在前侧上)。
根据本公开的至少一个实施例，存储器扩展卡可包含：控制器，所述控制器包含至少八位宽主机接口；和通过八个通道耦合到所述控制器的八个存储器封装。每个通道可以是十六位宽，并且能够以每秒四千兆位操作。存储器扩展卡可以在全带宽下消耗小于或等于9.5瓦特。例如，全带宽可以是每秒64千兆字节。存储器扩展卡在85％的主机接口效率下可消耗小于或等于8.8瓦特。存储器封装中的四个可位于存储器扩展卡的与控制器相同的一侧上，并且存储器封装中的四个可位于存储器扩展卡的与控制器相对的一侧上。主机接口可以符合CXL，通道可以符合LPDDR5，并且存储器扩展卡可以与E1.S形状因子相符。
图8是根据本公开的具有十六个通道的存储器扩展卡的框图。存储器扩展卡具有多通道x16串行操作模式和8个级别。到存储器管芯的每个LP5通道可以以2GB/s运行。存储器可以在64GB/s的全带宽下消耗4.44W(以2000Mb/s的16个LP5通道)。控制器消耗约7.5W。因此，存储器扩展卡所使用的总功率小于或等于11.9W。在85％的CXL链路效率下，总功率下降到11.3W。存储器扩展卡的容量对于四管芯双层封装可以是256GB，或者对于8管芯双层封装可以是1太字节(TB)。
在一些实施例中，虽然没有具体示出，但是存储器管芯可以放置在存储器扩展卡的背侧。例如，可将八个存储器管芯(或封装)放置在前侧上，并且可将八个存储器管芯(或封装)放置在背侧上。在此些实施例中，在前侧上使用八个通道(每个管芯/封装使用一个)，并且在背侧上使用八个通道(每个管芯/封装使用一个)。虽然可将存储器管芯放置在背侧上，但在一些实施例中，仅将一个ASIC放置在存储器扩展卡上(如所示在前侧上)。
每个主机读取/写入请求可以由单个管芯服务。在一些实施例中，主机读取/写入请求大小可以是64B。每个通道可以独立于其它通道操作。控制器驱动的冗余、可用性和可缩放性特征可以适应通道的独立特性。有利的是，本文所述的存储器扩展卡为其性能能力提供相对低的功率消耗。
根据本公开的至少一个实施例，存储器扩展卡可包含：控制器，所述控制器包含至少八位宽主机接口；和通过十六个通道耦合到所述控制器的十六个存储器封装。每个通道可以是十六位宽，并且能够以每秒两千兆位操作。存储器扩展卡可以在全带宽下消耗小于或等于11.9瓦特。例如，全带宽可以是每秒64千兆字节。存储器扩展卡在85％的主机接口效率下可消耗小于或等于11.3瓦特。存储器封装中的八个可位于存储器扩展卡的与控制器相同的一侧上，并且存储器封装中的八个可位于存储器扩展卡的与控制器相对的一侧上。主机接口可以符合CXL，通道可以符合LPDDR5，并且存储器扩展卡可以与E1.S形状因子相符。
图9是根据本公开的存储器扩展卡的控制器的框图。控制器基于PCIe5物理层(PHY)和LPDDR5 PHY。控制器接口可以包含例如具有8个传输通道和8个接收通道的一个CXL(PCIe5)链路。存储器可以与8个LPDDR5管芯/封装和16个通道连接。控制器可以包含用于时钟(CLK)、串行存在接口(SPI)、内置集成电路(I2C)、联合测试行动组(JTAG)和/或通用输入/输出(GPIO)的接口。在至少一个实施例中，控制器可具有至少780个引脚。
图10是根据本公开的DIMM配置的框图。在至少一个实施例中，DIMM可以是64GBDDR5 2级注册DIMM(RDIMM)。DIMM的功率在38GB/s(4800Mb/s)时可以是12W。存储器(例如，DRAM)的功率可以是9W。
图11是根据本公开的FBGA的球分配的示意图。在一些实施例中，FBGA可以包含78个球，然而实施例并不限于此。图11所示的FBGA对应于图12所示的存储器管芯。
图12是根据本公开的具有RDIMM等效存储器的存储器扩展卡的框图。存储器扩展卡具有双D5 9×4RDIMM等效存储器。在第一配置中，存储器扩展卡提供64Gb的容量，而在第二配置中，存储器扩展卡提供256GB的容量。D5通道可以以4Gb/s运行。在包含一个存储器级别的实施例中，存储器以64GB/s消耗16.7W。在包含两个存储器级别的实施例中，存储器以64GB/s消耗24.2W。控制器消耗约7.5W或11W。
根据本公开的至少一个实施例，存储器扩展卡可包含：控制器，所述控制器包含至少八位宽主机接口；和三十六个存储器封装，每一存储器封装包含一个管芯，所述管芯通过两个通道耦合到所述控制器。每个通道可以是七十二位宽并且能够以每秒四千兆比特操作。存储器扩展卡可以在全带宽下消耗小于或等于27.7瓦特。存储器封装中的十八个可位于存储器扩展卡的与控制器相同的一侧上，并且存储器封装中的十八个可位于存储器扩展卡的与控制器相对的一侧上。主机接口可以符合CXL，并且存储器扩展卡可以与E1.S形状因子相符。
在一些实施例中，尽管没有具体示出，存储器级别可以放置在单或双级封装中的存储器扩展卡的背侧。例如，可以提供36个单或双管芯封装(包含36至72个管芯)。存储器扩展卡可以包含2x72 D5通道(例如，具有x36子通道前侧和x36子通道背侧)。虽然可将存储器管芯放置在背侧上，但在一些实施例中，仅将一个ASIC放置在存储器扩展卡上(如所示在前侧上)。两个寄存器时钟驱动器(RCD)可以放置在与控制器(ASIC)相对的背侧。
根据本公开的至少一个实施例，存储器扩展卡可包含：控制器，所述控制器包含至少八位宽主机接口；和三十六个存储器封装，每一存储器封装包含两个管芯，所述管芯通过两个通道耦合到所述控制器。每个通道可以是七十二位宽并且能够以每秒四千兆比特操作。存储器扩展卡可以在全带宽下消耗小于或等于35.2瓦特。存储器封装中的十八个可位于存储器扩展卡的与控制器相同的一侧上，并且存储器封装中的十八个可位于存储器扩展卡的与控制器相对的一侧上。主机接口可以符合CXL，并且存储器扩展卡可以与E1.S形状因子相符。
图13是根据本公开的具有十六个通道和八个封装的存储器扩展卡的框图。存储器扩展卡具有多通道x8串行操作模式和两个级别。到存储器管芯的每个D4(其是DDR4的缩写)通道可以以3.2Gb/s运行。存储器可以在51.2GB/s的全带宽下消耗12.75W。可实现的带宽可以是约25.6GB/s。控制器消耗约15W。存储器扩展卡的容量可以是总共1TB和750GB，对于四管芯双通道封装可寻址。
在一些实施例中，虽然没有具体示出，但是存储器管芯可以放置在存储器扩展卡的背侧。例如，可将四个存储器管芯(或封装)放置在前侧上，并且可将四个存储器管芯(或封装)放置在背侧上。在此些实施例中，在前侧上使用八个通道(每个管芯/封装使用两个)，并且在背侧上使用八个通道(每个管芯/封装使用两个)。虽然可将存储器管芯放置在背侧上，但在一些实施例中，仅将一个ASIC放置在存储器扩展卡上(如所示在前侧上)。
根据本公开的至少一个实施例，存储器扩展卡可包含：控制器，所述控制器包含至少八位宽主机接口；和通过十六个通道耦合到所述控制器的八个存储器封装。每个通道可以是八位宽，并且能够以每秒3.2千兆位操作。存储器扩展卡可以在全带宽下消耗小于或等于12.8瓦特。例如，全带宽可以是每秒51.2千兆字节。存储器封装中的四个可位于存储器扩展卡的与控制器相同的一侧上，并且存储器封装中的四个可位于存储器扩展卡的与控制器相对的一侧上。主机接口可以符合CXL，通道可以符合LPDDR5，并且存储器扩展卡可以与E1.S形状因子相符。
图14是根据本公开的具有八个通道和八个封装的存储器扩展卡的框图。存储器扩展卡具有多通道x8串行操作模式和两个级别。到存储器管芯的每个D4通道可以以3.2Gb/s运行。存储器可以在25.6GB/s的全带宽下消耗6.76W。控制器消耗约15W。对于四管芯单通道封装，存储器扩展卡的容量可以是总共512GB。
在一些实施例中，虽然没有具体示出，但是存储器管芯可以放置在存储器扩展卡的背侧。例如，可将四个存储器管芯(或封装)放置在前侧上，并且可将四个存储器管芯(或封装)放置在背侧上。在此些实施例中，在前侧上使用四个通道(每个管芯/封装使用一个)，并且在背侧上使用四个通道(每个管芯/封装使用一个)。虽然可将存储器管芯放置在背侧上，但在一些实施例中，仅将一个ASIC放置在存储器扩展卡上(如所示在前侧上)。
根据本公开的至少一个实施例，存储器扩展卡可包含：控制器，所述控制器包含至少八位宽主机接口；和通过八个通道耦合到所述控制器的八个存储器封装。每个通道可以是八位宽，并且能够以每秒3.2千兆位操作。存储器扩展卡可以在全带宽下消耗小于或等于6.8瓦特。例如，全带宽可以是每秒25.6千兆字节。存储器封装中的四个可位于存储器扩展卡的与控制器相同的一侧上，并且存储器封装中的四个可位于存储器扩展卡的与控制器相对的一侧上。主机接口可以符合CXL，通道可以符合LPDDR5，并且存储器扩展卡可以与E1.S形状因子相符。
图15是根据本公开的具有十六个通道和十六个封装的存储器扩展卡的框图。存储器扩展卡具有多通道x8串行操作模式和两个级别。到存储器管芯的每个D4通道可以以3.2GB/s运行。存储器可以在51.2GB/s的全带宽下消耗13.52W。控制器消耗约15W。对于双管芯单通道封装，存储器扩展卡的容量可以是总共1TB。
在一些实施例中，虽然没有具体示出，但是存储器管芯可以放置在存储器扩展卡的背侧。例如，可将八个存储器管芯(或封装)放置在前侧上，并且可将八个存储器管芯(或封装)放置在背侧上。在此些实施例中，在前侧上使用八个通道(每个管芯/封装使用一个)，并且在背侧上使用八个通道(每个管芯/封装使用一个)。虽然可将存储器管芯放置在背侧上，但在一些实施例中，仅将一个ASIC放置在存储器扩展卡上(如所示在前侧上)。
根据本公开的至少一个实施例，存储器扩展卡可包含：控制器，所述控制器包含至少八位宽主机接口；和通过十六个通道耦合到所述控制器的十六个存储器封装。每个通道可以是八位宽，并且能够以每秒3.2千兆位操作。存储器扩展卡可以在全带宽下消耗小于或等于13.6瓦特。例如，全带宽可以是每秒51.2千兆字节。存储器封装中的八个可位于存储器扩展卡的与控制器相同的一侧上，并且存储器封装中的八个可位于存储器扩展卡的与控制器相对的一侧上。主机接口可以符合CXL，通道可以符合LPDDR5，并且存储器扩展卡可以与E1.S形状因子相符。
图16是根据本公开在峰值带宽下对不同存储器扩展卡进行比较的曲线图。表2根据本公开在峰值带宽下对不同存储器扩展卡进行了比较。
表2
<u>技术</u> <u>配置</u> <u>容量</u> <u>MP</u> <u>CP</u> <u>TP</u> <u>BW</u> <u>计数</u> <u>密度</u>
LP5Mb A 2048 4.4 7.5 11.9 64 256 64
LP5b A 1024 2.51 7.5 10.0 64 256 32
LP5Ma B 128 4.4 5 9.4 64 32 32
D5b C 96 16.7 11 27.7 64 36 24
LP5a B 64 2.35 5 7.4 64 32 16
D5a C 64 16.7 11 27.7 64 36 16
D5b D 384 27.5 11 38.5 64 160 24
D5c D 512 27.5 11 38.5 64 160 32
D5b E 1536 120.8 CPU 120.8 358.4 640 24
D5c E 2048 120.8 CPU 120.8 358.4 640 32
标记为“技术”的列为技术类型。标记为“配置”的列为配置。A为16 LP5 8级2Gb/s。B为8 LP5四级4 Gb/s。C为2 RDIMM等效1级4Gb/s。D为2 10x4 RDIMM 2DPC 4Gb/s。E为810x4 RDIMM 2DPC 5.6Gb/s。标记为“容量”的列是以GB为单位的卡容量。标记为“MP”的列是以W为单位的存储器功率。标记为“CP”的列是以W为单位的控制器功率。标记为“TP”的列是以W为单位的总功率。标记为“BW”的列是以GB/s为单位的峰值存储器带宽。标记为“计数”的列是管芯计数。标记为“密度”的列是管芯密度。
图17是根据本公开在75％的CXL链路效率下对不同存储器扩展卡进行比较的曲线图。表3根据本公开在75％的CXL链路效率下对不同存储器扩展卡进行了比较。表列和配置定义类似于表2的那些表列和配置定义。
表3
Figure BDA0003390875220000111
Figure BDA0003390875220000121
图16和图17中的曲线图示出了在垂直轴上消耗的总功耗和在水平轴上增加的卡容量。因此，希望将结果置于曲线图的最右边和最底部。曲线图和表中列出的存储器对应于上述存储器。
图18是根据本公开的LP5刷新参数的表。该表用于支持全存储体或每存储体刷新操作的16存储体架构。在数据中心应用中，16毫秒(ms)刷新窗口可用于大于85摄氏度的温度。在一些实施例中，可以每16ms执行8192个刷新命令。刷新间隔可以是1.95微秒(μs)。对于16Gb，全存储体的刷新周期时间(tRFCab)可以是约380纳秒(ns)。对于16Gb，每存储体刷新周期时间(tRFCpb)可以是约140ns。全存储体刷新冲突的概率约为19.5％(380ns/1.95μs)。每存储体刷新冲突的概率约为7.2％(140ns/1.95μs)。存储体冲突影响可以小于或等于60ns。
图19是根据本公开的DDR5刷新参数的表。图20是根据本公开的DDR5刷新粒度参数的表。该表用于支持全存储体或同一存储体刷新的32存储体架构。在数据中心应用中，16毫秒(ms)刷新窗口可用于大于85摄氏度的温度。在一些实施例中，可以每16ms执行8192个刷新命令。刷新间隔可以是1.95微秒(μs)。对于16Gb，刷新周期时间(tRFC1)可以是295ns。全存储体刷新冲突的概率可以是约15％(295ns/1.95μs)。存储体冲突影响可以小于或等于47ns。
图21是示出了根据本公开的从主机接口到存储器扩展卡上的存储器管芯的布线连接的复杂性的电路图。
图22A示出了根据本公开的存储器扩展卡的前侧的布局。图22B示出了图22A所示的存储器扩展卡的背侧的布局。标记为“A”和“B”的区域示出了由边界围绕的两个不同的通道，该边界示出了封装的范围。实例包含具有10个信号层的20层堆叠中的16个通道。存储器包含8个封装，其中4个在前侧，而4个在背侧。每个封装有2个通道，总共有16个通道。每个存储器管芯可以具有具有8个芯片选择和9个命令/地址引脚的200个球。每个命令/地址引脚可以独立地路由，而在通道之间没有总线连接。
图23A是示出了从主机接口到图22A所示的存储器扩展卡前侧上的存储器管芯的布线连接的复杂性的电路图。图23B是示出了从主机接口到图22B所示的存储器扩展卡背侧上的存储器管芯的布线连接的复杂性的电路图。
图24A是根据本公开的存储器扩展卡的控制器的框图。图24B是图24A所示的控制器的一部分的放大图。例如，控制器可以具有37x37球矩阵。控制器可包含16个通道球组，每组5x11个球。控制器可以包含具有46个信号的55个球的模式。控制器可以包含每个通道的9个电源/地线，用于信号分离。可以优化控制器以匹配存储器扩展卡的布局。可以针对清洁路线优化通道块引出线。
图25是根据本公开的200球封装的框图。球封装包含2个通道x16，并且具有8个管芯封装能力。球封装能够为4.266Gb/s，但是例如可以在2Gb/s下操作。球封装可包含9个命令/地址引脚和8个芯片选择引脚。
图26是示出了存储器扩展卡对于不同布置和存储器类型可用的容量范围的表。
实施例可以包含有形机器可读存储媒体(也称为计算机可读媒体)，在所述可读存储媒体上存储有一或多个指令集或体现在本文中描述的方法或功能中的任一或多个的软件。在一些实施例中，存储器装置或处理装置构成机器可读媒体。术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”包含能够存储或编码指令集的任何媒体，所述指令集用于由机器执行并使得机器执行本公开的方法中的任一或多个。术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
尽管本文中已说明和描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所示的特定实施例。本公开旨在涵盖本公开的各种实施例的修改或变化。应理解，以上描述是以说明性方式而非限制性方式进行的。在阅读以上描述后，以上实施例的组合和本文中未具体描述的其它实施例对于本领域的技术人员将是显而易见的。本公开的各种实施例的范围包含其中使用以上结构和方法的其它应用。因此，应参考所附权利要求书以及此权利要求书所赋予的等效物的全部范围来确定本公开的各种实施例的范围。
在前述详细描述中，出于精简本公开的目的，将各种特征一起组合在单个实施例中。本公开的这种方法不应被解释为反映以下意图：本公开的所公开实施例必须使用比每项权利要求中明确记载的更多的特征。相反，如所附权利要求书中所反映，发明主题在于少于单个公开实施例的全部特征。因此，所附权利要求书据此并入到详细描述中，其中每项权利要求独立地作为单独的实施例。

Claims (31)

1.一种设备，其包括：
存储器扩展卡，其具有：
标准化宽度；
标准化长度；
非标准化厚度；以及
散热器；
其中所述散热器允许所述存储器扩展卡在比具有标准化厚度的标准化存储器扩展卡更大的额定功率下操作。
2.一种设备，其包括：
存储器扩展卡，其具有：
标准化宽度；
标准化长度；
非标准化厚度；以及
外壳；
其中所述外壳允许所述存储器扩展卡在比具有标准化厚度的标准化存储器扩展卡更大的额定功率下操作。
3.根据权利要求2所述的设备，其中所述外壳是对称的；并且
其中所述额定功率包括中间额定功率。
4.根据权利要求2所述的设备，其中所述外壳是不对称的；并且
其中所述额定功率是所述非标准化厚度的函数。
5.根据权利要求4所述的设备，其中所述存储器扩展卡包含散热件，所述散热件允许所述存储器扩展卡在比没有所述散热件的所述存储器扩展卡更大的额定功率下操作。
6.一种设备，其包括：
电路板，其包含：
控制器，其包含至少八位宽主机接口；以及
八个存储器封装，其通过八个通道耦合至所述控制器；
其中所述通道中的每一个为十六位宽；
其中每个通道能够以每秒四千兆位操作；
其中所述电路板在全带宽下消耗小于或等于9.5瓦特；并且
其中所述电路板在85％的主机接口效率下消耗小于或等于8.8瓦特。
7.根据权利要求6所述的设备，其中所述存储器封装中的四个位于所述电路板的与所述控制器相同的一侧上；并且
其中所述存储器封装中的四个位于所述电路板的与所述控制器相对的一侧上。
8.根据权利要求6所述的设备，其中所述全带宽至少为每秒64千兆字节。
9.根据权利要求6至8中任一项所述的设备，其中所述主机接口符合CXL；
其中所述通道符合LPDDR5；并且
其中所述电路板与E1.S形状因子相符。
10.一种设备，其包括：
存储器扩展卡，其包含：
控制器，其包含至少八位宽主机接口；以及
十六个存储器封装，其通过十六个通道耦合至所述控制器；
其中所述通道中的每一个为十六位宽；
其中每个通道能够以每秒两千兆位操作；
其中所述存储器扩展卡在全带宽下消耗小于或等于11.9瓦特；并且
其中所述存储器扩展卡在85％的主机接口效率下消耗小于或等于11.3瓦特。
11.根据权利要求10所述的设备，其中所述存储器封装中的八个位于所述存储器扩展卡的与所述控制器相同的一侧上；并且
其中所述存储器封装中的八个位于所述存储器扩展卡的与所述控制器相对的一侧上。
12.根据权利要求10所述的设备，其中所述全带宽至少为每秒64千兆字节。
13.根据权利要求10至12中任一项所述的设备，其中所述主机接口符合CXL；
其中所述通道符合LPDDR5；并且
其中所述存储器扩展卡与E1.S形状因子相符。
14.一种设备，其包括：
存储器扩展卡，其包含：
控制器，其包含至少八位宽主机接口；以及
三十六个存储器封装，每一存储器封装包含一个管芯，通过两个通道耦合到所述控制器；
其中所述通道中的每一个为七十二位宽；
其中每个通道能够以每秒四千兆位操作；并且
其中所述存储器扩展卡在全带宽下消耗小于或等于27.7瓦特。
15.根据权利要求14所述的设备，其中所述存储器封装中的十八个位于所述存储器扩展卡的与所述控制器相同的一侧上；并且
其中所述存储器封装中的十八个位于所述存储器扩展卡的与所述控制器相对的一侧上。
16.根据权利要求14至15中任一项所述的设备，其中所述主机接口符合CXL；并且
其中所述存储器扩展卡与E1.S形状因子相符。
17.一种设备，其包括：
存储器扩展卡，其包含：
控制器，其包含至少八位宽主机接口；以及
三十六个存储器封装，每一存储器封装包含两个管芯，通过两个通道耦合到所述控制器；
其中所述通道中的每一个为七十二位宽；
其中每个通道能够以每秒四千兆位操作；并且
其中所述存储器扩展卡在全带宽下消耗小于或等于35.2瓦特。
18.根据权利要求17所述的设备，其中所述存储器封装中的十八个位于所述存储器扩展卡的与所述控制器相同的一侧上；并且
其中所述存储器封装中的十八个位于所述存储器扩展卡的与所述控制器相对的一侧上。
19.根据权利要求17至18中任一项所述的设备，其中所述主机接口符合CXL；并且
其中所述存储器扩展卡与E1.S形状因子相符。
20.一种设备，其包括：
存储器扩展卡，其包含：
控制器，其包含至少八位宽主机接口；以及
八个存储器封装，其通过十六个通道耦合至所述控制器；
其中所述通道中的每一个为八位宽；
其中每个通道能够以每秒3.2千兆位操作；并且
其中所述存储器扩展卡在全带宽下消耗小于或等于12.8瓦特。
21.根据权利要求20所述的设备，其中所述存储器封装中的四个位于所述存储器扩展卡的与所述控制器相同的一侧上；并且
其中所述存储器封装中的四个位于所述存储器扩展卡的与所述控制器相对的一侧上。
22.根据权利要求20所述的设备，其中所述全带宽至少为每秒51.2千兆字节。
23.根据权利要求20至22中任一项所述的设备，其中所述主机接口符合CXL；并且
其中所述存储器扩展卡与E1.S形状因子相符。
24.一种设备，其包括：
存储器扩展卡，其包含：
控制器，其包含至少八位宽主机接口；以及
八个存储器封装，其通过八个通道耦合至所述控制器；
其中所述通道中的每一个为八位宽；
其中每个通道能够以每秒3.2千兆字节操作；并且
其中所述存储器扩展卡在全带宽下消耗小于或等于6.8瓦特。
25.根据权利要求24所述的设备，其中所述存储器封装中的四个位于所述存储器扩展卡的与所述控制器相同的一侧上；并且
其中所述存储器封装中的四个位于所述存储器扩展卡的与所述控制器相对的一侧上。
26.根据权利要求25所述的设备，其中所述全带宽至少为每秒25.6千兆字节。
27.根据权利要求24至26中任一项所述的设备，其中所述主机接口符合CXL；并且
其中所述存储器扩展卡与E1.S形状因子相符。
28.一种设备，其包括：
存储器扩展卡，其包含：
控制器，其包含至少八位宽主机接口；以及
十六个存储器封装，其通过十六个通道耦合至所述控制器；
其中所述通道中的每一个为八位宽；
其中每个通道能够以每秒3.2千兆位操作；并且
其中所述存储器扩展卡在全带宽下消耗小于或等于13.6瓦特。
29.根据权利要求28所述的设备，其中所述存储器封装中的八个位于所述存储器扩展卡的与所述控制器相同的一侧上；并且
其中所述存储器封装中的八个位于所述存储器扩展卡的与所述控制器相对的一侧上。
30.根据权利要求28所述的设备，其中所述全带宽至少为每秒51.2千兆字节。
31.根据权利要求28至30中任一项所述的设备，其中所述主机接口符合CXL；并且
其中所述存储器扩展卡与E1.S形状因子相符。
CN202111464743.0A 2020-12-03 2021-12-03 存储器扩展卡 Pending CN114610665A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063121039P 2020-12-03 2020-12-03
US63/121,039 2020-12-03

Publications (1)

Publication Number Publication Date
CN114610665A true CN114610665A (zh) 2022-06-10

Family

ID=81848943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111464743.0A Pending CN114610665A (zh) 2020-12-03 2021-12-03 存储器扩展卡

Country Status (2)

Country Link
US (1) US11983059B2 (zh)
CN (1) CN114610665A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114610665A (zh) * 2020-12-03 2022-06-10 美光科技公司 存储器扩展卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2621700A1 (fr) * 1987-10-09 1989-04-14 Barras Provence Carte prolongatrice pour tester des cartes electroniques a forte concentration de composants generateurs d'une puissance calorifique elevee
US6532152B1 (en) * 1998-11-16 2003-03-11 Intermec Ip Corp. Ruggedized hand held computer
US7002797B1 (en) * 2003-11-17 2006-02-21 Nvidia Corporation Noise-reducing blower structure
US10398032B1 (en) * 2018-03-23 2019-08-27 Amazon Technologies, Inc. Modular expansion card bus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0606112B1 (en) * 1992-09-17 2001-10-31 Kabushiki Kaisha Toshiba Compact electronic apparatus
US8274792B2 (en) * 2005-09-06 2012-09-25 Beyond Blades Ltd. 3-dimensional multi-layered modular computer architecture
US9229887B2 (en) * 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US8917571B2 (en) * 2013-01-02 2014-12-23 Oracle International Corporation Configurable-width memory channels for stacked memory structures
CN105027092B (zh) * 2013-03-27 2018-01-30 株式会社日立制作所 具有sdram接口的dram、混合闪存存储器模块
US9361973B2 (en) * 2013-10-28 2016-06-07 Cypress Semiconductor Corporation Multi-channel, multi-bank memory with wide data input/output
KR102215826B1 (ko) * 2014-12-22 2021-02-16 삼성전자주식회사 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
US10146711B2 (en) * 2016-01-11 2018-12-04 Intel Corporation Techniques to access or operate a dual in-line memory module via multiple data channels
US11500576B2 (en) * 2017-08-26 2022-11-15 Entrantech Inc. Apparatus and architecture of non-volatile memory module in parallel configuration
US10998291B2 (en) * 2018-05-07 2021-05-04 Micron Technology, Inc. Channel routing for memory devices
US11386004B2 (en) * 2019-02-22 2022-07-12 Micron Technology, Inc. Memory device interface and method
US11678444B2 (en) * 2019-05-15 2023-06-13 Intel Corporation Loading mechanism with integrated heatsink
US11797229B2 (en) * 2020-07-02 2023-10-24 Micron Technology, Inc. Multiple register clock driver loaded memory subsystem
CN114610665A (zh) * 2020-12-03 2022-06-10 美光科技公司 存储器扩展卡
KR20220098947A (ko) * 2021-01-05 2022-07-12 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2621700A1 (fr) * 1987-10-09 1989-04-14 Barras Provence Carte prolongatrice pour tester des cartes electroniques a forte concentration de composants generateurs d'une puissance calorifique elevee
US6532152B1 (en) * 1998-11-16 2003-03-11 Intermec Ip Corp. Ruggedized hand held computer
US7002797B1 (en) * 2003-11-17 2006-02-21 Nvidia Corporation Noise-reducing blower structure
US10398032B1 (en) * 2018-03-23 2019-08-27 Amazon Technologies, Inc. Modular expansion card bus

Also Published As

Publication number Publication date
US20220179463A1 (en) 2022-06-09
US11983059B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
US11043258B2 (en) Memory system topologies including a memory die stack
US20220129382A1 (en) Memory Circuit and Cache Circuit Configuration
US10025737B2 (en) Interface for storage device access over memory bus
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
KR101429869B1 (ko) 메모리 회로 시스템 및 방법
EP3370152A1 (en) Integrated error checking and correction (ecc) in memory devices with fixed bandwidth interfaces
US9569144B2 (en) DRAM with SDRAM interface, and hybrid flash memory module
US8917571B2 (en) Configurable-width memory channels for stacked memory structures
US11636885B2 (en) Memory device for supporting new command input scheme and method of operating the same
US11599458B2 (en) Stacked memory device and operating method thereof
KR20210094446A (ko) 신규 커맨드 입력 방식을 지원하는 메모리 장치 및 그것의 동작 방법
CN114610665A (zh) 存储器扩展卡
US20230410890A1 (en) Memory System Topologies Including A Memory Die Stack
US20240028531A1 (en) Dynamic switch for memory devices
CN112650439B (zh) Mram-nand控制器及其数据写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination