CN114443520A - 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术 - Google Patents

用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术 Download PDF

Info

Publication number
CN114443520A
CN114443520A CN202111548889.3A CN202111548889A CN114443520A CN 114443520 A CN114443520 A CN 114443520A CN 202111548889 A CN202111548889 A CN 202111548889A CN 114443520 A CN114443520 A CN 114443520A
Authority
CN
China
Prior art keywords
memory
command
address
memory device
dimm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111548889.3A
Other languages
English (en)
Inventor
G.弗吉斯
K.S.拜因斯
B.纳尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114443520A publication Critical patent/CN114443520A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

示例包括用于在存储器装置处镜像命令/地址或解译命令/地址逻辑的技术。位于双列直插式存储器模块（DIMM）上的存储器装置可以包括具有逻辑的电路，所述逻辑能够接收命令/地址信号，并基于存储器装置的一个或多个短接引脚来镜像命令/地址或解译命令/地址信号中指示的命令/地址逻辑。

Description

用于在存储器装置镜像命令/地址或解译命令/地址逻辑的 技术
相关案例
本申请要求2016年9月15日提交的美国专利No.15/266991，标题为“用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术”在35 U.S.C §365（c）下的优先权，其进而要求2016年3月5日提交的美国临时申请No.62/304212，标题为“用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术”的优先权的权益。这些文档的整体公开为了所有目的通过引用而被结合在本文中。
技术领域
本文描述的示例通常涉及双列直插式存储器模块（DIMM）上的存储器装置。
背景技术
与计算平台或系统（诸如配置为服务器的那些计算平台或系统）耦合的存储器模块可以包括双列直插式存储器模块（DIMM）。DIMM可以包括各种类型的存储器，包括易失性或非易失性类型的存储器。随着存储器技术已经进步到包括具有越来越高密度的存储器单元，DIMM的存储器容量也已相当大地增加。而且，对于访问要写入到DIMM中所包括的存储器或从其读取的数据的数据速率的进步使得大量数据能够在需要访问的请求方和DIMM中包括的存储器装置之间流动。较高的数据速率可能导致传送到在DIMM所包括的存储器/从其传送的信号的增加的频率。
附图说明
图1示出了示例系统。
图2示出了双列直插式存储器模块（DIMM）的示例第一部分。
图3示出了DIMM的示例第二部分。
图4示出了示例引脚图。
图5示出了示例存储器装置逻辑。
图6示出了示例设备。
图7示出了示例第一逻辑流程。
图8示出了示例第一逻辑流程。
图9示出了示例存储介质。
图10示出了示例计算平台。
具体实施方式
如由本公开所设想的，对于访问要被写入到在DIMM的存储器或存储器装置或从其读取的数据的较高数据速率可导致传送到在DIMM的存储器装置/从其传送的信号的增加的频率。可以实现用于改进信号完整性以及节省功率以包括命令/地址信号镜像或反转（inversion）的技术。
在一些示例中，当DIMM的相对侧上的存储器装置之间的互连分支线（stub）被最小化或做得尽可能短时，经由增加的频率来传送数据的存储器总线可以执行得最好。一些现有DIMM可以使用特殊的“镜像”封装或者承受长分支线和关联的次优信号布线。其它DIMM可以通过不使用不同镜像的封装来处置这。而是，这些其它DIMM可以针对存储器装置的引脚来执行命令/地址的镜像，所述引脚可以在不改变功能性的情况下被交换。例如，可以纯粹用于地址位的引脚。例如，用于命令位的引脚可不被交换。对于针对命令/地址信号的反转的这种类型的交换可能发生相同的情况。这可以相当大地限制可用于镜像的引脚的数量。
而且，在当前计算系统如何通过在DIMM的存储器装置来实现反转的一些示例中，存储器控制器可在初始化期间使用多个命令周期。可以正常发布第一周期，并且第二周期可以在逻辑反转的情况下发布相同命令的副本。这可能对主机存储器控制器施加非常复杂的要求来翻转或反转位。
图1示出了系统100。如图1中所示的，在一些示例中，系统100包括耦合到DIMM120-1至120-n的主机110，其中“n”是具有大于2的值的任何正整数。对于这些示例，DIMM120-1至120-n可以经由一个或多个通道140-1至140-n而被耦合到主机110。如图1中所示的，主机110可以包括操作系统（OS）114、一个或多个应用（（一个或多个）App）116和电路112。电路112可以包括与存储器控制器113耦合的一个或多个处理元件111（例如，处理器或处理器核）。主机110可以包括但不限于个人计算机、桌上型计算机、膝上型计算机、平板计算机、服务器、服务器阵列或服务器场、web服务器、网络服务器、因特网服务器、工作站、小型计算机、大型计算机、超级计算机、网络装备、web装备、分布式计算系统、多处理器系统、基于处理器的系统、或其组合。
在一些示例中，如图1中所示的，DIMM 120-1至120-n可以包括相应的存储器管芯或装置120-1至120-n。存储器装置120-1至120-n可以包括各种类型的易失性和/或非易失性存储器。易失性存储器可以包括但不限于随机存取存储器（RAM）、动态RAM（D-RAM）、双倍数据速率同步动态RAM（DDR SDRAM）、静态随机存取存储器（SRAM）、晶闸管RAM（T-RAM）或零电容器RAM（Z-RAM）。非易失性存储器可以包括但不限于非易失性类型的存储器（诸如字节或块可寻址的3维（3-D）交叉点存储器）。存储器装置120-1至120-n的这些块可寻址或可字节寻址非易失性类型的存储器可包括但不限于使用硫族化物相变材料（例如，硫族化物玻璃）的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器（PCM）、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器、或自旋转移矩MRAM（STT-MRAM）、或上面的任何的组合、或其它非易失性存储器类型。
根据一些示例，包括易失性和/或非易失性类型的存储器的存储器装置122-1至122-n可以根据多种存储器技术（诸如正开发的与DIMM关联的新技术，其包括但不限于DDR5（DDR版本5，当前由JEDEC讨论）、LPDDR5（LPDDR版本5，当前由JEDEC讨论）、HBM2（HBM版本2，当前由JEDEC讨论），和/或基于此类规范的衍生物或扩展的其它新技术）而操作。存储器装置122-1至122-n也可以根据其它存储器技术（诸如但不限于DDR4（双倍数据速率（DDR）版本4，由JEDEC在2012年9月公布初始规范）、LPDDR4（低功率双倍数据速率（LPDDR）版本4，JESD209-4，由JEDEC在2014年8月最初公布）、WIO2（宽I/O 2（WideIO2），JESD229-2，由JEDEC在2014年8月最初公布）、HBM（高带宽存储器DRAM，JESD235，由JEDEC在2013年10月最初公布），和/或基于这些规范的衍生物或扩展的其它技术）而操作。
根据一些示例，DIMM 120-1至120-n可以被设计成用作注册的DIMM（RDIMM）、负载减少的DIMM（LRDIMM）、低功率DIMM（LPDIMM）、全缓冲的DIMM（FB-DIMM）、未缓冲的DIMM（UDIMM）、或小外形（small outline）（SODIMM）。示例不限于仅这些DIMM设计。
在一些示例中，在DIMM 120-1至120-n的存储器装置122-1至122-n可以包括易失性或非易失性存储器的类型的全部或组合。例如，在DIMM 120-1的存储器装置122-1可以包括前侧或第一侧上的易失性存储器（例如，DRAM），并且可以包括背侧或第二侧上的非易失性存储器（例如，3D交叉点存储器）。在其它示例中，混合DIMM可以包括用于DIMM 120-1的任一侧上的存储器装置122-1的非易失性和易失性类型的存储器的组合。在其它示例中，所有存储器装置122-1可以是易失性类型的存储器或非易失性类型的存储器。在一些示例中，多个通道可以与在DIMM上维持的存储器装置耦合，并且在一些示例中，分离的通道可以被布线到不同的非易失性/易失性类型和/或群组的存储器装置。例如，到包括非易失性存储器的存储器装置的第一通道和到包括易失性存储器的存储器装置的第二通道。在其它示例中，第一通道可以被布线到DIMM的第一侧上的存储器装置，并且第二通道被布线到DIMM的第二侧上的存储器装置。示例不限于可以如何将多个通道布线到被包括在单个DIMM上的存储器装置的以上示例。
图2示出了示例DIMM部分200。在一些示例中，DIMM部分200示出了双边存储器模块组合件可以如何在印刷电路板（PCB）203的相对侧上具有存储器装置或管芯201和202并且共享对于命令/地址总线A和B的公共地址总线。对于这些示例，存储器装置201上的引脚212和214变成对于公共命令/地址总线A和B的存储器装置202上的引脚222和224的镜像图像。
在一些示例中，PCT 203的任一侧上的镜像的或相同的引脚之间的连接导致的分支线（由图2中的字母A和B所描绘），可能消耗PCB布线资源并且可能影响总线频率缩放。如下面更多描述的，用于实现镜像的技术可以减少此分支线的长度。然而，DIMM部分200示出了在未实现镜像时的示例。
图3示出了示例DIMM部分300。在一些示例中，命令/地址信号可以在目标存储器装置处被交换，使得命令/地址信号可以在PCB 303的相对侧上的存储器装置之间是一致的。因此，可以共享通过PCB 303的公共通孔，如图3中所示的。现在，诸如命令/地址A的命令/地址信号可被连接到存储器装置320的引脚322，并且还可被连接到存储器装置310的引脚312，以在这些存储器装置之间形成最短路径或分支线（其被布线通过PCB 303）。如下面更多描述的，可以在给定存储器装置上利用短接引脚（strap pin）来指示给定命令/地址引脚已被镜像。例如，在引脚322处经由命令/地址A所接收的命令/地址信号中指示的到存储器装置320的第一命令/地址可以是在引脚312处到存储器装置310的第二命令/地址的镜像，或反之亦然。
根据一些示例，DIMM可以使用在寄存器缓冲器（未示出）的电路或逻辑来产生命令/地址总线的附加副本以减少总线负载。对于这些示例，在寄存器缓冲器的逻辑和/或电路可以使从寄存器缓冲器路由到DIMM上的存储器装置的多个总线段传播命令/地址信号。所传播的命令/地址信号可以指示具有相对于彼此反转的逻辑级别的相应命令/地址逻辑。在这些传播的命令/地址信号中指示的逻辑级别的反转可以改进功率效率和信号完整性。然而，在存储器装置和/或在寄存器缓冲器的电路和/或逻辑需要知道命令/地址信号中指示的命令/地址逻辑已被反转。在一些示例中，可以利用另一短接引脚或位，使得在寄存器缓冲器的存储器装置和/或逻辑可以取消反转（un-invert）命令/地址信号中指示的命令/地址逻辑，以用于正确的命令/地址逻辑解译。
图4示出了示例引脚图400。在一些示例中，引脚图400可以用于具有被包括在DIMM上的DRAM的存储器装置。对于这些示例，框F2（镜像）和G2（CAI）中的引脚图400中指示的短接引脚可指示存储器装置是否应镜像命令/地址信号中指示的命令/地址和/或将接收到的命令/地址信号中指示的命令/地址逻辑解译为被反转。
根据一些示例，根据引脚图400设计的目标存储器装置的MIRROR引脚（F2）可被连接到功率引脚，诸如输出存储漏极功率电压（VDDQ）引脚（例如H1）。对于这些示例，目标存储器装置可以内部将偶数编号的命令/地址（CA）与下一更高的相应奇数编号的CA进行交换，以便将给定CA镜像到目标存储器装置。用于根据引脚图400来镜像给定CA的示例交换对可以包括将CA2与CA3（不是CA1）进行交换、将CA4与CA5（不是CA3）进行交换、将CA6与CA7（不是CA5）进行交换等。在一些示例中，MIRROR引脚可被绑定或连接到接地引脚，诸如VSSQ引脚（例如，G1）（如果不要求或不需要CA交换的话）。
在一些示例中，在CAI（命令地址反转）引脚被连接到VDDQ（例如，H1）的情况下，被设计成使用诸如引脚图400的引脚图的存储器装置可内部反转在接收的命令/地址信号（例如，从寄存器缓冲器所路由的）中指示的命令/地址逻辑级别。根据一些示例，如果命令/地址逻辑要不被解译为被反转，则CAI引脚可被连接或绑定到诸如VSSQ引脚（例如，H1）的接地引脚。
MIRROR和CAI的两个独立短接引脚可以允许四种不同的组合，其可以包括[无镜像，无反转]、[无镜像，反转]、[镜像，无反转]或[镜像，反转]。
图5示出了示例存储器装置逻辑500。在一些示例中，如图5中所示的，可以基于MIRROR的短接引脚501或CAI的短接引脚502中的一个或两个是否已被连接到功率/VDDQ引脚（产生1）或连接到接地/VSSQ引脚（产生0）来激活存储器装置逻辑500的电路。如图5中所示的，如果从短接引脚501产生逻辑1，则包括存储器装置逻辑500的存储器装置可以经由使用复用器530来翻转通过（命令/地址CA0至CA13的）CMD/ADD引脚510接收的命令/地址信号。而且，如果从短接引脚502产生逻辑1，则包括存储器装置逻辑500的存储器装置可以经由使用XOR门520来反转通过（命令/地址CA0至CA13的）CMD/ADD引脚510接收的命令/地址信号中指示的命令/地址逻辑。
图6示出了设备600的示例框图。尽管图6中示出的设备600在某个拓扑中具有有限数量的元件，但是可以领会，设备600可以如对于给定实现所期望的在备选拓扑中包括更多或更少的元件。
设备600可以由电路620支持，电路620被维持在或位于经由一个或多个通道与主机耦合的DIMM上的存储器装置处。电路620可被布置成执行一个或多个软件或固件实现的组件或逻辑622-a。值得注意的是，如本文使用的“a”和“b”和“c”以及类似的指示符意图是表示任何正整数的变量。因此，例如，如果实现设置a=3的值，则组件或逻辑622-a的软件或固件的完整集合可以包括组件或逻辑622-1或622-2。所呈现的示例不限于此上下文并且通篇使用的不同变量可以表示相同或不同的整数值。而且，这些‘组件’或“逻辑”可以是存储在计算机可读介质中的软件/固件，并且尽管在图6中将组件示出为分立框，但这不将这些组件限制于不同计算机可读介质组件（例如，单独的存储器等）中的存储装置。
根据一些示例，电路620可以包括处理器或处理器电路。处理器或处理器电路可以是各种商业上可用处理器中的任一种，包括但不限于AMD® Athlon®、Duron®和Opteron®处理器；ARM®应用，嵌入式和安全处理器；IBM®和Motorola® DragonBall®和PowerPC®处理器；IBM和Sony® Cell处理器；Intel® Atom®、Celeron®、Core（2）Duo®、Corei3、Core i5、Core i7、Itanium®、Pentium®、Xeon®、Xeon Phi®和XScale®处理器；以及类似的处理器。根据一些示例，电路620还可以是专用集成电路（ASIC），并且至少一些组件或逻辑622-a可被实现为ASIC的硬件元件。
根据一些示例，设备600可以包括镜像逻辑622-1。镜像逻辑622-1可以由电路620来执行以接收指示到可以包括设备600的目标存储器装置的第一命令/地址的第一命令/地址信号。目标存储器装置可以位于DIMM的第一侧上。命令/地址信号可被包括在要镜像的CMD/ADD 605中。镜像逻辑622-1然后可以镜像第一命令/地址，使得命令/地址信号中指示的第一命令/地址是到DIMM的第二侧上的存储器装置的第二命令/地址的镜像。镜像命令/地址可被包括在镜像的CMD/ADD 630中。
在一些示例中，设备600还可以包括反转逻辑622-2。反转逻辑622-2可以由电路620来执行以在包括设备600的存储器装置处接收命令/地址信号。反转逻辑622-2可以基于存储器装置的短接引脚来确定由命令/地址信号指示的命令/地址逻辑是否已被反转并然后基于所述确定来解译由命令/地址信号指示的命令/地址逻辑。反转的命令/地址逻辑可被包括在CMD/ADD信号610中，并且解译的命令/地址逻辑可被包括在解译的CMD/ADD逻辑635中。
图7示出了示例逻辑流程700。如图7中所示的，第一逻辑流程包括逻辑流程700。逻辑流程700可以表示由本文描述的一个或多个逻辑、特征或装置（诸如，设备700）所执行的一些或全部操作。更具体地，逻辑流程700可以由镜像逻辑622-1来实现。
根据一些示例，在框702，逻辑流程700可以接收指示到DIMM的第一侧上的目标存储器装置的第一命令/地址的命令/地址信号。对于这些示例，镜像逻辑622-1可以接收命令/地址信号。
在一些示例中，在框704，逻辑流程700可以基于目标存储器装置的短接引脚来确定要被镜像的、在命令/地址信号中指示的第一命令/地址。对于这些示例，镜像逻辑622-2可以进行此确定。
根据一些示例，在框706，逻辑流程700可以将第一命令/地址镜像到目标存储器装置，使得命令/地址信号中指示的第一命令/地址是到DIMM的第二侧上的非目标存储器装置的第二命令/地址的镜像。对于这些示例，镜像逻辑622-1可以将第一命令/地址镜像到目标存储器装置。
图8示出了示例逻辑流程800。如图8中所示的，第一逻辑流程包括逻辑流程800。逻辑流程800可以表示由本文描述的一个或多个逻辑、特征或装置（诸如，设备800）所执行的一些或全部操作。更具体地，逻辑流程800可以由反转逻辑622-1来实现。
根据一些示例，在框802，逻辑流程800可以在DIMM上的存储器装置接收命令/地址信号。对于这些示例，反转逻辑622-1可以接收命令/地址信号。
在一些示例中，在框804，逻辑流程800可以基于存储器装置的短接引脚来确定由命令/地址信号指示的命令/地址逻辑是否已被反转。对于这些示例，反转逻辑822-2可以确定命令/地址逻辑是否已被反转。
根据一些示例，在框806，逻辑流程800可以基于命令/地址信号中指示的命令/地址逻辑已被反转的确定来解译由命令/地址信号指示的命令/地址逻辑。对于这些示例，反转逻辑822-2可以基于所述确定来解译命令/地址逻辑。
图9示出了示例存储介质900。如图9中所示的，第一存储介质包括存储介质900。存储介质900可以包括制品。在一些示例中，存储介质900可以包括任何非暂态计算机可读介质或机器可读介质，诸如光、磁或半导体存储装置。存储介质900可以存储各种类型的计算机可执行指令，诸如用于实现逻辑流程700或800的指令。计算机可读或机器可读存储介质的示例可以包括能够存储电子数据的任何有形介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写或可重写存储器等等。计算机可执行指令的示例可以包括任何适合类型的代码，诸如源代码、编译代码、解译代码、可执行代码、静态代码、动态代码、面向对象代码、可视代码等等。示例不限于此上下文。
图10示出了示例计算平台1000。在一些示例中，如图10中所示的，计算平台1000可以包括存储器系统1030、处理组件1040、其它平台组件1050或通信接口1060。根据一些示例，计算平台1000可以在计算装置中被实现。
根据一些示例，存储器系统1030可以包括控制器1032和一个或多个存储器装置1034。对于这些示例，驻留在或位于控制器1032处的逻辑和/或特征可以执行设备600的至少一些处理操作或逻辑并且可以包括存储介质（其包括存储介质1000）。此外，一个或多个存储器装置1034可以包括类似类型的易失性或非易失性存储器（未示出），其在上面针对图1-3中所示的存储器装置122、210、220、310或320描述。在一些示例中，控制器1032可以是与一个或多个存储器装置1034相同的管芯的一部分。在其它示例中，控制器1032和一个或多个存储器装置1034可以位于与处理器相同的管芯或集成电路上（例如，包括在处理组件1040中）。在又其它示例中，控制器1032可以在与一个或多个存储器装置1034耦合或在其上的单独管芯或集成电路中。
根据一些示例，处理组件1040可以包括各种硬件元件、软件元件或两者的组合。硬件元件的示例可以包括装置、逻辑装置、组件、处理器、微处理器、电路、处理器电路、电路元件（例如，晶体管、电阻器、电容器、电感器等等）、集成电路、ASIC、可编程逻辑装置（PLD）、数字信号处理器（DSP）、FPGA /可编程逻辑、存储器单元、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片集等等。软件元件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任何组合。如对于给定示例所期望的，确定是否使用硬件元件和/或软件元件实现示例可以根据任何数量的因素而变化，所述因素是诸如期望的计算速率、功率级别、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它设计或性能约束。
在一些示例中，其它平台组件1050可以包括常见计算元件，诸如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片集、控制器、外设、接口、振荡器、定时装置、视频卡、音频卡、多媒体I/O组件（例如，数字显示器）、功率供应等等。与其它平台组件1050或存储系统1030关联的存储器单元的示例可以包括但不限于，以一个或多个较高速存储器单元的形式的各种类型的计算机可读和机器可读存储介质，诸如只读存储器（ROM）、RAM、DRAM、DDR DRAM、同步DRAM（SDRAM）、DDR SDRAM、SRAM、可编程ROM（PROM）、EPROM、EEPROM、闪速存储器、铁电存储器、SONOS存储器、聚合物存储器（例如铁电聚合物存储器）、纳米线、FeTRAM或FeRAM、奥氏存储器、相变存储器、忆阻器、STT-MRAM、磁卡或光卡、以及适合用于存储信息的任何其它类型的存储介质。
在一些示例中，通信接口1060可以包括用于支持通信接口的逻辑和/或特征。对于这些示例，通信接口1060可以包括一个或多个通信接口，其根据各种通信协议或标准进行操作以通过直接或网络通信链路进行通信。直接通信可以经由使用一个或多个行业标准（包括后代和变体）中描述的通信协议或标准（诸如与SMBus规范、PCIe规范、NVMe规范、SATA规范、SAS规范或USB规范关联的标准）通过直接接口而发生。网络通信可以经由使用通信协议或标准（诸如由IEEE公布的一个或多个以太网标准中所描述的那些标准）通过网络接口而发生。例如，一种此类以太网标准可以包括2012年12月发布的IEEE 802.3-2012、“带有冲突检测的载波侦听多路存取（CSMA/CD）存取方法和物理层规范”（“Carrier senseMultiple access with Collision Detection （CSMA/CD） Access Method and PhysicalLayer Specifications”）（下文称为“IEEE 802.3”）。
计算平台1000可以是计算装置的一部分，所述计算装置可以是例如用户设备、计算机、个人计算机（PC）、桌上型计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、智能手机、嵌入式电子装置、游戏控制台、服务器、服务器阵列或服务器农场、web服务器、网络服务器、因特网服务器、工作站、小型计算机、大型机计算机、超级计算机、网络装备、web装备、分布式计算系统、多处理器系统、基于处理器的系统、或其组合。相应地，如适合地期望的，可以在计算平台1000的各种实施例中包括或省略本文描述的计算平台1000的功能和/或特定配置。
可以使用分立电路、ASIC、逻辑门和/或单芯片架构的任何组合来实现计算平台1000的组件和特征。此外，计算平台1000的特征可以在适合适当的情况下使用微控制器、可编程逻辑阵列和/或微处理器或前述的任何组合来实现。注意到，硬件、固件和/或软件元件可以在本文中共同称为或独立称为“逻辑”、“电路（circuit或circuitry）”。
至少一个示例的一个或多个方面可以由存储在至少一个机器可读介质上的表示性指令来实现，所述表示性指令表示处理器内的各种逻辑，所述逻辑当由机器、计算装置或系统读时，使机器、计算装置或系统制造逻辑以执行本文描述的技术。此类表示可以存储在有形的机器可读介质上并且被供应给各种客户或制作设施以加载到实际制造逻辑或处理器的制造机器中。
可以使用硬件元件、软件元件或两者的组合来实现各种示例。在一些示例中，硬件元件可以包括装置、组件、处理器、微处理器、电路、电路元件（例如，晶体管、电阻器、电容器、电感器等等）、集成电路、ASIC、PLD、DSP、FPGA、存储器单元、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片集等等。在一些示例中，软件元件可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任何组合。如对于给定示例所期望的，确定是否使用硬件元件和/或软件元件实现示例可以根据任何数量的因素而变化，例如期望的计算速率、功率级别、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它设计或性能约束。
一些示例可以包括制品或至少一种计算机可读介质。计算机可读介质可以包括用于存储逻辑的非暂态存储介质。在一些示例中，非暂态存储介质可以包括能够存储电子数据的一种或多种类型的计算机可读存储介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写或可重写的存储器，等等。在一些示例中，逻辑可以包括各种软件元件，诸如软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任何组合。
根据一些示例，计算机可读介质可以包括用于存储或维护指令的非暂态存储介质，所述指令在由机器、计算装置或系统执行时使机器、计算装置或系统根据所描述的示例执行方法和/或操作。指令可以包括任何适合类型的代码（诸如源代码、编译代码、解译代码、可执行代码、静态代码、动态代码等等）。可以根据预定义的计算机语言、方式或语法来实现指令，以用于指示机器、计算装置或系统执行某个功能。可以使用任何适合的高级、低级、面向对象、可视、编译和/或解译的编程语言来实现指令。
可以使用表达“在一个示例中”或“示例”连同其衍生词来描述一些示例。这些术语意味着联系所述示例描述的具体特征、结构或特性被包括在至少一个示例中。在说明书中各种位置中的短语“在一个示例中”的出现不一定全部指相同的示例。
可以使用表达“耦合”和“连接”连同其衍生词来描述一些示例。这些术语不一定意图作为彼此的同义词。例如，使用术语“连接”和/或“耦合”的描述可以指示两个或更多个元件彼此直接物理或电接触。然而，术语“耦合”还可以意味着两个或更多个元件彼此不直接接触，但还仍然彼此协作或交互。
以下示例涉及本文公开的技术的附加示例。
示例1. 一种示例设备，可以包括：DIMM的第一侧上的存储器装置的电路。所述电路可以包括逻辑，所述逻辑的至少一部分是硬件，所述逻辑可以接收指示到所述目标存储器装置的第一命令/地址的命令/地址信号。所述逻辑还可以基于所述存储器装置的短接引脚来确定要镜像所述命令/地址信号中指示的所述第一命令/地址。所述逻辑还可以将所述第一命令/地址镜像到所述存储器装置，使得所述命令/地址信号中指示的所述第一命令/地址是到所述DIMM的第二侧上的存储器装置的第二命令/地址的镜像。
示例2. 如示例1所述的设备，用于将所述第一命令/地址镜像到所述目标存储器装置的所述逻辑可以包括用于将到所述目标存储器装置的相应偶数编号的命令/地址与到所述目标存储器装置的相应下一更高奇数编号的命令/地址进行交换的逻辑。
示例3. 如示例1所述的设备，用于基于所述短接引脚来确定所述命令/地址信号中指示的所述第一命令/地址是所述第二命令/地址的所述镜像的所述逻辑包括用于确定所述短接引脚被连接到所述目标存储器装置的功率引脚的逻辑。
示例4. 如示例3所述的设备，所述功率引脚包括VDDQ引脚。
示例5. 如示例1所述的设备，所述DIMM可以是RDIMM、LPDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例6. 如示例1所述的设备，所述存储器装置可以包括非易失性存储器或易失性存储器。
示例7. 如示例6所述的设备，所述易失性存储器可以是DRAM。
示例8. 如示例6所述的设备，所述非易失性存储器可以是三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级PCM、电阻存储器、奥式存储器、纳米线存储器、FeTRAM、结合忆阻器技术的MRAM存储器、或STT-MRAM。
示例9. 一种示例方法，可以包括：由DIMM的第一侧上的目标存储器装置处的电路来接收指示到所述目标存储器装置的第一命令/地址的命令/地址信号。所述方法还可以包括基于所述目标存储器装置的短接引脚来确定要镜像所述命令/地址信号中指示的所述第一命令/地址。所述方法还可以包括将所述第一命令/地址镜像到所述目标存储器装置，使得所述命令/地址信号中指示的所述第一命令/地址是到所述DIMM的第二侧上的非目标存储器装置的第二命令/地址的镜像。
示例10. 如示例9所述的方法，将所述第一命令/地址镜像到所述目标存储器装置可以包括将到所述目标存储器装置的相应偶数编号的命令/地址与到所述目标存储器装置的相应下一更高奇数编号的命令/地址进行交换。
示例11. 如示例9所述的方法，基于所述短接引脚来确定所述命令/地址信号中指示的所述第一命令/地址是所述第二命令/地址的所述镜像可以包括所述短接引脚被连接到所述目标存储器装置的功率引脚。
示例12. 如示例11所述的方法，所述功率引脚可以是VDDQ引脚。
示例13. 如示例9所述的方法，所述DIMM可以是RDIMM、LPDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例14. 如示例9所述的方法，所述存储器装置可以包括非易失性存储器或易失性存储器。
示例15. 如示例14所述的方法，所述易失性存储器可以是DRAM。
示例16. 如示例14所述的方法，所述非易失性存储器可以是三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级PCM、电阻存储器、奥式存储器、纳米线存储器、FeTRAM、结合忆阻器技术的MRAM存储器、或STT-MRAM。
示例17. 示例至少一种机器可读介质，可以包括多个指令，所述指令响应于由系统执行可以使所述系统实行根据示例9至16中任一项的方法。
示例18. 一种示例设备，可以包括用于执行示例9至16中任一项的所述方法的部件。
示例19. 一种示例设备，可以包括DIMM的第一侧上的存储器装置的电路，所述电路包括逻辑，所述逻辑的至少一部分可以是硬件，所述逻辑可以接收命令/地址信号。所述逻辑还可以基于所述存储器装置的短接引脚来确定由所述命令/地址信号指示的命令/地址逻辑是否已被反转。所述逻辑还可以基于所述确定来解译由所述命令/地址信号指示的所述命令/地址逻辑。
示例20. 如示例19所述的设备，所述逻辑可以基于所述短接引脚被连接到所述目标存储器装置的功率引脚，确定所述命令/地址信号指示所述命令/地址逻辑已被反转。
示例21. 如示例20所述的设备，所述功率引脚可以是VDDQ引脚。
示例22. 如示例19所述的设备，由所述命令/地址信号指示的所述命令/地址逻辑可以由所述DIMM的寄存器缓冲器的电路所反转。
示例23. 如示例19所述的设备，所述DIMM可以是RDIMM、LPDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例24. 如示例19所述的设备，所述存储器装置可以包括非易失性存储器或易失性存储器。
示例25. 如示例24所述的设备，所述易失性存储器可以是DRAM。
示例26. 如示例24所述的设备，所述非易失性存储器可以是三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级PCM、电阻存储器、奥式存储器、纳米线存储器、FeTRAM、结合忆阻器技术的MRAM存储器、或STT-MRAM。
示例27. 一种示例方法，包括可以包括由DIMM上的目标存储器装置来接收命令/地址信号。所述方法还可以包括基于所述存储器装置的短接引脚来确定由所述命令/地址信号指示的命令/地址逻辑是否已被反转。所述方法还可以包括基于所述确定来解译由所述命令/地址信号指示的所述命令/地址逻辑。
示例28. 如示例27所述的方法，还可以包括基于所述短接引脚被连接到所述目标存储器装置的功率引脚，确定所述命令/地址信号指示所述命令/地址逻辑已被反转。
示例29. 如示例28所述的方法，所述功率引脚可以是VDDQ引脚。
示例30. 如示例27所述的方法，由所述命令/地址信号指示的所述命令/地址逻辑可以已由所述DIMM的寄存器缓冲器的电路所反转。
示例31. 如示例27所述的方法，所述DIMM可以是RDIMM、LPDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例32. 如示例27所述的方法，所述存储器装置可以包括非易失性存储器或易失性存储器。
示例33. 如示例32所述的方法，所述易失性存储器可以是DRAM。
示例34. 如示例32所述的方法，所述非易失性存储器可以是三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级PCM、电阻存储器、奥式存储器、纳米线存储器、FeTRAM、结合忆阻器技术的MRAM存储器、或STT-MRAM。
示例35. 示例至少一种机器可读介质，可以包括多个指令，所述指令响应于由系统执行可以使所述系统实行根据示例27至34中任一项的方法。
示例36. 一种示例设备，可以包括用于执行示例27至34中任一项的所述方法的部件。
示例37. 一种示例系统，可以包括DIMM，所述DIMM包括第一侧上的一个或多个第一存储器装置和第二侧上的一个或多个第二存储器装置。所述系统还可以包括来自所述一个或多个第一存储器装置之中的存储器装置，所述存储器装置具有第一短接引脚并且包括逻辑，所述逻辑的至少一部分可以是硬件。对于这些示例，所述逻辑可以接收第一命令/地址信号，所述信号指示以所述存储器装置为目标的第一命令/地址。所述逻辑还可以确定所述第一短接引脚是否被连接到功率引脚。所述逻辑还可以基于所述确定来镜像以所述存储器装置为目标的所述第一命令/地址，使得所述第一命令/地址信号中指示的所述第一命令/地址是到来自所述DIMM的所述第二侧上的所述一个或多个第二存储器装置之中的存储器装置的第二命令/地址的镜像。
示例38. 如示例37所述的系统，用于将所述第一命令/地址镜像到来自第一一个或多个存储器装置之中的所述存储器装置的逻辑可以包括将到来自第一一个或多个存储器装置之中的所述存储器装置的相应偶数编号的命令/地址与到来自第一一个或多个存储器装置之中的所述存储器装置的相应下一更高奇数编号的命令/地址进行交换的逻辑。
示例39. 如示例37所述的系统，所述功率引脚可以是VDDQ引脚。
示例40. 如示例37所述的系统，来自所述一个或多个第一存储器装置之中的所述存储器装置可以具有第二短接引脚。对于这些示例，所述存储器装置还可以包括逻辑，所述逻辑可以接收第二命令/地址信号，并基于所述第二短接引脚被连接到与所述第一短接引脚被连接到的功率引脚相同或不同的功率引脚来解译由所述第二命令/地址信号指示的命令/地址逻辑，使得由所述第二命令/地址信号指示的所述命令/地址逻辑被解译为被反转。
示例41. 如示例40所述的系统，与所述第一短接引脚被连接到的功率引脚相同或不同的功率引脚可以是相同或不同的VDDQ引脚。
示例42. 如示例40所述的系统，由所述第二命令/地址信号指示的所述命令/地址逻辑可以已由所述DIMM的寄存器缓冲器的电路所反转。
示例43. 如示例37所述的系统，所述DIMM可以是RDIMM、LPDIMM、LRDIMM、FB-DIMM、UDIMM或SODIMM。
示例44. 如示例37所述的系统，所述存储器装置可以包括非易失性存储器或易失性存储器。
示例45. 如示例44所述的系统，所述易失性存储器可以是DRAM。
示例46. 如示例44所述的系统，所述非易失性存储器可以是三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级PCM、电阻存储器、奥式存储器、纳米线存储器、FeTRAM、结合忆阻器技术的MRAM存储器、或STT-MRAM。
强调的是，提供本公开的摘要以符合37 C.F.R.章节1.72（b），其要求将允许读者快速确定技术公开的性质的摘要。其通过以下理解而被主张：它将不用于解译或限制示例的范围或含义。此外，在前面的具体实施方式中，可以看出，为了简化本公开的目的，各种特征在单个示例中被聚集在一起。公开的此方法不要被解译为反映所要求保护的示例要求比每个示例中明确叙述的特征更多特征的意图。而是，如随附示例所反映的，发明主题在于少于单个公开示例的所有特征。因此，以下示例由此结合在具体实施方式中，其中每个示例独立作为单独的示例。在随附示例中，术语“包括”和“其中”分别用作相应术语“包括”和“其中”的普通英语同义词。此外，术语“第一”、“第二”、“第三”等等仅仅用作标签，并且不意图对其对象施加数字要求。
尽管用对结构特征和/或方法动作特定的语言描述了本主题，但要理解，随附示例中定义的主题不一定限于上面描述的特定特征或动作。而是，公开了上面描述的特定特征和动作作为实现权利要求的示例形式。

Claims (22)

1.一种存储器装置，包括：
短接引脚；
功率引脚；以及
电路，所述电路用于
接收指示指向所述存储器装置的第一命令/地址的命令/地址信号；
基于连接到所述功率引脚的所述短接引脚来确定要镜像在所述命令/地址信号中指示的所述第一命令/地址；以及
镜像所述第一命令/地址，使得在所述命令/地址信号中指示的所述第一命令/地址是指向第二存储器装置的第二命令/地址的镜像。
2.如权利要求1所述的存储器装置，用于镜像所述第一命令/地址的所述电路包括用于将指向所述存储器装置的偶数编号的命令/地址与指向所述第二存储器装置的相应下一更高奇数编号的命令/地址进行交换的电路。
3.如权利要求1所述的存储器装置，所述功率引脚包括输出存储漏极功率电压（VDDQ）引脚。
4.如权利要求1所述的存储器装置，包括位于双列直插式存储器模块（DIMM）的第一侧上的所述存储器装置和位于所述DIMM的第二侧上的所述第二存储器装置。
5.如权利要求4所述的存储器装置，所述DIMM包括注册的DIMM（RDIMM）、低功率DIMM（LPDIMM）、负载减少的DIMM（LRDIMM）、全缓冲的DIMM（FB-DIMM）、未缓冲的DIMM（UDIMM）或小外形DIMM（SODIMM）。
6.如权利要求1所述的存储器装置，包括所述存储器装置，所述存储器装置将包括非易失性存储器或易失性存储器。
7.如权利要求6所述的存储器装置，所述易失性存储器包括动态随机存取存储器（DRAM）。
8.如权利要求6所述的存储器装置，所述非易失性存储器包括三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器（PCM）、电阻存储器、奥式存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器，或自旋转移矩MRAM（STT-MRAM）。
9.一种位于双列直插式存储器模块（DIMM）上的存储器装置，所述存储器装置包括：
短接引脚；
功率引脚；以及
电路，所述电路用于
接收命令/地址信号；
基于连接到所述功率引脚的所述短接引脚来确定由所述命令/地址信号指示的命令/地址逻辑级别已被反转；以及
基于所述确定来解译由所述命令/地址信号指示的所述命令/地址逻辑级别。
10.如权利要求9所述的存储器装置，所述功率引脚包括输出存储漏极功率电压（VDDQ）引脚。
11.如权利要求9所述的存储器装置，所述短接引脚包括命令&地址反转（CAI）引脚。
12.如权利要求9所述的存储器装置，包括由所述命令/地址信号指示的所述命令/地址逻辑级别由所述DIMM的寄存器缓冲器的电路所反转了。
13.如权利要求9所述的存储器装置，所述DIMM包括注册的DIMM（RDIMM）、低功率DIMM（LPDIMM）、负载减少的DIMM（LRDIMM）、全缓冲的DIMM（FB-DIMM）、未缓冲的DIMM（UDIMM）或小外形DIMM（SODIMM）。
14.如权利要求9所述的存储器装置，包括所述存储器装置，所述存储器装置将包括非易失性存储器或易失性存储器，所述易失性存储器包括动态随机存取存储器（DRAM），所述非易失性存储器包括三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器（PCM）、电阻存储器、奥式存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器，或自旋转移矩MRAM（STT-MRAM）。
15.一种系统，包括：
双列直插式存储器模块（DIMM），所述双列直插式存储器模块（DIMM）包括第一侧上的一个或多个第一存储器装置和第二侧上的一个或多个第二存储器装置；以及
来自所述一个或多个第一存储器装置之中的存储器装置，所述存储器装置具有第一短接引脚和功率引脚，所述存储器装置包括电路，所述电路用于：
接收第一命令/地址信号，所述信号指示指向所述存储器装置的第一命令/地址；
基于连接到所述功率引脚的所述第一短接引脚来确定要镜像在所述第一命令/地址信号中指示的所述第一命令/地址；以及
镜像以所述存储器装置为目标的所述第一命令/地址，使得所述第一命令/地址信号中指示的所述第一命令/地址是到来自所述DIMM的所述第二侧上的所述一个或多个第二存储器装置之中的第二存储器装置的第二命令/地址的镜像。
16.如权利要求15所述的系统，用于镜像所述第一命令/地址的所述电路包括用于将到所述存储器装置的相应偶数编号的命令/地址与到所述第二存储器装置的相应下一更高奇数编号的命令/地址进行交换的电路。
17.如权利要求15所述的系统，所述功率引脚包括输出存储漏极功率电压（VDDQ）引脚。
18.如权利要求16所述的系统，包括具有第二短接引脚的所述存储器装置，所述电路用于：
接收第二命令/地址信号；以及
基于所述第二短接引脚被连接到与所述第一短接引脚被连接到的所述存储器装置的功率引脚相同或不同的功率引脚来解译由所述第二命令/地址信号指示的命令/地址逻辑级别，使得由所述第二命令/地址信号指示的所述命令/地址逻辑级别被解译为被反转。
19.如权利要求18所述的系统，与所述第一短接引脚被连接到的功率引脚相同或不同的所述功率引脚包括所述存储器装置的相同或不同的输出存储漏极功率电压（VDDQ）引脚。
20.如权利要求18所述的系统，包括由所述第二命令/地址信号指示的所述命令/地址逻辑级别由所述DIMM的寄存器缓冲器的电路反转了。
21.如权利要求15所述的系统，所述DIMM包括注册的DIMM（RDIMM）、低功率DIMM（LPDIMM）、负载减少的DIMM（LRDIMM）、全缓冲的DIMM（FB-DIMM）、未缓冲的DIMM（UDIMM）、或小外形DIMM（SODIMM）。
22.如权利要求15所述的系统，包括所述存储器装置，所述存储器装置将包括非易失性存储器或易失性存储器，所述易失性存储器包括动态随机存取存储器（DRAM），所述非易失性存储器包括三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器（PCM）、电阻存储器、奥式存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器，或自旋转移矩MRAM（STT-MRAM）。
CN202111548889.3A 2016-03-05 2017-01-16 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术 Pending CN114443520A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662304212P 2016-03-05 2016-03-05
US62/304212 2016-03-05
US15/266991 2016-09-15
US15/266,991 US10310547B2 (en) 2016-03-05 2016-09-15 Techniques to mirror a command/address or interpret command/address logic at a memory device
PCT/US2017/013660 WO2017155608A1 (en) 2016-03-05 2017-01-16 Techniques to mirror a command/address or interpret command/address logic at a memory device
CN201780015404.XA CN108780421B (zh) 2016-03-05 2017-01-16 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780015404.XA Division CN108780421B (zh) 2016-03-05 2017-01-16 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术

Publications (1)

Publication Number Publication Date
CN114443520A true CN114443520A (zh) 2022-05-06

Family

ID=59723608

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780015404.XA Active CN108780421B (zh) 2016-03-05 2017-01-16 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术
CN202111548889.3A Pending CN114443520A (zh) 2016-03-05 2017-01-16 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780015404.XA Active CN108780421B (zh) 2016-03-05 2017-01-16 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术

Country Status (4)

Country Link
US (2) US10310547B2 (zh)
EP (2) EP4235439A1 (zh)
CN (2) CN108780421B (zh)
WO (1) WO2017155608A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10310547B2 (en) * 2016-03-05 2019-06-04 Intel Corporation Techniques to mirror a command/address or interpret command/address logic at a memory device
CN107507637B (zh) * 2017-09-18 2024-02-27 深圳市江波龙电子股份有限公司 一种低功耗双列直插式存储器及其增强驱动方法
JP6847797B2 (ja) * 2017-09-21 2021-03-24 キオクシア株式会社 半導体記憶装置
US10811057B1 (en) * 2019-03-26 2020-10-20 Micron Technology, Inc. Centralized placement of command and address in memory devices
US10978117B2 (en) * 2019-03-26 2021-04-13 Micron Technology, Inc. Centralized placement of command and address swapping in memory devices
KR102696739B1 (ko) * 2019-12-10 2024-08-21 에스케이하이닉스 주식회사 인버전 신호 생성 회로
US11249674B2 (en) * 2020-06-03 2022-02-15 Innogrit Technologies Co., Ltd. Electrical mirroring by NAND flash controller
US11783874B2 (en) * 2020-09-29 2023-10-10 Samsung Electronics Co., Ltd. Memory with swap mode
CN113900847A (zh) * 2021-10-15 2022-01-07 深圳市金泰克半导体有限公司 基于fpga的内存修复系统
CN113872575A (zh) * 2021-12-02 2021-12-31 南京燧锐科技有限公司 一种可扩展射频开关电路

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288282A (ja) * 1994-04-18 1995-10-31 Hitachi Ltd 半導体装置
US20030107908A1 (en) * 2001-12-06 2003-06-12 Samsung Electronics Co., Ltd. Integrated circuit device and module with integrated circuits
US20050108468A1 (en) * 2003-11-18 2005-05-19 International Business Machines Corporation Memory device with programmable receivers to improve performance
US20060004981A1 (en) * 2004-06-30 2006-01-05 Bains Kuljit S Apparatus and method for initialization of a double-sided dimm having at least one pair of mirrored pins
CN1768330A (zh) * 2003-04-14 2006-05-03 国际商业机器公司 具有容错地址和命令总线的高可靠性存储器模块
CN101213532A (zh) * 2005-06-30 2008-07-02 英特尔公司 微瓦片存储器接口
CN101473438A (zh) * 2006-06-07 2009-07-01 微软公司 具有单个接口的混合存储器设备
US20090327792A1 (en) * 2008-06-27 2009-12-31 Intel Corporation Bus frequency adjustment circuitry for use in a dynamic random access memory device
US20110242924A1 (en) * 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
US20140006729A1 (en) * 2012-04-30 2014-01-02 Christopher E. Cox Mirroring memory commands to memory devices
CN103946811A (zh) * 2011-09-30 2014-07-23 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
US20150098295A1 (en) * 2013-10-09 2015-04-09 Micron Technology, Inc. Apparatuses and methods including selectively providing a single or separate chip select signals
CN104704563A (zh) * 2012-09-19 2015-06-10 诺瓦芯片加拿大公司 具有双模式引脚的闪存存储器控制器
CN108780421A (zh) * 2016-03-05 2018-11-09 英特尔公司 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732243B2 (en) * 2001-11-08 2004-05-04 Chaparral Network Storage, Inc. Data mirroring using shared buses
US7366423B2 (en) * 2002-12-31 2008-04-29 Intel Corporation System having multiple agents on optical and electrical bus
KR100688501B1 (ko) 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
US8006044B2 (en) 2006-12-21 2011-08-23 Intel Corporation Flexible selection command for non-volatile memory
US8161243B1 (en) * 2007-09-28 2012-04-17 Intel Corporation Address translation caching and I/O cache performance improvement in virtualized environments
DE102011108172B4 (de) * 2011-07-22 2013-10-10 Texas Instruments Deutschland Gmbh Speichersystem und Verfahren zum Übermitteln von Konfigurationsbefehlen
US9183910B2 (en) 2012-05-31 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor memory devices for alternately selecting bit lines
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
BR122016006765B1 (pt) * 2013-03-15 2022-02-01 Intel Corporation Aparelho acoplado ao módulo de memória, sistema de memória e método
KR20150135004A (ko) * 2014-05-23 2015-12-02 삼성전자주식회사 어드레스 미러링 기능을 갖는 메모리 모듈
US9460791B1 (en) * 2015-12-08 2016-10-04 Inphi Corporation Data clock synchronization in hybrid memory modules

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288282A (ja) * 1994-04-18 1995-10-31 Hitachi Ltd 半導体装置
US20030107908A1 (en) * 2001-12-06 2003-06-12 Samsung Electronics Co., Ltd. Integrated circuit device and module with integrated circuits
CN1768330A (zh) * 2003-04-14 2006-05-03 国际商业机器公司 具有容错地址和命令总线的高可靠性存储器模块
US20050108468A1 (en) * 2003-11-18 2005-05-19 International Business Machines Corporation Memory device with programmable receivers to improve performance
US20060004981A1 (en) * 2004-06-30 2006-01-05 Bains Kuljit S Apparatus and method for initialization of a double-sided dimm having at least one pair of mirrored pins
CN101213532A (zh) * 2005-06-30 2008-07-02 英特尔公司 微瓦片存储器接口
CN101473438A (zh) * 2006-06-07 2009-07-01 微软公司 具有单个接口的混合存储器设备
US20090327792A1 (en) * 2008-06-27 2009-12-31 Intel Corporation Bus frequency adjustment circuitry for use in a dynamic random access memory device
US20110242924A1 (en) * 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
CN103946811A (zh) * 2011-09-30 2014-07-23 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
US20140006729A1 (en) * 2012-04-30 2014-01-02 Christopher E. Cox Mirroring memory commands to memory devices
CN104704563A (zh) * 2012-09-19 2015-06-10 诺瓦芯片加拿大公司 具有双模式引脚的闪存存储器控制器
US20150098295A1 (en) * 2013-10-09 2015-04-09 Micron Technology, Inc. Apparatuses and methods including selectively providing a single or separate chip select signals
CN108780421A (zh) * 2016-03-05 2018-11-09 英特尔公司 用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术

Also Published As

Publication number Publication date
CN108780421B (zh) 2024-01-02
EP3423945A1 (en) 2019-01-09
US20170255404A1 (en) 2017-09-07
US20190354132A1 (en) 2019-11-21
WO2017155608A1 (en) 2017-09-14
US10802532B2 (en) 2020-10-13
CN108780421A (zh) 2018-11-09
EP3423945A4 (en) 2019-11-06
US10310547B2 (en) 2019-06-04
EP4235439A1 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
US10802532B2 (en) Techniques to mirror a command/address or interpret command/address logic at a memory device
US10592445B2 (en) Techniques to access or operate a dual in-line memory module via multiple data channels
US8117369B2 (en) Input-output module for operation in memory module socket and method for extending a memory interface for input-output operations
EP3423932B1 (en) Techniques for command based on die termination
CN108604167B (zh) 用于写零操作的技术
JP2012248192A (ja) 半導体メモリ装置、半導体メモリパッケージ、及び半導体メモリ装置の集積度増大方法
CN108701105B (zh) 存储装置、存储方法及存储系统
CN115033505B (zh) 用于促使内容模式被存储到存储器装置的存储器单元的技术
EP3751423A2 (en) Technologies for adding computational ability to memory devices without changing media layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination