JP6847797B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP6847797B2
JP6847797B2 JP2017181318A JP2017181318A JP6847797B2 JP 6847797 B2 JP6847797 B2 JP 6847797B2 JP 2017181318 A JP2017181318 A JP 2017181318A JP 2017181318 A JP2017181318 A JP 2017181318A JP 6847797 B2 JP6847797 B2 JP 6847797B2
Authority
JP
Japan
Prior art keywords
chip
package
input
pin
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017181318A
Other languages
English (en)
Other versions
JP2019057349A (ja
Inventor
鈴木　俊宏
俊宏 鈴木
長井　裕士
裕士 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2017181318A priority Critical patent/JP6847797B2/ja
Priority to TW106146442A priority patent/TWI671759B/zh
Priority to TW108119939A priority patent/TWI787520B/zh
Priority to CN201810077766.8A priority patent/CN109545253B/zh
Priority to US15/908,829 priority patent/US10418345B2/en
Publication of JP2019057349A publication Critical patent/JP2019057349A/ja
Priority to US16/523,587 priority patent/US11322480B2/en
Application granted granted Critical
Publication of JP6847797B2 publication Critical patent/JP6847797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Description

実施形態は、半導体記憶装置に関するものである。
半導体チップ（例えば、ＮＡＮＤ型フラッシュメモリのチップ）を含むパッケージを基板の両面に実装する両面実装の半導体記憶装置が知られている。この半導体記憶装置では、基板の第１主面に一方のパッケージが実装され、第１主面に対向する第２主面に他方のパッケージが実装される。
特開２０００−３４０７３７号公報
データ転送速度を向上させることができる半導体記憶装置を提供する。
実施形態の半導体記憶装置は、第１主面と、前記第１主面に対向する第２主面とを有する基板と、前記第１主面に実装され、複数の第１入出力端子、複数の第１回路、及び前記第１入出力端子と前記第１回路間の接続を変更する第１接続変更回路を含む第１半導体チップを有する第１パッケージと、前記第２主面に実装され、複数の第２入出力端子と、複数の第２回路、及び前記第２入出力端子と前記第２回路間の接続を変更する第２接続変更回路を含む第２半導体チップを有する第２パッケージとを具備する。前記第２入出力端子は、第１接続規則に基づいて前記第１入出力端子と電気的に接続され、前記第２入出力端子が第１信号を受信したとき、前記第２接続変更回路は、前記第１接続規則に基づいて前記第２入出力端子と前記第２回路間の接続を変更し、前記第１信号は、複数のビット列を持つ第１コマンドを含み、前記第１コマンドは前記ビット列の中央を対称軸として下位ビットと上位ビットが対称である。
第１実施形態の半導体記憶装置を含むメモリシステムの構成を示す図である。 前記半導体記憶装置の構造の一例を示す断面図である。 前記半導体記憶装置が含むノーマルパッケージ及びミラーパッケージのＤＱピンの並び（パターン１）を示す平面図である。 前記半導体記憶装置が含むコントローラ及びノーマルパッケージとミラーパッケージのＤＱピンの番号を抜き出した図である。 前記半導体記憶装置のデータ入力時に用いられる回路構成を示す図である。 前記半導体記憶装置のデータ入力時の接続変更回路の回路図である。 前記半導体記憶装置のデータ出力時に用いられる回路構成を示す図である。 前記半導体記憶装置のデータ出力時の接続変更回路の回路図である。 第１実施形態で用いる接続変更コマンドの詳細を示す図である。 前記半導体記憶装置におけるＤＱピンの接続変更の動作を示すフローチャートである。 前記半導体記憶装置におけるＤＱピンの接続変更の他の動作を示すフローチャートである。 前記半導体記憶装置における書き込みシーケンスを示す図である。 前記半導体記憶装置における読み出し及びミラーモード解除のシーケンスを示す図である。 第２実施形態で用いる接続変更コマンドの詳細を示す図である。 第２実施形態のノーマルパッケージ及びミラーパッケージのＤＱピンの並び（パターン２）を示す平面図である。 図１５に示したコントローラ及びノーマルパッケージとミラーパッケージのＤＱピンの番号を抜き出した図である。 第２実施形態のノーマルパッケージ及びミラーパッケージのＤＱピンの並び（パターン３）を示す平面図である。 図１７に示したコントローラ及びノーマルパッケージとミラーパッケージのＤＱピンの番号を抜き出した図である。 第２実施形態のノーマルパッケージ及びミラーパッケージのＤＱピンの並び（パターン４）を示す平面図である。 図１９に示したコントローラ及びノーマルパッケージとミラーパッケージのＤＱピンの番号を抜き出した図である。 第２実施形態のノーマルパッケージ及びミラーパッケージのＤＱピンの並び（パターン５）を示す平面図である。 図２１に示したコントローラ及びノーマルパッケージとミラーパッケージのＤＱピンの番号を抜き出した図である。 第２実施形態の半導体記憶装置におけるＤＱピンの接続変更の動作を示すフローチャートである。 図２３のフローチャートにおけるアドレスとパターン１〜５との対応関係を示す図である。 第３実施形態の半導体記憶装置のデバイスＩＤコードが記憶されたページを示す図である。 基板の両面に実装される前のパッケージにデバイスＩＤコードを書き込むコマンドシーケンスを示す図である。 前記コマンドシーケンスによりデバイスＩＤコードが書き込まれたブロックを示す図である。 第３実施形態におけるデバイスＩＤコードを読み出すコマンドシーケンスを示す図である。
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については同一符号を付す。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。
各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。各機能ブロックが以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。ここでは、半導体記憶装置として、ＮＡＮＤ型フラッシュメモリを例に挙げて説明する。
［１］第１実施形態
まず、第１実施形態の半導体記憶装置を含むメモリシステムの構成について説明する。
［１−１］メモリシステムの構成
図１は、メモリシステムの構成を示すブロック図である。メモリシステム１０は、半導体記憶装置１００及びコントローラ２００を備える。
半導体記憶装置１００では、半導体チップ（例えば、ＮＡＮＤ型フラッシュメモリのチップ）を含むパッケージが基板の両面に実装される。半導体記憶装置１００の詳細は後述する。
コントローラ２００は、ＮＡＮＤバスによって半導体記憶装置１００に接続される。また、コントローラ２００は、ホストバスによって外部のホストデバイス３００に接続される。コントローラ２００は、半導体記憶装置１００を制御し、またホストデバイス３００から受信した命令に従って、半導体記憶装置１００に対する読み出し、書き込み、及び消去等を制御する。
ＮＡＮＤバスは、ＮＡＮＤインターフェイスに従った信号の送受信を行う。これら信号としては、例えばチップイネーブル信号／ＣＥ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号／ＷＥ、リードイネーブル信号／ＲＥ、及びライトプロテクト信号／ＷＰが使用される。
チップイネーブル信号／ＣＥは、半導体記憶装置１００をイネーブルにするための信号である。コマンドラッチイネーブル信号ＣＬＥ及びアドレスラッチイネーブル信号ＡＬＥは、それぞれ入力信号がコマンドまたはアドレス信号であることを半導体記憶装置１００に通知する信号である。ライトイネーブル信号／ＷＥ及びリードイネーブル信号／ＲＥは、例えば、それぞれライト時及びリード時にデータピンまたは入出力端子（以下、ＤＱピン）ＤＱ０、ＤＱ１、…、ＤＱ７によるデータの入力及び出力を半導体記憶装置１００に指示する信号である。ライトプロテクト信号／ＷＰは、例えば電源のオン及びオフ時に半導体記憶装置１００を保護状態にするための信号である。
レディ／ビジー信号ＲＹ／(／ＢＹ)は、半導体記憶装置１００がレディ状態（コントローラ２００からの命令を受け付ける状態）であるか、ビジー状態（コントローラ２００からの命令を受け付けない状態）であるかをコントローラ２００に通知する信号である。例えば、レディ／ビジー信号ＲＹ／(／ＢＹ)は、半導体記憶装置１００がデータの読み出し等の動作中には“Ｌ”レベルとされ（ビジー状態）、これらの動作が完了すると“Ｈ”レベルとされる（レディ状態）。
ＤＱピンＤＱ０〜ＤＱ７にて入出力される信号ＤＱＳ０〜ＤＱＳ７は、例えば８ビットの信号である。信号ＤＱＳ０〜ＤＱＳ７は、半導体記憶装置１００とコントローラ２００との間で送受信されるデータであり、コマンド、アドレス、書き込みデータ、読み出しデータ、及び半導体記憶装置１００のステータス情報等である。
なお、前述したメモリシステムは、以降の全ての実施形態の半導体記憶装置に適用可能である。
［１−２］半導体記憶装置の構造
次に、図２を用いて、第１実施形態の半導体記憶装置１００の構造を説明する。図２は、半導体記憶装置の構造の一例を示す断面図である。半導体記憶装置１００は、ノーマルパッケージ１１０、ミラーパッケージ１２０、及び基板１３０を備える。基板１３０の表面（第１主面）には、ノーマルパッケージ１１０が実装される。基板１３０の裏面（第１主面に対向する第２主面）には、ミラーパッケージ１２０が実装される。
ノーマルパッケージ１１０は、１つまたは複数のＮＡＮＤ型フラッシュメモリの半導体チップ（以下、フラッシュメモリチップ）、例えばフラッシュメモリチップＣ０、Ｃ１と、グリッドアレイ基板１１１を含む。グリッドアレイ基板１１１上に、フラッシュメモリチップＣ０、Ｃ１が順に配置される。グリッドアレイ基板１１１は、複数のＤＱピン（ＤＱ０、ＤＱ１、…、ＤＱ７）を有する。フラッシュメモリチップＣ０、Ｃ１の各々は、同様に、複数のＤＱピン（ＤＱ０、ＤＱ１、…、ＤＱ７）を有する（図示しない）。グリッドアレイ基板１１１のＤＱピンと、フラッシュメモリチップＣ０、Ｃ１の各々のＤＱピンは、同じピン番号同士がボンディングワイヤ１１２等により電気的に接続される。グリッドアレイ基板１１１と、フラッシュメモリチップＣ０、Ｃ１は、樹脂等によりパッケージ化されている。さらに、グリッドアレイ基板１１１のＤＱピンは、基板１３０の第１主面に、例えばハンダボール１３２を介して接続される。以降、このグリッドアレイ基板１１１のＤＱピンを、ノーマルパッケージ１１０のＤＱピンと称する。
ミラーパッケージ１２０は、前述したノーマルパッケージと同一のパッケージからなり、１つまたは複数のフラッシュメモリチップ、例えばフラッシュメモリチップＣ２、Ｃ３と、グリッドアレイ基板１２１を含む。グリッドアレイ基板１２１上に、フラッシュメモリＣ２、Ｃ３が順に配置される。グリッドアレイ基板１２１は、複数のＤＱピン（ＤＱ０、ＤＱ１、…、ＤＱ７）を有する。フラッシュメモリチップＣ２、Ｃ３の各々は、同様に、複数のＤＱピン（ＤＱ０、ＤＱ１、…、ＤＱ７）を有する（図示しない）。グリッドアレイ基板１２１のＤＱピンと、フラッシュメモリチップＣ２、Ｃ３の各々のＤＱピンは、同じピン番号同士がボンディングワイヤ１２２等により電気的に接続される。グリッドアレイ基板１２１と、フラッシュメモリチップＣ２、Ｃ３は、樹脂等によりパッケージ化されている。さらに、グリッドアレイ基板１２１のＤＱピンは、基板１３０の第２主面に、例えばハンダボール１３４を介して接続される。以降、このグリッドアレイ基板１２１のＤＱピンを、ミラーパッケージ１２０のＤＱピンと称する。
例えば、ノーマルパッケージ１１０のＤＱピンＤＱ０〜ＤＱ７は、ハンダボール１３２、ビア１３３、及びハンダボール１３４等を介してミラーパッケージ１２０のＤＱピンＤＱ７〜ＤＱ０にそれぞれ接続される。詳細には、ノーマルパッケージ１１０のＤＱ０がミラーパッケージ１２０のＤＱ７に電気的に接続され、同様に、ＤＱ１がＤＱ６に、ＤＱ２がＤＱ５に、ＤＱ３がＤＱ４に、ＤＱ４がＤＱ３に、ＤＱ５がＤＱ２に、ＤＱ６がＤＱ１、ＤＱ７がＤＱ０にそれぞれ電気的に接続される。このように、基板１３０を挟んで、対向するように配置されたＤＱピン同士を接続すれば、ＤＱピン間を接続する配線等が短くなり、データを転送するのに有利である。
ノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピンＤＱ０〜ＤＱ７には、信号ＤＱＳ０〜ＤＱＳ７がそれぞれ入出力される。フラッシュメモリチップＣ０〜Ｃ３は、複数のメモリセルを備え、データを不揮発に記憶する。
また、フラッシュメモリチップＣ０〜Ｃ３の各々は、チップイネーブルピン、コマンドラッチイネーブルピン、アドレスラッチイネーブルピン、ライトイネーブルピン、リードイネーブルピン、ライトプロテクトピン、及びレディ／ビジーピン（図示しない）を有する。これらのピンは、グリッドアレイ基板１１１、１２１が有する対応するピンにそれぞれ電気的に接続される。なお、これらのピンには、図１に示した、チップイネーブル信号／ＣＥ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号／ＷＥ、リードイネーブル信号／ＲＥ、ライトプロテクト信号／ＷＰ、及びレディ／ビジー信号ＲＹ／(／ＢＹ)がそれぞれ入出力される。
ノーマルパッケージ１１０とは、そのパッケージのＤＱピン（及びチップＣ０、Ｃ１のＤＱピン）とコントローラ２００のＤＱピンとが同じピン番号同士で接続されたパッケージをいう。すなわち、フラッシュメモリチップＣ０、Ｃ１のＤＱ０とコントローラ２００のＤＱ０とが接続され、同様に、ＤＱ１とＤＱ１、ＤＱ２とＤＱ２、…、ＤＱ７とＤＱ７がそれぞれ接続されたパッケージを指す。
ミラーパッケージ１２０とは、ノーマルパッケージ１１０と同一のパッケージを１８０°回転して基板１３０の裏面にノーマルパッケージ１１０と対向するように実装されたパッケージをいう。ミラーパッケージ１２０のＤＱピン（及びチップＣ２、Ｃ３のＤＱピン）は、ノーマルパッケージ１１０（またはコントローラ２００）のＤＱピンと、ある接続規則に基づいて接続される。前記接続規則については、後述するパターン１〜５（図３、図４、図１５〜２２）で説明する。
次に、図３を用いて、半導体記憶装置１００におけるＤＱピンの並びを説明する。図３は、ノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピンの並びを示す平面図である。ノーマルパッケージ１１０及びミラーパッケージ１２０に記した、１，２，３，…，７とａ，ｂ，ｃ，…，ｇは、ノーマルパッケージ１１０及びミラーパッケージ１２０を平面としてみた場合のＸ座標とＹ座標をそれぞれ表す。図３におけるＣ０、Ｃ１、Ｃ２、Ｃ３は、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０、Ｃ１、及びミラーパッケージ１２０内のフラッシュメモリチップＣ２、Ｃ３に対応する。また、ノーマルパッケージ１１０とミラーパッケージ１２０は、同一の構成を有する同一のパッケージとして製造される。すなわち、ノーマルパッケージ１１０とミラーパッケージ１２０は、同一のピン配置及び同一の回路等を有する。これらのＸ，Ｙ座標、Ｃ０、Ｃ１、Ｃ２、Ｃ３の表記や、ノーマルパッケージ１１０とミラーパッケージ１２０とが同一の構成を有することは、以降の実施形態においても同様である。
基板１３０の第１主面にノーマルパッケージ１１０を実装し、第２主面にミラーパッケージ１２０を実装することは、図３中のパッケージ間の破線Ａを折り曲げ線として、両パッケージを紙面に直角方向に折り曲げ貼りあわせることに相当する。
図３におけるノーマルパッケージ１１０のＤＱピンとミラーパッケージ１２０のＤＱピン間、例えばＤＱ０(Ｃ０)とＤＱ７(Ｃ２)、ＤＱ１(Ｃ０)とＤＱ６(Ｃ２)、ＤＱ２(Ｃ０)とＤＱ５(Ｃ２)、…、ＤＱ７(Ｃ０)とＤＱ０(Ｃ２)を結ぶ破線は、これらのＤＱピンがそれぞれ接続されることを表す。さらに、これらの破線に接続された実線は、パッケージ１１０、１２０の両ＤＱピンと、コントローラ２００のＤＱピンＤＱ０、ＤＱ１、ＤＱ２、…、ＤＱ７とがそれぞれ接続されることを表す。
例えば、ノーマルパッケージ１１０のピン座標６−ｅ、５−ｅ、５−ｆ、６−ｆには、ＤＱ０(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ２(Ｃ０)、ＤＱ３(Ｃ０)がそれぞれ配置される。これらのＤＱ０(Ｃ０)〜ＤＱ３(Ｃ０)と接続されるのは、ミラーパッケージ１２０のピン座標２−ｅ、３−ｅ、３−ｆ、２−ｆであり、それぞれミラーパッケージ１２０のＤＱ７(Ｃ２)、ＤＱ６(Ｃ２)、ＤＱ５(Ｃ２)、ＤＱ４(Ｃ２)が対応する。
次に、図４を用いて、図３に示したＤＱピンの接続規則をわかり易く説明する。図４は、コントローラ２００及びノーマルパッケージ１１０のＤＱピンと、ミラーパッケージ１２０のＤＱピンの番号のみを抜き出して示した図である。
ノーマルパッケージ１１０のＤＱピンと、ノーマルパッケージ１１０内のチップＣ０、Ｃ１のＤＱピンとは、同じピン番号同士が接続されている。同様に、ミラーパッケージ１２０のＤＱピンと、ミラーパッケージ１２０内のチップＣ２、Ｃ３のＤＱピンとは、同じピン番号同士が接続されている。さらに、コントローラ２００のＤＱピンと、ノーマルパッケージ１１０のＤＱピンとは、同じピン番号同士が接続されている。図４では、コントローラ２００のＤＱピン及びノーマルパッケージ１１０のＤＱピンを１列の［０］〜［７］で示し、同様にミラーパッケージ１２０のＤＱピンを１列の［０］〜［７］で示している。これらの接続や表記は、以降の実施形態においても同様である。
前述したように、コントローラ２００及びノーマルパッケージ１１０のＤＱピンと、ミラーパッケージ１２０のＤＱピンとの間で、ＤＱ０とＤＱ７、ＤＱ１とＤＱ６、ＤＱ２とＤＱ５、ＤＱ３とＤＱ４、ＤＱ４とＤＱ３、ＤＱ５とＤＱ２、ＤＱ６とＤＱ１、ＤＱ７とＤＱ０がそれぞれ接続される。以降、図４に示したＤＱピンの接続規則をパターン１と称する。
このようなパターン１の接続規則がある場合、コントローラ２００のＤＱピンから出力されたデータはパターン１の接続規則に従って変換され、ミラーパッケージ１２０のＤＱピンに異なるデータとして入力される。例えば、コントローラ２００からＤＱ［７：０］＝００００１１１１（０Ｆｈ）というデータを出力すると、ミラーパッケージ１２０のＤＱピンにはＤＱ［７：０］＝１１１１００００（Ｆ０ｈ）というデータが入力され、コントローラ２００が送信したデータとミラーパッケージ１２０のＤＱピンが受信したデータが異なることになる。
［１−３］半導体記憶装置の回路構成
第１実施形態の半導体記憶装置１００は、パッケージ内のフラッシュメモリチップに接続変更回路を備える。接続変更回路は、ミラーパッケージ１２０のＤＱピンとノーマルパッケージ１１０のＤＱピンとの接続規則に基づいて、チップＣ２内のＤＱピンの接続変更を行う。
図５は、半導体記憶装置のデータ入力時に用いられる回路構成を示す図である。前述したように、半導体記憶装置１００はノーマルパッケージ１１０及びミラーパッケージ１２０を備える。ノーマルパッケージ１１０及びミラーパッケージ１２０にはコントローラ２００が接続される。ノーマルパッケージ１１０はフラッシュメモリチップＣ０、Ｃ１を有し、ミラーパッケージ１２０はフラッシュメモリチップＣ２、Ｃ３を有する。フラッシュメモリチップＣ０、Ｃ１、Ｃ２、Ｃ３は同様の構成を有する。ここでは、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０及びミラーパッケージ１２０内のフラッシュメモリチップＣ２の回路構成を述べる。
フラッシュメモリチップＣ０は、チップイネーブルピンＣＥ_０、ＤＱピンＤＱ０〜ＤＱ７、コード識別回路１１、フリップフロップ１２、接続変更回路１３、アドレスレジスタ１４、コマンドレジスタ１５、フィーチャーレジスタ１６、及びＮＡＮＤ型フラッシュメモリのメモリセル１７を有する。コード識別回路１１は、ＤＱピンＤＱ０〜ＤＱ７に入力された信号ＤＱＳ０〜ＤＱＳ７に基づいて、識別信号を出力する。接続変更回路１３は、例えばマルチプレクサを有する。フラッシュメモリチップＣ２は、チップイネーブルピンＣＥ_０に換えてチップイネーブルピンＣＥ_１を有する以外、前記フラッシュメモリチップＣ０と同様である。
コントローラ２００は、チップイネーブルピンＣＥ_０、ＣＥ_１、及びＤＱピンＤＱ０〜ＤＱ７を有する。コントローラ２００のチップイネーブルピンＣＥ_０は、フラッシュメモリチップＣ０のチップイネーブルピンＣＥ_０に接続される。コントローラ２００のチップイネーブルピンＣＥ_１は、フラッシュメモリチップＣ２のチップイネーブルピンＣＥ_１に接続される。
コントローラ２００のＤＱピンＤＱ０〜ＤＱ７は、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０のＤＱピンＤＱ０〜ＤＱ７にそれぞれ接続される。さらに、コントローラ２００のＤＱピンＤＱ０〜ＤＱ７は、ミラーパッケージ１２０内のフラッシュメモリチップＣ２のＤＱピンＤＱ７〜ＤＱ０にそれぞれ接続される。これにより、ノーマルパッケージ１１０内のチップＣ０のＤＱピンＤＱ０〜ＤＱ７は、ミラーパッケージ１２０内のチップＣ２のＤＱピンＤＱ７〜ＤＱ０にそれぞれ接続される。
コントローラ２００は、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０に以下の信号を出力する。コントローラ２００は、チップイネーブルピンＣＥ_０からチップＣ０のチップイネーブルピンＣＥ_０にチップイネーブル信号ＣＥＳ_０を出力する。さらに、コントローラ２００は、ＤＱピンＤＱ０〜ＤＱ７からチップＣ０のＤＱピンＤＱ０〜ＤＱ７に信号ＤＱＳ０、ＤＱＳ１、ＤＱＳ２、…、ＤＱＳ７をそれぞれ出力する。以降、信号ＤＱＳ０〜ＤＱＳ７が、それぞれＤＱピンＤＱ０〜ＤＱ７に入力された場合の信号を、信号ＤＱＳ［７：０］と表記する。
コントローラ２００は、ミラーパッケージ１２０内のフラッシュメモリチップＣ２に以下の信号を出力する。コントローラ２００は、チップイネーブルピンＣＥ_１からチップＣ２のチップイネーブルピンＣＥ_１にチップイネーブル信号ＣＥＳ_１を出力する。さらに、コントローラ２００は、ＤＱピンＤＱ０〜ＤＱ７からチップＣ２のＤＱピンＤＱ７〜ＤＱ０に信号ＤＱＳ０、ＤＱＳ１、ＤＱＳ２、…、ＤＱＳ７をそれぞれ出力する。以降、信号ＤＱＳ０〜ＤＱＳ７が、それぞれＤＱピンＤＱ７〜ＤＱ０に入力された場合の信号を、信号ＤＱＳ［０：７］と表記する。
次に、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０における回路接続及び動作について説明する。
チップＣ０のチップイネーブルピンＣＥ_０は、コントローラ２００からチップイネーブル信号ＣＥＳ_０を受信する。チップイネーブル信号ＣＥＳ_０は、コード識別回路１１の第１入力端子に入力される。チップＣ０のＤＱピンＤＱ０〜ＤＱ７は、コントローラ２００のＤＱピンＤＱ０〜ＤＱ７から信号ＤＱＳ［７：０］を受信する。信号ＤＱＳ［７：０］は、コード識別回路１１の第２入力端子に入力される。フリップフロップ１２の入力端子は、コード識別回路１１の出力を受信する。フリップフロップ１２のクロック端子は、クロック信号を受信する。そして、フリップフロップ１２は、クロック端子にクロック信号を受信したとき、その出力端子から、フリップフロップ１２に記憶している識別信号を選択信号ＤＩＯＳＷＡＰ_ＥＮとして、接続変更回路１３が含むマルチプレクサの制御端子に出力する。
ここで、チップイネーブル信号ＣＥＳ_０によりフラッシュメモリチップＣ０がイネーブル状態にされ、かつ信号ＤＱＳ［７：０］により接続変更コマンドが入力されたとき、コード識別回路１１からフリップフロップ１２を介して供給される選択信号ＤＩＯＳＷＡＰ_ＥＮは、接続変更回路１３に対してＤＱピンの接続変更を指示する信号となる。しかし、後述するように、実際には接続変更コマンドが入力されるとき、ノーマルパッケージ１１０内のチップＣ０はディセーブル状態にされるため、選択信号ＤＩＯＳＷＡＰ_ＥＮがＤＱピンの接続変更を指示することはない。
接続変更回路１３のマルチプレクサの第１入力部（チャネル０）は、信号ＤＱＳ［７：０］を受信し、第２入力部（チャネル１）は信号ＤＱＳ［０：７］を受信する。マルチプレクサは、制御端子にて受け取った選択信号ＤＩＯＳＷＡＰ_ＥＮに従って、信号ＤＱＳ［７：０］あるいは信号ＤＱＳ［０：７］を選択し、信号ＤＱ_INT［７：０］として出力する。フラッシュメモリチップＣ０では、選択信号ＤＩＯＳＷＡＰ_ＥＮ（“０”）により信号ＤＱＳ［７：０］が選択され、信号ＤＱ_INT［７：０］として出力される。
接続変更回路１３から出力された信号ＤＱ_INT［７：０］は、その信号がアドレスである場合はアドレスレジスタ１４に入力され、その信号がコマンドである場合はコマンドレジスタ１５に入力され、またその信号がフィーチャーコードである場合はフィーチャーレジスタ１６に入力される。具体的には、アドレスラッチイネーブル信号ＡＬＥがアサートされたとき、信号ＤＱ_INT［７：０］がアドレスレジスタ１４に記憶される。また、コマンドラッチイネーブル信号ＣＬＥがアサートされたとき、信号ＤＱ_INT［７：０］がコマンドレジスタ１５に記憶される。また、コマンドＥＦｈを受信したとき、信号ＤＱ_INT［７：０］がフィーチャーレジスタ１６に記憶される。
また、フラッシュメモリチップＣ０のＤＱピンＤＱ０〜ＤＱ７に入力された信号ＤＱＳ［７：０］がライトデータである場合、信号ＤＱＳ［７：０］は接続変更回路１３を通ることなく、メモリセル１７に記憶される。
次に、ミラーパッケージ１２０内のフラッシュメモリチップＣ２における回路接続及び動作について説明する。
チップＣ２のチップイネーブルピンＣＥ_１は、コントローラ２００からチップイネーブル信号ＣＥＳ_１を受信する。チップイネーブル信号ＣＥＳ_１は、コード識別回路１１の第１入力端子に入力される。チップＣ２のＤＱピンＤＱ０〜ＤＱ７は、コントローラ２００のＤＱピンＤＱ０〜ＤＱ７から信号ＤＱＳ［０：７］を受信する。信号ＤＱＳ［０：７］は、コード識別回路１１の第２入力端子に入力される。フリップフロップ１２の入力端子は、コード識別回路１１の出力を受信する。フリップフロップ１２のクロック端子は、クロック信号を受信する。そして、フリップフロップ１２は、クロック端子にクロック信号を受信したとき、その出力端子から、フリップフロップ１２に記憶している識別信号を選択信号ＤＩＯＳＷＡＰ_ＥＮとして、マルチプレクサの制御端子に出力する。
チップイネーブル信号ＣＥＳ_１によりフラッシュメモリチップＣ２がイネーブル状態にされ、かつ信号ＤＱＳ［０：７］により接続変更コマンドが入力されたとき、選択信号ＤＩＯＳＷＡＰ_ＥＮは、接続変更回路１３に対してＤＱピンの接続変更を指示する。
接続変更回路１３のマルチプレクサの第１入力部（チャネル０）は、信号ＤＱＳ［０：７］を受信し、第２入力部（チャネル１）は信号ＤＱＳ［７：０］を受信する。マルチプレクサは、制御端子にて受け取った選択信号ＤＩＯＳＷＡＰ_ＥＮに従って、信号ＤＱＳ［０：７］あるいは信号ＤＱＳ［７：０］を選択し、信号ＤＱ_INT［７：０］として出力する。フラッシュメモリチップＣ２では、選択信号ＤＩＯＳＷＡＰ_ＥＮ（“１”）により信号ＤＱＳ［７：０］が選択され、信号ＤＱ_INT［７：０］として出力される。
また、フラッシュメモリチップＣ２のＤＱピンＤＱ０〜ＤＱ７に供給された信号ＤＱＳ［０：７］がライトデータである場合、信号ＤＱＳ［０：７］は接続変更回路１３を通ることなく、メモリセル１７に記憶される。
次に、図６を用いて、フラッシュメモリチップＣ０〜Ｃ３が含むデータ入力時に用いられる接続変更回路１３の具体的な回路例を説明する。図６は、データ入力時に用いられる接続変更回路１３の詳細な構成を示す回路図である。図示するように、接続変更回路１３は、選択回路１３１_０、１３１_１、１３１_２、…、１３１_７を有する。選択回路１３１_０〜１３１_７の各々は、インバータＩＶ１、及び論理積否定回路（以下、ＮＡＮＤ回路）ＮＤ１、ＮＤ２、及びＮＤ３を含む。以降、選択回路１３１と記した場合、１３１_０〜１３１_７の各々を示すものとする。
選択回路１３１_０〜１３１_７における入出力と接続関係は以下のようになっている。フラッシュメモリチップＣ０では、選択回路１３１_０〜１３１_７におけるＮＡＮＤ回路ＮＤ１の第１入力端子に、信号ＤＱＳ０〜ＤＱＳ７がそれぞれ入力され、ＮＡＮＤ回路ＮＤ２の第１入力端子に、信号ＤＱＳ７〜ＤＱＳ０がそれぞれ入力される。
具体的には、選択回路１３１_０において、ＮＡＮＤ回路ＮＤ１の第１入力端子には、信号ＤＱＳ０が入力される。ＮＡＮＤ回路ＮＤ２の第１入力端子には信号ＤＱＳ７が入力される。ＮＡＮＤ回路ＮＤ１の第２入力端子には選択信号ＤＩＯＳＷＡＰ_ＥＮが入力される。ＮＡＮＤ回路ＮＤ２の第２入力端子には、インバータＩＶ１を介して選択信号ＤＩＯＳＷＡＰ_ＥＮが入力される。ＮＡＮＤ回路ＮＤ１の出力はＮＡＮＤ回路ＮＤ３の第１入力端子に入力され、ＮＡＮＤ回路ＮＤ２の出力はＮＡＮＤ回路ＮＤ３の第２入力端子に入力される。そして、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｌ”のとき、ＮＡＮＤ回路ＮＤ３の出力端子から信号ＤＱ_INT７（信号ＤＱＳ７）が出力され、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｈ”のとき、信号ＤＱ_INT０（信号ＤＱＳ０）が出力される。
選択回路１３１_１では、信号ＤＱＳ１がＮＡＮＤ回路ＮＤ１の第１入力端子に、信号ＤＱＳ６がＮＡＮＤ回路ＮＤ２の第１入力端子にそれぞれ入力される。選択信号ＤＩＯＳＷＡＰ_ＥＮがＮＡＮＤ回路ＮＤ１の第２入力端子に入力され、選択信号ＤＩＯＳＷＡＰ_ＥＮがインバータＩＶ１を介してＮＡＮＤ回路ＮＤ２の第２入力端子に入力される。ＮＡＮＤ回路ＮＤ１の出力はＮＡＮＤ回路ＮＤ３の第１入力端子に入力され、ＮＡＮＤ回路ＮＤ２の出力はＮＡＮＤ回路ＮＤ３の第２入力端子に入力される。そして、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｌ”のとき、ＮＡＮＤ回路ＮＤ３の出力端子から信号ＤＱ_INT６（信号ＤＱＳ６）が出力され、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｈ”のとき、信号ＤＱ_INT１（信号ＤＱＳ１）が出力される。
以下同様に、選択回路１３１_２〜１３１_７は図６に示すように構成され、選択回路１３１_２〜１３１_７から、信号ＤＱ_INT５〜ＤＱ_INT０あるいは信号ＤＱ_INT０〜ＤＱ_INT５がそれぞれ出力される。
また、フラッシュメモリチップＣ２では、選択回路１３１_０〜１３１_７におけるＮＡＮＤ回路ＮＤ１の第１入力端子に、信号ＤＱＳ７〜ＤＱＳ０がそれぞれ入力され、ＮＡＮＤ回路ＮＤ２の第１入力端子に、信号ＤＱＳ０〜ＤＱＳ７がそれぞれ入力される。その他の構成は、前述したフラッシュメモリチップＣ１と同様である。
次に、第１実施形態の半導体記憶装置１００のデータ出力時に用いられる回路構成を説明する。図７は、半導体記憶装置のデータ出力時に用いられる回路構成を示す図である。データ出力時に用いられる回路構成は、一部を除いて図５に示した構成と同様であり、ここでは主に異なる構成を説明する。
ノーマルパッケージ１１０内のフラッシュメモリチップＣ０及びミラーパッケージ１２０内のフラッシュメモリチップＣ２の回路構成を述べる。
フラッシュメモリチップＣ０は、チップイネーブルピンＣＥ_０、ＤＱピンＤＱ０〜ＤＱ７、コード識別回路１１、フリップフロップ１２、接続変更回路１８、リードＩＤ記憶部１９、パラメータ記憶部２０、フィーチャーレジスタ１６、及びＮＡＮＤ型フラッシュメモリのメモリセル１７を有する。フラッシュメモリチップＣ２は、チップイネーブルピンＣＥ_０に換えてチップイネーブルピンＣＥ_１を有する以外、前記フラッシュメモリチップＣ０と同様である。リードＩＤ記憶部１９はチップＩＤコード等を記憶する。パラメータ記憶部２０は各種パラメータを記憶する。
次に、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０における回路接続及び動作について説明する。
接続変更回路１８は、例えばマルチプレクサを有する。マルチプレクサの第１入力部（チャネル０）には、リードＩＤ記憶部１９、パラメータ記憶部２０、及びフィーチャーレジスタ１６のいずれかから出力された信号ＤＱ_INT［７：０］が入力される。マルチプレクサの第２入力部（チャネル１）には、ミラーパッケージ１２０とコントローラ２００（またはノーマルパッケージ１１０）のＤＱピンとの接続規則（ここでは、パターン１）に基づいて、信号ＤＱ_INT［７：０］が入れ換えられた信号ＤＱ_INT［０：７］が入力される。マルチプレクサの制御端子には、選択信号ＤＩＯＳＷＡＰ_ＥＮが入力される。マルチプレクサは、選択信号ＤＩＯＳＷＡＰ_ＥＮに従って、信号ＤＱ_INT［７：０］あるいは信号ＤＱ_INT［０：７］を選択し、ＤＱピンＤＱ０〜ＤＱ７に出力する。フラッシュメモリチップＣ０では、選択信号ＤＩＯＳＷＡＰ_ＥＮ（“０”）により信号ＤＱ_INT［７：０］が選択され、信号ＤＱＳ［７：０］として出力される。マルチプレクサから出力された信号ＤＱＳ［７：０］は、フラッシュメモリチップＣ０のＤＱピンＤＱ０〜ＤＱ７からコントローラ２００のＤＱピンＤＱ０〜ＤＱ７にそれぞれ出力される。
また、フラッシュメモリチップＣ０のメモリセル１７からデータを読み出す場合、読み出したデータは接続変更回路１８を通ることなく、フラッシュメモリチップＣ０のＤＱピンＤＱ０〜ＤＱ７に供給される。さらに、読み出したデータは、フラッシュメモリチップＣ０のＤＱピンＤＱ０〜ＤＱ７からコントローラ２００のＤＱピンＤＱ０〜ＤＱ７にそれぞれ出力される。
次に、ミラーパッケージ１２０内のフラッシュメモリチップＣ２における回路接続及び動作について説明する。
接続変更回路１８のマルチプレクサの第１入力部（チャネル０）には、リードＩＤ記憶部１９、パラメータ記憶部２０、及びフィーチャーレジスタ１６のいずれかから出力された信号ＤＱ_INT［７：０］が入力される。マルチプレクサの第２入力部（チャネル１）には、信号ＤＱ_INT［７：０］が入れ換えられた信号ＤＱ_INT［０：７］が入力される。フラッシュメモリチップＣ２では、マルチプレクサは、選択信号ＤＩＯＳＷＡＰ_ＥＮ（“１”）により信号ＤＱ_INT［０：７］を選択し、信号ＤＱＳ［０：７］として出力する。マルチプレクサから出力された信号ＤＱＳ［０：７］は、フラッシュメモリチップＣ２のＤＱピンＤＱ０〜ＤＱ７から、コントローラ２００のＤＱピンＤＱ７〜ＤＱ０にそれぞれ出力される。このように、チップＣ２（出力元）のＤＱピンとコントローラ２００（出力先）のＤＱピンが入れ換えられるため、チップＣ２から出力された信号ＤＱＳ［０：７］は、信号ＤＱＳ［７：０］に変換されてコントローラ２００に入力される。
また、フラッシュメモリチップＣ２のメモリセル１７からデータを読み出す場合、読み出したデータは接続変更回路１８を通ることなく、フラッシュメモリチップＣ２のＤＱピンＤＱ０〜ＤＱ７に供給される。さらに、読み出したデータは、フラッシュメモリチップＣ２のＤＱピンＤＱ０〜ＤＱ７からコントローラ２００のＤＱピンＤＱ７〜ＤＱ０にそれぞれ出力される。
次に、図８を用いて、フラッシュメモリチップＣ０〜Ｃ３が含むデータ出力時に用いられる接続変更回路１８の具体的な回路例を説明する。図８は、データ出力時に用いられる接続変更回路１８の詳細な構成を示す図である。図示するように、接続変更回路１８は、選択回路１８１_０、１８１_１、１８１_２、…、１８１_７を有する。選択回路１８１_０〜１８１_７の各々は、選択回路１３１と同様に、インバータＩＶ１、及びＮＡＮＤ回路ＮＤ１、ＮＤ２、及びＮＤ３を含み、同様の構成を有する。
選択回路１８１_０〜１８１_７における入出力と接続関係は以下のようになっている。フラッシュメモリチップＣ０では、選択回路１８１_０〜１８１_７におけるＮＡＮＤ回路ＮＤ１の第１入力端子に、信号ＤＱ_INT０〜ＤＱ_INT７がそれぞれ入力され、ＮＡＮＤ回路ＮＤ２の第１入力端子に、信号ＤＱ_INT７〜ＤＱ_INT０がそれぞれ入力される。
具体的には、選択回路１８１_０において、ＮＡＮＤ回路ＮＤ１の第１入力端子には、信号ＤＱ_INT０が入力される。ＮＡＮＤ回路ＮＤ２の第１入力端子には信号ＤＱ_INT７が入力される。ＮＡＮＤ回路ＮＤ１の第２入力端子には選択信号ＤＩＯＳＷＡＰ_ＥＮが入力される。ＮＡＮＤ回路ＮＤ２の第２入力端子には、インバータＩＶ１を介して選択信号ＤＩＯＳＷＡＰ_ＥＮが入力される。ＮＡＮＤ回路ＮＤ１の出力はＮＡＮＤ回路ＮＤ３の第１入力端子に入力され、ＮＡＮＤ回路ＮＤ２の出力はＮＡＮＤ回路ＮＤ３の第２入力端子に入力される。そして、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｌ”のとき、ＮＡＮＤ回路ＮＤ３の出力端子から信号ＤＱＳ７（信号ＤＱ_INT７）が出力され、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｈ”のとき、信号ＤＱＳ０（信号ＤＱ_INT０）が出力される。
選択回路１８１_１では、信号ＤＱ_INT１がＮＡＮＤ回路ＮＤ１の第１入力端子に、信号ＤＱ_INT６がＮＡＮＤ回路ＮＤ２の第１入力端子にそれぞれ入力される。選択信号ＤＩＯＳＷＡＰ_ＥＮがＮＡＮＤ回路ＮＤ１の第２入力端子に入力され、選択信号ＤＩＯＳＷＡＰ_ＥＮがインバータＩＶ１を介してＮＡＮＤ回路ＮＤ２の第２入力端子に入力される。ＮＡＮＤ回路ＮＤ１の出力はＮＡＮＤ回路ＮＤ３の第１入力端子に入力され、ＮＡＮＤ回路ＮＤ２の出力はＮＡＮＤ回路ＮＤ３の第２入力端子に入力される。そして、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｌ”のとき、ＮＡＮＤ回路ＮＤ３の出力端子から信号ＤＱＳ６（信号ＤＱ_INT６）が出力され、選択信号ＤＩＯＳＷＡＰ_ＥＮが“Ｈ”のとき、信号ＤＱＳ１（信号ＤＱ_INT１）が出力される。
以下同様に、選択回路１８１_２〜１８１_７は図８に示すように構成され、選択回路１８１_２〜１８１_７から、信号ＤＱＳ５〜ＤＱＳ０あるいは信号ＤＱＳ０〜ＤＱＳ５がそれぞれ出力される。
また、フラッシュメモリチップＣ２では、選択回路１８１_０〜１８１_７におけるＮＡＮＤ回路ＮＤ１の第１入力端子に、信号ＤＱ_INT７〜ＤＱ_INT０がそれぞれ入力され、ＮＡＮＤ回路ＮＤ２の第１入力端子に、信号ＤＱ_INT０〜ＤＱ_INT７がそれぞれ入力される。その他の構成は、前述したフラッシュメモリチップＣ１と同様である。
ここで、前述した接続変更コマンドについて詳述する。接続変更コマンドには、信号ＤＱＳに関してビット列が対称なコードを割り当てる。例えば、図４に示したパターン１のように、コントローラ２００（またはノーマルパッケージ１１０）のＤＱピンとミラーパッケージ１２０内のチップのＤＱピンとの接続規則がＤＱピンＤＱ０〜ＤＱ７の中央に対して対称である場合には、図９（ａ）及び図９（ｂ）に示すように、ＤＱ［７：０］の中央に対して対称なコードを用いる。このような対称コードを接続変更コマンドとしてコントローラ２００から送信すれば、パターン１のような接続規則を有するミラーパッケージ１２０においても、接続規則に基づいて変換される前と同じコードとして受け付けられる。このため、フラッシュメモリチップ内部のコマンドレジスタの回路構成が簡素化できる。
図９（ａ）及び図９（ｂ）に示すように、ＤＱ［４］とＤＱ［３］の間の線を境に上位ビットと下位ビットで１／０を対称に配置すれば、第１実施形態で用いる対称コードが形成できる。言い換えると、この対称コードは、ＤＱ［４］とＤＱ［３］の間の線を境に上位ビットと下位ビットを入れ替えても、同一になるコードである。このような対称コードは、図９（ｃ）に示すように、ビット列が８ビットの場合、１６通り（００ｈ、１８ｈ、２４ｈ、３Ｃｈ、４２ｈ、５Ａｈ、６６ｈ、７Ｅｈ、８１ｈ、９９ｈ、Ａ５ｈ、ＢＤｈ、Ｃ３ｈ、ＤＢｈ、Ｅ７ｈ、ＦＦｈ）存在する。以降、これら１６通りを対称コードＡと称する。
［１−４］第１実施形態の動作
次に、第１実施形態の半導体記憶装置１００におけるＤＱピンの接続変更の動作について説明する。図１０は、半導体記憶装置におけるＤＱピンの接続変更の動作を示すフローチャートである。以降の実施形態では、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０及びミラーパッケージ１２０内のフラッシュメモリチップＣ２の動作を例に挙げる。
まず、ノーマルパッケージ１１０内のチップＣ０及びミラーパッケージ１２０内のチップＣ２に電源が投入されると、あるいはチップＣ０、Ｃ２がコントローラ２００からコマンドＦＦｈを受信すると、チップＣ０、Ｃ２はパワーオンリード（ＰＯＲ）を行う（ステップＳ１）。
次に、ミラーパッケージ１２０内のチップＣ２においてＤＱピンの接続変更を行う場合、まず、チップＣ２は、コントローラ２００からアサートされたチップイネーブル信号ＣＥＳ_１を受信し、イネーブル状態とされる。チップＣ０は、コントローラ２００からネゲートされたチップイネーブル信号ＣＥＳ_０を受信し、ディセーブル状態とされる。これにより、ミラーパッケージ１２０内のチップＣ２のみがコマンドを受け付け可能な状態となる。
続いて、コントローラ２００は、チップＣ０、Ｃ２に接続変更コマンド（対称コマンドＡ）を送信する。このとき、チップＣ２は、イネーブル状態となっているため、接続変更コマンドを受信する（ステップＳ２）（yes）。
チップＣ２は接続変更コマンドを受信すると、チップＣ２がミラーパッケージ１２０内に実装されているとして、選択信号ＤＩＯＳＷＡＰ_ＥＮをアサートする（ステップＳ３）。選択信号ＤＩＯＳＷＡＰ_ＥＮがアサートされると、チップＣ２内において接続変更回路１３によりＤＱピンの接続変更（以降、ミラーモードともいう）が実行される（ステップＳ４）。ミラーモードでは、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン１）に基づいて、図６に示したように、接続変更回路１３によりＤＱピンの交換が行われる。言い換えると、コントローラ２００からの入力信号とチップＣ２のＤＱピンとの関係が、コントローラ２００からの入力信号とチップＣ０のＤＱピンとの関係と同じになるように、チップＣ２内においてＤＱピンから出力される信号の入れ換えが実行される。
一方、チップＣ０は、ディセーブル状態となっているため、コントローラ２００から送信された接続変更コマンドを受信しない（ステップＳ２）（no）。チップＣ０は、接続変更コマンドを受信しない場合、チップＣ０がノーマルパッケージ１１０内のチップであるとして（ステップＳ５）、ＤＱピンの接続変更を実行せず、動作を終了する。
以上により、半導体記憶装置のフラッシュメモリチップＣ０、Ｃ２におけるＤＱピンの接続変更の動作が終了する。
前述の図１０ではパワーオンリードを行った後に、ＤＱピンの接続変更を実行したが、パワーオンリードを行う前に、ＤＱピンの接続変更を実行してもよい。図１１は、コマンドＦＦｈによるパワーオンリードが行われる前に、ＤＱピンの接続変更を行う動作を示すフローチャートである。
チップＣ０、Ｃ２は、コントローラ２００からコマンドＦＦｈを受信する前に、コントローラ２００からチップイネーブル信号ＣＥＳ_０、ＣＥＳ_１を受信する。チップＣ２は、アサートされたチップイネーブル信号ＣＥＳ_１によりイネーブル状態とされ、チップＣ０は、ネゲートされたチップイネーブル信号ＣＥＳ_０によりディセーブル状態とされる。
その後、コントローラ２００は、チップＣ０、Ｃ２に接続変更コマンドを送信する（ステップＳ２）。図１１に示すステップＳ２〜Ｓ５の処理は図１０の処理と同様である。これにより、フラッシュメモリチップＣ０、Ｃ２におけるＤＱピンの接続変更を実行してもよい。
パワーオンリードを行う前に、ミラーパッケージ１２０内のチップＣ２に対してアクセスしたい場合がある。このような場合は、チップＣ０、Ｃ２にコマンドＦＦｈを入力してパワーオンリードを行う前に、図１１に示すように、接続変更コマンドを入力し、ＤＱピンの接続変更を実行する。これにより、その後、ミラーパッケージ１２０内のチップＣ２に対してアクセスを行えば、ノーマルパッケージ１１０内のチップＣ０に入力するのと同じ信号ＤＱＳを、ミラーパッケージ１２０内のチップＣ２に入力することが可能である。
次に、第１実施形態の半導体記憶装置１００における書き込みのコマンドシーケンスの例を説明する。図１２は、ノーマルパッケージ、及びパターン１の接続規則を有するミラーパッケージにおける書き込みシーケンスを示す図である。ここでは、接続変更コマンドとして“コマンド４２ｈ及びアドレスＣ３ｈ”を用いた例を述べる。コマンド４２ｈ及びアドレスＣ３ｈは、いずれも対称コードＡに相当する。
まず、コントローラ２００は、ノーマルパッケージ１１０内のフラッシュメモリチップＣ０及びミラーパッケージ１２０内のフラッシュメモリチップＣ２のＤＱピンにコマンドＦＦｈを送信する。コマンドＦＦｈはパワーオンリードを指示するコマンドである。ＦＦｈコマンドは、対称コマンドＡに相当するため、チップＣ０、Ｃ２に同等に受け付けられる。これにより、ノーマルパッケージ１１０内のチップＣ０及びミラーパッケージ１２０内のチップＣ２の各々においてパワーオンリード（ＰＯＲ）が実行される。
次に、コントローラ２００は、チップイネーブルピンＣＥ_１に送信するチップイネーブル信号ＣＥＳ_１をアサート（またはイネーブル）し、チップイネーブルピンＣＥ_０に送信するチップイネーブル信号ＣＥＳ_０をネゲート（またはディセーブル）する。これにより、チップＣ２はイネーブル状態とされ、チップＣ０はディセーブル状態とされる。
続いて、ミラーパッケージ１２０内のチップＣ２をミラーモードに設定するために、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに“コマンド４２ｈ及びアドレスＣ３ｈ”を送信する。このとき、チップＣ２は、イネーブル状態となっているため、“コマンド４２ｈ及びアドレスＣ３ｈ”を受け付ける。一方、チップＣ０は、ディセーブル状態となっているため、“コマンド４２ｈ及びアドレスＣ３ｈ”を受け付けない。
“コマンド４２ｈ及びアドレスＣ３ｈ”は、対称コマンドＡに相当するため、ミラーパッケージ１２０内のチップＣ２に同一のコードのまま受け付けられる。“コマンド４２ｈ及びアドレスＣ３ｈ”を受け付けると、ミラーパッケージ１２０内のチップＣ２では、選択信号ＤＩＯＳＷＡＰ_ＥＮがアサートされて、ミラーモードの設定が実行される（ミラーモードエントリ）。ミラーモードに設定される間、すなわち接続変更回路１３においてＤＱピンの接続変更が実行される間、レディ／ビジー（ＲＢ）ピンにはビジー(“Ｌ”)が出力され、ＤＱピンの接続変更が終了すると、ＲＢピンがレディ(“Ｈ”)に戻る。なおここでは、便宜的にＤＱピンに入力される信号部分にレディ／ビジー信号を示したが、実際にはレディ／ビジー信号はＤＱピンと異なるＲＢピンに入力される。これは以降の図１３、図２８等でも同様である。
次に、コントローラ２００は、ミラーパッケージ１２０内のチップＣ２に対して２値プログラムを行う。まず、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンにコマンドＡ２ｈを送信する。コマンドＡ２ｈは、ＳＬＣ（Single level cell）モードを示すコマンドである。コントローラ２００から送信されたコマンドＡ２ｈは、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン１）に基づいて、コマンド４５ｈに変換されてチップＣ２のＤＱピンに受信される。しかし、コマンド４５ｈは、チップＣ２内の接続変更回路１３によりさらに変換されてコマンドＡ２ｈに戻る。
続いて、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに、アドレス入力コマンド８０ｈを送信する。コントローラ２００から送信されたコマンド８０ｈは、同様に、接続規則（パターン１）に基づいて、コマンド０１ｈに変換されてチップＣ２のＤＱピンに受信される。しかし、コマンド０１ｈは、接続変更回路１３によりさらに変換されてコマンド８０ｈに戻る。
コマンド８０ｈの送信に続いて、コントローラ２００はチップＣ０、Ｃ２のＤＱピンに５サイクルのアドレスを送信する。コントローラ２００から送信された５サイクルのアドレス（０１ｈ、２３ｈ、４５ｈ、５６ｈ、０２ｈ）は、同様に、接続規則（パターン１）に基づいて、アドレス（８０ｈ、Ｃ４ｈ、Ａ２ｈ、６Ａｈ、４０ｈ）に変換されてチップＣ２のＤＱピンに受信される。しかし、接続変更回路１３によりさらに変換されてアドレス（０１ｈ、２３ｈ、４５ｈ、５６ｈ、０２ｈ）に戻る。
ここで、アドレスの５サイクル目にチップアドレス０２ｈが割り当てられている。ミラーパッケージ１２０内のチップＣ２に対応するアドレス０２ｈが入力されたため、ミラーパッケージ１２０内のチップＣ２が選択状態となり、ノーマルパッケージ１１０内のチップＣ０は非選択状態となる。
続いて、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンにライトデータ（ＡＢｈ、ＣＤｈ、ＥＦｈ）を送信する。コントローラ２００から送信されたライトデータ（ＡＢｈ、ＣＤｈ、ＥＦｈ）は、同様に、接続規則（パターン１）に基づいて、ライトデータ（Ｄ５ｈ、Ｂ３ｈ、Ｆ７ｈ）に変換されてチップＣ２のＤＱピンに受信される。その後、変換されたライトデータ（Ｄ５ｈ、Ｂ３ｈ、Ｆ７ｈ）はページバッファ２１に記憶される。一方、ノーマルパッケージ１１０内のチップＣ０は非選択状態にあるため、ライトデータ（ＡＢｈ、ＣＤｈ、ＥＦｈ）を受け付けない。
次に、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに書き込み実行コマンド１０ｈを送信する。コントローラ２００から送信されたコマンド１０ｈは、同様に、接続規則（パターン１）に基づいて、コマンド０８ｈに変換されてチップＣ２のＤＱピンに受信される。しかし、コマンド０８ｈは、接続変更回路１３によりさらに変換されてコマンド１０ｈに戻る。これにより、ページバッファ２１に記憶されたライトデータ（Ｄ５ｈ、Ｂ３ｈ、Ｆ７ｈ）は、プログラムシーケンスによってメモリセル１７に書き込まれる。ライトデータがメモリセル１７に書き込まれている間、レディ／ビジー（ＲＢ）ピンにはビジーが出力される。書き込みが終了すると、ＲＢピンがレディに戻る。
一方、ノーマルパッケージ１１０内のチップＣ０は非選択状態であるため、書き込み実行コマンド１０ｈを受け付けない。
以上により、半導体記憶装置１００における書き込みのコマンドシーケンスが終了する。
次に、第１実施形態の半導体記憶装置１００における読み出しのコマンドシーケンスの例を説明する。図１３は、ノーマルパッケージ、及びパターン１の接続規則を有するミラーパッケージにおける読み出し及びミラーモード解除のシーケンスを示す図である。図１２の例では、チップＣ０、Ｃ２に接続変更コマンドを入力してミラーモードの設定を行ったが、誤ってミラーモードに設定されたときにミラーモードを抜けるあるいは解除するためのコマンドを用意する。ここでは、チップＣ２がミラーモードに既に設定されているものとし、ミラーモードを抜けるための接続変更コマンドとして“コマンド４２ｈ及びアドレス８１ｈ”を用いた例を述べる。
まず、コントローラ２００は、フラッシュメモリチップＣ０、Ｃ２のＤＱピンにＳＬＣモードを示すコマンドＡ２ｈを送信する。コントローラ２００から送信されたコマンドＡ２ｈは、同様に、接続規則（パターン１）に基づいて、コマンド４５ｈに変換される。しかし、コマンド４５ｈは、接続変更回路１３によりさらに変換されてコマンドＡ２ｈに戻る。
次に、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンにアドレス入力コマンド００ｈを送信する。コントローラ２００から送信されたコマンド００ｈは、対称コマンドＡに相当するが、同様に、接続規則（パターン１）に基づいて、コマンド００ｈに変換され、接続変更回路１３によりさらに変換されてコマンド００ｈに戻る。
コマンド００ｈの送信に続いて、コントローラ２００はチップＣ０、Ｃ２のＤＱピンに５サイクルのアドレス（０１ｈ、２３ｈ、４５ｈ、５６ｈ、０２ｈ）を送信する。コントローラ２００から送信された５サイクルのアドレスは、同様に、接続規則（パターン１）に基づいて、アドレス（８０ｈ、Ｃ４ｈ、Ａ２ｈ、６Ａｈ、４０ｈ）に変換されるが、接続変更回路１３によりさらに変換されてアドレス（０１ｈ、２３ｈ、４５ｈ、５６ｈ、０２ｈ）に戻る。
ここで、アドレスの５サイクル目にチップアドレス０２ｈが割り当てられている。ミラーパッケージ１２０内のチップＣ２に対応するアドレス０２ｈが入力されたため、ミラーパッケージ１２０内のチップＣ２が選択状態となり、ノーマルパッケージ１１０内のチップＣ０は非選択状態となる。
続いて、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに読み出し実行コマンド３０ｈを送信する。コントローラ２００から送信されたコマンド３０ｈは、同様に、接続規則（パターン１）に基づいて、コマンド０Ｃｈに変換されるが、接続変更回路１３によりさらに変換されてコマンド３０ｈに戻る。これにより、ミラーパッケージ１２０内のチップＣ２では、読み出しが実行され、メモリセル１７に記憶されていたデータ（Ｄ５ｈ、Ｂ３ｈ、Ｆ７ｈ）がページバッファ２１に読み出される。メモリセル１７からデータが読み出されている間、レディ／ビジー（ＲＢ）ピンにはビジーが出力される。この読み出しが終了すると、ＲＢピンがレディに戻る。
さらに、ページバッファ２１に読み出されたデータ（Ｄ５ｈ、Ｂ３ｈ、Ｆ７ｈ）は、フラッシュメモリチップＣ２のＤＱピンＤＱ０〜ＤＱ７からコントローラ２００のＤＱピンＤＱ７〜ＤＱ０にそれぞれ出力される。チップＣ２のＤＱピンから出力されたデータは、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン１）に基づいて、データ（ＡＢｈ、ＣＤｈ、ＥＦｈ）に変換されてコントローラ２００のＤＱピンに受信される。すなわち、図１２に示した書き込みシーケンスでデータ（ＡＢｈ、ＣＤｈ、ＥＦｈ）をフラッシュメモリチップＣ２のメモリセル１７に書き込むと、変換されたデータ（Ｄ５ｈ、Ｂ３ｈ、Ｆ７ｈ）がメモリセル１７に書き込まれる。しかし、メモリセル１７に書き込まれたこの変換データを図１３に示す読み出しシーケンスでコントローラ２００に読み出すと、正しいデータ（ＡＢｈ、ＣＤｈ、ＥＦｈ）に戻される。
なお、ノーマルパッケージ１１０内のチップは、非選択状態であるため、読み出し実行コマンド３０ｈを受け付けない。
次に、ミラーパッケージ１２０内のチップＣ２のミラーモードを解除するためのコマンドシーケンスでは、まず、コントローラ２００は、チップイネーブル信号ＣＥＳ_１をアサートし、チップイネーブル信号ＣＥＳ_０をネゲートする。
続いて、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに“コマンド４２ｈ及びアドレス８１ｈ”を送信する。このとき、チップＣ２は選択状態であるため、“コマンド４２ｈ及びアドレス８１ｈ”を受け付けるが、チップＣ０は非選択状態であるため、“コマンド４２ｈ及びアドレス８１ｈ”を受け付けない。
コントローラ２００から送信された“コマンド４２ｈ及びアドレス８１ｈ”は、対称コマンドＡに相当するため、チップＣ２に同一のコードのまま受け付けられる。これにより、ミラーパッケージ１２０内のチップＣ２では、選択信号ＤＩＯＳＷＡＰ_ＥＮがネゲートされて、ミラーモードが解除される（ミラーモードイグジット）。ミラーモードが解除される間、すなわち接続変更回路１３においてＤＱピンの接続変更が解除される間、レディ／ビジー（ＲＢ）ピンにはビジーが出力され、ＤＱピンの接続変更が解除されると、ＲＢピンがレディに戻る。
以上により、半導体記憶装置１００における読み出し及びミラーモード解除のコマンドシーケンスが終了する。
［１−５］第１実施形態の効果
第１実施形態によれば、データ転送速度を向上させることができる両面実装の半導体記憶装置を提供できる。
以下に、本効果について詳述する。基板の両面に同一のパッケージを実装する両面実装の半導体記憶装置において、基板の第１主面（表面）上のノーマルパッケージと、第２主面（裏面）上のミラーパッケージとでＤＱピンを共通とする構成を取る場合、両パッケージの共通のＤＱピン同士を接続するための配線が長くなる場合がある。共通のＤＱピンとは、ピン番号が同一で、同一の回路機能を持つピンを指す。
ミラーパッケージは、ノーマルパッケージと同一のパッケージを１８０°回転したものであるため、ＤＱピンの位置がノーマルパッケージとは異なり、基板面に垂直な方向で接続する場合、共通のＤＱピン同士を接続することができない。このため、コントローラからデータを送信した場合、ノーマルパッケージとミラーパッケージで受信するデータが異なることになる。
そこで、第１実施形態では、ミラーパッケージ１２０内のチップのＤＱピンの接続を変更する接続変更回路を備える。接続変更回路は、ノーマルパッケージ１１０（またはコントローラ２００）のＤＱピンとミラーパッケージ１２０（またはミラーパッケージ１２０内のチップ）のＤＱピンとの接続規則に基づいて、ミラーパッケージ１２０内のチップ内部でＤＱピンの交換を行う。これにより、基板の両面に実装されたノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピンを基板面に垂直な方向で接続した場合でも、ノーマルパッケージ１１０とミラーパッケージ１２０で同じデータを受信することが可能となる。
また、第１実施形態では、ノーマルパッケージ１１０及びミラーパッケージ１２０内のチップのＤＱピンとメモリセルとの間、すなわちデータの入出力経路に接続変更回路を配置しない。このため、ミラーパッケージ１２０内のチップでは、変換されたデータがそのままメモリセルに書き込まれる。このことから、コントローラ２００がノーマルパッケージ１１０内のチップとミラーパッケージ１２０内のチップとに同じデータを書き込んだ場合でも、それぞれのチップのメモリセルに異なるデータが書き込まれる。しかし、ミラーパッケージ１２０内のチップに書き込まれたデータをコントローラ２００に読み出した場合、データが再度変換され、元のデータに復元される。したがって、コントローラ２００から見た場合、ノーマルパッケージ１１０及びミラーパッケージ１２０から同じデータが出力される。
なお、アドレス及びコマンドと異なり、ノーマルパッケージ１１０及びミラーパッケージ１２０に入力されるデータの値によってチップ内部の動作は影響を受けない。第１実施形態では、このようにデータの入出力経路に接続変更回路を配置しなくてよいため、データの入出力速度が影響を受けることはない。
以上により第１実施形態では、基板の両面に実装されたノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピン間を短い距離（例えば、最短距離）で接続できるため、データ転送速度を向上させることができる。
［２］第２実施形態
第２実施形態の半導体記憶装置について説明する。第２実施形態では、図９（ｃ）に示した対称コードＡにおいてさらに対称性のよいコード（以下、対称コードＢと記す）を含むコマンドと、対称コードＢを含むアドレスとの組み合わせを接続変更コマンドとして用いる。さらに、これら接続変更コマンドを、様々な接続規則を持つ両面実装の半導体記憶装置に対応付けて使用する。様々な接続規則の例として、パターン２〜５を有するミラーパッケージを備える半導体記憶装置を例示する。第２実施形態の半導体記憶装置の構造及び回路構成については、ノーマルパッケージとミラーパッケージとのＤＱピンの接続規則（回路接続）及び接続変更回路を除いて、前述した第１実施形態と同様である。
図１４（ａ）は、第２実施形態の半導体記憶装置で用いる対称コードＢを示す図である。図１４（ａ）に示すように、対称コードＢは、ＤＱ［４］とＤＱ［３］の間の対称軸に加えて、ＤＱ［６］とＤＱ［５］の間、及びＤＱ［２］とＤＱ［１］の間の対称軸に関しても対称なコードを指す。図１４（ｂ）に示すように、このような対称コードＢは、８ビットのビット列では４通り（００ｈ、６６ｈ、９９ｈ、ＦＦｈ）存在する。
［２−１］半導体記憶装置の回路構成
次に、図１５及び図１６を用いて、第２実施形態の半導体記憶装置におけるパターン２のＤＱピンの並びを説明する。図１５は、ノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピンの並びを示す平面図である。
図１５におけるノーマルパッケージ１１０のＤＱピンとミラーパッケージ１２０のＤＱピン間、例えばＤＱ０(Ｃ０)とＤＱ３(Ｃ２)、ＤＱ１(Ｃ０)とＤＱ２(Ｃ２)、ＤＱ２(Ｃ０)とＤＱ１(Ｃ２)、ＤＱ３(Ｃ０)とＤＱ０(Ｃ２)、ＤＱ４(Ｃ０)とＤＱ７(Ｃ２)、ＤＱ５(Ｃ０)とＤＱ６(Ｃ２)、ＤＱ６(Ｃ０)とＤＱ５(Ｃ２)、ＤＱ７(Ｃ０)とＤＱ４(Ｃ２)を結ぶ破線は、これらのＤＱピンがそれぞれ接続されることを表す。さらに、これらの破線に接続された実線は、パッケージ１１０、１２０の両ＤＱピンと、コントローラ２００のＤＱピンＤＱ０、ＤＱ１、ＤＱ２、…、ＤＱ７とがそれぞれ接続されることを表す。
例えば、ノーマルパッケージ１１０のピン座標６−ｅ、５−ｅ、５−ｆ、６−ｆには、ＤＱ０(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ５(Ｃ０)、ＤＱ４(Ｃ０)がそれぞれ配置される。これらのＤＱ０(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ５(Ｃ０)、ＤＱ４(Ｃ０)と接続されるのは、ミラーパッケージ１２０のピン座標２−ｅ、３−ｅ、３−ｆ、２−ｆであり、それぞれミラーパッケージ１２０のＤＱ３(Ｃ２)、ＤＱ２(Ｃ２)、ＤＱ６(Ｃ２)、ＤＱ７(Ｃ２)が対応する。
図１６を用いて、図１５に示したノーマルパッケージ１１０、ミラーパッケージ１２０、及びコントローラ２００のＤＱピンの接続規則をわかり易く説明する。図１６は、コントローラ２００及びノーマルパッケージ１１０のＤＱピンと、ミラーパッケージ１２０のＤＱピンの番号のみを抜き出して示した図である。
図１６に示すように、コントローラ２００及びノーマルパッケージ１１０のＤＱ０と、ミラーパッケージ１２０のＤＱ３が接続される。同様に、ＤＱ１とＤＱ２、ＤＱ２とＤＱ１、ＤＱ３とＤＱ０、ＤＱ４とＤＱ７、ＤＱ５とＤＱ６、ＤＱ６とＤＱ５、ＤＱ７とＤＱ４がそれぞれ接続される。
次に、図１７及び図１８を用いて、第２実施形態の半導体記憶装置におけるパターン３のＤＱピンの並びを説明する。図１７は、ノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピンの並びを示す平面図である。
図１７におけるノーマルパッケージ１１０のＤＱピンとミラーパッケージ１２０のＤＱピン間、例えばＤＱ０(Ｃ０)とＤＱ４(Ｃ２)、ＤＱ１(Ｃ０)とＤＱ５(Ｃ２)、ＤＱ２(Ｃ０)とＤＱ６(Ｃ２)、ＤＱ３(Ｃ０)とＤＱ７(Ｃ２)、ＤＱ４(Ｃ０)とＤＱ０(Ｃ２)、ＤＱ５(Ｃ０)とＤＱ１(Ｃ２)、ＤＱ６(Ｃ０)とＤＱ２(Ｃ２)、ＤＱ７(Ｃ０)とＤＱ３(Ｃ２)を結ぶ破線は、これらのＤＱピンがそれぞれ接続されることを表す。さらに、これらの破線に接続された実線は、パッケージ１１０、１２０の両ＤＱピンと、コントローラ２００のＤＱピンＤＱ０〜ＤＱ７とがそれぞれ接続されることを表す。
例えば、ノーマルパッケージ１１０のピン座標６−ｅ、５−ｅ、５−ｆ、６−ｆには、ＤＱ３(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ２(Ｃ０)、ＤＱ０(Ｃ０)がそれぞれ配置される。これらのＤＱ３(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ２(Ｃ０)、ＤＱ０(Ｃ０)と接続されるのは、ミラーパッケージ１２０のピン座標２−ｅ、３−ｅ、３−ｆ、２−ｆであり、それぞれミラーパッケージ１２０のＤＱ７(Ｃ２)、ＤＱ５(Ｃ２)、ＤＱ６(Ｃ２)、ＤＱ４(Ｃ２)が対応する。
図１８を用いて、図１７に示したノーマルパッケージ１１０、ミラーパッケージ１２０、及びコントローラ２００のＤＱピンの接続規則をわかり易く説明する。図１８は、コントローラ２００及びノーマルパッケージ１１０のＤＱピンと、ミラーパッケージ１２０のＤＱピンの番号のみを抜き出して示した図である。
図１８に示すように、コントローラ２００及びノーマルパッケージ１１０のＤＱ０と、ミラーパッケージ１２０のＤＱ４が接続される。同様に、ＤＱ１とＤＱ５、ＤＱ２とＤＱ６、ＤＱ３とＤＱ７、ＤＱ４とＤＱ０、ＤＱ５とＤＱ１、ＤＱ６とＤＱ２、ＤＱ７とＤＱ３がそれぞれ接続される。
次に、図１９及び図２０を用いて、第２実施形態の半導体記憶装置におけるパターン４のＤＱピンの並びを説明する。図１９は、ノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピンの並びを示す平面図である。
図１９におけるノーマルパッケージ１１０のＤＱピンとミラーパッケージ１２０のＤＱピン間、例えばＤＱ０(Ｃ０)とＤＱ７(Ｃ２)、ＤＱ１(Ｃ０)とＤＱ２(Ｃ２)、ＤＱ２(Ｃ０)とＤＱ１(Ｃ２)、ＤＱ３(Ｃ０)とＤＱ４(Ｃ２)、ＤＱ４(Ｃ０)とＤＱ３(Ｃ２)、ＤＱ５(Ｃ０)とＤＱ６(Ｃ２)、ＤＱ６(Ｃ０)とＤＱ５(Ｃ２)、ＤＱ７(Ｃ０)とＤＱ０(Ｃ２)を結ぶ破線は、これらのＤＱピンがそれぞれ接続されることを表す。さらに、これらの破線に接続された実線は、パッケージ１１０、１２０の両ＤＱピンと、コントローラ２００のＤＱピンＤＱ０〜ＤＱ７とがそれぞれ接続されることを表す。
例えば、ノーマルパッケージ１１０のピン座標６−ｅ、５−ｅ、５−ｆ、６−ｆには、ＤＱ３(Ｃ０)、ＤＱ５(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ０(Ｃ０)がそれぞれ配置される。これらのＤＱ３(Ｃ０)、ＤＱ５(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ０(Ｃ０)と接続されるのは、ミラーパッケージ１２０のピン座標２−ｅ、３−ｅ、３−ｆ、２−ｆであり、それぞれミラーパッケージ１２０のＤＱ４(Ｃ２)、ＤＱ６(Ｃ２)、ＤＱ２(Ｃ２)、ＤＱ７(Ｃ２)が対応する。
図２０を用いて、図１９に示したノーマルパッケージ１１０、ミラーパッケージ１２０、及びコントローラ２００のＤＱピンの接続規則をわかり易く説明する。図２０は、コントローラ２００及びノーマルパッケージ１１０のＤＱピンと、ミラーパッケージ１２０のＤＱピンの番号のみを抜き出して示した図である。
図２０に示すように、コントローラ２００及びノーマルパッケージ１１０のＤＱ０と、ミラーパッケージ１２０のＤＱ７が接続される。同様に、ＤＱ１とＤＱ２、ＤＱ２とＤＱ１、ＤＱ３とＤＱ４、ＤＱ４とＤＱ３、ＤＱ５とＤＱ６、ＤＱ６とＤＱ５、ＤＱ７とＤＱ０がそれぞれ接続される。
次に、図２１及び図２２を用いて、第２実施形態の半導体記憶装置におけるパターン５のＤＱピンの並びを説明する。図２１は、ノーマルパッケージ１１０及びミラーパッケージ１２０のＤＱピンの並びを示す平面図である。
図２１におけるノーマルパッケージ１１０のＤＱピンとミラーパッケージ１２０のＤＱピン間、例えばＤＱ０(Ｃ０)とＤＱ４(Ｃ２)、ＤＱ１(Ｃ０)とＤＱ２(Ｃ２)、ＤＱ２(Ｃ０)とＤＱ１(Ｃ２)、ＤＱ３(Ｃ０)とＤＱ７(Ｃ２)、ＤＱ４(Ｃ０)とＤＱ０(Ｃ２)、ＤＱ５(Ｃ０)とＤＱ６(Ｃ２)、ＤＱ６(Ｃ０)とＤＱ５(Ｃ２)、ＤＱ７(Ｃ０)とＤＱ３(Ｃ２)を結ぶ破線は、これらのＤＱピンがそれぞれ接続されることを表す。さらに、これらの破線に接続された実線は、パッケージ１１０、１２０の両ＤＱピンと、コントローラ２００のＤＱピンＤＱ０〜ＤＱ７とがそれぞれ接続されることを表す。
例えば、ノーマルパッケージ１１０のピン座標６−ｅ、５−ｅ、５−ｆ、６−ｆには、ＤＱ３(Ｃ０)、ＤＱ５(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ０(Ｃ０)がそれぞれ配置される。これらのＤＱ３(Ｃ０)、ＤＱ５(Ｃ０)、ＤＱ１(Ｃ０)、ＤＱ０(Ｃ０)と接続されるのは、ミラーパッケージ１２０のピン座標２−ｅ、３−ｅ、３−ｆ、２−ｆであり、それぞれミラーパッケージ１２０のＤＱ７(Ｃ２)、ＤＱ６(Ｃ２)、ＤＱ２(Ｃ２)、ＤＱ４(Ｃ２)が対応する。
図２２を用いて、図２１に示したノーマルパッケージ１１０、ミラーパッケージ１２０、及びコントローラ２００のＤＱピンの接続規則をわかり易く説明する。図２２は、コントローラ２００及びノーマルパッケージ１１０のＤＱピンと、ミラーパッケージ１２０のＤＱピンの番号のみを抜き出して示した図である。
図２２に示すように、コントローラ２００及びノーマルパッケージ１１０のＤＱ０と、ミラーパッケージ１２０のＤＱ４が接続される。同様に、ＤＱ１とＤＱ２、ＤＱ２とＤＱ１、ＤＱ３とＤＱ７、ＤＱ４とＤＱ０、ＤＱ５とＤＱ６、ＤＱ６とＤＱ５、ＤＱ７とＤＱ３がそれぞれ接続される。
前述したパターン１〜５の接続規則を有するミラーパッケージ１２０内のチップでは、コントローラ２００のＤＱピンから対称コマンドＢを送信したとき、対称コマンドＢは接続規則に基づいて変換されるが、ミラーパッケージ１２０のＤＱピンに同じコードとして受信される。したがって、対称コマンドＢを接続変更コマンドに使用すれば、パターン１〜５の接続規則を有するミラーパッケージ１２０を備えた半導体記憶装置に対応することが可能である。
［２−２］半導体記憶装置の動作
図２３は、第２実施形態の半導体記憶装置における対称コードＢを含むコマンド及びアドレスに応じてＤＱピンの接続変更を行うフローチャートを示す。図２４は、図２３のフローチャートにおけるアドレスとパターン１〜５との対応関係を示す図である。
まず、ノーマルパッケージ１１０内のチップＣ０及びミラーパッケージ１２０内のチップＣ２に電源が投入されると、あるいはチップＣ０、Ｃ２がコントローラ２００からコマンドＦＦｈを受信すると、チップＣ０、Ｃ２はパワーオンリード（ＰＯＲ）を行う（ステップＳ１１）。
次に、ミラーパッケージ１２０内のチップＣ２においてＤＱピンの接続変更を行う場合、まず、チップＣ２は、コントローラ２００からアサートされたチップイネーブル信号ＣＥＳ_１を受信し、イネーブル状態とされる。チップＣ０は、コントローラ２００からネゲートされたチップイネーブル信号ＣＥＳ_０を受信し、ディセーブル状態とされる。
続いて、コントローラ２００は、チップＣ０、Ｃ２に接続変更コマンドとしてコマンド６６ｈ及びアドレス（００ｈ、ＦＦｈ、６６ｈ、または９９ｈ）を送信する。このとき、チップＣ２は、イネーブル状態となっているため、コマンド及びアドレスを受信する。
チップＣ２は、コマンド６６ｈ及びアドレス００ｈを受信した場合（ステップＳ１２、Ｓ１３）、ミラーパッケージ１２０内のパターン２の接続規則を有するチップであるとして（ステップＳ１４）、チップＣ２内でＤＱピンの接続変更を行う（ステップＳ１５）。このＤＱピンの接続変更では、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン２）に基づいて、チップＣ２内でＤＱピンの交換が行われる。
また、チップＣ２は、コマンド６６ｈ及びアドレスＦＦｈを受信した場合（ステップＳ１２、Ｓ１６）、ミラーパッケージ１２０内のパターン３の接続規則を有するチップであるとして（ステップＳ１７）、チップＣ２内でＤＱピンの接続変更を行う（ステップＳ１８）。このＤＱピンの接続変更では、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン３）に基づいて、チップＣ２内でＤＱピンの交換が行われる。
また、チップＣ２は、コマンド６６ｈ及びアドレス６６ｈを受信した場合（ステップＳ１２、Ｓ１９）、ミラーパッケージ１２０内のパターン４の接続規則を有するチップであるとして（ステップＳ２０）、チップＣ２内でＤＱピンの接続変更を行う（ステップＳ２１）。このＤＱピンの接続変更では、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン４）に基づいて、チップＣ２内でＤＱピンの交換が行われる。
また、チップＣ２は、コマンド６６ｈ及びアドレス９９ｈを受信した場合（ステップＳ１２、Ｓ２２）、ミラーパッケージ１２０内のパターン５の接続規則を有するチップであるとして（ステップＳ２３）、チップＣ２内でＤＱピンの接続変更を行う（ステップＳ２４）。このＤＱピンの接続変更では、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン５）に基づいて、チップＣ２内でＤＱピンの交換が行われる。
また、チップＣ２は、コマンド６６ｈを受信し、かつアドレス（００ｈ、ＦＦｈ、６６ｈ、または９９ｈ）を受信しない場合（ステップＳ１２、Ｓ２２）、ミラーパッケージ１２０内のパターン１の接続規則を有するチップであるとして（ステップＳ２５）、チップＣ２内でＤＱピンの接続変更を行う（ステップＳ２６）。このＤＱピンの接続変更では、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン１）に基づいて、チップＣ２内でＤＱピンの交換が行われる。
一方、チップＣ０は、ディセーブル状態となっているため、コントローラ２００から送信されたコマンド６６ｈを受信しない。チップＣ０は、コマンド６６ｈを受信しない場合（ステップＳ１２）、ノーマルパッケージ１１０内のチップであるとして（ステップＳ２７）、動作を終了する。以上により、半導体記憶装置のフラッシュメモリチップＣ０、Ｃ２におけるＤＱピンの接続変更の動作が終了する。
［２−３］第２実施形態の効果
対称コードＢを含むコマンド及びアドレスは、パターン１〜５の接続規則を有するミラーパッケージ１２０に入力されたとき、その接続規則に基づいて変換されても、同じコードのまま受け付けられるという特徴を持つ。第２実施形態では、この対称コードＢを含むコマンド及びアドレスを接続変更コマンドに使用し、コマンド及びアドレスとパターン１〜５の接続規則とを対応付ける。これにより、入力されたコマンド及びアドレスに応じて、そのミラーパッケージ１２０が有する接続規則に対応したＤＱピンの接続変更を選択することが可能である。その他の効果は、前記第１実施形態と同様である。
［３］第３実施形態
第３実施形態の半導体記憶装置について説明する。基板の両面に実装する前にパッケージ内のフラッシュメモリチップに書き込まれたデータは、基板の両面にパッケージを実装した後に読み出した場合、データが変換されて異なるデータとなる場合がある。そこで、第３実施形態では、基板の両面に実装される前に書き込まれたデータを、実装後に正しいデータとして読み出す例を説明する。例えば、パッケージを基板の両面に実装する前に、フラッシュメモリチップに書き込んでおくデータとしては、デバイスＩＤコードがある。ここでは、デバイスＩＤコードを読み出す場合を例に挙げる。第３実施形態の半導体記憶装置の構造及び回路構成については、前述した第１実施形態と同様である。
［３−１］半導体記憶装置の構成
図２５は、フラッシュメモリチップ内のデバイスＩＤコードが記憶されたページを示す図である。フラッシュメモリチップＣ０〜Ｃ３の各々は、メモリセル１７を含むメモリセルアレイＭＡ０、ＭＡ１、及びメモリセルアレイＭＡ０、ＭＡ１を制御する周辺制御回路３０を備える。メモリセルアレイＭＡ０、ＭＡ１の各々は、消去単位である複数のブロックＮＢ０、ＮＢ１、ＮＢ２、…、ＮＢＸ、…、ＮＢ(ｎ−１)、ＮＢｎ（ｎは０以上の自然数）を有する。なお、ここでは２つのメモリセルアレイを示したが、３つ以上であってもよい。
ブロックＮＢＸ内の特定のアドレスを持つページＡには、デバイスＩＤコードＡが記憶されている。さらに、ブロックＮＢＸ内のページＡとアドレスが異なるページＢには、前述した接続規則（パターン１〜５）に基づいて、デバイスＩＤコードＡを変換したデバイスＩＤコードＢが記憶されている。
図２６（ａ）及び図２６（ｂ）を用いて、基板の両面に実装される前のフラッシュメモリチップに対してデバイスＩＤコードＡとデバイスＩＤコードＢを書き込むコマンドシーケンスについて説明する。ここでは、基板の両面にパッケージを実装した後には、ミラーパッケージ１２０内のチップのＤＱピンと、コントローラ２００のＤＱピンとはパターン１の接続規則を有するものとする。
フラッシュメモリチップのブロックＮＢＸ内のページＡに、デバイスＩＤコードＡ（例えば、０１ｈ、２３ｈ、４５ｈ）を書き込む場合、以下のようなシーケンスとなる。
図２６（ａ）に示すように、まず、チップは、ＳＬＣモードを示すコマンドＡ２ｈを受信する。さらに、チップは、アドレス入力コマンド８０ｈを受信する。コマンド８０ｈに続いて、チップは、ページＡを指定するアドレスＡＤＤ_Ａを受信し、さらにデバイスＩＤコードＡ（０１ｈ、２３ｈ、４５ｈ）を受信する。続いて、チップは、書き込み実行コマンド１０ｈを受信する。これにより、ページバッファに記憶されたデバイスＩＤコードＡが、図２７に示すように、ブロックＮＢＸ内のページＡに書き込まれる。
また、フラッシュメモリチップのブロックＮＢＸ内のページＢに、デバイスＩＤコードＢ（８０ｈ、Ｃ４ｈ、Ａ２ｈ）を書き込む場合、以下のようなシーケンスとなる。
図２６（ｂ）に示すように、まず、チップは、コマンドＡ２ｈを受信する。さらに、チップは、アドレス入力コマンド８０ｈを受信する。コマンド８０ｈに続いて、チップは、ページＢを指定するアドレスＡＤＤ_Ｂを受信し、さらにデバイスＩＤコードＢ（８０ｈ、Ｃ４ｈ、Ａ２ｈ）を受信する。続いて、チップは、書き込み実行コマンド１０ｈを受信する。これにより、ページバッファに記憶されたデバイスＩＤコードＢが、図２７に示すように、ブロックＮＢＸ内のページＢに書き込まれる。
［３−２］半導体記憶装置の動作
次に、第３実施形態の半導体記憶装置におけるデバイスＩＤコードＡ、Ｂを読み出すコマンドシーケンスの例を説明する。図２８は、ノーマルパッケージ、及びパターン１の接続規則を有するミラーパッケージにおけるデバイスＩＤコードの読み出しシーケンスを示す図である。ここでは、接続変更コマンドとして“コマンド４２ｈ及びアドレスＣ３ｈ”を用いた例を述べる。
まず、チップＣ２は、コントローラ２００からアサートされたチップイネーブル信号ＣＥＳ_１を受信し、イネーブル状態とされる。チップＣ０は、コントローラ２００からネゲートされたチップイネーブル信号ＣＥＳ_０を受信し、ディセーブル状態とされる。
続いて、ミラーパッケージ１２０内のチップＣ２をミラーモードに設定するために、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに“コマンド４２ｈ及びアドレスＣ３ｈ”を送信する。このとき、チップＣ２は、イネーブル状態となっているため、“コマンド４２ｈ及びアドレスＣ３ｈ”を受け付ける。一方、チップＣ０は、ディセーブル状態となっているため、“コマンド４２ｈ及びアドレスＣ３ｈ”を受け付けない。
“コマンド４２ｈ及びアドレスＣ３ｈ”は、対称コマンドＡに相当するため、ミラーパッケージ１２０内のチップＣ２に同一のコードのまま受け付けられる。“コマンド４２ｈ及びアドレスＣ３ｈ”を受け付けると、ミラーパッケージ１２０内のチップＣ２では、選択信号ＤＩＯＳＷＡＰ_ＥＮがアサートされて、ミラーモードの設定が実行される。ミラーモードの設定では、接続変更回路１３においてＤＱピンの接続変更が実行される。
次に、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンにコマンドＦ３ｈを送信する。コマンドＦ３ｈは、チップ選択コマンドであり、ここではチップＣ２を選択するためのコマンドである。コントローラ２００から送信されたコマンドＦ３ｈは、コントローラ２００のＤＱピンとチップＣ２のＤＱピンとの接続規則（パターン１）に基づいて、コマンドＣＦｈに変換されてチップＣ２のＤＱピンに受信される。しかし、コマンドＣＦｈは、チップＣ２内の接続変更回路１３によりさらに変換されてコマンドＦ３ｈに戻る。コマンドＦ３ｈにより、ミラーパッケージ１２０内のチップＣ２が選択され、ノーマルパッケージ１１０内のチップＣ０が非選択となる。
続いて、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに“コマンドＥＣｈ及びアドレス４０ｈ”を送信する。このとき、チップＣ２が選択状態で、チップＣ０が非選択状態であるため、“コマンドＥＣｈ及びアドレス４０ｈ”は、ミラーパッケージ１２０内のチップＣ２のみに受け付けられる。これにより、ミラーパッケージ１２０内のチップＣ２において、デバイスＩＤリードが行われる。
ここで、チップＣ２がミラーモードに設定されているため、選択信号ＤＩＯＳＷＡＰ_ＥＮはアサート（イネーブル）されている。デバイスＩＤリードでは、信号ＤＩＯＳＷＡＰ＿ＥＮがアサートされている場合、ブロックＮＢＸのページＢのアドレスが選択され、ページＢの読み出しが行われる。ページＢには、デバイスＩＤコードＢ（８０ｈ、Ｃ４ｈ、Ａ２ｈ）が記憶されている。ページＢからページバッファ２１に読み出されたデバイスＩＤコードＢは、ミラーパッケージ１２０のＤＱピンからコントローラ２００のＤＱピンに出力されるとき、パターン１の接続規則に基づいて変換され、デバイスＩＤコードＡ（０１ｈ、２３ｈ、４５ｈ）に復元される。
次に、ノーマルパッケージ１１０内のチップＣ０のページＡを読み出すコマンドシーケンスでは、まず、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンにコマンドＦ１ｈを送信する。コマンドＦ１ｈは、チップ選択コマンドであり、ここではチップＣ０を選択するためのコマンドである。コントローラ２００から送信されたコマンドＦ１ｈは、同様に、接続規則（パターン１）に基づいて、コマンド８Ｆｈに変換される。しかし、コマンド８Ｆｈは、接続変更回路１３によりさらに変換されてコマンドＦ１ｈに戻る。コマンドＦ１ｈにより、ノーマルパッケージ１１０内のチップＣ０が選択され、ミラーパッケージ１２０内のチップＣ２が非選択となる。
続いて、コントローラ２００は、チップＣ０、Ｃ２のＤＱピンに“コマンドＥＣｈ及びアドレス４０ｈ”を送信する。このとき、チップＣ０が選択状態で、チップＣ２が非選択状態であるため、“コマンドＥＣｈ及びアドレス４０ｈ”は、ノーマルパッケージ１１０内のチップＣ０のみに受け付けられる。これにより、ノーマルパッケージ１１０内のチップＣ０において、デバイスＩＤリードが行われる。
ここで、チップＣ０がミラーモードに設定されていないため、選択信号ＤＩＯＳＷＡＰ_ＥＮはネゲート（ディセーブル）されている。デバイスＩＤリードでは、信号ＤＩＯＳＷＡＰ_ＥＮがネゲートされている場合、ブロックＮＢＸのページＡのアドレスが選択され、ページＡの読み出しが行われる。ページＡには、デバイスＩＤコードＡ（０１ｈ、２３ｈ、４５ｈ）が記憶されている。ページＡからページバッファ２１に読み出されたデバイスＩＤコードＡは、その後、ノーマルパッケージ１１０のＤＱピンからコントローラ２００のＤＱピンに、変換されることなく出力される。
［３−３］第３実施形態の効果
第３実施形態では、フラッシュメモリチップを含むパッケージを基板両面に実装する前にフラッシュメモリチップに書き込んだデータ（例えば、デバイスＩＤコード）を、パッケージを基板両面に実装した後に、正しいデータとして読み出すことが可能である。その他の効果は、前述した第１実施形態と同様である。
［４］その他変形例等
前記実施形態は、不揮発性メモリ（例えば、ＮＡＮＤ型フラッシュメモリ）、揮発性メモリ、システムＬＳＩ等を問わず、様々な種類の半導体チップを含む両面実装の半導体装置に適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…メモリシステム、１１…コード識別回路、１２…フリップフロップ、１３…接続変更回路、１４…アドレスレジスタ、１５…コマンドレジスタ、１６…フィーチャーレジスタ、１７…メモリセル、１８…接続変更回路、１９…リードＩＤ記憶部、２０…パラメータ記憶部、１００…半導体記憶装置、１１０…ノーマルパッケージ、１２０…ミラーパッケージ、１３０…基板、１３１_０〜１３１_７…選択回路、１８１_０〜１８１_７…選択回路、２００…コントローラ、Ｃ０，Ｃ１，Ｃ２，Ｃ３…ＮＡＮＤ型フラッシュメモリの半導体チップ（フラッシュメモリチップ）、ＤＱ０〜ＤＱ７…データピン（ＤＱピン）（入出力端子）。

Claims (7)

  1. 第１主面と、前記第１主面に対向する第２主面とを有する基板と、
    前記第１主面に実装され、複数の第１入出力端子、複数の第１回路、及び前記第１入出力端子と前記第１回路間の接続を変更する第１接続変更回路を含む第１半導体チップを有する第１パッケージと、
    前記第２主面に実装され、複数の第２入出力端子と、複数の第２回路、及び前記第２入出力端子と前記第２回路間の接続を変更する第２接続変更回路を含む第２半導体チップを有する第２パッケージと、
    を具備し、
    前記第２入出力端子は、第１接続規則に基づいて前記第１入出力端子と電気的に接続され、
    前記第２入出力端子が第１信号を受信したとき、前記第２接続変更回路は、前記第１接続規則に基づいて前記第２入出力端子と前記第２回路間の接続を変更し、
    前記第１信号は、複数のビット列を持つ第１コマンドを含み、前記第１コマンドは前記ビット列の中央を対称軸として下位ビットと上位ビットが対称である半導体記憶装置。
  2. 前記第２入出力端子が第１信号を受信したとき、
    前記第２半導体チップはイネーブル状態とされ、前記第１半導体チップはディセーブル状態とされている請求項１に記載の半導体記憶装置。
  3. 前記第１接続規則に基づいた接続は、前記第１信号が前記第１入出力端子に入力されたとき、前記第２入出力端子に入力される前記第１信号の前記ビット列が変化しないように、前記第１入出力端子と前記第２入出力端子とを接続するものである請求項１または２に記載の半導体記憶装置。
  4. 前記第１パッケージと前記第２パッケージは同一の端子配列及び同一の回路構成を有し、
    前記第２パッケージは、前記第１主面上の前記第１パッケージに対向するように、前記第２主面上に配置される請求項１乃至３のいずれかに記載の半導体記憶装置。
  5. 前記第１信号は第１コマンドと第１アドレスの組み合わせであり、
    前記第２入出力端子が前記第１コマンドと第１アドレスを受信したとき、
    前記第２接続変更回路は、前記第１アドレスの値に応じた前記第１接続規則に基づいて、前記第２入出力端子と前記第２回路間の接続を変更する請求項１に記載の半導体記憶装置。
  6. 前記第２半導体チップは、第１データを記憶した第１領域と、前記第１データを前記第１接続規則に基づいて変換した第２データを記憶した第２領域とを有し、
    前記第２入出力端子が前記第１信号を受信したとき、前記第２領域に記憶された前記第２データが読み出される請求項１に記載の半導体記憶装置。
  7. 前記第１信号は、１６進数表記で００、１８、２４、３Ｃ、４２、５Ａ、６６、７Ｅ、８１、９９、Ａ５、ＢＤ、Ｃ３、ＤＢ、Ｅ７、ＦＦのうちのいずれかを含む請求項１乃至６のいずれかに記載の半導体記憶装置。
JP2017181318A 2017-09-21 2017-09-21 半導体記憶装置 Active JP6847797B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017181318A JP6847797B2 (ja) 2017-09-21 2017-09-21 半導体記憶装置
TW106146442A TWI671759B (zh) 2017-09-21 2017-12-29 半導體記憶裝置
TW108119939A TWI787520B (zh) 2017-09-21 2017-12-29 半導體記憶裝置及記憶系統
CN201810077766.8A CN109545253B (zh) 2017-09-21 2018-01-26 半导体存储装置
US15/908,829 US10418345B2 (en) 2017-09-21 2018-03-01 Semiconductor memory device
US16/523,587 US11322480B2 (en) 2017-09-21 2019-07-26 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017181318A JP6847797B2 (ja) 2017-09-21 2017-09-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2019057349A JP2019057349A (ja) 2019-04-11
JP6847797B2 true JP6847797B2 (ja) 2021-03-24

Family

ID=65720507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017181318A Active JP6847797B2 (ja) 2017-09-21 2017-09-21 半導体記憶装置

Country Status (4)

Country Link
US (2) US10418345B2 (ja)
JP (1) JP6847797B2 (ja)
CN (1) CN109545253B (ja)
TW (2) TWI671759B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043246B2 (en) * 2019-04-18 2021-06-22 Samsung Electronics Co, Ltd. Memory modules including a mirroring circuit and methods of operating the same
JPWO2021106224A1 (ja) * 2019-11-29 2021-06-03
CN111078156B (zh) * 2019-12-27 2023-09-08 深圳大普微电子科技有限公司 一种闪存数据映射方法、dq映射模组及存储设备
KR20220059983A (ko) 2020-11-02 2022-05-11 삼성전자주식회사 메모리 패키지, 메모리 패키지를 포함하는 스토리지 장치, 그리고 스토리지 장치의 동작 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433422A (en) 1988-09-02 1995-07-18 Ross; Colin F. Active vibration control through sensing and controlling forces on an intermediate body
JP3589699B2 (ja) * 1994-04-20 2004-11-17 株式会社ルネサステクノロジ データ処理装置及びこれを用いたデータ処理システム
US5805520A (en) * 1997-04-25 1998-09-08 Hewlett-Packard Company Integrated circuit address reconfigurability
JP2000340737A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
JP2001053243A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
JP2002026228A (ja) * 2000-07-05 2002-01-25 Mitsubishi Electric Corp メモリモジュール
JP3623762B2 (ja) 2001-08-20 2005-02-23 エルピーダメモリ株式会社 半導体装置
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
JP2005243132A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
DE102005022687A1 (de) * 2004-05-20 2005-12-29 Samsung Electronics Co., Ltd., Suwon Speichersystem, Halbleiterspeicherbauelement und Betriebsverfahren hierfür
KR100688501B1 (ko) 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
TWI287801B (en) * 2006-01-13 2007-10-01 Optimum Care Int Tech Inc Memory module having address transforming function and method for controlling memory
JP4885623B2 (ja) * 2006-06-13 2012-02-29 エルピーダメモリ株式会社 積層半導体装置
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
EP2299449A1 (en) * 2008-06-30 2011-03-23 Fujitsu Semiconductor Limited Memory device and memory controller for controlling the same
US8335108B2 (en) * 2008-11-14 2012-12-18 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
JP5586915B2 (ja) * 2009-10-09 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備える情報処理システム
JP5539156B2 (ja) * 2010-10-29 2014-07-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
EP2704015A4 (en) * 2011-09-30 2014-11-05 Hitachi Ltd NON-VOLATILE SEMICONDUCTOR MEMORY SYSTEM
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9368477B2 (en) * 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9009400B2 (en) * 2012-10-16 2015-04-14 Rambus Inc. Semiconductor memory systems with on-die data buffering
JP2014102867A (ja) * 2012-11-20 2014-06-05 Toshiba Corp 半導体記憶装置及びその制御方法
US20140264904A1 (en) * 2013-03-13 2014-09-18 Apple Inc. Unified pcb design for ssd applications, various density configurations, and direct nand access
JP6028097B2 (ja) * 2013-05-21 2016-11-16 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI616979B (zh) * 2014-03-14 2018-03-01 Toshiba Memory Corp 半導體裝置及其製造方法
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
TWI699761B (zh) * 2015-03-04 2020-07-21 日商東芝記憶體股份有限公司 半導體裝置
JP2017045311A (ja) * 2015-08-27 2017-03-02 株式会社東芝 メモリシステム
US10310547B2 (en) * 2016-03-05 2019-06-04 Intel Corporation Techniques to mirror a command/address or interpret command/address logic at a memory device

Also Published As

Publication number Publication date
US20190348400A1 (en) 2019-11-14
TWI787520B (zh) 2022-12-21
TW201916020A (zh) 2019-04-16
TWI671759B (zh) 2019-09-11
US20190088622A1 (en) 2019-03-21
TW201935474A (zh) 2019-09-01
US11322480B2 (en) 2022-05-03
US10418345B2 (en) 2019-09-17
CN109545253A (zh) 2019-03-29
JP2019057349A (ja) 2019-04-11
CN109545253B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
JP6847797B2 (ja) 半導体記憶装置
JP5189072B2 (ja) 不揮発性メモリのデイジーチェイン配置
US6324114B1 (en) Semiconductor memory device using a plurality of semiconductor memory chips mounted in one system and a semiconductor memory system using a plurality of semiconductor memory devices
JP2015164090A (ja) 複数の独立したシリアルリンクメモリ
JP6067541B2 (ja) メモリシステムおよびメモリシステムのアセンブリ方法
KR20140111323A (ko) 멀티 칩 패키지 nand 플래시 메모리 시스템에서의 디바이스 선택 방식
JP2017045391A (ja) メモリシステム
JP2018014050A (ja) メモリシステム
US9747994B2 (en) Memory system
TWI780348B (zh) 記憶體系統
US20230410855A1 (en) Memory chip, memory controller and operating method of the memory chip
KR20200007393A (ko) 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치
KR20040100130A (ko) 비트 구조에 관계없이 단일의 패키지 형태에 실장 가능한반도체 메모리 장치
US6385073B1 (en) Integrated circuit device with expandable nonvolatile memory
US20110138158A1 (en) Integrated circuit
JP7467278B2 (ja) 半導体記憶装置
US9653132B2 (en) Semiconductor packages usable with semiconductor chips having different pad arrangements and electronic devices having the same
CN111696595A (zh) 半导体装置
JP4368150B2 (ja) 複合メモリ装置
JP4328790B2 (ja) 半導体集積回路
KR20080088172A (ko) 더블 데이터 레이트 낸드 플래시 메모리 장치
JP2006114116A (ja) 半導体記憶装置の入出力回路、入出力方法、組立方法、及び半導体記憶装置
KR20130130621A (ko) 반도체 장치, 이를 제조하는 방법, 및 이를 포함하는 시스템
JP2016218670A (ja) 半導体集積回路設計支援装置、半導体集積回路設計支援方法及びプログラム
KR20100065513A (ko) 멀티 칩 패키지 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210303

R150 Certificate of patent or registration of utility model

Ref document number: 6847797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150