JP5586915B2 - 半導体記憶装置及びこれを備える情報処理システム - Google Patents
半導体記憶装置及びこれを備える情報処理システム Download PDFInfo
- Publication number
- JP5586915B2 JP5586915B2 JP2009235492A JP2009235492A JP5586915B2 JP 5586915 B2 JP5586915 B2 JP 5586915B2 JP 2009235492 A JP2009235492 A JP 2009235492A JP 2009235492 A JP2009235492 A JP 2009235492A JP 5586915 B2 JP5586915 B2 JP 5586915B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- command
- circuit
- information
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
Description
4〜6 内部回路
10 半導体記憶装置
11a,11b クロック端子
11c クロックイネーブル端子
12a〜12e コマンド端子
13 アドレス端子
14 データ入出力端子
15a,15b データストローブ端子
16 キャリブレーション端子
17a,17b 電源端子
21 クロック発生回路
22 DLL回路
23 入出力バッファ回路
24 キャリブレーション回路
25 データラッチ回路
31 コマンド入力バッファ
32 コマンドデコーダ
33 不良チップ情報保持回路
41 アドレス入力バッファ
42 モードレジスタ
43 パワーオン検出回路
44 層アドレス設定回路
45 層アドレスコントロール回路
46 層アドレス発生回路
46a 層アドレスレジスタ
46b インクリメント回路
46c 転送回路
47 層アドレス比較回路
47a 層アドレス選択回路
47x ロウアドレス比較回路
47y カラムアドレス比較回路
50 メモリセルアレイ
51 ロウデコーダ
52 カラムデコーダ
53 センス回路
54 データコントロール回路
55 入出力回路
61 ロウ制御回路
62 カラム制御回路
63 コントロールロジック回路
63a ラッチ回路
63b,63c 制御回路
63x ロウコマンド制御回路
63y カラムコマンド制御回路
64 モードレジスタ
65 コマンドデコーダ
70 内部電圧発生回路
71 パワーオン検出回路
80 シリコン基板
81 層間絶縁膜
82 絶縁リング
83,86 TSVの端部
84 裏面バンプ
85 表面バンプ
91 電極
92 スルーホール電極
93 再配線層
94 NCF
95 リードフレーム
96 アンダーフィル
97 封止樹脂
100 メモリモジュール
101 モジュール基板
102 レジスタ
200 コントローラ
CC0〜CC7 コアチップ
ICCMD 内部カラムコマンド
ICMD 内部コマンド
IF インターフェースチップ
IP インターポーザ
IRCMD 内部ロウコマンド
LID 層アドレス(チップ識別情報)
RCMD ロウコマンド
SB 外部端子
SEL チップ選択情報
TSV 貫通電極
Claims (14)
- それぞれ対応するメモリセルアレイを有し、互いに異なるチップ識別情報が割り当てられた複数のコアチップと、
前記複数のコアチップを制御するインターフェースチップと、を備え、
前記インターフェースチップは、前記メモリセルアレイに含まれるメモリセルを特定するためのアドレス情報を受け、前記アドレス情報の一部を前記チップ識別情報と比較するためのチップ選択情報として前記複数のコアチップに共通に供給し、
前記インターフェースチップは、前記複数のコアチップを制御するためのコマンド情報を前記複数のコアチップに共通に供給し、
前記複数のコアチップは、前記チップ選択情報を受けるチップ情報比較回路と、前記コマンド情報を受けるコントロールロジック回路とを含み、
前記チップ情報比較回路は、当該コアチップに割り当てられたチップ識別情報と前記チップ選択情報とが一致したことに応答して、前記コントロールロジック回路を活性化させ、
前記アドレス情報は、ロウアドレスとカラムアドレスを含んでおり、
前記コマンド情報は、ロウコマンドとカラムコマンドを含んでおり、
前記チップ選択情報の少なくとも一部は、前記ロウアドレスに含まれており、
前記インターフェースチップは、前記ロウアドレスと前記ロウコマンドを前記複数のコアチップに共通に供給した後、前記カラムアドレスと前記カラムコマンドを前記複数のコアチップに共通に供給し、
前記コントロールロジック回路は、前記ロウアドレスに含まれる前記チップ選択情報の少なくとも一部と当該コアチップに割り当てられたチップ識別情報の少なくとも一部とが一致したことを前記チップ情報比較回路が検出したことに応答して、供給された前記ロウコマンドに基づいて内部ロウコマンドを活性化させるロウコマンド制御回路を含み、
前記コントロールロジック回路は、前記内部ロウコマンドの活性化に応答してリセット状態からセット状態に遷移するラッチ回路と、前記ラッチ回路が前記リセット状態である場合、前記カラムコマンドに基づいた内部カラムコマンドの活性化を禁止するカラムコマンド制御回路とをさらに含み、
前記チップ選択情報の他の一部は、前記カラムアドレスに含まれており、
前記カラムコマンド制御回路は、前記ラッチ回路がセット状態であり、且つ、前記カラムアドレスに含まれる前記チップ選択情報の一部と当該コアチップに割り当てられたチップ識別情報の一部とが一致したことを前記チップ情報比較回路が検出したことに応答して、前記カラムコマンドに基づいて前記内部カラムコマンドを活性化させることを特徴とする半導体記憶装置。 - 前記ラッチ回路は、アクセス終了時に発行されるコマンド情報に応答してリセットされることを特徴とする請求項1に記載の半導体記憶装置。
- 前記コントロールロジック回路は、前記コマンド情報のうち前記複数のコアチップの全てに対して有効なコマンド情報が入力された場合、前記チップ選択情報にかかわらず活性化されることを特徴とする請求項1又は2に記載の半導体記憶装置。
- 前記インターフェースチップは、外部との間で同時に入出力する単位外部データのビット数が可変であり、前記単位外部データのビット数に応じて前記チップ選択情報を可変とすることを特徴とする請求項1乃至3のいずれか一項に記載の半導体記憶装置。
- 前記単位外部データが第1のビット数である場合、前記チップ選択情報は前記ロウアドレスの一部によって構成され、
前記単位外部データが第2のビット数である場合、前記チップ選択情報は前記ロウアドレスの一部と前記カラムアドレスの一部によって構成されることを特徴とする請求項4に記載の半導体記憶装置。 - 前記チップ情報比較回路は、前記単位外部データのビット数に応じて前記アドレス情報の異なる一部を前記チップ選択情報として抽出するアドレス選択回路を含むことを特徴とする請求項4又は5に記載の半導体記憶装置。
- 前記インターフェースチップは、前記複数のコアチップのうち使用しないコアチップを特定するチップ情報保持回路を含むことを特徴とする請求項1乃至6のいずれか一項に記載の半導体記憶装置。
- 前記複数のコアチップに割り当てられる前記チップ識別情報は、前記チップ情報保持回路の出力に応じて可変であることを特徴とする請求項7に記載の半導体記憶装置。
- 前記インターフェースチップと外部との間で同時に入出力する単位外部データのビット数よりも、前記複数のコアチップと前記インターフェースチップとの間で同時に入出力する単位内部データのビット数の方が多いことを特徴とする請求項1乃至8のいずれか一項に記載の半導体記憶装置。
- 前記インターフェースチップは、シリアルな前記単位外部データをパラレルな前記単位内部データに変換し、パラレルな前記単位内部データをシリアルな前記単位外部データに変換するデータラッチ回路を含むことを特徴とする請求項9に記載の半導体記憶装置。
- 前記複数のコアチップが積層されていることを特徴とする請求項1乃至10のいずれか一項に記載の半導体記憶装置。
- 前記複数のコアチップには基板を貫通する複数の貫通電極が設けられており、積層方向に隣接するコアチップに設けられた前記複数の貫通電極の少なくとも一部は短絡されていることを特徴とする請求項11に記載の半導体記憶装置。
- 前記複数のコアチップと前記インターフェースチップが積層されていることを特徴とする請求項11又は12に記載の半導体記憶装置。
- それぞれ対応するメモリセルアレイを有し、互いに異なるチップ識別情報が割り当てられた複数のコアチップと、前記複数のコアチップを制御するインターフェースチップとを有する半導体記憶装置と、
前記半導体記憶装置を制御するコントローラと、を備える情報処理システムであって、
前記インターフェースチップは、前記メモリセルアレイに含まれるメモリセルを特定するためのアドレス情報を前記コントローラから受け、前記アドレス情報の一部を前記チップ識別情報と比較するためのチップ選択情報として前記複数のコアチップに共通に供給し、
前記インターフェースチップは、前記複数のコアチップを制御するためのコマンド情報を前記複数のコアチップに共通に供給し、
前記複数のコアチップは、前記チップ選択情報を受けるチップ情報比較回路と、前記コマンド情報を受けるコントロールロジック回路とを含み、
前記チップ情報比較回路は、当該コアチップに割り当てられたチップ識別情報と前記チップ選択情報とが一致したことに応答して、前記コントロールロジック回路を活性化させ、
前記アドレス情報は、ロウアドレスとカラムアドレスを含んでおり、
前記コマンド情報は、ロウコマンドとカラムコマンドを含んでおり、
前記チップ選択情報の少なくとも一部は、前記ロウアドレスに含まれており、
前記インターフェースチップは、前記ロウアドレスと前記ロウコマンドを前記複数のコアチップに共通に供給した後、前記カラムアドレスと前記カラムコマンドを前記複数のコアチップに共通に供給し、
前記コントロールロジック回路は、前記ロウアドレスに含まれる前記チップ選択情報の少なくとも一部と当該コアチップに割り当てられたチップ識別情報の少なくとも一部とが一致したことを前記チップ情報比較回路が検出したことに応答して、供給された前記ロウコマンドに基づいて内部ロウコマンドを活性化させるロウコマンド制御回路を含み、
前記コントロールロジック回路は、前記内部ロウコマンドの活性化に応答してリセット状態からセット状態に遷移するラッチ回路と、前記ラッチ回路が前記リセット状態である場合、前記カラムコマンドに基づいた内部カラムコマンドの活性化を禁止するカラムコマンド制御回路とをさらに含み、
前記チップ選択情報の他の一部は、前記カラムアドレスに含まれており、
前記カラムコマンド制御回路は、前記ラッチ回路がセット状態であり、且つ、前記カラムアドレスに含まれる前記チップ選択情報の一部と当該コアチップに割り当てられたチップ識別情報の一部とが一致したことを前記チップ情報比較回路が検出したことに応答して、前記カラムコマンドに基づいて前記内部カラムコマンドを活性化させることを特徴とする情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235492A JP5586915B2 (ja) | 2009-10-09 | 2009-10-09 | 半導体記憶装置及びこれを備える情報処理システム |
US12/923,751 US8547775B2 (en) | 2009-10-09 | 2010-10-06 | Semiconductor memory device and information processing system including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235492A JP5586915B2 (ja) | 2009-10-09 | 2009-10-09 | 半導体記憶装置及びこれを備える情報処理システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014149383A Division JP5972938B2 (ja) | 2014-07-23 | 2014-07-23 | 半導体記憶装置及びこれを備える情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011081888A JP2011081888A (ja) | 2011-04-21 |
JP5586915B2 true JP5586915B2 (ja) | 2014-09-10 |
Family
ID=43854750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009235492A Active JP5586915B2 (ja) | 2009-10-09 | 2009-10-09 | 半導体記憶装置及びこれを備える情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8547775B2 (ja) |
JP (1) | JP5586915B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101223540B1 (ko) * | 2011-01-14 | 2013-01-21 | 에스케이하이닉스 주식회사 | 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법 |
JP5710992B2 (ja) * | 2011-01-28 | 2015-04-30 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP2012155814A (ja) * | 2011-01-28 | 2012-08-16 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
JP2013105512A (ja) * | 2011-11-15 | 2013-05-30 | Elpida Memory Inc | 半導体装置 |
US20150243347A1 (en) * | 2012-08-22 | 2015-08-27 | Ps5 Luxco S.A.R.L. | Semiconductor device preventing multiword state |
US9431064B2 (en) | 2012-11-02 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and cache circuit configuration |
KR102032230B1 (ko) * | 2013-08-01 | 2019-10-16 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9477616B2 (en) | 2013-08-07 | 2016-10-25 | Micron Technology, Inc. | Devices, systems, and methods of reducing chip select |
JP2015079078A (ja) | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | 表示制御装置及び方法、半導体集積回路装置、並びに、表示装置 |
US9659619B2 (en) | 2015-05-21 | 2017-05-23 | Sandisk Technologies Llc | System and method for memory integrated circuit chip write abort indication |
JP6847797B2 (ja) * | 2017-09-21 | 2021-03-24 | キオクシア株式会社 | 半導体記憶装置 |
US11004477B2 (en) * | 2018-07-31 | 2021-05-11 | Micron Technology, Inc. | Bank and channel structure of stacked semiconductor device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035146A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | 半導体記憶装置 |
JP3980807B2 (ja) * | 2000-03-27 | 2007-09-26 | 株式会社東芝 | 半導体装置及び半導体モジュール |
JP3779524B2 (ja) * | 2000-04-20 | 2006-05-31 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
JP4419049B2 (ja) * | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
JP4799157B2 (ja) | 2005-12-06 | 2011-10-26 | エルピーダメモリ株式会社 | 積層型半導体装置 |
JP2008300469A (ja) * | 2007-05-30 | 2008-12-11 | Sharp Corp | 不揮発性半導体記憶装置 |
JP5063337B2 (ja) * | 2007-12-27 | 2012-10-31 | 株式会社日立製作所 | 半導体装置 |
US8698321B2 (en) * | 2009-10-07 | 2014-04-15 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
-
2009
- 2009-10-09 JP JP2009235492A patent/JP5586915B2/ja active Active
-
2010
- 2010-10-06 US US12/923,751 patent/US8547775B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011081888A (ja) | 2011-04-21 |
US8547775B2 (en) | 2013-10-01 |
US20110085404A1 (en) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10553266B2 (en) | Semiconductor device chip selection | |
JP5586915B2 (ja) | 半導体記憶装置及びこれを備える情報処理システム | |
JP5448698B2 (ja) | 半導体装置及びそのテスト方法 | |
US9053771B2 (en) | Semiconductor system | |
JP5559507B2 (ja) | 半導体装置及びこれを備える情報処理システム | |
JP5593053B2 (ja) | 半導体装置 | |
US8737123B2 (en) | Semiconductor device, information processing system including same, and controller for controlling semiconductor device | |
JP5448697B2 (ja) | 半導体記憶装置及びデータ処理システム | |
JP2011081884A (ja) | 半導体記憶装置及びこれを備える情報処理システム | |
JP2012083243A (ja) | 半導体装置及びそのテスト方法 | |
US9047979B2 (en) | Semiconductor device including plural chips stacked to each other | |
JP2011082449A (ja) | 半導体装置 | |
JP2011081886A (ja) | 半導体装置 | |
JP2011081730A (ja) | 半導体装置及びこれを備える情報処理システム | |
JP2013105512A (ja) | 半導体装置 | |
JP5972938B2 (ja) | 半導体記憶装置及びこれを備える情報処理システム | |
JP6467618B2 (ja) | 積層型半導体装置 | |
JP2014096197A (ja) | 半導体装置及びそのテスト方法 | |
JP2014089794A (ja) | 半導体記憶装置及びデータ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120802 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140118 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5586915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |