JP2011082449A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011082449A JP2011082449A JP2009235490A JP2009235490A JP2011082449A JP 2011082449 A JP2011082449 A JP 2011082449A JP 2009235490 A JP2009235490 A JP 2009235490A JP 2009235490 A JP2009235490 A JP 2009235490A JP 2011082449 A JP2011082449 A JP 2011082449A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electrodes
- chip
- electrode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】複数の貫通電極を選択的に利用可能な積層型の半導体装置において、信号の受信側にテスト用の外部端子を設けるときにも、受信側における信号品質を良好に維持する。
【解決手段】1つのインターフェースチップIFと、複数のコアチップCC0〜CC7が積層され、これらの半導体チップは複数の貫通電極により電気的に接続されている。ドライバ回路401のデータ信号は、貫通電極301、302のいずれかを経由してコアチップCC7に入力される。出力選択回路184は、トライステートインバータTI1、IVR2のいずれかを活性化することにより、貫通電極を選択する。1次選択回路186がインバータIVSを活性化させるときには、レシーバ回路411にはテストパッドTPからテスト信号が供給される。不活性化されるときには、いずれかの貫通電極からデータ信号がレシーバ回路411に供給される。
【選択図】図4
【解決手段】1つのインターフェースチップIFと、複数のコアチップCC0〜CC7が積層され、これらの半導体チップは複数の貫通電極により電気的に接続されている。ドライバ回路401のデータ信号は、貫通電極301、302のいずれかを経由してコアチップCC7に入力される。出力選択回路184は、トライステートインバータTI1、IVR2のいずれかを活性化することにより、貫通電極を選択する。1次選択回路186がインバータIVSを活性化させるときには、レシーバ回路411にはテストパッドTPからテスト信号が供給される。不活性化されるときには、いずれかの貫通電極からデータ信号がレシーバ回路411に供給される。
【選択図】図4
Description
本発明は半導体装置に関し、特に、貫通電極によって電気的に接続された複数の半導体チップを含む半導体装置に関する。
DRAM(Dynamic Random Access Memory)などの半導体記憶装置に要求される記憶容量は年々増大している。近年においては、この要求を満たすため複数のメモリチップを積層し、シリコン基板に設けられた貫通電極を介してこれらを電気的に接続する方法が提案されている(特許文献1参照)。
たとえば、インターフェース回路などのフロントエンド部が集積されたインターフェースチップと、メモリコアなどのバックエンド部が集積されたコアチップを積層するタイプの半導体記憶装置を想定する。コアチップはフロントエンド部を含まないため、コアチップ単体では動作できない。コアチップを動作させるためにはインターフェースチップが必要である。
そこで、ウェハ段階でコアチップの動作をテストするため、通常、コアチップにはテストパッド(外部端子)が設けられる。テストパッドを介して、コアチップにテスト信号を送ることにより、インターフェースチップを使わなくても、コアチップを単体テストできる。
また、インターフェースチップのドライバ回路からコアチップのレシーバ回路には上記貫通電極を介して信号が送られる。しかし、貫通電極の1つでも不良が存在すると当該チップ全体が不良となり、しかも、積層後においては全てのチップが不良となってしまう。このため、この種の半導体記憶装置においては、貫通電極の不良によって全体が不良となることを防止するため、予備の貫通電極が設けられることがある。
特許文献1に記載された半導体装置では、複数の貫通電極(例えば8個の貫通電極)からなる群に対して予備の貫通電極が1つ割り当てられる。そして、貫通電極の1つに不良が発生している場合には、この貫通電極の代わりにこの群に割り当てられた予備の貫通電極が用いられ、これによって不良が救済される。
予備の貫通電極が存在するため、1つのドライバ回路は複数の貫通電極を選択的に利用できることになる。このため、レシーバ回路の入力端側には、いずれかの貫通電極からレシーバ回路への経路を選択的に接続するためのスイッチ(以下、「2次スイッチ」とよぶ)が必要となる。
また、貫通電極側からレシーバ回路への経路か、外部端子からレシーバ回路への経路のいずれかを選択的に接続するためのスイッチ(以下、「1次スイッチ」とよぶ)も必要である。
上記構成においては、貫通電極を通過した信号がレシーバ回路に到達するためには、1次スイッチおよび2次スイッチの2つのスイッチを経由する必要がある。このため、各スイッチの負荷が信号に及ぼす影響が大きく、信号品質が低下する可能性がある。
なお、上記の問題は、DRAMなどの半導体記憶装置に限らず、貫通電極を介して電気的に接続される複数の半導体チップを有する全ての半導体装置において生じ得る問題である。
本発明に係る半導体装置は、ドライバ回路を有する第1の半導体チップと、ドライバ回路または外部端子から信号を入力されるレシーバ回路を有する第2の半導体チップと、第1の半導体チップと第2の半導体チップを接続する複数の貫通電極を備える。第1の半導体チップは、ドライバ回路の出力端を複数の貫通電極のいずれかに排他的に接続する出力切り替え回路を含み、第2の半導体チップは、レシーバ回路の入力端を複数の貫通電極および外部端子のいずれかに排他的に接続する入力切り替え回路を含む。
本発明によれば、複数の貫通電極を選択的に利用可能な積層型の半導体装置において、信号の受信側にテスト用の外部端子を設けるときにも、受信側における信号品質を良好に維持しやすくなる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の好ましい実施形態による半導体記憶装置10の構造を説明するための模式的な断面図である。
図1に示すように、本実施形態による半導体記憶装置10は、互いに同一の機能、構造を持ち、夫々同一の製造マスクで製作された8枚のコアチップCC0〜CC7、コアチップとは異なる製造マスクで製作された1枚のインターフェースチップIF及び1枚のインターポーザIPが積層された構造を有している。コアチップCC0〜CC7及びインターフェースチップIFはシリコン基板を用いた半導体チップであり、いずれもシリコン基板を貫通する多数の貫通電極TSV(Through Silicon Via)によって上下に隣接するチップと電気的に接続されている。一方、インターポーザIPは樹脂からなる回路基板であり、その裏面IPbには複数の外部端子(半田ボール)SBが形成されている。
コアチップCC0〜CC7は、「外部端子を介して外部とのインターフェースを行ういわゆるフロントエンド部と複数の記憶セルとそれら記憶セルへアクセスするいわゆるバックエンド部の両者を含む周知で一般的なそれ自身が単体チップでも動作し、メモリコントローラと直接通信できる通常のメモリチップである1GbのDDR3(Double Data Rate 3)型SDRAM(Synchronous Dynamic Random Access Memory)」に含まれる回路ブロックのうち、外部とのインターフェースを行ういわゆるフロントエンド部(フロントエンド機能)が削除された半導体チップである。言い換えれば、原則として、バックエンド部に属する回路ブロックのみが集積された半導体チップである。フロントエンド部に含まれる回路ブロックとしては、メモリセルアレイとデータ入出力端子との間で入出力データのパラレル/シリアル変換を行うパラレルシリアル変換回路(データラッチ回路)や、データの入出力タイミングを制御するDLL(Delay Locked Loop)回路などが挙げられる。詳細は後述する。インターフェースチップIFは、フロントエンド部のみが集積された半導体チップである。よって、インターフェースチップの動作周波数は、コアチップの動作周波数よりも高い。コアチップCC0〜CC7にはフロントエンド部に属するこれらの回路は含まれていないため、コアチップの製造過程において、そのコアチップがウェハ状態で実施されるテスト動作時を除きコアチップCC0〜CC7を単体で動作させることはできない。コアチップCC0〜CC7を動作させるためには、インターフェースチップIFが必要である。よって、コアチップは、一般的な単体チップの記憶集積度よりも集積度が高い。本実施形態による半導体装置10は、インターフェースチップは、外部と第1の動作周波数で通信するフロントエンド機能を有し、複数のコアチップは、インターフェースチップとのみ通信し、且つ第1の動作周波数よりも低い第2の動作周波数で通信するバックエンド機能を有する。よって、複数のコアチップのそれぞれは、複数の情報を記憶するメモリセルアレイを備え、複数のコアチップからインターフェースチップへパラレルに供給される一つのI/O(DQ)当たりの複数のリードデータは、インターフェースチップからコアチップへ与える一回のリードコマンドに関連する複数のビット数である。所謂、複数のビット数は、周知のプリフェッチデータ数に対応する。
インターフェースチップIFは、8枚のコアチップCC0〜CC7に対する共通のフロントエンド部として機能する。したがって、外部からのアクセスは全てインターフェースチップIFを介して行われ、データの入出力もインターフェースチップIFを介して行われる。本実施形態では、インターポーザIPとコアチップCC0〜CC7との間にインターフェースチップIFが配置されているが、インターフェースチップIFの位置については特に限定されず、コアチップCC0〜CC7よりも上部に配置しても構わないし、インターポーザIPの裏面IPbに配置しても構わない。インターフェースチップIFをコアチップCC0〜CC7の上部にフェースダウンで又はインターポーザIPの裏面IPbにフェースアップで配置する場合には、インターフェースチップIFにTSVを設ける必要はない。また、インターフェースチップIFは、2つのインターポーザIPに挟まれるように配置しても良い。
インターポーザIPは、半導体記憶装置10の機械的強度を確保するとともに、電極ピッチを拡大するための再配線基板として機能する。つまり、インターポーザIPの上面IPaに形成された電極91をスルーホール電極92によって裏面IPbに引き出し、裏面IPbに設けられた再配線層93によって、外部端子SBのピッチを拡大している。図1には、2個の外部端子SBのみを図示しているが、実際には多数の外部端子が設けられている。外部端子SBのレイアウトは、規格により定められたDDR3型のSDRAMにおけるそれと同じである。したがって、外部のコントローラからは1個のDDR3型のSDRAMとして取り扱うことができる。
図1に示すように、最上部のコアチップCC0の上面はNCF(Non-Conductive Film)94及びリードフレーム95によって覆われており、コアチップCC0〜CC7及びインターフェースチップIFの各チップ間のギャップはアンダーフィル96で充填され、またその周囲は封止樹脂97によって覆われている。これにより、各チップが物理的に保護される。
コアチップCC0〜CC7に設けられたTSVの大部分は、積層方向から見た平面視で、すなわち図1に示す矢印Aから見た場合に、同じ位置に設けられた他層のTSVと短絡されている。つまり、図2(a)に示すように、平面視で同じ位置に設けられた上下のTSV1が短絡され、これらTSV1によって1本の配線が構成されている。各コアチップCC0〜CC7に設けられたこれらのTSV1は、当該コアチップ内の内部回路2にそれぞれ接続されている。したがって、インターフェースチップIFから図2(a)に示すTSV1に供給される入力信号(コマンド信号、アドレス信号など)は、コアチップCC0〜CC7の内部回路2に共通に入力される。また、コアチップCC0〜CC7からTSV1に供給される出力信号(データなど)は、ワイヤードオアされてインターフェースチップIFに入力される。
これに対し、一部のTSVについては、図2(b)に示すように、平面視で同じ位置に設けられた他層のTSV2と直接接続されるのではなく、当該コアチップCC0〜CC7に設けられた内部回路4を介して接続されている。つまり、各コアチップCC0〜CC7に設けられたこれら内部回路4がTSV2を介してカスケード接続されている。この種のTSV2は、各コアチップCC0〜CC7に設けられた内部回路4に所定の情報を順次転送するために用いられる。このような情報としては、後述する層アドレス情報が挙げられる。
さらに他の一部のTSV群については、図2(c)に示すように、平面視で異なる位置に設けられた他層のTSVと短絡されている。この種のTSV群3に対しては、平面視で所定の位置Pに設けられたTSV3aに各コアチップCC0〜CC7の内部回路6が接続されている。これにより、各コアチップに設けられた内部回路6に対して選択的に情報を入力することが可能となる。このような情報としては、後述する不良チップ情報が挙げられる。
このように、コアチップCC0〜CC7に設けられたTSVは、図2(a)〜(c)に示す3タイプ(TSV1〜TSV3)が存在する。上述の通り、大部分のTSVは図2(a)に示すタイプであり、アドレス信号、コマンド信号、クロック信号などは図2(a)に示すタイプのTSV1を介して、インターフェースチップIFからコアチップCC0〜CC7に供給される。また、リードデータ及びライトデータについても、図2(a)に示すタイプのTSV1を介してインターフェースチップIFに入出力される。これに対し、図2(b),(c)に示すタイプのTSV2,TSV3は、互いに同一の構造を有するコアチップCC0〜CC7に対して、個別の情報を与えるために用いられる。
図3は、図2(a)に示すタイプのTSV1の構造を示す断面図である。
図3に示すように、TSV1はシリコン基板80及びその表面の層間絶縁膜81を貫通して設けられている。TSV1の周囲には絶縁リング82が設けられており、これによって、TSV1とトランジスタ領域との絶縁が確保される。図3に示す例では絶縁リング82が二重に設けられており、これによってTSV1とシリコン基板80との間の静電容量が低減されている。
シリコン基板80の裏面側におけるTSV1の端部83は、裏面バンプ84で覆われている。裏面バンプ84は、下層のコアチップに設けられた表面バンプ85と接する電極である。表面バンプ85は、各配線層L0〜L3に設けられたパッドP0〜P3及びパッド間を接続する複数のスルーホール電極TH1〜TH3を介して、TSV1の端部86に接続されている。これにより、平面視で同じ位置に設けられた表面バンプ85と裏面バンプ84は、短絡された状態となる。尚、図示しない内部回路との接続は、配線層L0〜L3に設けられたパッドP0〜P3から引き出される内部配線(図示せず)を介して行われる。
図4は、インターフェースチップIFとコアチップCC0〜CC7の一部の接続関係を示す模式図である。ここでは、代表して、インターフェースチップIFとコアチップCC7の接続関係を示しているが、他のコアチップCCについても同様である。他の図についても同様である。
インターフェースチップIFは、ドライバ回路401と出力切り替え回路190を含む。コアチップCC7は入力切り替え回路192とレシーバ回路411を含む。インターフェースチップIF上のドライバ回路401と、コアチップCC7上のレシーバ回路411は2つの貫通電極301、302を介して電気的に接続される。ドライバ回路401から送信されるデータ信号D1は、貫通電極301、302のいずれかを経由して、レシーバ回路411に到達する。
インターフェースチップIFの出力切り替え回路190は、データ信号D1の送信経路として貫通電極301、302のいずれかを選択する。一方、コアチップCC7の入力切り替え回路192は、データ信号D1の受信経路として貫通電極301、302のいずれかを選択する。出力切り替え回路190が貫通電極301を選択するときには、入力切り替え回路192も貫通電極301を選択し、出力切り替え回路190が貫通電極302を選択するときには入力切り替え回路192も貫通電極302を選択する。
入力切り替え回路192は、貫通電極301、302以外にも、テストパッドTPを選択可能である。コアチップCC7の動作テスト時においては、入力切り替え回路192はテストパッドTPを選択する。このときには、ドライバ回路401からのデータ信号D1ではなく、テストパッドTPからテスト信号がレシーバ回路411に供給される。すなわち、入力切り替え回路192は、貫通電極301、302およびテストパッドTPの3者からいずれか1つを選択する回路である。
出力切り替え回路190は、2つのトライステートインバータIVR1、IVR2と出力選択回路184を含む。トライステートインバータIVR1はドライバ回路401から貫通電極301に至る経路に間挿され、トライステートインバータIVR2はドライバ回路401から貫通電極302に至る経路に間挿される。トライステートインバータIVR1は、電源およびグランドとの間にそれぞれ接続されたPMOS(Positive channel Metal Oxide Semiconductor)のFET(Field effect transistor)およびNMOS(Negative channel Metal Oxide Semiconductor)からなる選択トランジスタとを有し、両方の選択トランジスタが活性化されなければ、インバータとして機能せず、その出力はハイインピーダンス状態となる。トライステートインバータIVR2についても同様である。
トライステートインバータIVR1、IVR2の選択トランジスタには、出力選択回路184から2値(H、L)の出力選択信号R1が供給される。出力選択信号R1がH(ハイ)のときには、トライステートインバータIVR1は不活性化され、トライステートインバータIVR2が活性化される。出力選択信号R1がL(ロー)のときには、トライステートインバータIVR1が活性化され、トライステートインバータIVR2は不活性化される。すなわち、出力選択信号R1がHのときには貫通電極302、Lのときには貫通電極301が選択される。こうして、ドライバ回路401のデータ信号D1は、出力選択信号R1にしたがい、貫通電極301、302のいずれかを経由して、コアチップCC7に入力される。
入力切り替え回路192は、3つのトライステートインバータIVT1、IVT2、IVS1と1次選択回路186、2次選択回路188を含む。3つのトライステートインバータIVT1、IVT2、IVS1の出力端は、レシーバ回路411の入力端にワイヤードオアされている。
トライステートインバータIVT1は、貫通電極301からレシーバ回路411に至る経路に間挿され、トライステートインバータIVT2は、貫通電極302からレシーバ回路411に至る経路に間挿される。また、トライステートインバータIVS1はテストパッドTPからレシーバ回路411に至る経路に間挿される。
1次選択回路186は、2値(H、L)の1次入力選択信号Sを供給する。1次入力選択信号SがHのときには、トライステートインバータIVS1が活性化され、テストパッドTPからレシーバ回路411に至る経路が導通する。一方、トライステートインバータIVT1、IVT2は、それぞれの入力端側に設けられるANDゲートが不活性化されるため、いずれも不活性化される。したがって、1次入力選択信号SがHのときには、テストパッドTPのみがレシーバ回路411と接続される。トライステートインバータIVT1、IVT2は不活性化されるため、ドライバ回路401からのデータ信号D1がレシーバ回路411に届くことはない。一方、1次出力選択信号SがLのときには、トライステートインバータIVS1が不活性化されるため、テストパッドTPはレシーバ回路411から切り離される。なお、1次選択回路186の出力端にはプルダウン抵抗PDRが接続されているため、電源投入時のように1次選択回路186の出力が不定となる場合には、1次出力選択信号SはLレベルとされる。
2次選択回路188は、2値(H、L)の2次入力選択信号T1を供給する。2次入力選択信号T1は、トライステートインバータIVT1、IVT2のいずれかを活性化するための信号である。ただし、上述したように、1次入力選択信号SがHのときには、2次入力選択信号T1の如何に関わらず、トライステートインバータIVT1、IVT2はいずれも不活性となる。
1次入力選択信号SがLの場合において、2次入力選択信号T1がHのときにはトライステートインバータIVT1が活性化され、トライステートインバータIVT2は不活性化される。2次入力選択信号T1がLのときにはトライステートインバータIVT1が不活性化され、トライステートインバータIVT2は活性化される。
以上をまとめると、1次入力選択信号SがHのときには、トライステートインバータIVS1のみが活性化し、テストパッドTPとレシーバ回路411が接続される。1次入力選択信号SがL、かつ、2次入力選択信号T1がHのときには、トライステートインバータIVT1のみが活性化し、貫通電極301とレシーバ回路411が接続される。また、1次入力選択信号SがL、かつ、2次入力選択信号T1もLのときには、トライステートインバータIVT2のみが活性化し、貫通電極302とレシーバ回路411が接続される。
貫通電極301を通過したデータ信号D1は、トライステートインバータIVT1を経由してレシーバ回路411に到達する。貫通電極302を通過したデータ信号D1は、トライステートインバータIVT2を経由してレシーバ回路411に到達する。テストパッドTPからのテスト信号は、トライステートインバータIVS1を経由してレシーバ回路411に到達する。いずれの場合においても、コアチップCC7側においてデータ信号D1やテスト信号がレシーバ回路411に到達するまでに通過すべきトライステートインバータは1つのみである。このため、信号品質の劣化や信号伝達の遅延が起こりにくい構成となっている。
また、データ信号D1が貫通電極からレシーバ回路411に到達するまでに経由するインバータの数と、テスト信号がテストパッドTPからレシーバ回路411に到達するまでに経由するインバータの数が異なる場合には、通常動作時とテスト動作時において動作条件が変わってしまう。しかし、本実施形態によれば、いずれの場合も経由すべきインバータの数は1個であるため、通常動作時とほぼ同一条件にてコアチップCC7をテスト動作させることができる。
図5は、コアチップCC7の別構成例である。図5の構成においては、コアチップCC7の入力切り替え回路192は、トライステートインバータIVT1、IVT2および1次選択回路186、2次選択回路188を含む。また、コアチップCC7は、選択トランジスタを有さないタイプのトライステートインバータIVS1を備える。選択トランジスタの代わりに、インバータIVS1の入力端には、NOTゲート、NORゲートおよびANDゲートが設置される。1次入力選択信号SがHのときには、テスト信号がそのままインバータIVS1の入力となる。このときには、トライステートインバータIVT1、IVT2は不活性化される。1次入力選択信号SがLのときには、テスト信号の如何に関わらず、トライステートインバータIVS1に含まれるいずれのFETもオフとなり、その出力はハイインピーダンス状態となる。トライステートインバータIVT1、IVT2の制御論理については、図4に関連して説明した内容と同様である。
図6は、インターフェースチップIFとコアチップCC0〜CC7の全体的な接続関係を示す模式図である。図6では、インターフェースチップIFから8ビットのデータD1〜D8を各コアチップCC0〜CC7に供給する部分が示されている。これらデータD1〜D8はインターフェースチップIFから同時に出力され、各コアチップCC0〜CC7にて同時に入力されるべき信号であり、アドレス信号やライトデータなどが該当する。図6では、代表してコアチップCC7を示している。
図6に示すように、インターフェースチップIFには各データD1〜D8に対応する8個のドライバ回路401〜408が設けられ、各コアチップCC0〜CC7には各データD1〜D8に対応する8個のレシーバ回路411〜418が設けられている。これに対し、本実施形態では、これらドライバ回路401〜408とレシーバ回路411〜418を接続するための貫通電極301〜309が9個(=8個+1個)設けられている。これら貫通電極301〜309のうち、貫通電極309は予備の貫通電極であり、他の貫通電極301〜308に不良がない場合には使用されない。
インターフェースチップIFには、ドライバ回路401〜108の出力端を、トライステートインバータIVR1〜IVR16を介して対応する2つの貫通電極のいずれかに接続する出力選択回路184が設けられている。ここで、対応する2つの貫通電極とは、ドライバ回路401〜408の符号の末尾をi番(iは1〜8)とした場合、i番及びi+1番の貫通電極を指す。例えば、ドライバ回路401には1番及び2番の貫通電極301,302が対応し、ドライバ回路402には2番及び3番の貫通電極302,303が対応することになる。このため、一部の貫通電極302〜308については、それぞれ2つのドライバ回路に対応することになるが、1つの貫通電極に2つのドライバ回路が接続されることなく、各貫通電極への接続は排他的に行われる。対応する2つの貫通電極のいずれを選択するかは、出力選択信号R1〜R8によって定められる。
図6の構成においては、出力選択信号R1〜R9がそれぞれ貫通電極301〜309に割り当てられている。出力選択信号R1はトライステートインバータIVR1、2次入力選択信号T1はトライステートインバータIVT1をそれぞれ活性化する。このとき、ドライバ回路401とレシーバ回路411は、貫通電極301を介して接続される。同様にして、トライステートインバータIVR1〜IVR16、IVT1〜IVT16のうち、符号末尾が奇数番号のインバータ(IVR1、IVR3、IVR5、・・・IVR15、IVT1、IVT3、IVT5、・・・IVT15)が活性化される。この結果、ドライバ回路402〜408は、貫通電極302〜308を介して、レシーバ回路412〜418と接続される。予備の貫通電極309は使用されない。
以上の接続関係は、コアチップCC0〜CC6においても同様である。各コアチップCC0〜CC7には入力切り替え回路192が含まれており、レシーバ回路411〜418の入力端をそれぞれトライステートインバータIVT1〜IVT16を介して貫通電極301〜308に接続する。
貫通電極301〜308のいずれかに不良が発生している場合には、予備の貫通電極309が使用される。ただし、不良のある貫通電極が単純に予備の貫通電極309に置換されるのではなく、不良のある貫通電極を境として、ドライバ回路401〜408及びレシーバ回路411〜418と貫通電極301〜309との接続関係がシフトされる。
貫通電極30x(x=1〜8)が不良である場合、符号の末尾が1〜x−1番であるドライバ回路についてはi番の貫通電極が選択され、符号の末尾がx〜8番であるドライバ回路についてはi+1番の貫通電極が選択される。
具体例として、貫通電極306に不良が発生しているとする。貫通電極306に不良が発生したときにも、ドライバ回路401〜405は、通常通り、貫通電極301〜305を利用する。すなわち、ドライバ回路401〜405については、符号末尾が奇数番号のトライステートインバータ(IVR1、IVR3、IVR5、IVR7、IVR9、IVT1、IVT3、IVT5、IVT9)がそのまま活性化される。
ドライバ回路406〜408については、符号末尾が偶数番号のトライステートインバータ(IVR12、IVR14、IVR16、IVT12、IVT14、IVT16)が活性化される。この結果、ドライバ回路406とレシーバ回路416は、貫通電極306ではなく隣の貫通電極307を介して接続される、ドライバ回路407、408は、それぞれ、貫通電極308、309を介してレシーバ回路417、418と接続される。このように、不良のある貫通電極を境に、ドライバ回路101〜108と貫通電極301〜309との接続関係がシフトされる。
まとめると、不良のある貫通電極を30xとした場合、ドライバ回路40i(i<x)とレシーバ回路41iは貫通電極30iを介して接続され、ドライバ回路40i(i≧x)とレシーバ回路41iは貫通電極30(i+1)を介して接続される。
つまり、不良のある貫通電極306を単純に予備の貫通電極309に置き換えるのではなく、不良のある貫通電極306を境に、ドライバ回路401〜408及びレシーバ回路411〜418と貫通電極401〜409との接続関係がシフトされる。このように、置換後においてもより番号の大きいドライバ回路の出力端がより番号の大きい貫通電極に接続され、より番号の大きいレシーバ回路の出力端がより番号の大きい貫通電極に接続される。このため、貫通電極301〜309をこの順に配列するなど、i番とi+1番の貫通電極を隣接配置すれば、置換前の信号パスと置換後の信号パスとの間にほとんど配線長差が生じなくなる。これにより、置換によるスキューもほとんど生じないことから、信号品質を高めることが可能となる。
テスト時においては、1次選択回路186は1次入力選択信号SをHにする。このとき、トライステートインバータIVS1〜IVS8は活性化され、トライステートインバータIVT1〜IVT16は不活性化される。ドライバ回路401〜409と、レシーバ回路411〜418との接続が遮断され、テストパッドTP1〜TP8のみがレシーバ回路411〜418と接続される。コアチップCC7からインターフェースチップIFを電気的に分離した上で、レシーバ回路411〜418の動作テストが可能となる。
図7は、図6に示した接続関係の一部をより詳細に示す回路図である。貫通電極306に不良が発生している場合、出力選択信号R8はHとなり、ドライバ回路407と貫通電極308がトライステートインバータIVR14を介して接続される。貫通電極308には、トライステートインバータIVR14、IVR15の出力がワイヤードオア接続されているが、非活性となるトライステートインバータIVR15の出力はハイインピーダンス状態となることから、ドライバ回路407から貫通電極308への信号伝送には何らの影響も与えない。通常動作時においては、2次入力選択信号T7はLとなり、トライステートインバータIVT14が活性化され、レシーバ回路417と貫通電極308が接続される。レシーバ回路417には、トライステートインバータIVT13とIVT14の出力がワイヤードオア接続されているが、非活性となるトライステートインバータIVR13のの出力はハイインピーダンス状態となることから、貫通電極308からレシーバ回路417への信号伝送に何らの影響も与えない。同様に、出力選択信号R8はHとなり、ドライバ回路408と貫通電極309が接続される。2次入力選択信号T8はLとなり、レシーバ回路418と貫通電極309が接続される。
1次入力選択信号SがHのときには、テストパッドTP8、TP7からレシーバ回路417、418にそれぞれテスト信号が送られる。
図8は、インターフェースチップIFとコアチップCC0〜CC7との接続関係を立体的に示す模式図である。図8には、コアチップCC0〜CC7のうち、コアチップCC0に含まれる貫通電極306に不良がある場合が示されている。いずれかのコアチップCC0〜CC7に含まれる貫通電極に不良があると、他のコアチップに含まれる対応する貫通電極も全て無効とされる。図8に示す例では、コアチップCC0に含まれる貫通電極306に不良があることから、他のコアチップCC1〜CC7に含まれる貫通電極306については、不良の有無にかかわらず無効とされる。つまり、ドライバ回路及びレシーバ回路と貫通電極との接続関係は、インターフェースチップIF及び各コアチップCC0〜CC7において共通とされる。
テスト動作時においては、レシーバ回路411〜418は、トライステートインバータIVS1〜IVS8を介してテストパッドTP1〜TP8と直接接続される。このときには、すべての貫通電極とレシーバ回路との接続が遮断される。
図9は、インターフェースチップIFとコアチップCC0〜CC7の別例としての全体的な接続関係を示す模式図である。ここでは、貫通電極306、308に不良が存在する場合を示している。図9では、活性化されているインバータを斜線にてハッチングしている。
図9の構成においては、8個の貫通電極301〜308に対して2個の予備の貫通電極309,310が割り当てられている。したがって、貫通電極の総数は10個である。インターフェースチップIF側には2段の出力選択回路184a、184bが設けられ、コアチップCC0〜CC7側には2段の2次選択回路188a、188bが設けられている。出力切り替え回路190においては、トライステートインバータIVR1a〜IVR16aとIVR1b〜IVR18bが2段構成となっている。出力選択回路184aは出力選択信号R1〜R9により、トライステートインバータIVR1a〜IVR16aを制御する。出力選択回路184bは出力選択信号P1〜P10により、トライステートインバータIVR1b〜IVR18bを制御する。
同様に、入力切り替え回路192においては、トライステートインバータIVT1a〜IVT18aとトライステートインバータIVT1b〜IVT16bが2段構成となっている。2次選択回路188aは2次入力選択信号T1〜T9によりトライステートインバータIVT1a〜IVT18aを制御し、2次選択回路188bは2次入力選択信号Q1〜Q8によりトライステートインバータIVT1b〜IVT16bを制御する。
インバータを2段化した出力切り替え回路190と入力切り替え回路192を備えることにより、ドライバ回路401〜408及びレシーバ回路411〜418と貫通電極301〜310との接続関係を最大で2個分シフト可能である。
1個の貫通電極30x(x=1〜8)が不良である場合、符号の末尾が1〜x−1番であるドライバ回路についてはi番の貫通電極が選択され、符号の末尾がx〜8番であるドライバ回路についてはi+1番の貫通電極が選択される。2個の貫通電極30x、30y(x<y)が不良である場合、符号の末尾が1〜x−1番であるドライバ回路についてはi番の貫通電極が選択され、符号の末尾がx〜y−2番であるドライバ回路についてはi+1番の貫通電極が選択され、符号の末尾がy−1〜8番であるドライバ回路についてはi+2番の貫通電極が選択される。
具体例として、貫通電極306、308に不良が発生した場合(x=6、y=8)、ドライバ回路401〜405は、それぞれ貫通電極301〜305を介して、レシーバ回路411〜415と接続される。ドライバ回路406は、トライステートインバータIVR12a、IVR13bを介して貫通電極307と接続される。また、貫通電極307は、トライステートインバータIVT13a、IVT12bを介してレシーバ回路416と接続される。すなわち、接続対象となる貫通電極が1つシフトされる。
ドライバ回路407は、トライステートインバータIVR14a、IVR16bを介して貫通電極309と接続される。貫通電極309は、トライステートインバータIVT16a、IVT14bを介してレシーバ回路417と接続される。すなわち、接続対象となる貫通電極が2つシフトされる。ドライバ回路408とレシーバ回路418は、貫通電極310を介して接続される。
上記の構成により、8個の貫通電極301〜308に1個の不良が存在する場合には、上述した、不良のある貫通電極を境として接続が1個シフトされ、不良が救済される。さらに、9個の貫通電極301〜309に2個の不良が存在する場合には、不良のある貫通電極のうち、より番号の小さい貫通電極を境として接続がまず1個シフトされ、より番号の大きい貫通電極を境として接続がさらに1個シフトされて不良が救済される。
以下、本発明の好ましい実施形態による半導体記憶装置10の回路構成について説明する。
図10は、半導体記憶装置10の回路構成を示すブロック図である。
図10に示すように、インターポーザIPに設けられた外部端子には、クロック端子11a,11b、クロックイネーブル端子11c、コマンド端子12a〜12e、アドレス端子13、データ入出力端子14、データストローブ端子15a,15b、キャリブレーション端子16、及び電源端子17a,17bが含まれている。これら外部端子は、全てインターフェースチップIFに接続されており、電源端子17a,17bを除きコアチップCC0〜CC7には直接接続されない。
まず、これら外部端子とフロントエンド機能であるインターフェースチップIFとの接続関係、並びに、インターフェースチップIFの回路構成について説明する。
クロック端子11a,11bはそれぞれ外部クロック信号CK,/CKが供給される端子であり、クロックイネーブル端子11cはクロックイネーブル信号CKEが入力される端子である。供給された外部クロック信号CK,/CK及びクロックイネーブル信号CKEは、インターフェースチップIFに設けられたクロック発生回路21に供給される。本明細書において信号名の先頭に「/」が付されている信号は、対応する信号の反転信号又はローアクティブな信号であることを意味する。したがって、外部クロック信号CK,/CKは互いに相補の信号である。クロック発生回路21は内部クロック信号ICLKを生成する回路であり、生成された内部クロック信号ICLKは、インターフェースチップIF内の各種回路ブロックに供給される他、TSVを介してコアチップCC0〜CC7にも共通に供給される。
また、インターフェースチップIFにはDLL回路22が含まれており、DLL回路22によって入出力用クロック信号LCLKが生成される。入出力用クロック信号LCLKは、インターフェースチップIFに含まれる入出力バッファ回路23に供給される。DLL機能は、半導体装置10が外部と通信するに当たり、外部との同期がマッチングされた信号LCLKでフロントエンドを制御するからである。故に、バックエンドであるコアチップCC0〜CC7には、DLL機能は不要である。
コマンド端子12a〜12eは、それぞれロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WE、チップセレクト信号/CS、及びオンダイターミネーション信号ODTが供給される端子である。これらのコマンド信号は、インターフェースチップIFに設けられたコマンド入力バッファ31に供給される。コマンド入力バッファ31に供給されたこれらコマンド信号は、コマンドデコーダ32に供給される。コマンドデコーダ32は、内部クロックICLKに同期して、コマンド信号の保持、デコード及びカウントなどを行うことによって、各種内部コマンドICMDを生成する回路である。生成された内部コマンドICMDは、インターフェースチップIF内の各種回路ブロックに供給される他、TSVを介してコアチップCC0〜CC7にも共通に供給される。
アドレス端子13は、アドレス信号A0〜A15,BA0〜BA2が供給される端子であり、供給されたアドレス信号A0〜A15,BA0〜BA2は、インターフェースチップIFに設けられたアドレス入力バッファ41に供給される。アドレス入力バッファ41の出力は、TSVを介してコアチップCC0〜CC7に共通に供給される。また、モードレジスタセットにエントリーしている場合には、アドレス信号A0〜A15はインターフェースチップIFに設けられたモードレジスタ42に供給される。また、アドレス信号BA0〜BA2(バンクアドレス)については、インターフェースチップIFに設けられた図示しないアドレスデコーダによってデコードされ、これにより得られるバンク選択信号Bがデータラッチ回路25に供給される。これは、ライトデータのバンク選択がインターフェースチップIF内で行われるためである。
データ入出力端子14は、リードデータ又はライトデータDQ0〜DQ15の入出力を行うための端子である。また、データストローブ端子15a,15bは、ストローブ信号DQS,/DQSの入出力を行うための端子である。これらデータ入出力端子14及びデータストローブ端子15a,15bは、インターフェースチップIFに設けられた入出力バッファ回路23に接続されている。入出力バッファ回路23には、入力バッファIB及び出力バッファOBが含まれており、DLL回路22より供給される入出力用クロック信号LCLKに同期して、リードデータ又はライトデータDQ0〜DQ15及びストローブ信号DQS,/DQSの入出力を行う。また、入出力バッファ回路23は、コマンドデコーダ32から内部オンダイターミネーション信号IODTが供給されると、出力バッファOBを終端抵抗として機能させる。さらに、入出力バッファ回路23には、キャリブレーション回路24からインピーダンスコードDRZQが供給されており、これによって出力バッファOBのインピーダンスが指定される。入出力バッファ回路23は、周知のFIFO回路を含む。
キャリブレーション回路24には、出力バッファOBと同じ回路構成を有するレプリカバッファRBが含まれており、コマンドデコーダ32よりキャリブレーション信号ZQが供給されると、キャリブレーション端子16に接続された外部抵抗(図示せず)の抵抗値を参照することによってキャリブレーション動作を行う。キャリブレーション動作とは、レプリカバッファRBのインピーダンスを外部抵抗の抵抗値と一致させる動作であり、得られたインピーダンスコードDRZQが入出力バッファ回路23に供給される。これにより、出力バッファOBのインピーダンスが所望の値に調整される。
入出力バッファ回路23は、データラッチ回路25に接続されている。データラッチ回路25は、周知なDDR機能を実現するレイテンシ制御によって動作するFIFO機能を実現するFIFO回路(不図示)とマルチプレクサMUX(不図示)とを含み、コアチップCC0〜CC7から供給されるパラレルなリードデータをシリアル変換するとともに、入出力バッファから供給されるシリアルなライトデータをパラレル変換する回路である。したがって、データラッチ回路25と入出力バッファ回路23との間はシリアル接続であり、データラッチ回路25とコアチップCC0〜CC7との間はパラレル接続である。本実施形態では、コアチップCC0〜CC7がDDR3型のSDRAMのバックエンド部であり、プリフェッチ数が8ビットである。また、データラッチ回路25とコアチップCC0〜CC7はバンクごとに接続されており、各コアチップCC0〜CC7に含まれるバンク数は8バンクである。したがって、データラッチ回路25とコアチップCC0〜CC7との接続は1DQ当たり64ビット(8ビット×8バンク)となる。
このように、データラッチ回路25とコアチップCC0〜CC7との間においては、基本的に、シリアル変換されていないパラレルデータが入出力される。つまり、通常のSDRAM(それは、フロントエンドとバックエンドが1つのチップで構成される)では、チップ外部との間でのデータの入出力がシリアルに行われる(つまり、データ入出力端子は1DQ当たり1個である)のに対し、コアチップCC0〜CC7では、インターフェースチップIFとの間でのデータの入出力がパラレルに行われる。この点は、通常のSDRAMとコアチップCC0〜CC7との重要な相違点である。但し、プリフェッチしたパラレルデータを全て異なるTSVを用いて入出力することは必須でなく、コアチップCC0〜CC7側にて部分的なパラレル/シリアル変換を行うことによって、1DQ当たり必要なTSVの数を削減しても構わない。例えば、1DQ当たり64ビットのデータを全て異なるTSVを用いて入出力するのではなく、コアチップCC0〜CC7側にて2ビットのパラレル/シリアル変換を行うことによって、1DQ当たり必要なTSVの数を半分(32個)に削減しても構わない。
更に、データラッチ回路25は、インターフェースチップ単位で試験ができる機能が付加されている。インターフェースチップには、バックエンド部が存在しない。このため、原則として単体で動作させることはできない。しかしながら、単体での動作が一切不可能であると、ウェハ状態でのインターフェースチップの動作試験を行うことができなくなってしまう。これは、インターフェースチップと複数のコアチップの組み立て工程を経た後でなければ、半導体装置10を試験することができないことを示し、半導体装置10を試験することによって、インターフェースチップを試験することを意味する。インターフェースチップに回復できない欠陥がある場合、半導体装置10全体の損失を招くことになる。この点を考慮して、本実施形態では、データラッチ回路25には、試験用に擬似的なバックエンド部の一部が設けられており、試験時に簡素な記憶機能が可能とされている。
電源端子17a,17bは、それぞれ電源電位VDD,VSSが供給される端子であり、インターフェースチップIFに設けられたパワーオン検出回路43に接続されるとともに、TSVを介してコアチップCC0〜CC7にも接続されている。パワーオン検出回路43は、電源の投入を検出する回路であり、電源の投入を検出するとインターフェースチップIFに設けられた層アドレスコントロール回路45を活性化させる。
層アドレスコントロール回路45は、本実施形態による半導体記憶装置10のI/O構成に応じて層アドレスを変更するための回路である。上述の通り、本実施形態による半導体記憶装置10は16個のデータ入出力端子14を備えており、これにより最大でI/O数を16ビット(DQ0〜DQ15)に設定することができるが、I/O数がこれに固定されるわけではなく、8ビット(DQ0〜DQ7)又は4ビット(DQ0〜DQ3)に設定することも可能である。これらI/O数に応じてアドレス割り付けが変更され、層アドレスも変更される。層アドレスコントロール回路45は、I/O数に応じたアドレス割り付けの変更を制御する回路であり、TSVを介して各コアチップCC0〜CC7に共通に接続されている。
また、インターフェースチップIFには層アドレス設定回路44も設けられている。層アドレス設定回路44は、TSVを介してコアチップCC0〜CC7に接続されている。層アドレス設定回路44は、図2(b)に示すタイプのTSV2を用いて、コアチップCC0〜CC7の層アドレス発生回路46にカスケード接続されており、テスト時においてコアチップCC0〜CC7に設定された層アドレスを読み出す役割を果たす。
さらに、インターフェースチップIFには不良チップ情報保持回路33が設けられている。不良チップ情報保持回路33は、正常に動作しない不良コアチップがアセンブリ後に発見された場合に、そのチップ番号を保持する回路である。不良チップ情報保持回路33は、TSVを介してコアチップCC0〜CC7に接続されている。不良チップ情報保持回路33は、図2(c)に示すタイプのTSV3を用いて、シフトされながらコアチップCC0〜CC7に接続されている。
さらに、インターフェースチップIFには、救済情報保持回路400が設けられている。救済情報保持回路400は、出力選択信号や2次入力選択信号の設定をアンチヒューズ素子などによって記憶する回路であり、アセンブリ後の動作試験によって貫通電極に不良が発見された場合に、テスタから設定信号が書き込まれる。救済情報保持回路400に保持された設定信号は電源投入時に読み出され、出力選択回路184や2次選択回路188の出力選択信号や2次入力選択信号が設定される。
以上が外部端子とインターフェースチップIFとの接続関係、並びに、インターフェースチップIFの回路構成の概要である。次に、コアチップCC0〜CC7の回路構成について説明する。
図10に示すように、バックエンド機能であるコアチップCC0〜CC7に含まれるメモリセルアレイ50は、いずれも8バンクに分割されている。尚、バンクとは、個別にコマンドを受け付け可能な単位である。言い換えれば、夫々のバンクは、互いに排他制御で独立に動作することができる。半導体装置10外部からは、独立に夫々のバンクをアクセスできる。例えば、バンク1のメモリセルアレイ50とバンク2のメモリセルアレイ50は、異なるコマンドにより夫々対応するワード線WL、ビット線BL等を、時間軸的に同一の期間に個別にアクセス制御できる非排他制御の関係である。例えば、バンク1をアクティブ(ワード線とビット線をアクティブ)に維持しつつ、更にバンク2をアクティブに制御することができる。リード但し、半導体装置の外部端子(例えば、複数の制御端子、複数のI/O端子)は、共有している。メモリセルアレイ50内においては、複数のワード線WLと複数のビット線BLが交差しており、その交点にはメモリセルMCが配置されている(図10においては、1本のワード線WL、1本のビット線BL及び1個のメモリセルMCのみを示している)。ワード線WLの選択はロウデコーダ51によって行われる。また、ビット線BLはセンス回路53内の対応するセンスアンプSAに接続されている。センスアンプSAの選択はカラムデコーダ52によって行われる。
ロウデコーダ51は、ロウ制御回路61より供給されるロウアドレスによって制御される。ロウ制御回路61には、TSVを介してインターフェースチップIFより供給されるロウアドレスを受けるアドレスバッファ61aが含まれており、アドレスバッファ61aによってバッファリングされたロウアドレスがロウデコーダ51に供給される。TSVを介して供給されるアドレス信号は、入力バッファB1を介して、ロウ制御回路61などに供給される。また、ロウ制御回路61にはリフレッシュカウンタ61bも含まれており、コントロールロジック回路63からリフレッシュ信号が発行された場合には、リフレッシュカウンタ61bが示すロウアドレスがロウデコーダ51に供給される。
カラムデコーダ52は、カラム制御回路62より供給されるカラムアドレスによって制御される。カラム制御回路62には、TSVを介してインターフェースチップIFより供給されるカラムアドレスを受けるアドレスバッファ62aが含まれており、アドレスバッファ62aによってバッファリングされたカラムアドレスがカラムデコーダ52に供給される。また、カラム制御回路62にはバースト長をカウントするバーストカウンタ62bも含まれている。
カラムデコーダ52によって選択されたセンスアンプSAは、さらに、図示しないいくつかのアンプ(サブアンプやデータアンプなど)を介して、データコントロール回路54に接続される。これにより、リード動作時においては、一つのI/O(DQ)あたり8ビット(=プリフェッチ数)のリードデータがデータコントロール回路54から出力され、ライト動作時においては、8ビットのライトデータがデータコントロール回路54に入力される。データコントロール回路54とインターフェースチップIFとの間はTSVを介してパラレルに接続される。
コントロールロジック回路63は、TSVを介してインターフェースチップIFから供給される内部コマンドICMDを受け、これに基づいてロウ制御回路61及びカラム制御回路62の動作を制御する回路である。コントロールロジック回路63には、層アドレス比較回路(チップ情報比較回路)47が接続されている。層アドレス比較回路47は、当該コアチップがアクセス対象であるか否かを検出する回路であり、その検出は、TSVを介してインターフェースチップIFより供給されるアドレス信号の一部SEL(チップ選択情報)と、層アドレス発生回路46に設定された層アドレスLID(チップ識別情報)とを比較することにより行われ、一致を検出すると一致信号HITを活性化させる。
層アドレス発生回路46には、初期化時において各コアチップCC0〜CC7に固有の層アドレスが設定される。層アドレスの設定方法は次の通りである。まず、半導体記憶装置10が初期化されると、各コアチップCC0〜CC7の層アドレス発生回路46に初期値として最小値(0,0,0)が設定される。コアチップCC0〜CC7の層アドレス発生回路46は、図2(b)に示すタイプのTSVを用いてカスケード接続されているとともに、内部にインクリメント回路を有している。そして、最上層のコアチップCC0の層アドレス発生回路46に設定された層アドレス(0,0,0)がTSVを介して2番目のコアチップCC1の層アドレス発生回路46に送られ、インクリメントされることにより異なる層アドレス(0,0,1)が生成される。以下同様にして、生成された層アドレスを下層のコアチップに転送し、転送されたコアチップ内の層アドレス発生回路46は、これをインクリメントする。最下層のコアチップCC7の層アドレス発生回路46には、層アドレスとして最大値(1,1,1)が設定されることになる。これにより、各コアチップCC0〜CC7には固有の層アドレスが設定される。
層アドレス発生回路46には、TSVを介してインターフェースチップIFの不良チップ情報保持回路33から不良チップ信号DEFが供給される。不良チップ信号DEFは、図2(c)に示すタイプのTSV3を用いて各コアチップCC0〜CC7に供給されるため、各コアチップCC0〜CC7に個別の不良チップ信号DEFを供給することができる。不良チップ信号DEFは、当該コアチップが不良チップである場合に活性化される信号であり、これが活性化している場合、層アドレス発生回路46はインクリメントした層アドレスではなく、インクリメントされていない層アドレスを下層のコアチップに転送する。また、不良チップ信号DEFはコントロールロジック回路63にも供給されており、不良チップ信号DEFが活性化している場合にはコントロールロジック回路63の動作が完全に停止する。これにより、不良のあるコアチップは、インターフェースチップIFからアドレス信号やコマンド信号が入力されても、リード動作やライト動作を行うことはない。
また、コントロールロジック回路63の出力は、モードレジスタ64にも供給されている。これにより、コントロールロジック回路63の出力がモードレジスタセットを示している場合、アドレス信号によってモードレジスタ64の設定値が上書きされる。これにより、コアチップCC0〜CC7の動作モードが設定される。
さらに、コアチップCC0〜CC7には、内部電圧発生回路70が設けられている。内部電圧発生回路には電源電位VDD,VSSが供給されており、内部電圧発生回路70はこれを受けて各種内部電圧を生成する。内部電圧発生回路70により生成される内部電圧としては、各種周辺回路の動作電源として用いる内部電圧VPERI(≒VDD)、メモリセルアレイ50のアレイ電圧として用いる内部電圧VARY(<VDD)、ワード線WLの活性化電位である内部電圧VPP(>VDD)などが含まれる。また、コアチップCC0〜CC7には、パワーオン検出回路71も設けられており、電源の投入を検出すると各種内部回路のリセットを行う。
コアチップCC0〜CC7に含まれる上記の周辺回路は、TSVを介してインターフェースチップIFから供給される内部クロック信号ICLKに同期して動作する。TSVを介して供給される内部クロック信号ICLKは、入力バッファB2を介して各種周辺回路に供給される。
以上がコアチップCC0〜CC7の基本的な回路構成である。コアチップCC0〜CC7には外部とのインターフェースを行うフロントエンド部が設けられておらず、このため、原則として単体で動作させることはできない。しかしながら、単体での動作が一切不可能であると、ウェハ状態でのコアチップの動作試験を行うことができなくなってしまう。これは、インターフェースチップと複数のコアチップの組み立て工程を経た後でなければ、半導体装置10を試験することができないことを示し、半導体装置10を試験することによって、各コアチップをそれぞれ試験することを意味する。コアチップに回復できない欠陥がある場合、半導体装置10全体の損失を招くことになる。この点を考慮して、本実施形態では、コアチップCC0〜CC7にはいくつかのテストパッドTPとテスト用のコマンドデコーダ65のテスト用フロントエンド部で構成される試験用に擬似的なフロントエンド部の一部が設けられており、テストパッドTPからアドレス信号、テストデータやコマンド信号の入力が可能とされている。試験用のフロントエンド部は、あくまでウェハ試験において簡素な試験を実現する機能の回路であり、インターフェースチップ内のフロントエンド機能をすべて備えるわけではない、ことに注意が必要である。例えば、コアチップの動作周波数は、フロントエンドの動作周波数よりも低いことから、低周波で試験するテスト用のフロントエンド部の回路で簡素に実現することができる。
テストパッドTPの種類は、インターポーザIPに設けられた外部端子とほぼ同様である。具体的には、クロック信号が入力されるテストパッドTP1、アドレス信号が入力されるテストパッドTP2、コマンド信号が入力されるテストパッドTP3、テストデータの入出力を行うためのテストパッドTP4、データストローブ信号の入出力を行うためのテストパッドTP5、電源電位を供給するためのテストパッドTP6などが含まれている。
テスト時においては、デコードされていない通常の外部コマンドが入力されるため、コアチップCC0〜CC7にはテスト用のコマンドデコーダ65も設けられている。また、テスト時においては、シリアルなテストデータが入出力されることから、コアチップCC0〜CC7にはテスト用の入出力回路55も設けられている。
以上が本実施形態による半導体記憶装置10の全体構成である。このように、本実施形態による半導体記憶装置10は、1Gbのコアチップが8枚積層された構成を有していることから、合計で8Gbのメモリ容量となる。また、チップ選択信号/CSが入力される端子(チップ選択端子)は1つであることから、コントローラからはメモリ容量が8Gbである単一のDRAMとして認識される。
上記の構成を有する半導体記憶装置10は、電源投入時に救済情報保持回路400に保持された設定信号が読み出され、インターフェースチップIF内及び各コアチップCC0〜CC7内の2次選択回路188、出力選択回路184に転送される。そして、既に説明したとおり、インターフェースチップIF及びコアチップCC0〜CC7においては、不良のある貫通電極を予備の貫通電極にそのまま置換するのではなく、接続関係をシフトすることによって不良のある貫通電極を避けていることから、置換の前後において信号パスにほとんど配線長差が生じない。このため、置換によるスキューもほとんど生じないことから、信号品質を高めることが可能となる。
また、レシーバ回路の入力端においては、2つの貫通電極30とテストパッドの中からデータ入力元が3者択一で選択されている。このため、貫通電極からレシーバ回路に至る経路において1つのインバータのみを含む構成であるため、この点からも信号品質を高めやい構成となっている。
以上、本発明をいくつかの実施の形態をもとに説明した。これらの実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。
例えば、本実施形態では、インターフェースチップIFからコアチップCC0〜CC7にデータを供給する場合を例に説明したが、これとは逆に、コアチップCC0〜CC7からインターフェースチップIFにデータを供給する場合につても同様である。つまり、コアチップCC0〜CC7側にドライバ回路が設けられ、インターフェースチップIF側にレシーバ回路が設けられていても構わない。なお、インターフェースチップIFからコアチップCC0〜CC7に供給されるライトデータと、コアチップCC0〜CC7からインターフェースチップIFに供給されるリードデータは同じ貫通電極を用いて転送されるため、このような貫通電極に対しては、インターフェースチップIF及びコアチップCC0〜CC7にドライバ回路とレシーバ回路の両方が設けられる。
例えば、上記実施形態では、チップ積層型のDRAMを例に説明したが、積層される半導体チップの種類については特に限定されず、SRAM,PRAM,MRAM,RRAM,フラッシュメモリなど他のメモリデバイスであっても構わないし、CPUやDSPなどのロジック系デバイスであっても構わない。
10 半導体記憶装置、184 出力選択回路、186 1次選択回路、188 2次選択回路、190 出力切り替え回路、192 入力切り替え回路、301〜310 貫通電極、401〜408 ドライバ回路、411〜418 レシーバ回路、CC0〜CC7 コアチップ、IF インターフェースチップ、IVR、IVS、IVT トライステートインバータ、TP テストパッド。
Claims (11)
- ドライバ回路を有する第1の半導体チップと、
前記ドライバ回路または外部端子から信号を入力されるレシーバ回路を有する第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップを接続する複数の貫通電極と、を備え、
前記第1の半導体チップは、前記ドライバ回路の出力端を前記複数の貫通電極のいずれかに排他的に接続する出力切り替え回路を含み、
前記第2の半導体チップは、前記レシーバ回路の入力端を前記複数の貫通電極および前記外部端子のいずれかに排他的に接続する入力切り替え回路を含むことを特徴とする半導体装置。 - 前記複数の貫通電極および前記外部端子から前記レシーバ回路の入力端に至る経路にはそれぞれトライステートインバータが間挿されており、前記入力切り替え回路は、複数の前記インバータのいずれかを活性化させることを特徴とする請求項1に記載の半導体装置。
- 前記入力切り替え回路は、前記外部端子から前記レシーバ回路に至る経路に間挿される第1のトライステートインバータを活性化させる1次選択回路と、前記複数の貫通電極から前記レシーバ回路に至る経路それぞれに間挿される第2のトライステートインバータのいずれかを活性化させる2次選択回路を含み、
前記1次選択回路は、前記第1のトライステートインバータを活性化させるときには前記2次選択回路の選択信号に関わらず、前記第2のトライステートインバータを非活性化させることを特徴とする請求項1または2に記載の半導体装置。 - 前記1次選択回路は、前記第1のトライステートインバータを活性化させないときには前記2次選択回路の選択信号に基づいて前記第2のトライステートインバータのいずれかを活性化させることを特徴とする請求項3に記載の半導体装置。
- 前記第1の半導体チップは、それぞれ1番〜n番(nは自然数)の番号が割り当てられたn個の前記ドライバ回路を含み、
前記第2の半導体チップは、前記1番〜n番のドライバ回路にそれぞれ対応して設けられ、それぞれ1〜n番の番号が割り当てられたn個の前記レシーバ回路を含み、
それぞれ1番〜n+m番(mは自然数)の番号が割り当てられたn+m個の前記貫通電極を備え、
前記第1の半導体チップの出力切り替え回路は、i番(iは1〜nの整数)のドライバ回路の出力端をi番からi+m番の貫通電極のいずれかに接続することによって、前記n個のドライバ回路をそれぞれ異なる貫通電極に接続し、
前記第2の半導体チップの入力切り替え回路は、i番(iは1〜nの整数)のレシーバ回路の入力端をi番からi+m番の貫通電極および前記外部端子のいずれかに接続することによって、前記n個のドライバ回路をそれぞれ異なる貫通電極または異なる外部端子に接続することを特徴とする請求項1から4のいずれか一項に記載の半導体装置。 - 前記複数の貫通電極のうち、前記ドライバ回路および前記レシーバ回路に接続されない貫通電極は、不良のある貫通電極であることを特徴とする請求項5に記載の半導体装置。
- 前記第1の半導体チップと複数の前記第2の半導体チップが積層されており、前記貫通電極が前記複数の第2の半導体チップに設けられていることを特徴とする請求項5または6に記載の半導体装置。
- 複数の前記第1の半導体チップと前記第2の半導体チップが積層されており、前記貫通電極が前記複数の第1の半導体チップに設けられていることを特徴とする請求項5または6に記載の半導体装置。
- 複数の前記第1または第2の半導体チップに設けられた前記貫通電極のうち、同じ番号が割り当てられた貫通電極は全て短絡されていることを特徴とする請求項7または8に記載の半導体装置。
- 前記ドライバ回路および前記レシーバ回路と前記貫通電極との接続関係は、複数の前記第1または第2の半導体チップにおいて共通であることを特徴とする請求項9に記載の半導体装置。
- 前記第1および第2の半導体チップの一方がインターフェースチップであり、他方がコアチップであることを特徴とする請求項1から10のいずれか一項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235490A JP2011082449A (ja) | 2009-10-09 | 2009-10-09 | 半導体装置 |
US12/923,787 US20110084404A1 (en) | 2009-10-09 | 2010-10-07 | Semiconductor device |
US13/563,650 US8441135B2 (en) | 2009-10-09 | 2012-07-31 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235490A JP2011082449A (ja) | 2009-10-09 | 2009-10-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011082449A true JP2011082449A (ja) | 2011-04-21 |
Family
ID=43854188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009235490A Withdrawn JP2011082449A (ja) | 2009-10-09 | 2009-10-09 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20110084404A1 (ja) |
JP (1) | JP2011082449A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050049A1 (en) * | 2012-09-25 | 2014-04-03 | Ps4 Luxco S.A.R.L. | Semiconductor device having plural memory units and test method therefor |
WO2014084992A1 (en) * | 2012-11-29 | 2014-06-05 | International Business Machines Corporation | Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking |
TWI452664B (zh) * | 2010-09-17 | 2014-09-11 | Toshiba Kk | Semiconductor device and manufacturing method thereof |
KR101919415B1 (ko) * | 2012-08-08 | 2018-11-16 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101690487B1 (ko) * | 2010-11-08 | 2016-12-28 | 삼성전자주식회사 | 반도체 장치 및 제조 방법 |
KR20120108474A (ko) * | 2011-03-24 | 2012-10-05 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9128123B2 (en) * | 2011-06-03 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer test structures and methods |
US8878369B2 (en) * | 2011-08-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power/high speed TSV interface design |
JP2013105512A (ja) * | 2011-11-15 | 2013-05-30 | Elpida Memory Inc | 半導体装置 |
US9569402B2 (en) * | 2012-04-20 | 2017-02-14 | International Business Machines Corporation | 3-D stacked multiprocessor structure with vertically aligned identical layout operating processors in independent mode or in sharing mode running faster components |
KR101977699B1 (ko) | 2012-08-20 | 2019-08-28 | 에스케이하이닉스 주식회사 | 멀티 칩 반도체 장치 및 그것의 테스트 방법 |
US9105490B2 (en) | 2012-09-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure of semiconductor device |
US9997443B2 (en) | 2013-02-25 | 2018-06-12 | Infineon Technologies Ag | Through vias and methods of formation thereof |
US9612988B2 (en) | 2013-07-23 | 2017-04-04 | International Business Machines Corporation | Donor cores to improve integrated circuit yield |
US9135982B2 (en) | 2013-12-18 | 2015-09-15 | Intel Corporation | Techniques for accessing a dynamic random access memory array |
CN104505371B (zh) * | 2014-12-10 | 2018-01-16 | 深圳市华星光电技术有限公司 | 测试垫的形成方法及利用该测试垫进行阵列测试的方法 |
US11024361B2 (en) * | 2017-01-06 | 2021-06-01 | Qualcomm Incorporated | Coincident memory bank access via cross connected shared bank resources |
CN109037193B (zh) * | 2018-09-05 | 2023-09-29 | 长鑫存储技术有限公司 | 硅通孔检测电路及方法、集成电路芯片 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10344841B4 (de) | 2003-09-26 | 2010-02-25 | Infineon Technologies Ag | Ansteuerschaltung für ein Zündelement eines Insassenschutzsystems |
JP4708176B2 (ja) | 2005-12-08 | 2011-06-22 | エルピーダメモリ株式会社 | 半導体装置 |
US8384417B2 (en) * | 2008-09-10 | 2013-02-26 | Qualcomm Incorporated | Systems and methods utilizing redundancy in semiconductor chip interconnects |
-
2009
- 2009-10-09 JP JP2009235490A patent/JP2011082449A/ja not_active Withdrawn
-
2010
- 2010-10-07 US US12/923,787 patent/US20110084404A1/en not_active Abandoned
-
2012
- 2012-07-31 US US13/563,650 patent/US8441135B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI452664B (zh) * | 2010-09-17 | 2014-09-11 | Toshiba Kk | Semiconductor device and manufacturing method thereof |
KR101919415B1 (ko) * | 2012-08-08 | 2018-11-16 | 에스케이하이닉스 주식회사 | 반도체 장치 |
WO2014050049A1 (en) * | 2012-09-25 | 2014-04-03 | Ps4 Luxco S.A.R.L. | Semiconductor device having plural memory units and test method therefor |
WO2014084992A1 (en) * | 2012-11-29 | 2014-06-05 | International Business Machines Corporation | Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking |
US9194912B2 (en) | 2012-11-29 | 2015-11-24 | International Business Machines Corporation | Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking |
Also Published As
Publication number | Publication date |
---|---|
US8441135B2 (en) | 2013-05-14 |
US20120305917A1 (en) | 2012-12-06 |
US20110084404A1 (en) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5490482B2 (ja) | 半導体装置 | |
JP5593053B2 (ja) | 半導体装置 | |
JP5564230B2 (ja) | 積層型半導体装置 | |
JP5684590B2 (ja) | 半導体装置 | |
JP5559507B2 (ja) | 半導体装置及びこれを備える情報処理システム | |
JP2011082449A (ja) | 半導体装置 | |
JP5448698B2 (ja) | 半導体装置及びそのテスト方法 | |
US8848473B2 (en) | Semiconductor device and test method thereof | |
US20140226428A1 (en) | Semiconductor device, information processing system including same, and controller for controlling semiconductor device | |
JP5586915B2 (ja) | 半導体記憶装置及びこれを備える情報処理システム | |
JP2012226794A (ja) | 半導体装置、及び半導体装置の制御方法。 | |
JP5635924B2 (ja) | 半導体装置及びその試験方法 | |
JP2012155814A (ja) | 半導体装置及びこれを備える情報処理システム | |
JP2012209497A (ja) | 半導体装置 | |
JP2011081884A (ja) | 半導体記憶装置及びこれを備える情報処理システム | |
JP6467618B2 (ja) | 積層型半導体装置 | |
JP2013105996A (ja) | 半導体装置 | |
JP5972938B2 (ja) | 半導体記憶装置及びこれを備える情報処理システム | |
JP2014142991A (ja) | 半導体装置 | |
JP2015008034A (ja) | 半導体装置 | |
JP2014096197A (ja) | 半導体装置及びそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130108 |