CN104505117B - 一种动态存储器刷新方法与刷新控制器 - Google Patents
一种动态存储器刷新方法与刷新控制器 Download PDFInfo
- Publication number
- CN104505117B CN104505117B CN201410851866.3A CN201410851866A CN104505117B CN 104505117 B CN104505117 B CN 104505117B CN 201410851866 A CN201410851866 A CN 201410851866A CN 104505117 B CN104505117 B CN 104505117B
- Authority
- CN
- China
- Prior art keywords
- refresh
- refreshing
- write
- outside
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
Abstract
本发明公开了一种动态存储器刷新方法与刷新控制器，属于半导体存储器技术领域。本发明基于增益单元存储器，利用增益存储单元有二组相互独立的字线和位线，在时钟的上半周期完成外部访问的读/写操作，而在时钟下半周期完成刷新读/刷新写操作。本发明根据增益单元的刷新同期、存储Bank的行数以及时钟周期产生刷新请求信号以及刷新状态信号；根据刷新状态产生相应的刷新读、刷新写操作的控制信号控制刷新读和刷新写操作与外部读/外部写操作并行进行。本发明消除了刷新操作与外部访问的冲突，使存储器能够完全随机实时地进行访问。
Description
技术领域
本发明属于半导体存储器技术领域，更具体地，涉及一种动态存储器刷新方法与刷新控制器。
背景技术
动态存储器(DRAM)中的数据通常存储在动态存储单元的电容中。由于动态存储单元中的MOS晶体管存在泄漏电流，会使存储在电容上的电荷消失，从而导致数据丢失。因此，为了防止动态存储单元中的数据丢失，需要周期性的对动态存储单元进行刷新。DRAM阵列中的每一行存储单元都需要在一个特定的周期内被刷新一次。DRAM的刷新周期取决于存储单元和制造工艺等因素。当前DRAM有以下几种典型的刷新技术：
(1)突发刷新(Burst Refresh)技术，当接收到刷新请求信号时，依次对存储器Bank中所有的行进行连续逐行刷新。在刷新期间，停止外部访问，直到所有的行都完成刷新，才允许进行外部访问。这种刷新方式，在刷新期间由于不允许进行外部访问，存在外部访问的死区。
(2)分布式刷新(Distribute Refresh)技术，与突发式刷新技术相对应的，为了避免形成长时间的死区，而将所有行的刷新分散进行。相对于突发刷新，分布式刷新将大的死区分散成多个小的死区，避免了长时间不能进行外部访问的问题。但是由于每隔一小段时间就会形成一个小死区，对于外部访问的影响会很频繁，需要频繁的延时外部访问。
(3)传统的隐式刷新技术，如图1所示，在系统访问周期中，在外部读写操作之后增加专门的刷新操作时间段。当有外部刷新请求时，即在访问时钟的刷新时间段触发刷新操作。由于刷新操作包含在系统访问周期中，而且时间上刷新操作与外部读写访问操作物理上隔离，不会产生冲突，不会形成影响外部实时访问的死区，实现隐式刷新。但是这种刷新技术使得系统访问周期大幅增加，降低了系统访问的频率，使得访问速率降低。
近年来，由于在深亚微米工艺中，芯片制造成本在总成本中占的比例越来越大，以及对存储器存储密度的要求，能完全兼容逻辑工艺的增益单元(Gain Cell)存储器开始成为嵌入式存储器的研究热点。基于增益单元的嵌入式动态存储器越来越广泛地得到应用。
图2所示为现有技术的2T增益单元的结构示意图，包括读访问晶体管M1、写访问晶体管M2、存储节点Q、写字线WWL、读字线RWL、写位线WBL和读位线RBL。写访问晶体管M2的漏极连接到读访问晶体管M1的栅极，形成存储节点Q。2T增益单元的写操作由写字线WWL控制，写字线WWL驱动到低电平时打开写访问晶体管M2，将写位线WBL上的数据写入到存储节点Q。2T增益单元的读操作由读字线RWL控制，将读字线RWL驱动到高电平开启读操作，读操作打开读访问晶体管M1，对读位线RBL充电。2T增益单元的写操作和读操作分别由独立的两组字线和两组位线控制，相互之间不产生影响。
发明内容
针对现有技术的以上缺陷或改进需求，本发明基于增益单元嵌入式存储器，利用增益单元的非破坏性读操作特性，以及相互独立的读写字线和读写位线结构，提供一种动态存储器刷新方法与刷新控制器，其目的在于使存储器Bank内部在进行刷新时，外部依然可以正常进行读写访问，由此解决外部访问和内部刷新发生冲突，导致外部访问不能随机和实时进行的问题，并提高了访问效率。
为实现上述目的，按照本发明的一个方面，提供一种动态存储器刷新方法，包括以下步骤：
步骤1将外部写访问操作划分为写入操作和空闲二个子阶段，将外部读访问操作划分为读出操作和缓存输出二个子阶段，将内部隐式刷新操作划分成为空闲、刷新读出操作、刷新写回数据控制和刷新写回操作四个子阶段；
步骤2将每个时钟周期划分为上半时钟周期和下半时钟周期；
步骤3当接收到内部刷新请求时，则产生指示刷新状态的指示信号，所述刷新状态指示信号包括刷新读状态信号和刷新写状态信号，当所述刷新读状态信号有效，表示进行刷新的第一个时钟周期需要进行刷新读出操作，则在所述第一时钟周期的上半时钟周期执行所述空闲操作，在所述第一时钟周期的下半时钟周期执行所述刷新读出操作；当所述刷新写状态信号有效，表示进行刷新的第二个时钟周期需要进行刷新写回操作，则在所述第二时钟周期的上半时钟周期执行所述刷新写回数据控制操作，在所述第二时钟周期的下半时钟周期执行所述刷新写回操作；
步骤4当同时接收到外部读写访问和内部刷新请求时，则内部刷新操作按照所述步骤3的时序执行，同时在一个时钟的上半时钟周期执行外部读访问的所述读出操作和外部写访问的所述写入操作，在一个时钟的下半时钟周期执行所述外部读访问的所述数据缓存输出和所述外部写访问的所述空闲操作，实现所述外部读写访问和所述内部刷新操作的无冲突并行进行。
按照本发明的另一方面，提供一种动态存储器刷新控制器，包括刷新计数器、移位器、刷新地址产生器、刷新地址译码器、地址选择器、冲突检测器、第一边沿检测器、第二边沿检测器、刷新缓存器和刷新写回控制器，其中：
所述刷新计数器，用于对时钟信号的上升沿检测计数，产生周期性的刷新请求信号；
所述移位器，用于根据所述时钟信号和所述刷新请求信号产生刷新状态指示信号，所述刷新状态指示信号包括刷新写状态信号和刷新读状态信号；
所述刷新地址产生器，用于检测所述刷新写状态信号的下降沿，并输出刷新行地址；
所述刷新地址译码器，用于将所述刷新行地址进行译码，并输出译码后的刷新字线信号；
所述地址选择器，用于在所述刷新字线信号和由外部访问字线信号之间进行选择，输出存储Bank字线，当进行刷新操作时，选择所述译码后的刷新字线信号；当没有进行刷新操作时，选择所述外部访问字线信号；
所述冲突检测器，用于当检测到刷新写访问和外部写访问的冲突时，输出冲突指示信号；
所述第一边沿检测器，用于在所述刷新读状态信号有效时，若检测到所述时钟信号的下降沿，则输出刷新读请求信号；
所述第二边沿检测器，用于在所述刷新写状态信号有效时，若检测到所述时钟信号的下降沿，则输出刷新写请求信号；
所述刷新缓存器，用于对刷新读出操作读出的数据进行缓存，输出刷新缓存数据；
所述刷新写回控制器，用于根据所述冲突指示信号在所述刷新缓存数据和外部写访问数据之间进行选择控制，输出刷新写回数据。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明的刷新方法和刷新控制器，将传统的在一个时钟周期内实现的刷新操作分成四个子阶段，在连续的二个时钟周期内完成。外部访问不需要被延迟而在时钟的上半时钟周期内优先完成，刷新操作拆分成四个子阶段，二个子阶段可以和外部访问并行完成，另二个子阶段则在时钟的间隙完成。从而不会形成阻挡外部访问的死区，不对外部访问产生影响。相对于传统的将刷新操作直接附在外部访问操作之后进行的刷新方法，发明提供具有更短的访问周期，提高了访问速率。
附图说明
图1为现有技术的传统隐式刷新技术的示意图；
图2为现有技术的2T增益单元的结构示意图；
图3为本发明动态存储器刷新方法的示意图；
图4为本发明动态存储器刷新控制器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供一种隐式刷新方法，基于增益单元存储器，利用增益存储单元有二组相互独立的字线和位线将刷新操作分为空闲、刷新读、刷新缓存控制以及刷新写回四个子阶段，分在连续的二个时钟周期内完成。将外部读访问分为读操作以及读缓存输出操作二个子阶段，将外部写访问分为写操作以及空闲二个子阶段当同时有外部访问和内部刷新操作时，在时钟的上半周期完成外部访问的读操作、写操作以及刷新缓存控制，而在时钟下半周期完成外部读访问的数据缓存输出、刷新读出操作和刷新写回操作。
本发明基于2T增益单元，但不以此为限。本发明提供的刷新方法与刷新控制器同样适用于3T增益单元、3T DRAM Cell以及其它的非破坏性读操作的动态存储单元。
图3所示为本发明动态存储器刷新方法的示意图，具体包括以下步骤：
步骤1将外部写访问操作划分为写入操作和空闲二个子阶段，将外部读访问操作划分为读出操作和缓存输出二个子阶段，将内部隐式刷新操作划分成为空闲、刷新读出操作、刷新写回数据控制和刷新写回操作四个子阶段；
步骤2将每个时钟周期划分为上半时钟和下半时钟二个时间段；
步骤3当接收到内部刷新请求时，产生指示刷新状态的指示信号Ref_Stat<1:0>，用于指示刷新状态。刷新状态指示信号Ref_Stat<1:0>中，低数据位Ref_Stat<0>为刷新读状态信号，高电平有效时表示当前时钟周期内需要进行刷新读出操作；而高数据位Ref_Stat<1>为刷新写状态信号，高电平有效时表示当前时钟周期需要进行刷新写回操作。当刷新读状态信号Ref_Stat<0>信号高电平有效，表示进行刷新的第一个时钟周期，需要进行刷新读出操作。在第一时钟周期的上半时钟周期执行刷新的第一子阶段空闲操作，在第一时钟周期的下半时钟周期完成刷新的第二子阶段刷新读出操作。刷新写状态信号Ref_Stat<1>信号高电平有效，表示进行刷新的第二个时钟周期，需要进行刷新写回操作。在第二时钟周期的上半时钟周期执行刷新的第三子阶段刷新写回数据控制操作，在第二时钟周期的下半时钟周期执行刷新的第四子阶段刷新写回操作，完成刷新操作；
步骤4当存储器同时接收到外部读写访问和内部刷新操作请求时，内部刷新操作按照步骤3的时序执行，同时在时钟周期的上半时钟周期执行外部读访问的第一子阶段读操作和写访问的第一子阶段写入操作，在时钟周期的下半时钟周期执行外部读访问的第二队阶段数据缓存输出和写访问的第二子阶段空闲。实现外部读写访问和内部刷新操作的无冲突并行进行，实现隐式刷新。
具体地，当有外部写访问操作时，将外部写访问分为写入操作和空闲二个子阶段，第一个子阶段(即写入操作)在时钟上半周期完成，而在时钟下半周期空闲。当有外部读访问操作时，将外部读访问操作分为读操作和数据缓存输出两个子阶段：第一子阶段(即进行读访问的读操作)在时钟上半周期完成，第二子阶段(即读访问的数据缓存和输出)在下半时钟周期进行。当有刷新操作时，将刷新操作分为四个子阶段：(1)空闲阶段，(2)刷新读出操作，从存储阵列中读出刷新行的数据，(3)刷新数据缓存和控制，缓存刷新读出的数据，并根据冲突控制信号选择刷新写回所需要的数据，(4)刷新写回操作，将选择后的刷新写回数据写回到存储阵列中。
当有刷新请求时，触发刷新状态信号Ref_Stat<1:0>。
在第一个时钟周期，刷新读状态信号Ref_Stat<0>高电平有效，需要进行刷新读出操作。在时钟的上半时钟周期301进行外部访问，例如外部读访问的读操作或者外部写访问的写入操作。而在下半时钟周期302进行外部读访问的数据缓存和输出，以及刷新读出操作。
在第二个时钟周期，刷新写状态信号Ref_Stat<1>高电平有效，需要进行刷新写回操作。在时钟上半周期303进行外部访问，例如外部读访问的读操作或者外部写访问的写入操作，同时并行进行对刷新读出的数据进行缓存和写回选择。在时钟下半周期304进行外部读访问的数据缓存和输出，以及刷新写回操作。
图4所示为本发明动态存储器刷新控制器的结构示意图，包括刷新计数器401、移位器402、刷新地址产生器403、刷新地址译码器404、地址选择器405、冲突检测器406、第一边沿检测器407、第二边沿检测器408、刷新缓存器409和刷新写回控制器410。
其中，刷新计数器401用于对时钟信号CLK的上升沿检测计数，并由复位信号Rst控制复位清零。刷新计数器401产生周期性的刷新请求信号Ref_Requ，刷新请求信号Ref_Requ产生的时间间隔为存储单元的刷新周期/存储Bank行数。例如当存储单元的刷新周期为10ms，而存储器bank有256行，则刷新请求信号的时间间隔为39us。刷新请求信号Ref_Requ持续一个时钟周期。
移位器402用于根据时钟信号CLK和刷新请求信号Ref_Requ产生刷新状态指示信号Ref_Stat<1:0>，用于指示刷新状态。刷新状态指示信号Ref_Stat<1:0>中，低数据位Ref_Stat<0>为刷新读状态信号，高电平有效时表示当前时钟周期内需要进行刷新读出操作；而高数据位Ref_Stat<1>为刷新写状态信号，高电平有效时表示当前时钟周期需要进行刷新写回操作。
刷新地址产生器403用于检测刷新写状态信号Ref_Stat<1>的下降沿，并输出刷新行地址addrRef。当检测到刷新写状态信号Ref_Stat<1>的下降沿，则输出的刷新行地址addrRef增加1。刷新地址产生器403在存储器上电或者存储器开始启用时进行复位，将刷新地址清零。之后每完成一次行刷新将地址加1，直到完成Bank中最后一行的刷新，地址又回到第一行的地址。刷新写状态信号Ref_Stat<1>为高电平有效，完成刷新写操作后，信号由高电平跳变为低电平无效，表示完成一次行刷新，从而触发刷新地址产生器403输出地址增加1。
刷新地址译码器404用于将刷新行地址addrRef进行译码，将N bit的刷新行地址信号采用译码电路译码成2N bit的字线信号并输出译码后的刷新字线信号decoRef。
地址选择器405由外部访问有效信号ADS#控制，用于在译码后的刷新字线信号decoRef和由外部访问地址译码后的访问字线信号decoAcc之间进行选择，当进行刷新操作时，则选择刷新字线信号decoRef；当没有进行刷新操作时，则选择外部访问字线信号decoAcc，输出存储Bank字线WL_Bank。
冲突检测器406用于根据刷新写状态信号Ref_Stat<1>、外部写访问信号WE/ADS#、刷新行地址addrRef以及外部访问行地址addrAcc进行检测。当检测到刷新写和外部写访问产生冲突时，则输出有效的冲突指示信号refWrConflict。本发明的刷新方法涉及到二个时钟周期，当刷新的第二个时钟周期需要进行刷新写回，上半时钟外部对刷新所在行进行了外部写访问，则导致部分数据发生变化，不能直接将刷新完读出的数据在下半时钟周期直接写回，会覆盖外部写访问写入的数据，导致刷新错误。当出现刷新写与外部写访问在同一行时，则产生冲突。需要用冲突检测器对冲突进行检测，并输出高电平有效的冲突指示信号refWrConflict。
第一边沿检测器407用于在刷新读状态信号Ref_Stat<0>有效时，检测时钟信号CLK的下降沿。当检测到时钟信号CLK的下降沿时，则触发相应的刷新读请求信号refReadReq，开始进行刷新读出操作，产生刷新读出操作所需要的信号脉冲。
第二边沿检测器408用于在刷新写状态信号Ref_Stat<1>有效时，检测时钟信号CLK的下降沿。当检测到时钟信号CLK的下降沿时，则触发相应的刷新写请求信号refWrReq，开始进行刷新写回操作，产生刷新写操作所需要的信号脉冲。
刷新缓存器409用于根据刷新状态指示信号Ref_Stat<1:0>对刷新读出操作读出的数据SenseOut进行缓存，输出作为刷新缓存数据dataRef。
刷新写回控制器410用于根据冲突指示信号refWrConflict在刷新缓存数据dataRef和外部写访问数据dataWr之间进行选择控制，输出刷新写回数据dataRefBack。当检测到冲突时，则需要根据列地址将外部写访问的数据dataWr替代刷新缓存数据dataRef中对应列的数据，刷新写回控制器410输出修正后的刷新写回数据dataRefBack，以避免外部写入的数据被刷新缓存的数据覆盖。当冲突指示信号无效，即没有检测到冲突时，则刷新写回控制器410直接输出刷新缓存数据dataRef。在刷新写操作中将刷新写回数据dataRefBack写回到存储阵列中。
本发明基于增益单元存储器，利用增益存储单元有二组相互独立的字线和位线，在时钟的上半周期完成外部访问的读/写操作，而在时钟下半周期完成刷新读/刷新写操作。本发明根据增益单元的刷新同期、存储Bank的行数以及时钟周期产生刷新请求信号以及刷新状态信号；根据刷新状态产生相应的刷新读、刷新写操作的控制信号控制刷新读和刷新写操作与外部读/外部写操作并行进行。本发明消除了刷新操作与外部访问的冲突，使存储器能够完全随机实时地进行访问
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种动态存储器刷新方法，其特征在于，包括：
步骤1将外部写访问操作划分为写入操作和空闲二个子阶段，将外部读访问操作划分为读出操作和缓存输出二个子阶段，将内部隐式刷新操作划分成为空闲、刷新读出操作、刷新写回数据控制和刷新写回操作四个子阶段；
步骤2将每个时钟周期划分为上半时钟周期和下半时钟周期；
步骤3当接收到内部刷新请求时，则产生指示刷新状态的指示信号，所述刷新状态指示信号包括刷新读状态信号和刷新写状态信号，当所述刷新读状态信号有效，表示进行刷新的第一个时钟周期需要进行刷新读出操作，则在所述第一时钟周期的上半时钟周期执行所述空闲操作，在所述第一时钟周期的下半时钟周期执行所述刷新读出操作；当所述刷新写状态信号有效，表示进行刷新的第二个时钟周期需要进行刷新写回操作，则在所述第二时钟周期的上半时钟周期执行所述刷新写回数据控制操作，在所述第二时钟周期的下半时钟周期执行所述刷新写回操作；
步骤4当同时接收到外部读写访问和内部刷新请求时，则内部刷新操作按照所述步骤3的时序执行，同时在一个时钟的上半时钟周期执行外部读访问的所述读出操作和外部写访问的所述写入操作，在一个时钟的下半时钟周期执行所述外部读访问的所述数据缓存输出和所述外部写访问的所述空闲操作，实现所述外部读写访问和所述内部刷新操作的无冲突并行进行。
2.如权利要求1所述的方法，其特征在于，所述外部读访问和所述外部写访问在一个时钟周期内完成，所述内部刷新操作在连续二个时钟周期内完成。
3.如权利要求1或2所述的方法，其特征在于，所述内部刷新操作的所述刷新读出操作为从存储阵列中读出刷新行的数据，所述刷新数据缓存控制为缓存刷新读出的数据，并选择所述刷新写回操作所需要的数据，所述刷新写回操作将选择后的刷新写回数据写回到所述存储阵列中。
4.如权利要求3所述的方法，其特征在于，当所述刷新写访问的行地址和所述外部写访问的行地址相同时，则刷新写回所述外部写访问的写入数据；否则直接刷新写回所述刷新读出的数据。
5.如权利要求1或2所述的方法，其特征在于，所述外部读访问的所述读出操作、所述外部写访问写入操作和所述内部刷新操作的所述空闲操作或所述刷新写回数据控制并行进行，所述外部读访问的所述缓存输出、所述外部写访问的所述空闲操作与所述内部刷新操作的所述刷新读出操作或者所述刷新写回操作并行进行。
6.一种动态存储器刷新控制器，其特征在于，包括刷新计数器、移位器、刷新地址产生器、刷新地址译码器、地址选择器、冲突检测器、第一边沿检测器、第二边沿检测器、刷新缓存器和刷新写回控制器，其中：
所述刷新计数器，用于对时钟信号的上升沿检测计数，产生周期性的刷新请求信号；
所述移位器，用于根据所述时钟信号和所述刷新请求信号产生刷新状态指示信号，所述刷新状态指示信号包括刷新写状态信号和刷新读状态信号；
所述刷新地址产生器，用于检测所述刷新写状态信号的下降沿，并输出刷新行地址；
所述刷新地址译码器，用于将所述刷新行地址进行译码，并输出译码后的刷新字线信号；
所述地址选择器，用于在所述刷新字线信号和由外部访问字线信号之间进行选择，输出存储Bank字线，当进行刷新操作时，选择所述译码后的刷新字线信号；当没有进行刷新操作时，选择所述外部访问字线信号；
所述冲突检测器，用于当检测到刷新写访问和外部写访问的冲突时，输出冲突指示信号；
所述第一边沿检测器，用于在所述刷新读状态信号有效时，若检测到所述时钟信号的下降沿，则输出刷新读请求信号；
所述第二边沿检测器，用于在所述刷新写状态信号有效时，若检测到所述时钟信号的下降沿，则输出刷新写请求信号；
所述刷新缓存器，用于对刷新读出操作读出的数据进行缓存，输出刷新缓存数据；
所述刷新写回控制器，用于根据所述冲突指示信号在所述刷新缓存数据和外部写访问数据之间进行选择控制，输出刷新写回数据。
7.如权利要求6所述的动态存储器刷新控制器，其特征在于，当所述刷新地址产生器检测到所述刷新写状态信号的下降沿时，输出的刷新行地址增加1。
8.如权利要求6所述的动态存储器刷新控制器，其特征在于，所述刷新地址译码器将Nbit的刷新行地址信号译码成2N bit的字线信号并输出。
9.如权利要求6-8项中任一项所述的动态存储器刷新控制器，其特征在于，当所述刷新写访问的行地址和所述外部写访问的行地址相同时，输出所述冲突指示信号。
10.如权利要求6-8项中任一项所述的动态存储器刷新控制器，其特征在于，所述刷新写回控制器模块接收所述刷新缓存数据、外部写访问写入数据以及所述冲突指示信号，当所述冲突指示信号为有效时，将所述刷新缓存数据中对应列的数据用所述外部写访问写入数据替换，再刷新写回；当所述冲突指示信号为无效时，输出所述刷新缓存数据并直接刷新写回。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410851866.3A CN104505117B (zh) | 2014-12-30 | 2014-12-30 | 一种动态存储器刷新方法与刷新控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410851866.3A CN104505117B (zh) | 2014-12-30 | 2014-12-30 | 一种动态存储器刷新方法与刷新控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104505117A CN104505117A (zh) | 2015-04-08 |
| CN104505117B true CN104505117B (zh) | 2017-10-03 |
Family
ID=52946858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410851866.3A Expired - Fee Related CN104505117B (zh) | 2014-12-30 | 2014-12-30 | 一种动态存储器刷新方法与刷新控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104505117B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489240A (zh) * | 2015-11-30 | 2016-04-13 | 中国科学院计算技术研究所 | 一种用于DRAM或eDRAM刷新的装置及其方法 |
| US9928895B2 (en) * | 2016-02-03 | 2018-03-27 | Samsung Electronics Co., Ltd. | Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof |
| WO2017175392A1 (ja) * | 2016-04-08 | 2017-10-12 | ウルトラメモリ株式会社 | 半導体記憶装置 |
| DE102017106713A1 (de) | 2016-04-20 | 2017-10-26 | Samsung Electronics Co., Ltd. | Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung |
| KR102646721B1 (ko) * | 2016-04-20 | 2024-03-14 | 삼성전자주식회사 | 컴퓨팅 시스템, 비휘발성 메모리 모듈, 및 저장 장치의 동작 방법 |
| CN106527974B (zh) * | 2016-10-09 | 2019-05-28 | 华为技术有限公司 | 一种写数据的方法、设备及系统 |
| US10061541B1 (en) * | 2017-08-14 | 2018-08-28 | Micron Technology, Inc. | Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path |
| CN109920467B (zh) * | 2019-02-28 | 2021-09-07 | 无锡中微腾芯电子有限公司 | 一种用于多存储芯片测试的方法 |
| CN111915477B (zh) * | 2020-08-08 | 2022-09-06 | 湖南非雀医疗科技有限公司 | 一种彩色超声多普勒转置存储的地址轮换方法 |
| WO2022178772A1 (zh) * | 2021-02-25 | 2022-09-01 | 华为技术有限公司 | 一种存储器的刷新方法、存储器、控制器及存储系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1170202A (zh) * | 1996-06-24 | 1998-01-14 | 三星电子株式会社 | 控制对存储器访问的优先次序的装置和方法 |
| CN102237128A (zh) * | 2010-04-22 | 2011-11-09 | 复旦大学 | 一种刷新操作方法以及基于该刷新操作方法的psram |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504780B2 (en) * | 1998-10-01 | 2003-01-07 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a dram device using clock division |
-
2014
- 2014-12-30 CN CN201410851866.3A patent/CN104505117B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1170202A (zh) * | 1996-06-24 | 1998-01-14 | 三星电子株式会社 | 控制对存储器访问的优先次序的装置和方法 |
| CN102237128A (zh) * | 2010-04-22 | 2011-11-09 | 复旦大学 | 一种刷新操作方法以及基于该刷新操作方法的psram |
Non-Patent Citations (2)
| Title |
|---|
| 一种交错并行隐式刷新增益单元eDRAM设计;孟超等;《半导体技术》;20110928;466-469,486 * |
| 一种应用于增益单元嵌入式动态随机存储器的自适应动态刷新及写电压调整方案;董存霖;《中国优秀硕士学位论文全文数据库 信息科技辑》;20120131;I137-14 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104505117A (zh) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104505117B (zh) | 一种动态存储器刷新方法与刷新控制器 | |
| US9767881B2 (en) | Dynamic random access memory with fully independent partial array refresh function | |
| KR102122892B1 (ko) | 메모리 및 이를 포함하는 메모리 시스템 | |
| US6809979B1 (en) | Complete refresh scheme for 3T dynamic random access memory cells | |
| WO2014142254A1 (ja) | 半導体記憶装置及びこれを備えるシステム | |
| JP6211186B2 (ja) | Ｄｒａｍサブアレイレベル自律リフレッシュメモリコントローラの最適化 | |
| US6958507B2 (en) | Semiconductor memory pipeline buffer | |
| TWI436374B (zh) | 交錯式記憶體電路及交錯存取記憶體電路之方法 | |
| KR100810040B1 (ko) | 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법 | |
| CN108154895A (zh) | 执行锤击刷新操作和关联操作的存储器设备和存储器系统 | |
| US20120026818A1 (en) | Split Bit Line Architecture Circuits and Methods for Memory Devices | |
| US9230622B2 (en) | Simultaneous two/dual port access on 6T SRAM | |
| US20060285411A1 (en) | Single cycle refresh of multi-port dynamic random access memory (dram) | |
| JP6227774B2 (ja) | Ｄｒａｍサブアレイレベルリフレッシュ | |
| CN102655022A (zh) | 半导体存储器件的刷新控制电路和方法 | |
| JP2012033248A (ja) | 半導体装置 | |
| US8139399B2 (en) | Multiple cycle memory write completion | |
| USRE46474E1 (en) | Multiple write during simultaneous memory access of a multi-port memory device | |
| US20170154667A1 (en) | Dram with segmented page configuration | |
| CN101640065A (zh) | 用于嵌入式dram的刷新控制器及刷新控制方法 | |
| US9325321B2 (en) | Background auto-refresh apparatus and method for non-volatile memory array | |
| CN106683695A (zh) | 字线驱动器、半导体存储设备及使用它们的测试方法 | |
| US6545936B1 (en) | Pipeline structure of memory for high-fast row-cycle | |
| US6847573B2 (en) | Synchronous SRAM-compatible memory device including DRAM array with internal refresh | |
| US6360294B1 (en) | Device and method for simultaneously reading/rewriting a dynamic random-access memory cell using a plurality of amplifiers and isolation circuitry |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171003 Termination date: 20211230 |