KR102122892B1 - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102122892B1
KR102122892B1 KR1020130113880A KR20130113880A KR102122892B1 KR 102122892 B1 KR102122892 B1 KR 102122892B1 KR 1020130113880 A KR1020130113880 A KR 1020130113880A KR 20130113880 A KR20130113880 A KR 20130113880A KR 102122892 B1 KR102122892 B1 KR 102122892B1
Authority
KR
South Korea
Prior art keywords
address
refresh
word lines
word line
memory
Prior art date
Application number
KR1020130113880A
Other languages
English (en)
Other versions
KR20150033949A (ko
Inventor
윤석철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130113880A priority Critical patent/KR102122892B1/ko
Priority to US14/134,930 priority patent/US20150085563A1/en
Priority to CN201410160388.1A priority patent/CN104464790B/zh
Priority to US14/506,366 priority patent/US9396786B2/en
Publication of KR20150033949A publication Critical patent/KR20150033949A/ko
Application granted granted Critical
Publication of KR102122892B1 publication Critical patent/KR102122892B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Abstract

메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 소정의 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 어드레스 저장부; 및 소정의 간격으로 인가되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하고, 상기 리프레시 커맨드가 N(N은 자연수)회 인가될 때마다 상기 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 제어부를 포함할 수 있고, 상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함될 수 있다.

Description

메모리 및 이를 포함하는 메모리 시스템{MEMORY AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문서는 메모리, 메모리 시스템에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시efresh) 동작이라 한다.
리프레시 동작은 메모리 컨트롤러로부터 메모리로 리프레시 커맨드이 인가될 때마다 수행되는데, 메모리 컨트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레시 커맨드을 인가한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레시 커맨드이 8000번 인가되어야 메모리 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 컨트롤러는 64ms 동안에 8000번의 리프레시 커맨드을 메모리로 인가한다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 인접한 워드라인 사이의 커플링 효과가 증가하고 있다. 이로 인해 메모리에서 특정 워드라인이 리프레시 사이에 지나치게 여러번 액티브되거나 자주 액티브되는 경우 특정 워드라인에 인접한 워드라인에 연결된 메모리 셀(MC)의 데이터가 손상될 수 있다. 이러한 현상을 워드라인 디스터번스라고 한다.
일 실시예는 워드라인 디스터번스로 인해 메모리 셀의 데이터가 열화될 수 있는 가능성이 있는 경우에도 정상적으로 동작하는 메모리 및 메모리 시스템을 제공한다.
일 실시예에 따른 메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 소정의 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 어드레스 저장부; 및 소정의 간격으로 인가되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하고, 상기 리프레시 커맨드가 N(N은 자연수)회 인가될 때마다 상기 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 제어부를 포함할 수 있고, 상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함될 수 있다.
또한 일 실시예에 따른 메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 외부로부터 어드레스를 입력받는 어드레스 입력부; 리프레시 커맨드가 인가되면 카운팅 동작을 수행하고, 카운팅 동작을 수행한 결과를 이용하여 카운팅 어드레스를 생성하는 어드레스 카운팅부; 소정의 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 어드레스 저장부; 및 액티브 커맨드가 인가되면 상기 어드레스 입력부로 인가된 입력 어드레스에 대응하는 워드라인을 액티브하고, 상기 리프레시 커맨드가 인가되면 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N(N은 자연수)회 인가될 때마다 상기 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 제어부를 포함할 수 있고, 상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함될 수 있다.
또한 일 실시예에 따른 메모리 시스템은 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고 소정의 간격으로 인가되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 소정의 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하고 상기 리프레시 커맨드가 N회 인가될 때마다 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 메모리; 및 상기 리프레시 커맨드를 상기 메모리에 상기 소정의 간격으로 인가하는 메모리 컨트롤러를 포함할 수 있고, 상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함될 수 있다.
또한 일 실시에에 따른 메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하는 다수의 셀 어레이; 소정의 시점에 상기 다수의 셀 어레이의 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 어드레스 저장부; 및 소정의 간격으로 인가되는 리프레시 커맨드에 응답하여 다수의 제1리프레시 액티브 신호를 1회 이상 활성화하고, 상기 리프레시 커맨드가 N(N은 자연수)회 인가될 때마다 다수의 제2리프레시 액티브 신호를 1회 이상 활성화하는 리프레시 제어부; 및 상기 다수의 제1리프레시 액티브 신호 중 대응하는 제1리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 다수의 워드라인을 차례로 리프레시하되, 상기 다수의 제2리프레시 액티브 신호 중 대응하는 제2리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 상기 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인을 리프레시하는 다수의 워드라인 제어부를 포함할 수 있고, 상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 다수의 워드라인 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함될 수 있다.
본 기술은 소정의 간격으로 워드라인 디스터번스로 인해 데이터의 열화가 발생할 수 있는 메모리 셀들에 대해 추가적인 리프레시를 수행하여 메모리 및 메모리 시스템이 정상적으로 동작할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 일 실시예에 다른 메모리의 구성도,
도 3는 워드라인 제어부(242)의 구성도,
도 4는 어드레스 저장부(260)의 구성 및 동작을 설명하기 위한 도면,
도 5은 메모리의 동작을 설명하기 위한 도면,
도 6은 다른 일 실시예에 따른 메모리의 구성도,
도 7는 제K워드라인 제어부(650_K)의 구성도,
도 8은 어드레스 저장부(670)의 구성 및 동작을 설명하기 위한 도면,
도 9는 메모리의 동작을 설명하기 위한 도면,
도 10는 다른 일 실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 리프레시 커맨드에 응답하여 워드라인이 액티브-프리차지되면, 해당 워드라인에 연결된 메모리 셀은 리프레시 된다. 워드라인을 리프레시한다는 것은 해당 워드라인에 연결된 메모리 셀들을 리프레시하는 것을 의미한다.
이하에서 인접 워드라인이란 특정 워드라인에 인접하게 배치되어 연결된 메모리 셀들의 데이터가 특정 워드라인의 액티브 동작에 영향을 받는 워드라인을 의미한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', ' CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인에 연결된 메모리 셀에 포함된 셀 캐패시터의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
도 2는 일 실시예에 따른 메모리의 구성도이다.
도 2에 도시된 바와 같이, 메모리는 커맨드 입력부(210), 어드레스 입력부(220), 커맨드 디코더(230), 제어부(240), 어드레스 카운팅부(250), 어드레스 저장부(260) 및 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLM)을 포함하는 셀 어레이(270)를 포함할 수 있다. 도 2에서는 메모리에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 2를 참조하여 메모리에 대해 설명한다.
커맨드 입력부(210)는 메모리 컨트롤러로부터 인가되는 커맨드(CMDs)를 수신하며, 어드레스 입력부(220)는 메모리 컨트롤러로부터 인가되는 어드레스(ADDs)를 수신한다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함한다.
커맨드 디코더(230)는 커맨드 입력부(210)를 통해 입력된 커맨드(CMDs)를 디코딩해 액티브 커맨드(ACT)와 리프레시 커맨드(REF)를 생성한다. 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)에 대응하면 액티브 커맨드(ACT)를 활성화하고, 입력된 커맨드 신호들(CMDs)의 조합이 리프레시 커맨드(REF)를 나타내면 리프레시 커맨드(REF)를 활성화한다. 이외에도, 커맨드 디코더(130)는 입력된 커맨드 신호들(CMDs)을 디코딩해 프리차지(precharge), 리드(read) 및 라이트(write) 등의 커맨드도 생성하지만, 이는 본 발명과 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
제어부(240)는 액티브 커맨드(ACT)가 인가되면 다수의 워드라인(WL0 - WLM) 중 어드레스 입력부(220)에 의해 입력된 입력 어드레스(IN_ADD)에 대응하는 워드라인을 선택하고 선택된 워드라인을 액티브한다. 제어부(240)는 액티브된 워드라인을 액세스, 액세스가 완료된 워드라인은 프리차지된다. 여기서 액티브된 워드라인을 액세스한다는 것은 액티브된 워드라인에 연결된 하나 이상의 메모리 셀(MC)에/로부터 데이터를 라이트/리드하는 것을 나타낸다(액티브 동작 및 액세스 동작).
제어부(240)는 리프레시 커맨드(REF)가 인가되면 다수의 워드라인(WL0 - WLM) 중 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 선택하고, 선택된 워드라인을 리프레시한다. 제어부(240)는 카운팅 어드레스(CNT_ADD)를 이용해 리프레시 커맨드(REF)가 1회 인가될 때마다 하나 이상의 워드라인을 차례로 리프레시할 수 있다. 제어부(240)는 리프레시 커맨드(REF)가 인가되면 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 리프레시한다(노멀 리프레시 동작).
제어부(240)는 리프레시 커맨드(REF)가 N(N은 자연수)회 인가될 때마다 어드레스 저장부(260)에 저장된 어드레스(STO_ADD)에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 선택하고, 선택된 워드라인을 리프레시한다. 제어부(240)는 리프레시 커맨드(REF)가 N회 인가될 때마다 저장된 어드레스(STO_ADD)에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시한다(타겟 리프레시 동작).
이때 노멀 리프레시 동작 및 타겟 리프레시 동작은 미리 설정된 리프레시 구간 동안 수행된다. 리프레시 구간은 리프레시 커맨드가 인가된 시점부터 인가된 리프레시 커맨드에 응답하여 리프레시되는 하나 이상의 워드라인의 리프레시가 완료되는 시점까지로 설정될 수 있다.
제어부(240)는 리프레시 커맨드(REF)가 인가될 때마다 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 N회 인가될 때마다 저장된 어드레스(STO_ADD)에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시한다. 제어부(240)는 리프레시 커맨드(REF)가 인가될 때마다 2개 이상의 워드라인을 차례로 리프레시 할 수 있다. 제어부(240)는 리프레시 커맨드(REF)가 N회 인가될 때마다 저장된 어드레스(STO_ADD)에 의해 선택되는 하나 이상의 인접 워드라인과 함께 카운팅 어드레스(CNT_ADD)에 의해 선택되는 워드라인을 리프레시할 수 있다. 제어부(240)는 리프레시 커맨드(REF)가 N회 인가될 때마다 저장된 어드레스(STO_ADD)에 의해 선택되는 하나 이상의 인접 워드라인만 리프레시할 수 있다. N의 값은 설계에 따라 바뀔 수 있다. 제어부(240)는 상술한 동작을 위해 리프레시 제어부(241) 및 워드라인 제어부(242)를 포함한다.
이하에서는 N = 4이고, 제어부(240)는 리프레시 커맨드(REF)가 인가되면 1개의 워드라인을 리프레시하고, 리프레시 커맨드(REF)가 4회 인가될 때마다 2개의 워드라인을 리프레시 하는 경우에 대해 설명한다. 리프레시 커맨드(REF)가 4회 인가될 때마다 리프레시되는 워드라인은 'STO_ADD'에 대응하는 워드라인에 인접한 제1인접 워드라인 및 제2인접 워드라인일 수 있다. 'STO_ADD'에 대응하는 워드라인이 'WLK'인 경우 제1인접 워드라인은 'WLK-1'이고, 제2인접 워드라인은 'WLK+1'일 수 있다.
리프레시 제어부(241)는 리프레시 커맨드(REF)에 응답하여 리프레시 액티브 신호(REF_ACT)를 1회 이상 활성화하되, 리프레시 커맨드(REF)가 N회 인가될 때마다 타겟 액티브 신호(TAR_ACT)를 활성화한다. 타겟 액티브 신호(TAR_ACT)는 타겟 리프레시 동작 구간동안 활성화되는 신호이다. 리프레시 제어부(241)는 리프레시 커맨드(REF)를 카운팅하고, 리프레시 커맨드(REF)가 N회 카운트되면 타겟 액티브 신호(TAR_ACT)를 활성화한 후 처음부터 리프레시 커맨드(REF)를 카운팅할 수 있다.
예를 들어 리프레시 제어부(241)는 리프레시 커맨드(REF)가 인가되면 리프레시 액티브 신호(REF_ACT)를 1회 활성화하되, 리프레시 커맨드(REF)를 카운팅한 값이 4가 되면 타겟 액티브 신호(TAR_ACT)를 활성화하고, 리프레시 액티브 신호(REF_ACT)를 2회 활성화할 수 있다.
워드라인 제어부(242)는 액티브 커맨드(ACT)가 인가되면 입력 어드레스(IN_ADD)에 대응하는 워드라인을 선택하여 액티브하고, 리프레시 액티브 신호(REF_ACT)가 활성화되면 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 선택하여 리프레시하되, 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 저장된 어드레스(STO_ADD)에 대응하는 워드라인에 인접한 제1인접 워드라인 및 제2인접 워드라인을 차례로 선택하여 리프레시한다. 이때 제1인접 워드라인 및 제2인접 워드라인이 선택되는 순서는 설계에 따라 달라질 수 있다.
어드레스 카운팅부(250)는 리프레시 커맨드(REF)가 입력되면 1회 이상의 카운팅을 수행하고, 그 결과를 이용해 카운팅 어드레스(CNT_ADD)를 생성한다. 어드레스 카운팅부(250)는 리프레시 액티브 신호(REF_ACT)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다. 워드라인 제어부(242)는 이러한 카운팅 어드레스(CNT_ADD)를 이용하여 다수의 워드라인(WL0 - WLM)이 차례로 리프레시할 수 있다.
상술한 예에서 리프레시 커맨드(REF)가 N회째 인가된 경우 저장된 어드레스(STO_ADD)를 사용하여 워드라인을 선택하므로, 어드레스 카운팅부(250)는 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 카운팅 동작을 수행하지 않도록 설계될 수 있다. 이러한 방법으로 노멀 리프레시 동작에 의해 모든 워드라인이 빠지지 않고 리프레시 되도록 할 수 있다.
어드레스 저장부(260)는 소정의 시점에 다수의 워드라인(WL0 - WLM) 중 선택된 워드라인의 어드레스를 저장한다. 소정의 시점은 2개의 인접한 리프레시 구간 사이에 포함될 수 있다. 즉, 소정의 시점은 메모리의 리프레시 구간이 아닌 다른 동작을 수행하는 임의의 시점일 수 있다. 어드레스 저장부(260)가 리프레시 구간이 아닌 소정의 시점에 다수의 워드라인(WL0 - WLM) 중 선택된 워드라인의 어드레스를 저장하는 이유는 다음과 같다.
메모리는 리프레시 구간 사이에 다수의 워드라인 중 선택된 워드라인을 액세스한다. 액세스 동작은 선택된 워드라인을 액티브하고, 액티브된 워드라인에 연결된 하나 이상의 메모리 셀에/로부터 데이터를 라이트/리드 하는 동작을 나타낼 수 있다. 즉 리프레시 구간이 아닌 구간에서 선택된 워드라인은 액세스를 위해 액티브된 워드라인이다. 워드라인 디스터번스는 특정 워드라인의 액티브 횟수 또는 액티브 빈도가 높아서 발생하는 현상이므로 현재 액티브된 워드라인의 경우 다른 워드라인보다 워드라인 디스터번스를 발생시킬 워드라인일 가능성이 높다고 볼 수 있다.
따라서 어드레스 저장부(260)는 2개의 인접한 리프레시 구간 사이의 소정의 시점(리프레시 구간이 아닌 소정의 시점)에 다수의 워드라인(WL0 - WLM) 중 선택된 워드라인(현재 액티브된 워드라인)의 어드레스를 저장한다. 또한 어드레스 저장부(260)는 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 리프레시 액티브 신호(REF_ACT)가 활성화되면 소정의 시점에 저장된 어드레스(STO_ADD)를 출력한다. 워드라인 제어부(240)는 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 어드레스 저장부(240)에서 출력된 어드레스(STO_ADD)를 이용하여 저장된 어드레스(STO_ADD)에 대응하는 워드라인에 인접한 제1인접 워드라인 및 제2인접 워드라인을 리프레시한다. 어드레스 저장부(260)에 대한 자세한 설명은 도 4의 설명에서 후술한다.
메모리는 노멀 리프레시 동작시 다수의 워드라인을 차례로 리프레시하되, 리프레시 커맨드가 N회 인가될 때마다 타겟 리프레시 동작을 통해 소정의 시점에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 추가로 리프레시하여 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인에 인접한 워드라인의 데이터가 손실되는 현상을 방지할 수 있다.
도 3는 워드라인 제어부(242)의 구성도이다.
도 3에 도시된 바와 같이, 워드라인 제어부(242)는 어드레스 생성부(310), 어드레스 전달부(310) 및 워드라인 구동부(330)를 포함할 수 있다.
어드레스 생성부(310)는 타겟 액티브 신호(TAR_ACT)가 활성화되면 어드레스 저장부(260)에서 출력된 어드레스(STO_ADD)를 이용하여 제1인접 워드라인에 대응하는 어드레스(이하 제1인접 어드레스) 및 제2인접 워드라인에 대응하는 어드레스(이하 제2인접 어드레스)를 차례로 생성하여 타겟 어드레스(TAR_ADD)로 출력한다. 어드레스 생성부(310)는 예를 들어 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 리프레시 액티브 신호(REF_ACT)가 첫번째로 활성화되면 'STO_ADD'에서 1을 빼서 제1인접 어드레스를 생성하여 타겟 어드레스(TAR_ADD)로 출력하고, 리프레시 액티브 신호(REF_ACT)가 두번째로 활성화되면 'STO_ADD'에서 1을 더해서 제2인접 어드레스를 생성한다. 제1인접 어드레스 및 제2인접 어드레스를 출력하는 순서는 설계에 따라 변경될 수 있다.
어드레스 전달부(310)는 입력 어드레스(IN_ADD), 카운팅 어드레스(CNT_ADD) 및 타겟 어드레스(TAR_ADD) 중 하나를 어드레스 신호(ATR_ADD)로 전달한다. 어드레스 전달부(310)는 액티브 커맨드(ACT)가 인가되면 입력 어드레스(IN_ADD)를 어드레스 신호(ATR_ADD)로 전달하고, 리프레시 액티브 신호(REF_ACT)가 활성화되면 카운팅 어드레스(CNT_ADD)를 어드레스 신호(ATR_ADD)로 전달하고, 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 리프레시 액티브 신호(REF_ACT)가 활성화되면 타겟 어드레스(TAR_ADD)를 어드레스 신호(ATR_ADD)로 전달한다.
워드라인 구동부(330)는 액티브 커맨드(ACT), 리프레시 액티브 신호(REF_ACT) 중 하나의 신호가 활성화되면 다수의 워드라인(WL0 - WLM) 중 어드레스 신호(ATR_ADD)에 대응하는 워드라인을 활성화한다. 워드라인 구동부(330)는 어드레스 신호(ATR_ADD)에 의해 선택된 워드라인을 활성화 레벨에 대응하는 전압으로 구동할 수 있다.
도 4는 어드레스 저장부(260)의 구성 및 동작을 설명하기 위한 도면이다.
어드레스 저장부(260)는 소정의 시점에 다수의 워드라인(WL0 - WLM) 중 선택된 워드라인의 어드레스를 저장하기 위해 다양한 방법을 사용할 수 있으며 이하에서는 4가지 실시예에 대해서 도시하였다.
도 4a는 어드레스 저장부(260)의 일 실시예의 구성도이다.
도 4a에 도시된 바와 같이 어드레스 저장부(260)는 소정의 주기로 활성화되는 래치신호(LAT_SIG)를 생성하는 신호 생성부(410A) 및 래치신호(LAT_SIG)가 활성화되면 어드레스 신호(ATR_ADD)를 저장하는 저장부(420A)를 포함할 수 있다.
신호 생성부(410A)는 소정의 주기로 활성화되는 래치신호(LAT_SIG)를 생성한다. 보통 메모리는 일정한 주기로 리프레시 커맨드(REF)를 인가받아 리프레시 구간동안 리프레시 동작을 수행한다. 신호 생성부(410A)는 소정의 주기로 래치신호(LAT_SIG)를 활성화하되, 래치신호(LAT_SIG)가 활성화되는 구간이 리프레시 구간과 겹치지 않도록 할 수 있다.
소정의 주기는 설계에 따라 달라질 수 있다. 따라서 소정의 주기가 어떻게 설정되느냐에 따라서 메모리로 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 달라질 수 있다. 소정의 주기가 짧을수록 메모리로 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 증가하고, 소정의 주기가 길수록 메모리로 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 감소할 수 있다.
저장부(420A)는 래치신호(LAT_SIG)가 활성화되면 어드레스 신호(ATR_ADD)를 저장한다. 어드레스 신호(ATR_ADD)는 메모리가 액티브, 라이트 및 리드 동작 중 어떤 동작을 수행중인 경우라도 현재 선택된 워드라인에 대응하는 값을 가진다. 따라서 저장부(420A)는 래치신호(LAT_SIG)가 활성화되었을 때 어드레스 신호(ATR_ADD)를 저장함으로써 현재 선택된 워드라인의 어드레스를 저장할 수 있다. 저장부(420A)는 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 리프레시 액티브 신호(REF_ACT)가 활성화되면 저장된 어드레스를 출력(STO_ADD)한다.
도 4b는 어드레스 저장부(260)의 다른 일 실시예의 구성도이다.
어드레스 저장부(260)는 액티브 커맨드(ACT)가 소정의 횟수만큼 카운팅 될 때마다 활성화되는 래치신호(LAT_SIG)를 생성하는 신호 생성부(410B) 및 래치신호(LAT_SIG)가 활성화되면 어드레스 신호(ATR_ADD)를 저장하는 저장부(420B)를 포함할 수 있다.
신호 생성부(410B)는 액티브 커맨드(ACT)를 카운팅하고, 액티브 커맨드(ACT)가 소정의 횟수만큼 카운팅될 때마다 활성화되는 래치신호(LAT_SIG)를 생성한다. 메모리는 액티브 커맨드(ACT)가 인가되면 워드라인을 액티브하고, 액티브된 워드라인에 대해 라이트/리드 등 액세스 동작을 수행한다. 신호 생성부(410B) 액티브 커맨드(ACT)가 소정의 횟수만큼 카운팅되면 래치신호(LAT_SIG)를 활성화함으로써 래치신호(LAT_SIG)가 활성화되는 구간이 리프레시 구간과 겹치지 않도록 할 수 있다. 신호 생성부(410B)는 설계에 따라 프리차지 커맨드(PRE), 라이트 커맨드(write command), 리드 커맨드(read command) 중 하나의 커맨드를 카운팅하여 래치신호(LAT_SIG)를 생성할 수도 있다.
신호 생성부(410B)가 래치신호(LAT_SIG)를 활성화하기 위해 카운팅하는 액티브 커맨드(ACT)의 횟수는 설계에 따라 달라질 수 있다. 따라서 위 횟수가 어떻게 설정되느냐에 따라서 메모리로 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 달라질 수 있다. 신호 생성부(410B)가 래치신호(LAT_SIG)를 활성화하기 위해 카운팅하는 액티브 커맨드(ACT)의 횟수가 커질수록 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 감소하고, 위 횟수가 작아질수록 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 증가한다.
저장부(420B)의 동작은 도 4a의 설명에서 상술한바와 동일하다.
도 4c는 어드레스 저장부(260)의 다른 일 실시예의 구성도이다.
어드레스 저장부(260)는 리프레시 커맨드(REF)가 인가된 후 소정의 시간이 지난 시점에 활성화되는 래치신호(LAT_SIG)를 생성하는 신호 생성부(410C) 및 래치신호(LAT_SIG)가 활성화되면 어드레스 신호(ATR_ADD)를 저장하는 저장부(420C)를 포함할 수 있다.
신호 생성부(410C)는 리프레시 커맨드(REF)가 인가된 시점으로부터 소정의 시간이 지나면 활성화되는 래치신호(LAT_SIG)를 생성한다. 리프레시 구간은 미리 설정되어 있으므로 소정의 시간을 리프레시 구간과 겹치지 않도록 함으로써 래치신호(LAT_SIG)가 활성화되는 구간이 리프레시 구간과 겹치지 않도록 할 수 있다.
신호 생성부(410C)는 설계에 따라 리프레시 커맨드(REF)가 1회 이상 인가된 시점으로부터 활성화되는 래치신호(LAT_SIG)를 생성할 수 있다. 신호 생성부(410C)가 래치신호(LAT_SIG)를 활성화하기 위해 인가되어야 하는 리프레시 커맨드(REF)의 횟수가 증가할수록 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 감소하고, 위 횟수가 감소할수록 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 증가한다.
저장부(420C)의 동작은 도 4a의 설명에서 상술한바와 동일하다.
도 4d는 어드레스 저장부(260)의 다른 일 실시예의 구성도이다.
어드레스 저장부(260)는 리프레시 커맨드(REF)가 인가된 후 액티브 커맨드(ACT)가 소정의 횟수만큼 카운팅될 때마다 활성화되는 래치신호(LAT_SIG)를 생성하는 신호 생성부(410D) 및 래치신호(LAT_SIG)가 활성화되면 어드레스 신호(ATR_ADD)를 저장하는 저장부(420D)를 포함할 수 있다.
신호 생성부(410D)는 리프레시 커맨드(REF)가 인가된 시점으로부터 액티브 커맨드(ACT)를 카운팅하여, 액티브 커맨드(ACT)가 소정의 횟수만큼 카운팅될 때마다 활성화되는 래치신호(LAT_SIG)를 생성한다. 신호 생성부(410D)는 위와 같은 방법으로 래치신호(LAT_SIG)가 활성화되는 구간이 리프레시 구간과 겹치지 않도록 할 수 있다.
신호 생성부(410D)는 설계에 따라 리프레시 커맨드(REF)가 1회 이상 인가된 시점으로부터 액티브 커맨드(ACT)가 소정의 횟수만큼 카운팅되면 활성화되는 래치신호(LAT_SIG)를 생성할 수 있다. 신호 생성부(410C)가 래치신호(LAT_SIG)를 활성화하기 위해 인가되어야 하는 리프레시 커맨드(REF)의 횟수 및 래치신호(LAT_SIG)를 활성화하기 위해 카운팅하는 액티브 커맨드(ACT)의 횟수가 증가할수록 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 감소하고, 위 2개의 횟수가 감소할수록 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수가 증가한다.
저장부(420D)의 동작은 도 4a의 설명에서 상술한바와 동일하다.
상술한 방법 외에는 리프레시 구간에 포함되지 않은 소정의 시점에 선택된 워드라인의 어드레스를 저장하는 방법은 다양하게 설계될 수 있다. 메모리는 액티브 동작 중인 워드라인의 어드레스를 저장하고, 저장된 어드레스를 리프레시 동작시 이용함으로써 워드라인 디스터번스의 발생가능성을 줄일 수 있다. 또한 워드라인 디스터번스를 발생시킬 수 있는 워드라인(액티브 횟수가 많거나 액티브 빈도가 높은 워드라인)을 검출하기 위한 구성을 필요로 하지 않으므로 회로의 면적을 줄일 수 있다.
도 5은 메모리의 동작을 설명하기 위한 도면이다.
도 5에서는 리프레시 커맨드(REF)가 입력되면 1개의 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 4회 입력될 때마다 저장된 어드레스(STO_ADD)를 이용하여 선택되는 2개의 인접 워드라인(제1인접 워드라인 및 제2인접 워드라인)을 리프레시하는 경우에 대해 설명한다. 리프레시 커맨드(REF)는 소정의 간격으로 입력되며, 리프레시 커맨드(REF) 사이에는 액티브 커맨드(ACT)가 입력될 수 있다. 이하에서 리프레시 동작이 'WL0'부터 시작되고, 'WLK-1', 'WLK+1'이 저장된 어드레스(STO_ADD)를 이용하여 생성된 타겟 어드레스(TAR_ADD)에 대응한다고 가정하자.
도 2 내지 도 5를 참조하여 메모리의 동작에 대해 설명한다.
리프레시 커맨드(REF)가 1회째 입력되면 리프레시 액티브 신호(REF_ACT)가 활성화되고, 어드레스 신호(ATR_ADD)로 카운팅 어드레스(CNT_ADD)가 전달된다. 이때 카운팅 어드레스(CNT_ADD)는 'WL0'에 대응하는 값을 가지고, 따라서 'WL0'이 리프레시된다. 리프레시 커맨드(REF)가 2 - 3회째 입력되는 경우 리프레시 커맨드(REF)가 1회째 입력된 경우와 마찬가지로 카운팅 어드레스(CNT_ADD)가 어드레스 신호(ATR_ADD)로 전달되고, 'WL1' - 'WL2'가 차례로 리프레시된다. 각 리프레시 동작은 설정된 리프레시 구간(REF_SEC1 - REF_SEC4)에서 수행된다.
리프레시 커맨드(REF) 사이에 액티브 커맨드(ACT)가 입력되면, 어드레스 신호(ATR_ADD)로 입력 어드레스(IN_ADD)가 전달되고, 입력 어드레스(IN_ADD)에 대응하는 워드라인이 활성화된다. 어드레스 저장부(260)는 소정의 시점(STORE_POINT)에 어드레스 신호(ATR_ADD)를 저장한다. 도 5는 소정의 시점(STORE_POINT)이 두번째 리프레시 구간(REF_SEC2)과 세번째 리프레시 구간(REF_SEC3) 사이에 포함된 경우를 도시한 것이다.
리프레시 커맨드(REF)가 4회째 입력되면 타겟 액티브 신호(TAR_ACT)가 활성화되고, 리프레시 액티브 신호(REF_ACT)가 첫번째로 활성화되면 타겟 어드레스(TAR_ADD)가 어드레스 신호(ATR_ADD)로 전달되어 진행 중인 노멀 리프레시 동작과 관계없이 'WLK-1'이 리프레시된다. 다음으로 리프레시 액티브 신호(REF_ACT)가 두번째로 활성화되면 타겟 어드레스(TAR_ADD)가 어드레스 신호(ATR_ADD)로 전달되어 'WLK+1'이 리프레시된다.
이후 리프레시 커맨드(REF)가 입력되면 리프레시 커맨드(REF)가 1회째 입력된 경우와 같이 카운팅 어드레스(CNT_ADD)가 어드레스 신호(ATR_ADD)로 전달하여 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 4의 배수 회째 입력될 때마다 소정의 시점에 저장된 어드레스(STO_ADD)를 이용해 타겟 어드레스(TAR_ADD)를 생성하고, 타겟 어드레스(TAR_ADD)로 워드라인을 선택함으로써 하나 이상의 인접 워드라인을 리프레시한다.
메모리는 설계에 따라 리프레시 커맨드(REF)가 입력될 때마다 1개 이상의 워드라인을 활성화하고, 리프레시 커맨드(REF)가 4이 아닌 다른 2 이상의 소정의 횟수만큼 인가될 때마다 하나 이상의 인접 워드라인을 리프레시하도록 설계될 수 있다. 리프레시 커맨드(REF)가 N회 입력될 때마다 하나 이상의 인접 워드라인 외에 카운팅 어드레스(CNT_ADD)를 이용하여 선택되는 워드라인을 리프레시할 수도 있다.
도 6은 다른 일 실시예에 따른 메모리의 구성도이다.
도 6에 도시된 바와 같이, 메모리는 커맨드 입력부(610), 어드레스 입력부(620), 커맨드 디코더(630), 리프레시 제어부(640), 다수의 워드라인 제어부(650_1 - 650_4), 어드레스 카운팅부(660), 어드레스 저장부(670), 다수의 셀 어레이(680_1 - 680_4, 도 6에서는 4개인 경우에 대해 도시함) 및 셀 어레이 선택부(690)를 포함할 수 있다. 도 6에서는 메모리에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 2 및 도 6을 참조하여 메모리에 대해 설명한다.
커맨드 입력부(610), 어드레스 입력부(620) 및 커맨드 디코더(630)에 대한 설명은 도 2의 커맨드 입력부(210), 어드레스 입력부(220) 및 커맨드 디코더(230)에 대한 설명과 같다. 도 6에서 어드레스 입력부(620)로 입력받은 입력 어드레스(IN_ADD)는 다수의 셀 어레이(680_1 - 680_4) 중 하나의 셀 어레이를 선택하기 위한 셀 어레이 어드레스(SA_ADD)를 포함할 수 있다.
셀 어레이 선택부(690)는 다수의 셀 어레이(680_1 - 680_4)에 각각 대응하는 다수의 액티브 신호(ACT1 - ACT4)를 생성하되, 액티브 커맨드(ACT)가 인가되면 다수의 셀 어레이(680_1 - 680_4) 중 셀 어레이 어드레스(SA_ADD)에 대응하는 셀 어레이의 액티브 신호를 활성화한다. 예를 들어 셀 어레이 선택부(690)는 액티브 커맨드(ACT)가 인가되고, 셀 어레이 어드레스(SA_ADD)에 의해 제1셀 어레이(680_1)가 선택된 경우 제1액티브 신호(ACT1)를 활성화한다.
리프레시 제어부(640)는 리프레시 커맨드(REF)에 응답하여 메모리의 리프레시 동작을 제어한다. 리프레시 제어부(640)는 리프레시 커맨드(REF)에 응답하여 다수의 셀 어레이(680_1 - 680_4)에 각각 대응하는 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)를 차례로 활성화한다. 또한 리프레시 제어부(640)는 리프레시 커맨드(REF)가 N(N은 자연수)회 입력될 때마다 타겟 액티브 신호(TAR_ACT)를 활성화하고, 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)를 1회 이상 차례로 활성화한다.
이하의 설명에서 리프레시 제어부(640)는 리프레시 커맨드(REF)가 인가될 때마다 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)를 1회 차례로 활성화하고, 리프레시 커맨드(REF)가 N회 인가될 때마다 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)가 2회 차례로 활성화되는 경우에 대해 설명한다. 참고로, 다수의 리프레시 액티브 신호가 소정의 시간차이를 두고 차례로 활성화되는 것은 이는 리프레쉬 동작에 의한 순간 전류(peak current)를 줄이기 위함이다. 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)는 리프레쉬 구간, 즉 tRFC(refresh cycle) 내에 모두 활성화된다.
다수의 워드라인 제어부(650_1 - 650_4)는 대응하는 액티브 신호가 활성화되면 입력 어드레스(IN_ADD)에 대응하는 워드라인을 활성화한다. 또한 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)가 활성화되면 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 활성화하고, 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 어드레스 저장부(670)에 저장된 어드레스(STO_ADD1 - STO_ADD4)를 이용하여 선택되는 워드라인을 활성화한다. 다수의 워드라인 제어부(650_1 - 650_4)의 구성 및 동작은 도 2의 워드라인 제어부(250)의 구성 및 동작과 동일할 수 있다. 자세한 설명은 도 7의 설명에서 후술한다.
어드레스 카운팅부(660)는 리프레시 커맨드(REF)가 입력되면 1회 이상의 카운팅을 수행하고, 그 결과를 이용해 카운팅 어드레스(CNT_ADD)를 생성한다. 어드레스 카운팅부(660)는 다수의 제1리프레시 액티브 신호(REF_ACT1 - REF_ACT4) 중 1개가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 도 6에서는 어드레스 카운팅부(660)가 'REF_ACT4'에 응답하여 카운팅 동작을 수행하는 경우를 도시하였다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다. 따라서 카운팅 어드레스(CNT_ADD)를 이용하면 다수의 셀 어레이(680_1- 680_4)의 다수의 워드라인(WL0 - WLM)이 차례로 리프레시된다.
어드레스 저장부(670)는 소정의 시점에 다수의 셀 어레이(680_1 - 680_4) 중 선택된 셀 어레이의 다수의 워드라인(WL0 - WLM) 중 선택된 워드라인이 어드레스를 저장한다. 소정의 시점은 2개의 인접한 리프레시 구간 사이에 포함될 수 있다. 즉, 소정의 시점은 메모리가 리프레시 동작을 수행하는 리프레시 구간이 아닌 다른 동작을 수행하는 임의의 시점일 수 있다. 어드레스 저장부(670)가 리프레시 구간이 아닌 소정의 시점에 선택된 셀 어레이의 선택된 워드라인을 저장하는 이유는 도 2의 설명에서 상술한 바와 동일하다.
어드레스 저장부(670)는 2개의 인접한 리프레시 구간 사이의 소정의 시점(리프레시 구간이 아닌 소정의 시점)에 선택된 셀 어레이의 다수의 워드라인(WL0 - WLM) 중 선택된 워드라인(현재 액티브된 워드라인)의 어드레스를 저장한다. 또한 어드레스 저장부(260)는 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4) 중 활성화된 리프레시 액티브 신호에 대응하는 셀 어레이의 어드레스를 출력한다. 예를 들어 어드레스 저장부(670)는 타겟 액티브 신호(TAR_ACT)가 활성화되고, 제1리프레시 액티브 신호(REF_ACT1)가 활성화되면 저장된 어드레스(STO_ADD1 - STO_ADD4) 중 제1셀 어레이(680_1)에 대응하는 어드레스(STO_ADD1)를 출력한다. 다수의 워드라인 제어부(650_1 - 650_4)는 어드레스 저장부(640)에서 출력된 어드레스(STO_ADD1 - STO_ADD4)를 이용하여 대응하는 셀 어레이에서 저장된 어드레스(STO_ADD1 - STO_ADD4)에 대응하는 워드라인에 인접한 제1인접 워드라인 및 제2인접 워드라인을 리프레시한다. 어드레스 저장부(670)에 대한 자세한 설명은 도 7의 설명에서 후술한다.
메모리는 노멀 리프레시 동작시 다수의 셀 어레이에서 다수의 워드라인을 차례로 리프레시하되, 리프레시 커맨드가 N회 인가될 때마다 타겟 리프레시 동작을 통해 다수의 셀 어레이에서 소정의 시점에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 추가로 리프레시하여 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인에 인접한 워드라인의 데이터가 손실되는 현상을 방지할 수 있다.
도 7는 제K워드라인 제어부(650_K)의 구성도이다.
도 7에 도시된 바와 같이, 워드라인 제어부(650_K)는 어드레스 생성부(710), 어드레스 전달부(720) 및 워드라인 구동부(730)를 포함할 수 있다.
어드레스 생성부(710)는 타겟 액티브 신호(TAR_ACT)가 활성화되면 어드레스 저장부(760)에서 출력된 어드레스(STO_ADDK)를 이용하여 제1인접 워드라인에 대응하는 어드레스(이하 제1인접 어드레스) 및 제2인접 워드라인에 대응하는 어드레스(이하 제2인접 어드레스)를 차례로 생성하여 타겟 어드레스(TAR_ADDK)로 출력한다. 어드레스 생성부(710)는 예를 들어 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 리프레시 액티브 신호(REF_ACTK)가 첫번째로 활성화되면 'STO_ADDK'에서 1을 빼서 제1인접 어드레스를 생성하여 타겟 어드레스(TAR_ADD)로 출력하고, 리프레시 액티브 신호(REF_ACTK)가 두번째로 활성화되면 'STO_ADDK'에서 1을 더해서 제2인접 어드레스를 생성한다. 제1인접 어드레스 및 제2인접 어드레스를 출력하는 순서는 설계에 따라 변경될 수 있다.
어드레스 전달부(720)는 입력 어드레스(IN_ADD), 카운팅 어드레스(CNT_ADD) 및 타겟 어드레스(TAR_ADDK) 중 하나를 어드레스 신호(ATR_ADDK)로 전달한다. 어드레스 전달부(720)는 제K액티브 신호(ACTK)가 활성화되면 입력 어드레스(IN_ADD)를 어드레스 신호(ATR_ADDK)로 전달하고, 제K리프레시 액티브 신호(REF_ACTK)가 활성화되면 카운팅 어드레스(CNT_ADD)를 어드레스 신호(ATR_ADDK)로 전달하고, 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 제K리프레시 액티브 신호(REF_ACTK)가 활성화되면 타겟 어드레스(TAR_ADD)를 어드레스 신호(ATR_ADDK)로 전달한다.
워드라인 구동부(730)는 제K액티브 신호(ACTK), 제K리프레시 액티브 신호(REF_ACTK) 중 하나의 신호가 활성화되면 다수의 워드라인(WL0 - WLM) 중 어드레스 신호(ATR_ADDK)에 대응하는 워드라인을 활성화한다. 참고로 K는 1 내지 4 중 하나의 자연수일 수 있다.
도 8은 어드레스 저장부(670)의 구성 및 동작을 설명하기 위한 도면이다.
도 8에 도시된 바와 같이, 어드레스 저장부(670)는 신호 생성부(810) 및 다수의 저장부(820_1 - 820_4)를 포함할 수 있다.
신호 생성부(810)는 다수의 래치신호(LAT_SIG1 - LAT_SIG4)를 생성한다. 래치신호(LAT_SIG1 - LAT_SIG4)를 활성화시키는 방법에는 도 4의 설명에서 상술한 바와 같이 다양한 방법이 사용될 수 있다. 다수의 래치신호(LAT_SIG1 - LAT_SIG4)는 각각 다수의 셀 어레이(680_1 - 680_4) 및 다수의 저장부(820_1 - 820_4)에 대응한다. 이하에서는 다수의 래치신호(LAT_SIG1 - LAT_SIG4)가 소정의 주기로 활성화되는 경우에 대해 설명한다.
인에이블 신호(LAT_EN)는 소정의 주기로 활성화되는 신호이며 리프레시 구간과 활성화 구간이 겹치지 않는 신호일 수 있다. 신호 생성부(810)는 인에이블 신호(LAT_EN)가 활성화된 상태에서 제1 내지 제4액티브 신호(ACT1 - ACT4) 중 하나 의 액티브 신호가 활성화되면 제1 내지 4래치신호(LAT_SIG1 - LAT_SIG4) 중 활성화된 액티브 신호에 대응하는 래치신호를 활성화한다. 예를 들어 인에이블 신호(LAT_EN)가 활성화된 상태에서 제1액티브 신호(ACT1)가 활성화되면 제1래치신호(LAT_SIG1)를 활성화한다. 인에이블 신호(LAT_EN)의 소정의 주기와 N회의 리프레시 커맨드(REF)가 인가되는 동안에 저장되는 어드레스의 개수의 관계는 도 4의 설명에서 상술한 바와 동일하다.
다수의 저장부(820_1 - 820_4)는 제1 내지 4래치신호(LAT_SIG1 - LAT_SIG4)가 활성화되면 다수의 어드레스 신호(ATR_ADD1 - ATR_ADD4) 중 대응하는 어드레스 신호를 저장한다. 그리고 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4) 중 대응하는 리프레시 액티브 신호가 활성화되면 저장된 어드레스를 출력(STO_ADD1 - STO_ADD4)한다. 예를 들어 제1저장부(820_1)는 제1래치신호(LAT_SIG1)가 활성화되면 제1어드레스 신호(ATR_ADD1)를 저장하고, 타겟 액티브 신호(TAR_ACT)가 활성화된 경우 제1리프레시 액티브 신호(REF_ACT1)가 활성화되면 저장된 값을 'STO_ADD1'로 출력한다.
도 9는 메모리의 동작을 설명하기 위한 도면이다.
도 9에서는 리프레시 커맨드(REF)가 입력되면 다수의 셀 어레이(680_1 - 680_4)에서 차례로 1개씩 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 4회 인가될 때마다 다수의 셀 어레이(680_1 - 680_4)에서 저장된 어드레스(STO_ADD1- STO_ADD4)를 이용하여, 저장된 어드레스(STO_ADD1 - STO_ADD4)에 대응하는 워드라인에 인접한 2개의 인접 워드라인을 리프레시하는 경우에 대해 설명한다. 리프레시 커맨드(REF)는 소정의 간격으로 인가되며, 리프레시 커맨드(REF) 사이에는 액티브 커맨드(ACT)가 입력될 수 있다. 노멀 리프레시 동작은 'WL0'부터 시작되고, 각 셀 어레이에서 소정의 시점에 저장된 어드레스(STO_ADD1 - STO_ADD4)에 대응하는 워드라인은 'WLX', 'WLY', 'WLZ' 및 'WLW'이다(X, Y, Z, W는 모두 1이상 M이하의 자연수임).
도 2 내지 도 8를 참조하여 메모리의 동작에 대해 설명한다.
리프레시 커맨드(REF)가 1회째 입력되면 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)가 차례로 활성화되고, 다수의 셀 어레이(680_1 - 680_4)에서 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인이 리프레시 된다. 카운팅 어드레스(CNT_ADD)는 'WL0'에 대응하는 값을 가진다. 리프레시 커맨드(REF)가 2 - 3회째 입력되는 경우 리프레시 커맨드(REF)가 1회째 입력된 경우와 마찬가지로 다수의 셀 어레이(680_1 - 680_4)에서 카운팅 어드레스(CNT_ADD)에 대응하는 'WL1' - 'WL2'가 차례로 리프레시된다. 각 리프레시 도작은 설정된 리프레시 구간(REF_SEC1 - REF_SEC4)에서 수행된다.
리프레시 커맨드(REF) 사이에 액티브 커맨드(ACT)가 입력되면, 셀 어레이 어드레스(SA_ADD)에 의해 선택된 셀 어레이에서 입력 어드레스(IN_ADD)에 대응하는 워드라인이 활성화된다. 어드레스 저장부(260)는 소정의 시점(STORE_POINT1 - STORE_POINT4)시점에 선택된 셀 어레이의 어드레스 신호(ATR_ADD1 - ATR_ADD4)를 저장한다. 도 9는 소정의 시점(STORE_POINT1 - STORE_POINT4)이 세번째 리프레시 구간(REF_SEC3)과 네번째 리프레시 구간(REF_SEC4) 사이에 포함된 경우를 도시한 것이다. 제1 내지 제4액티브 신호(ACT1 - ACT4)는 액티브 커맨드(ACT)가 인가되고 대응하는 셀 어레이가 선택된 경우 활성화된다.
리프레시 커맨드(REF)가 4회째 입력되면 타겟 액티브 신호(TAR_ACT)가 활성화되고, 다수의 리프레시 액티브 신호(REF_ACT1 - REF_ACT4)가 차례로 활성화된다. 타겟 액티브 신호(TAR_ACT)가 활성화된 상태에서 다수의 리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)가 첫번째로 활성화되면 다수의 워드라인 제어부(650_1 - 650_4)에서 타겟 어드레스(TAR_ADD1 - TAR_ADD4)가 어드레스 신호(ATR_ADD1 - ATR_ADD4)로 전달되어 진행 중인 노멀 리프레시 동작과 관계없이 'WLX-1', 'WLY-1', 'WLZ-1' 및 'WLW-1'가 리프레시된다. 다음으로 다수의 리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)가 두번째로 활성화되면 타겟 어드레스(TAR_ADD1 - TAR_ADD4)가 어드레스 신호(ATR_ADD1 - ATR_ADD4)로 전달되어 'WLX+1', 'WLY+1', 'WLZ+1' 및 'WLW+1'이 리프레시된다.
이후 리프레시 커맨드(REF)가 입력되면 리프레시 커맨드(REF)가 1회째 입력된 경우와 같이 카운팅 어드레스(CNT_ADD)가 어드레스 신호(ATR_ADD1 - ATR_ADD4)로 전달하여 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 4의 배수 회째 입력될 때마다 소정의 시점에 저장된 어드레스(STO_ADD1 - STO_ADD4)를 이용해 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 생성하고, 타겟 어드레스(TAR_ADD1 - TAR_ADD4)로 워드라인을 선택함으로써 하나 이상의 인접 워드라인을 리프레시한다.
도 10는 다른 일 실시예에 따른 메모리 시스템의 구성도이다.
도 10에 도시된 바와 같이, 메모리 시스템은 메모리(1010) 및 메모리 컨트롤러(1020)를 포함한다.
메모리 컨트롤러(1020)는 메모리(1010)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리(1010)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(1010)와 데이터(DATA)를 주고 받는다. 메모리 컨트롤러(1020)는 커맨드(CMDs)를 전송함으로써 메모리(1010)로 리프레시 커맨드(REF), 액티브 커맨드(ACT) 또는 프리차지 커맨드(PRE)를 입력할 수 있다. 액티브 커맨드(ACT)를 입력하는 경우 셀 어레이 및 활성화할 워드라인을 선택하기 위해 메모리 컨트롤러(1020)가 메모리(1010)로 어드레스(ADDs)를 전송해야한다. 리프레시 커맨드(REF)를 입력하는 경우 메모리(1010) 내부적으로 생성된 어드레스(CNT_ADD)나 메모리(1010) 내부에 저장된 어드레스(STO_ADD)가 사용되므로 메모리 컨트롤러(1020)가 메모리 장치(1010)로 어드레스(ADDs)를 전송할 필요는 없다.
메모리(1010, 도 2, 도 6 중 하나일 수 있음)는 커맨드(CMDs)와 어드레스(ADDs)를 입력받아, 액티브 커맨드(ACT)가 입력된 경우 액티브 동작을 수행하고, 리프레시 커맨드(REF)가 입력된 경우 리프레시 동작을 수행한다. 이때 메모리(1010)가 액티브 동작 또는 리프레시 동작을 수행하는 방법은 도 2 내지 도 9의 설명에서 상술한 바와 동일하다. 한편, 메모리 컨트롤러(1020)로부터 리드 및 라이트 명령이 인가되는 경우에, 메모리(1010)는 메모리 컨트롤러(1020)와 데이터(DATA)를 주고 받는다.
참고로 도 2 및 도 6의 셀 어레이(270, 680_1 - 680_4)에서 비트라인(BL)의 도시는 생략하였다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (21)

  1. 하나 이상의 메모리 셀이 연결된 다수의 워드라인;
    소정의 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 어드레스 저장부; 및
    소정의 간격으로 인가되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하고, 상기 리프레시 커맨드가 N(N은 자연수)회 인가될 때마다 상기 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 제어부를 포함하고,
    상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함되는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 어드레스 저장부는
    소정의 주기로 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 어드레스 저장부는
    액티브 커맨드가 소정의 횟수만큼 인가될 때마다 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 어드레스 저장부는
    상기 리프레시 커맨드가 인가된 후 소정의 시간이 지난 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 어드레스 저장부는
    상기 리프레시 커맨드가 인가된 후 액티브 커맨드가 소정의 횟수만큼 인가되면 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어부는
    액티브 커맨드가 인가되면 외부로부터 인가된 입력 어드레스에 대응하는 워드라인을 액티브하고, 상기 리프레시 커맨드가 인가되면 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 리프레시 커맨드가 인가될 때마다 카운팅 동작을 수행하여 생성된 어드레스임 - 에 대응하는 워드라인을 액티브하고, 상기 리프레시 커맨드가 상기 N회 인가될 때마다 상기 하나 이상의 인접 워드라인을 액티브하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 리프레시 액티브 신호를 1회 이상 활성화하되, 상기 리프레시 커맨드가 N회 인가될 때마다 타겟 액티브 신호를 활성화하는 리프레시 제어부; 및
    상기 액티브 커맨드가 인가되면 상기 입력 어드레스에 대응하는 워드라인을 액티브하고, 상기 리프레시 액티브 신호가 활성화되면 상기 카운팅 어드레스에 대응하는 워드라인을 액티브하되, 상기 타겟 액티브 신호가 활성화된 경우 상기 리프레시 액티브 신호가 활성화되면 상기 하나 이상의 인접 워드라인을 액티브하는 워드라인 제어부
    를 포함하는 메모리.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 어드레스 저장부는
    상기 타겟 액티브 신호가 활성화되면 상기 저장된 어드레스를 출력하는 메모리.
  9. 하나 이상의 메모리 셀이 연결된 다수의 워드라인;
    외부로부터 어드레스를 입력받는 어드레스 입력부;
    리프레시 커맨드가 인가되면 카운팅 동작을 수행하고, 카운팅 동작을 수행한 결과를 이용하여 카운팅 어드레스를 생성하는 어드레스 카운팅부;
    소정의 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 어드레스 저장부; 및
    액티브 커맨드가 인가되면 상기 어드레스 입력부로 인가된 입력 어드레스에 대응하는 워드라인을 액티브하고, 상기 리프레시 커맨드가 인가되면 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N(N은 자연수)회 인가될 때마다 상기 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 제어부를 포함하고,
    상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함되는 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 어드레스 저장부는
    소정의 주기로 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 메모리.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 어드레스 저장부는
    상기 리프레시 커맨드가 N회 인가될 때마다 상기 저장된 어드레스를 출력하는 메모리.
  12. 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고 소정의 간격으로 인가되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 소정의 시점에 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하고 상기 리프레시 커맨드가 N회 인가될 때마다 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 메모리; 및
    상기 리프레시 커맨드를 상기 메모리에 상기 소정의 간격으로 인가하는 메모리 컨트롤러를 포함하고,
    상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 메모리가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함되는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 메모리는
    소정의 주기로 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 메모리 컨트롤러는
    액세스 동작시 상기 메모리에 액세스 커맨드, 입력 어드레스 및 데이터 중 하나 이상의 신호를 인가하고,
    상기 소정의 시점은 상기 메모리가 상기 액세스 동작을 수행하는 액세스 구간에 포함된 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 액세스 동작은
    상기 다수의 워드라인 중 선택된 워드라인을 액티브하는 동작, 상기 다수의 워드라인 중 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 데이터를 라이트하는 동작 및 상기 다수의 워드라인 중 선택된 워드라인에 연결된 하나 이상의 메모리 셀의 데이터를 리드하는 동작 중 하나 이상의 동작을 포함하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 메모리는
    상기 액세스 구간에서 상기 입력 어드레스에 대응하는 워드라인을 선택하고, 상기 리프레시 커맨드가 인가되면 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 리프레시 커맨드가 인가될 때마다 카운팅 동작을 수행하여 생성된 어드레스임 - 에 대응하는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 인가될 때마다 상기 하나 이상의 인접 워드라인을 리프레시하는 메모리 시스템.
  17. 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하는 다수의 셀 어레이;
    소정의 시점에 상기 다수의 셀 어레이의 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 어드레스 저장부; 및
    소정의 간격으로 인가되는 리프레시 커맨드에 응답하여 다수의 리프레시 액티브 신호를 1회 이상 활성화하고, 상기 리프레시 커맨드가 N(N은 자연수)회 인가될 때마다 타겟 액티브 신호를 활성화하는 리프레시 제어부; 및
    상기 다수의 리프레시 액티브 신호 중 대응하는 리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 다수의 워드라인을 차례로 리프레시하되, 상기 타겟 액티브 신호가 활성화된 경우 상기 다수의 리프레시 액티브 신호 중 대응하는 리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 상기 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 다수의 워드라인 제어부를 포함하고,
    상기 소정의 시점은 2개의 인접한 리프레시 구간 사이 - 상기 리프레시 구간은 상기 다수의 워드라인 제어부가 상기 리프레시 커맨드에 응답하여 하나 이상의 워드라인을 리프레시 하는 구간임 - 에 포함되는 메모리.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 어드레스 저장부는
    소정의 주기로 상기 다수의 셀 어레이의 상기 다수의 워드라인 중 선택된 워드라인의 어드레스를 저장하는 메모리.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 다수의 워드라인 제어부는
    액티브 커맨드가 인가되고 대응하는 셀 어레이가 선택된 경우 외부로부터 인가된 입력 어드레스에 대응하는 워드라인을 액티브하고, 상기 리프레시 커맨드가 인가되면 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 리프레시 커맨드가 인가될 때마다 카운팅 동작을 수행하여 생성된 어드레스임 - 에 대응하는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 인가될 때마다 상기 하나 이상의 인접 워드라인을 액티브-프리차지하는 메모리.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 어드레스 저장부는
    상기 리프레시 커맨드가 N회 인가될 때마다 상기 다수의 셀 어레이에 대응하는 어드레스를 차례로 출력하는 메모리.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 다수의 워드라인 제어부는
    상기 리프레시 커맨드가 인가될 때마다 다수의 리프레시 신호를 차례로 활성화하는 메모리.
KR1020130113880A 2013-09-25 2013-09-25 메모리 및 이를 포함하는 메모리 시스템 KR102122892B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130113880A KR102122892B1 (ko) 2013-09-25 2013-09-25 메모리 및 이를 포함하는 메모리 시스템
US14/134,930 US20150085563A1 (en) 2013-09-25 2013-12-19 Memory and memory system including the same
CN201410160388.1A CN104464790B (zh) 2013-09-25 2014-04-21 存储器和包括存储器的存储系统
US14/506,366 US9396786B2 (en) 2013-09-25 2014-10-03 Memory and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130113880A KR102122892B1 (ko) 2013-09-25 2013-09-25 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150033949A KR20150033949A (ko) 2015-04-02
KR102122892B1 true KR102122892B1 (ko) 2020-06-15

Family

ID=52690789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130113880A KR102122892B1 (ko) 2013-09-25 2013-09-25 메모리 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US20150085563A1 (ko)
KR (1) KR102122892B1 (ko)
CN (1) CN104464790B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139409B2 (en) * 2010-01-29 2012-03-20 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
US9202547B2 (en) * 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
KR102082441B1 (ko) * 2013-04-02 2020-02-27 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템
US9396786B2 (en) * 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR102182381B1 (ko) 2013-12-11 2020-11-24 에스케이하이닉스 주식회사 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
US9734888B2 (en) 2013-12-11 2017-08-15 SK Hynix Inc. Address storage circuit and memory and memory system including the same
KR102124973B1 (ko) * 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160119588A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160132243A (ko) * 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102384769B1 (ko) * 2015-08-21 2022-04-11 에스케이하이닉스 주식회사 반도체 장치
KR102432701B1 (ko) * 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR102314976B1 (ko) * 2018-05-29 2021-10-20 윈본드 일렉트로닉스 코포레이션 메모리 디바이스 및 그 리프레쉬 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110273935A1 (en) 2010-05-04 2011-11-10 Yingda Dong Mitigating channel coupling effects during sensing of non-volatile storage elements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002157883A (ja) * 2000-11-20 2002-05-31 Fujitsu Ltd 同期型半導体装置及び同期型半導体装置における入力信号のラッチ方法
US6625078B2 (en) * 2002-02-11 2003-09-23 United Memories, Inc. Look-ahead refresh for an integrated circuit memory
JP5087870B2 (ja) * 2006-07-12 2012-12-05 富士通セミコンダクター株式会社 半導体メモリ、コントローラおよび半導体メモリの動作方法
JP2008262616A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
US8274829B2 (en) * 2008-06-09 2012-09-25 Aplus Flash Technology, Inc. Row-decoder and source-decoder structures suitable for erase in unit of page, sector and chip of a NOR-type flash operating below +/− 10V BVDS
JP4843655B2 (ja) * 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법
KR20140002928A (ko) * 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110273935A1 (en) 2010-05-04 2011-11-10 Yingda Dong Mitigating channel coupling effects during sensing of non-volatile storage elements

Also Published As

Publication number Publication date
CN104464790A (zh) 2015-03-25
US20150085563A1 (en) 2015-03-26
KR20150033949A (ko) 2015-04-02
CN104464790B (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102124987B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
US9691466B1 (en) Memory device including refresh controller
US11227649B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
US11361808B2 (en) Apparatuses and methods for selective row refreshes
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9396786B2 (en) Memory and memory system including the same
KR102441031B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
CN105845170B (zh) 存储器件及包括其的存储系统
US9336852B2 (en) Memory and memory system including the same
US9437275B2 (en) Memory system and method for operating the same
TWI646532B (zh) 記憶體裝置
CN112997251A (zh) 具有行锤击地址锁存机构的设备
CN105989870B (zh) 存储器件和包括存储器件的存储系统
CN104240745A (zh) 半导体存储装置和包括其的存储系统
KR20150064953A (ko) 반도체 메모리 장치
TW201619832A (zh) 半導體裝置及包含該半導體裝置的記憶體系統
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
US20100271892A1 (en) Precharge method of semiconductor memory device and semiconductor memory device using the same
KR102501651B1 (ko) 리프레쉬 제어 장치
CN106683695A (zh) 字线驱动器、半导体存储设备及使用它们的测试方法
US20230221871A1 (en) Memory device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant