KR102384769B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102384769B1
KR102384769B1 KR1020150117929A KR20150117929A KR102384769B1 KR 102384769 B1 KR102384769 B1 KR 102384769B1 KR 1020150117929 A KR1020150117929 A KR 1020150117929A KR 20150117929 A KR20150117929 A KR 20150117929A KR 102384769 B1 KR102384769 B1 KR 102384769B1
Authority
KR
South Korea
Prior art keywords
repair
word line
signal
pulse width
control unit
Prior art date
Application number
KR1020150117929A
Other languages
English (en)
Other versions
KR20170022655A (ko
Inventor
김재일
백승근
최돈현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150117929A priority Critical patent/KR102384769B1/ko
Priority to US14/933,203 priority patent/US9576684B1/en
Priority to CN201510802590.4A priority patent/CN106469573B/zh
Publication of KR20170022655A publication Critical patent/KR20170022655A/ko
Application granted granted Critical
Publication of KR102384769B1 publication Critical patent/KR102384769B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/74—Time at which the repair is done
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 데이터 유지 시간(Data Retention Time)의 마진을 확보할 수 있도록 하는 기술이다. 이러한 본 발명은 입력된 어드레스가 리페어 어드레스인지의 여부를 판단하여 리페어 검출신호를 출력하는 리페어 검출부 및 리프레쉬 명령신호에 대응하여 두 개 이상의 워드라인을 동시에 활성화시키되, 리페어 검출신호의 활성화시 두 개 이상의 워드라인을 순차적으로 활성화시키는 리프레쉬 제어부를 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 데이터 유지 시간(Data Retention Time)의 마진을 확보할 수 있도록 하는 기술이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 무수히 많은 메모리 셀을 구비하고 있으며, 공정 기술이 발달함에 따라 집적도가 증가하여 그 개수가 더욱 증가하고 있다. 이러한 메모리 셀 들 중 1개라도 페일이 발생하게 되면 이를 구비하는 반도체 메모리 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다.
하지만, 요즈음 반도체 메모리 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하며, 이러한 소량의 페일로 인하여 반도체 메모리 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다.
따라서, 이를 보완하기 위하여 반도체 메모리 장치 내에는 노말 메모리 셀(normal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다.
리던던시 메모리 셀은 노말 메모리 셀에 페일(fail)이 발생하는 경우 이 페일이 발생한 메모리(이하, '리페어 대상 메모리 셀' 이라 칭함)를 리페어하기 위해 구비되는 회로이다.
보다 자세하게 설명하면, 예컨대 읽기 및 쓰기 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스하는데, 이때 액세스되는 메모리 셀이 리던던시 메모리 셀이다.
따라서, 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 어드레스가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 칭함)을 수행하며, 이러한 리페어 동작을 통해 반도체 메모리 장치는 정상적인 동작을 보장받는다.
리페어 동작을 위한 리던던시 회로는 일반적으로 반도체 메모리 장치 내 포함된 다수의 뱅크 각각에 포함되어 있다. 각 뱅크는 다수의 단위 셀로 구성된 셀 매트, 로우(row) 액세스를 제어하기 위한 회로들이 구비된 로오(row) 제어영역, 컬럼(column) 액세스를 제어하기 위한 회로들이 구비된 컬럼(column) 제어영역을 포함한다.
리던던시 회로는 페일 단위 셀의 로오(row) 어드레스를 구제하기 위한 로오(row) 리던던시 회로와 페일 단위 셀의 컬럼(column) 어드레스를 구제하기 위한 컬럼(column) 리던던시 회로가 있으며, 이들 각각은 각 뱅크의 로오 제어영역과 컬럼 제어영역에 포함된다.
본 발명은 단일 뱅크 내에서 두 개 이상의 워드라인을 활성화시키는 경우 패일 된 워드라인을 스킵(Skip)하고 리페어된 워드라인을 동작시킬 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 반도체 장치는, 입력된 어드레스가 리페어 어드레스인지의 여부를 판단하여 리페어 검출신호를 출력하는 리페어 검출부; 및 리프레쉬 명령신호에 대응하여 두 개 이상의 워드라인을 동시에 활성화시키되, 리페어 검출신호의 활성화시 두 개 이상의 워드라인을 순차적으로 활성화시키는 리프레쉬 제어부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 입력된 어드레스와 리페어 어드레스를 비교하여 리페어 선택신호를 출력하는 리페어신호 생성부; 리페어 선택신호와 리페어 체크신호를 조합하여 리페어 검출신호를 출력하는 조합부; 리프레쉬 명령신호에 대응하여 두 개 이상의 워드라인을 동시에 활성화시키도록 제어하는 워드라인 구동 제어부; 워드라인 구동 제어부의 출력에 대응하여 리프레쉬 명령신호보다 작은 펄스 폭을 갖는 두 개 이상의 워드라인 구동신호를 생성하는 펄스폭 제어부; 및 리페어 검출신호에 대응하여 상기 워드라인 구동 제어부의 출력을 선택하여 두 개 이상의 워드라인으로 출력하거나, 펄스폭 제어부의 출력을 선택하여 두 개 이상의 워드라인을 순차적으로 활성화시키는 선택부를 포함하는 것을 특징으로 한다.
본 발명은 단일 뱅크 내에서 두 개 이상의 워드라인을 활성화시키는 경우 패일 된 워드라인을 스킵(Skip)하고 리페어된 워드라인을 동작시켜 반도체 장치의 오동작을 방지하고 데이터 유지 시간(Data Retention Time)의 마진을 확보할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1 및 도 2는 리페어 동작과 리프레쉬 동작을 설명하기 위한 도면.
도 3은 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 4는 도 3의 반도체 장치에 관한 동작 타이밍도.
도 5는 도 3의 반도체 장치에서 리던던트 동작을 설명하기 위한 도면.
도 6은 도 3의 반도체 장치에서 모니터링 동작을 설명하기 위한 동작 타이밍도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1 및 도 2는 리페어 동작과 리프레쉬 동작을 설명하기 위한 도면이다.
반도체 장치는 복수의 뱅크로 구분되어 구동된다. 복수의 뱅크 각각은 복수의 메모리 셀 들로 구성된 복수의 매트 MAT0~MAT3를 포함한다. 즉, 메모리 셀 어레이는 복수의 단위 메모리 셀 매트들 MAT0~MAT3의 집합들로 구분된다. 이들 매트들 MAT0~MAT3은 행 방향 및 열 방향으로 복수 개가 나열되어 복수의 매트행 및 복수의 매트열을 이룬다.
이러한 복수의 매트 MAT0~MAT3는 복수의 워드라인 WL_0~WL_8K을 포함하여 메모리 셀의 로오 라인을 선택한다. 즉, 하나의 단일 뱅크 내에서 워드라인의 수를 8K 개로 가정한다.
그리고, 복수의 매트 MAT0~MAT3 중 센터 영역에 배치된 일부 매트는 리페어 용으로 사용되는 리던던트 매트 RMAT 일 수 있다. 이러한 리던던트 매트 RMAT는 복수의 리던던트 워드라인 RED_0~RED_n를 포함하여 리페어 동작시 패일 된 워드라인을 대체한다.
반도체 장치는 고집적화에 따라 미세패턴화가 발전하고 있다. 특히, 반도체 장치 중에서 메모리 장치는 고집적화에 따라 그의 용량이 매우 빠른 속도로 증가하고 있다. 기술 발전에 따른 메모리 용량의 증가는 한 칩이 포함하는 메모리 셀(Cell) 개수의 증가를 의미한다. 메모리 셀의 개수가 증가할수록 불량이 발생하는 메모리 셀의 개수 또한 증가하게 된다.
반도체 장치에서는 하나의 셀 불량도 허용되지 않기 때문에 메모리 셀에 불량이 발생하는 경우를 대비하여, 노말(Normal) 셀에 불량이 발생한 경우에 이를 대체하기 위한 정상적인 리던던트(Redundant) 셀을 구비하고 있다. 이러한 불량 노말 셀을 정상적인 리던던트 셀로 대체하는 동작을 리페어 동작이라고 한다.
보다 상세하게, 반도체 테스트 장치를 이용하여 불량 노말 셀의 위치를 나타내는 리페어 어드레스를 찾아내고, 리페어 퓨즈 회로에 구비된 퓨즈을 프로그램하여 리페어 어드레스를 저장할 수 있다.
리페어 퓨즈 회로에 리페어 어드레스가 저장된 이후에, 외부에서 불량 노말 셀에 접근하는 외부 입력 어드레스가 입력되면, 리페어 퓨즈 회로에 저장된 리페어 어드레스와 외부 입력 어드레스가 동일하다는 판단을 한다. 따라서, 로우 디코더(Row decoder) 혹은 컬럼 디코더(Column decoder) 등의 동작으로 실제 불량 노말 셀에 접근할 수 있는 노말 경로(Normal path)를 비활성화하고 리던던트 경로(Redundant path)를 활성화함으로써, 불량 노말 셀에 대한 접근을 차단하고 리던던트 셀에 대한 접근을 허용하는 방법으로 리페어 동작을 수행한다.
하나의 워드라인을 인에이블시키는 경우 저장 셀의 유지시간 대비 워드라인의 수를 계산하여 동 수의 커맨드를 인가하게 된다. 그러므로, 리페어된 워드라인이 리프레쉬 대상이 되면 자동으로 리던던트 매트 RMAT 영역의 대체된 리던던트 워드라인 RED_0이 인에이블 되어 리페어 동작 이후에 정상적인 동작이 이루어지게 된다.
하지만, 반도체 장치의 동작 마진 및 시간을 향상시키기 위하여 2 개의 워드라인을 동시에 인에이블 시킬 수 있다. 이러한 경우 복수의 워드라인 WL_0~WL_8K 중 이웃하지 않은 워드라인 WL_0, WL_4K과, 워드라인 WL_1, WL_4K+1과, 워드라인 WL_2, WL_4K+2 들이 동시에 인에이블된다.
즉, 저장 셀의 데이터 유지 시간을 tA로 가정한다. 그러면, tA 시간 동안 8K 개의 워드라인 전체를 인에이블 하는 리프레쉬가 수행되어야 한다.
그리고, 두 개의 워드라인이 동시에 인에이블 되는 경우 총 리프레쉬 시간이 tA/2가 된다. 이 시간 내에 리프레쉬 명령이 인가되면 이에 대응하여 복수의 워드라인 WL_0~WL_8K 중 두 개의 워드라인 WL_0, WL_4K 쌍이 인에이블 되거나, 두 개의 워드라인 WL_1, WL_4K+1 쌍이 인에이블 되거나, 두 개의 워드라인 WL_2, WL_4K+2 쌍이 인에이블 될 수 있다.
예를 들어, 노말 워드라인 WL_2에 패일이 발생된 경우 리던던트 워드라인 RED_0으로 대체될 수 있다. 즉, 워드라인 WL_2가 리페어된 경우 리프레쉬 명령이 인가되면 대체된 리던던트 워드라인 RED_0이 인에이블 된다.
그런데, 리프레쉬 동작시 위와 같이 워드라인 WL_2, WL_4K+2이 동시에 인에이블되는 경우 두 개의 워드라인 중 워드라인 WL_2이 리페어된 워드라인인지 워드라인 WL_4K+2이 리페어 된 워드라인 인지의 구분이 어렵다. 즉, 리던던트 워드라인 RED_0으로 대체된 워드라인이 워드라인 WL_2에 대응되는 것인지, 워드라인 WL_4K+2에 대응되는 것인지 구별되지 않는다. 이에 따라, 리페어된 워드라인이 리프레쉬 되는 경우 셀 데이터의 오류가 유발될 수 있다.
즉, 저장 셀의 데이터 유지시간(Data retention time)의 마진을 확보하기 위하여 리프레쉬 동작을 수행하여 저장된 데이터의 유실을 방지한다. 하지만, 공정 및 외부 환경에 따라 데이터 유지시간이 점점 감소하여 데이터가 유실될 가능성이 커지고 있다.
이를 위해, 추가적인 내부 신호를 생성하여 리프레쉬 횟수를 증가시키는 방법이 제시될 수 있다. 그러나, 이러한 경우 리페어 되어 사용하지 않는 워드라인이 인에이블 되어 오동작이 발생할 가능성이 있다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예는 리페어 검출부(100), 리프레쉬 제어부(200) 및 모니터링부(300)를 포함한다.
여기서, 리페어 검출부(100)는 리페어신호 생성부(110) 및 조합부(120)를 포함한다. 리페어신호 생성부(110)는 어드레스 ADD와 리페어 어드레스 RADD를 조합하여 리페어 선택신호 HIT를 출력한다.
이러한 리페어신호 생성부(110)는 입력되는 어드레스 ADD와 리페어 어드레스 RADD를 비교하여 리페어 선택신호 HIT를 생성한다. 즉, 입력된 어드레스 ADD가 리페어 된 리페어 어드레스 RADD인 경우 리페어 선택신호 HIT를 하이 레벨로 출력한다.
그리고, 조합부(120)는 리페어 선택신호 HIT와 리페어 체크신호 RC를 조합하여 리페어 검출신호 RDET를 출력한다. 이러한 조합부(120)는 리페어 선택신호 HIT와 리페어 체크신호 RC를 앤드연산하는 앤드게이트 AND를 포함할 수 있다. 이러한 경우 조합부(120)는 리페어 선택신호 HIT와 리페어 체크신호 RC가 모두 활성화 상태인 경우 리페어 검출신호 RDET를 활성화시켜 출력한다.
또한, 리프레쉬 제어부(200)는 워드라인 구동 제어부(210)와, 펄스폭 제어부(220) 및 선택부(230)를 포함한다. 여기서, 워드라인 구동 제어부(210)는 리프레쉬 레이트(Rate)를 증가시키기 위해 리프레쉬 명령신호 REFCMD의 인가시 인접하지 않은 두 개 이상의 워드라인 WL_A, WL_B이 동시에 인에이블 되도록 제어한다. 이를 위해, 워드라인 구동 제어부(210)는 리프레쉬 명령신호 REFCMD에 대응하여 워드라인 구동신호 WL_A_N, WL_B_N를 출력한다.
본 발명의 실시예는 단일의 리프레쉬 명령신호 REFCMD에 대응하여 하나의 뱅크 내에서 2개의 워드라인 WL_A, WL_B을 동시에 인에이블시켜 리프레쉬 레이트를 증가시킨다. 이에 따라, 본 발명의 실시예는 반도체 장치(예를 들면, 디램)의 스케일 다운(Scale-down)이나 셀 특성의 열화 등에 의해 저장 셀의 데이터 유지 시간(Data retention time)이 감소 되는 것을 해결할 수 있도록 한다.
그리고, 펄스폭 제어부(220)는 리프레쉬 명령신호 REFCMD의 인가시 워드라인 구동신호 WL_A_P, WL_B_P가 하프(Half) 펄스폭을 갖도록 제어한다. 즉, 펄스폭 제어부(220)는 리프레쉬 명령신호 REFCMD의 활성화시 워드라인 구동신호 WL_A_P, WL_B_P 각각이 리프레쉬 명령신호 REFCMD의 펄스폭 보다 절반 크기의 펄스 크기를 갖도록 제어한다.
또한, 선택부(230)는 리페어 검출신호 RDET에 대응하여 워드라인 구동 제어부(210)에서 출력되는 워드라인 구동신호 WL_A_N, WL_B_N를 그대로 워드라인 WL_A, WL_B으로 출력하거나 하프 펄스폭을 갖는 워드라인 구동신호 WL_A_P, WL_B_P를 워드라인 WL_A, WL_B으로 출력한다.
예를 들어, 선택부(230)는 리페어 검출신호 RDET의 레벨이 로직 "0"인 경우 워드라인 구동 제어부(210)로부터 인가되는 워드라인 구동신호 WL_A_N, WL_B_N를 선택하여 워드라인 WL_A, WL_B을 인에이블시킨다. 반면에, 선택부(230)는 리페어 검출신호 RDET의 레벨이 로직 "1"인 경우 펄스폭 제어부(220)의 출력인 워드라인 구동신호 WL_A_P, WL_B_P를 선택하여 워드라인 WL_A, WL_B을 인에이블시킨다.
이러한 선택부(230)는 워드라인 WL_A의 펄스폭을 선택하기 위한 제 1선택부 SEL1와, WL_B의 펄스폭을 선택하기 위한 제 2선택부 SEL2를 포함한다.
예를 들어, 제 1선택부 SEL1는 리페어 검출신호 RDET의 레벨이 로직 "0"인 경우 워드라인 구동 제어부(210)로부터 인가되는 워드라인 구동신호 WL_A_N를 선택하여 워드라인 WL_A의 펄스폭이 리프레쉬 명령신호 REFCMD와 같도록 인에이블시킨다. 반면에, 제 1선택부 SEL1는 리페어 검출신호 RDET의 레벨이 로직 "1"인 경우 펄스폭 제어부(220)의 출력인 워드라인 구동신호 WL_A_P를 선택하여 워드라인 WL_A의 펄스폭이 하프 펄스폭이 되도록 인에이블시킨다.
그리고, 제 2선택부 SEL2는 리페어 검출신호 RDET의 레벨이 로직 "0"인 경우 워드라인 구동 제어부(210)로부터 인가되는 워드라인 구동신호 WL_B_N를 선택하여 워드라인 WL_B의 펄스폭이 리프레쉬 명령신호 REFCMD와 같도록 인에이블시킨다. 반면에, 제 2선택부 SEL2는 리페어 검출신호 RDET의 레벨이 로직 "1"인 경우 펄스폭 제어부(220)의 출력인 워드라인 구동신호 WL_B_P를 선택하여 워드라인 WL_B의 펄스폭이 하프 펄스폭이 되도록 인에이블시킨다.
예를 들어, 워드라인 WL_2이 패일되어 리던던트 워드라인 RED_0로 대체된 경우를 가정한다. 그러면, 리프레쉬 명령신호 REFCMD의 인가시 워드라인 WL_2, WL_4K+2 중에서 대체된 워드라인 WL_2는 디스에이블 되고 워드라인 WL_4K+2는 인에이블 되어야 한다.
즉, 대체된 워드라인 WL_2은 디스에이블시키고 리던던트 워드라인 RED_0 만 인에이블 되어야 패일 워드라인이 인에이블 됨으로써 발생하는 반도체 장치의 오동작을 막을 수 있다.
이를 위해, 본 발명의 실시예에 따른 선택부(230)는 리페어 검출신호 RDET의 활성화시 두 개의 워드라인 WL_2, WL_4K+2을 동시에 활성화시키는 것이 아니라, 워드라인 WL_2과 워드라인 WL_4K+2를 순차적으로 인에이블시킨다. 즉, 워드라인 WL_2가 대체된 리던던트 워드라인 RED_0이 인에이블 된 이후에 나머지 워드라인 WL_4K+2이 인에이블 되도록 한다.
이와 같이, 본 발명의 실시예는 단일 뱅크 내에서 리페어된 워드라인을 검출하여 2개의 워드라인이 동시에 인에이블되는 경우 패일 된 워드라인을 스킵(Skip)하고 대체된 워드라인이 동작하도록 하여 리프레쉬 특성을 강화시킬 수 있게 된다.
또한, 모니터링부(300)는 워드라인 WL_A, WL_B의 상태를 모니터링하여 출력신호 OUT를 외부에 출력한다. 여기서, 모니터링부(300)는 워드라인 WL_A, WL_B을 오아연산하는 오아게이트 OR를 포함할 수 있다. 이러한 모니터링부(300)는 두 개의 워드라인 WL_A, WL_B 중 적어도 어느 하나의 워드라인이 인에이블 된 경우 출력신호 OUT를 하이 레벨로 인에이블시켜 출력한다.
도 4는 도 3의 반도체 장치에 관한 동작 타이밍도이다.
먼저, 리페어신호 생성부(110)는 어드레스 ADD와 리페어 어드레스 RADD를 비교하여 리페어 선택신호 HIT를 생성한다. 즉, 리페어신호 생성부(110)는 입력된 어드레스 ADD가 리페어 어드레스 RADD인 경우 리페어 선택신호 HIT를 하이 레벨로 출력한다. 이때, 리프레쉬 동작 이후에 첫 번째 어드레스가 카운트되어 두 번째 어드레스로 변경된 이후에 리페어신호 생성부(110)는 어드레스 ADD와 리페어 어드레스 RADD를 비교하게 된다.
예를 들어, 워드라인 WL_2가 패일 된 워드라인 인 것을 가정하다. 그러면, 입력된 어드레스 ADD 중 어드레스 ADD "2"가 패일되어 리던던트 워드라인 RED_0으로 대체된 경우 리페어 어드레스 RADD가 활성화된다. 그러면, 리페어신호 생성부(110)는 어드레스 ADD "2"가활성화되는 펄스 구간에서 리페어 선택신호 HIT를 하이 레벨로 출력한다.
그리고, 리페어 체크신호 RC는 새로운 어드레스 ADD가 입력될 때마다 하이 레벨 펄스로 활성화되는 신호이다. 리페어 검출부(120)는 리페어 체크신호 RC가 하이 레벨로 활성화된 상태에서 리페어 선택신호 HIT가 하이 레벨로 천이하는 경우 리페어 검출신호 RDET를 하이 레벨로 출력한다.
리페어 검출신호 RDET가 하이 레벨로 활성화되면 선택부(230)는 로직 "1" 이 활성화되어 펄스폭 제어부(220)의 출력인 워드라인 구동신호 WL_A_P, WL_B_P를 선택하게 된다. 여기서, 펄스폭 제어부(220)는 리프레쉬 명령신호 REFCMD의 활성화 구간에서 워드라인 구동신호 WL_A_P, WL_B_P가 각각 리프레쉬 명령신호 REFCMD의 펄스폭 보다 절반 크기의 펄스 크기를 갖도록 한다.
이에 따라, 선택부(230)는 리페어 검출신호 RDET의 활성화시 하프 펄스폭을 갖는 워드라인 구동신호 WL_A_P, WL_B_P를 워드라인 WL_2, WL_4K+2으로 출력한다.
즉, 선택부(230)는 리프레쉬 명령신호 REFCMD의 활성화 구간 내에서 (C) 구간 동안 워드라인 WL_2가 대체된 리던던트 워드라인 RED_0이 인에이블 된 이후에 (D) 구간 동안 나머지 워드라인 WL_4K+2이 인에이블 되도록 한다. 리프레쉬 명령신호 REFCM의 하이 펄스 구간 동안, 리던던트 워드라인 RED_0이 먼저 인에이블 되고, 리던던트 워드라인 RED_0이 디스에이블 되는 시점에서 워드라인 WL_4K+2이 인에이블 상태가 된다.
도 5는 도 3의 반도체 장치에서 리던던트 동작을 설명하기 위한 도면이다.
도 5의 실시예는 동시에 인에이블 되는 두 개의 워드라인 WL_2, WL_4K+2이 모두 패일된 경우를 나타낸다. 노말 매트 MAT0의 워드라인 WL_2이 패일된 경우 리던던트 매트 RMAT의 리던던트 워드라인 RED_0으로 대체된다. 그리고, 노말 매트 MAT2의 워드라인 WL_4K+2이 패일된 경우 리던던트 매트 RMAT의 리던던트 워드라인 RED_1으로 대체된다.
도 6은 도 3의 반도체 장치에서 모니터링 동작을 설명하기 위한 동작 타이밍도이다.
도 5의 실시예에서와 같이 동시에 인에이블 되는 두 개의 워드라인 WL_2, WL_4K+2이 모두 패일된 경우를 가정한다. 리프레쉬 명령신호 REFCMD가 인가되면 워드라인 WL_2, WL_4K+2이 인에이블 되는 것이 아니라 리페어시 대체된 리던던트 워드라인 RED_0, RED_1이 순차적으로 인에이블 된다.
그리고, 모니터링부(300)는 리던던트 워드라인 RED_0, RED_1으로 인에이블 되는 워드라인 WL_A, WL_B 신호를 조합하여 출력신호 OUT를 외부에 출력하게 된다. 즉, 모니터링부(300)는 워드라인 WL_A, WL_B 신호 중 적어도 어느 하나의 신호가 하이 레벨로 인에이블 되는 경우 출력신호 OUT를 하이 레벨로 출력하게 된다.
출력신호 OUT가 두 번 하이 레벨로 출력되는 경우 동일한 시간에 인에이블 대상이 되는 두 개의 워드라인 WL_A, WL_B이 모두 리페어 되어 리던던트 워드라인 RED_0, RED_1으로 대체된 경우를 나타낸다. 즉, 리던던트 워드라인 RED_0, RED_1이 인에이블 되어 있다는 모니터링 신호를 외부에 출력하여 외부에서 모니터링할 수 있도록 한다.
본 실시예가 속하는 기술분야의 당업자는 본 실시예가 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 실시예의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 실시예의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 입력된 어드레스가 리페어 어드레스인지의 여부를 판단하여 리페어 검출신호를 출력하는 리페어 검출부; 및
    리프레쉬 명령신호에 대응하여 두 개 이상의 워드라인을 동시에 활성화시키되, 상기 리페어 검출신호의 활성화시 상기 두 개 이상의 워드라인을 순차적으로 활성화시키는 리프레쉬 제어부를 포함하고,
    상기 리프레쉬 제어부는
    상기 리프레쉬 명령신호에 대응하여 두 개 이상의 워드라인을 동시에 활성화시키도록 제어하는 워드라인 구동 제어부;
    상기 워드라인 구동 제어부의 출력에 대응하여 두 개 이상의 워드라인 구동신호를 생성하는 펄스폭 제어부; 및
    상기 리페어 검출신호에 대응하여 상기 워드라인 구동 제어부의 출력 또는 상기 펄스폭 제어부의 출력을 선택하여 상기 두 개 이상의 워드라인으로 출력하는 선택부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리페어 검출부는
    상기 어드레스와 상기 리페어 어드레스를 비교하여 리페어 선택신호를 출력하는 리페어신호 생성부; 및
    상기 리페어 선택신호와 리페어 체크신호를 조합하여 상기 리페어 검출신호를 출력하는 조합부를 포함하는 것을 특징으로 하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 리페어신호 생성부는
    상기 어드레스가 상기 리페어 어드레스인 경우 상기 리페어 선택신호를 활성화시켜 출력하는 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 조합부는
    상기 리페어 선택신호와 상기 리페어 체크신호가 모두 활성화되는 경우 상기 리페어 검출신호를 활성화시켜 출력하는 것을 특징으로 하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리프레쉬 제어부는
    인접하지 않은 적어도 두 개 이상의 워드라인을 동시에 활성화시키는 것을 특징으로 하는 반도체 장치.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 펄스폭 제어부는
    상기 두 개 이상의 워드라인 구동신호를 상기 리프레쉬 명령신호의 펄스폭과 상이하게 제어하는 것을 특징으로 하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 펄스폭 제어부는
    상기 두 개 이상의 워드라인 구동신호를 상기 리프레쉬 명령신호의 펄스폭의 절반 크기 펄스폭으로 제어하는 것을 특징으로 하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 선택부는
    상기 리페어 검출신호의 비활성화시 상기 워드라인 구동 제어부의 출력을 선택하여 상기 두 개 이상의 워드라인으로 출력하는 것을 특징으로 하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 선택부는
    상기 리페어 검출신호의 활성화시 상기 펄스폭 제어부의 출력을 선택하여 상기 두 개 이상의 워드라인을 순차적으로 출력하는 것을 특징으로 하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 선택부는
    상기 리페어 검출신호에 대응하여 상기 워드라인 구동 제어부의 출력 또는 상기 펄스폭 제어부의 출력을 선택하여 제 1워드라인을 선택적으로 활성화시키는 제 1선택부; 및
    상기 리페어 검출신호에 대응하여 상기 워드라인 구동 제어부의 출력 또는 상기 펄스폭 제어부의 출력을 선택하여 제 2워드라인을 선택적으로 활성화시키는 제 2선택부를 포함하는 것을 특징으로 하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 선택부는
    상기 두 개 이상의 워드라인 중 제 1워드라인이 먼저 인에이블 되고, 상기 제 1워드라인이 디스에이블 된 이후에 제 2워드라인이 인에이블 되는 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리프레쉬 명령신호의 활성화시
    상기 두 개 이상의 워드라인은 리페어 동작시 대체된 리던던트 워드라인이 인에이블 되는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 두 개 이상의 워드라인을 모니터링하여 출력하는 모니터링부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서, 상기 모니터링부는
    상기 두 개 이상의 워드라인을 오아 연산하여 출력신호를 출력하는 것을 특징으로 하는 반도체 장치.
  16. 입력된 어드레스와 리페어 어드레스를 비교하여 리페어 선택신호를 출력하는 리페어신호 생성부;
    상기 리페어 선택신호와 리페어 체크신호를 조합하여 리페어 검출신호를 출력하는 조합부;
    리프레쉬 명령신호에 대응하여 두 개 이상의 워드라인을 동시에 활성화시키도록 제어하는 워드라인 구동 제어부;
    상기 워드라인 구동 제어부의 출력에 대응하여 상기 리프레쉬 명령신호보다 작은 펄스 폭을 갖는 두 개 이상의 워드라인 구동신호를 생성하는 펄스폭 제어부; 및
    상기 리페어 검출신호에 대응하여 상기 워드라인 구동 제어부의 출력을 선택하여 상기 두 개 이상의 워드라인으로 출력하거나, 상기 펄스폭 제어부의 출력을 선택하여 상기 두 개 이상의 워드라인을 순차적으로 활성화시키는 선택부를 포함하는 것을 특징으로 하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 조합부는
    상기 리페어 선택신호와 상기 리페어 체크신호가 모두 활성화되는 경우 상기 리페어 검출신호를 활성화시켜 출력하는 것을 특징으로 하는 반도체 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 두 개 이상의 워드라인은 인접하지 않게 배치되는 것을 특징으로 하는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 펄스폭 제어부는
    상기 두 개 이상의 워드라인 구동신호를 상기 리프레쉬 명령신호의 펄스폭의 절반 크기 펄스폭으로 제어하는 것을 특징으로 하는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 선택부는
    상기 리페어 검출신호에 대응하여 상기 워드라인 구동 제어부의 출력 또는 상기 펄스폭 제어부의 출력을 선택하여 제 1워드라인을 선택적으로 활성화시키는 제 1선택부; 및
    상기 리페어 검출신호에 대응하여 상기 워드라인 구동 제어부의 출력 또는 상기 펄스폭 제어부의 출력을 선택하여 제 2워드라인을 선택적으로 활성화시키는 제 2선택부를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020150117929A 2015-08-21 2015-08-21 반도체 장치 KR102384769B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150117929A KR102384769B1 (ko) 2015-08-21 2015-08-21 반도체 장치
US14/933,203 US9576684B1 (en) 2015-08-21 2015-11-05 Semiconductor device and device for a semiconductor device
CN201510802590.4A CN106469573B (zh) 2015-08-21 2015-11-19 半导体器件和用于半导体器件的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150117929A KR102384769B1 (ko) 2015-08-21 2015-08-21 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170022655A KR20170022655A (ko) 2017-03-02
KR102384769B1 true KR102384769B1 (ko) 2022-04-11

Family

ID=58017702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150117929A KR102384769B1 (ko) 2015-08-21 2015-08-21 반도체 장치

Country Status (3)

Country Link
US (1) US9576684B1 (ko)
KR (1) KR102384769B1 (ko)
CN (1) CN106469573B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468076B1 (en) 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
CN118212957B (zh) * 2024-05-21 2024-08-20 浙江力积存储科技有限公司 存储器冗余字线刷新方法、装置、设备和介质
CN118351909B (zh) * 2024-06-17 2024-08-30 浙江力积存储科技有限公司 存储器字线刷新方法、激活方法、装置、设备和介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030112689A1 (en) 2001-12-19 2003-06-19 Elpida Memory, Inc. Semiconductor memory device for realizing external 8K Ref/internal 4K Ref standard without lengthening the refresh cycle
US20050052928A1 (en) 2003-09-10 2005-03-10 Yasuji Koshikawa Semiconductor memory device and method for manufacturing same
US20110216614A1 (en) 2010-03-05 2011-09-08 Elpida Memory, Inc. Semiconductor device enabling refreshing of redundant memory cell instead of defective memory cell
US20130272082A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Refresh circuit in semiconductor memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066357B2 (ja) * 2003-06-24 2008-03-26 松下電器産業株式会社 半導体記憶装置
KR100540488B1 (ko) * 2003-10-31 2006-01-11 주식회사 하이닉스반도체 로우 경로 제어회로를 갖는 반도체 메모리 소자 및 그의구동방법
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR100776737B1 (ko) * 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
JP4353331B2 (ja) * 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) * 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
JP2008299926A (ja) * 2007-05-30 2008-12-11 Elpida Memory Inc 半導体記憶装置
JP5612244B2 (ja) * 2007-10-30 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びリフレッシュ方法
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법
KR20140024669A (ko) * 2012-08-20 2014-03-03 에스케이하이닉스 주식회사 반도체메모리장치
KR102122892B1 (ko) * 2013-09-25 2020-06-15 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102163983B1 (ko) * 2013-11-07 2020-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030112689A1 (en) 2001-12-19 2003-06-19 Elpida Memory, Inc. Semiconductor memory device for realizing external 8K Ref/internal 4K Ref standard without lengthening the refresh cycle
US20050052928A1 (en) 2003-09-10 2005-03-10 Yasuji Koshikawa Semiconductor memory device and method for manufacturing same
US20110216614A1 (en) 2010-03-05 2011-09-08 Elpida Memory, Inc. Semiconductor device enabling refreshing of redundant memory cell instead of defective memory cell
US20130272082A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Refresh circuit in semiconductor memory device

Also Published As

Publication number Publication date
US9576684B1 (en) 2017-02-21
KR20170022655A (ko) 2017-03-02
CN106469573B (zh) 2020-10-13
CN106469573A (zh) 2017-03-01
US20170053715A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
US10811066B2 (en) Apparatuses and methods for targeted refreshing of memory
JP5599559B2 (ja) 半導体装置及びそのリフレッシュ方法
CN107103934B (zh) 半导体器件及其驱动方法
WO2019026197A1 (ja) 半導体記憶装置
US11263078B2 (en) Apparatuses, systems, and methods for error correction
US10372544B2 (en) Apparatus including refresh controller controlling refresh operation responsive to data error
CN106683707B (zh) 半导体器件
US20120106277A1 (en) Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method
KR20180001255A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20170083466A (ko) 메모리 장치
US11417382B2 (en) Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
JP5157388B2 (ja) 半導体記憶装置及び劣化セル列救済方法
KR102384769B1 (ko) 반도체 장치
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
US11783881B2 (en) Apparatuses, systems, and methods for direct refresh management commands
KR100857428B1 (ko) 반도체 메모리 장치의 워드 라인 선택회로 및 방법
KR20130072009A (ko) 반도체 메모리 장치 및 그 구동 방법
KR100847768B1 (ko) 반도체 메모리 소자의 리프레쉬 제어장치
JP2007273028A (ja) 半導体記憶装置
JP2015005314A (ja) 半導体装置
JP2014002803A (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant