JP2007273028A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2007273028A JP2007273028A JP2006099182A JP2006099182A JP2007273028A JP 2007273028 A JP2007273028 A JP 2007273028A JP 2006099182 A JP2006099182 A JP 2006099182A JP 2006099182 A JP2006099182 A JP 2006099182A JP 2007273028 A JP2007273028 A JP 2007273028A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- test mode
- address signal
- cell arrays
- refresh operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【解決手段】内部のテストモードを設定することで、メモリセルアレイのリフレッシュ時の同時活性数をそのままで、DRAMのリフレッシュ動作時には、内部発生アドレス信号ではなく外部入力アドレス信号によって動作を行う。この構成により、大幅な回路追加が必要なく、複数メモリセルアレイに対してディスターブ検査時間を短縮できる。
【選択図】図2
Description
図1は、本発明の半導体記憶装置の概略構成を示すブロック図である。図1において、本発明の半導体記憶装置は、n個(nは2以上の整数)のメモリセルアレイ101〜10nと、n個のロウデコード回路111〜11nと、カラム制御回路13と、コマンド発生回路14と、自動内部アドレス発生回路15と、ロウプリデコード回路16とを備える。各メモリセルアレイ101〜10nは、メモリセル群11及びセンスアンプ回路12をそれぞれ含む。
図2は、本発明の第1の実施形態に係るロウプリデコード回路16の構成例を示す図である。第1の実施形態に係るロウプリデコード回路16は、従来のロウプリデコード回路56と比べて、テストモード信号36を入力して、テストモード信号36の反転信号と自動メモリセルリフレッシュ動作コマンド信号41との論理積を求める論理素子17を備えることが異なる。
T = Wt+10×n+Rt …(1)
これに対し、テストモードを持つ本第1の実施形態では、同時に2倍のメモリアレイを活性化させるため、検査時間T1は、下記の式(2)で表される。
T1 = Wt+10×n/2+Rt …(2)
よって、全メモリセルのライト時間Wt及び全メモリセルのリード時間Rtが無視できるほど小さい場合には、本発明のディスターブリフレッシュ検査が従来の検査時間の約1/2となる。
図3は、本発明の第2の実施形態に係るロウプリデコード回路16の構成例を示す図である。第2の実施形態に係るロウプリデコード回路16は、従来のロウプリデコード回路56と比べて、テストモード信号36を入力して、テストモード信号36とリード動作信号48との論理積を求める論理素子19、及び論理素子19の出力と自動メモリセルリフレッシュ動作コマンド信号41との論理和を求める論理素子20を備えることが異なる。
T2 = Wt+10×n/2+DRFt×n/2+Rt …(3)
よって、従来の検査シーケンスでの検査時間T(式(1)を参照)と比較すれば検査時間は短くなるが、第1の実施形態による検査シーケンスでの検査時間T1(式(2)を参照)と比較すると、DRFt×n/2の時間分だけ検査時間が長くなってしまう。
図4は、本発明の第3の実施形態に係るロウプリデコード回路16の構成例を示す図である。第3の実施形態に係るロウプリデコード回路16は、従来のロウプリデコード回路56と比べて、テストモード信号36を入力して、テストモード信号36と自動メモリセルリフレッシュ動作コマンド信号41との論理和を求める論理素子21を備えることが異なる。
12 センスアンプ回路
13 カラム制御回路
14 コマンド発生回路
15 自動内部アドレス発生回路
16 ロウプリデコード回路
17、19〜21 論理素子
18 セレクタ
101〜10n メモリセルアレイ
111〜11n ロウデコード回路
Claims (3)
- メモリセル群とセンスアンプ回路とから構成されるメモリセルアレイを複数備えた半導体記憶装置であって、
外部入力される前記メモリセル群の自動データリフレッシュ動作を選択するコマンドに応じて、前記メモリセルアレイを2つ以上同時に選択する手段と、
前記選択された2つ以上のメモリセルアレイの各々において、内部で自動的に発生されるアドレス信号に応じたワード線に繋がる前記メモリセル群のデータをリフレッシュする手段と、
前記自動データリフレッシュ動作時にテストモード信号が外部入力されると、ワード線を選択するアドレス信号を、内部で自動的に発生されるアドレス信号から外部入力されるアドレス信号に切り替える手段とを備える、半導体記憶装置。 - メモリセル群とセンスアンプ回路とから構成されるメモリセルアレイを複数備えた半導体記憶装置であって、
外部入力される前記メモリセル群の自動データリフレッシュ動作を選択するコマンドに応じて、前記メモリセルアレイを2つ以上同時に選択する手段と、
前記選択された2つ以上のメモリセルアレイの各々において、内部で自動的に発生されるアドレス信号に応じたワード線に繋がる前記メモリセル群のデータをリフレッシュする手段と、
リード動作時にテストモード信号が外部入力されると、前記自動データリフレッシュ動作時と同数の前記メモリセルアレイを同時に選択し、前記センスアンプ回路とデータ線とを切り離す手段を備える、半導体記憶装置。 - メモリセル群とセンスアンプ回路とから構成されるメモリセルアレイを複数備えた半導体記憶装置であって、
外部入力される前記メモリセル群の自動データリフレッシュ動作を選択するコマンドに応じて、前記メモリセルアレイを2つ以上同時に選択する手段と、
前記選択された2つ以上のメモリセルアレイの各々において、内部で自動的に発生されるアドレス信号に応じたワード線に繋がる前記メモリセル群のデータをリフレッシュする手段と、
外部入力されるアドレス信号に応じたワード線に繋がる前記メモリセルアレイを選択し、選択した前記メモリセルアレイをリフレッシュする手段と、
前記外部入力されるアドレス信号によるリフレッシュ動作時にテストモード信号が外部入力されると、前記自動データリフレッシュ動作時と同数の前記メモリセルアレイを選択する手段とを備える、半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006099182A JP2007273028A (ja) | 2006-03-31 | 2006-03-31 | 半導体記憶装置 |
US11/727,915 US7460426B2 (en) | 2006-03-31 | 2007-03-29 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006099182A JP2007273028A (ja) | 2006-03-31 | 2006-03-31 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007273028A true JP2007273028A (ja) | 2007-10-18 |
JP2007273028A5 JP2007273028A5 (ja) | 2009-04-09 |
Family
ID=38604713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006099182A Pending JP2007273028A (ja) | 2006-03-31 | 2006-03-31 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7460426B2 (ja) |
JP (1) | JP2007273028A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8112577B2 (en) * | 2007-10-08 | 2012-02-07 | Cisco Technology, Inc. | Concurrently communicating refresh and read/write commands with a memory device |
TWI360880B (en) * | 2008-06-10 | 2012-03-21 | Promos Technologies Inc | Leakage test method for dynamic random access memo |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000357398A (ja) * | 1999-05-04 | 2000-12-26 | Samsung Electronics Co Ltd | 外部アドレスにより自動リフレッシュ動作が行えるテストモードを有する同期式dram及び自動リフレッシュ方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3199862B2 (ja) | 1992-08-12 | 2001-08-20 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
KR0141432B1 (ko) | 1993-10-01 | 1998-07-15 | 기다오까 다까시 | 반도체 기억장치 |
JP3238806B2 (ja) | 1993-10-01 | 2001-12-17 | 三菱電機株式会社 | 半導体記憶装置 |
US6392948B1 (en) * | 1996-08-29 | 2002-05-21 | Micron Technology, Inc. | Semiconductor device with self refresh test mode |
US5995429A (en) | 1997-05-30 | 1999-11-30 | Fujitsu Limited | Semiconductor memory device capable of multiple word-line selection and method of testing same |
JP2001243766A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | 半導体記憶装置 |
US6262928B1 (en) | 2000-09-13 | 2001-07-17 | Silicon Access Networks, Inc. | Parallel test circuit and method for wide input/output DRAM |
JP4078119B2 (ja) * | 2002-04-15 | 2008-04-23 | 富士通株式会社 | 半導体メモリ |
DE10245713B4 (de) | 2002-10-01 | 2004-10-28 | Infineon Technologies Ag | Testsystem und Verfahren zum Testen von Speicherschaltungen |
KR100564633B1 (ko) * | 2004-09-25 | 2006-03-28 | 삼성전자주식회사 | 향상된 동작 성능을 가지는 반도체 메모리 장치 및 이에대한 액세스 제어 방법 |
-
2006
- 2006-03-31 JP JP2006099182A patent/JP2007273028A/ja active Pending
-
2007
- 2007-03-29 US US11/727,915 patent/US7460426B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000357398A (ja) * | 1999-05-04 | 2000-12-26 | Samsung Electronics Co Ltd | 外部アドレスにより自動リフレッシュ動作が行えるテストモードを有する同期式dram及び自動リフレッシュ方法 |
Also Published As
Publication number | Publication date |
---|---|
US7460426B2 (en) | 2008-12-02 |
US20070242545A1 (en) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9418724B2 (en) | Memory and memory system including the same | |
KR101343557B1 (ko) | 반도체 장치 및 그 테스트 방법 | |
JP2008065971A (ja) | 半導体メモリおよびメモリシステム | |
JPH08279287A (ja) | ダイナミック型半導体メモリおよびそのテスト方法 | |
KR100799945B1 (ko) | 반도체 기억 장치 및 반도체 기억 장치의 워드선 다중선택 시험 방법 | |
JP2006294216A (ja) | 半導体記憶装置 | |
US8780652B2 (en) | Signal tracking in write operations of memory cells | |
US20140226423A1 (en) | Device | |
US6631092B2 (en) | Semiconductor memory device capable of imposing large stress on transistor | |
JP2009134840A (ja) | 半導体記憶装置 | |
KR20130081472A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 리프레쉬 방법 | |
US7145820B2 (en) | Semiconductor memory device for reducing chip area | |
KR100405582B1 (ko) | 동기형 반도체 기억 장치 | |
KR100368105B1 (ko) | 반도체메모리장치 | |
KR100924331B1 (ko) | 반도체 메모리 소자의 센스앰프 전원 공급 회로 | |
JP2007273028A (ja) | 半導体記憶装置 | |
US6651022B2 (en) | Semiconductor device capable of test mode operation | |
JPH0628893A (ja) | 半導体記憶装置 | |
JP2004071119A (ja) | 半導体記憶装置 | |
US20080080284A1 (en) | Method and apparatus for refreshing memory cells of a memory | |
US6415399B1 (en) | Semiconductor memory device requiring performance of plurality of tests for each of plurality of memory circuits and method for testing the same | |
JP2001344995A (ja) | 半導体記憶装置およびその検査方法 | |
KR20200132035A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 | |
US20050276131A1 (en) | Semiconductor memory device and burn-in test method therefor | |
JP2007250060A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120305 |