JP2006294216A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2006294216A JP2006294216A JP2006036729A JP2006036729A JP2006294216A JP 2006294216 A JP2006294216 A JP 2006294216A JP 2006036729 A JP2006036729 A JP 2006036729A JP 2006036729 A JP2006036729 A JP 2006036729A JP 2006294216 A JP2006294216 A JP 2006294216A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- circuit
- word line
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【課題】完全ヒドゥンリフレッシュ機能を有し、消費電力が小さな半導体記憶装置を提供する。
【解決手段】この完全ヒドゥンリフレッシュ機能付DRAMでは、アクティブモード時にデータのリフレッシュを行なう場合は、対応の上位アドレスが指定されている期間において、ウェイW0を選択する信号RX0−1を1サイクルごとに「H」レベルにした後に「L」レベルにリセットし、スタンバイモード時にデータのリフレッシュを行なう場合は、対応の上位アドレスが指定されている期間中、信号RX0−1を「H」レベルに維持して「L」レベルにリセットしない。したがって、スタンバイ電流が小さくて済む。
【選択図】図13
【解決手段】この完全ヒドゥンリフレッシュ機能付DRAMでは、アクティブモード時にデータのリフレッシュを行なう場合は、対応の上位アドレスが指定されている期間において、ウェイW0を選択する信号RX0−1を1サイクルごとに「H」レベルにした後に「L」レベルにリセットし、スタンバイモード時にデータのリフレッシュを行なう場合は、対応の上位アドレスが指定されている期間中、信号RX0−1を「H」レベルに維持して「L」レベルにリセットしない。したがって、スタンバイ電流が小さくて済む。
【選択図】図13
Description
この発明は半導体記憶装置に関し、特に、外部から命令されることなくデータのリフレッシュを行なう完全ヒドゥンリフレッシュ機能を有する半導体記憶装置に関する。
携帯電話などの携帯端末においては、外部クロックの供給の必要のない非同期の汎用スタティック型半導体記憶装置(以下、SRAMと称する)が広く採用されている。SRAMはデータのリフレッシュを必要としないので、リフレッシュ中のメモリへのアクセスをリフレッシュサイクルが終了するまで待つような複雑なコントロールが不要である。このため、SRAMを用いればシステム構成の簡略化が可能であり、SRAMは携帯端末での使用に適していた。
しかし、近年では携帯端末の機能が大幅に向上してきており、携帯端末でも大容量のメモリが必要になってきている。SRAMのメモリセルサイズはダイナミック型半導体記憶装置(以下、DRAMと称する)のメモリセルサイズと比較して10倍程度あることから、大容量のSRAMを使用するとチップの価格が大幅に上昇し、その結果、携帯端末の価格が上昇してしまう。そこで、単位ビット当りのコストが低いDRAMをSRAMの代わりに携帯端末に使用する考えが生まれてきた。
しかし、DRAMを使用するためにはリフレッシュ動作を行うための複雑なメモリコントロールが必要となるので、今までSRAMを備えたシステムを設計してきた携帯端末メーカにとって、DRAMをSRAMの代替メモリとして採用することは容易ではない。そこで、メモリ自体はDRAMだが外部的にはSRAMとして動作する新しい半導体記憶装置の開発が各半導体メーカで盛んに行われ始めた。
この新しい半導体記憶装置は、内部のメモリセルはDRAMにおけるメモリセルと同じものを使用する。一方、この半導体記憶装置に入力される制御信号やアドレス信号などの外部インターフェースはSRAMと同じである。また、この新しい半導体記憶装置のリフレッシュ動作は、従来のDRAMのリフレッシュ動作またはセルフリフレッシュ動作のように外部からの信号により制御されるものではなく、半導体記憶装置内部のリフレッシュ回路から周期的に出力されるリフレッシュ指令信号/REFEに基づいて行われる(たとえば特許文献1参照)。この新しい半導体記憶装置を、その機能に基づき、完全ヒドゥンリフレッシュ機能付DRAMと称する。この完全ヒドゥンリフレッシュ機能付DRAMの開発により、携帯端末の高機能化への対応が可能となっている。
また、セルフリフレッシュモード時に、各ウェイ(ワード線グループ)に上位アドレスを割当てるとともに各ウェイに属する各ワード線に下位アドレスを割当て、1つのウェイが選択されている期間中、そのウェイを選択するウェイ選択信号を活性化レベルに維持し非活性化レベルにリセットしないようにして、消費電力を低減化したDRAMもある(たとえば特許文献2参照)。
特開2002−352577号公報
特開平9−161477号公報
完全ヒドゥンリフレッシュ機能付DRAMは携帯端末で使用されるので、完全ヒドゥンリフレッシュ機能付DRAMでも消費電力の低減化を図ることが重要である。
しかし、完全ヒドゥンリフレッシュ機能付DRAMでは、アクティブモード時でもリフレッシュ指令信号/REFEに応答してデータのリフレッシュが行なわれ、アクティブモード時に読出/書込動作とリフレッシュ動作が共存するので、ウェイ選択信号を活性化レベルに固定することはできなかった。また、アクティブモードとの整合性をとるため、スタンバイモードでも下位アドレスが変更されるごとにウェイ選択信号を非活性化レベルにリセットしていた。このため、消費電流が大きかった。
それゆえに、この発明の主たる目的は、完全ヒドゥンリフレッシュ機能を有し、消費電力が小さな半導体記憶装置を提供することである。
この発明に係る半導体記憶装置は、外部から命令されることなくデータのリフレッシュを行なう完全ヒドゥンリフレッシュ機能を有する半導体記憶装置であって、複数行複数列に配置された複数のメモリセルと、それぞれ複数行に対応して設けられた複数のワード線と、それぞれ複数列に対応して設けられた複数のビット線対とを含み、複数のワード線は複数のワード線グループに分割されたメモリセルアレイと、予め定められた第1の周期を有するクロック信号を出力する発振器と、クロック信号に同期して動作し、複数のワード線グループを第1の周期の複数倍の第2の周期で順次選択し、データの読出/書込を実行することが可能なアクティブモード時には、選択したワード線グループを示すグループ選択信号を第1の周期で活性化レベルにした後に非活性化レベルにリセットし、データを保持するスタンバイモード時には、グループ選択信号を第2の周期で活性化レベルにした後に非活性化レベルにリセットするグループ選択回路と、グループ選択回路によって選択されているワード線グループに属する複数のワード線を第1の周期で順次選択し、選択したワード線を示すワード線選択信号を第1の周期で活性化レベルにした後に非活性化レベルにリセットするワード線選択回路と、各ワード線に対応して設けられ、対応のグループ選択信号と対応のワード線選択信号との両方が活性化レベルにされている場合に対応のワード線を選択レベルにするワードドライバと、ワードドライバによって選択レベルにされたワード線に対応する各メモリセルのデータのリフレッシュを行なうリフレッシュ実行回路とを備えたものである。
したがって、スタンバイモード時に1つのワード線グループを選択している期間中、グループ選択信号を活性化レベルに維持して非活性化レベルにリセットしないので、ワード線を選択するごとにグループ選択信号を非活性化レベルにリセットしていた従来に比べ、消費電力が小さくて済む。
また、この発明に係る他の半導体記憶装置は、外部から命令されることなくデータのリフレッシュを行なう完全ヒドゥンリフレッシュ機能を有する半導体記憶装置であって、複数のメモリブロックに分割され、各メモリブロックは、複数行複数列に配置された複数のメモリセルと、それぞれ複数行に対応して設けられた複数のワード線と、それぞれ複数列に対応して設けられた複数のビット線対とを含むメモリセルアレイと、予め定められた第1の周期を有するクロック信号を出力する発振器と、クロック信号に同期して動作し、複数のワード線を第1の周期の複数倍の第2の周期で順次選択し、データの読出/書込を実行することが可能なアクティブモード時には、選択したワード線を示すワード線選択信号を第1の周期で活性化レベルにした後に非活性化レベルにリセットし、データを保持するスタンバイモード時には、ワード線選択信号を第2の周期で活性化レベルにした後に非活性化レベルにリセットするワード線選択回路と、複数のメモリブロックを第1の周期で順次選択し、選択したメモリブロックを示すブロック選択信号を第1の周期で活性化レベルにした後に非活性化レベルにリセットするブロック選択回路と、各ワード線に対応して設けられ、対応のワード線選択信号と対応のブロック選択信号との両方が活性化レベルにされている場合に対応のワード線を選択レベルにするワードドライバと、ワードドライバによって選択レベルにされたワード線に対応する各メモリセルのデータのリフレッシュを行なうリフレッシュ実行回路とを備えたものである。
したがって、スタンバイモード時に1つのワード線を選択している期間中、ワード線選択信号を活性化レベルに維持して非活性化レベルにリセットしないので、メモリブロックを選択するごとにワード線選択信号を非活性化レベルにリセットしていた従来に比べ、消費電力が小さくて済む。
また、この発明のさらに他の半導体記憶装置は、外部から命令されることなくデータのリフレッシュを行なう完全ヒドゥンリフレッシュ機能を有する半導体記憶装置であって、複数のメモリブロックに分割され、各メモリブロックは、複数行複数列に配置された複数のメモリセルと、それぞれ複数行に対応して設けられた複数のワード線と、それぞれ複数列に対応して設けられた複数のビット線対とを含むメモリセルアレイと、複数のメモリブロックの各間に設けられ、隣接するメモリブロックの選択レベルにされたワード線に対応する各メモリセルのデータのリフレッシュを行なうリフレッシュ実行回路と、予め定められた第1の周期を有するクロック信号を出力する発振器と、クロック信号に同期して動作し、複数のメモリブロックを第1の周期の複数倍の第2の周期で順次選択し、データの読出/書込を実行することが可能なアクティブモード時には、選択したメモリブロックを示すブロック選択信号を第1の周期で活性化レベルにした後に非活性化レベルにリセットし、データを保持するスタンバイモード時には、ブロック選択信号を第2の周期で活性化レベルにした後に非活性化レベルにリセットするブロック選択回路と、ブロック選択回路によって選択されているメモリブロックに属する複数のワード線を第1の周期で順次選択し、選択したワード線を示すワード線選択信号を第1の周期で活性化レベルにした後に非活性化レベルにリセットするワード線選択回路と、各メモリブロックに対応して設けられ、対応のブロック選択信号が活性化レベルにされている期間に、対応のメモリブロックと対応のリフレッシュ実行回路とを接続するとともに該リフレッシュ実行回路と他のメモリブロックとを切離す接続回路と、各ワード線に対応して設けられ、対応のブロック選択信号と対応のワード線選択信号との両方が活性化レベルにされている場合に対応のワード線を選択レベルにするワードドライバとを備えたものである。
したがって、スタンバイモード時に1つのメモリブロックを選択している期間中、ブロック選択信号を活性化レベルに維持して非活性化レベルにリセットしないので、ワード線を選択するごとにブロック選択信号を非活性化レベルにリセットしていた従来に比べ、消費電力が小さくて済む。
以上のように、この発明によれば、完全ヒドゥンリフレッシュ機能を有する半導体記憶装置の消費電力の低減化を図ることができる。
[実施の形態1]
図1は、この発明の実施の形態1による完全ヒドゥンリフレッシュ機能付DRAMの全体構成を示すブロック図である。図1において、この完全ヒドゥンリフレッシュ機能付DRAMは、チップイネーブル信号/CE、アウトプットイネーブル信号/OE、ライトイネーブル信号/WEおよび制御信号/LB,/UBを受ける制御信号入力端子群1と、列アドレス信号A0〜Ai(iは0以上の整数である)が入力される列アドレス入力端子群2と、行アドレス信号Ai+1〜Aj(jは自然数である)が入力される行アドレス入力端子群3と、下位データ信号DQ0〜DQ7が入出力される下位データ入出力端子群4と、上位データ信号DQ8〜DQ15が入出力される上位データ入出力端子群5と、電源電位VCCが与えられる電源端子6と、接地電位GNDが与えられる接地端子7とを含む。
図1は、この発明の実施の形態1による完全ヒドゥンリフレッシュ機能付DRAMの全体構成を示すブロック図である。図1において、この完全ヒドゥンリフレッシュ機能付DRAMは、チップイネーブル信号/CE、アウトプットイネーブル信号/OE、ライトイネーブル信号/WEおよび制御信号/LB,/UBを受ける制御信号入力端子群1と、列アドレス信号A0〜Ai(iは0以上の整数である)が入力される列アドレス入力端子群2と、行アドレス信号Ai+1〜Aj(jは自然数である)が入力される行アドレス入力端子群3と、下位データ信号DQ0〜DQ7が入出力される下位データ入出力端子群4と、上位データ信号DQ8〜DQ15が入出力される上位データ入出力端子群5と、電源電位VCCが与えられる電源端子6と、接地電位GNDが与えられる接地端子7とを含む。
チップイネーブル信号/CEは、完全ヒドゥンリフレッシュ機能付DRAMをアクティブモードに設定する信号である。アウトプットイネーブル信号/OEは、完全ヒドゥンリフレッシュ機能付DRAMを読出モードに設定するとともに出力バッファを活性化させる信号である。ライトイネーブル信号/WEは、完全ヒドゥンリフレッシュ機能付DRAMを書込モードに設定する信号である。制御信号/LBは、下位データ信号DQ0〜DQ7の入出力を行うことを選択する信号である。制御信号/UBは、上位データ信号DQ8〜DQ15の入出力を行うことを選択する信号である。
完全ヒドゥンリフレッシュ機能付DRAMはさらに、外部から制御信号入力端子群1を介して与えられた制御信号/CE,/OE,…に従って種々の内部制御信号を生成し、完全ヒドゥンリフレッシュ機能付DRAMを書込モード、読出モード、リフレッシュモードといった所定の動作モードに設定する制御回路10と、外部から列アドレス入力端子群2を介して与えられた列アドレス信号A0〜Aiを内部に伝達する列アドレスバッファ11と、外部から行アドレス入力端子群3を介して与えられた行アドレス信号Ai+1〜Ajを内部に伝達する行アドレスバッファ12とを含む。
完全ヒドゥンリフレッシュ機能付DRAMはさらに、列アドレスバッファ11から与えられた列アドレス信号A0〜Aiに従って列アドレスを指定する列デコーダ13と、行アドレスバッファ12から与えられた行アドレス信号Ai+1〜Ajに従って行アドレスを指定するとともに、制御回路10からのリフレッシュ指令信号/REFEに応答して内部行アドレス信号を生成し、生成した内部行アドレス信号に従って行アドレスを指定する行デコーダ14と、行列状に配置された複数のメモリセルを含むメモリセルアレイ15と、メモリセルのデータのリフレッシュ、メモリセルへのデータの書込、およびメモリセルのデータの読出を行なうセンスアンプ+入出力制御回路16とを含む。メモリセルアレイ15とセンスアンプ+入出力制御回路16は、メモリマット17を構成する。
完全ヒドゥンリフレッシュ機能付DRAMはさらに、下位データ入出力端子群4を介して与えられた下位の書込データ信号D0〜D7をセンスアンプ+入出力制御回路16に伝達する下位入力バッファ18と、センスアンプ+入出力制御回路16から与えられた下位の読出データ信号Q0〜Q7を下位データ入出力端子群4に出力する下位出力バッファ19と、上位データ入出力端子群5を介して与えられた上位の書込データ信号D8〜D15をセンスアンプ+入出力制御回路16に伝達する上位入力バッファ20と、センスアンプ+入出力制御回路16から与えられた上位の読出データ信号Q8〜Q15を上位データ入出力端子群5に出力する上位出力バッファ21とを含む。センスアンプ+入出力制御回路16とバッファ18〜21は、グローバル信号入出力線対群GIOで接続されている。
図2は、図1に示した行デコーダ14およびメモリマット17のレイアウトを示す図である。図2を参照して、この完全ヒドゥンリフレッシュ機能付DRAMでは、いわゆる交互シェアードセンスアンプ方式が採用されている。すなわち、メモリセルアレイ15は複数のメモリブロックBK1〜BKm(mは2以上の整数である)に分割され、センスアンプ+入出力制御回路16が複数のセンスアンプ帯SA0〜SAmに分散配置され、センスアンプ帯SA0〜SAmの間にそれぞれメモリブロックBK1〜BKmが配置される。
センスアンプ帯SA0には、隣接するメモリブロックBK1のたとえば偶数列に対応して複数のセンスアンプ22が設けられる。センスアンプ帯SA1には、隣接するメモリブロックBK1とBK2のたとえば奇数列に対応して複数のセンスアンプ22が設けられる。センスアンプ帯SA1のセンスアンプ22はメモリブロックBK1とBK2で共用される。センスアンプ帯SA1のセンスアンプ22がメモリブロックBK1とBK2のどちら側で使用されるかは、行デコーダ14から入力される信号BLIL1,BLIR1で決定される。他のセンスアンプ帯SA2〜SAmも同様である。
また、行デコーダ14は、複数のワードドライバ群WD1〜WDmを含む。ワードドライバ群WD1〜WDmは、それぞれメモリブロックBK1〜BKmに対応して設けられる。ワードドライバ群WD1は、信号群Xおよび信号RX0−1,RX1−1に応答して、メモリブロックBK1のうちのいずれかの行を選択する。信号BLIL1,BLIR1、信号群X、信号RX0−1,RX1−1は、行アドレス信号Ai+1〜Ajなどに基づいて、行デコーダ14内で生成された信号である。他のワードドライバ群WD2〜WDmも同様である。
図3は、図2に示したメモリブロックBK1およびその周辺の構成を示す一部省略した回路ブロック図である。図3を参照して、メモリブロックBK1は、複数行複数列に配置された複数のメモリセルMCと、それぞれ複数行に対応して設けられた複数のワード線WLと、それぞれ複数列に対応して設けられた複数のビット線対BLPとを含む。メモリセルMCは、アクセス用のMOSトランジスタQと情報記憶用のキャパシタCとを含む。ワード線WLは、ワードドライバ群WD1の出力を伝達し、選択された行のメモリセルMCを活性化させる。ビット線対BLPは、互いに相補な信号が伝達されるビット線BL,/BLを含み、選択されたメモリセルMCとデータ信号の入出力を行なう。
メモリブロックBK1の奇数列のビット線対BLPは、転送ゲート31を介してセンスアンプ22に接続され、さらに転送ゲート34を介してメモリブロックBK2の奇数列のビット線対BLPに接続される。転送ゲート31は、それぞれビット線BL,/BLとセンスアンプ22の入出力ノードN1,N2との間に接続されるNチャネルMOSトランジスタ32,33を含む。NチャネルMOSトランジスタ32,33のゲートは、ともに信号BLIL1を受ける。転送ゲート34は、それぞれビット線BL,/BLとセンスアンプ22の入出力ノードN1,N2との間に接続されるNチャネルMOSトランジスタ35,36を含む。NチャネルMOSトランジスタ35,36のゲートは、ともに信号BLIR1を受ける。転送ゲート31,34はメモリブロックBK1とBK2のうち、選択された方のメモリブロック(たとえばBK1)とセンスアンプ22を接続し、他方のメモリブロック(この場合はBK2)とセンスアンプ22を遮断する。
センスアンプ22は、それぞれ入出力ノードN1,N2とノードN3の間に接続されたNチャネルMOSトランジスタ23,24と、それぞれ入出力ノードN1,N2とノードN4の間に接続されたPチャネルMOSトランジスタ26,27とを含む。MOSトランジスタ23,26のゲートはともに入出力ノードN2に接続され、MOSトランジスタ24,27のゲートはともに入出力ノードN1に接続される。また、センスアンプ22は、ノードN3と接地電位GNDのノードとの間に接続されたNチャネルMOSトランジスタ25と、ノードN4と電源電位VCCのノードとの間に接続されたPチャネルMOSトランジスタ28とを含む。MOSトランジスタ25,28のゲートは、それぞれセンスアンプ活性化信号SANE,SAPEを受ける。センスアンプ22は、メモリセルMCが活性化された後にビット線BL,/BL間に現れる微小電位差を電源電圧VCCに増幅する。
また、転送ゲート31と34の間に、メモリセルMCが活性化される前にビット線BL,/BLをビット線プリチャージ電位VCC/2にイコライズするためのビット線イコライズ回路40が設けられる。ビット線イコライズ回路40は、それぞれセンスアンプ22の入出力ノードN1,N2とノードN5の間に接続されたNチャネルMOSトランジスタ41,42と、入出力ノードN1とN2の間に接続されたNチャネルMOSトランジスタ43とを含む。MOSトランジスタ41〜43のゲートはビット線イコライズ信号BLEQを受ける。ノードN5にはビット線プリチャージ電位VCC/2が与えられる。
また、この完全ヒドゥンリフレッシュ機能付DRAMでは、2ウェイ方式が採用されている。メモリブロックBK1の複数のワード線WLは、2つのウェイW0,W1に分割される。ウェイW0は奇数行のワード線WLを含み、ウェイW1は偶数行のワード線WLを含む。メモリブロックBK1のウェイW0,W1にそれぞれ信号RX0−1,RX1−1が割当てられ、各ウェイW0,W1に属する各ワード線WLに信号群Xが割当てられている。メモリブロックBK1の各ワード線WLは、信号RX0−1,RX1−1と信号群Xで特定される。
この2ウェイ方式を構成するため、ワードドライバ群WD1は、メモリブロックBK1の各奇数行に対応して設けられたワードドライバ(ANDゲート)50と、各偶数行に対応して設けられたワードドライバ(ANDゲート)51と、各隣接するワードドライバ50と51に対応して設けられたワードドライバ(ANDゲート)52とを含む。ワードドライバ52は、信号群X1を受ける。ワードドライバ50は、ワードドライバ52の出力と信号RX0−1を受ける。ワードドライバ51は、ワードドライバ52の出力と信号RX1−1を受ける。ワードドライバ50,51の出力は、それぞれ対応のワード線WLに与えられる。たとえば信号群X1がすべて活性化レベルの「H」レベル(昇圧電位Vpp)となり、かつウェイW0を選択する信号RX0−1が活性化レベルの「H」レベル(昇圧電位Vpp)になったとき、第1番目のワード線WL1が選択レベルの「H」レベル(昇圧電位Vpp)にされる。他のメモリブロックBK2〜BKmも同様である。なお、ワードドライバ50〜52はCMOSトランジスタで構成されていてもよいし、NチャネルMOSトランジスタで構成されていてもよい。また、ワードドライバ50〜52は、昇圧電位Vppと接地電位GNDとで駆動される。
次に、図1〜図3で示した完全ヒドゥンリフレッシュ機能付DRAMの動作を簡単に説明する。書込モードにおいては、列デコーダ13によって列アドレス信号A0〜Aiに応じた列のビット線対BLPが選択され、選択されたビット線対BLPはセンスアンプ+入出力制御回路16およびグローバル信号入出力線対群GIOを介して入力バッファ18,20に接続される。入力バッファ18,20は、信号/WEに応答して、データ入出力端子群4,5からの書込データ信号をグローバル信号入出力線対群GIOを介して選択されたビット線対BLPに与える。書込データはビット線BL,/BL間の電位差として与えられる。次いで、行デコーダ14が、行アドレス信号Ai+1〜Ajに応じた行のワード線WLを所定時間だけ選択レベルの「H」レベルに立上げ、その行のメモリセルMCのMOSトランジスタQを導通させる。選択されたメモリセルMCのキャパシタCには、ビット線BLまたは/BLの電位に応じた量の電荷が蓄えられる。
メモリセルMCのキャパシタCの電荷は徐々に流出するのでデータのリフレッシュが行なわれる。行デコーダ14内で生成された内部行アドレス信号がたとえばメモリブロックBK1内のあるワード線WLを指定するものである場合は、図3において、信号BLIR1,BLEQが「H」レベルから「L」レベルに立下がり、転送ゲート34のMOSトランジスタ35,36とビット線イコライズ回路40のMOSトランジスタ41〜43が非導通になる。行デコーダ14は、その内部アドレス信号に応じた行のワード線WLを「H」レベルに立上げる。ビット線BL,/BLの電位は、活性化されたメモリセルMCのキャパシタCの電荷量に応じて微小量だけ変化する。
次いで、センスアンプ活性化信号SANEが「H」レベルに立上げられ、センスアンプ活性化信号SAPEが「L」レベルに立下げられてセンスアンプ22が活性化される。ビット線BLの電位がビット線/BLの電位よりも微小量だけ高いとき、MOSトランジスタ24,26の抵抗値がMOSトランジスタ23,27の抵抗値よりも低くなって、ビット線BLの電位が「H」レベルまで引上げられ、ビット線/BLの電位が「L」レベルまで引下げられる。逆に、ビット線/BLの電位がビット線BLの電位よりも微小量だけ高いとき、MOSトランジスタ23,27の抵抗値がMOSトランジスタ24,26の抵抗値よりも小さくなって、ビット線/BLの電位が「H」レベルまで引上げられ、ビット線BLの電位が「L」レベルまで引下げられる。ワード線WLが非選択レベルの「L」レベルに立下げられ、信号BLIR1,BLEQ,SANE,SAPEがリセットされて、そのワード線WLについてのデータのリフレッシュ(再書込み)が終了する。このようなサイクルがメモリブロックBK1の各ワード線WLについて行なわれ、次いでメモリブロックBK2の各ワード線WLについて行なわれて行く。
読出モードにおいては、行デコーダ14によって選択された行のメモリセルMCのデータがリフレッシュモード時と同様にしてビット線対BLPに読出され、列デコーダ13によって選択された列のビット線対BLPのデータがグローバル信号入出力線対群GIOを介して出力バッファ19,21に与えられる。出力バッファ19,21は、信号/OEに応答して、読出データQをデータ入出力端子群4,5に出力する。
次に、この完全ヒドゥンリフレッシュ機能付DRAMの特徴となるリフレッシュ方法について詳細に説明する。図4は、制御回路10に含まれ、リフレッシュ指令信号/REFEを出力するリフレッシュ指令回路55の構成を示す回路ブロック図である。図4を参照して、リフレッシュ指令回路55は、指令信号活性化回路56、判定回路57、NANDゲート58,61、インバータ59、遅延回路60,66、フリップフロップ62、およびバッファ65を含む。
指令信号活性化回路56は、リフレッシュ指令信号/REFEを活性化させるためにリフレッシュフラッグ信号Refflagを周期的に活性化レベルの「H」レベルにする。判定回路57は、リフレッシュ指令信号/REFEを出力するか否かを判定し、出力する場合は判定信号Refwinを活性化レベルの「H」レベルにし、出力しない場合は判定信号Refwinを非活性化レベルの「L」レベルにする。
NANDゲート58は、リフレッシュフラッグ信号Refflagと判定信号Refwinとを受け、それらの論理積信号の反転信号/REFSFを出力する。信号/REFSFは、リフレッシュフラッグ信号Refflagと判定信号Refwinがともに「H」レベルになった場合に活性化レベルの「L」レベルになる。インバータ59は、NANDゲート58の出力信号/REFSFの反転信号φA1を出力する。遅延回路60は、信号/REFSFを一定時間だけ遅延させる。NANDゲート61は、インバータ59の出力信号φA1と遅延回路60の出力信号とを受け、それらの論理積信号の反転信号/REFSを出力する。信号/REFSは、信号/REFSFが「H」レベルから「L」レベルに立ち下げられたことに応じて、遅延回路60の遅延時間だけ「L」レベルにされる。
フリップフロップ62は、NANDゲート63,64で構成される。NANDゲート63は、信号/REFSとNANDゲート64の出力信号φA3とを受け、それらの論理積信号の反転信号φA2を出力する。NANDゲート65は、NANDゲート64の出力信号φA2と遅延回路66の出力信号φA4とを受け、それらの論理積信号の反転信号φA3を出力する。フリップフロップ62は、信号/REFSの立下りエッジに応答してセットされ、信号φA4の立下りエッジに応答してリセットされる。フリップフロップ62がセットされると信号φA3が「L」レベルになり、フリップフロップ62がリセットされると信号φA3が「H」レベルになる。バッファ65は、信号φA3をバッファリングしてリフレッシュ指令信号/REFEとして出力する。遅延回路66は、リフレッシュ指令信号/REFEを一定時間だけ遅延させた信号φA4を出力する。
図5は、図4の指令信号活性化回路56の構成を示す回路ブロック図である。図5を参照して、指令信号活性化回路56は、タイマ回路71、フリップフロップ72、NANDゲート75、インバータ76,77、および遅延回路78を含む。タイマ回路71は、リング発振器を含み、所定の周期で活性化レベルの「L」レベルにされるサイクル信号/Refcycを出力する。インバータ77は、リフレッシュ指令信号/REFEの反転信号を出力する。遅延回路78は、インバータ77の出力信号を所定時間だけ遅延させた信号φA13を出力する。NANDゲート75は、リフレッシュ指令信号/REFEと遅延回路78の出力信号φA13とを受け、それらの論理積信号の反転信号φA12を出力する。信号φA12は、信号/REFEが「L」レベルから「H」レベルに立ち上げられたことに応じて、遅延回路78の遅延時間だけ「L」レベルにされる。
フリップフロップ72は、NANDゲート73,74で構成される。NANDゲート73は、サイクル信号/RefcycとNANDゲート74の出力信号φA11とを受け、それらの論理積信号の反転信号φA10を出力する。NANDゲート74は、NANDゲート73の出力信号φA10とNANDゲート75の出力信号φA12とを受け、それらの論理積信号の反転信号φA11を出力する。フリップフロップ72は、信号/Refcycの立下りエッジに応答してセットされ、信号φA12の立下りエッジに応答してリセットされる。フリップフロップ72がセットされると信号φA11が「L」レベルになり、フリップフロップ72がリセットされると信号φA11が「H」レベルになる。インバータ76は、フリップフロップ72の出力信号φA11の反転信号をリフレッシュフラッグ信号Refflagとして出力する。
図6は、図4の判定回路57の構成を示す回路ブロック図である。図6を参照して、判定回路57は、ANDゲート81,82、ORゲート83、インバータ84、および遅延回路85を含む。ANDゲート81は、内部リードイネーブル信号int/REと内部ライトイネーブル信号int/WEとを受け、それらの論理積信号φA20を出力する。なお、制御回路10は、外部から制御信号入力端子群1を介して与えられるアウトプットイネーブル信号/OEに応答して内部リードイネーブル信号int/REを生成し、外部から制御信号入力端子群1を介して与えられるライトイネーブル信号/WEに応答して内部ライトイネーブル信号int/WEを生成する。
インバータ84は、ANDゲート81の出力信号φA20の反転信号を出力する。遅延回路85は、インバータ84の出力信号を所定時間だけ遅延させた信号φA21を出力する。ANDゲート82は、ANDゲート81の出力信号φA20と遅延回路85の出力信号φA21とを受け、それらの論理積信号φA22を出力する。ORゲート83は、ANDゲート82の出力信号φA22と内部チップイネーブル信号int/CEとを受け、それらの論理和信号を判定信号Refwinとして出力する。なお、制御回路10は、外部から制御信号入力端子群1を7介して与えられるチップイネーブル信号/CEに応答して内部チップイネーブル信号int/CEを生成する。
次に、図4〜図6で示したリフレッシュ指令回路55の動作について説明する。まず、データの書込および読出が行なわれない場合すなわち内部リードイネーブル信号int/REと内部ライトイネーブル信号int/WEがともに「H」レベルに固定されている場合におけるリフレッシュ指令回路55の動作を図7を用いて説明する。
内部リードイネーブル信号int/REと内部ライトイネーブル信号int/WEがともに「H」レベルに固定されている場合は、図6のANDゲート82の出力信号φA22が「L」レベルに固定され、内部チップイネーブル信号int/CEすなわちチップイネーブル信号/CEが判定信号Refwinとなる。すなわち、チップイネーブル信号/CEが非活性化レベルの「H」レベルのとき、完全ヒドゥンリフレッシュ機能付DRAMはスタンバイモードに設定され、判定回路57はリフレッシュ動作を行うことが可能であり、リフレッシュ指令回路55がリフレッシュ指令信号/REFEを活性化レベルの「L」レベルにすることができると判定し、判定信号Refwinを活性化レベルの「H」レベルにする。
時刻t1において、タイマ回路71から出力されるサイクル信号/Refcycが「H」レベルから「L」レベルに立ち下げられると、フリップフロップ72がセットされてリフレッシュフラッグ信号Refflagが「L」レベルから「H」レベルに立ち上げられる。これに応じて図4のNANDゲート58は、「H」レベルにされた判定信号Refwinと「H」レベルにされたリフレッシュフラッグ信号Refflagとを受け、信号/REFSFを活性化レベルの「L」レベルにし、NANDゲート61は遅延回路60の遅延時間だけ信号/REFSを「L」レベルにする。
信号/REFSの立下りエッジに応答してフリップフロップ62がセットされ、リフレッシュ指令信号/REFEが活性化レベルの「L」レベルに立ち下げられる。遅延回路66の遅延時間の経過後にフリップフロップ62がリセットされ、リフレッシュ指令信号/REFEが「H」レベルに立ち上げられる。このようにして、リフレッシュ指令信号/REFEが時刻t1から所定時間だけ活性化レベルの「L」レベルにされる。
以上の動作により、時刻t1で指令信号活性化回路56から出力されたリフレッシュフラッグ信号Refflagが活性化されたとき、判定回路57はリフレッシュ動作を行うことができると判定して判定信号Refwinを活性化レベルの「H」レベルとしている。よって、完全ヒドゥンリフレッシュ機能付DRAMがスタンバイモードのときにリフレッシュ動作を行うことが可能となる。
リフレッシュ指令回路55から出力されるリフレッシュ指令信号/REFEは、遅延回路66で設定された一定時間経過後の時刻t2で非活性化される。このとき、図5のNANDゲート75の出力信号φA12は「L」レベルとなり、フリップフロップ72がリセットされてリフレッシュフラッグ信号Refflagが非活性化レベルの「L」レベルにされる。
次に時刻t2’において、チップイネーブル信号/CEが活性化レベルの「L」レベルに立ち下げられる。これにより、完全ヒドゥンリフレッシュ機能付DRAMはアクティブモードに設定され、判定回路57は、読出動作または書込動作が終了しないとリフレッシュ動作を実行することができないと判定し、判定信号Refwinを非活性化レベルの「L」レベルにする。
次に時刻t3において、一定周期で活性状態となるサイクル信号/Refcycが活性化レベルの「L」レベルにされると、図5のフリップフロップ72がセットされてリフレッシュフラッグ信号Refflagが活性化レベルの「H」レベルにされる。
しかしながら、判定回路57から出力される判定信号Refwinは非活性化レベルの「L」レベルであるため、NANDゲート61の出力信号/REFSは非活性化レベルの「H」レベルのまま変化しない。したがって、リフレッシュ指令信号/REFEは非活性レベルの「H」レベルのまま変化しない。
また、リフレッシュ指令信号/REFEが「H」レベルのまま変化しないので、図5のNANDゲート75の出力信号φA12は「H」レベルのまま変化せず、フリップフロップ72の出力信号φA11は「L」レベルのまま変化しない。その結果、リフレッシュフラッグ信号Refflagは時刻t3以降活性化レベルの「H」レベルとなる。
以上のように、チップイネーブル信号/CEが活性化レベルの「L」レベルの期間中は、判定回路57は読出動作または書込動作が終了しないとリフレッシュ動作を実行できないと判定する。また、判定回路57がリフレッシュ動作を実行しないと判定した期間中にリフレッシュフラッグ信号Refflagが活性化レベルの「H」レベルにされた場合、そのリフレッシュフラッグ信号Refflagは「H」レベルに維持される。
続いて時刻t4において、読出動作および書込動作を行なうことなく、チップイネーブル信号/CEが非活性化レベルの「H」レベルにされて完全ヒドゥンリフレッシュ機能付DRAMが再びスタンバイモードに設定された場合、判定回路57はリフレッシュ動作を実行できると判定し、判定信号Refwinを活性化レベルの「H」レベルに立ち上げる。
ここで、時刻t3以降リフレッシュフラッグ信号Refflagは活性状態となっているため、時刻t4において図4のNANDゲート61の出力信号/REFSは、遅延回路60で設定した一定時間だけ活性化レベルの「L」レベルとなる。これに応じてフリップフロップ62がセットされ、リフレッシュ指令信号/REFEは遅延回路66で設定された一定時間だけ活性化レベルの「L」レベルとなる。
時刻t4から遅延回路66で設定された一定時間が経過した時刻t5でリフレッシュ指令信号/REFEは非活性化され、リフレッシュ指令信号/REFEの非活性化に応答してリフレッシュフラッグ信号Refflagも非活性化される。
時刻t5以降においても、リフレッシュ指令回路55は、判定回路57がリフレッシュ動作を実行できると判断した期間中に、リフレッシュフラッグ信号Refflagが活性化したときに、リフレッシュフラッグ信号Refflagに応答してリフレッシュ指令信号/REFEを活性化する。
以上の動作により、チップイネーブル信号/CEが非活性化レベルの「H」レベルの場合、すなわち完全ヒドゥンリフレッシュ機能付DRAMがスタンバイモードの場合は、判定回路57はリフレッシュ動作を実行できると判定する。チップイネーブル信号/CEが活性化レベルの「L」レベルの場合、すなわち完全ヒドゥンリフレッシュ機能付DRAMがアクティブモードの場合は、判定回路57は読出動作または書込動作が終了するまでリフレッシュ動作を実行できないと判定する。
また、判定回路57がリフレッシュ動作を実行できないと判定した期間中において、タイマ回路71から出力されるサイクル信号/Refcycが活性化されたときは、リフレッシュフラッグ信号Refflagは活性状態のまま保持される。すなわち、リフレッシュ動作を待機した状態となる。その結果、判定回路57がリフレッシュ動作を実行できると判定したときに、即座にリフレッシュ動作を行うことが可能となる。
図8は、データの書込および/または読出が行なわれる場合、すなわち内部リードイネーブル信号int/REおよび/または内部ライトイネーブル信号int/WEが活性化レベルの「L」レベルにされる場合におけるリフレッシュ指令回路55の動作を示すタイムチャートである。
図8を参照して、時刻t1において、チップイネーブル信号/CEが活性化レベルの「L」レベルにされると、完全ヒドゥンリフレッシュ機能付DRAMはアクティブモードに設定される。時刻t1では、内部リードイネーブル信号int/REまたは内部ライトイネーブル信号int/WEは非活性化レベルの「H」レベルであるため、図6のANDゲート82の出力信号φA22は「L」レベルとなる。よって、ORゲート83から出力される判定信号Refwinは非活性化レベルの「L」レベルにされる。
続いて時刻t2において、内部リードイネーブル信号int/REまたは内部ライトイネーブル信号int/WEが活性化レベルの「L」レベルにされ、読出または書込動作が開始される。このとき、図6のANDゲート81の出力信号φA20は「L」レベルとなるので、ANDゲート82の出力信号φA22は「L」レベルとなる。よって、ORゲート83から出力される判定信号Refwinは非活性化レベルの「L」レベルに維持される。
続いて時刻t3において、内部リードイネーブル信号int/REまたは内部ライトイネーブル信号int/WEが非活性化レベルの「H」レベルに立ち上げられ、読出または書込動作が終了する。このとき、図6のANDゲート81の出力信号φA20は「H」レベルとなる。また、遅延回路85の出力信号φA21は、時刻t3以降一定時間△t中、「H」レベルに維持される。よって、ANDゲート82の出力信号φA22は、時刻t3から一定時間△t期間中「H」レベルとなる。よってORゲート83から出力される判定信号Refwinは、時刻t3以降一定時間△t中、活性化レベルの「H」レベルに維持される。以上の動作により、判定回路57は、読出動作または書込動作が終了後、一定時間△tにおいてリフレッシュ動作を実行することができると判定する。
時刻t3では、判定信号Refwinは活性化されるが、サイクル信号/Refcycはまだ非活性状態である。よって、指令信号活性化回路56から出力されるリフレッシュフラッグ信号Refflagも非活性状態である。よって、時刻t3でリフレッシュ指令回路55から出力されるリフレッシュ指令信号/REFEは非活性化レベルの「H」レベルのまま変化しない。
続いて時刻t4において、サイクル信号/Refcycが活性化レベルの「L」レベルに立ち下げられると、リフレッシュフラッグ信号Refflagは活性化レベルの「H」レベルに立ち上げられる。このとき判定信号Refwinは非活性化レベルの「L」レベルである。よって、リフレッシュ指令信号/REFEは、非活性化レベルの「H」レベルに維持される。また、時刻t4以降においてリフレッシュフラッグ信号Refflagは活性化レベルの「H」レベルに維持される。
続いて時刻t5において、再び読出または書込動作が開始され、時刻t6で読出または書込動作が終了したとき、時刻t6で判定信号Refwinは、時刻t4のときと同様に、時刻t6以降一定時間△tで活性状態となる。
このとき、リフレッシュフラッグ信号Refflagは、時刻t4以降活性状態を維持している。よって、図4のNANDゲート61の出力信号/REFSは、遅延回路60で設定された一定時間だけ活性化レベルの「L」レベルとなる。信号/REFSが「L」レベルに立ち下げられると、リフレッシュ指令信号/REFEは、時刻t6以降遅延回路66で設定された一定時間内で活性化レベルの「L」レベルとなる。よって、リフレッシュ動作が実行される。時刻t7でリフレッシュ指令信号/REFEが非活性化されると、これに応答してリフレッシュフラッグ信号Refflagも非活性化される。
なお、時刻t6〜t7のリフレッシュ中にもう一度内部リードイネーブル信号int/REまたは内部ライトイネーブル信号int/WEが活性化レベルの「L」レベルにされた場合は、時刻t6〜t7のリフレッシュの終了後に読出または書込動作が行なわれる。
以上の動作により、判定回路57は、アクティブモードにおいても読出動作または書込動作の終了後一定期間中にリフレッシュ動作を実施することができると判定する。よって、判定回路57がリフレッシュ動作を実施することができると判断したとき、リフレッシュフラッグ信号Refflagが活性状態であれば、リフレッシュ指令信号/REFEが活性化される。すなわち、この完全ヒドゥンリフレッシュ機能付DRAMは、書込動作または読出動作の終了後にリフレッシュ動作を行う。よって、完全ヒドゥンリフレッシュ機能付DRAMがアクティブモードの場合であっても、リフレッシュ動作と読出動作または書込動作とが同一タイミングで実施されない。また、チップイネーブル信号/CEが活性化レベルである期間が長時間に及ぶ場合でも、長時間リフレッシュ動作を実施しないことによるデータの破壊を防止することができる。また、書込動作または読出動作後に必ずリフレッシュ動作を実施するため、高速アクセスが可能である。
さらに、この完全ヒドゥンリフレッシュ機能付DRAMは、消費電力の低減化を図るため、スタンバイモード時にリフレッシュ動作を行なう場合はウェイ選択信号RX0−1,RX1−1,…の各々を1サイクル毎に「L」レベルにリセットしない。以下、この動作について詳細に説明する。
図9は、行デコーダ14のうちのデータのリフレッシュに関連する部分を示す回路ブロック図である。図9を参照して、行デコーダ14は、アドレス発生回路90、リフレッシュ開始トリガ発生回路91、リフレッシュアドレス変化検知回路92、ANDゲート93,100、フリップフロップ94、NANDゲート97、およびラッチ回路98,99を含む。
アドレス発生回路90は、図10に示すように、発振器101およびアドレスカウンタ102を含む。発振器101は、制御回路10から出力されるリフレッシュ指令信号/REFEが「L」レベルの場合に活性化され、所定周波数の内部クロック信号int/RASを出力する。アドレスカウンタ102は、直列接続された複数のフリップフロップFF0〜FFqを含み、発振器101から出力された内部クロック信号int/RASのパルス数をカウントする。フリップフロップFF0〜FFqの出力は、それぞれリフレッシュ用の行アドレス信号C0〜Cqとなる。行アドレス信号C0〜C6は信号群Xに対応し、行アドレス信号C7はウェイの選択に使用され、行アドレス信号C8〜CqはメモリブロックBKの選択に使用される。
リフレッシュ開始トリガ発生回路91は、通常時は「H」レベルを出力し、リフレッシュ指令信号/REFEが活性化レベルの「L」レベルにされたことに応じて、「L」レベルのパルスを出力する。リフレッシュアドレス変化検知回路92は、通常時は「H」レベルを出力し、アドレス信号C7すなわちアドレス発生回路90のフリップフロップFF7の出力が変化したことに応じて、「L」レベルのパルスを出力する。ANDゲート93は、リフレッシュ開始トリガ発生回路91の出力信号と、リフレッシュアドレス変化検知回路92の出力信号とを受け、それらの論理積信号/RATDを出力する。
フリップフロップ94は、2つのNANDゲート95,96を含む。フリップフロップ94は、信号/RATDの立下りエッジによってセットされ、アドレス発生回路90の発振器101から出力される内部クロック信号int/RASの立下りエッジによってリセットされる。NANDゲート97は、フリップフロップ94の出力信号と内部チップイネーブル信号int/CEとを受け、それらの論理積信号の反転信号/HOLDを出力する。
ラッチ回路98は、図11に示すように、トランスファーゲート111およびインバータ112〜114を含む。トランスファーゲート111は入力ノードN10と中間ノードN11の間に接続され、インバータ112は中間ノードN11と出力ノードN12の間に接続され、インバータ113は出力ノードN12と中間ノードN11の間に接続される。信号/HOLDは、トランスファーゲート111のNチャネルMOSトランジスタ側のゲート111aに直接入力されるとともに、インバータ114を介してトランスファーゲート111のPチャネルMOSトランジスタ側のゲート111bに入力される。したがって、信号/HOLDが「H」レベルから「L」レベルに立下がるときの入力レベルがインバータ112,113によってラッチされる。ラッチ回路99は、図12に示すように、ラッチ回路98にインバータ115を追加したものである。インバータ115は、インバータ112の出力ノードと出力ノードN12との間に接続される。ラッチ回路98には信号RXMが入力され、ラッチ回路99には信号φBL0−1が入力される。
ANDゲート100は、ラッチ回路98,99の出力信号Pre.RX,Pre.BS0−1を受ける。ANDゲート100の出力信号が信号RX0−1となる。信号RX0−1,RX1−1〜RX0−m,RX1−mの各々に対応してラッチ回路99およびANDゲート100が設けられる。
次に、図9〜図12で示した回路部分の動作について説明する。図13は、内部チップイネーブル信号int/CEが「H」レベルの場合すなわちスタンバイモードにおける行デコーダ14の動作を示すタイムチャートである。この場合、NANDゲート97は、フリップフロップ94の出力信号に対してインバータとして動作する。リフレッシュ指令信号/REFEが活性化レベルの「L」レベルに立ち下げられると、内部クロック信号int/RASがアドレス発生回路90の発振器101から出力され、アドレスカウンタ102のカウント動作が開始される。
また、リフレッシュ指令信号/REFEが「L」レベルにされたことに応じて、「L」レベルのパルス信号P1がリフレッシュ開始トリガ発生回路91から出力され、アドレス信号C7すなわちアドレス発生回路90のフリップフロップFF7の出力信号のレベルが変化したことに応じて「L」レベルのパルス信号P2,P3,…がリフレッシュアドレス変化検知回路92から出力される。パルス信号P1,P2,P3,…は、ANDゲート93を通過して信号/RATDとなる。
フリップフロップ94は、信号/RATDの「L」レベルへの立下りエッジによってセットされ、内部クロック信号int/RASの「L」レベルへの立下りエッジによってリセットされる。フリップフロップ94がセットされるとフリップフロップ94の出力信号が「L」レベルに立ち下げられ、フリップフロップ94がリセットされるとフリップフロップ94の出力信号が「H」レベルに立ち上げられる。ここでは、内部チップイネーブル信号int/CEが「H」レベルであるので、フリップフロップ94の出力信号の反転信号が信号/HOLDとなる。
信号φBL0−1,φBL1−1は、アドレス発生回路90のフリップフロップFF7〜FFqの出力C7〜Cqと内部クロック信号int/RASとに基づいて、行デコーダ14内で生成される信号である。信号φBL0−1は、メモリブロックBK1の一方のウェイW0が選択されたことを示す信号であり、メモリブロックBK1のウェイW0が選択されている期間において内部クロック信号int/RASの反転信号となる。信号φBL1−1は、メモリブロックBK1の他方のウェイW1が選択されたことを示す信号であり、メモリブロックBK1のウェイW1が選択されている期間において内部クロック信号int/RASの反転信号となる。
信号φBL0−1は、信号/HOLDが「H」レベルから「L」レベルに立下がるときにラッチ回路99にラッチされ、信号/HOLDが「L」レベルから「H」レベルに立上がるときにラッチ回路99のラッチが解除される。ラッチ回路99の出力が信号Pre.BS0−1となる。信号φBL1−1も同様にして信号Pre.BS1−1となる。これにより、信号φBL0−1,φBL1−1のうち内部クロック信号int/RASと同周期で振幅している部分が「H」レベルに平滑化される。
信号RXMは、内部クロック信号int/RASとほぼ同じタイミングで振幅する信号であり、制御回路10から出力される。信号RXMは、信号/HOLDが「H」レベルから「L」レベルに立下がるときにラッチ回路98にラッチされ、信号/HOLDが「L」レベルから「H」レベルに立上がるときにラッチ回路98のラッチが解除される。ラッチ回路98の出力が信号Pre.RXとなる。これにより、信号Pre.RXは、信号/HOLDの反転信号となる。信号Pre.RXとPre.BS0−1の論理積信号が信号RX0−1となり、信号Pre.RXとPre.BS1−1の論理積信号が信号RX1−1となる。この信号RX0−1,RX1−1によって図3のワードドライバ50,51が活性化される。
信号RX0−1によってウェイW0のワードドライバ50が活性化されている間にウェイW0に属するワード線WLが順次選択されてデータのリフレッシュが行なわれる。また、信号RX1−1によってウェイW1のワードドライバ51が活性化されている間にウェイW1に属するワード線WLが順次選択されてデータのリフレッシュが行なわれる。次いでブロックBK2が選択され同様の動作が行なわれる。
また、内部チップイネーブル信号int/CEが「L」レベルの場合すなわちアクティブモード時は、信号/HOLDが「H」レベルに固定され、ラッチ回路98,99のトランスファゲート111が導通する。したがって、信号RXMの反転信号が信号Pre.RXとなり、信号φBL0−1が信号Pre.BS0−1となる。よって、信号RX0−1,RX1−1は、それぞれ信号φBL0−1,φBL1−1となり、1サイクル毎に振幅する。
なお、スタンバイモードでは、リフレッシュ動作にリード動作やライト動作が割り込むことがなく、次サイクルで選択されべきアドレスを予測することができるので、リフレッシュサイクルが終わった後もウェイ選択信号RXをリセットせずに「H」レベルに維持しても問題ない。しかし、アクティブモードでは、リード動作やライト動作の間に割り込んでリフレッシュ動作を行なうので、リフレッシュサイクル後にどのアドレスが選択されるか予測することができない。したがって、リフレッシュサイクルの次サイクルで高速にアクセスするためには、リフレッシュサイクル毎にウェイ選択信号RXをリセットする必要がある。
この実施の形態1では、チップイネーブル信号/CEが「H」レベルの場合すなわちスタンバイモード時は、各ウェイW0,W1に上位アドレスが割当てられ各ウェイW0,W1に属する各ワード線WLに下位アドレスが割当てられ、あるメモリブロックBK(たとえばBK1)のあるウェイW(たとえばW0)のワード線WLが選択されている間は、信号RX(この場合RX0−1)がリセットされず活性化レベルの「H」レベル(昇圧電位Vpp)に維持される。したがって、1本のワード線WLが選択されるごとに信号RXが「H」レベルに立ち上げられた後に「L」レベルにリセットされていた従来に比べ、消費電力が低減化される。具体的には、n/2本のワード線WLが選択される間に1回だけ[最初に選択されるウェイW0ではk本(k<n/2)に1回だけ]、信号RXのリセットを行なえばよいので、従来に比べ信号RXをリセットするための電力が約2/nになる。通常、1メモリブロックBK当たりのワード線WLの数は256または512本であるので、消費電力は数百分の1になる。しかも、信号RXの振幅電圧Vppは電源電圧VCCよりも高いので、信号RXのリセット回数の低減化による消費電力低減化の効果は大きい。
また、チップイネーブル信号/CEが「L」レベルの場合すなわちアクティブモード時は、信号RXが1サイクル毎にリセットされるので、書込動作および読出動作を迅速に行なうことができる。
なお、この実施の形態1では、ウェイ数を2にしたが、ウェイ数を3以上にしても同じ効果が得られることは言うまでもない。
[実施の形態2]
図14は、この発明の実施の形態2による完全ヒドゥンリフレッシュ機能付DRAMの行デコーダ14およびメモリマット17のレイアウトを示す図、図15は図14の要部の拡大図である。
図14は、この発明の実施の形態2による完全ヒドゥンリフレッシュ機能付DRAMの行デコーダ14およびメモリマット17のレイアウトを示す図、図15は図14の要部の拡大図である。
図14および図15を参照して、この完全ヒドゥンリフレッシュ機能付DRAMでは、分割ワード線方式および2ウェイ方式が採用されている。各メモリブロックBK1〜BKmの各ワード線WLが複数のサブワード線SWLに分割され、各メモリブロックBK1〜BKmは複数のサブブロック120に分割され、各サブブロック120に対応してSD帯121が設けられる。
各サブブロック120の複数のサブワード線SWLは、2つのウェイW0,W1に分割される。ウェイW0は奇数行のサブワード線SWLを含み、ウェイW1は偶数行のサブワード線SWLを含む。ウェイW0,W1にそれぞれサブデコード信号SD0,SD1が割当てられ、各ウェイW0,W1に属する各サブワード線SWLに信号群Xが割当てられる。各サブブロック120の各サブワード線SWLは、信号SD0,SD1と信号群Xで特定される。
2ウェイ方式を構成するため、各SD帯は、対応のサブブロック120の各奇数行に対応して設けられたワードドライバ122と、対応のサブブロック120の各偶数行に対応して設けられたワードドライバ123とを含む。また、各ワードドライバ群WD1〜WDmは、対応のメモリブロックBK1〜BKmの各SD帯121の各隣接するワードドライバ122と123に対応して設けられたワードドライバ52を含む。ワードドライバ52は信号群Xを受ける。ワードドライバ122は、ワードドライバ52の出力と信号SD0を受ける。ワードドライバ123は、ワードドライバ52の出力と信号SD1を受ける。ワードドライバ122,123の出力はそれぞれ対応のサブワード線SWLに与えられる。ワードドライバ52,122,123の各々は、昇圧電位Vppと接地電位GNDとで駆動される。メインワード線MWLの選択レベル、サブワード線SWLの選択レベル、信号SD0,SD1の活性化レベル、信号群Xの活性化レベルの各々は、昇圧電位Vppである。
図16は、図14および図15で示した完全ヒドゥンリフレッシュ機能付DRAMのうち信号SDを生成する回路を示す回路ブロック図、図17はその動作を示すタイムチャートである。
図16および図17は、信号RXM,Pre.RX,RX0−1,RX1−1がそれぞれ信号SDM,Pre.SD,SD0,SD1に置換されているだけで、回路構成および動作は図9および図13と同じである。すなわち、チップイネーブル信号/CEが「H」レベルの場合は、ウェイW0,W1を選択する信号SD0,SD1は、各ウェイW0,W1に属するサブワード線SWLが選択されている間はリセットされない。また、チップイネーブル信号/CEが「L」レベルの場合は、ウェイW0,W1を選択する信号SD0,SD1は、1サイクル毎にリセットされる。他の構成および動作は実施の形態1と同じであるので、その説明は繰り返さない。
この実施の形態2でも、実施の形態1と同じ効果が得られる。
[実施の形態3]
図18は、この発明の実施の形態3による完全ヒドゥンリフレッシュ機能付DRAMの行デコーダ14およびメモリマット17のレイアウトを示す図、図19は図18に示したワードドライバ群WDの要部を示す回路図である。
[実施の形態3]
図18は、この発明の実施の形態3による完全ヒドゥンリフレッシュ機能付DRAMの行デコーダ14およびメモリマット17のレイアウトを示す図、図19は図18に示したワードドライバ群WDの要部を示す回路図である。
図18および図19を参照して、この完全ヒドゥンリフレッシュ機能付DRAMでは、行デコーダ14内で信号群Xの代わりにプリデコード信号群XJ,XK,XL,Resetが形成され、このプリデコード信号群XJ,XK,XL,Resetが各ワードドライバ52に与えられる。ワードドライバ50〜52の各々は、昇圧電位Vppと接地電位GNDとで駆動される。ワード線MWLの選択レベル、信号RX0−1,RX1−1の活性化レベル、信号XJ,XK,XL,Resetの活性化レベルの各々は、昇圧電位Vppである。
また、図20は、行デコーダ14のうちのリフレッシュ動作に関連する部分を示す回路ブロック図、図21はアドレス発生回路90の構成を示す回路ブロック図である。
図20および図21を参照して、この完全ヒドゥンリフレッシュ機能付DRAMが実施の形態1の完全ヒドゥンリフレッシュ機能付DRAMと異なる点は、ラッチ回路99およびANDゲート100が除去されている点と、ブロックBKの選択に関与するアドレス信号C8〜Cqがアドレス発生回路90のフリップフロップFF0〜FF6から出力され、プリデコード信号XJ,XK,XLに関与するアドレス信号C0〜C6がフリップフロップFF7〜FFq−1から出力され、ウェイWの選択に関与する信号C7がフリップフロップFFqから出力される点である。リフレッシュアドレス変化検知回路92は、アドレス信号C0すなわちアドレス発生回路90のフリップフロップFF7の出力が変化したことに応じてパルス信号を出力する。ラッチ回路98には信号XJMが入力され、ラッチ回路98の出力信号は信号XJとなる。プリデコード信号XJ,XK,XL,Resetの各々に対応してラッチ回路98が設けられる。
図22は、図18〜図21で示した完全ヒドゥンリフレッシュ機能付DRAMの動作を示すタイムチャートである。実施の形態1と同様にして、信号/HOLDが生成される。信号XJMは、信号/HOLDが「H」レベルから「L」レベルに立下がるときにラッチ回路98にラッチされ、信号/HOLDが「L」レベルから「H」レベルに立上がるときにラッチ回路98のラッチが解除される。ラッチ回路98の出力は信号XJとなる。他の信号XK,XL,Resetも同様である。
プリデコード信号XJ,XK,XL,Resetによって各ブロックBK1〜BKmの2つのワードドライバ50と51が活性化されている間に、信号RX0−1〜RX0−mまたは信号RX1−1〜RX1−mが順次「H」レベルとなり、各ブロックBK1〜BKmのあるワード線WLが順次選択されてデータのリフレッシュが行なわれる。なお、リフレッシュ開始時は、プリデコード信号XJ,XK,XL,Resetによって各ブロックBK1〜BKmの2つのワードドライバ50と51が活性化されている間に、信号RX0−h(h≧1)〜RX0−mまたは信号RXh−1〜RX1−mが順次「H」レベルとなり、各ブロックBKh〜BKmのあるワード線WLが順次選択されてデータのリフレッシュが行なわれる。他の構成および動作は、実施の形態1と同じであるので、その説明は繰り返さない。
この実施の形態3では、チップイネーブル信号/CEが「H」レベルの場合すなわちスタンバイモードでは、メモリブロックBK1〜BKmの各々に下位アドレスが割当てられ、メモリブロックBK1〜BKmの各々に属する各ワード線WLに上位アドレスが割当てられ、メモリブロックBK1〜BKmの各々のあるワード線WLが選択されている間は、プリデコード信号XJ,XK,XL,Resetはリセットされない。したがって、1本のワード線WLが選択されるごとにプリデコード信号XJ,XK,XL,Resetがリセットされていた従来に比べ消費電力が低減化される。
また、チップイネーブル信号/CEが「L」レベルの場合すなわちアクティブモードでは、プリデコード信号XJ,XK,XL,Resetが1サイクル毎にリセットされるので、書込動作および読出動作を迅速に行なうことができる。
[実施の形態4]
図23は、この発明の実施の形態4による完全ヒドゥンリフレッシュ機能付DRAMの要部の構成を示す回路ブロック図である。
図23は、この発明の実施の形態4による完全ヒドゥンリフレッシュ機能付DRAMの要部の構成を示す回路ブロック図である。
図23を参照して、この完全ヒドゥンリフレッシュ機能付DRAMが実施の形態1の完全ヒドゥンリフレッシュ機能付DRAMと異なる点は、信号RXM,Pre.RX,φBL0−1,Pre.BS0−1,RX0−1がそれぞれ信号BLIM,Pre.BLI,φBL1,Pre.BS1,BLIR1で置換され、ANDゲート100がNANDゲート125で置換されている点である。また、リフレッシュアドレス変化検知回路92は、通常時は「H」レベルを出力し、アドレス信号C8すなわちアドレス発生回路90のフリップフロップFF8の出力が変化したことに応じて「L」レベルのパルスを出力する。ラッチ回路98には信号BLIMが入力され、ラッチ回路99にはブロック選択信号φBL1が入力される。NANDゲート125は、ラッチ回路98の出力信号Pre.BLIとラッチ回路99の出力信号Pre.BS1とを受け、信号BLIR1を出力する。信号BLIL1,BLIR1,BLIL2,BLIR2,…の各々に対応してラッチ回路99およびNANDゲート125が設けられる。ラッチ回路99には、対応の信号BLIL1,BLIR1,BLIL2,BLIR2,…が関与するブロックの選択信号φBL2,φBL1,φBL3,φBL2,…が入力される。
図24は、図23で示した完全ヒドゥンリフレッシュ機能付DRAMの動作を示すタイムチャートである。実施の形態1と同様にして信号/HOLDが生成される。信号φBL1,φBL2は、それぞれメモリブロックBK1,BK2が選択されている期間において内部クロック信号int/RASの反転信号となる。信号Pre.BS1,Pre.BS2は、信号φBL1,φBL2がラッチ回路99によってラッチされた信号である。信号φBL1,φBL2のうち内部クロック信号int/RASの反転信号となっている部分を「H」レベルに平滑化した信号がそれぞれ信号Pre.BS1,Pre.BS2となる。信号BLIMは、内部クロック信号int/RASとほぼ同じタイミングで振幅する信号であり、制御回路10から出力される。信号Pre.BLIは、信号BLIMがラッチ回路98によってラッチされた信号である。
信号BLIR0は、常に「H」レベル(昇圧電位Vpp)となる。信号BLIL1,BLIR2は、ともに信号Pre.BS2とPre.BLIの論理積信号の反転信号であり、通常時は「H」レベル(昇圧電位Vpp)となりメモリブロックBK2が選択されている間は「L」レベルとなる。信号BLIR1は、信号Pre.BS1とPre.BLIの論理積信号の反転信号であり、通常時は「H」レベル(昇圧電位Vpp)となりブロックBK1が選択されている間は「L」レベルとなる。
信号BLIR1が「L」レベルになっている間にブロックBK1の各ワード線WLが順次選択されてデータのリフレッシュが行なわれる。信号BLIL1,BLIR2が「L」レベルになっている間にメモリブロックBK2の各ワード線WLが順次選択されてデータのリフレッシュが行なわれる。次いで、メモリブロックBK3が選択されて同様の動作が行なわれる。
この実施の形態4では、あるメモリブロックBK(たとえばBK2)が選択されている間は信号BLI(この場合はBLIL1およびBLIR2)はリセットされず活性化レベルの「L」レベルに保持される。したがって、1本のワード線WLが選択されるごとに信号BLIがリセットされていた従来に比べ消費電力が低減化される。しかも、信号BLIの振幅電圧Vppは電源電圧VCCよりも高いので、信号BLIのリセット回数の低減化による消費電力低減化の効果は大きい。
なお、この実施の形態4と実施の形態1〜3のいずれかとを組合せると消費電力が一層低減化される。
[実施の形態5]
以上の実施の形態1〜4では、内部チップイネーブル信号int/CEが「L」レベルから「H」レベルに立ち上げられたことに応じて所定の内部制御信号を1サイクル毎にリセットしないようにしたが、内部チップイネーブル信号int/CEが「H」レベルになった時間が短い場合、スタンバイモードとアクティブモードが短い時間で変更されるため、誤動作を招く恐れもある。そこで、この実施の形態5では、図9、図16、図20、図23の各々において、フリップフロップ94をリセットする信号を信号int/CEから信号int/CEDに変える。
以上の実施の形態1〜4では、内部チップイネーブル信号int/CEが「L」レベルから「H」レベルに立ち上げられたことに応じて所定の内部制御信号を1サイクル毎にリセットしないようにしたが、内部チップイネーブル信号int/CEが「H」レベルになった時間が短い場合、スタンバイモードとアクティブモードが短い時間で変更されるため、誤動作を招く恐れもある。そこで、この実施の形態5では、図9、図16、図20、図23の各々において、フリップフロップ94をリセットする信号を信号int/CEから信号int/CEDに変える。
図25は、信号int/CEDを生成する信号発生回路130の構成を示す回路ブロック図である。図25において、この信号発生回路130は、遅延回路131およびANDゲート132を含む。ANDゲート132は、信号int/CEと遅延回路131で所定時間(たとえば1μs)だけ遅延された信号int/CEとを受け、それらの論理積信号を信号int/CEDとして出力する。
信号int/CEが「L」レベルから「H」レベルに立ち上げられると、1μs経過後に信号int/CEDが「L」レベルから「H」レベルに立ち上げられる。信号int/CEが「L」レベルから「H」レベルに立ち上げられてから1μs経過する前に信号int/CEが「H」レベルから「L」レベルに立ち下げられた場合は、信号int/CEDは「L」レベルのまま変化しない。信号int/CEが「H」レベルから「L」レベルに立ち下げられた場合は、直ちに信号int/CEDが「H」レベルから「L」レベルに立ち下げられる。したがって、内部チップイネーブル信号int/CEが短時間だけ「H」レベルになった場合は、スタンバイ状態のまま変化しないので、誤動作を招くことはない。
[実施の形態6]
また、以上の実施の形態1〜4では、内部チップイネーブル信号int/CEが「H」レベルの期間はリフレッシュのロウ系の信号をリセットせず、内部チップイネーブル信号int/CEが「L」レベルの期間はリフレッシュのロウ系の信号をリセットするようにした。しかし、ロウ系の信号が活性化されている期間に内部チップイネーブル信号int/CEが「H」レベルから「L」レベルに立ち下げられた場合、ロウ系の信号をリセットするか否かの判断が不明確になり、誤動作を招く恐れがある。そこで、この実施の形態6では、図26に示すように、たとえば図6の回路にトランスファーゲート135およびインバータ136を追加する。
また、以上の実施の形態1〜4では、内部チップイネーブル信号int/CEが「H」レベルの期間はリフレッシュのロウ系の信号をリセットせず、内部チップイネーブル信号int/CEが「L」レベルの期間はリフレッシュのロウ系の信号をリセットするようにした。しかし、ロウ系の信号が活性化されている期間に内部チップイネーブル信号int/CEが「H」レベルから「L」レベルに立ち下げられた場合、ロウ系の信号をリセットするか否かの判断が不明確になり、誤動作を招く恐れがある。そこで、この実施の形態6では、図26に示すように、たとえば図6の回路にトランスファーゲート135およびインバータ136を追加する。
トランスファーゲート135の一方電極は信号int/CEを受け、トランスファーゲート135の他方電極はNANDゲート97の一方入力ノードに接続される。ロウアクティブ信号/RAは、トランスファーゲート135のNチャネルMOSトランジスタ側のゲート135aに直接入力されるとともに、インバータ136を介してPチャネルMOSトランジスタ側のゲートに入力される。ロウアクティブ信号/RAは、ロウ系が活性化されている期間を示す信号であり、たとえば信号RX0−1の反転信号である。
図27は、図26に示した回路の動作を示すタイムチャートである。初期状態では、信号int/CE,/RAがともに「H」レベルにされているものとする。信号/RAが「H」レベルであるので、トランスファーゲート135が導通し、トランスファーゲート135の他方電極に現れる信号φAは信号int/CEと同じ「H」レベルになっている。ある時刻t1において信号/RAが「L」レベルに立ち下げられると、トランスファーゲート135が非導通となる。次に時刻t2において信号int/CEが「L」レベルに立ち下げられても、トランスファーゲート135が非導通になっているので、信号φAは「H」レベルに保持される。次いで時刻t3において信号/RAが「H」レベルに立ち上げられると、トランスファーゲート135が導通し、信号φAが「L」レベルに立ち下げられる。
したがって、この実施の形態6では、ロウアクティブ信号/RAが活性化されている期間(t1〜t3)に内部チップイネーブル信号int/CEが「H」レベルから「L」レベルに立ち下げられたときは(t2)、ロウ系の信号を直ぐにはリセットせず、ロウアクティブ信号/RAが非活性化されるとき(t3)を待ってロウ系の信号をリセットする。したがって、このような場合でも誤動作することがない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと解釈されるべきである。本発明の範囲は上述した実施の形態ではなく特許請求の範囲によって定められ、特許請求の範囲と均等の意味およびその範囲内でのすべての変更が含まれることを意図するものである。
1〜5 端子群、6 電源端子、7 接地端子、10 制御回路、11 列アドレスバッファ、12 行アドレスバッファ、13 列デコーダ、14 行デコーダ、15 メモリセルアレイ、16 センスアンプ+入出力制御回路、17 メモリマット、18 下位入力バッファ、19 下位出力バッファ、20 上位入力バッファ、21 上位出力バッファ、GIO グローバルデータ入出力線対群、BLP ビット線対、BK1〜BKm メモリブロック、SA0〜SAm センスアンプ帯、WD1〜WDm ワードドライバ群、MC メモリセル、WL ワード線、BL,/BL ビット線、22 センスアンプ、23〜25,32,33,35,36,41〜43 NチャネルMOSトランジスタ、26〜28 PチャネルMOSトランジスタ、31,34 転送ゲート、40 ビット線イコライズ回路、50〜52,122,123 ワードドライバ、55 リフレッシュ回路、56 指令信号活性化回路、57 判定回路、58,61,63,64,73〜75,95〜97,125 NANDゲート、59,76,77,112〜115,136 インバータ、60,66,78,85,131 遅延回路、62,72,94,FF0〜FFq フリップフロップ、65 バッファ、71 タイマ回路、81,82,93,100,132 ANDゲート、83 ORゲート、90 アドレス発生回路、91 リフレッシュ開始トリガ発生回路、92 リフレッシュアドレス変化検知回路、98,99 ラッチ回路、101 発振器、102 アドレスカウンタ、111,135 トランスファーゲート、120 サブブロック、121 SD帯、130 モード検出回路。
Claims (15)
- 外部から命令されることなくデータのリフレッシュを行なう完全ヒドゥンリフレッシュ機能を有する半導体記憶装置であって、
複数行複数列に配置された複数のメモリセルと、それぞれ前記複数行に対応して設けられた複数のワード線と、それぞれ前記複数列に対応して設けられた複数のビット線対とを含み、前記複数のワード線は複数のワード線グループに分割されたメモリセルアレイ、
予め定められた第1の周期を有するクロック信号を出力する発振器、
前記クロック信号に同期して動作し、前記複数のワード線グループを前記第1の周期の複数倍の第2の周期で順次選択し、データの読出/書込を実行することが可能なアクティブモード時には、選択したワード線グループを示すグループ選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、データを保持するスタンバイモード時には、前記グループ選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットするグループ選択回路、
前記グループ選択回路によって選択されているワード線グループに属する複数のワード線を前記第1の周期で順次選択し、選択したワード線を示すワード線選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットするワード線選択回路、
各ワード線に対応して設けられ、対応のグループ選択信号と対応のワード線選択信号との両方が活性化レベルにされている場合に対応のワード線を選択レベルにするワードドライバ、および
前記ワードドライバによって選択レベルにされたワード線に対応する各メモリセルのデータのリフレッシュを行なうリフレッシュ実行回路を備える、半導体記憶装置。 - 予め定められた第3の周期でリフレッシュフラッグ信号を活性化レベルにし、リフレッシュ指令信号が活性化レベルにされたことに応じて前記リフレッシュフラッグ信号を非活性化レベルにする指令信号活性化回路、および
前記スタンバイモード時は前記リフレッシュフラッグ信号が活性化レベルにされたことに応じて前記リフレッシュ指令信号を所定時間だけ活性化レベルにし、前記アクティブモード時は前記リフレッシュフラッグ信号が活性化レベルにされ、かつデータの読出/書込が終了したことに応じて前記リフレッシュ指令信号を前記所定時間だけ活性化レベルにするリフレッシュ指令回路を備え、
前記発振器は、前記リフレッシュ指令信号が活性化レベルにされている場合に活性化されて前記クロック信号を出力する、請求項1に記載の半導体記憶装置。 - さらに、チップイネーブル信号が非活性化レベルの場合は前記半導体記憶装置が前記スタンバイモードに設定されていることを示す第1のレベルの信号を出力し、前記チップイネーブル信号が非活性化レベルから活性化レベルに変化してから予め定められた時間が経過した後に前記半導体記憶装置が前記アクティブモードに設定されていることを示す第2のレベルの信号を出力するモード検出回路を備え、
前記グループ選択回路は、前記モード検出回路から前記第2のレベルの信号が出力されている期間は、前記グループ選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、前記モード検出回路から前記第1のレベルの信号が出力されている期間は、前記グループ選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットする、請求項1または請求項2に記載の半導体記憶装置。 - さらに、チップイネーブル信号を受け、前記グループ選択信号が非活性化レベルの場合は前記チップイネーブル信号を通過させ、前記グループ選択信号が活性化レベルの場合は前記チップイネーブル信号の通過を禁止するゲート回路を備え、
前記グループ選択回路は、前記ゲート回路を通過したチップイネーブル信号が活性化レベルの場合は、前記グループ選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、前記ゲート回路を通過したチップイネーブル信号が非活性化レベルの場合は、前記グループ選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットする、請求項1から請求項3までのいずれかに記載の半導体記憶装置。 - 前記グループ選択信号の活性化レベル、前記ワード線選択信号の活性化レベルおよび前記ワード線の選択レベルの各々は、電源電位よりも高い昇圧電位である、請求項1から請求項4までのいずれかに記載の半導体記憶装置。
- 外部から命令されることなくデータのリフレッシュを行なう完全ヒドゥンリフレッシュ機能を有する半導体記憶装置であって、
複数のメモリブロックに分割され、各メモリブロックは、複数行複数列に配置された複数のメモリセルと、それぞれ前記複数行に対応して設けられた複数のワード線と、それぞれ前記複数列に対応して設けられた複数のビット線対とを含むメモリセルアレイ、
予め定められた第1の周期を有するクロック信号を出力する発振器、
前記クロック信号に同期して動作し、前記複数のワード線を前記第1の周期の複数倍の第2の周期で順次選択し、データの読出/書込を実行することが可能なアクティブモード時には、選択したワード線を示すワード線選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、データを保持するスタンバイモード時には、前記ワード線選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットするワード線選択回路、
前記複数のメモリブロックを前記第1の周期で順次選択し、選択したメモリブロックを示すブロック選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットするブロック選択回路、
各ワード線に対応して設けられ、対応のワード線選択信号と対応のブロック選択信号との両方が活性化レベルにされている場合に対応のワード線を選択レベルにするワードドライバ、および
前記ワードドライバによって選択レベルにされたワード線に対応する各メモリセルのデータのリフレッシュを行なうリフレッシュ実行回路を備える、半導体記憶装置。 - 予め定められた第3の周期でリフレッシュフラッグ信号を活性化レベルにし、リフレッシュ指令信号が活性化レベルにされたことに応じて前記リフレッシュフラッグ信号を非活性化レベルにする指令信号活性化回路、および
前記スタンバイモード時は前記リフレッシュフラッグ信号が活性化レベルにされたことに応じて前記リフレッシュ指令信号を所定時間だけ活性化レベルにし、前記アクティブモード時は前記リフレッシュフラッグ信号が活性化レベルにされ、かつデータの読出/書込が終了したことに応じて前記リフレッシュ指令信号を前記所定時間だけ活性化レベルにするリフレッシュ指令回路を備え、
前記発振器は、前記リフレッシュ指令信号が活性化レベルにされている場合に活性化されて前記クロック信号を出力する、請求項6に記載の半導体記憶装置。 - さらに、チップイネーブル信号が非活性化レベルの場合は前記半導体記憶装置が前記スタンバイモードに設定されていることを示す第1のレベルの信号を出力し、前記チップイネーブル信号が非活性化レベルから活性化レベルに変化してから予め定められた時間が経過した後に前記半導体記憶装置が前記アクティブモードに設定されていることを示す第2のレベルの信号を出力するモード検出回路を備え、
前記ワード線選択回路は、前記モード検出回路から前記第2のレベルの信号が出力されている期間は、前記ワード線選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、前記モード検出回路から前記第1のレベルの信号が出力されている期間は、前記ワード線選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットする、請求項6または請求項7に記載の半導体記憶装置。 - さらに、チップイネーブル信号を受け、前記ワード線選択信号が非活性化レベルの場合は前記チップイネーブル信号を通過させ、前記ワード線選択信号が活性化レベルの場合は前記チップイネーブル信号の通過を禁止するゲート回路を備え、
前記ワード線選択回路は、前記ゲート回路を通過したチップイネーブル信号が活性化レベルの場合は、前記ワード線選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、前記ゲート回路を通過したチップイネーブル信号が非活性化レベルの場合は、前記ワード線選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットする、請求項6から請求項8までのいずれかに記載の半導体記憶装置。 - 前記ワード線選択信号の活性化レベル、前記ブロック選択信号の活性化レベルおよび前記ワード線の選択レベルの各々は、電源電位よりも高い昇圧電位である、請求項6から請求項9までのいずれかに記載の半導体記憶装置。
- 外部から命令されることなくデータのリフレッシュを行なう完全ヒドゥンリフレッシュ機能を有する半導体記憶装置であって、
複数のメモリブロックに分割され、各メモリブロックは、複数行複数列に配置された複数のメモリセルと、それぞれ前記複数行に対応して設けられた複数のワード線と、それぞれ前記複数列に対応して設けられた複数のビット線対とを含むメモリセルアレイ、
前記複数のメモリブロックの各間に設けられ、隣接するメモリブロックの選択レベルにされたワード線に対応する各メモリセルのデータのリフレッシュを行なうリフレッシュ実行回路、
予め定められた第1の周期を有するクロック信号を出力する発振器、
前記クロック信号に同期して動作し、前記複数のメモリブロックを前記第1の周期の複数倍の第2の周期で順次選択し、データの読出/書込を実行することが可能なアクティブモード時には、選択したメモリブロックを示すブロック選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、データを保持するスタンバイモード時には、前記ブロック選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットするブロック選択回路、
前記ブロック選択回路によって選択されているメモリブロックに属する複数のワード線を前記第1の周期で順次選択し、選択したワード線を示すワード線選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットするワード線選択回路、
各メモリブロックに対応して設けられ、対応のブロック選択信号が活性化レベルにされている期間に、対応のメモリブロックと対応のリフレッシュ実行回路とを接続するとともに該リフレッシュ実行回路と他のメモリブロックとを切離す接続回路、および
各ワード線に対応して設けられ、対応のブロック選択信号と対応のワード線選択信号との両方が活性化レベルにされている場合に対応のワード線を選択レベルにするワードドライバを備える、半導体記憶装置。 - 予め定められた第3の周期でリフレッシュフラッグ信号を活性化レベルにし、リフレッシュ指令信号が活性化レベルにされたことに応じて前記リフレッシュフラッグ信号を非活性化レベルにする指令信号活性化回路、および
前記スタンバイモード時は前記リフレッシュフラッグ信号が活性化レベルにされたことに応じて前記リフレッシュ指令信号を所定時間だけ活性化レベルにし、前記アクティブモード時は前記リフレッシュフラッグ信号が活性化レベルにされ、かつデータの読出/書込が終了したことに応じて前記リフレッシュ指令信号を前記所定時間だけ活性化レベルにするリフレッシュ指令回路を備え、
前記発振器は、前記リフレッシュ指令信号が活性化レベルにされている場合に活性化されて前記クロック信号を出力する、請求項11に記載の半導体記憶装置。 - さらに、チップイネーブル信号が非活性化レベルの場合は前記半導体記憶装置が前記スタンバイモードに設定されていることを示す第1のレベルの信号を出力し、前記チップイネーブル信号が非活性化レベルから活性化レベルに変化してから予め定められた時間が経過した後に前記半導体記憶装置が前記アクティブモードに設定されていることを示す第2のレベルの信号を出力するモード検出回路を備え、
前記ブロック選択回路は、前記モード検出回路から前記第2のレベルの信号が出力されている期間は、前記ブロック選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、前記モード検出回路から前記第1のレベルの信号が出力されている期間は、前記ブロック選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットする、請求項11または請求項12に記載の半導体記憶装置。 - さらに、チップイネーブル信号を受け、前記ブロック選択信号が非活性化レベルの場合は前記チップイネーブル信号を通過させ、前記ブロック選択信号が活性化レベルの場合は前記チップイネーブル信号の通過を禁止するゲート回路を備え、
前記ブロック選択回路は、前記ゲート回路を通過したチップイネーブル信号が活性化レベルの場合は、前記ブロック選択信号を前記第1の周期で活性化レベルにした後に非活性化レベルにリセットし、前記ゲート回路を通過したチップイネーブル信号が非活性化レベルの場合は、前記ブロック選択信号を前記第2の周期で活性化レベルにした後に非活性化レベルにリセットする、請求項11から請求項13までのいずれかに記載の半導体記憶装置。 - 前記ブロック選択信号の活性化レベル、前記ワード線選択信号の活性化レベルおよび前記ワード線の選択レベルの各々は、電源電位よりも高い昇圧電位である、請求項11から請求項14までのいずれかに記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036729A JP2006294216A (ja) | 2005-03-15 | 2006-02-14 | 半導体記憶装置 |
KR1020060023587A KR20060100227A (ko) | 2005-03-15 | 2006-03-14 | 완전 히든 리프레쉬 기능을 갖는 반도체 기억 장치 |
TW095108542A TW200701225A (en) | 2005-03-15 | 2006-03-14 | Semiconductor memory device |
US11/375,079 US7301843B2 (en) | 2005-03-15 | 2006-03-15 | Semiconductor memory device having complete hidden refresh function |
US11/976,354 US7447098B2 (en) | 2005-03-15 | 2007-10-24 | Semiconductor memory device having complete hidden refresh function |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005072314 | 2005-03-15 | ||
JP2006036729A JP2006294216A (ja) | 2005-03-15 | 2006-02-14 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294216A true JP2006294216A (ja) | 2006-10-26 |
Family
ID=37010129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036729A Withdrawn JP2006294216A (ja) | 2005-03-15 | 2006-02-14 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7301843B2 (ja) |
JP (1) | JP2006294216A (ja) |
KR (1) | KR20060100227A (ja) |
TW (1) | TW200701225A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6429260B1 (ja) * | 2017-11-09 | 2018-11-28 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 疑似スタティックランダムアクセスメモリおよびそのリフレッシュ方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100834403B1 (ko) * | 2007-01-03 | 2008-06-04 | 주식회사 하이닉스반도체 | 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법 |
JP4497184B2 (ja) * | 2007-09-13 | 2010-07-07 | ソニー株式会社 | 集積装置およびそのレイアウト方法、並びにプログラム |
US20130002343A1 (en) * | 2011-06-29 | 2013-01-03 | Synopsys Inc. | High voltage regulation in charge pumps |
US8588022B2 (en) | 2011-08-24 | 2013-11-19 | Micron Technology, Inc. | Memory refresh methods, memory section control circuits, and apparatuses |
US8611169B2 (en) | 2011-12-09 | 2013-12-17 | International Business Machines Corporation | Fine granularity power gating |
US9183906B2 (en) | 2012-10-02 | 2015-11-10 | International Business Machines Corporation | Fine granularity power gating |
US9183917B1 (en) | 2012-12-21 | 2015-11-10 | Samsung Electronics Co., Ltd. | Memory device, operating method thereof, and system having the memory device |
KR20170008083A (ko) | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 리프레쉬 검증 회로, 반도체 장치 및 반도체 시스템 |
US9437284B1 (en) * | 2015-12-02 | 2016-09-06 | Vanguard International Semiconductor Corporation | Memory devices and control methods thereof |
US10068636B2 (en) * | 2016-12-30 | 2018-09-04 | Intel Corporation | Apparatuses and methods for accessing and scheduling between a plurality of row buffers |
KR102225114B1 (ko) * | 2019-06-18 | 2021-03-09 | 윈본드 일렉트로닉스 코포레이션 | 의사 스태틱 랜덤 액세스 메모리 및 그 데이터 기입 방법 |
DE102021205318A1 (de) * | 2021-05-26 | 2022-12-01 | Robert Bosch Gesellschaft mit beschränkter Haftung | Speichervorrichtung und Verfahren zur Durchführung aufeinanderfolgender Speicherzugriffe |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3752288B2 (ja) | 1995-12-11 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5835401A (en) * | 1996-12-05 | 1998-11-10 | Cypress Semiconductor Corporation | Dram with hidden refresh |
US6005818A (en) * | 1998-01-20 | 1999-12-21 | Stmicroelectronics, Inc. | Dynamic random access memory device with a latching mechanism that permits hidden refresh operations |
JP4743999B2 (ja) | 2001-05-28 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US6757784B2 (en) * | 2001-09-28 | 2004-06-29 | Intel Corporation | Hiding refresh of memory and refresh-hidden memory |
JP2003297080A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003317472A (ja) * | 2002-04-17 | 2003-11-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2006
- 2006-02-14 JP JP2006036729A patent/JP2006294216A/ja not_active Withdrawn
- 2006-03-14 TW TW095108542A patent/TW200701225A/zh unknown
- 2006-03-14 KR KR1020060023587A patent/KR20060100227A/ko not_active Application Discontinuation
- 2006-03-15 US US11/375,079 patent/US7301843B2/en not_active Expired - Fee Related
-
2007
- 2007-10-24 US US11/976,354 patent/US7447098B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6429260B1 (ja) * | 2017-11-09 | 2018-11-28 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 疑似スタティックランダムアクセスメモリおよびそのリフレッシュ方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20060100227A (ko) | 2006-09-20 |
US7301843B2 (en) | 2007-11-27 |
US20080062776A1 (en) | 2008-03-13 |
US7447098B2 (en) | 2008-11-04 |
US20060209611A1 (en) | 2006-09-21 |
TW200701225A (en) | 2007-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006294216A (ja) | 半導体記憶装置 | |
JP3244340B2 (ja) | 同期型半導体記憶装置 | |
JP4036487B2 (ja) | 半導体記憶装置、および半導体回路装置 | |
JP4229674B2 (ja) | 半導体記憶装置及びその制御方法 | |
US7466623B2 (en) | Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof | |
JP4908560B2 (ja) | 強誘電体メモリ及びメモリシステム | |
KR100941660B1 (ko) | 반도체 기억 장치 및 워드 디코더 제어 방법 | |
JP2001023373A (ja) | 半導体メモリ装置及びそれに適した駆動信号発生器 | |
JP4566621B2 (ja) | 半導体メモリ | |
TW584857B (en) | Semiconductor memory | |
JP3752288B2 (ja) | 半導体記憶装置 | |
JP2008084428A (ja) | 半導体メモリおよびシステム | |
US20140226423A1 (en) | Device | |
KR20150080261A (ko) | 액티브 제어 장치 및 이를 포함하는 반도체 장치 | |
JP2002367370A (ja) | 半導体記憶装置 | |
KR20030009057A (ko) | 클럭 신호에 동기하여 동작하는 반도체 기억 장치 | |
JP4440118B2 (ja) | 半導体メモリ | |
JP4563694B2 (ja) | 半導体メモリ装置及びワードライン駆動方法。 | |
KR20050041621A (ko) | 로우 경로 제어회로를 갖는 반도체 메모리 소자 및 그의구동방법 | |
JP2003085999A (ja) | 半導体記憶装置 | |
JP2009230787A (ja) | メモリ装置、メモリ制御方法 | |
JP2002352597A (ja) | 半導体記憶装置 | |
JP4471902B2 (ja) | 半導体記憶装置 | |
JP4137060B2 (ja) | 半導体メモリおよびダイナミックメモリセルの電荷蓄積方法 | |
JP2006099877A (ja) | 同期型半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |