JP5612244B2 - 半導体装置及びリフレッシュ方法 - Google Patents
半導体装置及びリフレッシュ方法 Download PDFInfo
- Publication number
- JP5612244B2 JP5612244B2 JP2007281165A JP2007281165A JP5612244B2 JP 5612244 B2 JP5612244 B2 JP 5612244B2 JP 2007281165 A JP2007281165 A JP 2007281165A JP 2007281165 A JP2007281165 A JP 2007281165A JP 5612244 B2 JP5612244 B2 JP 5612244B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- region
- memory block
- bank
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 13
- 230000004044 response Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000006467 substitution reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
P1〜P4 プレート
R1〜R7 ワード線
B1T、B1B、B2T、B2B ビット線
Claims (11)
- 各バンクを複数の領域に区分すると共に、前記各領域を複数のプレートに区分しておき、
更に、前記各バンク内の前記各領域内における所定のプレートに救済用メモリブロックを設け、1回のリフレッシュコマンドに応じて前記各バンク内のワード線を複数回アクティブ状態にすることにより前記各バンク内の複数の領域の連続リフレッシュを行い、
前記連続リフレッシュ中、前記アクティブ状態毎に、前記各バンク内の互いに異なる領域に属する前記プレートのワード線をアクティブ状態にし、前記アクティブ状態にある前記バンク内の各領域内の前記所定プレートにおいて前記救済用メモリブロックに置換が行われていた場合、当該バンク内の各領域内でリフレッシュが行われ、
前記各領域の前記救済用メモリブロックは前記各領域中の前記複数のプレートに共通に使用されることを特徴とする半導体装置のリフレッシュ方法。 - 請求項1において、前記半導体装置は2つの前記領域に区分されており、前記1回のリフレッシュコマンドに応答して、前記ワード線は2回アクティブ状態にされることを特徴とするリフレッシュ方法。
- 請求項2において、前記複数の領域を交互にアクティブ状態にすることによってリフレッシュ動作を行なうことを特徴とするリフレッシュ方法。
- 請求項1〜3のいずれかにおいて、前記各領域の前記アクティブ状態と次のアクティブ状態との間に、前記領域内の前記プレートのビット線を用いたプリチャージが行われることを特徴とするリフレッシュ方法。
- 請求項1〜4のいずれかにおいて、前記各領域内の前記救済用メモリブロックによって、各領域内におけるノーマルメモリブロックの置換が行われることを特徴とするリフレッシュ方法。
- バンクを含む半導体装置であって、前記バンクは、複数の領域に区分されていると共に、前記バンク内の各領域は複数のプレートに区分されており、且つ、前記各領域内の所定のプレート内に救済用メモリブロックを備え、複数回連続してリフレッシュ動作を行なう際、前記各リフレッシュ動作中、前記各領域内のプレートを指定するアドレスを受け、前記各領域内で、前記救済用メモリブロックへの置換が行われているか否かをあらわす信号を出力する手段と、当該信号が前記救済用メモリブロックに置換されていることを示している場合、前記所定の領域内の前記救済用メモリブロックを含むプレートを選択的にアクティブ状態にする手段を有し、
前記各領域の前記救済用メモリブロックは前記各領域中の前記複数のプレートで共通に使用されることを特徴とする半導体装置。 - 請求項6において、前記複数の領域では、それぞれ、独立に、各救済用メモリブロックを備えたプレートに置換が行われることを特徴とする半導体装置。
- 請求項7において、前記プレートの置換はワード線を指定することによって行われることを特徴とする半導体装置。
- 請求項6〜8のいずれかにおいて、前記プレートの置換は前記領域を交互に切り替えることによって行われることを特徴とする半導体装置。
- バンクを含む半導体装置であって、前記バンクは、複数の領域に区分されていると共に、前記バンク内の各領域は複数のプレートに区分されており、且つ、前記各領域内の所定のプレート内に救済用メモリブロックを備え、
前記各領域内で前記救済ブロックに置換されている場合でも、前記各領域を個別にアクティブ状態にする回路を有し、
前記各領域の前記救済用メモリブロックは前記各領域内の複数のプレートで共通に使用されることを特徴とする半導体装置。 - 請求項10において、前記各領域は前記各領域内で互いに独立にアクティブ状態にされる前記救済用メモリブロックを含んでいることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281165A JP5612244B2 (ja) | 2007-10-30 | 2007-10-30 | 半導体装置及びリフレッシュ方法 |
US12/260,790 US7881141B2 (en) | 2007-10-30 | 2008-10-29 | Semiconductor device and refresh method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281165A JP5612244B2 (ja) | 2007-10-30 | 2007-10-30 | 半導体装置及びリフレッシュ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009110587A JP2009110587A (ja) | 2009-05-21 |
JP5612244B2 true JP5612244B2 (ja) | 2014-10-22 |
Family
ID=40582629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007281165A Expired - Fee Related JP5612244B2 (ja) | 2007-10-30 | 2007-10-30 | 半導体装置及びリフレッシュ方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7881141B2 (ja) |
JP (1) | JP5612244B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101212738B1 (ko) * | 2010-10-29 | 2012-12-14 | 에스케이하이닉스 주식회사 | 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법 |
US8284614B2 (en) * | 2010-12-28 | 2012-10-09 | Hynix Semiconductor Inc. | Refresh control circuit and method for semiconductor memory device |
US9116781B2 (en) | 2011-10-17 | 2015-08-25 | Rambus Inc. | Memory controller and memory device command protocol |
KR102088343B1 (ko) | 2014-02-05 | 2020-03-12 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR102384769B1 (ko) * | 2015-08-21 | 2022-04-11 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US10002042B2 (en) * | 2015-10-22 | 2018-06-19 | Sandisk Technologies Llc | Systems and methods of detecting errors during read operations and skipping word line portions |
CN106875970B (zh) * | 2017-02-16 | 2021-06-01 | 上海兆芯集成电路有限公司 | 动态随机存取存储器控制器及其控制方法 |
WO2021169692A1 (zh) * | 2020-02-24 | 2021-09-02 | 长鑫存储技术(上海)有限公司 | 修复电路、存储器和修复方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3211882B2 (ja) * | 1997-07-07 | 2001-09-25 | 日本電気株式会社 | 半導体記憶装置 |
KR100317195B1 (ko) * | 1998-10-28 | 2002-02-28 | 박종섭 | 반도체메모리의리프레쉬제어회로 |
JP4179687B2 (ja) * | 1998-12-24 | 2008-11-12 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP4234255B2 (ja) * | 1999-04-05 | 2009-03-04 | 株式会社東芝 | 半導体記憶装置 |
JP2002124096A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 半導体記憶装置及びその試験方法 |
JP2003187578A (ja) * | 2001-12-19 | 2003-07-04 | Elpida Memory Inc | 半導体記憶装置およびリフレッシュ制御方法 |
JP4566621B2 (ja) * | 2004-05-14 | 2010-10-20 | 富士通セミコンダクター株式会社 | 半導体メモリ |
-
2007
- 2007-10-30 JP JP2007281165A patent/JP5612244B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-29 US US12/260,790 patent/US7881141B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090109773A1 (en) | 2009-04-30 |
JP2009110587A (ja) | 2009-05-21 |
US7881141B2 (en) | 2011-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5612244B2 (ja) | 半導体装置及びリフレッシュ方法 | |
JP5599559B2 (ja) | 半導体装置及びそのリフレッシュ方法 | |
JP4524645B2 (ja) | 半導体装置 | |
JP3892678B2 (ja) | 半導体記憶装置 | |
JP4607685B2 (ja) | 半導体メモリ | |
JPH0817197A (ja) | 半導体記憶装置 | |
US7027339B2 (en) | Memory device employing open bit line architecture for providing identical data topology on repaired memory cell block and method thereof | |
US20080298154A1 (en) | Semiconductor memory device | |
US6552939B1 (en) | Semiconductor memory device having disturb test circuit | |
US7995421B2 (en) | Semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array | |
JP3688443B2 (ja) | 半導体記憶装置 | |
KR20080100830A (ko) | 반도체 메모리 | |
US6330198B1 (en) | Semiconductor storage device | |
US6618300B2 (en) | Semiconductor memory device and method for replacing redundancy circuit | |
US6055197A (en) | Semiconductor memory device with simultaneously activated elements and a redundancy scheme thereof | |
JP4077140B2 (ja) | 半導体記憶装置 | |
US20080084771A1 (en) | Semiconductor device | |
JPH0440697A (ja) | 半導体記憶装置 | |
US6928008B2 (en) | Semiconductor memory devices with data line redundancy schemes and method therefore | |
US6975548B2 (en) | Memory device having redundant memory cell | |
KR20060095262A (ko) | 반도체 메모리 장치 | |
JPH02177088A (ja) | リダンダンシー回路 | |
JP2008071387A (ja) | 半導体記憶装置 | |
JP2000268597A (ja) | 半導体記憶装置及びそのアドレス割り付け方法 | |
JP2014002803A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100910 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131016 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5612244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |