KR102163983B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR102163983B1
KR102163983B1 KR1020130134549A KR20130134549A KR102163983B1 KR 102163983 B1 KR102163983 B1 KR 102163983B1 KR 1020130134549 A KR1020130134549 A KR 1020130134549A KR 20130134549 A KR20130134549 A KR 20130134549A KR 102163983 B1 KR102163983 B1 KR 102163983B1
Authority
KR
South Korea
Prior art keywords
refresh
advanced
address
refresh operation
banks
Prior art date
Application number
KR1020130134549A
Other languages
English (en)
Other versions
KR20150052967A (ko
Inventor
오상묵
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130134549A priority Critical patent/KR102163983B1/ko
Priority to US14/255,606 priority patent/US9378801B2/en
Publication of KR20150052967A publication Critical patent/KR20150052967A/ko
Application granted granted Critical
Publication of KR102163983B1 publication Critical patent/KR102163983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Abstract

본 기술은 싱글 뱅크 리프레쉬(Single Bank REFresh : SBREF)와 어드밴스드 리프레쉬(Advanced Refresh : AR)를 동시에 지원하는 반도체 메모리 장치에 관한 것으로서, 각각 다수의 워드라인을 포함하는 다수의 뱅크를 포함하며, 다수의 뱅크에 대해 각각 적어도 두 개 이상의 워드라인을 병렬적으로 선택할 수 있는 어드밴스드 리프레쉬 동작모드를 지원하는 반도체 메모리 장치에 있어서, 다수의 뱅크가 서로 간에 독립적으로 리프레쉬 동작 및 노말 동작을 선택하여 수행할 수 있는 싱글 뱅크 리프레쉬 동작모드에 대응하는 싱글 리프레쉬 커맨드에 응답하여 설정된 시간동안 토글링하는 싱글 리프레쉬 펄스를 생성하기 위한 펄스 생성부; 및 어드밴스트 리프레쉬 동작모드의 진입구간에서 싱글 리프레쉬 펄스 및 입력 어드레스에 응답하여 다수의 뱅크 중 어느 하나의 뱅크에서 적어도 두 개의 워드라인을 선택하기 위한 어드밴스트 싱글 어드레스를 생성하는 어드레스 생성부를 포함한다.

Description

반도체 메모리 장치{SEMICONDUCT MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 싱글 뱅크 리프레쉬(Single Bank REFresh : SBREF)와 어드밴스드 리프레쉬(Advanced Refresh : AR)를 동시에 지원하는 반도체 메모리 장치에 관한 것이다.
싱글 뱅크 리프레쉬(SBREF) 방식은, 다수의 뱅크를 포함하는 반도체 메모리 장치에서 각 뱅크 별로 독립적인 리프레쉬 동작이 수행 가능한 방식을 의미한다. 즉, 싱글 뱅크 리프레쉬(SBREF) 동작을 지원하는 반도체 메모리 장치의 경우 내부에 구비된 다수의 뱅크들이 tRRD(Ras to Ras delay) 간격으로 각각 서로 다른 커맨드를 입력받아 동작하는 것이 가능하다. 예컨대, 제1 뱅크와 제2 뱅크를 구비하는 반도체 메모리 장치에서 제1 뱅크는 리프레쉬 커맨드에 응답하여 리프레쉬 동작을 수행하는 중이라고 해도, tRRD 간격을 사이에 둔다면 제2 뱅크는 노말 리드/라이트 커맨드에 응답하여 노말 데이터 입/출력 동작을 수행하는 것이 가능하다. 마찬가지로, 제1 뱅크와 제2 뱅크를 구비하는 반도체 메모리 장치에서 제1 뱅크는 노말 리드/라이트 커맨드에 응답하여 노말 데이터 입/출력 동작을 수행하는 중이라고 해도, tRRD 간격을 사이에 둔다면 제2 뱅크는 리프레쉬 커맨드에 응답하여 리프레쉬 동작을 수행하는 것이 가능하다. 물론, 다수의 뱅크가 각각 tRRD간격을 두고 모두 리프레쉬 동작을 수행하는 것은 가능하지만, 다수의 뱅크가 모두 노말 리드/라이트 동작을 수행하는 것은 불가능하다.
한편, 싱글 뱅크 리프레쉬(SBREF) 방식을 통해 다수의 뱅크 각각에 독립적으로 리프레쉬 동작될 수 있다는 점 때문에, 각 뱅크에 수행되는 리프레쉬 사이클(tRFC)은 최소한으로 보장되어야 하는 액티브-프리차지 시간(tRP)이 된다. 즉, 싱글 뱅크 리프레쉬(SBREF) 동작으로 인해 각각의 리프레쉬 동작마다 보장되는 시간은 매우 짧아지게 된다.
이러한 이유로 인해 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서는 각 뱅크에 수행되는 리프레쉬 동작에서 리프레쉬 사이클(tRFC) 이내에 다수의 워드라인을 시차간격을 두고 인에이블 시키는 직렬(serial)방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작이 수행될 수 없다. 다만, 리프레쉬 사이클(tRFC) 이내에 다수의 워드라인을 동시에 인에이블 시키는 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작만 수행될 수 있을 뿐이다. 참고로, 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작은 한 번의 리프레쉬 사이클 동안 다수의 워드라인이 인에이블되는 것을 의미한다.
그런데, 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 각 뱅크간의 최소 동작 간격 시간의 기준이되는 tRRD의 절대적인 시간과 각 뱅크의 리프레쉬 사이클이 최소한으로 보정되어야 하는 시간의 기준이되는 tRP의 절대적인 시간을 비교해 보면, tRRD가 tRP보다 크게 작은 것이 일반적이다. 이로 인해, 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 수행하는 경우 다음과 같은 문제점이 발생할 수 있다.
도 1은 종래기술에 따른 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 수행하는 경우 발생하는 문제점을 설명하기 위해 도시한 타이밍 다이어그램이다.
도 1을 참조하면, 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 수행하는 경우 서로 다른 두 개의 뱅크에 대해 첫 번째 뱅크(BK<0>)에는 싱글 리프레쉬 커맨드(BK<0> SBREF)가 인가되어 리프레쉬 동작을 수행하고, 이어서 tRRD의 간격을 두고 두 번째 뱅크(BK<1>)에는 액티브 커맨드(BK<1> ACT)가 인가되어 노말 액티브 동작이 수행될 때 문제점이 발생하는 것을 알 수 있다.
구체적으로, 어드밴스드 인에이블 신호(AR_REF EN)이 활성화되는 구간에서 첫 번째 뱅크(BK<0>)에 싱글 리프레쉬 커맨드(BK<0> SBREF)가 인가되어 리프레쉬 동작이 수행된다. 이때, 싱글 리프레쉬 커맨드(BK<0> SBREF)는 tRFC만큼의 간격동안 유지되는 것을 알 수 있다. 또한, 어드밴스드 리프레쉬 동작으로 인해 첫 번째 뱅크(BK<0>)에 대한 리프레쉬 동작이 수행되는 동안 입력 어드레스(ADD<12>)의 비활성화에 응답하여 내부 어드레스(BAX12<0>, BAX12<1>)가 모두 활성화되는 것을 알 수 있다.
여기서, 입력 어드레스(ADD<12>)가 하나의 값을 갖는데도 불구하고 내부 어드레스(BAX12<0>, BAX12<1>)가 두 개의 값을 갖는 것은 어드밴스드 리프레쉬 동작을 위한 어드레스 디코딩 방식의 특징이라고 볼 수 있다. 즉, 어드밴스드 인에이블 신호(AR_REF EN)이 활성화되는 구간에서 리프레쉬 동작이 수행되는 경우에는 하나의 뱅크에서 두 개의 워드라인을 동시에 인에이블시키기 위해 하나의 입력 어드레스(ADD<12>)에 응답하여 두 개의 내부 어드레스(BAX12<0>, BAX12<1>) 값을 제어하게 된다. 예컨대, 어드밴스드 인에이블 신호(AR_REF EN)이 활성화되는 구간에서 입력 어드레스(ADD<12>)가 로직'하이'(high)로 활성화되는 경우 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)를 모두 로직'로우'(low)로 비활성화시키고, 입력 어드레스(ADD<12>)가 로직'로우'(low)로 비활성화되는 경우 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)를 모두 로직'하이'(high)로 활성화시키는 방식으로 어드레스 디코딩이 이루어지게 된다. 참고로, 도면에는 전체 입력 어드레스(미도시)의 일부 입력 어드레스(ADD<12>)만 도시되어 있는데, 이는 설명의 편의를 위한 간략화일 뿐, 실제 반도체 메모리 장치의 동작에서는 전체 입력 어드레스(미도시)에 모두 대응하여 하나의 뱅크에 속한 다수의 워드라인을 두 개씩 선택하게 될 것이다.
이와 같이 첫 번째 뱅크(BK<0>)에 대한 리프레쉬 동작이 수행될 때, 내부 어드레스(BAX12<0>, BAX12<1>)가 동시에 활성화되면서 어드밴스드 리프레쉬 동작이 이루어져서 첫 번째 뱅크(BK<0>)에 속한 다수의 워드라인 중 두 개의 워드라인을 동시에 인에이블 시키게 된다. 또한, 활성화된 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)는 싱글 리프레쉬 커맨드(BK<0> SBREF)가 활성화 상태를 유지하는 구간인 tRFC만큼의 간격동안 계속 활성화 상태를 유지하는 것을 알 수 있다.
한편, 첫 번째 뱅크(BK<0>)에 싱글 리프레쉬 커맨드(BK<0:1> SBREF)가 인가된 이후 tRRD만큼의 간격이 흐르면 두 번째 뱅크(BK<1>)에 액티브 커맨드(BK<1> ACT)가 인가되어 노말 액티브 동작이 수행된다. 이때, 액티브 커맨드(BK<1> ACT)는 tRP만큼의 간격동안 유지되는 것을 알 수 있다.
그리고, 액티브 커맨드(BK<1> ACT)에서는 어드밴스드 리프레쉬 동작이 적용되지 않기 때문에 하나의 뱅크에서 하나의 워드라인만 활성화되어야 한다. 즉, 입력 어드레스(ADD<12>)의 활성화여부에 응답하여 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)에 대한 활성화여부가 따로 결정되어야 한다. 예컨대, 액티브 커맨드(BK<1> ACT)에서 입력 어드레스(ADD<12>)가 로직'하이'(high)로 활성화되는 것에 응답하여 두 개의 내부 어드레스(BAX12<0>, BAX12<1>) 중 첫 번째 내부 어드레스(BAX12<0>)는 로직'로우'(low)로 비활성화되고 두 번째 내부 어드레스(BAX12<1>)는 로직'하이'(high)로 활성화되어야 한다. 또는, 액티브 커맨드(BK<1> ACT)에서 입력 어드레스(ADD<12>)가 로직'로우'(low)로 비활성화되는 것에 응답하여 두 개의 내부 어드레스(BAX12<0>, BAX12<1>) 중 첫 번째 내부 어드레스(BAX12<0>)는 로직'하이'(high)로 활성화되고 두 번째 내부 어드레스(BAX12<1>)는 로직'로우'(low)로 비활성화되어야 한다.
그런데, 도면에 도시된 바와 같이 두 번째 뱅크(BK<1>)에 액티브 커맨드(BK<1> ACT)가 인가되어 노말 액티브 동작이 수행되기 이전에 첫 번째 뱅크(BK<0>)에 싱글 리프레쉬 커맨드(BK<0> SBREF)이 인가되어 리프레쉬 동작이 수행된 것으로 인해 두 번째 뱅크(BK<1>)의 노말 액티브 동작구간 초반에 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)가 모두 로직'하이'(high)로 활성화되는 문제가 발생한다. 즉, 첫 번째 뱅크(BK<0>)에서는 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)에 응답하여 두 개의 워드라인이 동시에 활성화되도록 동작되어야 했지만, 두 번째 뱅크(BK<1>)에서는 두 개의 내부 어드레스(BAX12<0>, BAX12<1>) 중 활성화되는 어느 하나의 어드레스에 응답하여 어느 하나의 워드라인만 활성화되도록 동작하여야 함에도 불구하고, 두 번째 뱅크(BK<1>)에서 두 개의 워드라인이 동시에 활성화되는 문제가 발생한다. 이렇게, 두 번째 뱅크(BK<1>)에 액티브 커맨드(BK<1> ACT)이 수행되는 구간에서 두 개의 워드라인이 동시에 활성화되면, 두 번째 뱅크(BK<1>) 내부에서 노말 액티브 동작시 입/출력되는 데이터의 충돌이 발생하게 되고 정상적인 노말 액티브 동작이 이루어질 수 없게 된다.
물론, 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 한 번의 리프레쉬 동작 구간 동안 다수의 워드라인을 인에이블 시키는 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작이 아닌 하나의 워드라인만을 리프레쉬 시키는 일반 리프레쉬 동작이 이루질 경우 전술한 문제점은 발생하지 않는다.
또한, 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 수행하는 경우에도, 서로 다른 두 개의 뱅크 사이에서 싱글 리프레쉬 동작이 tRRD 간격을 두고 연속으로 수행되는 경우, 또는, 노말 액티브 동작이 tRRD 간격을 두고 연속으로 수행되는 경우, 또는, 노말 액티브 동작에 이어서 tRRD 간격을 두고 싱글 리프레쉬 동작이 연속으로 수행되는 경우에서는 전술한 문제점은 발생하지 않는다.
하지만, 고속으로 동작하는 반도체 메모리 장치일수록 싱글 뱅크 리프레쉬(SBREF) 방식과 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작이 필수가 되어가는 추세라는 점에서 전술한 문제점은 반도체 메모리 장치의 정상적인 동작에 영향을 미치는 심각한 이슈(issue)가 될 수 있다.
본 발명의 실시예는 싱글 뱅크 리프레쉬(Single Bank REFresh : SBREF)와 어드밴스드 리프레쉬(Advanced Refresh : AR)를 동시에 지원하는 반도체 메모리 장치에서 안정적인 동작을 지원할 수 있는 어드레스 디코딩 회로 및 방법을 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 각각 다수의 워드라인을 포함하는 다수의 뱅크를 포함하며, 상기 다수의 뱅크에 대해 각각 적어도 두 개 이상의 워드라인을 병렬적으로 선택할 수 있는 어드밴스드 리프레쉬 동작모드를 지원하는 반도체 메모리 장치에 있어서, 상기 다수의 뱅크가 서로 간에 독립적으로 리프레쉬 동작 및 노말 동작을 선택하여 수행할 수 있는 싱글 뱅크 리프레쉬 동작모드에 대응하는 싱글 리프레쉬 커맨드에 응답하여 설정된 시간동안 토글링하는 싱글 리프레쉬 펄스를 생성하기 위한 펄스 생성부; 및 상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 상기 싱글 리프레쉬 펄스 및 입력 어드레스에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 적어도 두 개의 워드라인을 선택하기 위한 어드밴스드 싱글 어드레스를 생성하는 어드레스 생성부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 동작방법은, 각각 다수의 워드라인을 포함하는 다수의 뱅크를 포함하며, 상기 다수의 뱅크에 대해 각각 적어도 두 개 이상의 워드라인을 병렬적으로 선택할 수 있는 어드밴스드 리프레쉬 동작모드 및 상기 다수의 뱅크가 서로 간에 독립적으로 리프레쉬 동작 및 노말 동작을 선택하여 수행할 수 있는 싱글 뱅크 리프레쉬 동작모드를 지원하는 반도체 메모리 장치의 동작방법에 있어서, 싱기 싱글 뱅크 리프레쉬 동작모드에 대응하는 싱글 리프레쉬 커맨드에 응답하여 설정된 시간동안 토글링하는 싱글 리프레쉬 펄스를 생성하는 단계; 상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 상기 싱글 리프레쉬 펄스 및 입력 어드레스에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 적어도 두 개의 워드라인을 선택하기 위한 어드밴스드 싱글 어드레스를 생성하는 단계; 및 상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 액티브 커맨드에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 액티브 어드레스를 생성하는 단계를 포함할 수 있다.
본 기술은 싱글 뱅크 리프레쉬(Single Bank REFresh : SBREF)와 어드밴스드 리프레쉬(Advanced Refresh : AR)를 동시에 지원하는 반도체 메모리 장치에서 입력 어드레스를 펄스 형태로 전환하여 디코딩함으로써, 싱글 뱅크 리프레쉬 동작에 이어서 노말 액티브 동작이 연속으로 수행되는 경우에도 각각의 동작이 서로 간에 영향을 미치지 않고 안정적으로 수행될 수 있도록 하는 효과가 있다.
도 1은 종래기술에 따른 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 수행하는 경우 발생하는 문제점을 설명하기 위해 도시한 타이밍 다이어그램이다.
도 2는 본 발명의 실시예에 따라 싱글 뱅크 리프레쉬(SBREF) 방식 및 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 지원하는 반도체 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 3은 도 2에 도시된 본 발명의 실시예에 따라 싱글 뱅크 리프레쉬(SBREF) 방식 및 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 지원하는 반도체 메모리 장치의 동작을 설명하기 위해 도시한 타이밍 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시예에 따라 싱글 뱅크 리프레쉬(SBREF) 방식 및 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 지원하는 반도체 메모리 장치의 구성을 도시한 블록 다이어그램이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 메모리 장치는, 각각 다수의 워드라인을 포함하는 다수의 뱅크(미도시)를 포함한다. 또한, 다수의 뱅크에 대해 각각 적어도 두 개 이상의 워드라인을 병렬적으로 선택할 수 있는 어드밴스드 리프레쉬 동작모드를 지원한다. 또한, 다수의 뱅크가 서로 간에 독립적으로 리프레쉬 동작 및 노말 동작을 선택하여 수행할 수 있는 싱글 뱅크 리프레쉬 동작모드를 지원한다.
전술한 어드밴스드 리프레쉬 동작모드와 싱글 뱅크 리프레쉬 동작모드에 대한 구체적인 설명은 종래기술에서 이미 설명된 바가 있으므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
구체적으로, 본 발명의 실시예에 따른 반도체 메모리 장치는, 펄스 생성부(200), 및 어드레스 생성부(220)를 구비한다. 여기서, 어드레스 생성부(220)는, 제1 싱글 리프레쉬 동작부(222)와, 제2 싱글 리프레쉬 동작부(223)와, 제1 전체 리프레쉬 동작부(224)와, 제2 전체 리프레쉬 동작부(225), 및 어드레스 디코딩부(226)를 구비한다.
구체적으로, 펄스 생성부(200)는, 싱글 뱅크 리프레쉬 동작모드에 대응하는 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에 응답하여 설정된 시간동안 토글링하는 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)를 생성한다. 여기서, 싱글 리프레쉬 커맨드(BK<0:1> SBREF)는, 다수의 뱅크 중 어느 하나의 뱅크를 선택하기 위한 정보를 포함한다. 즉, 싱글 뱅크 리프레쉬 동작모드에서는 다수의 뱅크가 서로 간에 독립적으로 리프레쉬 동작 및 노말 동작을 선택하여 수행할 수 있으므로, 싱글 리프레쉬 커맨드(BK<0:1> SBREF)를 통해 다수의 뱅크 중 어떤 뱅크에서 리프레쉬 동작이 수행될지를 선택하기 위한 정보가 포함되어 있어야 한다. 참고로, 도 2에 도시된 반도체 메모리 장치는 두 개의 뱅크(BK<0:1>)를 포함한다. 따라서, 싱글 리프레쉬 커맨드(BK<0:1> SBREF) 중 첫 번째 싱글 리프레쉬 커맨드(BK<0> SBREF)의 활성화 여부를 통해 첫 번째 뱅크(BK<0>)의 리프레쉬 동작 수행 여부를 결정하고, 두 번째 싱글 리프레쉬 커맨드(BK<1> SBREF)의 활성화 여부를 통해 두 번째 뱅크(BK<1>)의 리프레쉬 동작 수행 여부를 결정한다.
그리고, 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에서 한 번 활성화가 결정된 커맨드는 최소한 리프레쉬 사이클(tRFC)에 해당하는 액티브-프리차지 시간(tRP) 동안 활성화 상태를 유지해야 한다. 이로 인해 종래기술에서는, 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에 이어서 액티브 커맨드(BK<0:1> ACT)가 tRRD(Ras to Ras delay) 간격을 두고 인가되는 경우 액티브 커맨드(BK<0:1> ACT)가 인가되는 시점과 싱글 리프레쉬 커맨드(BK<0:1> SBREF)가 활성화 상태를 유지하는 구간이 겹쳐지는 것으로 인해서 문제점이 발생한 바 있다. 따라서, 펄스 생성부(200)에서 생성되는 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)의 토글링 구간 길이에 해당하는 설정된 시간은 tRRD(Ras to Ras delay) 간격에 해당하는 시간보다 짧다. 즉, 펄스 생성부(200)에서 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에 응답하여 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)가 활성화를 시작하는 시점으로부터 tRRD 간격에 해당하는 시간이 흐르기 전에 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)는 다시 비활성화 된다.
어드레스 생성부(220)는, 어드밴스드 인에이블 신호(AR_REF EN)가 활성화되는 어드밴스드 리프레쉬 동작모드의 진입구간에서 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL) 및 입력 어드레스(ADD<0:12>)에 응답하여 다수의 뱅크(BK<0:1>) 중 어느 하나의 뱅크에서 적어도 두 개의 워드라인을 선택하기 위한 어드밴스드 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 예컨대, 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)에 실린 뱅크 선택 정보에 의해 다수의 뱅크(BK<0:1>) 중 첫 번째 뱅크(BK<0>)가 선택되고 두 번째 뱅크(BK<1>)는 선택되지 않을 경우 첫 번째 뱅크(BK<0>)에서 두 개의 워드라인을 병렬로 선택하기 위해 어드밴스드 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 마찬가지로, 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)에 실린 뱅크 선택 정보에 의해 다수의 뱅크(BK<0:1>) 중 두 번째 뱅크(BK<1>)가 선택되고 첫 번째 뱅크(BK<0>)는 선택되지 않을 경우 두 번째 뱅크(BK<1>)에서 두 개의 워드라인을 병렬로 선택하기 위해 어드밴스드 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 이때, 어드밴스드 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)는 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)의 활성화구간을 기준으로 그 활성화 여부가 결정되므로, 어드밴스드 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이도 tRRD 간격보다 짧은 설정된 시간이 된다.
또한, 어드레스 생성부(220)는, 어드밴스드 리프레쉬 동작모드의 진입여부와 상관없이 입력 어드레스(ADD<0:12>)와 액티브 커맨드(BK<0:1> ACT)에 응답하여 다수의 뱅크(BK<0:1>) 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 예컨대, 액티브 커맨드(BK<0:1> ACT)에 실린 뱅크 선택 정보에 의해 다수의 뱅크(BK<0:1>) 중 첫 번째 뱅크(BK<0>)가 선택되고 두 번째 뱅크(BK<1>)는 선택되지 않을 경우 첫 번째 뱅크(BK<0>)에서 어느 하나의 워드라인을 선택하기 위한 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 마찬가지로, 액티브 커맨드(BK<0:1> ACT)에 실린 뱅크 선택 정보에 의해 다수의 뱅크(BK<0:1>) 중 두 번째 뱅크(BK<1>)가 선택되고 첫 번째 뱅크(BK<0>)는 선택되지 않을 경우 두 번째 뱅크(BK<1>)에서 어느 하나의 워드라인을 선택하기 위한 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 이때, 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)는 액티브 커맨드(BK<0:1> ACT)의 활성화구간을 기준으로 그 활성화 여부가 결정되므로, 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이는 tRP 간격만큼이 될 것이다.
또한, 어드레스 생성부(220)는, 어드밴스드 인에이블 신호(AR_REF EN)가 활성화되는 어드밴스드 리프레쉬 동작모드의 진입구간에서 전체 뱅크 리프레쉬 동작모드에 대응하는 전체 리프레쉬 커맨드(ABREF) 및 입력 어드레스(ADD<0:12>)에 응답하여 다수의 뱅크(BK<0:1>)에서 각각 적어도 두 개씩의 워드라인을 선택하기 위한 어드밴스드 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 여기서, 전체 뱅크 리프레쉬 동작모드는, 싱글 뱅크 리프레쉬 동작모드에 반대되는 개념으로써, 일반적인 반도체 메모리 장치의 리프레쉬 동작 방식을 의미한다. 즉, 전체 뱅크 리프레쉬 동작모드에서는, 반도체 메모리 장치에 포함된 다수의 뱅크(BK<0:1>) 중 어느 하나의 뱅크를 선택하는 것이 아니라 다수의 뱅크(BK<0:1>) 모두를 동시에 선택하여 리프레쉬 동작을 수행하게 된다. 이때, 어드밴스드 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이는 전체 리프레쉬 커맨드(ABREF)의 활성화구간을 기준으로 그 활성화 여부가 결정되므로, 어드밴스드 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이는 tRP 간격만큼이 될 것이다.
또한, 어드레스 생성부(220)는, 어드밴스드 인에이블 신호(AR_REF EN)가 비활성화되는 어드밴스드 리프레쉬 동작모드의 탈출구간에서 입력 어드레스(ADD<0:12>)와 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL) 또는 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에 응답하여 다수의 뱅크(BK<0:1>) 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 예컨대, 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL) 또는 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에 실린 뱅크 선택 정보에 의해 다수의 뱅크(BK<0:1>) 중 첫 번째 뱅크(BK<0>)가 선택되고 두 번째 뱅크(BK<1>)는 선택되지 않을 경우 첫 번째 뱅크(BK<0>)에서 어느 하나의 워드라인을 선택하기 위해 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 마찬가지로, 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL) 또는 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에 실린 뱅크 선택 정보에 의해 다수의 뱅크(BK<0:1>) 중 두 번째 뱅크(BK<1>)가 선택되고 첫 번째 뱅크(BK<0>)는 선택되지 않을 경우 두 번째 뱅크(BK<1>)에서 어느 하나의 워드라인을 선택하기 위해 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 이때, 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)가 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)의 활성화구간을 기준으로 그 활성화 여부가 결정되는 경우, 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이도 tRRD 간격보다 짧은 설정된 시간이 된다. 물론, 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)가 싱글 리프레쉬 커맨드(BK<0:1> SBREF)의 활성화구간을 기준으로 그 활성화 여부가 결정되는 경우, 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이는 tRP 간격만큼이 될 것이다.
또한, 어드레스 생성부(220)는, 어드밴스드 인에이블 신호(AR_REF EN)가 비활성화되는 어드밴스드 리프레쉬 동작모드의 탈출구간에서 전체 리프레쉬 커맨드(ABREF) 및 입력 어드레스(ADD<0:12>)에 응답하여 다수의 뱅크(BK<0:1>)에서 각각 하나씩의 워드라인을 선택하기 위한 노말 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 생성한다. 이때, 노말 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이는 전체 리프레쉬 커맨드(ABREF)의 활성화구간을 기준으로 그 활성화 여부가 결정되므로, 노말 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 활성화구간 길이는 tRP 간격만큼이 될 것이다.
어드레스 생성부(220)의 구성요소 중 제1 싱글 리프레쉬 동작부(222)는, 어드밴스드 인에이블 신호(AR_REF EN)의 활성화 구간에서 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL)에 응답하여 어드밴스드 싱글 리프레쉬 동작펄스(AR_SBREF)를 생성한다.
어드레스 생성부(220)의 구성요소 중 제1 전체 리프레쉬 동작부(224)는, 어드밴스드 인에이블 신호(AR_REF EN)의 활성화 구간에서 전체 리프레쉬 커맨드(ABREF)에 응답하여 어드밴스드 전체 리프레쉬 동작신호(AR_ABREF)를 생성한다.
어드레스 생성부(220)의 구성요소 중 제2 싱글 리프레쉬 동작부(223)는, 어드밴스드 인에이블 신호(AR_REF EN)의 비활성화 구간에서 싱글 리프레쉬 펄스(BK<0:1> SBREF_PUL) 또는 싱글 리프레쉬 커맨드(BK<0:1> SBREF)에 응답하여 노말 싱글 리프레쉬 동작신호(NM_SBREF)를 생성한다.
어드레스 생성부(220)의 구성요소 중 제2 전체 리프레쉬 동작부(225)는, 어드밴스드 인에이블 신호(AR_REF EN)의 비활성화 구간에서 전체 리프레쉬 커맨드(ABREF)에 응답하여 노말 전체 리프레쉬 동작신호(NM_ABREF)를 생성한다.
어드레스 생성부(220)의 구성요소 중 어드레스 디코딩부(226)는, 어드밴스드 싱글 리프레쉬 동작펄스(AR_SBREF) 및 입력 어드레스(ADD<0:12>)에 응답하여 어드밴스드 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 디코딩한다. 또한, 어드밴스드 전체 리프레쉬 동작신호(AR_ABREF) 및 입력 어드레스(ADD<0:12>)에 응답하여 어드밴스드 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 디코딩한다. 또한, 노말 싱글 리프레쉬 동작신호(NM_SBREF) 및 입력 어드레스(ADD<0:12>)에 응답하여 노말 싱글 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 디코딩한다. 또한, 액티브 커맨드(BK<0:1> ACT) 및 입력 어드레스(ADD<0:12>)에 응답하여 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 디코딩한다. 또한, 노말 전체 리프레쉬 동작신호(NM_ABREF) 및 입력 어드레스(ADD<0:12>)에 응답하여 노말 전체 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 디코딩한다.
전술한 어드레스 생성부(220)에서 생성되는 어드레스의 종류는, 적용되는 동작 모드에 따라 그 이름 및 내부 값이 특정 값으로 고정되는 등의 차이점이 있을 뿐 그 근본적인 형태는 같다. 즉, 어드밴스드 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)와, 어드밴스드 전체 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)와, 노말 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)와, 노말 전체 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>), 및 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)가 모두 동일한 도면 부호를 갖는 것을 알 수 있는데, 이는, 적용되는 동작 모드에 따라 그 이름 및 내부 값이 특정 값으로 고정되는 등의 차이점이 있기 때문이다.
먼저, '어드밴스드'이라는 이름이 포함된 어드레스(BAX1~11, BAX12<0>, BAX12<1>)는, 내부의 일부 두 비트(BAX12<0>, BAX12<1>)가 같은 논리레벨을 갖는 형태로 생성된다. 즉, 입력 어드레스(ADD<0:12>)의 일부 비트(ADD<12>)의 값에 따라 내부의 일부 두 비트(BAX12<0>, BAX12<1>) 모두 로직'하이'(high) 또는 로직'로우'(low)로 고정된다. 이때, 내부의 일부 두 비트(BAX12<0>, BAX12<1>)가 같은 논리레벨로 고정된다는 것은, '어드밴스드'라는 이름이 포함된 어드레스(BAX1~11, BAX12<0>, BAX12<1>)에 의해 뱅크 내부에서 병렬로 두 개의 워드라인이 동시에 선택된다는 것을 의미한다.
따라서, '노말'이라는 이름이 포함된 어드레스(BAX1~11, BAX12<0>, BAX12<1>)는, 내부의 일부 두 비트(BAX12<0>, BAX12<1>)가 서로 다른 논리레벨을 갖는 형태로 생성된다. 즉, 입력 어드레스(ADD<0:12>)의 일부 비트(ADD<12>)의 값에 따라 내부의 일부 두 비트(BAX12<0>, BAX12<1>) 중 어느 하나는 로직'하이'(high) 나머지 하나는 로직'로우'(low) 값는 갖는 형태가 된다. 이때, 내부의 일부 두 비트(BAX12<0>, BAX12<1>)가 서로 다른 논리레벨을 갖는 형태로 생성된다는 것은, '노말'라는 이름이 포함된 어드레스(BAX1~11, BAX12<0>, BAX12<1>)에 의해 뱅크 내부에서 한 개의 워드라인만 선택된다는 것을 의미한다.
그리고, '싱글'이라는 이름이 포함된 어드레스(BAX1~11, BAX12<0>, BAX12<1>)에는 다수의 뱅크 중 어느 하나의 뱅크를 선택하기 위한 정보가 포함된다는 것을 의미한다. 반대로, '전체'라는 이름이 포함된 어드레스(BAX1~11, BAX12<0>, BAX12<1>)에는 다수의 뱅크 모두를 동시에 선택한다는 것을 의미한다.
여기서, 본 발명의 가장 큰 특징적인 부분이라고 볼 수 있는 부분은, 어드밴스드 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)는, 그 활성화구간 길이가 tRRD 간격보다 짧은 길이가 된다는 점이다.
이와 같이, 어드밴스드 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)가 tRRD 간격보다 짧은 길이를 갖기 때문에, 어드밴스드 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)에 이어서 tRRD 간격을 두고 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)가 생성되더라도 아무런 문제가 발생하지 않을 수 있다. 즉, 내부의 일부 두 비트(BAX12<0>, BAX12<1>)가 서로 같은 논리레벨로 고정되어야 하는 어드밴스드 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)와 내부의 일부 두 비트(BAX12<0>, BAX12<1>)가 서로 다른 논리레벨을 갖는 형태를 가져야 하는 노말 액티브 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 생성구간이 서로 겹치지 않도록 하는 것이 가능하다.
참고로, 어드밴스드 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 제외한 다른 어드레스들은 그 활성화구간 길이가 tRP 간격에 대응하는 길이를 갖는다. 물론, 노말 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)의 경우 그 활성화길이가 tRRD 간격보다 짧은 길이를 가질 수도 있고, tRP 간격에 대응하는 길이를 가질 수도 있지만 이는 어떠한 것이 선택되어도 상관없는 부분이다. 물론, 어드밴스드 싱글 리프레쉬 어드레스(BAX1~11, BAX12<0>, BAX12<1>)를 포함한 나머지 어드레스들도 설계자의 선택에 따라 그 활성화길이가 tRRD 간격보다 짧은 길이를 갖는 형태가 되어도 상관없다.
도 3은 도 2에 도시된 본 발명의 실시예에 따라 싱글 뱅크 리프레쉬(SBREF) 방식 및 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 지원하는 반도체 메모리 장치의 동작을 설명하기 위해 도시한 타이밍 다이어그램이다.
도 3을 참조하면, 싱글 뱅크 리프레쉬(SBREF) 방식을 지원하는 반도체 메모리 장치에서 병렬(parallel) 방식의 어드밴스드 리프레쉬(Advanced Refresh : AR) 동작을 수행하는 경우 서로 다른 두 개의 뱅크에 대해 첫 번째 뱅크(BK<0>)에는 싱글 리프레쉬 커맨드(BK<0> SBREF)가 인가되어 리프레쉬 동작이 수행되고, 이어서 tRRD의 간격을 두고 두 번째 뱅크(BK<1>)에는 액티브 커맨드(BK<1> ACT)가 인가되어 노말 액티브 동작이 수행되는 경우에도 어드레스 생성부(220)에서 생성되는 내부 어드레스(BAX1~11, BAX12<0>, BAX12<1>)에 충돌이 발생하지 않는 것을 알 수 있다.
구체적으로, 어드밴스드 리프레쉬 인에이블 신호(AR_REF EN)이 활성화되는 어드밴스드 리프레쉬 동작모드의 진입구간에서 첫 번째 뱅크(BK<0>)에 싱글 리프레쉬 커맨드(BK<0> SBREF)가 인가되어 리프레쉬 동작이 수행된다. 이때, 싱글 리프레쉬 커맨드(BK<0> SBREF)에 대응하는 리프레쉬 동작은 tRFC만큼의 간격동안 유지되는 것을 알 수 있다.
이렇게, 첫 번째 뱅크(BK<0>)에 싱글 리프레쉬 커맨드(BK<0> SBREF)가 인가되면, 동시에 첫 번째 뱅크(BK<0>)에 대한 싱글 리프레쉬 펄스(BK<0> SBREF_PUL)가 설정된 시간동안 토글링한다. 이때, 싱글 리프레쉬 펄스(BK<0> SBREF_PUL)가 토글링하면서 활성화되는 시간은 tRRD 간격보다 짧은 시간이다. 즉, 첫 번째 뱅크(BK<0>)에 대한 싱글 리프레쉬 커맨드(BK<0> SBREF)가 인가된 이후 두 번째 뱅크(BK<1>)에 대한 액티브 커맨드(BK<1> ACT)가 인가되기 전의 구간 이내에서 싱글 리프레쉬 펄스(BK<0> SBREF_PUL)는 토글링하게 된다.
이와 같이 첫 번째 뱅크(BK<0>)에 대한 싱글 리프레쉬 펄스(BK<0> SBREF_PUL)가 짧게 토글링하는 동안 입력 어드레스(ADD<12>)의 비활성화에 응답하여 내부 어드레스(BAX12<0>, BAX12<1>)도 모두 짧은 구간동안 활성화되는 것을 알 수 있다.
여기서, 입력 어드레스(ADD<12>)가 하나의 값을 갖는데도 불구하고 내부 어드레스(BAX12<0>, BAX12<1>)가 두 개의 값을 갖는 것은 어드밴스드 리프레쉬 동작을 위한 어드레스 디코딩 방식의 특징이라고 볼 수 있다. 즉, 어드밴스드 인에이블 신호(AR_REF EN)이 활성화되는 구간에서 리프레쉬 동작이 수행되는 경우에는 하나의 뱅크에서 두 개의 워드라인을 동시에 인에이블시키기 위해 하나의 입력 어드레스(ADD<12>)에 응답하여 두 개의 내부 어드레스(BAX12<0>, BAX12<1>) 값을 동시에 제어하게 된다. 예컨대, 어드밴스드 인에이블 신호(AR_REF EN)가 활성화되는 구간에서 입력 어드레스(ADD<12>)가 로직'하이'(high)로 활성화되는 경우 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)를 모두 로직'로우'(low)로 비활성화시키고, 입력 어드레스(ADD<12>)가 로직'로우'(low)로 비활성화되는 경우 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)를 모두 로직'하이'(high)로 활성화시키는 방식으로 어드레스 디코딩이 이루어지게 된다. 참고로, 도면에는 전체 입력 어드레스(ADD<0:12>)의 일부 입력 어드레스(ADD<12>)만 도시되어 있는데, 이는 설명의 편의를 위한 간략화일 뿐, 실제 반도체 메모리 장치의 동작에서는 전체 입력 어드레스(ADD<12>)에 모두 대응하여 하나의 뱅크에 속한 다수의 워드라인을 두 개씩 선택하게 될 것이다.
따라서, 첫 번째 뱅크(BK<0>)에 대한 싱글 리프레쉬 펄스(BK<0> SBREF_PUL)가 토글링할 때 도면에 도시된 것처럼 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)가 동시에 활성화되고, 그에 응답하여 첫 번째 뱅크(BK<0>) 내부에서 두 개의 워드라인이 동시에 인에이블되어 리프레쉬 될 것이다. 이때, 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)는 싱글 리프레쉬 펄스(BK<0> SBREF_PUL)가 토글링하는 구간인 tRRD 간격보다 짧은 시간만큼만 활성화 상태를 유지한다.
한편, 첫 번째 뱅크(BK<0>)에 싱글 리프레쉬 커맨드(BK<0:1> SBREF)가 인가되어 리프레쉬 동작이 시작된 이후 tRRD만큼의 간격이 흐르면 두 번째 뱅크(BK<1>)에 액티브 커맨드(BK<1> ACT)가 인가되어 노말 액티브 동작이 수행된다. 이때, 액티브 커맨드(BK<1> ACT)은 tRP만큼의 간격동안 유지되는 것을 알 수 있다. 참고로, 첫 번째 뱅크(BK<0>)에 대한 리프레쉬 동작구간과 두 번째 뱅크(BK<1>)에 대한 노말 액티브 동작구간이 서로 겹치는 것은 서로 다른 뱅크에 대한 동작이기 때문에 서로 간에 아무런 영향도 주지 않는다.
여기서, 두 번째 뱅크(BK<1>)에 대한 노말 액티브 동작에서는 어드밴스드 리프레쉬 동작이 적용되지 않기 때문에 두 번째 뱅크(BK<1>)에서는 하나의 워드라인만 활성화되어야 한다. 즉, 입력 어드레스(ADD<12>)의 활성화여부에 응답하여 내부 어드레스(BAX12<0>, BAX12<1>)의 활성화여부가 따로 결정되어야 한다. 예컨대, 액티브 커맨드(BK<1> ACT)에서 입력 어드레스(ADD<12>)가 로직'하이'(high)로 활성화되는 것에 응답하여 내부 어드레스(BAX12<0>, BAX12<1>) 중 첫 번째 내부 어드레스(BAX12<0>)는 로직'로우'(low)로 비활성화되고, 두 번째 내부 어드레스(BAX12<1>)는 로직'하이'(high)로 활성화되어야 한다. 또는, 액티브 커맨드(BK<1> ACT)에서 입력 어드레스(ADD<12>)가 로직'로우'(low)로 비활성화되는 것에 응답하여 내부 어드레스(BAX12<0>, BAX12<1>) 중 첫 번째 내부 어드레스(BAX12<0>)는 로직'하이'(high)로 활성화되고, 두 번째 내부 어드레스(BAX12<1>)는 로직'로우'(low)로 비활성화되어야 한다.
따라서, 도면에 도시된 것처럼 두 번째 뱅크(BK<1>)에 액티브 커맨드(BK<1> ACT)가 인가되는 시점에서 입력 어드레스(ADD<12>)가 활성화되는 것에 응답하여 두 개의 내부 어드레스(BAX12<0>, BAX12<1>) 중 첫 번째 내부 어드레스(BAX12<0>)는 비활성화되고 두 번째 내부 어드레스(BAX12<0>, BAX12<1>)는 활성화되는 것을 알 수 있다.
이때, 첫 번째 뱅크(BK<0>)에 대한 싱글 리프레쉬 동작으로 인해 두 개의 내부 어드레스(BAX12<0>, BAX12<1>)가 서로 같은 논리레벨을 갖는 동작은 싱글 리프레쉬 펄스(BK<0> SBREF_PUL)의 짧은 토글링으로 인해 두 번째 뱅크(BK<1>)에 대한 노말 액티브 동작이 수행되기 전에 종료되는 것을 알 수 있다. 따라서, 두 번째 뱅크(BK<1>)에 대한 노말 액티브 동작은 아무런 장애 없이 정상적으로 수행될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 싱글 뱅크 리프레쉬(Single Bank REFresh : SBREF)와 어드밴스드 리프레쉬(Advanced Refresh : AR)를 동시에 지원하는 반도체 메모리 장치에서 입력 어드레스를 펄스 형태로 전환하여 디코딩함으로써, 싱글 뱅크 리프레쉬 동작에 이어서 노말 액티브 동작이 연속으로 수행되는 경우에도 각각의 동작이 서로 간에 영향을 미치지 않고 안정적으로 수행될 수 있도록 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 반도체 메모리 장치에 두 개의 뱅크가 포함되는 것으로 설명되어 있는데, 이는 설명의 편의를 위해 한정한 것일 뿐 실제로는 더 많은 개수의 뱅크가 포함될 수 있다.
200 : 펄스 생성부 220 : 어드레스 생성부
222 : 제1 싱글 리프레쉬 동작부 223 : 제2 싱글 리프레쉬 동작부
224 : 제1 전체 리프레쉬 동작부 225 : 제2 전체 리프레쉬 동작부
226 : 어드레스 디코딩부

Claims (19)

  1. 각각 다수의 워드라인을 포함하는 다수의 뱅크를 포함하며, 상기 다수의 뱅크에 대해 각각 적어도 두 개 이상의 워드라인을 병렬적으로 선택할 수 있는 어드밴스드 리프레쉬 동작모드를 지원하는 반도체 메모리 장치에 있어서,
    상기 다수의 뱅크가 서로 간에 독립적으로 리프레쉬 동작 및 노말 동작을 선택하여 수행할 수 있는 싱글 뱅크 리프레쉬 동작모드에 대응하는 싱글 리프레쉬 커맨드에 응답하여 설정된 시간동안 토글링하는 싱글 리프레쉬 펄스를 생성하기 위한 펄스 생성부; 및
    상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 상기 싱글 리프레쉬 펄스 및 입력 어드레스에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 적어도 두 개의 워드라인을 선택하기 위한 어드밴스드 싱글 어드레스를 생성하는 어드레스 생성부를 구비하며,
    상기 어드레스 생성부는,
    상기 어드밴스드 리프레쉬 동작모드의 진입여부를 제어하는 어드밴스드 인에이블 신호의 활성화 구간에서 상기 싱글 리프레쉬 펄스에 응답하여 어드밴스드 싱글 리프레쉬 동작펄스를 생성하는 제1 싱글 리프레쉬 동작부; 및
    상기 어드밴스드 싱글 리프레쉬 동작펄스 및 상기 입력 어드레스에 응답하여 상기 어드밴스드 싱글 어드레스를 디코딩하는 어드레스 디코딩부를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 어드레스 생성부는,
    상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 상기 다수의 뱅크 모두를 동시에 선택하여 리프레쉬 동작을 수행할 수 있는 전체 뱅크 리프레쉬 동작모드에 대응하는 전체 리프레쉬 커맨드 및 상기 입력 어드레스에 응답하여 상기 다수의 뱅크에서 각각 적어도 두 개씩의 워드라인을 선택하기 위한 어드밴스드 전체 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 어드레스 생성부는,
    상기 어드밴스드 인에이블 신호의 활성화 구간에서 상기 전체 리프레쉬 커맨드에 응답하여 어드밴스드 전체 리프레쉬 동작신호를 생성하는 제1 전체 리프레쉬 동작부를 더 구비하며,
    상기 어드레스 디코딩부는,
    상기 어드밴스드 전체 리프레쉬 동작신호 및 상기 입력 어드레스에 응답하여 상기 어드밴스드 전체 어드레스를 디코딩하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 어드레스 생성부는,
    상기 어드밴스드 리프레쉬 동작모드의 탈출구간에서 상기 입력 어드레스와 상기 싱글 리프레쉬 펄스 또는 상기 싱글 리프레쉬 커맨드에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 싱글 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 어드레스 생성부는,
    상기 어드밴스드 리프레쉬 동작모드의 진입여부와 상관없이 상기 입력 어드레스와 액티브 커맨드에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 액티브 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서,
    상기 어드레스 생성부는,
    상기 어드밴스드 리프레쉬 동작모드의 탈출구간에서 상기 전체 리프레쉬 커맨드 및 상기 입력 어드레스에 응답하여 상기 다수의 뱅크에서 각각 하나씩의 워드라인을 선택하기 위한 노말 전체 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 어드레스 생성부는,
    상기 어드밴스드 인에이블 신호의 비활성화 구간에서 상기 싱글 리프레쉬 펄스 또는 상기 싱글 리프레쉬 커맨드에 응답하여 노말 싱글 리프레쉬 동작신호를 생성하는 제2 싱글 리프레쉬 동작부;
    상기 어드밴스드 인에이블 신호의 비활성화 구간에서 상기 전체 리프레쉬 커맨드에 응답하여 노말 전체 리프레쉬 동작신호를 생성하는 제2 전체 리프레쉬 동작부를 더 구비하며,
    상기 어드레스 디코딩부는,
    상기 노말 싱글 리프레쉬 동작신호 및 상기 입력 어드레스에 응답하여 상기 노말 싱글 어드레스를 디코딩하고, 상기 액티브 커맨드 및 상기 입력 어드레스에 응답하여 상기 노말 액티브 어드레스를 디코딩하며, 상기 노말 전체 리프레쉬 동작신호 및 상기 입력 어드레스에 응답하여 상기 노말 전체 어드레스를 디코딩하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 싱글 리프레쉬 커맨드에는,
    상기 다수의 뱅크 중 어느 하나의 뱅크를 선택하기 위한 정보가 포함되는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 액티브 커맨드에는,
    상기 다수의 뱅크 중 어느 하나의 뱅크를 선택하기 위한 정보가 포함되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제9항에 있어서,
    상기 설정된 시간은,
    연속으로 인가되는 두 개의 커맨드 간에 최소한으로 보장되어야 하는 시간(RAS to RAS Delay : tRRD)보다 작은 것을 특징으로 하는 반도체 메모리 장치.
  11. 각각 다수의 워드라인을 포함하는 다수의 뱅크를 포함하며, 상기 다수의 뱅크에 대해 각각 적어도 두 개 이상의 워드라인을 병렬적으로 선택할 수 있는 어드밴스드 리프레쉬 동작모드 및 상기 다수의 뱅크가 서로 간에 독립적으로 리프레쉬 동작 및 노말 동작을 선택하여 수행할 수 있는 싱글 뱅크 리프레쉬 동작모드를 지원하는 반도체 메모리 장치의 동작방법에 있어서,
    상기 싱글 뱅크 리프레쉬 동작모드에 대응하는 싱글 리프레쉬 커맨드에 응답하여 설정된 시간동안 토글링하는 싱글 리프레쉬 펄스를 생성하는 단계;
    상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 상기 싱글 리프레쉬 펄스 및 입력 어드레스에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 적어도 두 개의 워드라인을 선택하기 위한 어드밴스드 싱글 어드레스를 생성하는 단계; 및
    상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 액티브 커맨드에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 액티브 어드레스를 생성하는 단계를 포함하며,
    상기 어드밴스드 싱글 어드레스를 생성하는 단계는,
    상기 어드밴스드 리프레쉬 동작모드의 진입여부를 제어하는 어드밴스드 인에이블 신호의 활성화 구간에서 상기 싱글 리프레쉬 펄스에 응답하여 어드밴스드 싱글 리프레쉬 동작펄스를 생성하는 단계; 및
    상기 어드밴스드 싱글 리프레쉬 동작펄스 및 상기 입력 어드레스에 응답하여 상기 어드밴스드 싱글 어드레스를 디코딩하는 단계를 포함하는 반도체 메모리 장치의 동작방법.
  12. 제11항에 있어서,
    상기 싱글 리프레쉬 커맨드와 상기 액티브 커맨드는,
    연속으로 인가되는 두 개의 커맨드 간에 최소한으로 보장되어야 하는 시간(RAS to RAS Delay : tRRD)의 간격을 두고 연속으로 입력되는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  13. 제12항에 있어서,
    상기 설정된 시간은,
    연속으로 인가되는 두 개의 커맨드 간에 최소한으로 보장되어야 하는 시간(RAS to RAS Delay : tRRD)보다 작은 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  14. 제11항에 있어서,
    상기 어드밴스드 리프레쉬 동작모드의 진입구간에서 상기 다수의 뱅크 모두를 동시에 선택하여 리프레쉬 동작을 수행할 수 있는 전체 뱅크 리프레쉬 동작모드에 대응하는 전체 리프레쉬 커맨드 및 상기 입력 어드레스에 응답하여 상기 다수의 뱅크에서 각각 적어도 두 개씩의 워드라인을 선택하기 위한 어드밴스드 전체 어드레스를 생성하는 단계를 더 포함하는 반도체 메모리 장치의 동작방법.
  15. 제11항에 있어서,
    상기 어드밴스드 리프레쉬 동작모드의 탈출구간에서 상기 입력 어드레스와 상기 싱글 리프레쉬 펄스 또는 상기 싱글 리프레쉬 커맨드에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 싱글 어드레스를 생성하는 단계를 더 포함하는 반도체 메모리 장치의 동작방법.
  16. 제11항에 있어서,
    상기 어드밴스드 리프레쉬 동작모드의 탈출구간에서 상기 입력 어드레스와 상기 액티브 커맨드에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크에서 어느 하나의 워드라인을 선택하기 위한 노말 액티브 어드레스를 생성하는 단계를 더 포함하는 반도체 메모리 장치의 동작방법.
  17. 제14항에 있어서,
    상기 어드밴스드 리프레쉬 동작모드의 탈출구간에서 상기 전체 리프레쉬 커맨드 및 상기 입력 어드레스에 응답하여 상기 다수의 뱅크에서 각각 하나씩의 워드라인을 선택하기 위한 노말 전체 어드레스를 생성하는 단계를 더 포함하는 반도체 메모리 장치의 동작방법.
  18. 제11항에 있어서,
    상기 싱글 리프레쉬 커맨드에는,
    상기 다수의 뱅크 중 어느 하나의 뱅크를 선택하기 위한 정보가 포함되는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  19. 제18항에 있어서,
    상기 액티브 커맨드에는,
    상기 다수의 뱅크 중 어느 하나의 뱅크를 선택하기 위한 정보가 포함되는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
KR1020130134549A 2013-11-07 2013-11-07 반도체 메모리 장치 KR102163983B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130134549A KR102163983B1 (ko) 2013-11-07 2013-11-07 반도체 메모리 장치
US14/255,606 US9378801B2 (en) 2013-11-07 2014-04-17 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130134549A KR102163983B1 (ko) 2013-11-07 2013-11-07 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20150052967A KR20150052967A (ko) 2015-05-15
KR102163983B1 true KR102163983B1 (ko) 2020-10-12

Family

ID=53006926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130134549A KR102163983B1 (ko) 2013-11-07 2013-11-07 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9378801B2 (ko)
KR (1) KR102163983B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128087A (ko) 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
KR102384769B1 (ko) * 2015-08-21 2022-04-11 에스케이하이닉스 주식회사 반도체 장치
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
US6510503B2 (en) * 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
US6967885B2 (en) * 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7532532B2 (en) * 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
KR100745074B1 (ko) * 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
JP4299849B2 (ja) * 2006-08-22 2009-07-22 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
KR20110131634A (ko) * 2010-05-31 2011-12-07 주식회사 하이닉스반도체 뱅크 그룹 리프레쉬 제어장치
JP2013030001A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
KR101993794B1 (ko) * 2012-06-14 2019-06-27 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20150124538A1 (en) 2015-05-07
KR20150052967A (ko) 2015-05-15
US9378801B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
US8799566B2 (en) Memory system with a programmable refresh cycle
US9437275B2 (en) Memory system and method for operating the same
US9520169B2 (en) Semiconductor device
JP2010277666A (ja) 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
JP2010092542A (ja) 半導体装置
KR20110001396A (ko) 전력 소모를 줄일 수 있는 반도체 메모리 장치
JP2006244667A (ja) 半導体記憶装置とリフレッシュ制御方法
KR20160075105A (ko) 반도체 장치 및 그의 구동방법
KR102636444B1 (ko) 프리차지 제어 장치 및 이를 포함하는 반도체 장치
KR100847315B1 (ko) 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
US8514650B2 (en) Semiconductor memory device
KR100510491B1 (ko) 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법
KR102163983B1 (ko) 반도체 메모리 장치
US9368175B2 (en) Semiconductor memory device receiving multiple commands simultaneously and memory system including the same
JP2012221545A (ja) 半導体装置
KR20150040536A (ko) 반도체 메모리 장치 및 그를 포함하는 반도체 시스템
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
CN111383677B (zh) 半导体器件
KR102471525B1 (ko) 반도체 메모리 장치 및 리프레쉬 방법
JP2013097853A (ja) セルフリフレッシュパルス生成回路
KR20160104977A (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
US20080159016A1 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR101708873B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant