KR20150128087A - 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템 - Google Patents

리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템 Download PDF

Info

Publication number
KR20150128087A
KR20150128087A KR1020140054885A KR20140054885A KR20150128087A KR 20150128087 A KR20150128087 A KR 20150128087A KR 1020140054885 A KR1020140054885 A KR 1020140054885A KR 20140054885 A KR20140054885 A KR 20140054885A KR 20150128087 A KR20150128087 A KR 20150128087A
Authority
KR
South Korea
Prior art keywords
bank
refresh
address
banks
response
Prior art date
Application number
KR1020140054885A
Other languages
English (en)
Inventor
박민수
구영준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140054885A priority Critical patent/KR20150128087A/ko
Priority to US14/453,190 priority patent/US9324407B2/en
Priority to TW104105580A priority patent/TWI676102B/zh
Priority to CN201510151927.XA priority patent/CN105097011B/zh
Priority to CN201910640662.8A priority patent/CN110517715A/zh
Publication of KR20150128087A publication Critical patent/KR20150128087A/ko
Priority to US15/075,483 priority patent/US9659627B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 기술은 어드레스 카운트 값 및 로우 액티브 신호에 응답하여 리프레쉬 동작을 수행하도록 구성된 복수의 메모리 뱅크; 리프레쉬 명령 및 뱅크 어드레스에 응답하여 상기 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 뱅크를 정의하는 리프레쉬 뱅크 정보를 업데이트 시키고, 상기 리프레쉬 뱅크 정보에 응답하여 카운트 제어신호를 활성화시키도록 구성된 리프레쉬 제어부; 및 상기 카운트 제어신호의 활성화에 응답하여 상기 어드레스 카운트 값을 가변시키도록 구성된 카운터를 포함할 수 있다.

Description

리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템{SEMECONDUCTOR APPARATUS WITH PREVENTING REFRESH ERROR AND MEMORY SYSTEM USING THE SAME}
본 발명은 반도체 장치에 관한 것으로서, 특히 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템에 관한 것이다.
반도체 장치는 복수의 메모리 블록 예를 들어 메모리 뱅크(이하, 뱅크)를 포함할 수 있다.
반도체 장치는 외부 기기 예를 들어, 메모리 컨트롤러(예를 들어, CPU, GPU 등)의 제어에 따라 복수의 뱅크에 대한 리프레쉬 동작을 수행할 수 있다.
컨트롤러는 복수의 뱅크 모두에 대한 리프레쉬 동작이 이루어지도록 하기 위한 올 뱅크 리프레쉬 명령 또는 복수의 뱅크 중에서 어느 하나에 대한 리프레쉬 동작이 이루어지도록 하기 위한 싱글 뱅크 리프레쉬 명령을 반도체 장치에 제공한다.
컨트롤러는 싱글 뱅크 리프레쉬 명령을 복수 회 제공함으로써 복수의 뱅크 모두에 대한 리프레쉬 동작이 이루어지도록 할 수 있다.
이때 컨트롤러는 싱글 뱅크 리프레쉬 명령을 복수회 제공하는 과정에서, 해당 뱅크를 선택하기 위한 어드레스 즉, 뱅크 어드레스 또한 정해진 순서대로 제공해야 한다.
그러나 컨트롤러의 동작 오류, 통신 오류 등으로 잘못된 뱅크 어드레스가 제공되는 경우, 해당 뱅크에 대한 리프레쉬 동작을 건너 뛰게 되고, 결국 저장 데이터 손상 등을 유발할 수 있는 문제가 발생할 수 있다.
본 발명의 실시예는 복수의 뱅크에 대한 안정적이며 자유로운 리프레쉬 동작이 가능하도록 한 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템을 제공한다.
본 발명의 실시예는 어드레스 카운트 값 및 로우 액티브 신호에 응답하여 리프레쉬 동작을 수행하도록 구성된 복수의 메모리 뱅크; 리프레쉬 명령 및 뱅크 어드레스에 응답하여 상기 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 뱅크를 정의하는 리프레쉬 뱅크 정보를 업데이트 시키고, 상기 리프레쉬 뱅크 정보에 응답하여 카운트 제어신호를 활성화시키도록 구성된 리프레쉬 제어부; 및 상기 카운트 제어신호의 활성화에 응답하여 상기 어드레스 카운트 값을 가변시키도록 구성된 카운터를 포함할 수 있다.
본 발명의 실시예는 로우 어드레스를 리프레쉬할 뱅크를 정의하는 정보로서 제공하고, 상기 로우 어드레스와 함께 리프레쉬 명령을 제공하도록 구성된 메모리 컨트롤러; 및 상기 리프레쉬 명령에 응답하여 상기 로우 어드레스에 해당하는 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 하나, 일부 또는 모든 메모리 뱅크에 대한 리프레쉬 동작을 수행하도록 구성된 반도체 장치를 포함할 수 있다.
본 발명의 실시예는 로우 어드레스를 리프레쉬할 뱅크를 정의하는 정보로서 제공하고, 상기 로우 어드레스와 함께 리프레쉬 명령을 제공하도록 구성된 메모리 컨트롤러; 및 상기 리프레쉬 명령에 응답하여 상기 로우 어드레스에 따라 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 하나, 일부 또는 모든 메모리 뱅크에 대한 리프레쉬 동작을 수행하며, 상기 복수의 메모리 뱅크 모두에 대한 리프레쉬 지정이 완료된 경우, 리프레쉬 되어야 할 워드 라인을 지정하는 어드레스 카운트 값을 가변시키도록 구성된 반도체 장치를 포함할 수 있다.
본 발명의 실시예는 로우 어드레스를 리프레쉬할 뱅크를 정의하는 정보로서 제공하고, 상기 로우 어드레스와 함께 리프레쉬 명령을 제공하도록 구성된 메모리 컨트롤러; 및 상기 리프레쉬 명령에 응답하여 상기 로우 어드레스에 따라 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 하나, 일부 또는 모든 메모리 뱅크에 대한 리프레쉬 동작을 수행하며, 상기 하나, 일부 또는 모든 메모리 뱅크가 뱅크별 어드레스 카운트 값을 독립적으로 증가시켜 상기 뱅크별 어드레스 카운트 값에 해당하는 워드 라인들에 대한 리프레쉬 동작을 수행하도록 구성되는 반도체 장치를 포함할 수 있다.
본 기술은 복수의 뱅크에 대한 자유로운 리프레쉬 동작이 가능하며, 뱅크 어드레스 오류가 발생하는 경우에도 복수의 뱅크에 대한 안정적인 리프레쉬 동작이 가능하다.
도 1은 본 발명의 실시예에 따른 리프레쉬 오류를 방지할 수 있는 반도체 장치(100)의 블록도,
도 2는 도 1의 리프레쉬 제어부(400)의 내부 구성을 나타낸 블록도,
도 3은 본 발명의 실시예에 따른 메모리 시스템(101)의 블록도,
도 4는 도 3에 따른 로우 어드레스 매핑(Mapping) 테이블,
도 5는 도 3의 리프레쉬 제어부(401)의 내부 구성을 나타낸 블록도,
도 6은 본 발명의 다른 실시예에 따른 메모리 시스템(102)의 블록도이고,
도 7은 도 6의 리프레쉬 제어부(402)의 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치(100)는 복수의 메모리 뱅크(이하, 뱅크)(BK0 - BK7), 카운터(300), 리프레쉬 제어부(400), 액티브 신호 생성부(500), 선택부(600) 및 커맨드 디코더(700)를 포함할 수 있다.
복수의 뱅크(BK0 - BK7)는 로우 액티브 신호(RACT<0:7>) 및 내부 로우 어드레스(RAi)에 응답하여 선택된 뱅크(BKi)(i는 0 - n 중의 하나)의 특정 워드 라인과 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행하도록 구성될 수 있다.
복수의 뱅크(BK0 - BK7)는 내부 로우 어드레스(RAi)에 응답하여 전체 워드 라인들 중에서 특정 워드 라인이 선택될 수 있다.
복수의 뱅크(BK0 - BK7)는 로우 액티브 신호(RACT<0:7>) 중에서 활성화된 신호 비트에 해당하는 하나의 뱅크 또는 모든 뱅크의 특정 워드 라인이 활성화될 수 있다.
카운터(300)는 내부의 어드레스 카운트값(ADD_CNT)을 카운트 제어신호(C_UP)에 응답하여 증가시키도록 구성될 수 있다.
리프레쉬 제어부(400)는 싱글 뱅크 리프레쉬 명령(SBKREF) 및 뱅크 어드레스(BA<0:m>)에 응답하여 복수의 뱅크(BK0 - BK7) 모두에 대한 리프레쉬 동작 지정이 완료되었음을 검출하여 카운트 제어신호(C_UP)를 활성화시키도록 구성될 수 있다.
리프레쉬 제어부(400)는 싱글 뱅크 리프레쉬 명령(SBKREF) 및 뱅크 어드레스(BA<0:m>)에 응답하여 복수의 뱅크(BK0 - BK7) 중에서 리프레쉬 완료된 뱅크 정보를 저장하고 이를 기준으로 복수의 뱅크(BK0 - BK7) 모두에 대한 리프레쉬 동작 지정이 완료되었음을 검출하여 카운트 제어신호(C_UP)를 활성화시키도록 구성될 수 있다.
리프레쉬 제어부(400)는 올 뱅크 리프레쉬 명령(REF)에 응답하여 뱅크 어드레스(BA<0:m>)와 무관하게 카운트 제어신호(C_UP)를 활성화시키도록 구성될 수 있다.
액티브 신호 생성부(500)는 액티브 명령(ACT), 싱글 뱅크 리프레쉬 명령(SBKREF), 올 뱅크 리프레쉬 명령(REF) 및 뱅크 어드레스(BA<0:m>)에 응답하여 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
액티브 신호 생성부(500)는 액티브 명령(ACT)이 입력되면 뱅크 어드레스(BA<0:m>)에 해당하는 뱅크를 활성화시키기 위한 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
액티브 신호 생성부(500)는 싱글 뱅크 리프레쉬 명령(SBKREF)이 입력되면 뱅크 어드레스(BA<0:m>)에 해당하는 뱅크를 활성화시키기 위한 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
예를 들어, 액티브 명령(ACT) 또는 싱글 뱅크 리프레쉬 명령(SBKREF)이 입력되고, 뱅크 어드레스(BA<0:m>)가 뱅크(BK0)를 지정하는 값을 가지면, 액티브 신호 생성부(500)는 로우 액티브 신호(RACT<0:7>) 중에서 RACT<0> 만을 로직 하이로 출력할 수 있다.
액티브 신호 생성부(500)는 올 뱅크 리프레쉬 명령(REF)이 입력되면 뱅크 어드레스(BA<0:m>)와 무관하게 로우 액티브 신호(RACT<0:7>)를 모두 로직 하이로 출력할 수 있다.
선택부(600)는 싱글 뱅크 리프레쉬 명령(SBKREF) 또는 올 뱅크 리프레쉬 명령(REF)에 응답하여 어드레스 카운트값(ADD_CNT)을 선택하여 내부 로우 어드레스(RAi)로서 출력하도록 구성될 수 있다.
선택부(600)는 액티브 명령(ACT)에 응답하여 로우 어드레스(RA<0:n>)를 선택하여 내부 로우 어드레스(RAi)로서 출력하도록 구성될 수 있다.
커맨드 디코더(700)는 반도체 장치(100) 외부의 메모리 컨트롤러에서 제공한 커맨드(CMD)를 디코딩하여 액티브 명령(ACT), 싱글 뱅크 리프레쉬 명령(SBKREF) 또는 올 뱅크 리프레쉬 명령(REF)을 생성하도록 구성될 수 있다.
로우 어드레스(RA<0:n>) 및 뱅크 어드레스(BA<0:m>)는 반도체 장치(100) 외부의 메모리 컨트롤러에서 제공될 수 있다.
도 2에 도시된 바와 같이, 리프레쉬 제어부(400)는 디코더(410), 저장 제어부(420), 저장부(430) 및 논리곱 로직(440)을 포함할 수 있다.
디코더(410)는 싱글 뱅크 리프레쉬 명령(SBKREF) 및 뱅크 어드레스(BA<0:m>)를 디코딩하여 디코딩 신호(DEC<0:7>)를 생성하도록 구성될 수 있다.
디코더(410)는 싱글 뱅크 리프레쉬 명령(SBKREF)이 입력되면 뱅크 어드레스(BA<0:m>)를 디코딩하여 그에 상응하는 디코딩 신호(DEC<0:7>)를 활성화시킨다.
저장 제어부(420)는 디코딩 신호(DEC<0:7>)와 올 뱅크 리프레쉬 명령(REF)를 논리합하여 출력하도록 구성될 수 있다.
저장 제어부(420)는 디코딩 신호(DEC<0:7>)의 신호 비트 각각과 올 뱅크 리프레쉬 명령(REF)을 입력 받는 복수의 노아 게이트 및 복수의 노아 게이트 각각의 출력을 반전시키는 복수의 인버터를 포함할 수 있다.
저장부(430)는 저장 제어부(420)의 출력 신호들에 응답하여 리프레쉬 뱅크 정보(REF_B<0:7>)를 셋(Set) 시키도록 구성될 수 있다.
저장부(430)는 카운트 제어신호(C_UP)에 응답하여 리프레쉬 뱅크 정보(REF_B<0:7>)를 리셋(Reset) 시키도록 구성될 수 있다.
저장부(430)는 리프레쉬 뱅크 정보(REF_B<0:7>)의 신호 비트 만큼의 플립플롭(F/F)을 포함할 수 있다.
복수의 플립플롭(F/F)은 저장 제어부(420)의 출력 신호들 각각을 셋(S) 단자에 입력 받고, 카운트 제어신호(C_UP)를 리셋(R) 단자에 공통 입력 받는다.
논리곱 로직(440)은 저장부(430)의 리프레쉬 뱅크 정보(REF_B<0:7>)를 논리곱하여 카운트 제어신호(C_UP)로서 출력하도록 구성될 수 있다.
상술한 본 발명의 실시예에 따른 반도체 장치(100)의 리프레쉬 동작을 설명하면 다음과 같다.
예를 들어, 반도체 장치(100) 외부의 메모리 컨트롤러에서 싱글 뱅크 리프레쉬 명령(SBKREF)을 제공하면서, 뱅크 어드레스(BA<0:m>)를 복수의 뱅크(BK0 - BK7)를 순차적으로 지정할 수 있도록 제공하는 것으로 가정한다.
싱글 뱅크 리프레쉬 명령(SBKREF)과 함께 뱅크(BK0)를 지정하기 위한 뱅크 어드레스(BA<0:m>)가 입력되면 디코딩 신호(DEC<0:7>) 중에서 하나 예를 들어, DEC<0>가 활성화 레벨 예를 들어, 하이 레벨로 출력된다.
DEC<0>가 하이 레벨이므로 저장부(430)의 복수의 플립플롭(F/F) 중에서 하나의 리프레쉬 뱅크 정보(REF_B<0>)가 셋 즉, 하이 레벨로 설정된다.
이때 나머지 리프레쉬 뱅크 정보(REF_B<1:n>)는 로우 레벨이므로 카운트 제어신호(C_UP)는 비 활성화 레벨 즉, 로우 레벨로 출력된다.
복수의 뱅크(BK0 - BK7)를 순차적으로 지정하기 위한 뱅크 어드레스(BA<0:m>)가 정상적인 순서로 각각 싱글 뱅크 리프레쉬 명령(SBKREF)과 함께 모두 입력되면 저장부(430)의 모든 리프레쉬 뱅크 정보(REF_B<0:7>)는 하이 레벨이 된다.
모든 리프레쉬 뱅크 정보(REF_B<0:7>)가 하이 레벨이므로 카운트 제어신호(C_UP)는 하이 레벨로 출력된다.
카운트 제어신호(C_UP)가 하이 레벨로 출력됨에 따라 저장부(430)의 리프레쉬 뱅크 정보(REF_B<0:7>)는 모두 로우 레벨로 리셋된다.
카운트 제어신호(C_UP)가 하이 레벨로 출력되므로 카운터(300)는 어드레스 카운트값(ADD_CNT)을 증가시킨다.
한편, 복수의 뱅크(BK0 - BK7)를 순차적으로 지정하기 위한 뱅크 어드레스(BA<0:m>) 중에서 특정 뱅크를 지정하기 위한 뱅크 어드레스(BA<0:m>)가 누락되거나 잘못 입력된 것으로 가정한다.
메모리 컨트롤러 측에서는 정상적으로 뱅크 어드레스(BA<0:m>)를 제공하여 복수의 뱅크(BK0 - BK7) 모두에 대하여 카운터(300)에 의해 생성된 내부 로우 어드레스(RAi)에 해당하는 리프레쉬 동작이 완료된 것으로 판단할 수 있다.
그러나 특정 뱅크를 지정하기 위한 뱅크 어드레스(BA<0:m>)의 누락으로 인하여 특정 뱅크의 내부 로우 어드레스(RAi)에 해당하는 리프레쉬 동작이 이루어지지 못한 상태이다.
이때 특정 뱅크를 지정하기 위한 뱅크 어드레스(BA<0:m>)가 누락된 상태이므로 저장부(430)의 리프레쉬 뱅크 정보(REF_B<0:7>) 중에서 어느 하나는 로우 레벨로 유지된다.
리프레쉬 뱅크 정보(REF_B<0:7>) 중에서 어느 하나가 로우 레벨이므로 카운트 제어신호(C_UP)는 로우 레벨로 출력된다.
카운트 제어신호(C_UP)가 로우 레벨로 출력되므로 카운터(300)는 어드레스 카운트값(ADD_CNT)을 증가시키지 않고 현재 값으로 유지시킨다.
이후, 싱글 뱅크 리프레쉬 명령(SBKREF)과 함께 이전에 지정되지 못한 뱅크를 지정하기 위한 뱅크 어드레스(BA<0:m>)가 입력됨에 따라 모든 리프레쉬 뱅크 정보(REF_B<0:7>)가 하이 레벨이되고 그에 따라 카운트 제어신호(C_UP)가 하이 레벨로 출력된다.
카운트 제어신호(C_UP)가 하이 레벨로 출력되므로 카운터(300)는 어드레스 카운트값(ADD_CNT)을 증가시킨다.
한편, 올 뱅크 리프레쉬 명령(REF)이 입력되면 뱅크 어드레스(BA<0:m>)와 무관하게 모든 리프레쉬 뱅크 정보(REF_B<0:7>)가 하이 레벨이 되고 그에 따라 카운트 제어신호(C_UP)가 하이 레벨로 출력된다.
카운트 제어신호(C_UP)가 하이 레벨로 출력되므로 카운터(300)는 어드레스 카운트값(ADD_CNT)을 증가시킨다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 메모리 시스템(101)은 반도체 장치(110) 및 메모리 컨트롤러(901)를 포함할 수 있다.
메모리 컨트롤러(901)는 커맨드(CMD), 로우 어드레스(RA<0:n>) 및 뱅크 어드레스(BA<0:m>)를 반도체 장치(110)에 제공하도록 구성될 수 있다.
메모리 컨트롤러(901)는 노멀 동작 시, 로우 어드레스(RA<0:n>)를 특정 워드 라인을 지정하기 위한 어드레스로서, 그리고 뱅크 어드레스(BA<0:m>)를 복수의 뱅크(BK0 - BK7) 중에서 특정 뱅크를 지정하기 위한 어드레스로서 반도체 장치(110)에 제공하도록 구성될 수 있다.
메모리 컨트롤러(901)는 리프레쉬 동작 시, 뱅크 어드레스(BA<0:m>)를 제공하지 않고, 로우 어드레스(RA<0:n>)를 리프레쉬할 뱅크를 정의하는 어드레스로서 제공하도록 구성될 수 있다.
로우 어드레스(RA<0:n>)는 워드 라인을 선택하기 위한 어드레스이나, 리프레쉬 동작 시에는 워드 라인을 선택하기 위해 로우 어드레스(RA<0:n>)를 사용하지 않고, 내부적으로 카운트된 어드레스를 사용한다.
리프레쉬 동작 시 로우 어드레스(RA<0:n>)는 필요 없으므로 메모리 컨트롤러(901)는 로우 어드레스(RA<0:n>)에 리프레쉬할 뱅크 정보를 매핑(Mapping)하여 반도체 장치(110)에 제공할 수 있다.
반도체 장치(110)는 복수의 뱅크(BK0 - BK7), 카운터(301), 리프레쉬 제어부(401), 액티브 신호 생성부(501), 선택부(601) 및 커맨드 디코더(701)를 포함할 수 있다.
복수의 뱅크(BK0 - BK7)는 로우 액티브 신호(RACT<0:7>) 및 내부 로우 어드레스(RAi)에 응답하여 선택된 뱅크(BKi)(i는 0 - n 중의 하나)의 특정 워드 라인과 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행하도록 구성될 수 있다.
복수의 뱅크(BK0 - BK7)는 내부 로우 어드레스(RAi)에 응답하여 전체 워드 라인들 중에서 특정 워드 라인이 선택될 수 있다.
복수의 뱅크(BK0 - BK7)는 로우 액티브 신호(RACT<0:7>) 중에서 활성화된 신호 비트에 해당하는 하나, 복수 또는 모든 뱅크의 특정 워드 라인이 활성화될 수 있다.
카운터(301)는 내부의 어드레스 카운트값(ADD_CNT)을 카운트 제어신호(C_UP)에 응답하여 증가시키도록 구성될 수 있다.
리프레쉬 제어부(401)는 리프레쉬 명령(NREF) 및 로우 어드레스(RA<0:n>)에 응답하여 복수의 뱅크(BK0 - BK7) 모두에 대한 리프레쉬 동작 지정이 완료되었음을 검출하여 카운트 제어신호(C_UP)를 활성화시키도록 구성될 수 있다.
이때 리프레쉬 명령(NREF)은 복수의 뱅크(BK0 - BK7) 중에서 어느 하나의 뱅크만을 리프레쉬하기 위한 싱글 뱅크 리프레쉬 명령(SBKREF) 또는 복수의 뱅크(BK0 - BK7) 모두를 리프레쉬하기 위한 올 뱅크 리프레쉬 명령(REF)과는 달리, 리프레쉬할 뱅크의 수, 순번 등과 상관없이 자유롭게 복수의 뱅크(BK0 - BK7)를 리프레쉬하기 위한 새로운 타입의 리프레쉬 명령으로 사용될 수 있다.
리프레쉬 제어부(401)는 리프레쉬 명령(NREF) 및 로우 어드레스(RA<0:n>)에 응답하여 복수의 뱅크(BK0 - BK7) 중에서 리프레쉬 완료된 뱅크 정보를 저장하고 이를 기준으로 복수의 뱅크(BK0 - BK7) 모두에 대한 리프레쉬 동작 지정이 완료되었음을 검출하여 카운트 제어신호(C_UP)를 활성화시키도록 구성될 수 있다.
이때 리프레쉬 동작 시 제공되는 로우 어드레스(RA<0:n>)는 리프레쉬할 뱅크 정보가 매핑되어 있다.
따라서 리프레쉬 제어부(401)는 로우 어드레스(RA<0:n>)에 응답하여 복수의 뱅크(BK0 - BK7) 중에서 리프레쉬 완료된 뱅크 정보를 저장할 수 있다.
액티브 신호 생성부(501)는 액티브 명령(ACT), 리프레쉬 명령(NREF), 로우 어드레스(RA<0:n>) 및 뱅크 어드레스(BA<0:m>)에 응답하여 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
액티브 신호 생성부(501)는 액티브 명령(ACT)이 입력되면 뱅크 어드레스(BA<0:m>)에 해당하는 뱅크를 활성화시키기 위한 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
액티브 신호 생성부(501)는 리프레쉬 명령(NREF)이 입력되면 리프레쉬할 뱅크 정보가 매핑된 로우 어드레스(RA<0:n>)에 해당하는 뱅크를 활성화시키기 위한 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
예를 들어, 액티브 명령(ACT)이 입력되고, 뱅크 어드레스(BA<0:m>)가 뱅크(BK0)를 지정하는 값을 가지면, 액티브 신호 생성부(501)는 로우 액티브 신호(RACT<0:7>) 중에서 RACT<0> 만을 로직 하이로 출력할 수 있다.
리프레쉬 명령(NREF)이 입력되고, 로우 어드레스(RA<0:n>)가 복수의 뱅크(BK0 - BK7) 중에서 하나의 뱅크(BK2)를 지정하는 값을 가지면, 액티브 신호 생성부(501)는 로우 액티브 신호(RACT<0:7>) 중에서 RACT<2> 만을 로직 하이로 출력할 수 있다.
리프레쉬 명령(NREF)이 입력되고, 로우 어드레스(RA<0:n>)가 복수의 뱅크(BK0 - BK7) 중에서 일부의 뱅크(BK0, BK2, BK5)를 지정하는 값을 가지면, 액티브 신호 생성부(501)는 로우 액티브 신호(RACT<0:7>) 중에서 RACT<0, 2, 5>를 로직 하이로 출력할 수 있다.
리프레쉬 명령(NREF)이 입력되고, 로우 어드레스(RA<0:n>)가 복수의 뱅크(BK0 - BK7) 모두를 지정하는 값을 가지면, 액티브 신호 생성부(501)는 로우 액티브 신호(RACT<0:7>)를 모두 로직 하이로 출력할 수 있다.
선택부(601)는 리프레쉬 명령(NREF)에 응답하여 어드레스 카운트값(ADD_CNT)을 선택하여 내부 로우 어드레스(RAi)로서 출력하도록 구성될 수 있다.
선택부(601)는 액티브 명령(ACT)에 응답하여 로우 어드레스(RA<0:n>)를 선택하여 내부 로우 어드레스(RAi)로서 출력하도록 구성될 수 있다.
커맨드 디코더(701)는 메모리 컨트롤러(901)에서 제공한 커맨드(CMD)를 디코딩하여 액티브 명령(ACT), 리프레쉬 명령(NREF)을 생성하도록 구성될 수 있다.
도 4에 도시된 바와 같이, 로우 어드레스(RA<0:n>)의 n+1 개의 신호 비트 각각에 대하여 리프레쉬할 뱅크를 매핑할 수 있다.
예를 들어, 로우 어드레스(RA<0:n>) 중에서 RA<0:7>를 이용하여 복수의 뱅크(BK0 - BK7) 즉, 8개의 뱅크 중에서 리프레쉬할 뱅크를 매핑할 수 있다.
로우 어드레스(RA<0:n>) 중에서 RA<0> 만을 하이 레벨로 설정하면 복수의 뱅크(BK0 - BK7) 중에서 BK0가 리프레쉬 되도록 지정할 수 있다.
로우 어드레스(RA<0:n>) 중에서 RA<0:5>를 하이 레벨로 설정하면 복수의 뱅크(BK0 - BK7) 중에서 BK0 - BK5가 리프레쉬 되도록 지정할 수 있다.
로우 어드레스(RA<0:n>) 중에서 RA<0, 2, 4>를 하이 레벨로 설정하면 복수의 뱅크(BK0 - BK7) 중에서 BK0, BK2, BK4가 리프레쉬 되도록 지정할 수 있다.
로우 어드레스(RA<0:n>) 중에서 RA<0:7>를 모두 하이 레벨 또는 로우 레벨로 설정하면 복수의 뱅크(BK0 - BK7) 모두를 리프레쉬하도록 지정할 수 있다.
상술한 바와 같이, 리프레쉬 동작 시에는 로우 어드레스(RA<0:n>)를 이용하여 리프레쉬할 뱅크의 수, 순번 등과 상관없이 자유롭게 복수의 뱅크(BK0 - BK7)를 리프레쉬하도록 지정할 수 있다.
메모리 컨트롤러(901)와 반도체 장치(110) 간의 규약을 정함으로써 반도체 장치(110)는 리프레쉬 동작 시 메모리 컨트롤러(901)에서 제공되는 로우 어드레스(RA<0:n>)를 뱅크를 선택하는 정보로서 인식하도록 할 수 있다.
도 5에 도시된 바와 같이, 리프레쉬 제어부(401)는 저장 제어부(421), 저장부(431) 및 논리곱 로직(441)을 포함할 수 있다.
저장 제어부(421)는 리프레쉬 명령(NREF)과 로우 어드레스(RA<0:7>)를 논리곱하여 출력하도록 구성될 수 있다.
저장 제어부(421)는 로우 어드레스(RA<0:7>)의 신호 비트 각각과 리프레쉬 명령(NREF)을 입력 받는 복수의 낸드 게이트 및 복수의 낸드 게이트 각각의 출력을 반전시키는 복수의 인버터를 포함할 수 있다.
저장부(431)는 저장 제어부(421)의 출력 신호들에 응답하여 리프레쉬 뱅크 정보(REF_B<0:7>)를 셋(Set) 시키도록 구성될 수 있다.
저장부(431)는 카운트 제어신호(C_UP)에 응답하여 리프레쉬 뱅크 정보(REF_B<0:7>)를 리셋(Reset) 시키도록 구성될 수 있다.
저장부(431)는 리프레쉬 뱅크 정보(REF_B<0:7>)의 신호 비트만큼의 플립플롭(F/F)을 포함할 수 있다.
복수의 플립플롭(F/F)은 저장 제어부(421)의 출력 신호들 각각을 셋(S) 단자에 입력 받고, 카운트 제어신호(C_UP)를 리셋(R) 단자에 공통 입력 받는다.
논리곱 로직(441)은 저장부(431)의 리프레쉬 뱅크 정보(REF_B<0:7>)를 논리곱하여 카운트 제어신호(C_UP)로서 출력하도록 구성될 수 있다.
상술한 본 발명의 실시예에 따른 메모리 시스템(101)의 리프레쉬 동작을 설명하면 다음과 같다.
메모리 컨트롤러(901)에서 리프레쉬 명령(NREF)을 제공하면서, 복수의 뱅크(BK0 - BK7) 중에서 하나, 일부 또는 모두를 지정하기 위한 로우 어드레스(RA<0:7>)를 제공한다.
각 리프레쉬 명령(NREF)에 따라 하나씩의 뱅크를 지정하는 로우 어드레스(RA<0:7>)가 입력되는 경우, 8회의 리프레쉬 동작에 의해 모든 리프레쉬 뱅크 정보(REF_B<0:7>)가 하이 레벨로 저장될 수 있다.
모든 리프레쉬 뱅크 정보(REF_B<0:7>)가 하이 레벨인 경우, 카운트 제어신호(C_UP)는 활성화 레벨 즉, 하이 레벨로 출력된다.
카운트 제어신호(C_UP)가 하이 레벨로 출력됨에 따라 저장부(431)의 리프레쉬 뱅크 정보(REF_B<0:7>)는 모두 로우 레벨로 리셋된다.
카운트 제어신호(C_UP)가 하이 레벨로 출력되므로 카운터(301)는 어드레스 카운트값(ADD_CNT)을 증가시킨다.
한편, 각 리프레쉬 명령(NREF)에 따라 복수의 뱅크(BK0 - BK7)를 하나, 일부 단위 또는 모두 지정하기 위한 로우 어드레스(RA<0:7>) 중에서 하나 또는 일부 뱅크를 지정하기 위한 로우 어드레스(RA<0:7>)가 누락되거나 잘못 입력된 것으로 가정한다.
메모리 컨트롤러(901)는 정상적으로 로우 어드레스(RA<0:7>)를 제공하여 복수의 뱅크(BK0 - BK7) 모두에 대하여 카운터(301)에 의해 생성된 내부 로우 어드레스(RAi)에 해당하는 리프레쉬 동작이 완료된 것으로 판단할 수 있다.
그러나 하나 또는 일부 뱅크를 지정하기 위한 로우 어드레스(RA<0:7>)의 잘못된 입력으로 인하여 해당 뱅크의 내부 로우 어드레스(RAi)에 리프레쉬 동작이 이루어지지 못한 상태이다.
이때 하나 또는 일부 뱅크를 지정하기 위한 로우 어드레스(RA<0:7>)가 잘못 입력된 상태이므로 저장부(431)의 리프레쉬 뱅크 정보(REF_B<0:7>) 중에서 어느 하나 또는 일부는 로우 레벨로 유지된다.
리프레쉬 뱅크 정보(REF_B<0:7>) 중에서 어느 하나 또는 일부가 로우 레벨이므로 카운트 제어신호(C_UP)가 로우 레벨로 출력되고, 그에 따라 카운터(301)는 어드레스 카운트값(ADD_CNT)을 증가시키지 않고 현재 값으로 유지시킨다.
이후, 누락된 하나 또는 일부의 뱅크를 지정하기 위한 로우 어드레스(RA<0:7>)와 리프레쉬 명령(NREF)이 입력됨에 따라, 모든 리프레쉬 뱅크 정보(REF_B<0:7>)가 하이 레벨이 되면 카운트 제어신호(C_UP)가 하이 레벨로 출력된다.
카운트 제어신호(C_UP)가 하이 레벨로 출력되므로 카운터(301)는 어드레스 카운트값(ADD_CNT)을 증가시킨다.
상술한 본 발명의 실시예는 리프레쉬할 뱅크 정보를 매핑한 로우 어드레스(RA<0:7>)를 이용하여 복수의 뱅크(BK0 - BK7) 중에서 하나, 일부 또는 모두를 자유롭게 지정하여 리프레쉬 동작이 이루어지도록 할 수 있다.
복수의 뱅크(BK0 - BK7)를 BK0 + BK1, BK1 + BK2, ..., BK6 + BK7과 같은 식으로 각 리프레쉬 동작 시 하나씩의 뱅크가 중복 선택되도록 하는 것도 가능하다.
복수의 뱅크(BK0 - BK7)를 BK0 + BK1 + BK2, BK1 + BK2 + BK3, ..., BK5 + BK6 + BK7과 같은 식으로 각 리프레쉬 동작 시 두 개씩의 뱅크가 중복 선택되도록 하는 것도 가능하다.
복수의 뱅크(BK0 - BK7)를 BK0, BK2, ..., BK6, BK1, BK3, ..., BK7과 같은 식으로 이븐(even) 순번의 뱅크들에 대한 순차적인 리프레쉬 동작 이후, 오드(odd) 순번의 뱅크들에 대한 순차적인 리프레쉬 동작이 이루어지도록 하는 것도 가능하다.
복수의 뱅크(BK0 - BK7)를 BK0 + BK2, BK1 + BK3, BK4 + BK6, BK5 + BK7과 같은 식으로 두 개 단위의 이븐(even) 순번의 뱅크와 두 개 단위의 오드(odd) 순번의 뱅크들에 대한 교번 리프레쉬 동작이 이루어지도록 하는 것도 가능하다.
상술한 예 이외에도 다양한 형태로 복수의 뱅크를 선택하여 리프레쉬 동작이 이루어지도록 하는 것이 가능하다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 메모리 시스템(102)은 반도체 장치(120) 및 메모리 컨트롤러(902)를 포함할 수 있다.
메모리 컨트롤러(902)는 커맨드(CMD), 로우 어드레스(RA<0:n>) 및 뱅크 어드레스(BA<0:m>)를 반도체 장치(120)에 제공하도록 구성될 수 있다.
메모리 컨트롤러(902)는 노멀 동작 시, 로우 어드레스(RA<0:n>)를 특정 워드 라인을 지정하기 위한 어드레스로서, 그리고 뱅크 어드레스(BA<0:m>)를 복수의 뱅크(BK0 - BK7) 중에서 특정 뱅크를 지정하기 위한 어드레스로서 반도체 장치(120)에 제공하도록 구성될 수 있다.
메모리 컨트롤러(902)는 리프레쉬 동작 시, 뱅크 어드레스(BA<0:m>)를 제공하지 않고, 로우 어드레스(RA<0:n>)를 리프레쉬할 뱅크를 정의하는 어드레스로서 제공하도록 구성될 수 있다.
메모리 컨트롤러(902)는 로우 어드레스(RA<0:n>)에 리프레쉬할 뱅크 정보를 매핑(Mapping)하여 반도체 장치(120)에 제공할 수 있다.(도 4 참조)
반도체 장치(120)는 복수의 뱅크(BK0 - BK7), 복수의 카운터(302), 리프레쉬 제어부(402), 액티브 신호 생성부(502), 복수의 선택부(602) 및 커맨드 디코더(702)를 포함할 수 있다.
복수의 뱅크(BK0 - BK7)는 로우 액티브 신호(RACT<0:7>) 및 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)에 응답하여 독립적인 리프레쉬 동작을 수행하도록 구성될 수 있다.
복수의 뱅크(BK0 - BK7)에는 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)가 일대일 할당될 수 있다.
즉, BK0에는 RAi_BK<0>, BK1에는 RAi_BK<1>, BK2에는 RAi_BK<2>, ..., BK7에는 RAi_BK<7>가 할당될 수 있다.
복수의 뱅크(BK0 - BK7)는 로우 액티브 신호(RACT<0:7>) 중에서 활성화된 신호 비트에 따라 선택된 하나, 복수 또는 모든 뱅크가 뱅크별 내부 로우 어드레스(RAi_BK<0:7>) 각각에 응답하여 서로 다른 워드 라인과 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행할 수 있다. 물론 선택된 하나, 복수 또는 모든 뱅크에 제공되는 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)가 동일한 값일 경우, 동일한 워드 라인과 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행할 수 있다.
복수의 카운터(302)는 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>)을 뱅크별 카운트 제어신호(C_UP_BK<0:7>) 각각에 응답하여 독립적으로 증가시키도록 구성될 수 있다.
복수의 카운터(302)에는 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>)이 독립적으로 저장될 수 있다.
즉, 카운터_BK0에는 ADD_CNT_BK<0>, 카운터_BK1에는 ADD_CNT_BK<1>, 카운터_BK2에는 ADD_CNT_BK<2>, ..., 카운터_BK7에는 ADD_CNT_BK<7>이 저장될 수 있다.
복수의 카운터(302)에는 뱅크별 카운트 제어신호(C_UP_BK<0:7>)가 일대일 할당될 수 있다.
즉, 카운터_BK0에는 C_UP_BK<0>, 카운터_BK1에는 C_UP_BK<1>, 카운터_BK2에는 C_UP_BK<2>, ..., 카운터_BK7에는 C_UP_BK<7>가 할당될 수 있다.
리프레쉬 제어부(402)는 리프레쉬 명령(NREF)과 로우 어드레스(RA<0:n>)의 각 신호 비트에 응답하여 뱅크별 카운트 제어신호(C_UP_BK<0:7>)를 독립적으로 활성화시키도록 구성될 수 있다.
이때 리프레쉬 명령(NREF)은 복수의 뱅크(BK0 - BK7) 중에서 어느 하나의 뱅크만을 리프레쉬하기 위한 싱글 뱅크 리프레쉬 명령(SBKREF) 또는 복수의 뱅크(BK0 - BK7) 모두를 리프레쉬하기 위한 올 뱅크 리프레쉬 명령(REF)과는 달리, 리프레쉬할 뱅크의 수, 순번 등과 상관없이 자유롭게 복수의 뱅크(BK0 - BK7)를 리프레쉬하기 위한 새로운 타입의 리프레쉬 명령으로 사용될 수 있다.
액티브 신호 생성부(502)는 액티브 명령(ACT), 리프레쉬 명령(NREF), 로우 어드레스(RA<0:n>) 및 뱅크 어드레스(BA<0:m>)에 응답하여 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
액티브 신호 생성부(502)는 액티브 명령(ACT)이 입력되면 뱅크 어드레스(BA<0:m>)에 해당하는 뱅크를 활성화시키기 위한 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
액티브 신호 생성부(502)는 리프레쉬 명령(NREF)이 입력되면 리프레쉬할 뱅크 정보가 매핑된 로우 어드레스(RA<0:n>)에 해당하는 뱅크를 활성화시키기 위한 로우 액티브 신호(RACT<0:7>)를 생성하도록 구성될 수 있다.
예를 들어, 액티브 명령(ACT)이 입력되고, 뱅크 어드레스(BA<0:m>)가 뱅크(BK0)를 지정하는 값을 가지면, 액티브 신호 생성부(502)는 로우 액티브 신호(RACT<0:7>) 중에서 RACT<0> 만을 로직 하이로 출력할 수 있다.
리프레쉬 명령(NREF)이 입력되고, 로우 어드레스(RA<0:n>)가 복수의 뱅크(BK0 - BK7) 중에서 하나의 뱅크(BK2)를 지정하는 값을 가지면, 액티브 신호 생성부(502)는 로우 액티브 신호(RACT<0:7>) 중에서 RACT<2> 만을 로직 하이로 출력할 수 있다.
리프레쉬 명령(NREF)이 입력되고, 로우 어드레스(RA<0:n>)가 복수의 뱅크(BK0 - BK7) 중에서 일부의 뱅크(BK0, BK2, BK5)를 지정하는 값을 가지면, 액티브 신호 생성부(502)는 로우 액티브 신호(RACT<0:7>) 중에서 RACT<0, 2, 5>를 로직 하이로 출력할 수 있다.
리프레쉬 명령(NREF)이 입력되고, 로우 어드레스(RA<0:n>)가 복수의 뱅크(BK0 - BK7) 모두를 지정하는 값을 가지면, 액티브 신호 생성부(502)는 로우 액티브 신호(RACT<0:7>)를 모두 로직 하이로 출력할 수 있다.
복수의 선택부(602)는 리프레쉬 명령(NREF)이 입력되면 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>) 중에서 자신에 해당하는 값을 선택하여 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)로서 출력하도록 구성될 수 있다.
즉, 선택부_BK0는 뱅크별 어드레스 카운트값(ADD_CNT_BK<0>)을 선택하여 뱅크별 내부 로우 어드레스(RAi_BK<0>)로서 출력하고, 선택부_BK1는 뱅크별 어드레스 카운트값(ADD_CNT_BK<1>)을 선택하여 뱅크별 내부 로우 어드레스(RAi_BK<1>)로서 출력하며, 이런 방식으로 선택부_BK7는 뱅크별 어드레스 카운트값(ADD_CNT_BK<7>)을 선택하여 뱅크별 내부 로우 어드레스(RAi_BK<7>)로서 출력할 수 있다.
복수의 선택부(602)는 액티브 명령(ACT)이 입력되면 로우 어드레스(RA<0:n>)를 각각의 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)로서 출력하도록 구성될 수 있다.
액티브 명령(ACT)이 입력되면 각각의 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)는 동일한 값 즉, 로우 어드레스(RA<0:n>) 값을 가질 수 있다.
커맨드 디코더(702)는 메모리 컨트롤러(902)에서 제공한 커맨드(CMD)를 디코딩하여 액티브 명령(ACT) 및 리프레쉬 명령(NREF)을 생성하도록 구성될 수 있다.
도 7에 도시된 바와 같이, 리프레쉬 제어부(402)는 리프레쉬 명령(NREF)과 로우 어드레스(RA<0:7>)의 신호 비트 각각을 논리곱하여 뱅크별 카운트 제어신호(C_UP_BK<0:7>)로서 출력하는 복수의 논리곱 로직을 포함할 수 있다.
복수의 논리곱 로직은 복수의 낸드 게이트 및 복수의 낸드 게이트 각각의 출력을 반전시키는 복수의 인버터를 포함할 수 있다.
복수의 낸드 게이트의 두 입력단 중 하나에는 리프레쉬 명령(NREF)이 공통 입력되고, 다른 하나에는 로우 어드레스(RA<0:7>)의 신호 비트 각각이 입력된다.
상술한 본 발명의 실시예에 따른 메모리 시스템(102)의 리프레쉬 동작을 설명하면 다음과 같다.
메모리 컨트롤러(902)에서 리프레쉬 명령(NREF)을 제공하면서, 복수의 뱅크(BK0 - BK7) 중에서 하나, 일부 또는 모두를 지정하기 위한 로우 어드레스(RA<0:7>)를 제공한다.
먼저, 리프레쉬 명령(NREF)과 함께 복수의 뱅크(BK0 - BK7) 중에서 BK0를 지정하기 위해 RA<0>가 하이 레벨로 제공되는 것으로 가정한다.
RA<0:7> 중에서 RA<0>이 하이 레벨이므로 카운트 제어신호(C_UP_BK<0:7>) 중에서 C_UP_BK<0>이 하이 레벨로 출력된다.
C_UP_BK<0>에 따라 카운터_BK0가 뱅크별 어드레스 카운트값(ADD_CNT_BK<0>)을 증가시킨다.
리프레쉬 명령(NREF)이 입력되었으므로 복수의 선택부(602)는 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>)을 각각 선택하여 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)로서 출력한다.
이때 뱅크별 내부 로우 어드레스(RAi_BK<0:7>) 중에서 뱅크별 어드레스 카운트값(ADD_CNT_BK<0>)이 증가되고 나머지 뱅크별 어드레스 카운트값들(ADD_CNT_BK<1:7>)은 이전 값을 유지한다.
뱅크(BK0)의 워드 라인 중에서 증가된 뱅크별 어드레스 카운트값(ADD_CNT_BK<0>)에 해당하는 워드 라인과 연결된 메모리 셀에 대한 리프레쉬 동작이 이루어진다.
이후, 정해진 타이밍 간격으로 리프레쉬 명령(NREF)과 함께 나머지 뱅크들(BK1 - BK7)을 순차적으로 지정하기 위해 RA<1> - RA<7>이 하이 레벨로 순차적으로 제공되는 것으로 가정한다.
RA<1> - RA<7>이 순차적으로 하이 레벨로 출력되므로 카운트 제어신호(C_UP_BK<1> - C_UP_BK<7>)가 순차적으로 하이 레벨로 출력된다.
순차적으로 하이 레벨로 출력되는 카운트 제어신호(C_UP_BK<1> - C_UP_BK<7>)에 따라 카운터_BK1 내지 카운터_BK7이 뱅크별 어드레스 카운트값(ADD_CNT_BK<1:7>)을 증가시킨다.
이때 나머지 뱅크들(BK1 - BK7)을 순차적으로 지정하기 위한 로우 어드레스(RA<0:7>)가 제공되는 과정에서 예를 들어, RA<6>이 누락된 것으로 가정한다.
RA<6>가 누락되었으므로 즉, RA<6>가 하이 레벨로 천이되지 못하였으므로 카운트 제어신호(C_UP_BK<6>) 또한 하이 레벨로 천이되지 않고, 그에 따라 뱅크별 어드레스 카운트값(ADD_CNT_BK<6>)은 이전 상태를 유지한다.
따라서 메모리 컨트롤러(902)가 RA<6>의 누락을 인지하지 못하여 해당 뱅크에 대한 리프레쉬가 이루어지지 못하였더라도 다음 순번의 리프레쉬 동작 시 뱅크별 어드레스 카운트값(ADD_CNT_BK<6>)에 해당하는 워드 라인의 정상적인 리프레쉬가 가능하다.
다른 예로서, 메모리 컨트롤러(902)에서 리프레쉬 명령(NREF)과 함께 복수의 뱅크(BK0 - BK7) 중에서 BK1 - BK5를 지정하기 위해 RA<1:5>가 하이 레벨로 제공되는 것으로 가정한다.
RA<0:7> 중에서 RA<1:5>가 하이 레벨이므로 카운트 제어신호(C_UP_BK<0:7>) 중에서 C_UP_BK<1:5>가 하이 레벨로 출력된다.
C_UP_BK<1:5>에 따라 카운터_BK1 내지 카운터_BK5가 뱅크별 어드레스 카운트값(ADD_CNT_BK<1:5>)을 증가시킨다.
리프레쉬 명령(NREF)이 입력되었으므로 복수의 선택부(602)는 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>)을 각각 선택하여 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)로서 출력한다.
이때 뱅크별 내부 로우 어드레스(RAi_BK<0:7>) 중에서 뱅크별 어드레스 카운트값(ADD_CNT_BK<1:5>)이 증가되고 나머지 뱅크별 어드레스 카운트값들(ADD_CNT_BK<0, 6, 7>)은 이전 값을 유지한다.
뱅크(BK1:5) 각각의 워드 라인 중에서 증가된 뱅크별 어드레스 카운트값(ADD_CNT_BK<1:5>)에 해당하는 워드 라인들 각각과 연결된 메모리 셀들에 대한 리프레쉬 동작이 이루어진다.
다른 예로서, 메모리 컨트롤러(902)에서 리프레쉬 명령(NREF)과 함께 복수의 뱅크(BK0 - BK7) 모두를 지정하기 위해 RA<0:7>가 하이 레벨로 제공되는 것으로 가정한다.
RA<0:7>이 모두 하이 레벨이므로 카운트 제어신호(C_UP_BK<0:7>)가 모두 하이 레벨로 출력된다.
C_UP_BK<1:7>에 따라 카운터_BK0 내지 카운터_BK7가 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>)을 모두 증가시킨다.
리프레쉬 명령(NREF)이 입력되었으므로 복수의 선택부(602)는 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>)을 각각 선택하여 뱅크별 내부 로우 어드레스(RAi_BK<0:7>)로서 출력한다.
복수의 뱅크(BK0 - BK7) 각각의 워드 라인 중에서 증가된 뱅크별 어드레스 카운트값(ADD_CNT_BK<0:7>) 각각에 해당하는 워드 라인들 각각과 연결된 메모리 셀들에 대한 리프레쉬 동작이 이루어진다.
상술한 본 발명의 다른 실시예는 리프레쉬할 뱅크 정보를 매핑한 로우 어드레스(RA<0:7>)를 이용하여 복수의 뱅크(BK0 - BK7) 중에서 하나, 일부 또는 모두를 자유롭게 지정하여 리프레쉬 동작이 이루어지도록 할 수 있다.
복수의 뱅크(BK0 - BK7)를 BK0 + BK1, BK1 + BK2, ..., BK6 + BK7과 같은 식으로 각 리프레쉬 동작 시 하나씩의 뱅크가 중복 선택되도록 하는 것도 가능하다.
복수의 뱅크(BK0 - BK7)를 BK0 + BK1 + BK2, BK1 + BK2 + BK3, ..., BK5 + BK6 + BK7과 같은 식으로 각 리프레쉬 동작 시 두 개씩의 뱅크가 중복 선택되도록 하는 것도 가능하다.
복수의 뱅크(BK0 - BK7)를 BK0, BK2, ..., BK6, BK1, BK3, ..., BK7과 같은 식으로 이븐(even) 순번의 뱅크들에 대한 순차적인 리프레쉬 동작 이후, 오드(odd) 순번의 뱅크들에 대한 순차적인 리프레쉬 동작이 이루어지도록 하는 것도 가능하다.
복수의 뱅크(BK0 - BK7)를 BK0 + BK2, BK1 + BK3, BK4 + BK6, BK5 + BK7과 같은 식으로 두 개 단위의 이븐(even) 순번의 뱅크와 두 개 단위의 오드(odd) 순번의 뱅크들에 대한 교번 리프레쉬 동작이 이루어지도록 하는 것도 가능하다.
상술한 예 이외에도 다양한 형태로 복수의 뱅크를 선택하여 리프레쉬 동작이 이루어지도록 하는 것이 가능하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (26)

  1. 어드레스 카운트 값 및 로우 액티브 신호에 응답하여 리프레쉬 동작을 수행하도록 구성된 복수의 메모리 뱅크;
    리프레쉬 명령 및 뱅크 어드레스에 응답하여 상기 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 뱅크를 정의하는 리프레쉬 뱅크 정보를 업데이트 시키고, 상기 리프레쉬 뱅크 정보에 응답하여 카운트 제어신호를 활성화시키도록 구성된 리프레쉬 제어부; 및
    상기 카운트 제어신호의 활성화에 응답하여 상기 어드레스 카운트 값을 가변시키도록 구성된 카운터를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 리프레쉬 제어부는
    상기 리프레쉬 뱅크 정보가 상기 복수의 메모리 뱅크 모두에 대한 리프레쉬 동작 지정이 완료되었음을 정의하는 경우 상기 카운트 제어신호를 활성화시키도록 구성되는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 리프레쉬 명령은
    상기 복수의 메모리 뱅크 중에서 어느 하나만을 리프레쉬시키기 위한 싱글 뱅크 리프레쉬 명령 또는 상기 복수의 메모리 뱅크 모두를 리프레쉬시키기 위한 올 뱅크 리프레쉬 명령인 반도체 장치.
  4. 제 3 항에 있어서,
    상기 리프레쉬 제어부는
    상기 올 뱅크 리프레쉬 명령이 입력되면 상기 뱅크 어드레스와 무관하게 상기 카운트 제어신호를 활성화시키도록 구성되는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 리프레쉬 제어부는
    상기 카운트 제어신호의 활성화에 응답하여 상기 리프레쉬 뱅크 정보를 리셋시키도록 구성되는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 리프레쉬 제어부는
    싱글 뱅크 리프레쉬 명령 및 상기 뱅크 어드레스를 디코딩하여 디코딩 신호를 생성하도록 구성되는 디코더,
    상기 디코딩 신호와 올 뱅크 리프레쉬 명령를 조합하여 출력하도록 구성되는 저장 제어부,
    상기 저장 제어부의 출력 신호들에 응답하여 상기 리프레쉬 뱅크 정보를 셋(Set) 시키도록 구성되는 저장부, 및
    상기 리프레쉬 뱅크 정보를 논리곱하여 상기 카운트 제어신호로서 출력하도록 구성된 논리곱 로직을 포함하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 저장부는 상기 카운트 제어신호에 응답하여 상기 리프레쉬 뱅크 정보를 리셋(Reset) 시키도록 구성되는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 어드레스 카운트 값은
    상기 복수의 메모리 뱅크의 특정 워드 라인을 선택하기 위한 값인 반도체 장치.
  9. 제 1 항에 있어서,
    노멀 동작 시, 상기 복수의 메모리 뱅크 중에서 어느 하나의 메모리 뱅크가 상기 뱅크 어드레스에 의해 선택되고, 선택된 메모리 뱅크의 워드 라인이 로우 어드레스에 의해 선택되는 반도체 장치.
  10. 로우 어드레스를 리프레쉬할 뱅크를 정의하는 정보로서 제공하고, 상기 로우 어드레스와 함께 리프레쉬 명령을 제공하도록 구성된 메모리 컨트롤러; 및
    상기 리프레쉬 명령에 응답하여 상기 로우 어드레스에 해당하는 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 적어도 하나의 메모리 뱅크에 대한 리프레쉬 동작을 수행하도록 구성된 반도체 장치를 포함하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 메모리 컨트롤러는
    노멀 동작 시, 뱅크 어드레스를 상기 복수의 메모리 뱅크 중에서 특정 뱅크를 지정하기 위한 어드레스로서, 그리고 상기 로우 어드레스를 상기 특정 뱅크의 특정 워드 라인을 지정하기 위한 어드레스로서 상기 반도체 장치에 제공하도록 구성되는 메모리 시스템.
  12. 제 10 항에 있어서,
    상기 로우 어드레스의 신호 비트 각각에 대하여 리프레쉬할 뱅크가 일대일 매핑(Mapping)되는 메모리 시스템.
  13. 제 12 항에 있어서,
    상기 로우 어드레스의 신호 비트들을 선택적으로 제 1 레벨로 설정함으로써 리프레쉬할 복수의 뱅크를 지정하는 메모리 시스템.
  14. 제 12 항에 있어서,
    상기 로우 어드레스의 신호 비트들을 모두 제 1 레벨 또는 제 2 레벨로 설정함으로써 상기 복수의 뱅크 모두를 리프레쉬하도록 지정하는 메모리 시스템.
  15. 로우 어드레스를 리프레쉬할 뱅크를 정의하는 정보로서 제공하고, 상기 로우 어드레스와 함께 리프레쉬 명령을 제공하도록 구성된 메모리 컨트롤러; 및
    상기 리프레쉬 명령에 응답하여 상기 로우 어드레스에 따라 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 적어도 하나의 메모리 뱅크에 대한 리프레쉬 동작을 수행하며,
    상기 복수의 메모리 뱅크 모두에 대한 리프레쉬 지정이 완료된 경우, 리프레쉬 되어야 할 워드 라인을 지정하는 어드레스 카운트 값을 가변시키도록 구성된 반도체 장치를 포함하는 메모리 시스템.
  16. 제 15 항에 있어서,
    상기 메모리 컨트롤러는
    노멀 동작 시, 뱅크 어드레스를 상기 복수의 메모리 뱅크 중에서 특정 뱅크를 지정하기 위한 어드레스로서, 그리고 상기 로우 어드레스를 상기 특정 뱅크의 특정 워드 라인을 지정하기 위한 어드레스로서 상기 반도체 장치에 제공하도록 구성되는 메모리 시스템.
  17. 제 15 항에 있어서,
    상기 로우 어드레스의 신호 비트 각각에 대하여 리프레쉬할 뱅크가 일대일 매핑(Mapping)되는 메모리 시스템.
  18. 제 15 항에 있어서,
    상기 반도체 장치는
    상기 어드레스 카운트 값 및 로우 액티브 신호에 응답하여 리프레쉬 동작을 수행하도록 구성된 복수의 메모리 뱅크;
    상기 리프레쉬 명령 및 상기 로우 어드레스에 응답하여 상기 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 하나 이상의 뱅크를 정의하는 리프레쉬 뱅크 정보를 업데이트 시키고, 상기 리프레쉬 뱅크 정보에 응답하여 카운트 제어신호를 활성화시키도록 구성된 리프레쉬 제어부; 및
    상기 카운트 제어신호의 활성화에 응답하여 상기 어드레스 카운트 값을 가변시키도록 구성된 카운터를 포함하는 메모리 시스템.
  19. 제 18 항에 있어서,
    상기 리프레쉬 제어부는
    상기 카운트 제어신호의 활성화에 응답하여 상기 리프레쉬 뱅크 정보를 리셋시키도록 구성되는 메모리 시스템.
  20. 제 18 항에 있어서,
    상기 리프레쉬 제어부는
    상기 리프레쉬 명령과 상기 로우 어드레스를 논리곱하여 출력하도록 구성되는 저장 제어부,
    상기 저장 제어부의 출력 신호들에 응답하여 상기 리프레쉬 뱅크 정보를 셋(Set) 시키도록 구성되는 저장부, 및
    상기 리프레쉬 뱅크 정보를 논리곱하여 상기 카운트 제어신호로서 출력하도록 구성된 논리곱 로직을 포함하는 메모리 시스템.
  21. 제 20 항에 있어서,
    상기 저장부는 상기 카운트 제어신호에 응답하여 상기 리프레쉬 뱅크 정보를 리셋(Reset) 시키도록 구성되는 메모리 시스템.
  22. 제 15 항에 있어서,
    상기 어드레스 카운트 값은
    상기 복수의 메모리 뱅크의 특정 워드 라인을 선택하기 위한 값인 메모리 시스템.
  23. 로우 어드레스를 리프레쉬할 뱅크를 정의하는 정보로서 제공하고, 상기 로우 어드레스와 함께 리프레쉬 명령을 제공하도록 구성된 메모리 컨트롤러; 및
    상기 리프레쉬 명령에 응답하여 상기 로우 어드레스에 따라 복수의 메모리 뱅크 중에서 리프레쉬 동작을 하도록 지정된 적어도 하나의 메모리 뱅크에 대한 리프레쉬 동작을 수행하며,
    상기 적어도 하나의 메모리 뱅크가 뱅크별 어드레스 카운트 값을 독립적으로 증가시켜 상기 뱅크별 어드레스 카운트 값에 해당하는 워드 라인들에 대한 리프레쉬 동작을 수행하도록 구성되는 반도체 장치를 포함하는 메모리 시스템.
  24. 제 23 항에 있어서,
    상기 메모리 컨트롤러는
    노멀 동작 시, 뱅크 어드레스를 상기 복수의 메모리 뱅크 중에서 특정 뱅크를 지정하기 위한 어드레스로서, 그리고 상기 로우 어드레스를 상기 특정 뱅크의 특정 워드 라인을 지정하기 위한 어드레스로서 상기 반도체 장치에 제공하도록 구성되는 메모리 시스템.
  25. 제 23 항에 있어서,
    상기 로우 어드레스의 신호 비트 각각에 대하여 리프레쉬할 뱅크가 일대일 매핑(Mapping)되는 메모리 시스템.
  26. 제 23 항에 있어서,
    상기 반도체 장치는
    상기 뱅크별 어드레스 카운트 값 및 로우 액티브 신호에 응답하여 리프레쉬 동작을 수행하도록 구성된 복수의 메모리 뱅크;
    상기 리프레쉬 명령과 상기 로우 어드레스의 각 신호 비트에 응답하여 뱅크별 카운트 제어신호를 독립적으로 활성화시키도록 구성된 리프레쉬 제어부; 및
    상기 뱅크별 어드레스 카운트값을 상기 뱅크별 카운트 제어신호 각각에 응답하여 독립적으로 증가시키도록 구성된 복수의 카운터를 포함하는 메모리 시스템.
KR1020140054885A 2014-05-08 2014-05-08 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템 KR20150128087A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140054885A KR20150128087A (ko) 2014-05-08 2014-05-08 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
US14/453,190 US9324407B2 (en) 2014-05-08 2014-08-06 Semiconductor apparatus capable of preventing refresh error and memory system using the same
TW104105580A TWI676102B (zh) 2014-05-08 2015-02-17 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統
CN201510151927.XA CN105097011B (zh) 2014-05-08 2015-04-01 半导体装置和存储系统
CN201910640662.8A CN110517715A (zh) 2014-05-08 2015-04-01 半导体装置和存储系统
US15/075,483 US9659627B2 (en) 2014-05-08 2016-03-21 Semiconductor apparatus capable of preventing refresh error and memory system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140054885A KR20150128087A (ko) 2014-05-08 2014-05-08 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20150128087A true KR20150128087A (ko) 2015-11-18

Family

ID=54368414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054885A KR20150128087A (ko) 2014-05-08 2014-05-08 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템

Country Status (4)

Country Link
US (2) US9324407B2 (ko)
KR (1) KR20150128087A (ko)
CN (2) CN110517715A (ko)
TW (1) TWI676102B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311935B2 (en) 2017-03-02 2019-06-04 SK Hynix Inc. Semiconductor device and method of driving the same
US11107517B2 (en) 2019-07-01 2021-08-31 SK Hynix Inc. Semiconductor memory device and method for refreshing memory with refresh counter

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
TWI643199B (zh) * 2016-09-06 2018-12-01 鈺創科技股份有限公司 輸出記憶體電路在自刷新模式的資訊的電路及其相關方法
KR20180106492A (ko) * 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
WO2018188083A1 (zh) * 2017-04-14 2018-10-18 华为技术有限公司 内存刷新技术及计算机系统
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US10593392B1 (en) * 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing
CN117393015B (zh) * 2023-12-11 2024-03-22 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2003007054A (ja) * 2001-06-15 2003-01-10 Sharp Corp 半導体記憶装置
US7042785B2 (en) * 2003-12-19 2006-05-09 Infineon Technologies, Ag Method and apparatus for controlling refresh cycles of a plural cycle refresh scheme in a dynamic memory
US6967885B2 (en) * 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM
US7177220B2 (en) * 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
JP5932236B2 (ja) * 2011-04-13 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びシステム
KR20130024158A (ko) * 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130042079A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어회로 및 방법
US8498167B1 (en) * 2012-01-20 2013-07-30 Elite Semiconductor Memory Technology, Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device
KR20130090633A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
CN104246891B (zh) * 2012-03-20 2018-01-26 英特尔公司 响应用于操作控制的装置命令的存储器装置
KR102011796B1 (ko) * 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
CN104488031B (zh) * 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
KR102163983B1 (ko) 2013-11-07 2020-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311935B2 (en) 2017-03-02 2019-06-04 SK Hynix Inc. Semiconductor device and method of driving the same
US11107517B2 (en) 2019-07-01 2021-08-31 SK Hynix Inc. Semiconductor memory device and method for refreshing memory with refresh counter

Also Published As

Publication number Publication date
TW201543214A (zh) 2015-11-16
TWI676102B (zh) 2019-11-01
CN105097011A (zh) 2015-11-25
CN105097011B (zh) 2020-02-28
CN110517715A (zh) 2019-11-29
US9659627B2 (en) 2017-05-23
US20150325284A1 (en) 2015-11-12
US20160203853A1 (en) 2016-07-14
US9324407B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
KR20150128087A (ko) 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
US11935576B2 (en) Semiconductor device performing row hammer refresh operation
US11043254B2 (en) Semiconductor device having cam that stores address signals
US9190139B2 (en) Memory and memory system including the same
CN111833952B (zh) 用于熔丝锁存器冗余的设备和方法
US10699759B2 (en) Semiconductor devices
US8406074B2 (en) Semiconductor device
US9336905B2 (en) Repair circuit and semiconductor apparatus using the same
US20180090227A1 (en) Semiconductor memory device and operating method thereof
KR20170054182A (ko) 반도체 장치
JP2006073188A (ja) リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法
KR20130042079A (ko) 반도체 장치의 리프레쉬 제어회로 및 방법
CN110827882B (zh) 半导体存储装置以及该半导体存储装置的刷新方法
US9747970B2 (en) Refresh circuit
US9135969B2 (en) Semiconductor device
KR102163983B1 (ko) 반도체 메모리 장치
KR20190127143A (ko) 반도체 장치
KR20140083471A (ko) 메모리, 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20120053602A (ko) 반도체 메모리 장치 및 그의 동작 방법
US20240071549A1 (en) Apparatuses, systems, and methods for module level error correction
US20240070025A1 (en) Apparatuses, systems, and methods for module level error correction
US20240071550A1 (en) Apparatuses, systems, and methods for module level error correction
US10861510B2 (en) Majority voting processing device, semiconductor memory device, and majority voting method for information data
US9159457B2 (en) Non-volatile memory device for storing write data having different logic levels
KR20190032793A (ko) 메모리 모듈

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination