CN104246891B - 响应用于操作控制的装置命令的存储器装置 - Google Patents

响应用于操作控制的装置命令的存储器装置 Download PDF

Info

Publication number
CN104246891B
CN104246891B CN201280071651.9A CN201280071651A CN104246891B CN 104246891 B CN104246891 B CN 104246891B CN 201280071651 A CN201280071651 A CN 201280071651A CN 104246891 B CN104246891 B CN 104246891B
Authority
CN
China
Prior art keywords
order
storage arrangement
control
input
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280071651.9A
Other languages
English (en)
Other versions
CN104246891A (zh
Inventor
P.沃格特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104246891A publication Critical patent/CN104246891A/zh
Application granted granted Critical
Publication of CN104246891B publication Critical patent/CN104246891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

响应用于操作控制的装置命令的一种存储器装置。一种存储器装置的实施例包括存储器元件、包括存储器控制器的系统元件以及物理接口，该物理接口包括接收用于该存储器装置的多个命令的多个命令输入引脚。这些命令包括用于存储器装置的操作控制的命令，这些多个命令包括用于将存储器装置复位的复位控制的第一命令和暂停存储器装置的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有。

Description

响应用于操作控制的装置命令的存储器装置
技术领域
本发明的实施例一般涉及电子装置的领域，并且更具体地来说涉及与用于操作控制的装置命令对应的存储器装置。
背景技术
存储器装置包括影响存储器装置的整体操作的某些控制。具体来说，存储器装置一般将包括将存储器装置复位的复位控制以及禁用和启用存储器装置的内部时钟分发的CKE（时钟启用）控制，并且此类控制将参与向存储器装置的某些专用引脚提供信号。在常规存储器装置中，当在复位（Reset）引脚上检测到某个信号时，存储器装置将执行复位序列。当CKE引脚上检测到某个信号时，存储器装置关闭内部时钟分发，其中装置忽略时钟操作。
但是，随着存储器装置复杂性的增大，用于存储器操作的可用引脚的数量被减少。具体来说，具有多个通道的存储器需要大量引脚用于操作，对专用引脚使用复位和CKE随通道数量倍增。
例如，宽IO DRAM（动态随机存取存储器）装置可以利用16个独立通道来实现。在此类装置中，复位和CKE功能因此需要32个引脚，这对于此类装置上的可用引脚计数具有很大影响。
附图说明
附图中以举例而非限制的形式来说明本发明的实施例，在这些附图中相似的引用数字指代相似的元件。
图1图示与操作控制的命令对应的存储器装置的实施例；
图2图示包括用于复位和时钟启用操作的命令结构的存储器装置的实施例；
图3是用于图示用于处理通过某些命令的存储器的操作控制的设备、系统或过程的状态图；
图4是用于存储器装置的实施例的命令结构的示意图；
图5是包括用于通过某些命令的存储器的操作控制的移动设备的实施例的图示；以及
图6图示包括用于通过某些命令的存储器的操作控制的设备或系统的实施例。
具体实施方式
本发明的实施例一般针对与操作控制的装置命令对应的存储器装置。
正如本文所使用的：
“3D叠式存储器”（其中3D指示三维）或“叠式存储器”表示包括一个或多个耦合的存储器晶片（die）层、存储器封装或其他存储器元件的计算机存储器。该存储器可以是垂直堆叠或水平（例如，并排）堆叠的，或以其他方式包含耦合在一起的存储器元件。具体来说，叠式存储器DRAM装置或系统可以包括具有多个DRAM晶片层的存储器装置。叠式存储器装置还可以在该装置中包括系统元件，本文中可以称为系统层或元件，其中该系统层可以包括如CPU（中央处理单元）、存储器控制器和其他相关系统元件的元件。该系统层可以包括芯片上系统（SoC）。在一些实施例中，逻辑芯片可以是应用处理器或图形处理单元（GPU）。叠式存储器装置可以包括一个或多个硅通孔（TSV）以连接该装置不同层上的点。
在一些实施例中，存储器装置执行操作以响应某些操作控制的装置命令。在一些实施例中，该存储器使用其他可用命令来处理此类操作控制，而不使用专用引脚、凸点（bump）或其他触点（下文一般称为引脚）。在一些实施例中，存储器装置包括命令结构，该命令结构包括用于进入复位操作的第一命令、用于进入CKE操作的第二命令或兼有第一和第二命令，其中此类结构可以用于相对于常规装置降低存储器接口的成本和功耗，并且可以用于通过在移动设备中提供更长的续航时间来提高用户体验。
现有DRAM接口协议将进入CKE和进入复位控制作为专用引脚来呈交。在一些实施例中，一种设备、系统和方法，一种存储器响应用于进入复位操作的第一命令而不使用专用复位引脚。在一些实施例中，一种存储器响应用于进入CKE操作（关闭存储器装置的内部时钟分发）的第二命令而不使用专用时钟启用引脚。在一些实施例中，一种存储器结构能够减少存储器装置的涉及装置复位和CKE操作控制的所需引脚计数。
在示例中，Fast Wide IO装置具有16个独立的通道。在此结构中，DRAM存储器通道所使用的物理接口的引脚数量是16的倍数，其中对应于每个独立通道提供多个操作控制引脚。减少此情况中接口的所需引脚计数具有很大影响，其中取消用于进入复位的每个通道的第一专用引脚和用于进入CKE的每个通道的第二专用引脚，从而取消存储器装置总计32个专用引脚。在一些实施例中，一种设备、系统或方法提供用于将CKE和复位引脚功能编码成存储器装置的备用命令代码。CKE和复位引脚功能的编码取消了这些专用引脚，并且在Fast Wide IO技术的情况中将TSV球计数减少至少32个引脚。
在一些实施例中，一种装置或系统使用某些命令编码以从主机将进入CKE和进入复位控制功能通知存储器，其中这些命令编码可以是不用于其他目的的备用命令编码。在一些实施例中，通过将复位命令作为唯一命令编码交付来取消存储器的专用复位引脚，该唯一命令编码不需要存储器进行时钟对齐。在一些实施例中，对某些命令输入引脚的交付持续1或0的编码，如对定义命令输入引脚的“0000”和对第二命令输入引脚的“1111”，提供所需的命令代码而无需存储器识别时钟对齐。在一些实施例中，利用1或0的持续信号值，即使时间复用的命令交付变得不同步，仍可以检测到复位命令，并能够将DRAM状态带回到已知状态。
在一些实施例中，对于进入CKE操作，DRAM装置接收到来自主机装置的命令，指示该装置在可能的情况下关闭其内部时钟分发，并关闭一个或多个命令输入接收器以及保留一组减少的一个或多个命令输入接收器开启。在特定实现中，除了一个外的所有命令输入接收器被关闭，从而提供最小化的功耗。实施例不限于一个加电输入接收器，而是为了描述简单，本文一般描述此一个接收器。在一些实施例中，一个加电命令输入接收器进入非活动状态。在一些实施例中，该一个加电输入接收器保持非活动状态，直到存储器从主机接收到返回操作的请求为止，该请求可以称为退出CKE命令。在一些实施例中，退出CKE请求是诸如如下的命令：用于重新激活存储器装置的其他操作所共用的现有命令，如退出自刷新（Exiting Self-Refresh）和退出断电（Exiting Power Down），使得CKE操作只需单个附加命令即可执行CKE操作。在一些实施例中，该存储器装置执行操作以响应加电命令输入接收器处接收到退出CKE请求而使DRAM离开CKE状态并激活命令输入接收器。
图1图示响应用于操作控制的命令的存储器装置的实施例。存储器装置可以是包括多个层的3D叠式存储器，如图1所示，或可以是具有单个DRAM层的较简单的存储器结构。在此图示中，3D叠式存储器装置100包括与一个或多个DRAM存储器晶片层120耦合的系统元件110，本文中也称为存储器栈。在一些实施例中，系统元件可以是芯片上系统（SoC）或其他类似元件。虽然图1图示系统元件110耦合在一个或多个存储器晶片层120的存储器栈下方的实现，但是实施例不限于此布置。例如，在一些实施例中，系统元件110可以位于与存储器栈120相邻，并且由此可以采用并列布置与存储器栈120耦合。
在此图示中，DRAM存储器晶片层包括四个存储器晶片层，这些层是第一存储器晶片层130、第二存储器晶片层140、第三存储器晶片层150和第四存储器晶片层160。但是，存储器不限于存储器栈120中的任何特定实施例的存储器晶片层，并且可以包括更多或更少数量的存储器晶片层。在其他元件中，系统元件110可以包括用于存储器栈120的存储器控制器112。在一些实施例中，每个存储器晶片层（其中顶层或最外层存储器晶片层，如此图示中的第四存储器晶片层160可能例外）包括多个硅通孔（TSV）105以便提供穿过存储器晶片层的硅衬底的路径。提供小数量的TSV 105是出于图示目的，而实施例不限于具有任何特定数量的存储器层或通道的结构，并且TSV的实际数量可以远大于图1所示的。
在一些实施例中，该存储器装置的物理接口的多个引脚170包括用于存储器装置接收命令的多个命令输入引脚。图示的引脚位于系统元件110与存储器栈120相邻的表面（在此图示中是上表面）上。在一些实施例中，多个引脚不包含用于复位命令或CKE命令的专用命令输入引脚。在一些实施例中，存储器控制器112或其他控制器提供且被存储器元件识别的控制命令175包括复位命令，存储器装置在接收到复位命令的复位，以及包括进入CKE命令，存储器装置在接收到进入CKE命令时暂停内部时钟分发。在一些实施例中，能够取消专用引脚的命令信号可以由TSV 105载送到存储器栈120的适合部分以便为存储器装置100的每个通道提供命令。
图2图示包括用于复位和时钟启用操作的命令结构的存储器装置的实施例。在此图示中，存储器装置220包括在主机系统200内或以其他方式耦合到主机系统200。除了本文未图示的其他元件，主机系统包括可以向存储器装置提供一个或多个指令的一个或多个处理元件，此处图示为处理器205，以及其他系统元件210，如图5和图6所示的元件。该存储器可以包括具有多个独立通道的存储器装置，包括如Wide IO或Fast Wide IO兼容的装置的叠式存储器装置。在一些实施例中，该存储器装置能够通过对应于存储器装置220的存储器控制器255是唯一的命令来响应操作控制。在一些实施例中，操作控制命令260包括将存储器装置220复位的复位操作控制、将存储器装置220去激活的时钟启用操作控制或兼有复位和时钟启用操作控制。
在一些实施例中，存储器装置220包括一组引脚225（如图1所示的引脚170），包括用于从处理器205接收命令的命令输入引脚。在一些实施例中，该组引脚不包含专用复位硬件或专用时钟启用引脚。该存储器装置可以包括多个命令输入接收器230，图示为第一命令输入接收器232、第二命令输入接收器234、第三命令输入接收器236和第四命令输入接收器238。存储器装置220还包括用于装置的控制的存储器控制器255和用于数据存储的存储器组块（bank）250。
在一些实施例中，该主机系统有权访问用于存储器装置220的多个命令，图示为命令260。在一些实施例中，第一命令是复位（RESET），其中复位对于存储器装置是唯一的命令，无需时钟对齐，如某些命令输入引脚上的一系列‘1’或‘0’信号。在一些实施例中，第二命令是进入CKE命令，其中进入CKE对于存储器装置是唯一的命令。在一些实施例中，第三命令是退出CKE命令，其中退出CKE可以是与某些其他退出操作共用的命令。
在一些实施例中，响应第一命令，存储器装置220进入复位状态，从而复位操作和返回到活动中。在一些实施例中，在无需一组引脚225包含专用复位引脚的情况下进入复位状态。
在一些实施例中，响应第二命令，存储器装置220进入CKE状态，从而暂停存储器装置220中的内部时钟分发。在一些实施例中，在无需一组引脚225包含专用CKE引脚的情况下进入CKE状态。在一些实施例中，响应第二命令，第一命令输入接收器232进入非活动状态以等待退出CKE状态的命令，同时其余命令输入接收器234-238被关断或以其他方式被禁用。在一些实施例中，响应第三命令，存储器装置退出CKE状态，其中退出CKE命令可以是共用的命令，如与其他退出功能共用的命令。
图3是图示用于通过某些命令来处理存储器的操作控制的设备、系统或过程的实施例的状态图。在此图示中，存储器装置最初可处于活动状态305。在一些实施例中，当在存储器装置310的通用命令输入引脚上接收到进入复位命令时，存储器装置过渡到复位序列以将装置315复位。在一些实施例中，该命令是无需时钟对齐的命令，如某些命令输入引脚上的持续‘1’或‘0’。当移除命令输入引脚320上的进入复位命令编码时，存储器装置可以返回到活动状态305。
在一些实施例中，活动状态305中的存储器装置可以在存储器装置330的通用输入引脚上接收进入CKE命令，该命令指令禁用存储器装置的内部时钟分发。在一些实施例中，在CKE状态中，一个输入命令接收器（或更多数量）在非活动状态中保持加电，同时其余命令输入接收器关断335。存储器设备保持在此状态中，直到接收到340退出CKE命令位置，其中该命令还可以提供其他功能，如保留关断状态或保留自刷新状态。在一些实施例中，在接收到退出CKE命令时，该一个命令输入接收器被激活，然后其余命令输入接收器被加电并激活345。当完成激活350时，存储器装置可以返回到活动状态。
图4是存储器装置的实施例的命令结构的示意图。在此图示中，命令结构400包括用于六个通用命令引脚cmd0、cmd1、cmd2、cmd3、cmd4和cmd5的信号。这些命令引脚各图示为在一个命令中接收四个命令位，如cmd0处接收的位0-3至cmd4处接收的位20-23。
在一些实施例中，除了其他命令，命令结构400包括进入CKE命令，其中进入CKE对于存储器装置是唯一的命令。在此图示中，进入CKE命令包括位23处的奇偶校验位和cmd5的位22处的‘0’、cmd4的位19-16处的‘0110’以及cmd3的位15处的‘0’，其中这些命令引脚的其余位是任何值（X = 无需考虑）。在一些实施例中，该命令结构还包括退出CKE命令，其中该退出CKE命令可以是与退出其他功能或状态共用的命令。在此图示这，退出CKE与退出自刷新和退出关断共用。在此图示中，退出CKE命令包括位23处的奇偶校验位和cmd5的位22处的‘0’以及cmd4的位19-16处的‘0111’其中这些命令引脚的其余位是任何值。
在一些实施例中，除了其他命令，命令结构400包括复位命令，其中复位对于存储器装置的命令是唯一的，并且是无需时钟对齐的命令。在此图示中，复位命令包括cmd5的位19-22处的‘0000’以及cmd4的位19-16处的‘1111’，其中这些命令引脚的其余位是任何值。
图5是包括通过某些命令的存储器的操作控制的移动设备的实施例图示。设备500表示移动计算设备，如膝上型计算机、平板计算机（包括无单独键盘而具有触摸屏的设备；兼有触摸屏和键盘的设备；具有快速邀请（也称为“即时通讯”操作）的设备；以及操作中一般连接到网络（称为“始终连接”）的设备）、移动电话或智能电话、启用无线的电子阅读器或其他无线设备。将理解某些组件是大致示出的，并且此类设备中并非所有组件均在设备500中予以示出。这些组件可以通过一个或多个总线或其他连接505来连接。
设备500包括处理器510，处理器510执行设备500的主要处理操作。处理器510可以包括一个或多个物理装置，如微处理器、应用处理器、微控制器、可编程逻辑装置或其他处理部件。处理器510执行的处理操作包括执行应用、设备功能或二者兼有所在的操作平台或操作系统的执行。这些处理操作包括人类用户或其他设备与I/O（输入/输出）相关的操作、与电源管理相关的操作或同时与将设备500连接到另一个设备相关的操作。这些处理操作还可以包括与音频I/O、显示I/O或二者兼有相关的操作。
在一个实施例中，设备500包括音频子系统520，音频子系统520表示与向计算设备提供音频功能关联的硬件（如音频硬件和音频电路）和软件（如驱动程序和编解码器）组件。音频功能可以包括扬声器、耳机或同时包括此类音频输出，以及麦克风输入。可以将用于此类功能的设备集成到设备500中或连接到设备500。在一个实施例中，用户通过提供处理器510接收和处理的音频命令来与设备500交互。
显示子系统530表示提供具有开始、有形或二者兼有的元素以供用户与计算设备交互的硬件（如显示设备）和软件（如驱动程序）组件。
显示子系统530包括显示接口532，其包括用于向用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示接口532包括与处理器510分离以执行与显示器相关的至少一些处理的逻辑。在一个实施例中，显示子系统530包括兼向用户提供输出和输入的触摸屏设备。
I/O控制器540表示与用户交互相关的硬件装置和软件组件。I/O控制器540可以执行操作以管理音频子系统520、显示子系统530或兼顾这两种子系统的一部分的硬件。此外，I/O控制器540图示用于连接到设备500的附加设备的连接点，通过此连接点，用户可以与系统交互。例如，能够附接到设备500的设备可以包括麦克风设备、扬声器或立体声系统、音频系统或其他显示设备、键盘或小键盘设备或结合特定应用使用的其他I/0设备。
正如上文提到的，I/O控制器540可以与音频子系统520、显示子系统530或兼顾这两种子系统交互。例如，通过麦克风或其他音频设备的输入可以提供用于设备500的一个或多个应用或功能的输入或命令。此外，可以提供音频输出取代显示输出或作为其附加。在另一个示例中，如果显示子系统包括触摸屏，则显示设备还用作输入设备，其可以至少部分地由I/O控制器540来管理。设备500上还能够有附加的按钮或开关以提供I/O控制器540管理的I/O功能。
在一个实施例中，I/O控制器540管理如加速计、摄像头、光传感器或其他环境传感器的装置或能够包含在设备500中的其他硬件。该输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作（如过滤噪声、对于亮度检测调整显示、为摄像头施加闪光或其他特征）。
在一个实施例中，设备500包括电源管理550，电源管理550管理电池电力使用、电池充电以及与节能操作相关的特征。
在一些实施例中，存储器子系统560包括用于在设备500中存储信息的存储器装置。处理器510可以读取数据和将数据写入到存储器子系统560的元件中。存储器能够包括闪存存储器的非易失性存储器（具有在对存储器装置的供电被中断的情况下不改变的状态）、易失性存储器（具有在对存储器装置的供电被中断的情况下不确定的状态）或兼顾这两种存储器。存储器560可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与应用的执行和系统500的功能相关的系统数据（无论长期或临时的）。
在一些实施例中，存储器子系统500可以包括叠式存储器装置562，其中该叠式存储器装置包括如图1所示的一个或多个存储器晶片层和系统元件。但是，实施例不限于此存储器结构。在一些实施例中，叠式存储器装置562可以构造成使得存储器晶片元件和系统元件彼此相邻地来布置或采用另一种布置来布置。在一些实施例中，叠式存储器装置响应用于操作控制564的命令执行操作，如图1-4中所示。
连接570包括使设备500能够与外部设备通信的硬件装置（例如，用于无线通信、有线通信或二者的连接器和通信硬件）和软件元件（例如，驱动程序、协议栈）。该设备可以是分开的设备，如其他计算设备、无线接入点或基站，以及如耳机、打印机或其他设备的外围设备。
连接570可以包括多种不同类型的连接。为了概括，设备500图示为具有蜂窝连接572和无线连接574。蜂窝连接572一般涉及无线载体提供的蜂窝网络连接，如通过4G/LTE（长期演进）、GSM（全球移动通信系统）或变化或派生、CDMA（码分多址）或变化或派生、TDM（时分复用）或变化或派生或其他蜂窝服务标准提供的蜂窝网络连接。无线连接574涉及不是蜂窝的无线连接，并且可以包括个人区域网络（如蓝牙）、局域网（如WiFi）、广域网（如WiMax）和其他无线通信。连接可以包括一个或多个全向或定向天线576。
外围设备连接580包括进行外围设备连接的硬件接口和连接器以及软件组件（例如，驱动程序、协议栈）。将理解设备500可以是至其他计算设备的外围设备（“目的地”582），以及具有与之连接的外围设备（“源”584）。设备500通常具有“对接（docking）”连接器，该对接连接器连接到其他计算设备以用于如管理（如下载、上传、更改或同步）设备500上的内容的目的。此外，对接连接器可以使设备500能够连接到允许设备500控制内容输出到例如视听或其他系统的某些外围设备。
除了专有的对接连接器或其他专有的连接硬件外，设备500还可以通过通用或基于标准的连接器来进行外围设备连接580。通用类型可以包括通用串行总线（USB）连接器（其可以包括多种不同硬件接口的任何一种）、包括MiniDisplayPort（MDP）的DisplayPort、高分辨率多媒体接口（HDMI）、火线（Firewire）或其他类型。
图6图示包括用于通过某些命令的存储器的操作控制的设备或系统的实施例。计算系统600可以包括计算机、服务器、游戏控制台或其他计算设备。在此图示中，未示出对于本发明描述并非密切相关的某些标准和公知的组件。在一些实施例下，计算系统600包括用于数据传输的互连或crossbar 605或其他通信部件。计算系统600可以包括用于处理信息的处理部件，如与互连605耦合的一个或多个处理器610。处理器610可以包括一个或多个物理处理器和一个或多个逻辑处理器。为了简明，互连605图示为单个互连，但是其可以表示多个不同互连或总线以及至此类互连的组件连接可能有所变化。图6所示的互连605是表示通过适合桥接、适配器或控制器连接的任何一个或多个分开的物理总线、点到点连接或二者的抽象。
在一些实施例中，计算系统600还包括随机存取存储器（RAM）或其他动态存储装置或元件作为用于存储处理器610要存储的信息和指令的主存储器612。RAM存储器包括需要刷新存储器内容的动态随机存取存储器（DRAM）和无需刷新内容但是成本增加的静态随机存取存储器（SRAM）。在一些实施例中，主存储器可以包括应用的有效存储，这些应用包括计算系统的用户在网络浏览活动中使用的浏览器应用。DRAM存储器可以包括同步动态随机存取存储器（SDRAM）和扩充的数据输出动态随机存取存储器（EDO DRAM），同步动态随机存取存储器（SDRAM）包括控制信号的时钟信号。在一些实施例中，该系统的存储器可以包括某些寄存器或其他专用的存储器。
在一些实施例中，主存储器612包括叠式存储器614，其中该叠式存储器包括操作控制615，操作控制615可以专门地包括复位和CKE命令，如图1-4所示。
计算系统600还可以包括用于存储静态信息和处理器610的指令的只读存储器（ROM）616或其他静态存储装置。计算系统600可以包括用于存储某些元件的一个或多个非易失性存储器元件618，其中非易失性存储器可以包括闪存存储器。
在一些实施例中，计算系统600包括一个或多个输入设备630，其中输入设备包括键盘、鼠标、触摸板、语音命令识别、手势识别或用于向计算系统提供输入的其他设备。
计算系统600还可以通过互连605耦合到输出显示器640。在一些实施例中，显示器640可以包括用于向用户显示信息或内容的液晶显示器（LCD）或任何其他显示技术。在一些环境中，显示器640可以包括触摸屏，触摸屏也用作输入设备的至少一部分。在一些环境中，显示器640可以是或可以包括用于提供音频信息的音频设备，如扬声器。
可以将一个或多个传送器或接收器645耦合到互连605。在一些实施例中，计算系统600可以包括用于数据的接收或传送的一个或多个端口650。计算系统600还可以包括用于通过无线电信号来传送或接收数据的一个或多个全向或定向天线655。
计算系统600还可以包括电源设备或系统660，电源设备或系统660可以包括供电源、电池、太阳能电池、燃料电池或用于提供或产生电力的其他系统或设备。电源设备或系统660提供的电力可以按需分发到计算系统600的元件。
在上文描述中，为了解释的目的，提出了许多特定细节，以便对本发明进行透彻理解。但是，对于本领域人员来说，显见到在没有这些特定细节的一些的情况下，仍可以实施本发明。在其他情况中，熟知的结构和设备以框图形式示出。图示的组件之间可以有中间结构。本文描述或图示的组件可以具有未图示或描述的附加输入或输出。
多种实施例可以包括多种过程。这些过程可以由硬件组件来执行或可以被包含在计算机程序或机器可执行指令中，这些计算机程序或机器可执行指令可以用于使以这些指令编程的通用或专用处理器或逻辑电路来执行该过程。作为备选，这些过程可以通过硬件和软件的组合来执行。
多种实施例的多个部分可以作为计算机程序产品来提供，该计算机程序产品可以包括其上存储有计算机程序指令的非瞬态计算机可读存储介质，这些计算机程序指令可以用于将计算机（或其他电子设备）编程以被一个或多个处理器执行来执行根据某些实施例的过程。该计算机可读介质可以包括但不限于，软磁盘、光盘、压缩光盘只读存储器（CD-ROM）和磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦写可编程只读存储器（EPROM）、电可擦写可编程只读存储器（EEPROM）、磁卡或光卡、闪存存储器或适于存储电子指令的其他类型的计算机可读介质。而且，多个实施例还可以作为计算机程序产品来下载，其中该程序可以从远程计算机传送到请求计算机。
许多方法是以其最基本的形式来描述的，但是在不背离本发明的基本范围的前提下可以向这些方法中任一方法添加或从其中删除过程，以及可以向所描述的消息中任一消息添加或减去信息。对于本领域技术人员将显见到可以进行多种进一步修改和调适。这些特定实施例并非提供来限制本发明，而是图示说明本发明。本发明实施例的范围不由上文提供的特定示例来决定，而仅由所附权利要求来决定。
如果说元件“A”耦合到元件“B”或与之耦合，则元件A可以直接耦合到元件B或经由例如元件C间接地耦合。当说明书或权利要求陈述组件、特征、结构、过程或特点A“促成”组件、特征、结构、过程或特定B时，这表示“A”是“B”的自至少部分元件，但是还可能存在有助于促成“B”的至少一个其他组件、特征、结构、过程或特点。如果说明书指示 “可以”、“可能”或“能够”组件、特征、结构、过程或特点，则该特定组件、特征、结构或特点不一定被包含。如果说明书或权利要求涉及不定冠词“一个”或“一”元件，则这不表示存在仅一个所描述的元件。
实施例是本发明的实现或示例。说明书中对“一个实施例”、“实施例”或“一些实施例”的引述表示结合这些实施例描述的特定特征、结构或特点被包含在至少一些实施例中，但是不一定包含在所有实施例中。不同位置出现“一实施例”、“一个实施例”或“一些实施例”不一定全部指相同的实施例。应该认识到在本发明实施例的前文描述中，有时将多种特征一起归组在一个实施例、附图或其描述中以达到使发明披露流畅的目的以及帮助理解不同发明方面的其中一个或多个方面。但是，此发明披露的方法不应解释为，反映就本发明来说，要求权利的发明主题必需具有多于每项权利要求中显性地引述的特征。相反，正如所附权利要求反映的，多个发明方面所依据的特征少于单个前文披露的实施例的所有特征。由此，将权利要求据此显性地并入本文描述中，其中每项权利要求以本发明的单独实施例来支持自己。
在一些实施例中，存储器装置包括一个或多个存储器元件；系统元件包括存储器控制器；以及物理接口包括接收用于该存储器装置的多个命令的多个命令输入引脚。在一些实施例中，这些多个命令包括用于存储器装置的操作控制的命令，这些多个命令包括用于将存储器装置复位的复位控制的第一命令和暂停存储器装置的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有。
在一些实施例中，该存储器装置不包括用于复位控制或用于时钟启用控制的专用引脚。
在一些实施例中，第一命令和第二命令是存储器装置的多个命令的唯一命令。
在一些实施例中，用于复位控制的存储器装置的第一命令是无需时钟对齐的命令。在一些实施例中，存储器装置的第一命令包括命令输入引脚的其中一个或多个引脚上的持续信号值。在一些实施例中，存储器装置的第一命令包括第一命令输入引脚上的持续‘0’信号和第二命令输入引脚上的持续‘1’。
在一些实施例中，该存储器装置还包括多个命令输入接收器，其中响应第二命令，该存储器装置将多个命令输入接收器的其中一个或多个命令输入接收器关断以及将第一命令输入接收器置于非活动状态，该第一命令接收器在非活动状态中保持加电。
在一些实施例中，响应第一命令输入接收器接收的第三命令，该存储器装置将多个命令输入接收器激活。在一些实施例中，该存储器装置的第三命令是与一个或多个其他操作共用的命令。
在一些实施例中，该存储器装置是包括多个层的叠式存储器装置。在一些实施例中，该存储器装置包括多个通道。
在一些实施例中，一种方法包括在存储器装置处接收用于该存储器装置的操作控制的多个命令中的一个命令；以及响应接收到该命令而执行操作控制。在一些实施例中，这些多个命令包括用于将存储器装置复位的复位控制的第一命令和用于暂停存储器的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有。
在一些实施例中，接收第一命令或第二命令包括在该存储器装置的命令输入引脚上接收信号。
在一些实施例中，第一命令和第二命令是多个命令的唯一命令。
在一些实施例中，该方法还包括响应接收到第二命令，将该存储器装置的多个命令输入接收器的其中一个或多个命令输入接收器关断以及作为响应将第一命令输入接收器置于非活动状态。
在一些实施例中，该方法还包括在第一输入命令接收器处接收到第三命令时，将多个命令输入接收器重新激活。
在一些实施例中，一种系统包括总线；耦合到该总线的存储器装置，该存储器装置包括一个或多个存储器晶片层、与存储器栈耦合的系统元件以及物理接口，该物理接口包括从该系统接收用于该存储器装置的多个命令的多个命令输入引脚；耦合到该总线的处理器，该处理器从该叠式存储器装置读取数据以及向其中写入数据；以及用于存储数据的闪存存储器元件。在一些实施例中，其中这些多个命令包括用于存储器装置的操作控制的命令，这些多个命令包括用于将存储器装置复位的复位控制的第一命令和暂停存储器装置的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有。
在一些实施例中，该系统的该存储器装置不包括用于复位控制或用于时钟启用控制的专用引脚。
在一些实施例中，该系统的该存储器装置的第一命令和第二命令是这些多个命令的唯一命令。
在一些实施例中，该系统的该存储器装置还包括多个命令输入接收器，以及其中响应第二命令，该存储器装置将多个命令输入接收器的其中一个或多个命令输入接收器关断以及将第一命令输入接收器置于非活动状态，该第一命令接收器在非活动状态中保持加电。
在一些实施例中，响应第一命令输入接收器接收的第三命令，该系统的该存储器装置将多个命令输入接收器激活。

Claims (25)

1.一种存储器装置，其包括：
一个或多个存储器元件；
系统元件，所述系统元件包括存储器控制器；以及
物理接口，所述物理接口包括接收用于所述存储器装置的多个命令的多个命令输入引脚；
其中所述多个命令包括用于所述存储器装置的操作控制的命令；
其中所述多个命令包括用于将所述存储器装置复位的复位控制的第一命令和用于暂停所述存储器装置的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有，
其中所述存储器装置不包括用于复位控制或用于时钟启用控制的专用引脚。
2.如权利要求1所述的存储器装置，其中所述第一命令和所述第二命令是所述多个命令中对所述存储器装置唯一的命令。
3.如权利要求1所述的存储器装置，其中用于复位控制的所述第一命令是无需时钟对齐的命令。
4.如权利要求3所述的存储器装置，其中所述第一命令包括所述命令输入引脚的其中一个或多个上的持续信号值。
5.如权利要求4所述的存储器装置，其中所述第一命令包括第一命令输入引脚上的持续‘0’信号和第二命令输入引脚上的持续‘1’。
6.如权利要求1所述的存储器装置，还包括多个命令输入接收器，其中响应所述第二命令，所述存储器装置将所述多个命令输入接收器的其中一个或多个命令输入接收器关断以及将第一命令输入接收器置于非活动状态，所述第一命令输入接收器在所述非活动状态中保持加电。
7.如权利要求6所述的存储器装置，其中响应所述第一命令输入接收器接收的第三命令，所述存储器装置将所述多个命令输入接收器激活。
8.如权利要求7所述的存储器装置，其中所述第三命令是与一个或多个其他操作共用的命令。
9.如权利要求1所述的存储器装置，其中所述存储器装置是包括多个层的叠式存储器装置。
10.如权利要求9所述的存储器装置，其中所述存储器装置包括多个通道。
11.一种用于控制存储器装置的方法，其包括：
在存储器装置处接收用于所述存储器装置的操作控制的多个命令中的命令；以及
响应接收到所述命令而执行所述操作控制；
其中所述多个命令包括用于将所述存储器装置复位的复位控制的第一命令和用于暂停所述存储器装置的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有，
其中所述存储器装置不包括用于复位控制或用于时钟启用控制的专用引脚。
12.如权利要求11所述的方法，其中接收第一命令或第二命令包括在所述存储器装置的命令输入引脚上接收信号。
13.如权利要求11所述的方法，其中所述第一命令和所述第二命令是所述多个命令中对所述存储器装置唯一的命令。
14.如权利要求11所述的方法，还包括响应接收到所述第二命令，将所述存储器装置的多个命令输入接收器的其中一个或多个命令输入接收器关断以及作为响应将所述多个命令输入接收器的第一命令输入接收器置于非活动状态。
15.如权利要求14所述的方法，还包括在所述第一命令输入接收器处接收到第三命令时，将所述多个命令输入接收器重新激活。
16.一种存储器系统，其包括：
总线；
耦合到所述总线的存储器装置，所述存储器装置包括：
包括一个或多个存储器晶片层的存储器栈，
与所述存储器栈耦合的系统元件，以及
物理接口，所述物理接口包括从所述系统接收用于所述存储器装置的多个命令的多个命令输入引脚；
耦合到所述总线的处理器，所述处理器从所述存储器装置读取数据以及向其中写入数据；以及
用于存储数据的闪存存储器元件；
其中所述多个命令包括用于所述存储器装置的操作控制的命令；
其中所述多个命令包括用于将所述存储器装置复位的复位控制的第一命令和用于暂停所述存储器装置的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有，
其中所述存储器装置不包括用于复位控制或用于时钟启用控制的专用引脚。
17.如权利要求16所述的系统，其中所述第一命令和所述第二命令是所述多个命令中对所述存储器装置唯一的命令。
18.如权利要求17所述的系统，其中所述存储器装置还包括多个命令输入接收器，以及其中响应所述第二命令，所述存储器装置将所述多个命令输入接收器的其中一个或多个命令输入接收器关断以及将第一命令输入接收器置于非活动状态，所述第一命令输入接收器在所述非活动状态中保持加电。
19.如权利要求18所述的系统，其中响应所述第一命令输入接收器接收的第三命令，所述存储器装置将所述多个命令输入接收器激活。
20.一种已在其上存储有指令的计算机可读介质，所述指令在被执行时引起处理器执行如权利要求11-15中任一项所述的方法。
21.一种用于控制存储器装置的设备，其包括：
用于在存储器装置处接收用于所述存储器装置的操作控制的多个命令中的命令的部件；以及
用于响应接收到所述命令而执行所述操作控制的部件；
其中所述多个命令包括用于将所述存储器装置复位的复位控制的第一命令和用于暂停所述存储器装置的内部时钟分发的时钟启用（CKE）控制的第二命令的其中之一或二者兼有，
其中所述存储器装置不包括用于复位控制或用于时钟启用控制的专用引脚。
22.如权利要求21所述的设备，其中用于接收第一命令或第二命令的部件包括用于在所述存储器装置的命令输入引脚上接收信号的部件。
23.如权利要求21所述的设备，其中所述第一命令和所述第二命令是所述多个命令中对所述存储器装置唯一的命令。
24.如权利要求21所述的设备，还包括用于响应接收到所述第二命令，将所述存储器装置的多个命令输入接收器的其中一个或多个命令输入接收器关断以及作为响应将所述多个命令输入接收器的第一命令输入接收器置于非活动状态的部件。
25.如权利要求24所述的设备，还包括用于在所述第一命令输入接收器处接收到第三命令时，将所述多个命令输入接收器重新激活的部件。
CN201280071651.9A 2012-03-20 2012-03-20 响应用于操作控制的装置命令的存储器装置 Active CN104246891B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/029809 WO2013141851A1 (en) 2012-03-20 2012-03-20 Memory device responding to device commands for operational controls

Publications (2)

Publication Number Publication Date
CN104246891A CN104246891A (zh) 2014-12-24
CN104246891B true CN104246891B (zh) 2018-01-26

Family

ID=49223118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280071651.9A Active CN104246891B (zh) 2012-03-20 2012-03-20 响应用于操作控制的装置命令的存储器装置

Country Status (6)

Country Link
US (2) US9223718B2 (zh)
KR (2) KR101805343B1 (zh)
CN (1) CN104246891B (zh)
DE (1) DE112012006070B4 (zh)
TW (2) TWI517152B (zh)
WO (1) WO2013141851A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014085506A1 (en) * 2012-11-27 2014-06-05 Rambus Inc. Multiple memory rank system and selection method thereof
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
US10256213B2 (en) * 2015-12-10 2019-04-09 Intel Corporation Reduced-height electronic memory system and method
KR102641515B1 (ko) 2016-09-19 2024-02-28 삼성전자주식회사 메모리 장치 및 그것의 클록 분배 방법
CN115798538A (zh) * 2016-10-31 2023-03-14 英特尔公司 针对存储设备识别和功率管理控制应用片选
US11210019B2 (en) * 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
KR20220037142A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
US7523282B1 (en) * 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835965A (en) * 1996-04-24 1998-11-10 Cirrus Logic, Inc. Memory system with multiplexed input-output port and memory mapping capability
JP3612634B2 (ja) * 1996-07-09 2005-01-19 富士通株式会社 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム
KR100699810B1 (ko) * 2000-08-05 2007-03-27 삼성전자주식회사 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US7212423B2 (en) * 2004-05-31 2007-05-01 Intel Corporation Memory agent core clock aligned to lane
KR100640158B1 (ko) * 2005-09-27 2006-11-01 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7633800B2 (en) * 2007-08-08 2009-12-15 Atmel Corporation Redundancy scheme in memory
KR101448150B1 (ko) 2007-10-04 2014-10-08 삼성전자주식회사 메모리 칩이 적층된 멀티 칩 패키지 메모리, 메모리 칩의적층 방법 및 멀티 칩 패키지 메모리의 동작 제어 방법
JP2009094152A (ja) 2007-10-04 2009-04-30 Hitachi Ltd 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
JP4856208B2 (ja) * 2009-03-30 2012-01-18 株式会社東芝 半導体装置
KR20110056124A (ko) * 2009-11-20 2011-05-26 삼성전자주식회사 전력 소모를 감소한 메모리 콘트롤러, 메모리 장치 및 메모리 시스템
KR101096262B1 (ko) * 2009-12-29 2011-12-23 주식회사 하이닉스반도체 클럭제어회로 및 클럭생성회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
US7523282B1 (en) * 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem

Also Published As

Publication number Publication date
DE112012006070B4 (de) 2024-03-14
US9223718B2 (en) 2015-12-29
TW201351411A (zh) 2013-12-16
KR20140132377A (ko) 2014-11-17
CN104246891A (zh) 2014-12-24
KR101675209B1 (ko) 2016-11-10
TW201626385A (zh) 2016-07-16
DE112012006070T5 (de) 2014-12-11
WO2013141851A1 (en) 2013-09-26
KR101805343B1 (ko) 2017-12-05
US9652170B2 (en) 2017-05-16
KR20160132126A (ko) 2016-11-16
US20130297863A1 (en) 2013-11-07
TWI578316B (zh) 2017-04-11
US20160170676A1 (en) 2016-06-16
TWI517152B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
CN104246891B (zh) 响应用于操作控制的装置命令的存储器装置
CN104115226B (zh) 堆叠存储器体系结构中的单独微通道电压域
CN103946980B (zh) 允许装置互连中的变化的堆栈式存储器
CN104750429B (zh) 用于存储器阵列的动态热预算分配
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
EP2901245B1 (en) Efficient low power exit sequence for peripheral devices
CN105900051A (zh) 电子装置以及在虚拟现实模式下的事件显示方法
CN103856556B (zh) 基于云的应用程序账户管理
CN107077672A (zh) 包含多个支付模块的电子设备
CN107111573A (zh) 采用分布式穿硅通孔(tsv)场的三维(3d)集成电路(ic)(3dic)中的存储器控制器放置
CN107577621A (zh) 信息处理装置、信息处理方法及记录介质
CN104681077A (zh) 一种mram-nand控制器及贴片式固态硬盘
EP4141680A1 (en) Debug data communication system for multiple chips
CN104024973B (zh) 具有可分离显示器的模块化电子设备系统
CN103368619A (zh) 移动终端间通信方法、装置及移动终端
CN105765548B (zh) 基于amba的设备中的ioapic中断的支持
CN107636615A (zh) 基于运行时功率效率判定的自适应硬件加速器
CN103425621B (zh) 提供对共享存储器的存取的片上系统及其操作方法和系统
JP2016532974A5 (zh)
TWM459605U (zh) 具擴充功能的行動電源裝置
JP2017010605A (ja) デバイス相互接続の変化を可能にする積層メモリ
CN105046814B (zh) 智能卡与支付终端集成装置及其控制方法
WO2017166051A1 (zh) 充值方法
WO2017166067A1 (zh) 充值系统
EP4243064A1 (en) Modular low latency electrical sequence for die-to-die interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant