DE112012006070T5

DE112012006070T5 - Speichergerät, das auf Gerätebefehle zur Betriebssteuerung reagiert

Info

Publication number: DE112012006070T5
Application number: DE112012006070.9T
Authority: DE
Inventors: Pete Vogt
Original assignee: Intel Corp
Current assignee: Tahoe Research Ltd
Priority date: 2012-03-20
Filing date: 2012-03-20
Publication date: 2014-12-11
Anticipated expiration: 2032-03-21
Also published as: TW201626385A; DE112012006070B4; KR20140132377A; US9652170B2; KR101805343B1; KR20160132126A; US9223718B2; US20130297863A1; WO2013141851A1; KR101675209B1; TWI578316B; US20160170676A1; CN104246891A; TWI517152B; TW201351411A; CN104246891B

Abstract

Ein Speichergerät, das auf Gerätebefehle zur Betriebssteuerung reagiert. Eine Ausführungsform des Speichergeräts umfasst ein oder mehrere Speicherelemente, ein Systemelement mit einem Speichercontroller und eine physische Schnittstelle mit Befehlseingabepins, um Befehle für das Speichergerät zu empfangen. Die Befehle umfassen Befehle für Betriebssteuerungen für das Speichergerät, wobei die Befehle einen ersten Befehl für eine Rücksetzsteuerung zum Zurücksetzen des Speichergeräts und einen zweiten Befehl für eine Taktfreigabesteuerung (CKE) zum Anhalten der internen Taktverteilung für das Speichergerät oder beides beinhalten.

Description

TECHNISCHES GEBIET
Ausführungsformen der Erfindung beziehen sich allgemein auf das Gebiet elektronischer Geräte und insbesondere auf ein Speichergerät, das auf Gerätebefehle zur Betriebssteuerung reagiert.
HINTERGRUND
Speichergeräte beinhalten bestimmte Steuerungen, die den gesamten Betrieb des Speichergeräts betreffen. Insbesondere umfasst ein Speichergerät im Allgemeinen eine Reset-Steuerung, um das Speichergerät zurückzusetzen, und eine Taktfreigabesteuerung (clock enable, CKE), um die interne Taktverteilung des Speichergeräts zu deaktivieren und zu aktivieren, und solche Steuerungen werden eingesetzt, um ein Signal für bestimmte spezielle Pins des Speichergeräts bereitzustellen. In einem herkömmlichen Speichergerät führt, wenn ein bestimmtes Signal am Reset-Pin erkannt wird, das Speichergerät eine Reset-Sequenz aus. Wenn ein bestimmtes Signal am CKE-Pin erkannt wird, schaltet das Speichergerät die interne Taktverteilung aus, sodass das Gerät die Taktoperation ignoriert.
Da sich die Komplexität von Speichergeräten jedoch erhöht, ist die Zahl der verfügbaren Pins den Speicherbetrieb reduziert. Insbesondere erfordert ein Speicher mit mehreren Kanälen eine große Zahl von Pins für den Betrieb und die Verwendung von speziellen Reset- und CKE-Pins wird durch die Zahl der Kanäle vervielfacht.
Zum Beispiel kann ein Wide IO DRAM(Dynamic Random Access Memory)-Gerät mit 16 unabhängigen Kanälen implementiert werden. In einem solchen Gerät erfordern die Reset- und CKE-Funktionen somit 32 Pins, was eine erhebliche Auswirkung auf die verfügbare Pinzahl in einem solchen Gerät hat.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Ausführungsformen der Erfindung werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich ähnliche Bezugsnummern auf ähnliche Elemente beziehen.
1 veranschaulicht eine Ausführungsform eines Speichergeräts, das auf Befehle zur Betriebssteuerung reagiert,
2 veranschaulicht eine Ausführungsform eines Speichergeräts, das eine Befehlsstruktur für Reset- und Taktfreigabeoperationen enthält,
3 ist ein Zustandsdiagramm zur Veranschaulichung einer Ausführungsform einer Vorrichtung, eines Systems oder Prozesses für die Behandlung von Betriebssteuerungen für einen Speicher über bestimmte Befehle,
4 ist ein Diagramm einer Befehlsstruktur für eine Ausführungsform eines Speichergeräts.
5 ist eine Veranschaulichung eines Mobilgeräts mit Betriebssteuerungen für einen Speicher über bestimmte Befehle und
6 veranschaulicht eine Ausführungsform einer Vorrichtung oder eines Systems mit Betriebssteuerungen für einen Speicher über bestimmte Befehle.
AUSFÜHRLICHE BESCHREIBUNG
Ausführungsformen der Erfindung sind allgemein auf ein Speichergerät gerichtet, das auf Gerätebefehle zur Betriebssteuerung reagiert.
Wie hierin verwendet:
bedeutet „3D-Stapelspeicher” (wobei 3D auf dreidimensional hinweist) oder „Stapelspeicher” ein Hauptspeicher, der ein oder mehrere gekoppelte Speicherchipschichten, Speicherpakete oder andere Speicherelemente umfasst. Der Speicher kann vertikal oder horizontal gestapelt sein (wie beispielsweise nebeneinander) oder anderweitig Speicherelemente enthalten, die miteinander gekoppelt sind. Insbesondere kann ein DRAM-Stapelspeichergerät oder -system ein Speichergerät mit einer Mehrzahl von DRAM-Chipschichten umfassen. Ein Stapelspeichergerät kann auch Systemelemente im Gerät umfassen, die hier als eine Systemschicht oder ein Systemelement bezeichnet sein können, wobei die Systemschicht Elemente wie eine CPU (Zentraleinheit), einen Speichercontroller und andere zugehörige Systemelemente umfassen kann. Die Systemschicht kann einen System-On-Chip (SoC) einschließen. In einigen Ausführungsformen kann der Logikchip eine Anwendungsprozessor- oder eine Grafikverarbeitungseinheit (graphics processing unit, GPU) sein. Ein Stapelspeichergerät kann Silizium-Stege (TSVs) als Verbindungspunkte auf verschiedenen Schichten des Geräts beinhalten.
In einigen Ausführungsformen wird ein Speichergerät veranlasst, auf Gerätebefehle für bestimmte Betriebssteuerungen zu reagieren. In einigen Ausführungsformen behandelt der Speicher solche Betriebssteuerungen mithilfe sonst verfügbarer Befehle, ohne Verwendung eines speziellen Pins, Konaktierungsflecken oder anderen Kontakts (hierin allgemein als Pin bezeichnet). In einigen Ausführungsformen beinhaltet ein Speichergerät eine Befehlsstruktur, die einen ersten Befehl für die Eingabe einer Reset-Operation, einen zweiten Befehl für die Eingabe einer CKE-Operation oder sowohl den ersten als auch den zweiten Befehl umfasst, wobei eine solche Struktur verwendet werden kann, um die Kosten und den Energieverbrauch der Speicherschnittstelle im Vergleich zu herkömmlichen Geräten zu verringern, und verwendet werden kann, um das Benutzerergebnis durch eine längere Akkulebensdauer in einem Mobilgerät zu verbessern.
Bestehende DRAM-Schnittstellenprotokolle liefern die CKE-Aufruf- und Reset-Aufrufsteuerungen als spezielle Pins. In einigen Ausführungsformen reagiert eine Vorrichtung, ein System und ein Verfahren des Speichers auf einen ersten Befehl für den Aufruf einer Reset-Operation ohne Verwendung eines speziellen Reset-Pin. In einigen Ausführungsformen reagiert ein Speicher auf einen zweiten Befehl für den Aufruf einer CKE-Operation (Ausschalten der internen Taktverteilung des Speichergeräts) ohne Verwendung eines speziellen Taktfreigabepin. In einigen Ausführungsformen erlaubt die Speicherstruktur die Verringerung der erforderlichen Pinzahl für ein Speichergerät in Bezug auf Reset- und CKE-Betriebssteuerungen des Geräts.
In einem Beispiel hat ein Fast Wide IO-Gerät 16 unabhängige Kanäle. In dieser Struktur ist die Zahl der Pins einer physischen Schnittstelle, die von einem DRAM-Speicherkanal verwendet werden, um 16 vervielfacht, wobei Betriebssteuerungspins für jeden unabhängigen Kanal bereitgestellt werden. Die Verringerung der erforderlichen Pinzahl der Schnittstelle hat in diesem Fall eine erhebliche Auswirkung, durch Beseitigung eines ersten speziellen Pin jedes Kanals für die Reset-Eingabe und eines zweiten speziellen Pin jedes Kanals für die CKE-Eingabe, sodass insgesamt 32 spezielle Pins für das Speichergerät beseitigt werden. In einigen Ausführungsformen stellt eine Vorrichtung, ein System oder ein Verfahren die Codierung der CKE- und Reset-Pinfunktionen in Ersatzbefehlscodes für das Speichergerät bereit. Die Codierung der CKE- und Reset-Pinfunktionen beseitigt diese speziellen Pins und verringert, im Fall der Fast Wide IO-Technologie, die TSV-Kugelzahl um mindestens 32 Pins.
In einigen Ausführungsformen verwendet ein Gerät oder System bestimmte Befehlscodierungen, um die CKE-Aufruf- und Reset-Aufrufsteuerungsfunktionen vom Host zum Speicher mitzuteilen, wobei die Befehlscodierungen Ersatzbefehlscodierungen sein können, die nicht für andere Zwecke verwendet werden. In einigen Ausführungsformen wird ein spezieller Pin für einen Speicher beseitigt, indem ein Reset-Befehl als einzigartige Befehlscodierung bereitgestellt wird, die keine Taktausrichtung durch einen Speicher erfordert. In einigen Ausführungsformen stellt eine Codierung, die eine konstante Eins oder Null bei bestimmten Befehlseingabepins liefert, z. B. „0000” bei einer ersten Befehlseingabepin und „1111” bei einer zweiten Befehlseingabepin, einen erforderlichen Befehlscode bereit, ohne dass der Speicher die Taktausrichtung erkennen muss. In einigen Ausführungsformen kann, mit einem konstanten Signalwert von Eins oder Null, auch wenn die zeitgemultiplexten Befehlslieferung nicht mehr synchron läuft, der Reset-Befehl erkannt werden und der DRAM kann wieder in einen bekannten Zustand gebracht werden.
In einigen Ausführungsformen wird für den CKE-Aufrufbetrieb ein Befehl von einem Hostgerät von einem DRAM-Gerät empfangen, der das Gerät anweist, seine interne Taktverteilung, wo möglich, auszuschalten, und einen oder mehrere Befehlseingangsempfänger auszuschalten und einen reduzierten Satz von einem oder mehreren Befehlseingabeempfängern eingeschaltet zu lassen. In einer bestimmten Implementierung werden alle außer einem einzigen Befehlseingabeempfänger ausgeschaltet, was für minimierten Energieverbrauch sorgt. Ausführungsformen sind nicht auf einen einzigen eingeschalteten Eingabeempfänger beschränkt, aber zur Einfachheit der Beschreibung ist ein solcher Empfänger hierin allgemein beschrieben. In einigen Ausführungsformen geht der einzige eingeschaltete Befehlseingabeempfänger in einen inaktiven Zustand. In einigen Ausführungsformen bleibt der einzige eingeschaltete Eingabeempfänger im inaktiven Zustand, bis der Speicher eine Anforderung vom Host empfängt, wieder in Betrieb zu gehen, was als ein CKE-Beendigungsbefehl bezeichnet werden kann. In einigen Ausführungsformen ist die CKE-Beendigungsanforderung ein Befehl, z. B. ein vorhandener Befehl, der von anderen Operationen für die Reaktivierung des Speichergeräts gemeinsam genutzt wird, z. B. die Beendigung der Selbstaktualisierung und die Beendigung des Herunterfahrens, sodass die CKE-Operation nur einen einzigen zusätzlichen Befehl benötigt, um die CKE-Operation durchzuführen. In einigen Ausführungsformen veranlasst das Speichergerät den Übergang des DRAM aus dem CKE-Zustand und die Aktivierung des Befehlseingabeempfängers als Reaktion auf den Empfang einer CKE-Beendigungsanforderung am eingeschalteten Befehlseingabeempfänger.
1 veranschaulicht eine Ausführungsform eines Speichergeräts, das auf Befehle zur Betriebssteuerung reagiert. Ein Speichergerät kann ein 3D-Stapelspeicher mit mehreren Schichten sein, wie z. B. in 1 veranschaulicht, oder er kann eine einfachere Speicherstruktur mit einer einzigen DRAM-Schicht sein. In dieser Darstellung umfasst ein 3D-Stapelspeichergerät 100 ein Systemelement 110, das mit einer oder mehreren DRAM-Speicherchipschichten 120, die hier auch als Speicherstapel bezeichnet werden, gekoppelt ist. In einigen Ausführungsformen kann das Systemelement ein System-On-Chip (SoC) oder ein anderes ähnliches Element sein. Während 1 eine Implementierung veranschaulicht, bei der Systemelement 110 unterhalb des Speicherstapels von einer oder mehreren Speicherchipschichten 120 gekoppelt ist, sind Ausführungsformen nicht auf diese Anordnung begrenzt. Beispielsweise kann sich in einigen Ausführungsformen ein Systemelement 110 neben dem Speicherstapel 120 befinden und deshalb in einer Nebeneinanderanordnung mit dem Speicherstapel 120 gekoppelt sein.
In dieser Darstellung umfassen die DRAM-Speicherchipschichten vier Speicherchipschichten, wobei diese Schichten eine erste Speicherchipschicht 130, eine zweite Speicherchipschicht 140, eine dritte Speicherchipschicht 150 und eine vierte Speicherchipschicht 160 sind. Jedoch sind Ausführungsformen auf keine spezielle Anzahl an Speicherchipschichten im Speicherstapel 120 begrenzt und können eine größere oder kleinere Anzahl an Speicherchipschichten einschließen. Neben anderen Elementen kann Systemelement 110 einen Memory-Controller 112 für Speicherstapel 120 einschließen. In einigen Ausführungsformen schließt jede Speicherchipschicht (mit der möglichen Ausnahme der oberen oder äußersten Speicherchipschicht wie die vierte Speicherchipschicht 160 in dieser Darstellung) eine Vielzahl von Through Silicon Vias (TSVs) 105 ein, um Pfade durch das Siliziumsubstrat der Speicherchipschichten bereitzustellen. Zur Veranschaulichung wird eine geringe Zahl von TSVs 105 bereitgestellt, jedoch sind Ausführungsformen nicht auf Strukturen mit einer bestimmten Zahl an Speicherschichten oder Kanälen beschränkt und die tatsächliche Zahl der TSVs kann viel größer als in 1 veranschaulicht sein.
In einigen Ausführungsformen umfasst eine Vielzahl von Pins 170 einer physischen Schnittstelle des Speichergeräts eine Vielzahl von Befehlseingabepins für den Empfang von Befehlen vom Speichergerät. Die veranschaulichten Pins befinden sich auf der Fläche (die in dieser Veranschaulichung die Oberfläche ist) von Systemelement 110, das sich neben Speicherstapel 120 befindet. In einigen Ausführungsformen umfasst die Vielzahl der Pins keine speziellen Befehlspins für einen Reset-Befehl oder einen CKE-Befehl. In einigen Ausführungsformen umfassen Steuerbefehle 175, die Speichercontroller 112 oder einem anderen Controller bereitgestellt werden müssen und die von Speicherelementen erkannt werden, einen Reset-Befehl, damit das Speichergerät nach Empfang des Reset-Befehls zurückgesetzt wird, und einen CKE-Aufrufbefehl, damit das Speichergerät die interne Taktverteilung nach Empfang des CKE-Aufrufbefehls anhält. In einigen Ausführungsformen können die Speicherbefehle, die die Beseitigung spezieller Pins ermöglichen, von TSVs 105 zu den entsprechenden Teilen von Speicherstapel 120 übertragen werden, um Befehle für jeden Kanal von Speichergerät 100 bereitzustellen.
2 veranschaulicht eine Ausführungsform eines Speichergeräts, das eine Befehlsstruktur für Reset- und Taktfreigabeoperationen enthält. In dieser Veranschaulichung ist Speichergerät 220 in einem Hostsystem 200 enthalten oder sonst damit gekoppelt. Neben anderen hierin veranschaulichten Elementen, beinhaltet das Hostsystem ein oder mehrere Verarbeitungselemente, hier als Prozessor 205 veranschaulicht, die ein oder mehrere Befehle an das Speichergerät bereitstellen können, und andere Systemelemente 210, z. B. Elemente, die in 5 und 6 veranschaulicht sind. Der Speicher kann ein Speichergerät mit einer Vielzahl unabhängiger Kanäle umfassen, einschließlich ein Stapelspeichergerät, z. B. ein Wide IO- oder Fast Wide IO-kompatibles Gerät. In einigen Ausführungsformen kann das Speichergerät auf Betriebssteuerungen durch Befehle reagieren, die für einen Speichercontroller 255 von Speichergerät 220 eindeutig sind. In einigen Ausführungsformen beinhalten die Betriebssteuerbefehle 260 eine Reset-Betriebssteuerung zum Zurücksetzen von Speichergerät 220, eine Taktfreigabe-Betriebssteuerung zum Deaktivieren von Speichergerät 220 oder sowohl die Reset- als auch die Taktfreigabe-Betriebssteuerungen.
In einigen Ausführungsformen beinhaltet Speichergerät 220 einen Satz Pins 225 (z. B. Pins 170, die in 1 veranschaulicht sind), einschließlich Befehlseingabepins für den Empfang von Befehlen von Prozessor 205. In einigen Ausführungsformen beinhaltet der Satz Pins keinen speziellen Reset-Pin oder speziellen Taktfreigabe-Pin. Das Speichergerät kann eine Vielzahl von Befehlseingabeempfängern 230 umfassen, die als ein erster Befehlseingabeempfänger 232, ein zweiter Befehlseingabeempfänger 234, ein dritter Befehlseingabeempfänger 236 und ein vierter Befehlseingabeempfänger 238 veranschaulicht sind. Speichergerät 220 umfasst des Weiteren einen Speichercontroller 255 für die Steuerung des Geräts und Speicherbanken 250 für die Speicherung von Daten.
In einigen Ausführungsformen hat das Hostsystem Zugriff auf eine Vielzahl von Befehlen, die als Befehle 260 veranschaulicht sind, für Speichergerät 220. In einigen Ausführungsformen ist ein erster Befehl RESET, wobei RESET ein eindeutiger Befehl für das Speichergerät ist, der keine Taktausrichtung erfordert, z. B. eine Reihe von „1”- oder „0”-Signalen an bestimmten Befehlseingabepins. In einigen Ausführungsformen ist ein zweiter Befehl ein CKE-Aufrufbefehl, wobei „Enter CKE” ein eindeutiger Befehl für das Speichergerät ist. In einigen Ausführungsformen ist ein dritter Befehl ein CKE-Beendigungsbefehl, wobei „Exit CKE” ein gemeinsamer Befehl mit bestimmten anderen Beendigungsoperationen sein kann.
In einigen Ausführungsformen geht Speichergerät 220 als Reaktion auf den ersten Befehl in einen Reset-Zustand und es setzt die Operationen zurück und kehrt zum aktiven Zustand zurück. In einigen Ausführungsformen erfolgt der Reset-Zustand ohne den Satz Pin 225 einschließlich einer speziellen Reset-Pin.
In einigen Ausführungsformen geht Speichergerät 220 als Reaktion auf den zweiten Befehl in einen CKE-Zustand und es hält die interne Taktverteilung in Speichergerät 220 an. In einigen Ausführungsformen erfolgt der CKE-Zustand ohne den Satz Pins 225 einschließlich einer speziellen CKE-Pin. In einigen Ausführungsformen geht der erste Befehlseingabeempfänger 232 als Reaktion auf den zweiten Befehl in einen inaktiven Zustand, um auf einen Befehl zu warten, den CKE-Zustand zu beenden, während die restlichen Befehlseingabeempfänger 234–238 ausgeschaltet oder sonst deaktiviert sind. In einigen Ausführungsformen beendet das Speichergerät als Reaktion auf einen dritten Befehl den CKE-Zustand, wobei der CKE-Beendigungsbefehl ein gemeinsamer Befehl sein kann, zum Beispiel ein Befehl, der mit anderen Beendigungsfunktionen gemeinsam genutzt wird.
3 ist ein Zustandsdiagramm zur Veranschaulichung einer Ausführungsform einer Vorrichtung, eines Systems oder Prozesses für die Behandlung von Betriebssteuerungen für einen Speicher über bestimmte Befehle. In dieser Veranschaulichung kann ein Speichergerät sich anfangs in einem aktiven Zustand 305 befinden. In einigen Ausführungsformen geht das Speichergerät nach Empfang eines Reset-Aufrufbefehls an allgemeinen Befehlseingabepins von Speichergerät 310 zu einer Reset-Sequenz über, um Gerät 315 zurückzusetzen. In einigen Ausführungsformen ist der Befehl ein Befehl, der keine Taktausrichtung erfordert, z. B. eine Konstante „0” oder „1” bei bestimmten Befehlseingabepins. Nach Entfernung der Reset-Aufrufbefehlscodierung an Befehlseingabepins 320 kann das Speichergerät in den aktiven Zustand 305 zurückkehren.
In einigen Ausführungsformen kann ein Speichergerät im aktiven Zustand 305 einen CKE-Aufrufbefehl an allgemeinen Eingabepins von Speichergerät 330 empfangen, wobei der Befehl die Deaktivierung der internen Taktverteilung des Speichergeräts anweist. In einigen Ausführungsformen bleibt der CKE-Zustand eines einzelnen Eingabebefehlsempfängers (oder einer größeren Zahl) in einem aktiven Zustand eingeschaltet, während die restlichen Befehlseingabeempfänger ausgeschaltet werden 335. Das Speichergerät bliebt in diesem Zustand, bis ein CKE-Beendigungsbefehl empfangen wird 340, wobei der Befehl auch andere Funktionen bereitstellen kann, z. B. das Verlassen eines Ausschaltzustands oder das Verlassen eines Selbstaktualisierungszustands. In einigen Ausführungsformen wird nach Empfang des CKE-Beendigungsbefehls der einzelne Befehlseingabeempfänger aktiviert, gefolgt von der Einschaltung und Aktivierung der restlichen Befehlseingabeempfänger 345. Nach Abschluss der Aktivierung 350 kann das Speichergerät in den aktiven Zustand zurückkehren.
4 ist ein Diagramm einer Befehlsstruktur für eine Ausführungsform eines Speichergeräts. In dieser Veranschaulichung beinhaltet Befehlsstruktur 400 Signale für sechs allgemeine Befehlspins, cmd0, cmd1, cmd2, cmd3, cmd4 und cmd5. Die Befehlspins sind als vier Befehlsbits in einem Befehl empfangend dargestellt, z. B. Bits 0–3, die bei cmd0 empfangen werden, bis Bits 20–23, die bei cmd4 empfangen werden.
In einigen Ausführungsformen beinhaltet Befehlsstruktur 400 neben anderen Befehlen einen CKE-Aufrufbefehl, wobei „Enter CKE” für die Befehle zum Speichergerät eindeutig ist. In dieser Veranschaulichung beinhaltet der CKE-Aufrufbefehl ein Paritätsbit an Bit 23 und eine „0” bei Bit 22 von cmd5, „0110” bei Bits 19–16 von cmd4 und „0” bei Bit 15 von cmd3, wobei die restlichen Bits der Befehlspins ein beliebiger Wert sind (X = Egal). In einigen Ausführungsformen beinhaltet die Befehlsstruktur des Weiteren einen CKE-Beendigungsbefehl, wobei der CKE-Beendigungsbefehl ein gemeinsamer Befehl mit einem Befehl zum Beenden anderer Funktionen oder Zustände sein kann. In dieser Veranschaulichung wird die CKE-Beendigung gemeinsam mit der Selbstregistrierungsbeendigung und der Herunterfahrbeendigung genutzt. In dieser Veranschaulichung beinhaltet der CKE-Beendigungsbefehl ein Paritätsbit an Bit 23 und eine „0” bei Bit 22 von cmd5, „0111” bei Bits 19–16 von cmd4, wobei die restlichen Bits der Befehlspins ein beliebiger Wert sind.
In einigen Ausführungsformen beinhaltet Befehlsstruktur 400 neben anderen Befehlen einen Reset-Befehl, wobei der Reset für die Befehle zum Speichergerät eindeutig ist und ein Befehl ist, der keine Taktausrichtung erfordert. In dieser Veranschaulichung beinhaltet der Reset-Befehl „0000” bei Bits 19–22 von cmd5, „1111” bei Bits 19–16 von cmd4, wobei die restlichen Bits der Befehlspins ein beliebiger Wert sind.
5 ist eine Veranschaulichung eines Mobilgeräts mit Betriebssteuerungen für einen Speicher über bestimmte Befehle. Gerät 500 stellt ein mobiles Computergerät dar, z. B. einen Laptop-Computer, einen Tablet-Computer (einschließlich eines Geräts, das einen Touchscreen ohne eine getrennte Tastatur hat, ein Gerät, das sowohl einen Touchscreen als auch eine Tastatur hat, ein Gerät mit schneller Initiierung, als „Instant on”-Betrieb bezeichnet, und ein Gerät, das im Allgemeinen mit einem Netzwerk in Betrieb verbunden ist, als „always connected” bezeichnet), ein Mobiltelefon oder ein Smartphone, eindrahtlos-fähigerE-Reader oder ein anderes drahtloses mobiles Gerät. Es ist offensichtlich, dass bestimmte Komponenten allgemein dargestellt werden und nicht alle Komponenten eines solchen Geräts in Gerät 500 dargestellt werden. Die Komponenten können durch einen oder mehrere Busse oder andere Verbindungen 505 verbunden sein.
Gerät 500 umfasst Prozessor 510, der die primären Verarbeitungsoperationen von Gerät 500 durchführt. Prozessor 510 kann ein oder mehrere physische Geräte, wie beispielsweise Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikgeräte oder andere Verarbeitungsmittel umfassen. Die von Prozessor 510 durchgeführten Verarbeitungsoperationen umfassen die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf denen Anwendungen oder Gerätefunktionen oder beides ausgeführt werden. Die Verarbeitungsoperationen umfassen Operationen in Bezug auf I/O (Ein-/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Geräten, Operationen in Bezug auf Energieverwaltung, Operationen oder beides, die mit dem Verbinden von Gerät 500 mit einem anderen Gerät in Beziehung stehen. Die Verarbeitungsoperationen können auch Operationen umfassen, die mit Audio-I/O, Display-I/O oder beidem verbunden sind.
In einer Ausführungsform umfasst Gerät 500 Audiountersystem 520, welches Hardware (wie Audiohardware und Audioschaltkreise) repräsentiert, und Softwarekomponenten (wie Treiber und Codecs), die mit dem Bereitstellen von Audiofunktionen an das Computergerät verbunden sind. Audiofunktionen können einen Lautsprecherausgang, einen Kopfhörerausgang oder beides sowie einen Mikrofoneingang umfassen. Die Geräte für solche Funktionen können in Gerät 500 integriert oder mit Gerät 500 verbunden sein. Bei einer Ausführungsform interagiert ein Benutzer mit Gerät 500 durch das Bereitstellen von Audiobefehlen, die von Prozessor 510 empfangen und verarbeitet werden.
Display-Untersystem 530 repräsentiert Hardware- (wie Anzeigegeräte) und Softwarekomponenten (wie Treiber), die ein Display aufweisen, das visuelle Elemente, Tastelemente oder beides für einen Benutzer bereitstellt, um mit dem Computergerät zu interagieren. Display-Untersystem 530 umfasst Anzeigeschnittstelle 532, welche den bestimmten Bildschirm oder das Hardwaregerät umfasst, das verwendet wird, um einem Benutzer ein Display bereitzustellen. In einer Ausführungsform umfasst Anzeigeschnittstelle 532 Logik, die von Prozessor 510 getrennt ist, um mindestens einige Verarbeitung durchzuführen, die mit dem Display verbunden ist. In einer Ausführungsform umfasst Display-Untersystem 530 ein Touchscreen-Gerät, das einem Benutzer sowohl die Ausgabe als auch Eingabe bereitstellt.
I/O-Controller 540 repräsentiert Hardwaregeräte und Softwarekomponenten, die mit der Interaktion mit einem Benutzer verbunden sind. I/O-Controller 540 kann Hardware verwalten, die Teil des Audiountersystems 520, eines Display-Untersystems 530 oder von beiden solchen Untersystemen ist. Zusätzlich veranschaulicht I/O-Controller 540 einen Verbindungspunkt für zusätzliche, mit Gerät 500 verbundene Geräte, über die ein Benutzer mit dem System interagieren könnte. Beispielsweise könnten Geräte, die an Gerät 500 angeschlossen werden können, Mikrofongeräte, Lautsprecher oder Stereoanlagen, Videosysteme oder ein anderes Anzeigegerät, eine Tastatur oder Tastaturgeräte oder andere I/O-Geräte zur Verwendung mit spezifischen Anwendungen umfassen.
Wie oben erwähnt, kann I/O-Controller 540 mit Audiountersystem 520, Display-Untersystem 530 oder mit beiden solchen Untersystemen interagieren. Beispielsweise kann die Eingabe über ein Mikrofon oder ein anderes Audiogerät Eingaben oder Befehle für eine oder mehrere Anwendungen oder Funktionen von Gerät 500 bereitstellen. Zusätzlich kann eine Audioausgabe anstatt oder zusätzlich zur Displayausgabe bereitgestellt werden. Bei einem weiteren Beispiel agiert das Anzeigegerät auch als Eingabegerät, das mindestens teilweise durch I/O-Controller 540 verwaltet werden kann, wenn das Display-Untersystem einen Touchscreen umfasst. Es kann auch zusätzliche Taster oder Schalter an Gerät 500 geben, um I/O-Funktionen bereitzustellen, die von I/O-Controller 540 verwaltet werden können.
In einer Ausführungsform verwaltet I/O-Controller 540 Geräte, wie beispielsweise Akzelerometer, Kameras, Lichtsensoren oder andere Sensoren oder andere Hardware, die in Gerät 500 enthalten sein können. Die Eingabe kann Teil der direkten Benutzerinteraktion sowie das Bereitstellen umgebungsbedingter Eingabe in das System sein, um dessen Operationen zu beeinflussen (wie beispielsweise das Filtern von Rauschen, das Anpassen von Displays bezüglich der Helligkeitserkennung, einen Blitz einer Kamera anzuwenden oder andere Merkmale).
Bei einer Ausführungsform umfasst Gerät 500 Energieverwaltung 550, die die Batteriestromverwendung, das Laden der Batterie und die Funktionen verwaltet, die mit dem Energiesparbetrieb verbunden sind.
Bei einigen Ausführungsformen umfasst das Speicheruntersystem 560 Speichergeräte, um Informationen in Gerät 500 zu speichern. Prozessor 510 kann Daten von Elementen des Speicheruntersystems 560 lesen und an diese schreiben. Speicher kann nichtflüchtigen Speicher (der einen Zustand aufweisen, der sich nicht ändert, wenn die Stromversorgung zum Speichergerät unterbrochen wird), z. B. Flash-Speicher, flüchtigen Speicher (der einen Zustand aufweisen, der unbestimmt ist, wenn die Stromversorgung zum Speichergerät unterbrochen wird) oder beide derartige Speicher umfassen. Speicher 560 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie mit der Ausführung der Anwendungen und den Funktionen von System 500 verbundene Systemdaten (ob langfristig oder temporär) speichern.
In einigen Ausführungsformen kann Speicheruntersystem 560 ein Stapelspeichergerät 562 beinhalten, wobei das Stapelspeichergerät eine oder mehrere Speicherchipschichten und ein Systemelement enthält, wie in 1 veranschaulicht. Ausführungsformen sind jedoch nicht auf diese Speicherstruktur beschränkt. In einigen Ausführungsformen kann Stapelspeichergerät 562 so strukturiert sein, dass Speicherchipelemente und ein Systemelement nebeneinander angeordnet oder in einer anderen Anordnung sein können. In einigen Ausführungsformen arbeitet das Stapelspeichergerät in Reaktion auf Befehle zur Betriebssteuerung 564, wie in 1–4 veranschaulicht.
Konnektivität 570 schließt Hardwaregeräte (z. B. Anschlüsse und Übertragungsgeräte für die drahtlose Kommunikation, drahtgebundene Kommunikation oder beides) und Softwarekomponenten (z. B. Treiber, Protokollstapel) ein, um Gerät 500 zu ermöglichen, mit Peripheriegeräten zu kommunizieren. Das Gerät könnte separate Geräte, wie z. B. andere Rechengeräte, drahtlose Zugangspunkte (access points) oder Basisstationen sowie Peripheriegeräte, wie z. B. Headsets, Drucker oder andere Geräte sein.
Konnektivität 570 kann mehrere unterschiedliche Arten der Konnektivität umfassen. Verallgemeinernd kann festgestellt werden, dass Gerät 500 mit der Mobilfunkkonnektivität 572 und der drahtlosen Konnektivität 574 dargestellt ist. Mobilfunkkonnektivität 572 bezieht sich generell auf Mobilfunknetz-Konnektivität, die durch Mobilfunkanbieter, wie beispielsweise 4G/LTE (Long Term Evolution), GSM (Global System for Mobile Communications) oder Varianten oder Ableitungen, CDMA (Codemultiplexverfahren) oder Varianten oder Ableitungen, TDM (Zeitmultiplexbetrieb) oder Varianten oder Ableitungen oder andere Mobilfunkdienststandards bereitgestellt wird. Drahtlose Konnektivität 574 bezieht sich auf drahtlose Konnektivität, die kein Mobilfunk ist. Sie kann persönliche Netzwerke (wie Bluetooth), lokale Netzwerke (wie WiFi), Weitverkehrsnetzwerke (wie WiMax) und andere drahtlose Kommunikation einschließen. Konnektivität kann eine oder mehrere Rundstrahl- oder Richtantennen 576 einschließen.
Peripherieverbindungen 580 umfassen Hardware-Schnittstellen und Anschlüsse sowie Softwarekomponenten (z. B. Treiber, Protokollstapel) zum Herstellen von Peripherieverbindungen. Es ist jedoch offensichtlich, dass Gerät 500 sowohl ein Peripheriegerät („zu” 582) zu anderen Computergeräten als auch mit Peripheriegeräten („von” 584) verbunden sein kann. Gerät 500 weist allgemein einen „Docking”-Anschluss auf, um es für Zwecke wie das Verwalten (wie das Herunterladen, Hochladen, Wechseln oder Synchronisieren) von Inhalt auf Gerät 500 mit anderen Computergeräten zu verbinden. Zusätzlich kann ein Docking-Anschluss dem Gerät 500 ermöglichen, sich mit gewissen Peripheriegeräten zu verbinden, die es Gerät 500 ermöglichen, beispielsweise die Inhaltsausgabe an audiovisuelle oder andere Systeme zu steuern.
Zusätzlich zu einem proprietären Docking-Anschluss oder anderer proprietärer Verbindungshardware kann Gerät 500 periphere Verbindungen 580 über gängige oder standardbasierte Anschlüsse herstellen. Gewöhnliche Arten können einen USB-Anschluss (der irgendeine von einer Anzahl von unterschiedlichen Hardware-Schnittstellen umfassen kann), DisplayPort, MiniDisplayPort (MDP), HDMI-Schnittstelle (HDMI), FireWire oder eine andere Art einschließen.
6 veranschaulicht eine Ausführungsform einer Vorrichtung oder eines Systems mit Betriebssteuerungen für einen Speicher über bestimmte Befehle. Computersystem 600 kann einen Computer, einen Server, eine Spielkonsole oder eine andere Rechenvorrichtung umfassen. In dieser Veranschaulichung sind bestimmte allgemein bekannte Standardkomponenten, die nicht erfindungsrelevant sind, nicht gezeigt. In einigen Ausführungsformen umfasst Computersystem 600 eine Kopplungsstruktur oder Kreuzschiene 605 oder ein anderes Kommunikationsmittel zur Übertragung von Daten. Computersystem 600 kann ein Verarbeitungsmittel, wie beispielsweise einen oder mehrere Prozessoren 610, umfassen, die mit Kopplungsstruktur 605 zur Verarbeitung von Informationen gekoppelt sind. Prozessoren 610 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. Kopplungsstruktur 605 ist zur Einfachheit als eine einzelne Kopplungsstruktur veranschaulicht, sie kann aber mehrere unterschiedliche Kopplungsstrukturen oder Busse repräsentieren, und die Komponentenverbindungen zu solchen Kopplungsstrukturen können variieren. Die in 6 gezeigte Kopplungsstruktur 605 ist eine Generalisierung, in der einer oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beides durch entsprechende Brücken, Adapter oder Controller verbunden sind.
In einigen Ausführungsformen umfasst Computersystem 600 des Weiteren einen Random Access Memory(RAM)-Speicher oder ein anderes dynamisches Speichergerät oder -element als Hauptspeicher 612 für das Speichern von Informationen und Anweisungen, die von den Prozessoren 610 ausgeführt werden. Der RAM-Speicher umfasst Dynamic Random Access Memory (DRAM), bei dem eine Aktualisierung des Speicherinhalts erforderlich ist, und Static Random Access Memory (SRAM), bei dem keine Aktualisierung des Inhalts notwendig ist, der aber mehr kostet. In einigen Ausführungsformen kann der Hauptspeicher aktiven Speicher von Anwendungen enthalten, z. B. eine Browseranwendung für die Verwendung bei Netzwerksuchaktivitäten durch einen Benutzer des Computersystems. Der DRAM-Speicher kann Synchronous Dynamic Random Access Memory (SDRAM) umfassen, der ein Taktsignal für die Steuerung von Signalen und ein DataOut Dynamic Random Access Memory (EDO DRAM) umfasst. In einigen Ausführungsformen kann der Systemspeicher bestimmte Register oder anderen Speicher für spezielle Zwecke enthalten.
In einigen Ausführungsformen beinhaltet Hauptspeicher 612 Stapelspeicher 614, wobei der Stapelspeicher Betriebssteuerung 615 umfasst, die speziell Reset- und CKE-Befehle beinhalten kann, wie in 1–4 veranschaulicht.
Computersystem 600 kann auch einen Read Only Memory (ROM) 616 oder ein anderes statisches Speichergerät umfassen, um statische Informationen und Anweisungen für die Prozessoren 610 zu speichern. Computersystem 600 kann eines oder mehrere nichtflüchtige Speicherelemente 618 zur Speicherung von bestimmten Elementen einschließen, wobei nichtflüchtiger Speicher Flash-Speicher umfassen.
In einigen Ausführungsformen umfasst Computersystem 600 ein oder mehrere Eingabegeräte 630, wobei die Eingabegeräte eines oder mehrere der folgenden Geräte sein können: Tastatur, Maus, Touchpad, Sprachbefehlserkennung, Gestikerkennung oder ein anderes Gerät für das Bereitstellen einer Eingabe in ein Computersystem.
Computersystem 600 kann auch über die Kopplungsstruktur 605 mit einem Ausgabedisplay 640 gekoppelt sein. Bei manchen Ausführungsformen kann Display 640 eine Flüssigkristallanzeige (LCD) oder eine andere Displaytechnologie umfassen, um einem Benutzer Informationen oder Inhalt anzuzeigen. In manchen Umgebungen kann Anzeigegerät 640 einen Touchscreen einschließen, der zumindest teilweise als Eingabegerät verwendet wird. In manchen Umgebungen kann Display 640 ein Audiogerät sein oder umfassen, wie beispielsweise ein Lautsprecher, um Audioinformationen bereitzustellen.
Ein oder mehrere Sender oder Empfänger 645 können ebenfalls mit Kopplungsstruktur 605 gekoppelt sein. In einigen Ausführungsformen kann Computersystem 600 einen oder mehrere Ports 650 für den Empfang oder die Übertragung von Daten umfassen. Computersystem 600 kann des Weiteren eine oder mehrere Rundstrahl- oder Richtantennen 655 für den Empfang von Daten über Funksignale umfassen.
Computersystem 600 kann auch ein Stromversorgungsgerät oder -system 660 umfassen, welches ein Netzteil, eine Batterie, eine Solarzelle, eine Brennstoffzelle oder ein anderes System oder Gerät für die Stromzufuhr bzw. Stromerzeugung umfasst. Der Strom, der von Stromversorgungsgerät oder -system 660 bereitgestellt wird, kann nach Bedarf an Elemente von Computersystem 600 verteilt werden.
Bei der vorstehenden Beschreibung sind zum Zweck der Erklärung zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Für einen Fachmann ist es jedoch offensichtlich, dass die vorliegende Erfindung ohne einige dieser spezifischen Details betrieben werden kann. In anderen Fällen sind wohlbekannte Strukturen und Geräte in Form von Blockdiagrammen gezeigt. Es können Zwischenstrukturen zwischen veranschaulichten Komponenten vorhanden sein. Die hier beschriebenen oder veranschaulichten Komponenten können zusätzliche Eingänge oder Ausgänge aufweisen, die nicht veranschaulicht oder beschrieben sind.
Verschiedene Ausführungsformen können verschiedene Prozesse umfassen. Diese Prozesse können von Hardwarekomponenten ausgeführt werden oder in einem Computerprogramm oder in maschinenausführbaren Befehlen umgesetzt sein, die verwendet werden können, um einen Universal- oder Spezialprozessor oder Logikschaltungen, die mit den Befehlen programmiert sind, zu veranlassen, die Prozesse auszuführen. Alternativ können die Prozesse von einer Kombination aus Hardware und Software ausgeführt werden.
Teile verschiedener Ausführungsformen können als ein Computerprogramm-Produkt bereitgestellt werden, das ein nichtflüchtiges computerlesbares Speichermedium beinhalten kann, auf dem Befehle eines Computerprogramms gespeichert sind, die zum Programmieren eines Computers (oder anderer elektronischer Geräte) zur Ausführung durch einen oder mehr Prozessoren verwendet werden können, um einen Prozess gemäß bestimmter Ausführungsformen auszuführen. Das computerlesbare Medium kann beinhalten, ist aber nicht beschränkt auf, Disketten, optische Disks, Compact-Disk-Festspeicher (compact disk read-only memory, CD-ROM) und magnetooptische Disks, Festspeicher (read-only memory, ROM), Direktzugriffsspeicher (random access memory, RAM), löschbarer programmierbarer Festspeicher (erasable programmable read-only memory, EPROM), elektrisch löschbarer programmierbarer Festspeicher (electrically-erasable programmable read-only memory, EEPROM), magnetische oder optische Karten, Flash-Memory oder andere Arten eines computerlesbaren Mediums, die zum Speichern elektronischer Befehle geeignet sind. Außerdem kann die vorliegende Erfindung ebenfalls als ein Computerprogramm-Produkt heruntergeladen werden, wobei das Programm von einem entfernten Computer zu einem anfragenden Computer übertragen werden kann.
Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, jedem der Verfahren können jedoch Prozesse hinzugefügt oder davon entfernt werden und Informationen können bei jeglicher der beschriebenen Botschaften hinzugefügt oder entfernt werden, ohne vom grundlegenden Umfang der vorliegenden Erfindung abzuweichen. Für einen Fachmann ist es offensichtlich, dass viele weitere Modifizierungen und Anpassungen durchgeführt werden können. Die jeweiligen Ausführungsformen sollen die Erfindung nicht einschränken, sondern sie veranschaulichen. Der Umfang der Ausführungsformen der vorliegenden Erfindung ist nicht durch die vorstehend aufgeführten spezifischen Beispiele bestimmt, sondern nur durch die nachfolgenden Ansprüche.
Wenn gesagt wird, dass ein Element „A” mit Element „B” gekoppelt ist, kann Element A direkt mit Element B gekoppelt sein oder indirekt durch beispielsweise Element C gekoppelt sein. Wenn die Beschreibung oder Ansprüche besagen, dass eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum A eine Komponente, Merkmal, Struktur, Prozess oder Charakteristikum B „veranlasst”, bedeutet dies, dass „A” zumindest eine teilweise Ursache von „B” ist, dass da aber ebenfalls zumindest eine weitere Komponente, Merkmal, Struktur, Prozess oder Charakteristikum sein kann, das bei der Ursache von „B” hilft. Wenn die Beschreibung angibt, dass eine Komponente, ein Merkmal, eine Struktur, ein Prozess oder ein Charakteristikum beinhaltet sein „kann” oder „könnte”, muss diese bestimmte Komponente, diese Merkmal, diese Struktur, dieser Prozess oder dieses Charakteristikum nicht beinhaltet sein. Wenn sich die Beschreibung oder ein Anspruch auf „ein” Element bezieht, bedeutet dies nicht, dass nur eines der beschriebenen Elemente vorhanden ist.
Eine Ausführungsform ist eine Implementierung oder ein Beispiel der vorliegenden Erfindung. Bezugnahme in der Beschreibung auf „eine Ausführungsform”, „einige Ausführungsformen” oder „andere Ausführungsformen” bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, das/die im Zusammenhang mit den Ausführungsformen beschrieben wird, in mindestens einigen Ausführungsformen, aber nicht notwendigerweise allen Ausführungsformen, eingeschlossen ist. Das verschiedenartige Auftreten von „eine Ausführungsform” oder „einige Ausführungsformen” bezieht sich nicht notwendigerweise auf die gleichen Ausführungsformen. Es sollte selbstverständlich sein, dass in der vorstehenden Beschreibung beispielhafter Ausführungsformen der vorliegenden Erfindung verschiedene Merkmale manchmal bei einer einzelnen Ausführungsform, Fig. oder Beschreibung davon zum Zweck der Vereinfachung der Offenbarung und zum Erreichen eines besseren Verständnisses einer oder mehrerer verschiedener erfinderischer Aspekte in Gruppen zusammengefasst sind. Diese Methode der Offenbarung soll jedoch nicht als eine Absicht ausgelegt werden, dass die beanspruchte Erfindung mehr Merkmale erfordert als in jedem Anspruch ausdrücklich zitiert sind. Wie in den folgenden Ansprüchen aufgezeigt, liegen die erfindungsgemäßen Aspekte in weniger als allen Merkmalen einer einzelnen vorstehenden offenbarten Ausführungsform. Somit sind die Ansprüche ausdrücklich ein fester Bestandteil dieser Beschreibung, wobei jeder Anspruch selbstständig als separate Ausführungsform dieser Erfindung steht.
In einigen Ausführungsformen umfasst ein Speichergerät ein oder mehrere Speicherelemente, ein Systemelement mit einem Speichercontroller und eine physische Schnittstelle mit einer Vielzahl von Befehlseingabepins, um eine Vielzahl von Befehlen für das Speichergerät zu empfangen. In einigen Ausführungsformen umfasst die Vielzahl der Befehle Befehle für Betriebssteuerungen für das Speichergerät, wobei die Vielzahl der Befehle einen ersten Befehl für eine Rücksetzsteuerung zum Zurücksetzen des Speichergeräts und einen zweiten Befehl für eine Taktfreigabesteuerung (CKE) zum Anhalten der internen Taktverteilung für das Speichergerät oder beides beinhaltet.
In einigen Ausführungsformen beinhaltet das Speichergerät keine spezielle Pin für die Rücksetzsteuerung oder für die Taktfreigabesteuerung.
In einigen Ausführungsformen sind der erste Befehl und der zweite Befehl eindeutige Befehle aus der Vielzahl der Befehle des Speichergeräts.
In einigen Ausführungsformen ist der erste Befehl des Speichergeräts für die Rücksetzsteuerung ein Befehl, der keine Taktausrichtung erfordert. In einigen Ausführungsformen beinhaltet der erste Befehl des Speichergeräts konstante Signalwerte an ein oder mehreren der Befehlseingabepins. In einigen Ausführungsformen beinhaltet der erste Befehl des Speichergeräts ein konstantes „0”-Signal an einem ersten Befehlseingabepin und eine konstante „1” an einem zweiten Befehlseingabepin.
In einigen Ausführungsformen beinhaltet das Speichergerät des Weiteren eine Vielzahl von Befehlseingabeempfängern, wobei das Speichergerät als Reaktion auf den zweiten Befehl ein oder mehrere der Vielzahl von Befehlseingabeempfänger ausschalten und einen ersten Befehlseingabeempfänger in einen inaktiven Zustand schalten muss, wobei der erste Befehlsempfänger im inaktiven Zustand eingeschaltet bleibt.
In einigen Ausführungsformen muss das Speichergerät als Reaktion auf einen dritten Befehl, der vom ersten Befehlseingabeempfänger empfangen wird, die Vielzahl von Befehlseingabeempfänger aktivieren. In einigen Ausführungsformen ist der dritte Befehl des Speichergeräts ein Befehl, der bei ein oder mehreren Operationen gemeinsam genutzt wird.
In einigen Ausführungsformen ist das Speichergerät ein Stapelspeichergerät mit einer Vielzahl von Schichten. In einigen Ausführungsformen beinhaltet das Speichergerät eine Vielzahl von Kanälen.
In einigen Ausführungsformen umfasst ein Verfahren den Empfang eines Befehls aus einer Vielzahl von Befehlen an einem Speichergerät für eine Betriebssteuerung des Speichergeräts und die Durchführung der Betriebssteuerung als Reaktion auf den Empfang des Befehls. In einigen Ausführungsformen umfasst die Vielzahl der Befehle einen ersten Befehl für eine Rücksetzsteuerung zum Zurücksetzen des Speichergeräts und einen zweiten Befehl für eine Taktfreigabesteuerung (CKE) zum Anhalten der internen Taktverteilung für den Speicher oder beides.
In einigen Ausführungsformen beinhaltet der Empfang des ersten Befehls oder des zweiten Befehls den Empfang von Signalen an den Befehlseingabepins des Speichergeräts.
In einigen Ausführungsformen sind der erste Befehl und der zweite Befehl eindeutige Befehle aus der Vielzahl der Befehle.
In einigen Ausführungsformen beinhaltet das Verfahren des Weiteren als Reaktion auf den Empfang eines zweiten Befehls die Ausschaltung von einem oder mehreren aus einer Vielzahl der Befehlseingabeempfänger des Speichergeräts und die Schaltung des ersten Befehlseingabeempfängers aus der Vielzahl der Empfänger als Reaktion in einen inaktiven Zustand.
In einigen Ausführungsformen beinhaltet das Verfahren des Weiteren den Empfang eines dritten Befehls am ersten Befehlseingabeempfänger, der die Vielzahl der Befehlseingabeempfänger reaktiviert.
In einigen Ausführungsformen beinhaltet ein System einen Bus, ein Speichergerät, das mit dem Bus gekoppelt ist, das Speichergerät mit ein oder mehreren Speicherchipschichten, ein Systemelement, das mit dem Speicherstapel gekoppelt ist und eine physische Schnittstelle mit einer Vielzahl von Befehlseingabepins zum Empfang einer Vielzahl von Befehlen vom System für das Speichergerät, einen Prozessor, der an den Bus gekoppelt ist, den Prozessor, der Daten vom Stapelspeichergerät liest und auf es schreibt, und ein Flash-Speicherelement für das Speichern von Daten. In einigen Ausführungsformen, wobei die Vielzahl der Befehle Befehle für Betriebssteuerungen für das Speichergerät umfasst, beinhaltet die Vielzahl der Befehle einen ersten Befehl für eine Rücksetzsteuerung zum Zurücksetzen des Speichergeräts und einen zweiten Befehl für eine Taktfreigabesteuerung (CKE) zum Anhalten der internen Taktverteilung für das Speichergerät oder beides.
In einigen Ausführungsformen beinhaltet das Speichergerät des Systems keine spezielle Pin für die Rücksetzsteuerung oder für die Taktfreigabesteuerung.
In einigen Ausführungsformen sind der erste Befehl und der zweite Befehl des Speichergeräts des Systems eindeutige Befehle aus der Vielzahl der Befehle.
In einigen Ausführungsformen beinhaltet das Speichergerät des Systems des Weiteren eine Vielzahl von Befehlseingabeempfängern, wobei das Speichergerät als Reaktion auf den zweiten Befehl ein oder mehrere der Vielzahl von Befehlseingabeempfänger ausschalten und einen ersten Befehlseingabeempfänger in einen inaktiven Zustand schalten muss, wobei der erste Befehlsempfänger im inaktiven Zustand eingeschaltet bleibt.
In einigen Ausführungsformen muss das Speichergerät des Systems als Reaktion auf einen dritten Befehl, der vom ersten Befehlseingabeempfänger empfangen wird, die Vielzahl von Befehlseingabeempfänger aktivieren.

Claims

Speichergerät, umfassend: ein oder mehrere Speicherelemente, ein Systemelement mit einem Speichercontroller und eine physische Schnittstelle mit einer Vielzahl von Befehlseingabepins für den Empfang einer Vielzahl von Befehlen für das Speichergerät, wobei die Vielzahl der Befehle Befehle zur Betriebssteuerung für das Speichergerät umfasst, wobei die Vielzahl der Befehle einen ersten Befehl für eine Rücksetzsteuerung zum Zurücksetzen des Speichergeräts und einen zweiten Befehl für eine Taktfreigabesteuerung (CKE) zum Anhalten der internen Taktverteilung für den Speicher oder beides umfasst.
Speichergerät nach Anspruch 1, wobei das Speichergerät keine spezielle Pin für die Rücksetzsteuerung oder für die Taktfreigabesteuerung umfasst.
Speichergerät nach Anspruch 1, wobei der erste Befehl und der zweite Befehl eindeutige Befehle aus der Vielzahl der Befehle sind.
Speichergerät nach Anspruch 1, wobei der erste Befehl für die Rücksetzsteuerung ein Befehl ist, der keine Taktausrichtung erfordert.
Speichergerät nach Anspruch 4, wobei der erste Befehl konstante Signalwerte an ein oder mehreren Befehlseingabepins umfasst.
Speichergerät nach Anspruch 5, wobei der erste Befehl ein konstantes „0”-Signal an einem ersten Befehlseingabepin und eine konstante „1” an einem zweiten Befehlseingabepin umfasst.
Speichergerät nach Anspruch 1, des Weiteren umfassend eine Vielzahl von Befehlseingabeempfängern, wobei das Speichergerät als Reaktion auf den zweiten Befehl ein oder mehrere der Vielzahl von Befehlseingabeempfänger ausschalten und einen ersten Befehlseingabeempfänger in einen inaktiven Zustand schalten muss, wobei der erste Befehlsempfänger im inaktiven Zustand eingeschaltet bleibt.
Speichergerät nach Anspruch 7, wobei das Speichergerät als Reaktion auf einen dritten Befehl, der vom ersten Befehlseingabeempfänger empfangen wird, die Vielzahl von Befehlseingabeempfängern aktivieren muss.
Speichergerät nach Anspruch 8, wobei der dritte Befehl ein Befehl ist, der von ein oder mehreren Operationen gemeinsam genutzt wird.
Speichergerät nach Anspruch 1, wobei das Speichergerät ein Stapelspeichergerät mit einer Vielzahl von Schichten ist.
Speichergerät nach Anspruch 10, wobei das Speichergerät eine Vielzahl von Kanälen beinhaltet.
Verfahren, umfassend: Empfang eines Befehls aus einer Vielzahl von Kanälen an einem Speichergerät zur Betriebssteuerung des Speichergeräts und Durchführung der Betriebssteuerung als Reaktion auf den Empfang des Befehls, wobei die Vielzahl der Befehle einen ersten Befehl für eine Rücksetzsteuerung zum Zurücksetzen des Speichergeräts und einen zweiten Befehl für eine Taktfreigabesteuerung (CKE) zum Anhalten der internen Taktverteilung für den Speicher oder beides umfasst.
Verfahren nach Anspruch 12, wobei der Empfang des ersten Befehls oder des zweiten Befehls den Empfang von Signalen an den Befehlseingabepins des Speichergeräts umfasst.
Verfahren nach Anspruch 12, wobei der erste Befehl und der zweite Befehl eindeutige Befehle aus der Vielzahl der Befehle sind.
Verfahren nach Anspruch 12, des Weiteren umfassend als Reaktion auf den Empfang eines zweiten Befehls die Ausschaltung von einem oder mehreren einer Vielzahl des Befehlseingabeempfänger des Speichergeräts und die Schaltung des ersten Befehlseingabeempfängers aus der Vielzahl der Empfänger als Reaktion in einen inaktiven Zustand.
Verfahren nach Anspruch 15, des Weiteren umfassend nach Empfang eines dritten Befehls am ersten Befehlseingabeempfänger, Reaktivierung der die Vielzahl der Befehlseingabeempfänger.
System umfassend: einen Bus; ein mit dem Bus gekoppeltes Speichergerät, das Speichergerät umfassend: ein oder mehrere Speicherchipschichten, ein Systemelement, das mit dem Speicherstapel gekoppelt ist, und eine physische Schnittstelle mit einer Vielzahl von Befehlseingabepins für den Empfang einer Vielzahl von Befehlen vom System für das Speichergerät, ein mit dem Bus gekoppelter Prozessor, wobei der Prozessor Daten vom Stapelspeichergerät liest und auf es schreibt, und ein Flash-Speicherelement für das Speichern von Daten, wobei die Vielzahl der Befehle Befehle zur Betriebssteuerung für das Speichergerät umfasst, wobei die Vielzahl der Befehle einen ersten Befehl für eine Rücksetzsteuerung zum Zurücksetzen des Speichergeräts und einen zweiten Befehl für eine Taktfreigabesteuerung (CKE) zum Anhalten der internen Taktverteilung für den Speicher oder beides umfasst.
System nach Anspruch 17, wobei das Speichergerät keine spezielle Pin für die Rücksetzsteuerung oder für die Taktfreigabesteuerung umfasst.
System nach Anspruch 17, wobei der erste Befehl und der zweite Befehl eindeutige Befehle aus der Vielzahl der Befehle sind.
System nach Anspruch 19, wobei das Speichergerät des Weiteren eine Vielzahl von Befehlseingabeempfängern umfasst, und wobei das Speichergerät als Reaktion auf den zweiten Befehl ein oder mehrere der Vielzahl von Befehlseingabeempfänger ausschalten und einen ersten Befehlseingabeempfänger in einen inaktiven Zustand schalten muss, wobei der erste Befehlsempfänger im inaktiven Zustand eingeschaltet bleibt.
System nach Anspruch 20, wobei das Speichergerät als Reaktion auf einen dritten Befehl, der vom ersten Befehlseingabeempfänger empfangen wird, die Vielzahl von Befehlseingabeempfängern aktivieren muss.