TW201351411A - 回應於用於操作控制的裝置命令的記憶體裝置 - Google Patents

回應於用於操作控制的裝置命令的記憶體裝置 Download PDF

Info

Publication number
TW201351411A
TW201351411A TW102106219A TW102106219A TW201351411A TW 201351411 A TW201351411 A TW 201351411A TW 102106219 A TW102106219 A TW 102106219A TW 102106219 A TW102106219 A TW 102106219A TW 201351411 A TW201351411 A TW 201351411A
Authority
TW
Taiwan
Prior art keywords
command
memory device
memory
majority
commands
Prior art date
Application number
TW102106219A
Other languages
English (en)
Other versions
TWI517152B (zh
Inventor
Pete Vogt
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201351411A publication Critical patent/TW201351411A/zh
Application granted granted Critical
Publication of TWI517152B publication Critical patent/TWI517152B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

一種回應用於操作控制的裝置命令之記憶體裝置。記憶體裝置的實施例包含一或更多記憶體元件、包含記憶體控制器的系統元件、及實體介面，實體介面包含命令輸入接腳以接收用於記憶體裝置的命令。命令包含用於記憶體裝置的操作控制的命令、包含第一命令及第二命令中之一或二者，第一命令用於重設控制以重設記憶體裝置，第二命令用於時脈賦能(CKE)控制以暫停用於記憶體裝置的內部時脈散佈。

Description

回應於用於操作控制的裝置命令的記憶體裝置
本發明的實施例大致上關於電子裝置的領域，特別地關於回應用於操作控制的裝置命令之記憶體裝置。
記憶體裝包含某些控制，影響記憶體裝置的整體操作。特別地，記憶體裝置大致上包含重設控制以重設記憶體裝置及CKE(時脈賦能)控制，以使記憶體裝置的內部時脈散佈禁能及賦能，以及這些控制將提供訊號給記憶體裝置的某些專用接腳。在習知的記憶體裝置中，當在Reset(重設)接腳偵測到某訊號時，記憶體裝置將執行重設序列。當在CKE接腳上偵測到某訊號時，記憶體裝置關閉內部時脈散佈，而裝置忽略時脈操作。
但是，隨著記憶體裝置的複雜度增加，記憶體操作可利用的接腳的數目降低。特別地，具有多通道的記憶體要求大量的接腳以用於操作，專用接腳上的重設及CKE的使用乘以通道數目。
舉例而言，寬輸入輸出動態存取記憶體(Wide IO DRAM)裝置以16個獨立的通道實施。在此裝置中，重設及CKE功能因而需要32個接腳，這對此裝置上可利用的接腳數具有顯著效果。
100‧‧‧3D堆疊記憶體裝置
105‧‧‧矽穿孔
110‧‧‧系統元件
112‧‧‧記憶體控制器
120‧‧‧記憶體晶粒層
130‧‧‧第一記憶體晶粒層
140‧‧‧第二記憶體晶粒層
150‧‧‧第三記憶體晶粒層
170‧‧‧接腳
200‧‧‧主系統
205‧‧‧處理器
210‧‧‧系統元件
220‧‧‧記憶體裝置
225‧‧‧接腳
230‧‧‧命令輸入接收器
232‧‧‧第一命令輸入接收器
234‧‧‧第二命令輸入接收器
236‧‧‧第三命令輸入接收器
238‧‧‧第四命令輸入接收器
250‧‧‧記憶庫
255‧‧‧記憶體控制器
500‧‧‧裝置
505‧‧‧連結
510‧‧‧處理器
520‧‧‧音頻子系統
530‧‧‧顯示子系統
532‧‧‧顯示介面
540‧‧‧輸入/輸出控制器
550‧‧‧電力管理
560‧‧‧記憶體子系統
562‧‧‧堆疊記憶體裝置
570‧‧‧連結
572‧‧‧蜂巢式連結
574‧‧‧無線連結
576‧‧‧天線
580‧‧‧週邊連接
600‧‧‧計算系統
605‧‧‧互連
610‧‧‧處理器
612‧‧‧主記憶體
614‧‧‧堆疊記憶體
616‧‧‧唯讀記憶體
618‧‧‧非依電性記憶體元件
630‧‧‧輸入裝置
640‧‧‧輸出顯示器
645‧‧‧接收器
650‧‧‧埠
655‧‧‧天線
660‧‧‧電力系統
以舉例說明而非限定的方式，顯示發明的實施例，在附圖的圖式中，類似的代號意指類似元件。
圖1顯示回應用於操作控制的命令之記憶體裝置的實施例；圖2顯示用於重設(Reset)及時脈賦能(Clock Enable)操作的命令結構的記憶體裝置的實施例；圖3是狀態圖，顯示經由某些命令以對記憶體操縱操作控制之設備、系統、或處理的實施例；圖4是用於記憶體裝置的實施例之命令結構；圖5顯示包含經由某些命令之用於記憶體的操作控制之行動裝置的實施例；以及圖6顯示包含經由某些命令之用於記憶體的操作控制之設備或系統的實施例。
本發明的實施例大致上關於回應用於操作控制的裝置命令之記憶體裝置。
在此處使用：「3D堆疊記憶體」(其中，3D表示三維)或是「堆 疊記憶體」意指包含一或更多耦合的記憶體晶粒層、記憶體封裝、或其它記憶體元件之電腦記憶體。記憶體可以是垂直堆疊或是水平堆疊(例如，一邊接一邊)堆疊，或者是含有耦合在一起的多個記憶體元件。特別地，堆疊的記憶體DRAM裝置或系統包含具有多數DRAM晶粒層的記憶體裝置。堆疊記憶體裝置也包含此處稱為系統層或元件之裝置中元件，其中，系統層包含例如CPU(中央處理單元)、記憶體控制器、及其它相關系統元件之元件。系統層包含系統晶片(SoC)。在某些實施例中，邏輯晶片可為應用處理器或是圖形處理單元(GPU)。堆疊記憶體裝置包含一或更多矽穿孔(TSV)以連接裝置的不同層上的點。
在某些實施例中，記憶體裝置操作以回應用於某些操作控制的裝置命令。在某些實施例中，記憶體使用其它可利用的命令以處理這些操作控制，而不使用專用接腳、凸塊、或其它接點(於此一般稱為接腳)。在某些實施例中，記憶體裝置包含命令結構，命令結構包含用於進入Reset操作的第一命令、用於進入CKE操作的第二命令、或是第一及第二命令等二命令，其中，此結構相較於習知的裝置可用以降低記憶體介面的成本及耗電，以及藉由在行動裝置中提供更長的電池壽命以增進使用者經驗。
現存的DRAM介面協定將Enter CKE及Enter Reset控制作為專用接腳。在設備、系統、及方法的某些實施例中，記憶體回應用於進入Reset操作的第一命令而未使用 專用的重設接腳。在某些實施例中，記憶體回應用於進入CKE操作的第二命令(關閉記憶體裝置的內部時脈散佈)，而未使用專用的時脈賦能接腳。在某些實施例中，記憶體結構允許降低與裝置Reset及CKE操作控制有關的記憶體裝置要求的接腳數。
在實例中，快速寬輸入輸出(Fast Wide IO)裝置具有16個獨立的通道。在此結構中，通常由DRAM記憶體通道使用之實體介面的接腳數乘以16，以操作控制接腳提供給各獨立的通道。在此情形中減少介面所需的接腳數會具有顯著的衝擊，假使消除用於進入Reset之各通道的第一專用接腳以及用於進入CKE之各通道的第二專用接腳，則因此消除總共32支用於記憶體裝置的接腳。在某些實施例中，設備、系統或方法將CKE及Reset接腳功能編碼成用於記憶體裝置的備用命令碼。CKE及Reset接腳功能的編碼消除這些專用接腳，以及，在快速寬輸入輸出技術的情形中減少矽穿孔球數至少32接腳。
在某些實施例中，裝置或系統使用某些命令編碼以將進入CKE和進入Reset控制功能從主機傳送至記憶體，其中，命令編碼是未用於其它目的之備用命令編碼。在某些實施例中，藉由遞送Reset命令作為未由記憶體要求時脈對齊的獨特命令編碼，免除用於記憶體的專用Reset接腳。在某些實施例中，在某命令輸入接腳上遞送固定一或零之編碼，例如，在第一命令輸入接腳上的「0000」以及在第二命令輸入接腳上的「1111」，而提供要求的命令碼 但不需要任何記憶體辨識時脈對齊。在某些實施例中，藉由具有一或零的固定訊號值，則即使時間多工命令遞送變成不同步，仍然可偵測到重設命令及將DRAM帶回至已知狀態。
在某些實施例中，對於進入CKE操作，來自主裝置的命令由DRAM裝置接收，所述DRAM裝置係指令裝置關閉其可能的內部時脈散佈、以及關閉一或更多命令輸入接收器及使減少的一或更多命令輸入接收器的集合保持開啟。在特定實施中，幾乎單一命令輸入接收器被關閉，因而提供最小的耗電。實施例不限於單一開機的輸入接收器，但為了簡明起見，此處大致上說明此接收器。在某些實施例中，單一開機的命令輸入接收器進入不作用狀態。在某些實施例中，單一開機的輸入接收器維持在不作動狀態直到記憶體接收請求而從主機返回至操作，這稱為Exit CKE命令。在某些實施例中，Exit CKE請求是例如現有的命令等由用於再致動記憶體裝置的其它操作共用的命令，例如Exiting Self-Refresh及Exiting Power Down，以致於CKE操作僅要求單一增加的命令以執行CKE操作。在某些實施例中，記憶體裝置操作以使DRAM從CKE狀態轉出以及致動命令輸入接收器，以回應在開機的命令輸入接收器處收到Exit CKE請求。
圖1顯示回應操作控制的命令之記憶體裝置的實施例。記憶體裝置是例如圖1所示之包含多層的3D堆疊記憶體，或者是設有單一DRAM層的簡單記憶體結構。在 此顯示中，3D堆疊記憶體裝置100包含與一或更多DRAM記憶體晶粒層120相耦合的系統元件110，於此也稱為記憶體堆疊。在某些實施例中，系統元件是系統晶片(SoC)或其它類似元件。雖然圖1顯示系統元件110耦合於一或更多記憶體晶粒層120的記憶體堆疊之下方的實施，但是，實施例不限於此配置。舉例而言，在某些實施例中，系統元件110可以設置成相鄰於記憶體堆疊120，且因而以一邊接一邊的配置與記憶體堆疊120耦合。
在此說明中，DRAM記憶體晶粒層包含四記憶體晶粒層，這些層是第一記憶體晶粒層130、第二記憶體晶粒層140、第三記憶體晶粒層150、及第四記憶體晶粒層160。但是，實施例不限於任何特定數目之記憶體堆疊120中的記憶體晶粒層，而是可以包含更多或更少數目的記憶體晶粒層。在其它元件中，系統元件110包含記憶體控制器112以用於記憶體堆疊120。在某些實施例中，各記憶體晶粒層(頂部或最外部為可能的例如，例如此說明中的第四記憶體晶粒層160等記憶體晶粒層)包含多數矽穿孔(TSV)105以提供通過記憶體晶粒層的矽基底之路徑。為了說明而提供少量的矽穿孔105，但是，實施例不限於設有任何特定數目的記憶體層或通道之結構，且矽穿孔的真實數目可以遠大於圖1中所示。
在某些實施例中，記憶體裝置的實體介面之多數接腳170包含多數命令輸入接腳，用於接收記憶體裝置的命令。所示的接腳位於與記憶體堆疊120相鄰之系統元件 110的表面(在此顯示中是上表面)。在某些實施例中，多數接腳未包含用於Reset命令或CKE命令的專用命令接腳。在某些實施例中，要由記憶體控制器112或是其它控制器提供的以及記憶體元件認可的控制命令175包含Reset命令及Enter CKE命令，在收到Reset命令時記憶體裝置重設，在收到Enter CKE命令時，記憶體裝置暫停內部時脈散佈。在某些實施例中，允許免除專用接腳的命令訊號可由矽穿孔105載送至記憶體堆疊120的適當部份以提供命令給記憶體裝置100的各通道。
圖2顯示包含用於Reset及Clock Enable操作的命令結構之記憶體裝置的實施例。在此顯示中，記憶體裝置220包含在主系統200之內或是耦合至主系統200。加上此處未顯示的其它元件，主系統包含提供一或更多指令給記憶體裝置之此處顯示為處理器205的一或更多處理元件、以及例如圖5及6中所示的元件等其它系統元件210。記憶體包含設有多數獨立通道的記憶體裝置，包括例如寬輸入輸出或快速寬輸入輸出並容裝置等堆疊記憶體裝置。在某些實施例中，記憶體裝置能夠經由獨特用於記憶體裝置220的記憶體控制器255的命令而回應操作控制。在某些實施例中，操作控制命令260包含Reset操作控制以重設記憶體裝置220，Clock Enable操作控制以使記憶體裝置220不致動，或是Reset及Clock Enable操作控制等二操作控制。
在某些實施例中，記憶體裝置220包含接腳225組 (例如圖1中所示的接腳170)，包含用於從處理器205接收命令的命令輸入接腳。在某些實施例中，接腳組未包含專用的Reset接腳或是專用的Clock Enable接腳。記憶體裝置包含多數命令輸入接收器230，顯示為第一命令輸入接收器232、第二命令輸入接收器234、第三命令輸入接收器236、及第四命令輸入接收器238。記憶體裝置220又包含用於裝置控制的記憶體控制器255及用於於資料儲存的記憶庫250。
在某些實施例中，主系統存取用於記憶體裝置220的多數命令，例如命令260。在某些實施例中，第一命令是Reset，其中，Reset是用於未要求時脈對齊的記憶體裝置之獨特命令，例如在某些命令輸入接腳上「1」或「0」系列的訊號。在某些實施例中，第二命令是Enter CKE命令，其中，Enter CKE是用於記憶體裝置的獨特命令。在某些實施例中，第三命令是Exit CKE命令，其中，Exit CKE是與某些其它離去操作的共用命令。
在某些實施例中，為回應第一命令，記憶體裝置220進入Reset狀態，重設操作及返回至作動狀態。在某些實施例中，不用包含專用的Reset接腳之接腳225組，進入Reset狀態。
在某些實施例中，為回應第二命令，記憶體裝置220進入CKE狀態，暫停記憶體裝置220中的內部時脈散佈。在某些實施例中，不用包含專用的CKE接腳之接腳225組，進入CKE狀態。在某些實施例中，為回應第二命 令，第一命令輸入接收器232進入不作動狀態以等待命令來離開CKE狀態，而其餘命令輸入接收器234-238被關閉或被禁能。在某些實施例中，為回應第三命令，記憶體裝置離開CKE狀態，其中，Exit CKE命令可為例如與其它離去功能共用的命令等共用命令。
圖3是狀態圖，顯示經由某些命令而操縱用於記憶體的操作控制之設備、系統、或處理的實施例。在此顯示中，記憶體裝置起初處於作動狀態305。在某些實施例中，在記憶體裝置310的一般命令輸入接腳上接收Enter Reset命令時，記憶體裝置轉換至重設序列以重設裝置315。在某些實施例中，命令是未要求時脈對齊之命令，例如在某些命令輸入接腳上固定的「0」或「1」。在移除命令輸入接腳320上Enter Reset Command編碼時，記憶體裝置返回至作動狀態305。
在某些實施例中，在作動狀態305中的記憶體裝置在記憶體裝置330的一般輸入接腳上接收Enter CKE命令，命令指令記憶體裝置的內部時脈散佈禁能。在某些實施例中，在CKE狀態中，單一輸入命令接收器(或是更大數目)在不作動狀態中維持開機，而命令輸入接收器的其餘部份關機335。記憶體裝置維持在此狀態中直到Exit CKE命令被接收340，其中，命令也提供其它功能，例如離開關機狀態或是離開自我更新狀態。在某些實施例中，在接收Exit CKE命令時，單一命令輸入接收器被致動，接著是其餘命令輸入接收器開機及致動345。在完成致動350 時，記憶體裝置返回至作動狀態。
圖4是用於記憶體裝置的實施例之命令結構圖。在此顯示中，命令結構400包含用於六個一般命令接腳的訊號cmd0、cmd1、cmd2、cmd3、cmd4及cmd5。命令接腳均顯示為接收命令中的四命令位元，例如在cmd0接收的位元0-3，以及在cmd4接收的位元20-23。
在某些實施例中，除了其它命令之外，命令結構400包含Enter CKE命令，其中，Enter CKE是記憶體裝置的命令特有的。在此顯示中，Enter CKE命令包含在cmd5的位元22的「0」及在位元23的同位位元，在cmd4的位元19-16之「0110」及在cmd3的位元15的「0」，而命令接腳的其餘位元是任何值(X=不管)。在某些實施例中，命令結構又包含Exit CKE命令，其中，Exit CKE命令可為退出其它功能或狀態的命令之共用命令。在此顯示中，Exit CKE由Exit Self Refresh與Exit Power Down共用。在此顯示中，Exit CKE命令包含cmd5的位元22的「0」及位元23的同位位元、及cmd4的位元19-16的「0111」，而命令接腳的其餘位元是任何值。
在某些實施例中，除了其它命令之外，命令結構400包含Reset命令，其中，Reset是記憶體裝置的命令特有的且是不要求時脈對齊的命令。在此顯示中，Reset命令包含cmd5的位元19-22的「0000」、及cmd4的位元19-16的「1111」，而命令接腳的其餘位元是任何值。
圖5顯示包含經由某些命令之用於記憶體的操作控制 之行動裝置的實施例。裝置500代表例如膝上型電腦、平板電腦(包含具有觸控顯示幕而無分開的鍵盤之裝置；具有觸控顯示幕及鍵盤之裝置；具有稱為「立即開機」操作的快速初始化的裝置；以及，在操作時一般連接至網路的裝置，稱為「總是連線」)、行動電話、或是智慧型手機、無線賦能電子讀取器等行動裝置、或是其它無線行動裝置。將瞭解，在裝置500中大致顯示此裝置的多數組件中的某些組件而非全部組件。這些組件可以由一或更多匯流排或是其它連結505連接。
裝置500包含處理器510，處理器510執行裝置500的主要處理操作。處理器510包含一或更多實體裝置，例如微處理器、應用處理器、微控制器、可編程邏輯裝置、或其它處理機構。由處理器510執行的處理操作包含作業平台或是作業系統的執行，作業平台或是作業系統會有應用、裝置功能、或二者在其上執行。處理操作包含與使用人或是其它裝置的I/O(輸入/輸出)有關的操作、與電力管理有關的操作、或是都與連接裝置500至另一裝置有關的操作。處理操作也包含與音頻I/O、顯示I/O、或二者有關的操作。
在一實施例中，裝置500包含音頻子系統520，音頻子系統520代表與提供音頻功能給計算裝置有關的硬體(例如音頻硬體及音頻電路)以及軟體(例如驅動程式及編解碼)組件。音頻功能包含揚音器、耳機、或此二種音頻輸出、以及麥克風輸入。用於這些功能的裝置整合於裝 置500中、或是連接至裝置500。在一實施例中，藉由提供由處理器510接收及處理的音頻命令，使用者與裝置500互動。
顯示子系統530代表提供具有視覺、觸覺、或二者的元件給使用者以與計算裝置互動之顯示器的硬體(例如顯示裝置)及軟體(例如驅動程式)組件。顯示子系統530包含顯示介面532，其包含用以提供顯示給使用者的特定顯示幕或硬體裝置。在一實施例中，顯示介面532包含與處理器510分開的邏輯以執行與顯示器有關的至少某些處理。在一實施例中，顯示子系統530包含觸控顯示幕裝置，提供輸出及輸入給使用者。
I/O控制器540代表與使用者互動有關的硬體裝置及軟體組件。I/O控制器540操作以管理音頻子系統520、顯示子系統530、或此二子系統的一部份之硬體。此外，I/O控制器540顯示用於連接至裝置500之額外的裝置之連接點，經由連接點，使用者可以與系統互動。舉例而言，附著至裝置500的裝置可以包含麥克風裝置、揚音器或立體音響系統、影像系統或其它顯示裝置、鍵盤或小鍵盤裝置、或用於特定應用的其它I/O裝置。
如上所述，I/O控制器540與音頻子系統520、顯示子系統530、或此二子系統互動。舉例而言，經由麥克風或其它音頻裝置之輸入提供用於裝置500的一或更多應用或功能之輸入或命令。此外，取代顯示輸出或是顯示輸出之外，提供音頻輸出。在另一實例中，假使顯示子系統包 含觸控顯示幕，則顯示裝置也作為輸入裝置，至少部份地由I/O控制器540管理。在裝置500上也有增加的按鍵或開關，以提供由I/O控制器540管理的I/O功能。
在一實施例中，I/O控制器540管理例如加速計、相機、光感測器或其它環境感測器等裝置、或是包含在裝置500中的其它硬體。輸入是直接使用者互動的一部份，以及提供環境輸入給系統以影響其操作(例如雜訊濾波、為亮度偵測而調整顯示器、施加用於相機之閃光燈、或其它特點)。
在一實施例中，裝置500包含電力管理550，以管理電池電力使用、電池的充電、及與省電操作有關的特點。
在某些實施例中，記憶體子系統560包含記憶體裝置，以用於在裝置500中儲存資訊。處理器510對記憶體子系統560的元件讀取及寫入資料。記憶體包含包括快閃記憶體的非依電性記憶體(假使供應至記憶體裝置的電力中斷，具有的狀態仍然不變)、依電性記憶體(假使供應至記憶體裝置的電力中斷，具有的狀態是未定的)、或此二種記憶體。記憶體560儲存應用資料、使用者資料、音樂、相片、文件、或其它資料、以及與系統500的應用及功能的執行有關之系統資料(無論是長期或暫時的)。
在某些實施例中，記憶體子系統560包含堆疊記憶體裝置562，其中，堆疊記憶體裝置包含例如圖1中所示的一或更多記憶體晶粒層及系統元件。但是，實施例不限於此記憶體結構。在某些實施例中，堆疊記憶體裝置562構 造記憶體晶粒元件及系統元件配置成彼此相鄰、或是其它配置。在某些實施例中，例如圖1-4所示，堆疊記憶體裝置操作，以回應用於操作控制564的命令。
連結570包含硬體裝置(例如用於無線通訊、有線通訊、或此二種通訊之通訊硬體及連接器)及軟體組件(例如，驅動程式、協定堆疊)，以使裝置500能夠與外部裝置通訊。裝置是分開的裝置，例如其它計算裝置、無線存取點或基地台、以及例如耳機、印表機等週邊裝置、或其它裝置。
連結570包含多個不同型式的連結。一般而言，裝置500顯示為蜂巢式連結572及無線連結574。蜂巢式連結572一般意指由無線載體提供的蜂巢式網路連結，例如經由4G/LTE(長期演進)、GSM(用於行動通訊的全球系統)或變異或衍生、CDMA(分碼多存取)或變異或衍生、TDM(分時多工)或變異或衍生、或其它蜂巢式服務標準。無線連結574係指非蜂巢式的無線連結，以及包含個人區域網路(例如藍芽)、區域網路(例如WiFi)、寬域網路(例如WiMax)、及其它無線通訊。連結包含一或更多全方向或有方向性的天線576。
週邊連接580包含硬體介面及連接器、以及軟體組件(例如，驅動程式、協定堆疊)，以形成週邊連接。將瞭解，裝置500可為至其它計算裝置的週邊裝置(「至」582)、以及具有連接至其的週邊裝置(「來自」584)。裝置500通常具有「駐泊」連接器，為了例如管理(例如 下載、上載、改變、或同步)裝置500上的內容等目的，而連接至其它計算裝置。此外，駐泊連接器允許裝置500連接至某些週邊裝置，這些週邊裝置允許裝置500控制輸出至例如影音或其它系統的內容。
除了專有的駐泊連接器或其它專有的連接硬體之外，裝置500經由一般或標準為基礎的連接器而形成週邊連接580。一般型式包含通用串列匯流排(USB)連接器(包含任何數目的不同硬體介面)、包含MiniDisplayPort(MDP)的顯示埠(DisplayPort)、高清晰度多媒體介面(HDMI)、火線(Firewire)、或其它型式。
圖6顯示包含經由某些命令之用於記憶體的操作控制之設備或系統的實施例。計算系統600包含電腦、伺服器、遊戲機台、或其它計算設備。在此顯示中，未顯示某些不適合本說明之標準的及習知的組件。在某些實施例之下，計算系統600包括互連或交叉開關605或其它用於資料傳輸的機構。計算系統600包含與用於處理資訊的互連605耦合的處理機構，例如一或更多處理器610。處理器610包括一或更多實體處理器及一或更多邏輯處理器。為了簡明起見，互連605顯示為單一互連，但是，可以代表多個不同的互連或是匯流排，以及，對這些互連的組件連接可以改變。圖6中所示的互連605是代表任何一或更多分別的實體匯流排、點對點連接、或是都由適當的橋接器、配接器、或控制器連接。
在某些實施例中，計算系統600又包括隨機存取記憶 體(RAM)或其它動態儲存裝置或元件以作為主記憶體612，用於儲存要由處理器610執行的資訊及指令。RAM記憶體包含要求記憶體內容更新的動態隨機存取記憶體(DRAM)、以及未要求更新內容但成本增本的靜態隨機存取記憶體(SRAM)。在某些實施例中，主記憶體包含應用的主動儲存，應用包括由計算系統的使用者用於網路瀏灠活動的瀏灠器應用。DRAM記憶體包含同步動態隨機存取記憶體(SDRAM)及延伸資料輸出動態隨機存取記憶體(EDO DRAM)，同步動態隨機存取記憶體(SDRAM)包含時脈訊號以控制訊號。在某些實施例中，系統的記憶體包含某些暫存器或其它特別用途記憶體。
在某些實施例中，主記憶體612包含堆疊記憶體614，其中，例如圖1-4所示般，堆疊記憶體包含操作控制615，操作控制615特別地包含Reset及CKE命令。
計算系統600也包括唯讀記憶體(ROM)616或其它靜態儲存裝置，用於儲存用於處理器610的靜態資訊及指令。計算系統600包含一或更多非依電性記憶體元件618，用於某些元件的儲存，其中，非依電性記憶體包含快閃記憶體。
在某些實施例中，計算系統600包含一或更多輸入裝置630，其中，輸入裝置包含鍵盤、滑鼠、觸控墊、語音命令辨識、姿勢辨識、或其它用於提供輸入給電腦系統的裝置中之一或更多者。
計算系統600也經由互連605而耦合至輸出顯示器640。在某些實施例中，顯示器640包含液晶顯示器(LCD)或是任何其它顯示技術，用以顯示資訊或內容給使用者。在某些環境中，顯示器640包含也作為輸入裝置的至少一部份之觸控顯示幕。在某些環境中，顯示器640可為或包含音頻裝置，例如用於提供音頻資訊的揚音器。
一或更多發射器或接收器645也耦合至互連605。在某些實施例中，計算系統600包含用於資料接收或傳送的一或更多埠650。計算系統600又包含一或更多全方向或方向性天線655，用於經由射頻訊號以傳送或接收資料。
計算系統600也包括電力裝置或系統660，電力裝置或系統660包括電源供應器、電池、太陽能電池、燃料電池、或用於提供或產生電力的其它系統或裝置。由電力裝置或系統660提供的電力可以如同所需地分配給計算系統600的元件。
在上述說明中，為了說明，揭示多數特定細節以助於完整瞭解本發明。但是，習於此技藝者將清楚知道，不用這些特定細節的某些細節，仍可實施本發明。在其它情形中，以方塊圖形式，顯示習知的結構及裝置。在顯示的組件之間有中間結構。此處所述或顯示的組件具有未顯示或說明的其它輸入或輸出。
各式各樣的實施例包含各式各樣的處理。這些處理可以由硬體組件執行或是以電腦程式或機器可讀取的指令具體實施，電腦程式或機器可讀取的指令係促使由指令程式 化的一般用途或特定用途處理器或邏輯電路來執行處理。替代地，以硬體及軟體的結合，執行處理。
各式各樣的實施例的部份可以以電腦程式產品提供，電腦程式產品包含儲存有電腦程式指令之非暫時電腦可讀取儲存媒體，所述電腦程式指令將電腦(或其它電子裝置)程式化以由一或更多處理器執行而執行根據某些實施例的處理。電腦可讀取媒體包含但不限於軟碟、光碟、光碟唯讀記憶體(CD-ROM)、及磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹拭可編程唯讀記憶體(EPROM)、電可抹拭可編程唯讀記憶體(EEPROM)、磁性或光學卡、快閃記憶體、或適用於儲存電子指令的其它型式的電腦可讀取的媒體。此外，實施例也下載作為電腦程式產品，其中，程式可從遠端電腦傳送至請求電腦。
這些方法中的很多方法是以它們的基本形式說明，但是，在不悖離本發明的基本範圍之下，處理可以加至這些方法中的任何方法及資訊或是從這些方法中的任何方法及資訊刪除。習於此技藝者將清楚可以作很多進一步的修改及調整。特定的實施例非用以限定本發明而是用以說明它。本發明的實施例的範圍不是由上述提供的特定實例決定，而僅由後述的申請專利範圍界定。
假使說元件「A」耦合至元件「B」或元件「A」與元件「B」耦合，則元件A可以直接耦合至元件B或是經由例如元件C而間接地耦合。當說明書或申請專利範圍述及 組件、特點、結構、處理、或特徵A「造成」組件、特點、結構、處理、或特徵B，則其意指「A」至少是「B」的部份起因，但是，也有輔助造成「B」的至少一其它組件、特點、結構、處理、或特徵。假使說明書表示組件、特點、結構、處理、或特徵「可以(may)」、「可能(might)」、或「能(could)」被包含，則該特定組件、特點、結構、處理、或特徵未被要求被包含。假使說明書或申請專利範圍述及「一(a或an)」元件，則這並非意指僅有一個所述元件。
實施例是本發明的實施或實例。在本說明書中述及「實施例」、「一實施例」、「某些實施例」、或「其它實施例」意指配合實施例所述的特定特點、結構、或特徵包含在至少某些實施例中，但不一定包含在所有實施例中。在不同處出現之「實施例」、「一實施例」、或「某些實施例」不一定都意指相同實施例。應瞭解，在本發明的舉例說明的實施例的上述說明中，為了使揭示流暢簡潔及助於瞭解各式各樣的發明態樣中之一或更多，各式各樣的特點有時聚集在單一實施例中、其說明或圖式中。但是，本揭示的方法並非被解譯為反應申請專利範圍的發明要求比各申請專利範圍項中記載的特點更多的特點。相反地，如同下述申請專利範圍反應般，發明的態樣在於比單一上述揭示的實施例的所有特點少。因此，申請專利範圍於此併入本說明中，而各申請專利範圍項代表它自己的本發明的分別實施例。
在某些實施例中，記憶體裝置包含一或更多記憶體元件；系統元件，包含記憶體控制器；及實體介面，包含多數命令輸入接腳以接收用於記憶體裝置的多數命令。在某些實施例中，多數命令包含用於記憶體裝置的操作控制的命令，多數命令包含第一命令及第二命令中之一或二者，第一命令用於重設控制以重設記憶體裝置，第二命令用於時脈賦能(CKE)控制以暫停用於記憶體裝置的時脈散佈。
在某些實施例中，記憶體裝置未包含用於重設控制或是用於時脈賦能控制的專用接腳。
在某些實施例中，第一命令及第二命令是記憶體裝置的多數命令中的獨特命令。
在某些實施例中，用於重設控制之記憶體裝置的第一命令是未要求時脈對齊的命令。在某些實施例中，記憶體裝置的第一命令包含在命令輸入接腳中之一或更多接腳上的固定訊號值。在某些實施例中，記憶體裝置的第一命令包含在第一命令輸入接腳上的固定「0」訊號以及在第二命令輸入接腳上的固定「1」訊號。
在某些實施例中，記憶體裝置又包含多數命令輸入接收器，其中，為回應第二命令，記憶體裝置電源中斷多數命令輸入接收器中之一或更多以及將第一命令輸入接收器置於不作動狀態，第一命令接收器在不作動狀態中維持被供電。
在某些實施例中，為回應由第一命令輸入接收器接收 的第三命令，記憶體裝置致動多數命令輸入接收器。在某些實施例中，記憶體裝置的第三命令是由一或更多其它應用共用的命令。
在某些實施例中，記憶體裝置是包含多數層的堆疊記憶體裝置。在某些實施例中，記憶體裝置包含多數通道。
在某些實施例中，方法包含在記憶體裝置接收用於記憶體裝置的操作控制之多數命令的命令；以及，執行操作控制以回應接收命令。在某些實施例中，多數命令包含第一命令及第二命令中之一或二者，第一命令是用於重設控制以重設記憶體裝置，第二命令是用於時脈賦能(CKE)控制以暫停用於記憶體的內部時脈散佈。
在某些實施例中，接收第一命令或第二命令包含接收在記憶體裝置的命令輸入接腳上的訊號。
在某些實施例中，第一命令及第二命令是多數命令中獨特的命令。
在某些實施例中，方法又包含電源中斷記憶體裝置的多數命令輸入接收器中之一或更多以及回應地將多數接收器中的第一命令輸入接收器置於不作動狀態，以回應第二命令的接收。
在某些實施例中，方法又包含在第一輸入命令接收器接收第三命令時，再致動多數命令輸入接收器。
在某些實施例中，系統包含：匯流排；記憶體裝置，耦合至匯流排，記憶體裝置包含一或更多記憶體晶粒層、與記憶體堆疊相耦合的系統元件、以及實體介面，實體介 面包含多數命令輸入接腳以從系統接收多數命令而用於記憶體裝置；耦合至匯流排的處理器，處理器對堆疊記憶體裝置讀寫資料；以及，快閃記憶體元件，用於儲存資料。在某些實施例中，其中，多數命令包含用於記憶體裝置的操作控制之命令，多數命令包含第一命令及第二命令中之一或二者，第一命令是用於重設控制以重設記憶體裝置，第二命令是用於時脈賦能(CKE)控制以暫停用於記憶體裝置的內部時脈散佈。
在某些實施例中，系統的記憶體裝置未包含用於重設控制是用於時脈賦能控制的專用接腳。
在某些實施例中，第一命令及第二命令是多數命令中獨特的命令。
在某些實施例中，系統的記憶體裝置又包含多數命令輸入接收器，以及，其中，為回應第二命令，記憶體裝置電源中斷多數命令輸入接收器中之一或更多以及將第一命令輸入接收器置於不作動狀態，第一命令接收器在不作動狀態維持被供電。
在某些實施例中，為回應第一命令輸入接收器接收的第三命令，系統的記憶體裝置致動多數命令輸入接收器。
200‧‧‧主系統
205‧‧‧處理器
210‧‧‧系統元件
220‧‧‧記憶體裝置
225‧‧‧接腳
230‧‧‧命令輸入接收器
232‧‧‧第一命令輸入接收器
234‧‧‧第二命令輸入接收器
236‧‧‧第三命令輸入接收器
238‧‧‧第四命令輸入接收器
250‧‧‧記憶庫
255‧‧‧記憶體控制器
260‧‧‧命令

Claims (21)

  1. 一種記憶體裝置，包含：一或更多記憶體元件；系統元件，包含記憶體控制器；及實體介面，包含多數命令輸入接腳以接收用於該記憶體裝置的多數命令；其中，該多數命令包含用於該記憶體裝置的操作控制的命令；其中，該多數命令包含第一命令及第二命令中之一或二者，該第一命令用於重設控制以重設該記憶體裝置，第二命令用於時脈賦能(CKE)控制以暫停用於該記憶體裝置的時脈散佈。
  2. 如申請專利範圍第1項之記憶體裝置，其中，該記憶體裝置未包含用於該重設控制或是用於該時脈賦能控制的專用接腳。
  3. 如申請專利範圍第1項之記憶體裝置，其中，該第一命令及該第二命令是該多數命令中的獨特命令。
  4. 如申請專利範圍第1項之記憶體裝置，其中，用於該重設控制之該第一命令是不必要時脈對齊的命令。
  5. 如申請專利範圍第4項之記憶體裝置，其中，該第一命令包含在該等命令輸入接腳中之一或更多接腳上的固定訊號值。
  6. 如申請專利範圍第5項之記憶體裝置，其中，該第一命令包含在第一命令輸入接腳上的固定「0」訊號以及 在第二命令輸入接腳上的固定「1」訊號。
  7. 如申請專利範圍第1項之記憶體裝置，又包含多數命令輸入接收器，其中，為回應該第二命令，該記憶體裝置電源中斷該多數命令輸入接收器中之一或更多者以及將第一命令輸入接收器置於不作動狀態，該第一命令接收器在不作動狀態中維持被供電。
  8. 如申請專利範圍第7項之記憶體裝置，其中，為回應由該第一命令輸入接收器接收的第三命令，該記憶體裝置致動該多數命令輸入接收器。
  9. 如申請專利範圍第8項之記憶體裝置，其中，該第三命令是由一或更多其它操作共用的命令。
  10. 如申請專利範圍第1項之記憶體裝置，其中，該記憶體裝置是包含多數層的堆疊記憶體裝置。
  11. 如申請專利範圍第10項之記憶體裝置，其中，該記憶體裝置包含多數通道。
  12. 一種方法，包含：在記憶體裝置接收用於該記憶體裝置的操作控制之多數命令中的命令；以及，執行操作控制以回應該命令接收；其中，該多數命令包含第一命令及第二命令中之一或二者，該第一命令用於重設控制以重設該記憶體裝置，該第二命令用於時脈賦能(CKE)控制以暫停用於該記憶體的內部時脈散佈。
  13. 如申請專利範圍第12項之方法，其中，接收該第 一命令或該第二命令包含接收在該記憶體裝置的命令輸入接腳上的訊號。
  14. 如申請專利範圍第12項之方法，其中，該第一命令及該第二命令是該多數命令中獨特的命令。
  15. 如申請專利範圍第12項之方法，又包含電源中斷該記憶體裝置的多數命令輸入接收器中之一或更多者以及回應地將該多數接收器中的第一命令輸入接收器置於不作動狀態，以回應第二命令的接收。
  16. 如申請專利範圍第15項之方法，又包含在第一輸入命令接收器接收第三命令時，再致動該多數命令輸入接收器。
  17. 一種系統，包含：匯流排；記憶體裝置，耦合至該匯流排，該記憶體裝置包含：一或更多記憶體晶粒層，與該記憶體堆疊相耦合的系統元件，以及實體介面，包含多數命令輸入接腳以從該系統接收多數命令而用於該記憶體裝置；耦合至該匯流排的處理器，該處理器對該堆疊記憶體裝置讀寫資料；以及，快閃記憶體元件，用於儲存資料；其中，該多數命令包含用於該記憶體裝置的操作控制之命令；其中，該多數命令包含第一命令及第二命令中之一或 二者，該第一命令用於重設控制以重設該記憶體裝置，該第二命令用於時脈賦能(CKE)控制以暫停用於該記憶體裝置的內部時脈散佈。
  18. 如申請專利範圍第17項之系統，其中，該記憶體裝置未包含用於該重設控制或是用於該時脈賦能控制的專用接腳。
  19. 如申請專利範圍第17項之系統，其中，該第一命令及該第二命令是該多數命令中的獨特命令。
  20. 如申請專利範圍第19項之系統，其中，該記憶體裝置又包含多數命令輸入接收器，以及，其中，為回應該第二命令，該記憶體裝置電源中斷該多數命令輸入接收器中之一或更多者以及將第一命令輸入接收器置於不作動狀態，該第一命令接收器在不作動狀態中維持被供電。
  21. 如申請專利範圍第20項之系統，其中，為回應由該第一命令輸入接收器接收的第三命令，該記憶體裝置致動該多數命令輸入接收器。
TW102106219A 2012-03-20 2013-02-22 用於記憶體裝置的操作控制的方法與系統及其記憶體裝置 TWI517152B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/029809 WO2013141851A1 (en) 2012-03-20 2012-03-20 Memory device responding to device commands for operational controls

Publications (2)

Publication Number Publication Date
TW201351411A true TW201351411A (zh) 2013-12-16
TWI517152B TWI517152B (zh) 2016-01-11

Family

ID=49223118

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104139663A TWI578316B (zh) 2012-03-20 2013-02-22 用於記憶體裝置的操作控制的方法與系統及其記憶體裝置
TW102106219A TWI517152B (zh) 2012-03-20 2013-02-22 用於記憶體裝置的操作控制的方法與系統及其記憶體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104139663A TWI578316B (zh) 2012-03-20 2013-02-22 用於記憶體裝置的操作控制的方法與系統及其記憶體裝置

Country Status (6)

Country Link
US (2) US9223718B2 (zh)
KR (2) KR101805343B1 (zh)
CN (1) CN104246891B (zh)
DE (1) DE112012006070B4 (zh)
TW (2) TWI578316B (zh)
WO (1) WO2013141851A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676102B (zh) * 2014-05-08 2019-11-01 南韓商愛思開海力士有限公司 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014085506A1 (en) * 2012-11-27 2014-06-05 Rambus Inc. Multiple memory rank system and selection method thereof
US10256213B2 (en) * 2015-12-10 2019-04-09 Intel Corporation Reduced-height electronic memory system and method
KR102641515B1 (ko) 2016-09-19 2024-02-28 삼성전자주식회사 메모리 장치 및 그것의 클록 분배 방법
WO2018081746A1 (en) * 2016-10-31 2018-05-03 Intel Corporation Applying chip select for memory device identification and power management control
US11210019B2 (en) * 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
KR20220037142A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835965A (en) * 1996-04-24 1998-11-10 Cirrus Logic, Inc. Memory system with multiplexed input-output port and memory mapping capability
JP3612634B2 (ja) * 1996-07-09 2005-01-19 富士通株式会社 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム
KR100699810B1 (ko) * 2000-08-05 2007-03-27 삼성전자주식회사 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US7212423B2 (en) * 2004-05-31 2007-05-01 Intel Corporation Memory agent core clock aligned to lane
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR100640158B1 (ko) * 2005-09-27 2006-11-01 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7523282B1 (en) 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem
US7633800B2 (en) * 2007-08-08 2009-12-15 Atmel Corporation Redundancy scheme in memory
KR101448150B1 (ko) 2007-10-04 2014-10-08 삼성전자주식회사 메모리 칩이 적층된 멀티 칩 패키지 메모리, 메모리 칩의적층 방법 및 멀티 칩 패키지 메모리의 동작 제어 방법
JP2009094152A (ja) 2007-10-04 2009-04-30 Hitachi Ltd 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
JP4856208B2 (ja) * 2009-03-30 2012-01-18 株式会社東芝 半導体装置
KR20110056124A (ko) 2009-11-20 2011-05-26 삼성전자주식회사 전력 소모를 감소한 메모리 콘트롤러, 메모리 장치 및 메모리 시스템
KR101096262B1 (ko) 2009-12-29 2011-12-23 주식회사 하이닉스반도체 클럭제어회로 및 클럭생성회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676102B (zh) * 2014-05-08 2019-11-01 南韓商愛思開海力士有限公司 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統

Also Published As

Publication number Publication date
TW201626385A (zh) 2016-07-16
DE112012006070B4 (de) 2024-03-14
KR20140132377A (ko) 2014-11-17
US9652170B2 (en) 2017-05-16
KR101805343B1 (ko) 2017-12-05
KR20160132126A (ko) 2016-11-16
US9223718B2 (en) 2015-12-29
US20130297863A1 (en) 2013-11-07
WO2013141851A1 (en) 2013-09-26
KR101675209B1 (ko) 2016-11-10
TWI578316B (zh) 2017-04-11
US20160170676A1 (en) 2016-06-16
CN104246891A (zh) 2014-12-24
DE112012006070T5 (de) 2014-12-11
TWI517152B (zh) 2016-01-11
CN104246891B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
TWI517152B (zh) 用於記憶體裝置的操作控制的方法與系統及其記憶體裝置
KR101728973B1 (ko) 성능 및 전력을 위해 구성가능한 3ｄ 메모리
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
KR101678751B1 (ko) 스택 메모리 아키텍처의 별개의 마이크로채널 전압 도메인들
KR101662576B1 (ko) 오프셋 상호접속들을 제공하는 인터페이스를 갖는 적층형 메모리 및 시스템
KR101642208B1 (ko) 동적 메모리 성능 스로틀링
WO2013081633A1 (en) Stacked memory allowing variance in device interconnects
US10698464B2 (en) Multi-element memory device with power control for individual elements
KR101757995B1 (ko) 메모리 감지 증폭기 전압 변조
CN115203080A (zh) 避免在低功率下存取相干存储器设备时处理器停止

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees