JP2009094152A - 半導体装置、その製造方法及び半導体搭載用フレキシブル基板 - Google Patents

半導体装置、その製造方法及び半導体搭載用フレキシブル基板 Download PDF

Info

Publication number
JP2009094152A
JP2009094152A JP2007261081A JP2007261081A JP2009094152A JP 2009094152 A JP2009094152 A JP 2009094152A JP 2007261081 A JP2007261081 A JP 2007261081A JP 2007261081 A JP2007261081 A JP 2007261081A JP 2009094152 A JP2009094152 A JP 2009094152A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
wiring
flexible substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007261081A
Other languages
English (en)
Inventor
Hisafumi Tanie
尚史 谷江
Naoto Saito
直人 斉藤
Masahiro Yamaguchi
昌浩 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Elpida Memory Inc filed Critical Hitachi Ltd
Priority to JP2007261081A priority Critical patent/JP2009094152A/ja
Priority to US12/233,663 priority patent/US7714425B2/en
Publication of JP2009094152A publication Critical patent/JP2009094152A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Abstract

【課題】複数の半導体素子を高密度で低コストに実装した半導体パッケージを提供することであり、更に外部と別々に通信可能な複数の半導体素子を高密度で低コストに実装した半導体装置を提供する。
【解決手段】表面に配線群３を持ち、曲げ変形可能なフレキシブル基板２に搭載された半導体素子１を有する第１の半導体パッケージを複数個基板４上に積層し、該第１の半導体パッケージのフレキシブル基板２の配線群３と基板４上に形成された端子群とが相互に接続されて電気的な導通がとられて構成された第２の半導体パッケージであって、積層された複数の前記第１の半導体パッケージのフレキシブル基板２は上層のフレキシブル基板２ほど寸法が大きく、かつ複数のフレキシブル基板２の配線群３の接合部は、前記端子群の上に配置されている。
【選択図】図１

Description

本発明は半導体装置の実装技術、特に半導体装置、その製造方法及び半導体搭載用フレキシブル基板に関するものである。
大型コンピュータ、パーソナルコンピュータ、携帯機器などのよう々な情報機器は、年々高性能化や小型化が進んでいる。そのため、これらの機器に搭載される半導体素子が大きくなる一方で、半導体素子を実装する実装基板の面積は小さくなってきている。そこで、限られた基板面積に多くの半導体素子を搭載することが市場から強く求められており、この要求を満たすための１手法として複数の半導体素子を積層して搭載する技術が開発されている。
半導体素子を積層して搭載する技術として、１枚の半導体素子と配線部材などを用いて第１の半導体パッケージを構成した後にこの第１の半導体パッケージを複数積層することで複数の半導体装置が積層された第２の半導体パッケージを製造する技術がある。この方式の積層技術として、特許文献１、特許文献２、特許文献３が開示されている。
また、前者のうち、１枚の半導体素子と曲げ変形可能なフレキシブル基板などを用いて第１の半導体パッケージを構成した後に、複数の第１の半導体パッケージが備えるフレキシブル基板を曲げて１枚の基板に接合することにより第２の半導体パッケージを製造する技術が特許文献４が開示されている。半導体素子を積層する技術としては、上記の方法以外にも、半導体素子自体を複数積層して１つの半導体パッケージを製造する技術が開発されている。この方式の技術としては、特許文献５、特許文献６が開示されている。
特開２００２−１７６１３５号公報 特開平０８−２３６６９４号公報 特開２０００−２８６３８０号公報 特開２００６−２７８８６３号公報 ＵＳＰ６、１４１、２４５号明細書 特開昭５９−２２２９５４号公報
半導体素子と、曲げ変形可能なフレキシブル基板などを用いて第１の半導体パッケージを構成し、複数の第１の半導体パッケージが備えるフレキシブル基板を１枚の基板に接合することにより、複数の半導体装置が積層された第２の半導体パッケージを構成した高密フォ実装半導体装置がある。この半導体装置において、それぞれの第１の半導体パッケージが備えるフレキシブル基板を基板の別々の位置に接合する場合、積層数が増えると共に基板を大きくしなければならず、半導体素子の実装密度が低下する。
一方、それぞれのフレキシブル基板を基板の同じ位置に接合する場合、それぞれの半導体素子を個別に動作させるためには、配線パターンの異なる複数のフレキシブル基板を用意しなければならず、製造コストが大きくなる。同じ配線パターンのフレキシブル基板を用いた場合には、第２の半導体パッケージに搭載される複数の半導体素子は外部と別々の通信を行なうことができない。
以上のことから、本発明の課題は、複数の半導体素子を高密度で低コストに実装した半導体パッケージを提供することであり、更に外部と別々に通信可能な複数の半導体素子を高密度で低コストに実装した半導体装置を提供することである。
本発明は、表面に配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを複数個基板上に積層し、該第１の半導体パッケージの前記フレキシブル基板の前記配線群と前記基板上に形成された端子群とが相互に接続されて電気的な導通がとられて構成された第２の半導体パッケージであって、積層された複数の前記第１の半導体パッケージのフレキシブル基板は上層のフレキシブル基板ほど寸法が大きく、かつ複数の前記フレキシブル基板の配線群の接合部が、前記端子群の上に配置されていることを特徴とする半導体装置を提供するものであり、又その製造方法及び半導体素子搭載用フレキシブル基板を提供するものである。
１種類の配線パターンを持つフレキシブル基板を用意し、フレキシブル基板の切断位置を変えることで積層位置に応じた配線パターンを持つ第１の半導体パッケージを製造することができる。この結果、配線パターンの異なる複数のフレキシブル基板を用意する必要がなくなり、半導体装置の実装密度が向上し、かつ製造コストを削減できる。
本発明は、半導体素子やフレキシブル基板などで構成される第１の半導体パッケージを基板上に複数個積層することにより第２の半導体パッケージを構成する半導体装置において、実装密度が高く、低コストな半導体パッケージ構造およびその製造方法を提供するものである。
本発明の実施の形態を例示すれば以下のとおりである。
（１）表面に配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを複数個基板上に積層し、該第１の半導体パッケージの前記フレキシブル基板の前記配線群と前記基板上に形成された端子群とが相互に接続されて電気的な導通がとられて構成された第２の半導体パッケージであって、前記基板上の前記端子群の少なくとも１つの端子は積層される前記第１の半導体パッケージの全ての半導体素子と導通し、前記端子群のうち少なくとも１つの他の端子は特定の半導体素子とだけ導通し、積層された前記第１の半導体パッケージのフレキシブル基板は上層ほど寸法が大きく、かつ前記端子群の上に前記第１の半導体パッケージのフレキシブル基板の接合部が配置されている半導体装置。
前記端子群が基板上の複数箇所に形成されているとき（端子群が複数の場所に分散して形成されているという意味である）は、その数だけの第１の半導体パッケージ−基板の接合点となりうる。即ち、上記接合部は１箇所に限らず、それ以上であっても良い。
（２）表面に配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを複数個基板上に積層し、該第１の半導体パッケージの前記フレキシブル基板の前記配線群と前記基板上に形成された端子群とを相互に接続して電気的な導通がとられて構成された第２の半導体パッケージであって、前記基板上の前記端子群の少なくとも１つの端子は積層される前記第１の半導体パッケージの全ての半導体素子と導通し、前記端子群のうち少なくとも１つの他の端子は特定の半導体素子とだけ導通している半導体装置。
（３）前記端子群は、前記基板上に積層される前記第１の半導体パッケージの前記フレキシブル基板の端面に沿って一列に配列されている半導体装置。
（４）前記端子群の中で、前記特定の半導体素子とだけ導通する端子が、他の特定の半導体素子と導通する端子と隣接している半導体装置。
（５）前記基板から遠い位置に積層される前記第１の半導体パッケージの前記フレキシブル基板は、前記基板により近い位置に積層される前記第１の半導体パッケージよりも前記配線群の配線長が長い半導体装置。
（６）前記フレキシブル基板上の前記配線群のうち少なくとも１つの配線パターンは、前記基板の端子群との接合部からの距離に応じて、前記基板の端子群の列に対する端部の位置が異なる半導体装置。
（７）前記配線群の端部の位置が階段形状に変化する配線パターンを持ち、かつ該階段形状の配線パターンよりも半導体素子に近い側に終端部のある配線パターンを持つ半導体装置。
（８）前記フレキシブル基板上の配線群の少なくとも１箇所の配線の位置が階段状に変化する基板の端子との接合部からの距離が、前記第１の半導体パッケージが積層される段によって変化するフレキシブル基板の長さの差以上である半導体装置。
（８）前記フレキシブル基板上の少なくとも１箇所の配線が基板の端子の列と水平方向に変化する距離が、基板上の端子の間隔と同じである半導体装置。
（９）上部に位置する前記第１の半導体パッケージの前記フレキシブル基板の配線長が下部に位置するフレキシブル基板の配線長より長い半導体装置。
（１０）表面に検査端子群と該端子群と連続した配線群を持ち、検査のための端子群を持つ曲げ変形可能なフレキシブル基板に搭載された半導体素子を有するフレキシブル基板を複数個準備する工程、該フレキシブル基板を、端子群を有する基板上に積層する工程、前記検査のための端子を用いて半導体素子の動作を検査する工程、上部に位置する前記半導体素子搭載フレキシブル基板ほど下部の半導体素子搭載フレキシブル基板よりも前記配線群の長さ方向において、より長くなるように切断して複数の第１の半導体パッケージを製造する工程、複数の前記第１の半導体パッケージのフレキシブル基板の配線群を前記基板の端子群の上で重ねて接合して第２の半導体パッケージを製造する工程を含むことを特徴とする半導体装置の製造方法。
（１１）前記配線群は前記半導体素子と電気的に接続される配線パターンと、検査端子群と、前記半導体素子と接続しない複数の配線パターンとを有し、実質的に全ての半導体素子搭載フレキシブル基板の配線パターンが同一形状である半導体装置の製造方法。
（１２）前記半導体素子と接続しない配線パターンは、半導体素子と接続する配線から横方向に延びた部分の端部に接続している半導体装置の製造方法。
（１３）表面に検査のための端子群と該端子に接続された配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを積層する数以上の段を持つ階段形状の配線パターンと、その階段形状の配線パターンよりも半導体素子の搭載位置に近い側に半導体素子と導通しない端部を持つ配線パターンと、検査のための端子を持つフレキシブル基板に半導体素子を搭載して、検査のための端子を用いて半導体素子の動作を検査して、フレキシブル基板を積層する段に応じて異なる長さに切断することでそれぞれの段に応じた第１の半導体パッケージを製造して、これらの第１の半導体パッケージを基板上に積層して第２の半導体パッケージを製造する半導体装置の製造方法。
（１４）接合用のツールを用いて２枚以上のフレキシブル基板を折り曲げ加工してフレキシブル基板同士およびフレキシブル基板と基板を密着させ、複数のフレキシブル基板と基板を一度に基板に接合する半導体装置の製造方法。
（１５）はじめに２枚以上のフレキシブル基板を接合し、その後、接合された複数のフレキシブル基板を基板に接合する半導体装置の製造方法。
（１６）両面に配線パターンを有し、曲げ変形可能なフレキシブル基板であって、該配線パターンは搭載される半導体素子に接続される直線部分を有する配線群と、該配線群に連続し、該半導体素子の検査用端子群と、前記半導体素子と接続されない部分を有する配線パターンを有する半導体素子搭載用フレキシブル基板。
（１７）半導体素子に接続されない部分を有する配線パターンは２以上である半導体素子搭載用フレキシブル基板。
（１８）前記検査用端子群は前記フレキシブル基板の両側に形成され、半導体素子に接続されない部分を有する配線パターンは、それぞれの端子群と半導体素子搭載領域の間に形成されている半導体素子搭載用フレキシブル基板。
本発明は、基板上に全ての半導体素子と導通する端子と、それぞれの半導体素子とだけ導通する端子を用意する。第１の半導体パッケージが備えるフレキシブル基板上の配線のうち少なくとも１箇所は階段形状の配線パターンを持ち、なおかつ階段形状の配線パターンよりも半導体素子に近い側に半導体素子の側に終端部を持つ直線状の配線パターンを持たせる。複数の第１の半導体パッケージを、基板から遠い場所に積層される第１の半導体パッケージほど長いフレキシブル基板を持つように基板上に積層し、これら第１の半導体パッケージのフレキシブル基板を曲げて基板と電気的に導通させることで第２の半導体パッケージを構成する。
以下、本発明を実施例により詳細に説明する。
（実施例１）
以下、本発明の実施例１について、図を用いて説明する。図１は、本発明の実施例１による半導体装置の上面図と側面図である。
本実施例では、基板４の上部に２個の第１の半導体パッケージ９を積層することで第２の半導体パッケージ１０が構成されている。それぞれの第１の半導体パッケージ９は主に、両面に配線３を持つフレキシブル基板２と、半導体素子１から構成されている。
半導体素子１は、フレキシブル基板２の上部に搭載されており、半導体素子１の表面に設けられたバンプ（図４（ｂ）に図示あり）と配線３を接合することで半導体素子１とフレキシブル基板２の配線３との電気的導通が取られている。また、半導体素子１とフレキシブル基板２の間には封止樹脂５を設けることで、半導体素子１のバンプと配線３の接合を保護している。
本実施例では、半導体素子１に厚さ約０．２ｍｍのシリコン、フレキシブル基板２に厚さ約０．０３ｍｍのポリイミド樹脂、フレキシブル基板２表面に設けられる配線３に厚さ約０．０１ｍｍの銅を用いている。
なお、表面保護のために配線３の表面にはニッケルなどのメッキを施し、配線３の絶縁が必要な箇所の表面には薄い樹脂被覆を形成している。また、フレキシブル基板２の両面に設けられる配線３は、ポリイミド部分に設けられた複数のビアを介して導通している。基板４には、２層配線を持つガラスエポキシ基板を用いている。
積層される第１の半導体パッケージのうち、下段に配置される下段パッケージ８は、基板４上に一列に配置される端子と配線３の一部を接合することで基板４との電気的導通が取られている。また、基板４と下段パッケージ８との接合部の上部において、下段パッケージ８の配線３と上段パッケージ７の配線３を接合することで、上段パッケージ７は下段パッケージ８を介して基板４と導通が取られている。このとき、上段パッケージ７のフレキシブル基板２は、下段パッケージ８の厚みと、上段パッケージ７と下段パッケージ８が接合する箇所の高さの違いを吸収するために曲げ変形している。
なお、本実施例では、下段パッケージ８と基板４の接合、および上段パッケージ７と下段パッケージ８の接合は超音波接合を用いて行なわれている。
基板４は、第１の半導体パッケージが搭載される面と逆の面にはんだボール６を備えることで第２の半導体パッケージを構成している。このはんだボール６を用いて実装基板に実装することで、外部との通信を行なうことができる。この基板４上に一列に配置される端子において、第２の半導体パッケージに搭載される全ての半導体素子と導通する端子と、いずれかの特定の半導体素子１とだけ導通する端子を持つことが本発明の特徴である。本特徴を実現するための構造を、図２を用いて詳細に説明する。
図２（a）に、基板４、下段パッケージ８、上段パッケージ７のそれぞれの接合前の上面平面図を示す。基板４の表面には複数の端子群２１、２３、２４が一列に配置されている。本実施例において、図の最下部に配置される端子は上段パッケージとだけ導通する端子２３であり、その１つ上に配置される端子は下段パッケージとだけ導通する端子２４、その他の端子は上下段パッケージと導通する端子２１である。
これらの端子は、下段パッケージとの接合位置２２において超音波接合によって下段パッケージ８と一括で接合される。このとき、上段パッケージとだけ導通する端子２３と下段パッケージとだけ導通する端子２４は隣接して配置されている。
下段パッケージ８では、フレキシブル基板２上に設けられた基板・上段パッケージとの接合位置２５に直交する方向に配線３が引き出され、フレキシブル基板２の端部まで伸びている。これらの配線３のうち、基板４上の端子２１や端子２４と接合される配線３ａは、下段パッケージ８に搭載される半導体素子３と導通している。しかし、基板４上の端子２３と接合される配線３ｂは、半導体素子１に向かう途中で終端部を持ち、半導体素子１とは導通しない。
上段パッケージ７では、図２（ｃ）に示すように、フレキシブル基板２上に設けられた下段パッケージとの接合位置２６に直交する方向に配線３が引き出され、下段パッケージと同じようにこれらの配線３はフレキシブル基板２の端部まで伸びている。上段パッケージ７のフレキシブル基板２は、下段パッケージ８のフレキシブル基板２よりも寸法が大きい。これは、これらの第１の半導体パッケージを積層したとき、上段パッケージ７の方が下段パッケージ８よりも基板４までの距離が大きくなり、基板４と上段パッケージ７を接合するためにはフレキシブル基板２が大きくなければならないためである。
上段パッケージ７の配線３は、フレキシブル基板の寸法が大きくなった分だけ、下段パッケージ８の配線３よりも長い。また、上段パッケージ７の配線３は、第２の半導体パッケージを構成する際には基板４とは直接接合せず、下段パッケージ８の配線３を介して基板４と導通する。基板４上の端子２１と図の上下方向同じ位置にある上段パッケージ７の配線３ｃは、フレキシブル基板２の端部まで直線状に配置されている。一方、基板４上の端子２４と図の上下方向同じ位置にある上段パッケージ７の配線３ｄは、フレキシブル基板２上において下段パッケージとの接合位置２６よりも半導体素子１に近い位置で図の下向きに折れ曲がり、端子２３と図の上下方向同じ位置にある配線３ｅとつながる。
また、配線３ｅは、折れ曲がった配線３ｄとつながる箇所において２方向に分かれ、一方向はフレキシブル基板２の端部まで伸び、他方は半導体素子１の側に伸びる。ただし、この半導体素子１の側に伸びる配線３ｅは途中で終端部を持ち、半導体素子１とは直接導通せずに配線３ｄを介して導通する。このとき、配線３ｄが図の下向きに折れ曲がる位置からフレキシブル基板２の端部までの距離は、上下段パッケージが持つフレキシブル基板２の長さの差以上である。また、この配線３ｄが折れ曲がる長さ、すなわち配線３ｄと配線３ｅの間隔は、基板４の端子間の距離と等しい。
上記の配線パターンを持つ２種類の第１の半導体パッケージを基板４や他の第１の半導体パッケージと接合することで、第２の半導体パッケージである半導体装置を構成する。このとき、端子２１と接合する配線３ａや配線３ｃは、それぞれの第１の半導体パッケージに搭載される半導体素子１と導通する。端子２４は、下段パッケージ８では配線３ａと接合するので下段パッケージ８の半導体素子１と導通するが、上段パッケージ７では配線３ｄと接合しないので上段パッケージ７の半導体素子１とは導通しない。
また、端子２３は、下段パッケージ８の半導体素子１と導通しない配線３ｂと接合するので下段パッケージ８の半導体素子１とは導通せず、上段パッケージの配線３ｅと接合するので配線３ｄを介して上段パッケージ７の半導体素子１と導通する。このように、異なる配線パターンを持つ２種類の第１の半導体パッケージを基板４と接合することで、本発明による半導体装置を構成することができる。
次に、図３から図７を用いて、本発明による実施例１による半導体装置の第１の製造方法を示す。
はじめに、図３（a)、（ｂ）に示すように、両面に配線３を備えたフレキシブル基板２を複数枚用意する。このとき、フレキシブル基板２は、下段パッケージ８や上段パッケージ７のフレキシブル基板２よりも大きな寸法を持つ。配線３は、半導体素子１が搭載される位置の一部に複数の半導体素子１との接合用端子群３２を持ち、さらに、その端子よりもピッチや端子寸法の大きい検査用端子群３１を持つ。このとき、配線３の一部は、第１の半導体パッケージを積層する数以上の段を持つ階段形状の配線パターンと、その階段形状の配線パターンよりも半導体素子の搭載位置に近い側に終端部のある直線状の配線パターンを持つ。この直線部は積層された第１の半導体パッケージの数に応じてその長さが決められる。
次に、図４（a）、（ｂ）に示すように、上記のフレキシブル基板２のそれぞれの片側に半導体素子１を搭載する。このとき、半導体素子１の表面に設けられたバンプ４１とフレキシブル基板２上の半導体素子との接合用端子３２が接合するように半導体素子１を配置し、バンプ４１と半導体素子との接合用端子３２を接合した後に接合部を封止樹脂５で封止する。本実施例では、バンプ４１の材料に金を用い、封止樹脂５にはセラミックのフィラーを含有するエポキシ樹脂を用いた。このようにして得られたものを本発明では必要に応じ、半導体素子搭載フレキシブル基板と呼び、半導体素子を搭載する前のものを、半導体素子搭載用フレキシブル基板と呼ぶ。
封止樹脂５は、バンプ４１と半導体素子との接続用端子３２を接合した後にその隙間に硬化前の液体状態で流し込んだ後に硬化させても良く、また、接合前にあらかじめ封止位置に配置しておいて接合後に硬化させても良い。
前者の場合は、接合時に硬化前の封止樹脂５が接合部に無いので、接合部に樹脂が流れ込んで接合不良を起こすことを完全に防止できる利点がある。後者の場合は、狭い空間に樹脂を流し込む必要が無いので、樹脂の流し込みに要する時間が不要になることや、粘性が高く流れ込み性の悪い樹脂を用いることが可能になるといった利点がある。製造時には、これらの特徴に応じて封止方法を選択することができる。
図４（a）、（b）のように、半導体素子１と半導体素子搭載用フレキシブル基板２を接合することで、フレキシブル基板２上の検査端子群３１を用いて半導体素子１の動作を検査することができる。動作検査を行った結果、動作検査を満足した半導体素子１を搭載するフレキシブル基板２を抜き出し、それらの中の半数を図５に示すように上段用パッケージの切断位置５１で切断することで、上段パッケージ７が完成する。
一方、残りの半数を図６に示すように下段用パッケージの切断位置６１で切断することで、下段パッケージ８が完成する。このとき、上段用パッケージの切断位置５１と下段用パッケージの切断位置６１は切断位置が異なる。その結果、最初のフレキシブル基板の配線パターンは全て同じであるにもかかわらず、完成した上段パッケージ７と下段パッケージ８は外径寸法が異なるとともに、図２に示したように異なる配線パターンを持つことができる。
次に、これらの半導体パッケージを基板４上に積層し、図７（a）〜（ｄ）に示すように接合用ツール７１を用いて接合し、基板４にはんだボールを設けることにより半導体装置が完成する。図７（a）は第１の半導体パッケージの積層、（ｂ）は第１の半導体パッケージの端部の重ねあわせ、（ｃ）は重ね合わせ部の接合、（ｄ）は基板４へのハンダボールの形成を示す。
本製造方法を用いることで、半導体素子１の動作を検査するまでは上下段の区別なく半導体素子１やフレキシブル基板２を扱うことができる。そのため、たとえ動作不良の半導体素子がある場合であっても、正常に動作する半導体素子のみを検査で抽出した後にそれぞれの段に応じた第１の半導体パッケージを用意できるので、正常に動作する半導体素子１を無駄無く使用することができ、総合的に見て製造コストを下げることができる。
本発明によらない半導体装置の場合は、はじめから配線パターンの異なるフレキシブル基板を２種類用意しなければならない。その結果、例えば上下段同じ数の第１の半導体パッケージを製造した場合に、下段用のフレキシブル基板２に搭載した中で正常に動作する半導体素子１の数と、上段用のフレキシブル基板２に搭載した中で正常に動作する半導体素子１の数が異なると、どちらかの半導体素子１は正常に動作するにもかかわらず使用することができなくなってしまう。この点からも、本発明を適用することで、無駄の無い低コストな半導体装置を製造することが可能である。
（実施例２）
図８を用いて、本発明の実施例２による半導体装置の第２の製造方法を示す。実施例１の製造方法では、積層したそれぞれの第１の半導体パッケージが備えるフレキシブル基板２を直接基板４に接合した。実施例２の製造方法では、はじめに複数の第１の半導体パッケージを重ね（a)、フレキシブル基板接合用ツール８１を用いてフレキシブル基板２同士を接合（ｂ）した後、別のフレキシブル基板−基板接合用ツール８２を用いて接合（ｃ）する点が実施例１の製造方法と異なる点である。その他の製造方法は実施例１の製造方法と同ようである、
実施例１の製造方法では、一度に全ての接合が完了するため、製造時間が短縮できるという利点がある。ただし、フレキシブル基板２の曲げ加工と接合を同時に行なう必要がある。一方、実施例２の製造方法では、フレキシブル基板２の曲げ加工やフレキシブル基板２同士の接合を行なった後に、フレキシブル基板２と基板４の接合を行なえば良いので、一度に全ての加工を行なうよりも加工条件に裕度を持たせることができる。ただし、その分製造時間が長くなることがある。本発明を備えた半導体装置の製造時には、上記の特徴に応じて製造方法を選択することができる。
（実施例３）
図９に、本発明の実施例３である半導体装置の側面断面図を示す。本実施では、第２の半導体パッケージに第１の半導体パッケージが４個搭載されていて半導体装置を構成している点が、実施例１、２との相違点である。実施例１、２では第２の半導体パッケージに半導体素子を２個搭載していたが、本実施例では基板４の寸法を変えることなく４個の半導体素子を搭載している。このように本発明を用いることで、限られたスペースにより多くの半導体素子を実装することができる。
図１０を用いて、本発明の実施例３による半導体装置の製造方法を説明する。本実施例では、４種類の第１の半導体パッケージが必要である。そのため、図１０に示すように、フレキシブル基板２の配線３のうち少なくとも１本は、それぞれの搭載する段に応じた切断位置に応じて階段状となる配線パターン（図１０の下方）を持ち、かつ階段形状の配線パターンよりも半導体素子に近い側３箇所に、半導体素子の側に終端部を持つ直線状の配線パターンを配置する。このフレキシブル基板２に半導体素子１を搭載して検査をした後に、正常に動作する半導体素子１を搭載するフレキシブル基板２のみをそれぞれ積層する段に応じた切断位置で切断することで、それぞれ段に応じた第１の半導体パッケージを製造することができる。図１０において、１０は１段目パッケージ切断位置を示し、１２は２段目パッケージ切断位置を、１４は３段目パッケージ切断位置を、１６は１段目パッケージ切断位置を示す。
さらに、これらの第１の半導体パッケージを積層して基板４と接合すれば、４枚の半導体素子１を備えた第２の半導体パッケージを製造することができる。本製造方法においても、実施例１、２の製造方法と同じように、半導体素子１の検査を行なうまでは積層する段の区別無く扱うことができる。そのため、正常に動作する半導体素子１を無駄無く使用することができ、低コストな半導体装置を製造することが可能である。
実施例１、２では第１の半導体パッケージ２個を搭載した第２の半導体パッケージおよびその製造方法を、実施例３では第１の半導体パッケージ４個を搭載した第２の半導体パッケージおよびその製造方法を示した。ただし、本発明による半導体装置において、第２の半導体パッケージに搭載できる第１の半導体パッケージの数は２個あるいは４個に制限されるわけではなく、用途などに応じて自由に選択することができる。
（実施例４）
図１１に、本発明の実施例４である半導体装置の側面断面図を示す。本実施では、積層される第１の半導体パッケージぞれぞれの２方向から配線３が引き出されて、それぞれの方向で配線３が基板４と接合して第２の半導体パッケージを構成している点が、実施例１３との相違点である。本実施例では、基板４上に第１の半導体パッケージとの接合箇所を２箇所設ける必要があるため、基板４の外径寸法をその分大きくしなければならない。ただし、実施例１と比較して、配線３のピッチ間隔が同じであれば２倍の配線数を引き出すことができる利点がある。また、引き出す配線数が同じ場合には配線３のピッチ間隔を２倍にすることができるので、接合時の位置ズレなどに対してより裕度を持たせることができるといった利点もある。
図１２を用いて、本発明の実施例４である半導体装置の製造方法を説明する。本実施例では、第１の半導体パッケージの２方向から配線３を引き出すため、フレキシブル基板２上の配線パターンは図のように半導体パッケージが搭載される位置から２方向に引き出される。また、フレキシブル基板２の切断位置は、配線３が引き出されるそれぞれの方向において上段と下段では異なる位置となる。即ち、１８は上段用パッケージの切断位置を、２０は下段用パッケージ切断位置を示す。さらに、図には示していないが、配線３が２方向から引き出されるため、基板４とフレキシブル基板２の接合もそれぞれ２方向で行なう。その他の製造方法は、実施例１と同ようである。
なお、本実施では第１の半導体パッケージの２方向から配線３を引き出したが、配線３を３方向や４方向から引き出すことも当然可能であり、必要な配線数などに応じて選択することができる。
（実施例５）
図１３を用いて、本発明の実施例５を説明する。図は、半導体素子１を搭載する前のフレキシブル基板２、すなわち実施例１における図３の状態に対応する図である。本実施例では、配線３の一部に、第１の半導体パッケージを積層する数以上の段を持つ階段形状の配線パターンと、その階段形状の配線パターンよりも半導体素子の搭載位置に近い側に両側に終端部を持ち半導体素子と導通しない線分状の配線パターンを持っている点が実施例１との相違点である。実施例１では、上段パッケージの配線３は２方向に枝分かれする箇所を持ち、この箇所によって電気信号の通信速度が低下することが懸念される。しかし、本実施例では配線３に枝分かれする箇所が無いことから、より高速の通信が可能となる。ただし、この線分部分にはフレキシブル基板２の製造時に外部から電気を流すことが難しいので、配線３のメッキ処理などが制限されることがある。なお、図１３のような構造にするには、図１の場合と同じ配線パターンを持つフレキシブル基板であっても切断位置を変えるだけでよい。
（実施例６）
図１４を用いて、本発明の実施例６を説明する。本実施例では、実施例５と同じように配線３に枝分かれする箇所が無いことから、高速の通信が可能となる。また、実施例５では線分状の配線パターンであった箇所が、他の配線３の妨げとならない位置でフレキシブル基板２の外部まで引き出されており、配線３のメッキ処理などの制限を緩和することができる。図１４において、２２は上段用パッケージ切断位置を、２４は下段用パッケージ切断位置を示す。
以上、本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明の実施例１による半導体装置の上面図（ａ）と側面図（ｂ）である。 本発明の実施例１による半導体装置の基板（a）、下段パッケージ（ｂ）及び上段パッケージ（ｃ）の上面図である。 本発明の実施例１における半導体装置の実施例１の製造方法を説明する半導体素子搭載用フレキシブル基板の平面図である。 本発明の実施例１における半導体装置の製造方法を説明する他の半導体素子搭載用フレキシブル基板の平面図である。 本発明の実施例１による半導体装置の製造方法を説明する半導体素子搭載用フレキシブル基板の平面図である。 本発明の実施例１における半導体装置の製造方法を説明する半導体素子搭載用フレキシブル基板の図である。 本発明の実施例１における半導体装置の製造方法を説明するフロー図である。 本発明の実施例２における半導体装置の第２の製造方法を説明するフロー図である。 本発明の実施例３による半導体装置の側断面図である。 本発明の実施例３における半導体装置の製造方法を説明する半導体素子搭載用フレキシブル基板の平面図である。 本発明の実施例４による半導体装置の側断面図である。 本発明の実施例４における半導体装置の製造方法において用いられる半導体素子搭載用フレキシブル基板の平面図である。 本発明の実施例５における半導体装置の製造方法を説明する半導体素子搭載用フレキシブル基板の平面図である。 本発明の実施例６における半導体装置の製造方法を説明する半導体素子搭載用フレキシブル基板の平面図である。
符号の説明
１…半導体素子、２…フレキシブル基板、３…配線、４…基板、５…封止樹脂、６…はんだボール、７…上段パッケージ、８…下段パッケージ、９…第１の半導体パッケージ、１０…第２の半導体パッケージ、２１…上下段パッケージの半導体素子と導通する端子、２２…下段パッケージとの接合位置、２３…上段パッケージの半導体素子とだけ導通する端子、２４…下段パッケージの半導体素子とだけ導通する端子、２５…基板・上段パッケージとの接合位置、２６…下段パッケージとの接合位置、３１…検査用端子、３２…半導体素子との接続用端子、４１…バンプ、５１…上段パッケージの切断位置、６１…下段パッケージの切断位置、７１…接合用ツール、８１…フレキシブル基板接合用ツール、８２…フレキシブル基板−基板接合用ツール。

Claims (20)

  1. 表面に配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを複数個基板上に積層し、該第１の半導体パッケージの前記フレキシブル基板の前記配線群と前記基板上に形成された端子群とが相互に接続されて電気的な導通がとられて構成された第２の半導体パッケージであって、積層された複数の前記第１の半導体パッケージのフレキシブル基板は上層のフレキシブル基板ほど寸法が大きく、かつ複数の前記フレキシブル基板の配線群の接合部が、前記端子群の上に配置されていることを特徴とする半導体装置。
  2. 表面に配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを複数個基板上に積層し、該第１の半導体パッケージの前記フレキシブル基板の前記配線群と前記基板上に形成された端子群とが相互に接続されて電気的な導通がとられて構成された第２の半導体パッケージであって、前記基板上の前記端子群の少なくとも１つの端子は積層される前記第１の半導体パッケージの全ての半導体素子と導通し、前記端子群のうち少なくとも１つの他の端子は特定の半導体素子とだけ導通し、積層された前記第１の半導体パッケージのフレキシブル基板は上層ほど寸法が大きく、かつ前記端子群の上に前記第１の半導体パッケージのフレキシブル基板の接合部が配置されていることを特徴とする半導体装置。
  3. 表面に配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを複数個基板上に積層し、該第１の半導体パッケージの前記フレキシブル基板の前記配線群と前記基板上に形成された端子群とを相互に接続して電気的な導通がとられて構成された第２の半導体パッケージであって、前記基板上の前記端子群の少なくとも１つの端子は積層される前記第１の半導体パッケージの全ての半導体素子と導通し、前記端子群のうち少なくとも１つの他の端子は特定の半導体素子とだけ導通していることを特徴とする半導体装置。
  4. 前記端子群は、前記基板上に積層される前記第１の半導体パッケージの前記フレキシブル基板の端面に沿って一列に配列されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. 前記端子群の中で、前記特定の半導体素子とだけ導通する端子が、他の特定の半導体素子と導通する端子と隣接していることを特徴とする請求項２〜４のいずれかに記載の半導体装置。
  6. 前記基板から遠い位置に積層される前記第１の半導体パッケージの前記フレキシブル基板は、前記基板により近い位置に積層される前記第１の半導体パッケージよりも前記配線群の配線長が長いことを特徴とする請求項１〜５のいずれかに記載の半導体装置。
  7. 前記フレキシブル基板上の前記配線群のうち少なくとも１つの配線パターンは、前記基板の端子群との接合部からの距離に応じて、前記基板の端子群の列に対する端部の位置が、異なることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
  8. 前記配線群の端部の位置が階段形状に変化する配線パターンを持ち、かつ該階段形状の配線パターンよりも半導体素子に近い側に終端部のある配線パターンを持つことを特徴とする請求項１〜７のいずれかに記載の半導体装置。
  9. 前記フレキシブル基板上の配線群の少なくとも１箇所の配線の位置が階段状に変化する基板の端子との接合部からの距離が、前記第１の半導体パッケージが積層される段によって変化するフレキシブル基板の長さの差以上であることを特徴とする請求項１〜８のいずれかに記載の半導体装置。
  10. 前記フレキシブル基板上の少なくとも１箇所の配線が基板の端子の列と水平方向に変化する距離が、基板上の端子の間隔と同じであることを特徴とする請求項１〜９のいずれかに記載の半導体装置。
  11. 上部に位置する前記第１の半導体パッケージの前記フレキシブル基板の配線長が下部に位置するフレキシブル基板の配線長より長いことを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
  12. 表面に検査端子群と該端子群と連続した配線群を持ち、検査のための端子群を持つ曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する半導体素子搭載フレキシブル基板を複数個準備する工程、該半導体素子搭載フレキシブル基板を、端子群を有する基板上に積層する工程、前記検査のための端子群を用いて半導体素子の動作を検査する工程、上部に位置する前記半導体素子搭載フレキシブル基板ほど下部の半導体素子搭載フレキシブル基板よりも前記配線群の長さ方向において、より長くなるように切断して複数の第１の半導体パッケージを製造する工程、複数の前記第１の半導体パッケージのフレキシブル基板の配線群を前記基板の端子群の上で重ねて接合して第２の半導体パッケージを製造する工程を含むことを特徴とする半導体装置の製造方法。
  13. 前記配線群は前記半導体素子と電気的に接続される配線パターンと、検査端子群と、前記半導体素子と接続しない複数の配線パターンとを有し、実質的に全ての半導体素子搭載フレキシブル基板の配線パターンが同一形状であることを特徴とする請求項１２記載の半導体装置の製造方法。
  14. 前記半導体素子と接続しない配線パターンは、半導体素子と接続する配線から横方向に延びた部分の端部に接続していることを特徴とする請求項１２記載の半導体装置の製造方法。
  15. 表面に検査のための端子群と該端子に接続された配線群を持ち、曲げ変形可能なフレキシブル基板に搭載された半導体素子を有する第１の半導体パッケージを積層する数以上の段を持つ階段形状の配線パターンと、その階段形状の配線パターンよりも半導体素子の搭載位置に近い側に半導体素子と導通しない端部を持つ配線パターンと、検査のための端子を持つフレキシブル基板に半導体素子を搭載して、検査のための端子を用いて半導体素子の動作を検査して、フレキシブル基板を積層する段に応じて異なる長さに切断することでそれぞれの段に応じた第１の半導体パッケージを製造して、これらの第１の半導体パッケージを基板上に積層して第２の半導体パッケージを製造することを特徴とする半導体装置の製造方法。
  16. 接合用のツールを用いて２枚以上のフレキシブル基板を折り曲げ加工してフレキシブル基板同士およびフレキシブル基板と基板を密着させ、複数のフレキシブル基板と基板を一度に基板に接合することを特徴とする請求項１２又は１５記載の半導体装置の製造方法。
  17. はじめに２枚以上のフレキシブル基板を接合し、その後、接合された複数のフレキシブル基板を基板に接合することを特徴とする請求項１２又は１５記載の半導体装置の製造方法。
  18. 両面に配線パターンを有し、曲げ変形可能なフレキシブル基板であって、該配線パターンは搭載される半導体素子に接続される直線部分を有する配線群と、該配線群に連続し、該半導体素子の検査用端子群と、前記半導体素子と接続されない部分を有する配線パターンを有することを特徴とする半導体素子搭載用フレキシブル基板。
  19. 半導体素子に接続されない部分を有する配線パターンは２以上であることを特徴とする請求項１８記載の半導体搭載素子用フレキシブル基板。
  20. 前記検査用端子群は前記フレキシブル基板の両側に形成され、半導体素子に接続されない部分を有する配線パターンは、それぞれの端子群と半導体素子搭載領域の間に形成されていることを特徴とする請求項１８記載の半導体搭載素子用フレキシブル基板。
JP2007261081A 2007-10-04 2007-10-04 半導体装置、その製造方法及び半導体搭載用フレキシブル基板 Pending JP2009094152A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007261081A JP2009094152A (ja) 2007-10-04 2007-10-04 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
US12/233,663 US7714425B2 (en) 2007-10-04 2008-09-19 Semiconductor device, method for manufacturing the same, and flexible substrate for mounting semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261081A JP2009094152A (ja) 2007-10-04 2007-10-04 半導体装置、その製造方法及び半導体搭載用フレキシブル基板

Publications (1)

Publication Number Publication Date
JP2009094152A true JP2009094152A (ja) 2009-04-30

Family

ID=40665879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261081A Pending JP2009094152A (ja) 2007-10-04 2007-10-04 半導体装置、その製造方法及び半導体搭載用フレキシブル基板

Country Status (2)

Country Link
US (1) US7714425B2 (ja)
JP (1) JP2009094152A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
MY166609A (en) * 2010-09-15 2018-07-17 Semiconductor Components Ind Llc Connector assembly and method of manufacture
MY163661A (en) * 2010-09-15 2017-10-13 Semiconductor Components Ind Llc Semiconductor component and method of manufacture
JP5621690B2 (ja) * 2011-03-31 2014-11-12 富士通株式会社 電子装置及びフレキシブル基板
KR20120129286A (ko) * 2011-05-19 2012-11-28 에스케이하이닉스 주식회사 적층 반도체 패키지
KR101675209B1 (ko) 2012-03-20 2016-11-10 인텔 코포레이션 동작 제어를 위한 장치 명령에 응답하는 메모리 장치
US8698288B1 (en) * 2013-05-23 2014-04-15 Freescale Semiconductor, Inc. Flexible substrate with crimping interconnection

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222954A (ja) 1983-06-01 1984-12-14 Hitachi Ltd 積層半導体集積回路およびその製法
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
US6141245A (en) * 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
US6528870B2 (en) * 2000-01-28 2003-03-04 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of stacked wiring boards
JP2002176135A (ja) 2000-12-07 2002-06-21 Toshiba Corp 積層型の半導体装置とその製造方法
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
JP4227971B2 (ja) 2005-03-30 2009-02-18 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100668858B1 (ko) * 2005-09-07 2007-01-16 주식회사 하이닉스반도체 적층형 패키지 모듈 및 그 제조방법
JP4726640B2 (ja) * 2006-01-20 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer

Also Published As

Publication number Publication date
US20090134506A1 (en) 2009-05-28
US7714425B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
US11791256B2 (en) Package substrate and method of fabricating the same
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
US6441476B1 (en) Flexible tape carrier with external terminals formed on interposers
CN108022923B (zh) 半导体封装
CN103094232B (zh) 芯片封装结构
US10403599B2 (en) Embedded organic interposers for high bandwidth
JP2009094152A (ja) 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
CN104685622A (zh) Bva中介结构
TW201222721A (en) Method of manufacturing semiconductor device
TWI481001B (zh) 晶片封裝結構及其製造方法
JP2002184937A (ja) 半導体装置の実装構造
KR100878931B1 (ko) 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법
WO2011086613A1 (ja) 半導体装置及びその製造方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
TW201515187A (zh) 半導體裝置
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
JP2005175263A (ja) 半導体装置の製造方法、半導体装置、電子機器
CN105097760A (zh) 半导体封装件及其制法与承载结构
US9530746B2 (en) Chip mounting structure and manufacturing method therefor
JP5649867B2 (ja) 半導体基板およびその製造方法並びに積層チップパッケージの製造方法
US20120135565A1 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP2012015469A (ja) 半導体装置用テープキャリア
CN103745972A (zh) 一种单向导电板及其制造方法
JP2001284520A (ja) 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造
TW201438172A (zh) 半導體裝置及其製造方法