KR100878931B1 - 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법 - Google Patents

반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100878931B1
KR100878931B1 KR1020060031858A KR20060031858A KR100878931B1 KR 100878931 B1 KR100878931 B1 KR 100878931B1 KR 1020060031858 A KR1020060031858 A KR 1020060031858A KR 20060031858 A KR20060031858 A KR 20060031858A KR 100878931 B1 KR100878931 B1 KR 100878931B1
Authority
KR
South Korea
Prior art keywords
relay member
semiconductor chip
relay
semiconductor device
semiconductor
Prior art date
Application number
KR1020060031858A
Other languages
English (en)
Other versions
KR20070061018A (ko
Inventor
다까오 니시무라
요시아끼 나리사와
요시까즈 구마가야
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20070061018A publication Critical patent/KR20070061018A/ko
Application granted granted Critical
Publication of KR100878931B1 publication Critical patent/KR100878931B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 반도체 장치에 배치되는 중계 부재로서, 그 중계 부재에서의 본딩 위치나 본딩 와이어의 접속 형태를 임의로 설정 가능하게 하여, 서로 다른 기능·구성을 갖는 반도체 장치에 대해서도 적용할 수 있는 중계 부재, 그 중계 부재를 구비한 반도체 장치, 및 그 반도체 장치를 염가로 제조할 수 있는 반도체 장치의 제조 방법을 제공한다. 제1 반도체 소자(2) 및 제2 반도체 소자(6)와, 상기 제1 반도체 소자(2) 및 제2 반도체 소자(6)의 접속, 또는 상기 제2 반도체 소자(6)와 배선 기판(1) 또는 리드 프레임(22)과의 접속을 중계하는 중계 부재(4)를 구비한 반도체 장치에 있어서, 상기 중계 부재(4)는, 상기 제1 반도체 소자(2) 및 제2 반도체 소자(6) 사이에 배치되고, 상기 중계 부재(4)의 주면의 전체면이 도체물로 이루어지고, 상기 중계 부재(4)와 상기 제2 반도체 소자(6), 및 상기 중계 부재(4)와 상기 제1 반도체 소자(2) 또는 상기 배선 기판(1) 또는 상기 리드 프레임(22)이, 본딩 와이어(7)에 의해 접속된 것을 특징으로 하는 반도체 장치(10)에 의해 상기 과제가 달성된다.
Figure R1020060031858
반도체 소자, 본딩 와이어, 리드 프레임, 도체부, 전극 패드

Description

반도체 장치에 배치되는 중계 부재, 반도체 장치, 및 반도체 장치의 제조 방법{RELAY BOARD PROVIDED IN SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 2는 도 1에 도시하는 반도체 장치의 부분 확대 평면도.
도 3은 리드 프레임의 부분 평면도.
도 4는 도 1 및 도 2에 도시하는 중계 부재의 단면도.
도 5는 제1 반도체 칩과 제2 반도체 칩 사이에 본 발명의 제1 실시예에 따른 중계 부재를, 배치하지 않는 경우와 배치하는 경우의 차이점을 도시하는 도면.
도 6은 본 발명의 제1 실시예의 중계 부재의 제1 변형예를 도시하는 도면.
도 7은 본 발명의 제1 실시예의 중계 부재의 제2 변형예를 도시하는 도면.
도 8은 본 발명의 제1 실시예의 중계 부재의 제3 변형예를 도시하는 도면.
도 9는 개구부의 개구 패턴의 제1 예를 도시한 도면.
도 10은 개구부의 개구 패턴의 제2 예를 도시한 도면.
도 11은 개구부의 개구 패턴의 제3 예를 도시한 도면.
도 12는 개구부의 개구 패턴의 제4 예를 도시한 도면.
도 13은 패드 상에서의 복수의 본딩 와이어의 접속 구조를 도시한 도면.
도 14는 본 발명의 제2 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 15는 도 14에 도시하는 반도체 장치의 부분 확대 평면도.
도 16은 제1 반도체 칩과 제2 반도체 칩 사이에 본 발명의 제2 실시예에 따른 중계 부재를, 배치하지 않는 경우와 배치하는 경우의 차이점을 도시하는 도면.
도 17은 본 발명의 제2 실시예에서의 복수의 중계 부재의 배치의 제1 변형예를 도시하는 도면.
도 18은 본 발명의 제2 실시예에서의 복수의 중계 부재의 배치의 제2 변형예를 도시하는 도면.
도 19는 본 발명의 제2 실시예에서의 복수의 중계 부재의 배치의 제3 변형예를 도시하는 도면.
도 20은 본 발명의 제2 실시예에서의 복수의 중계 부재의 배치의 제4 변형예를 도시하는 도면.
도 21은 본 발명의 제3 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 22는 도 21에서 점선 A로 둘러싼 부분의 확대도.
도 23은 본 발명의 제4 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 24는 도 23에 도시하는 반도체 장치의 부분 확대 평면도.
도 25는 본 발명의 제4 실시예에 따른 중계 부재의 부분 확대 단면도.
도 26은 본 발명의 제4 실시예에 따른 중계 부재의 평면도.
도 27은 본 발명의 제4 실시예에 따른 중계 부재의 제1 변형예를 도시하는 도면.
도 28은 본 발명의 제4 실시예에 따른 중계 부재의 제2 변형예를 도시하는 도면.
도 29는 본 발명의 제4 실시예에 따른 중계 부재의 제3 변형예를 도시하는 도면.
도 30은 본 발명의 제4 실시예에 따른 중계 부재의 제4 변형예를 도시하는 도면.
도 31은 본 발명의 제5 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 32는 도 31에 도시하는 반도체 장치의 부분 확대 평면도.
도 33은 본 발명의 제6 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 부분 평면도.
도 34는 본 발명의 제7 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 35는 도 34에 도시하는 반도체 장치의 부분 확대 평면도.
도 36은 본 발명의 제7 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 평면도.
도 37은 도 36에 도시하는 반도체 장치의 평면도.
도 38은 본 발명의 제9 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 39는 도 38에 도시하는 반도체 장치의 부분 확대 평면도.
도 40은 본 발명의 제10 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도.
도 41은 도 40에 도시하는 반도체 장치의 부분 확대 평면도.
도 42는 본 발명의 중계 부재 및 반도체 장치의 제조 방법의 실시예를 설명하기 위한 도면(그 1).
도 43은 본 발명의 중계 부재 및 반도체 장치의 제조 방법의 실시예를 설명하기 위한 도면(그 2).
도 44는 본 발명의 중계 부재 및 반도체 장치의 제조 방법의 실시예를 설명하기 위한 도면(그 3).
도 45는 본 발명의 중계 부재 및 반도체 장치의 제조 방법의 실시예를 설명하기 위한 도면(그 4).
<도면의 주요 부분에 대한 부호의 설명>
1 : 배선 기판
2 : 제1 반도체 소자
4, 40, 51, 52, 53, 54, 55, 75, 80, 85, 90, 95, 104, 105, 151 : 중계 부재
5 : 접착제
6 : 제2 반도체 소자
7 : 본딩 와이어
10, 50, 60, 70, 100, 110, 150, 200, 300 : 반도체 장치
22 : 리드 프레임
32 : 도체부
36 : 기판
76, 81, 86, 91, 96 : 홈부
[특허 문헌 1] 일본 특개 2001-7278호 공보
[특허 문헌 2] 일본 특개 2002-76250호 공보
[특허 문헌 3] 일본 특개 2002-261234호 공보
[특허 문헌 4] 일본 특개 2004-235352호 공보
본 발명은, 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및 반도체 장치의 제조 방법에 관한 것으로, 보다 구체적으로는, 복수의 반도체 칩끼리, 또는 반도체 칩과 배선 기판 또는 리드 프레임을 접속하기 위해 반도체 장치에 배치되는 중계 부재, 그 중계 부재를 구비하는 반도체 장치, 및 그 반도체 장치의 제조 방법 에 관한 것이다.
복수의 서로 다른 기능의 반도체 칩(반도체 소자)을 배선 기판 또는 리드 프레임의 다이 패드 상에 적층하여 배치하고, 각각의 반도체 칩의 전극 패드와 배선 기판 상의 본딩 패드 혹은 리드 프레임의 이너 리드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 본딩 와이어에 의해 배선한 구성의 칩 적층형 반도체 장치(스택드 패키지라고 불리는 경우도 있다)가 알려져 있다.
이러한 구조를 갖는 반도체 장치에서는, 반도체 칩에서의 전극 패드와 배선 기판의 본딩 패드 또는 리드 프레임의 본딩 리드의 배치 구성이나, 적층하는 복수의 반도체 칩의 배치 구성에 의해, 본딩 와이어끼리의 교차·중첩을 발생시키게 되거나, 또는 본딩 와이어 길이가 지나치게 길어지게 되는 등, 와이어 본딩을 행하는 것이 곤란한 경우가 있다.
이들의 문제를 해소하기 위해, 배선 및 그 배선의 단부에 단자를 형성한 중계 부재를 준비하고, 적층하는 반도체 칩 사이에 이 중계 부재를 배치하여, 반도체 칩과 기판 또는 리드 프레임의 이너 리드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 이 중계 부재를 통하여 와이어 본딩을 행하여 전기적으로 접속하는 양태가, 종래부터 제안되어 있다.
예를 들면, 배선 패턴 및 배선 패턴의 단부에 단자를 갖는 배선 시트를 복수의 반도체 칩 사이에 배치한 구조(특허 문헌 1 참조), 기판 상에 적층된 복수의 반도체 칩 사이에, 와이어 본딩용의 와이어를 중계 배선하기 위한 배선층을 설치한 구조(특허 문헌 2 참조), 절연 시트와 그 절연 시트 상에 형성된 복수의 도체 금속 패턴을 구비한 재배치용 시트를, 기판 상에 적층된 복수의 반도체 칩 사이에 개재시킨 구조(특허 문헌 3 참조), 기판 상에 적층된 복수의 반도체 칩 사이에, 접속 배선이 형성된 인터포저 칩을 배치한 구조(특허 문헌 4 참조)가 알려져 있다.
그러나, 반도체 칩 및 배선 기판의 크기, 반도체 칩에 형성되는 전극 패드 혹은 배선 기판에 형성되는 본딩 패드의 수 및 그 배치 형태는 다양한 한편,상술한 공지의 양태에서는, 어떠한 경우에도, 중계 부재에 미리 소정의 배선 패턴 및 단자가 형성되어 있다.
따라서, 하나의 반도체 장치에 적합한 중계 부재이더라도, 반드시 다른 반도체 장치에 적합하다고는 할 수 없다. 즉, 종래의 중계 부재에서는, 반도체 장치마다, 반도체 칩의 전극 패드와 배선 기판 또는 리드 프레임의 본딩 패드부의 배치에 대응시켜 중계 부재에 배선 패턴 및 단자를 형성하고 있었다. 따라서, 반도체 칩과 배선 기판의 패드 또는 리드 프레임의 위치 관계에 따라서는, 종래의 공지의 중계 부재로는 대응할 수 없어, 그 위치 관계에 따라서 그 때마다 중계 부재를 설계하여 제조해야만 되어, 범용성이 부족했다.
또한, 반도체 장치에 배치되는 반도체 칩의 사양의 변경에 수반하여, 반도체 칩의 전극 패드의 배치, 혹은 반도체 칩과 배선 기판 또는 리드 프레임의 와이어 본딩부와의 접속 구성을 변경해야만 하는 경우가 있다. 또한, 제조 수율을 향상시킬 목적으로 기존의 반도체 장치에서 중계 부재의 배선 패턴이나 단자를 변경하지 않을 수 없는 경우 등도 있다. 이들의 경우에도, 상기 종래의 중계 부재로는 대응 할 수 없어, 다른 구조를 갖는 중계 부재를 새롭게 배치할 필요가 있었다.
또한, 상술한 공지의 중계 부재에서의 배선 패턴은, 포토리소그래피 기술을 이용하여 형성되기 때문에, 그 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 제조 코스트는 고코스트화되게 된다.
또한, 중계 부재를 반도체 칩 사이에 배치하는 경우, 중계 부재의 단자와 반도체 칩의 전극 패드가 소정의 상대 위치로 되도록 중계 부재를 반도체 칩 사이에 정밀도 좋게 적층 배치시킬 필요가 있다. 예를 들면, 화상 인식을 이용한 위치 맞춤 기구를 구비한 장치를 이용함으로써 중계 부재를 반도체 칩 사이에 배치하는 경우, 1개의 중계 부재를 반도체 칩 사이에 적층 배치할 때마다, 그 배치의 인식으로부터 위치 맞춤에 이르기까지의 동작을 행할 필요가 있다. 이러한 동작에는, 많은 시간을 필요로 하기 때문에, 반도체 장치의 생산성이 저하하여, 결과적으로 그 반도체 장치의 제조 코스트의 상승을 초래하게 된다.
따라서, 본 발명은, 상기한 점을 감안하여 이루어진 것으로, 반도체 장치에 배치되는 중계 부재로서, 그 중계 부재에서의 본딩 위치나 본딩 와이어의 접속 형태를 임의로 설정 가능하게 하여, 서로 다른 기능·구성을 갖는 반도체 장치에 대해서도 적용할 수 있는 중계 부재, 그 중계 부재를 구비한 반도체 장치, 및 그 반도체 장치를 염가로 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 관점에 따르면, 반도체 장치에 배치되는 중계 부재로서, 전체 면이 도체물로 이루어지는 주면을 갖는 것을 특징으로 하는 중계 부재가 제공된다.
본 발명의 다른 관점에 따르면, 제1 및 제2 반도체 소자와, 상기 제1 반도체 소자와 상기 제2 반도체 소자의 접속, 또는 상기 제2 반도체 소자와 배선 기판 또는 리드 프레임의 접속을 중계하는 중계 부재를 구비한 반도체 장치로서, 상기 중계 부재는, 상기 제1 및 제2 반도체 소자 사이에 배치되고, 상기 중계 부재의 주면의 전체면이 도체물로 이루어지고, 상기 중계 부재와 상기 제2 반도체 소자, 및 상기 중계 부재와 상기 제1 반도체 소자 또는 상기 배선 기판 또는 상기 리드 프레임이, 본딩 와이어에 의해 접속된 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 또 다른 관점에 따르면, 중계 부재를 구비한 반도체 장치의 제조 방법으로서, 상기 중계 부재에 필름 형상의 접착제를 접착하는 공정과, 하나의 개소에서는 상기 중계 부재만을 절단하고, 다른 개소에서는 상기 중계 부재와 상기 중계 부재에 접착된 상기 접착제의 쌍방을 절단하여, 공통인 단일의 상기 필름 형상 접착제로 접착하고 있는 복수의 분할된 중계 부재를 형성하는 공정과, 그 복수의 분할된 중계 부재를 동시에 반도체 소자에 배치하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
<실시예>
설명의 편의 상, 본 발명의 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 실시예에 대하여 설명하고, 다음으로, 그 반도체 장치의 제조 방법의 실시예에 대하여, 도면을 참조하여 설명한다. 또한, 이하의 설명에서, 「반도체 칩」이 특허 청구의 범위의 「반도체 소자」에 상당한다.
[1. 본 발명의 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 실시예]
[제1 실시예]
도 1은, 본 발명의 제1 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 2는, 도 1에 도시하는 반도체 장치의 부분 확대 평면도로서, 도 1에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다. 도 3은, 도 1 및 도 2에 도시하는 다이 패드(다이 스테이지)(21), 이너 리드부(22) 등이 형성된 리드 프레임(20)의 부분 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 중계 부재를 구비한 반도체 장치(10)는, 외부 접속 단자로서 리드를 패키지의 4변에 배치한 리드 프레임형의 QFP(Quad Flat Package)의 반도체 장치이다.
반도체 장치(10)에서, 구리 합금, 철·니켈 합금 등으로 이루어지는 리드 프레임(20)(도 3 참조)의 다이 패드(다이 스테이지)(21) 상에 제1 반도체 칩(2)이 접착제(5A)에 의해 접착 고정되어 있다. 제1 반도체 칩(2) 상에는, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 중계 부재(4)가 접착제(5B)에 의해 접착 고정되어 있다. 중계 부재(4) 상에는, 중계 부재(4)의 주면보다도 작은 주면을 갖는 제2 반도체 칩(6)이 접착제(5C)에 의해 접착 고정되어 있다. 즉, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에, 중계 부재(4)가 배치되어 있다.
중계 부재(4)와 제1 반도체 칩(2)의 전극, 중계 부재(4)와 제2 반도체 칩(6)의 전극, 제1 반도체 칩(2)의 전극과 제2 반도체 칩(6)의 전극, 제1 반도체 칩(2)의 전극과 리드 프레임(20)의 이너 리드부(22)는, 각각 본딩 와이어(7)에 의해서 접속되어 있다.
제1 반도체 칩(2), 제2 반도체 칩(6), 중계 부재(4), 본딩 와이어(7) 및 이너 리드부(22)는, 밀봉 수지(9)에 의해서 밀봉되고, 외부 접속 단자로서의 아우터 리드부(23)가 돌출된 반도체 장치(10)가 형성되어 있다.
접착제(5)로서는, 에폭시, 폴리이미드 등의 필름 형상 또는 페이스트 형상의 수지 접착제를 이용할 수 있지만, 이것에 한정되는 것은 아니다.
도 3을 참조하면, 도 1 및 도 2에 도시한 다이 패드(다이 스테이지)(21), 이너 리드부(22), 아우터 리드부(23)는, 에칭 또는 금형에 의한 펀칭에 의해 리드 프레임(20)으로부터 형태가 만들어진다. 이너 리드부(22)의 외측에는, 반도체 장치(10)의 외부 접속 단자로 되는 아우터 리드부(23)가 형성되고, 이너 리드부(22)에 접속되어 있다. 또한, 다이 패드(21)는, 주변 프레임부(25)에 접속되어 있는 다이 패드 지지부(24)에 의해 지지되어 있다.
다음으로, 중계 부재(4)의 구조에 대하여, 도 4를 참조하여 설명한다. 도 4는, 도 1 및 도 2에 도시하는 중계 부재(4)의 단면도이다.
도 4에 도시되는 바와 같이, 중계 부재(4)는 판형 형상을 갖는다. 중계 부재(4)는 도체물로 형성되어 있고, 주면(상면) 전체가 연속된 도체면으로 되어 있다. 중계 부재(4)는, 예를 들면 구리, 알루미늄, 금, 은, 티탄 등의 금속 또는 이들 중 어느 하나의 합금으로 이루어진다.
중계 부재(4)의 두께(도 4 중, 상하 방향의 길이)는 약 20 내지 300㎛로 해도 된다. 배치되는 반도체 장치를 박형으로 구성하기 위해서는, 중계 부재(4)의 두께는 예를 들면 약 150㎛ 이하인 것이 바람직하다. 또한, 중계 부재(4)의 두께는, 반도체 칩(2 및 6)(도 1 또는 도 2 참조)과 대략 동일한 두께이어도 되고, 이 경우, 반도체 칩(2 및 6)을 배치하는 경우에 사용하는 장치와 동일한 장치를 이용하여 취급할 수 있어, 용이하게 중계 부재(4)를 제1 반도체 칩(2) 상에 배치할 수 있다.
또한, 중계 부재(4)의 주면(상면)에 금 도금, 구리 도금, 은 도금, 니켈과 금의 2층 도금, 니켈과 팔라듐과 금의 3층 도금, 구리와 니켈과 금의 3층 도금 등의 금속 도금 피막을 형성해도 된다. 예를 들면, 금 도금이 중계 부재(4)의 주면(상면)에 형성되어 있는 경우에는, 금은, 본딩 와이어의 접합성이 우수하기 때문에, 양호한 와이어 본딩성을 얻을 수 있다.
중계 부재(4)의 주면(상면)에 금속 도금 피막을 형성하는 경우, 그 피막의 두께는 도금하는 금속의 종류에 따라서 적절하게 선택되지만, 약 0.02 내지 20㎛로 해도 된다.
이와 같이, 중계 부재(4)에는, 종래와 같이 소정의 배선 패턴 및 단자가 형성되어 있지 않고, 주면(상면) 전체가 도체면으로 되어 있다. 따라서, 반도체 칩의 크기, 반도체 칩에 형성되는 전극 패드의 수 및 그 배치 형태에 따라서, 중계 부재(4)의 임의의 장소에 와이어 본딩할 수 있어, 범용성이 높다.
도 5의 (a)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(4)를 배치하지 않는 구조인 경우, 제1 반도체 칩(2)과 제2 반도체 칩(6)을 접속하는 본딩 와이어(7-a 및 7-b)는 서로 교차하게 된다. 그러나, 본 실 시예(도 5의 (b) 참조)와 같이, 주면(상면) 전체가 도체면으로 되어 있는 중계 부재(4)를 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 배치함으로써, 본딩 와이어(7-a)에 의한 접속을, 중계 부재(4)를 통하여 짧은 본딩 와이어(7-a1 및 7-a2)에 의한 접속으로 할 수 있어, 본딩 와이어(7-a 및 7-b)의 교차를 회피할 수 있다.
그런데, 중계 부재(4)의 구조는, 도 4에 도시하는 예에 한정되지 않는다. 도 6 내지 도 12에 도시하는 구조이어도 된다.
도 6은, 본 발명의 제1 실시예의 중계 부재(4)의 제1 변형예에 따른 중계 부재(30)의 단면도이다. 도 6을 참조하면, 본 예에서는, 기재부(31) 상에 도체부(32)가 설치되어 있다.
기재부(31)는, 에폭시, 폴리이미드 등의 유기 재료 또는 글래스, 세라믹 등의 무기 재료로 이루어진다. 기재부(31)의 두께(도 6 중, 상하 방향의 길이)는 약 20 내지 300㎛로 해도 된다.
도체부(32)는, 도 4에 도시한 중계 부재(4)와 마찬가지로, 도체부(32)는, 예를 들면 구리, 알루미늄, 금, 은, 티탄 등의 금속 또는 이들 중 어느 하나의 합금으로 이루어진다. 도체부(32)의 주면(상면) 전체가 연속된 도체면으로 되어 있다. 기재부(31)의 두께는 약 2 내지 30㎛로 해도 된다.
기재부(31) 상에의 도체부(32)의 형성은, 박(箔) 형상의 상기 금속을 접착제에 의한 접착, 증착법, 무전해 도금법 등, 기재부(31)의 재질에 맞춘 방법을 적절하게 이용함으로써 이룰 수 있다.
또한, 도 4에 도시한 중계 부재(4)와 마찬가지로, 도체부(32)의 주면(상면) 에 금 도금, 구리 도금, 은 도금, 니켈과 금의 2층 도금, 니켈과 팔라듐과 금의 3층 도금, 구리와 니켈과 금의 3층 도금 등의 금속 도금 피막을 형성해도 된다. 중계 부재(4)의 주면(상면)에 금속 도금 피막을 형성하는 경우, 그 피막의 두께는 도금하는 금속의 종류에 따라서 적절하게 선택되지만, 약 0.02 내지 20㎛로 해도 된다.
도 7은, 본 발명의 제1 실시예의 중계 부재(4)의 제2 변형예에 따른 중계 부재(35)의 단면도이다. 도 7을 참조하면, 본 예에서는, 기판(36) 상에 절연층(37)이, 절연층(37) 상에 도체부(32)가 설치되어 있다.
기판(36)은, 예를 들면 실리콘 등, 제1 반도체 칩(2) 또는 제2 반도체 칩(6) 중 어느 하나와 동일한 재료로 이루어진다. 따라서, 중계 부재(35)를 제1 반도체 칩(2) 또는 제2 반도체 칩(6)과 동일한 제조 장치를 이용하여 제조할 수 있어, 중계 부재(35)의 외형 형상(두께)을 제1 반도체 칩(2) 또는 제2 반도체 칩(6)과 동일하게 고정밀도로 제조할 수 있다.
또한, 중계 부재(35)를 제1 반도체 칩(2) 상에 적층 배치할 때에 사용하는 장치나 접착제(5B)로서, 제2 반도체 칩(6)을 중계 부재(35)에 적층 배치할 때에 사용하는 장치나 접착제(5C)와 동일한 것을 사용할 수 있어 편리하다. 또한, 기판(36)은, 제1 반도체 칩(2) 또는 제2 반도체 칩(6) 중 어느 하나와 동일한 재료로 이루어지기 때문에, 재료의 열팽창률의 차에 기인하는 반도체 장치(10)의 내부에서의 열 응력에 의한 왜곡의 집중을 경감할 수 있다.
또한, 기판(36)의 두께(도 7 중, 상하 방향의 길이)는 약 20 내지 300㎛로 해도 된다.
절연막(37)은, 예를 들면 실리콘 산화막, 절연 수지막 등으로 이루어진다. 절연막의 두께는, 약 0.5 내지 1㎛로 해도 된다.
도체부(32)는, 도 6에 도시한 예의 경우와 마찬가지로, 예를 들면 구리, 알루미늄, 금, 은, 티탄 등의 금속 또는 이들 중 어느 하나의 합금으로 이루어진다. 또한, 도체부(32)의 주면(상면) 전체가 도체면으로 되어 있다. 도체부(32)의 두께는 약 2 내지 30㎛로 해도 된다.
또한, 도체부(32)의 주면(상면)에 금 도금, 구리 도금, 은 도금, 니켈과 금의 2층 도금, 니켈과 팔라듐과 금의 3층 도금, 구리와 니켈과 금의 3층 도금 등의 금속 도금 피막을 형성해도 된다. 중계 부재(4)의 주면(상면)에 금속 도금 피막을 형성하는 경우, 그 피막의 두께는 도금할 금속의 종류에 따라서 적절하게 선택되지만, 약 O.02 내지 20㎛로 해도 된다.
도 8은, 본 발명의 제1 실시예의 중계 부재(4)의 제3 변형예에 따른 중계 부재(40)의 단면도이다. 도 8에서, 도 7을 참조하여 설명한 부분과 동일한 부분에는 동일한 번호를 붙이고, 그 설명을 생략한다.
도 8을 참조하면, 도체부(32)의 주면으로서, 제2 반도체 칩(6)(도 1 또는 도 2 참조)을 해당 주면에 재치한 경우에 제2 반도체 칩(6)과 중첩되지 않는 영역에, 소정의 개구부(42)를 갖는 수지막(41)이 형성되어 있다.
수지막(41)은, 예를 들면 폴리이미드, 에폭시 등의 절연성 수지로 이루어진다.
개구부(42)에는, 제1 반도체 칩(2), 제2 반도체 칩(6), 또는 이너 리드부(22)와 중계 부재(40)를 전기적으로 접속하기 위해 본딩 와이어(7)(도 1 또는 도 2 참조)가 접속된다. 따라서, 개구부(42)는, 예를 들면 개구경 50㎛ 이상 등, 적어도 와이어 본딩을 행할 수 있는 크기 이상이면 되고, 그 크기나 형상에 한정은 없다.
또한, 제2 반도체 칩(6)을 배치한 경우에 제2 반도체 칩(6)과 중첩되지 않는 영역으로서, 와이어 본딩되지 않는 개소를 선택적으로 피막하도록 수지막(41)이 형성되어 있기 때문에, 중계 부재(40)와 밀봉 수지(9)(도 1 참조)와의 밀착성이 향상한다. 즉, 수지와 밀봉 수지의 밀착성은 금속면과 밀봉 수지와의 밀착성보다도 우수하기 때문에, 상술한 구조에 의해, 중계 부재(40)와 밀봉 수지(9)와의 밀착성이 향상하여, 반도체 장치의 신뢰성을 향상시킬 수 있다.
상술한 중계 부재(40)와 밀봉 수지(9)와의 밀착성이라는 점을 감안하면, 개구부(42)의 크기는 작은 쪽이 바람직하다라고도 할 수 있지만, 반도체 칩의 크기, 반도체 칩에 형성되는 전극 패드의 수 및 그 배치 형태에 따라서, 중계 부재의 임의의 장소에 와이어 본딩할 수 있도록, 중계 부재에 높은 범용성을 갖게 할 필요가 있다.
따라서, 개구부(42)의 개구 패턴을, 도 9 내지 도 12에 도시하는 바와 같이 설정해도 된다. 여기서, 도 9 내지 도 12는, 개구부(42)의 개구 패턴의 제1 내지 제4 예를 나타낸 도면으로서, 각각 중계 부재(40)의 평면도이다.
도 9에 도시하는 예에서는, 수지막(41)을 주면의 대략 중앙에 설치하고, 그 주위를 개구부(42)로 하여, 도체부(32)가 노출되어 있다.
도 10에 도시하는 예에서는, 수지막(41)을 주면의 4변을 따라 설치함과 함께, 그 4변으로부터 격자 형상으로 수지막(41)과 개구부(42)가 교대로 설치되어, 개구부(42)에 있어서 도체부(32)가 노출되어 있다.
도 11에 도시하는 예에서는, 주면의 대략 전체면에 수지막(41)을 설치하고, 그 주면의 4변을 따라 부분적으로 개구부(42)를 형성하여, 개구부(42)에 있어서 도체부(32)가 노출되어 있다.
도 12에 도시하는 예에서는, 수지막(41)을 주면의 대략 중앙에 설치하고, 그 주위에 개구부(42)를, 그 개구부(42)의 주위에 수지막(41)을 교대로 설치하여, 개구부(42)에서 도체부(32)가 노출되어 있다.
이와 같이, 중계 부재(40)의 주면에 설치한 수지막(41)에 개구부(42)를 소정의 패턴에 의해 형성하여 도체부(32)를 노출시킴으로써, 중계 부재(40)와 밀봉 수지(9)의 밀착성을 향상시키면서, 개구부(42)에 의해 와이어 본딩을 행할 때의 본딩 위치의 위치 결정을 용이하게 행할 수 있다.
다음으로, 본 실시예에서의, 패드 상에서의 복수의 본딩 와이어의 접속 구조에 대하여, 앞서 설명한 도 5의 (b) 및 도 13을 참조하여 설명한다. 여기서, 도 13은, 패드 상에서의 복수의 본딩 와이어의 접속 구조를 도시한 도면이다.
도 5의 (b) 및 도 13을 참조하면, 제1 반도체 칩(2)에 설치된 패드(45) 상에, 우선 스터드 범프(46)가 배치되어 있다. 그 스터드 범프(46) 상에, 이너 리드부(22)에 접속되는 본딩 와이어(7-c)의 단부가 접속되어 있다. 또한, 해당 본딩 와이어(7-c) 상에, 제2 반도체 칩(6)에 접속된 본딩 와이어(7-b)가 중첩해서 설치되어 있다.
패드(45) 상에, 스터드 범프(46)가 설치되어 있기 때문에, 본딩 와이어(7-c)를, 해당 스터드 범프(46)의 높이만큼 높게 하여 배선할 수 있다. 따라서, 본딩 와이어(7-c)가 늘어지는 등으로 하여 제1 반도체 칩(2)의 표면이나 다른 배선 등과 접촉하게 하는 것을 방지할 수 있다. 또한, 본딩 와이어(7-c)는, 본딩 와이어(7-b)와 스터드 범프(46)에 협지되어 있기 때문에, 본딩 와이어(7-c)와 스터드 범프(46) 사이의 밀착성을 높일 수 있다.
이와 같이, 본 실시예에서의 중계 부재(4, 30, 35 및 40)에서는, 종래와 같이 소정의 배선 패턴 및 단자가 형성되어 있지 않고, 주면(상면) 전체가 도체면으로 되어 있다.
따라서, 반도체 칩(2 및 6)의 크기, 반도체 칩(2 및 6)에 형성되는 전극 패드의 수 및 그 배치 형태에 따라서, 상기 중계 부재(4, 30, 35 및 40)의 임의의 장소에 와이어 본딩할 수 있어, 범용성이 높다. 본 실시예에서의 중계 부재(4, 30, 35 및 40)의 주면은, 그 위에 탑재되는 제2 반도체 칩(6)보다도 주면이 크다. 따라서, 중계 부재(4, 30, 35 및 40)의 주면에서, 제2 반도체 칩(6)과 중첩되지 않고 노출되어 있는 영역에, 제2 반도체 칩(6)으로부터 중계 부재(4, 30, 35 및 40)에 임의로 와이어 본딩할 수 있다. 따라서, 본딩할 수 있는 부분의 자유도가 높다. 또한, 그 중계 부재(4, 30, 35 및 40)를 제1 반도체 칩(2) 상에 고정밀도로 배치할 필요는 없고, 그 배치의 위치 어긋남의 제조 마진이 증가하기 때문에, 반도체 장치 의 제조 수율을 향상시킬 수 있다.
또한, 본 실시예에서의 중계 부재(4, 30, 35 및 40)에는, 소정의 배선 패턴 및 단자가 형성되어 있지 않기 때문에, 그 중계 부재의 제조 코스트의 저감을 도모할 수 있다.
이러한 높은 범용성 하에서, 중계 부재(4, 30, 35 및 40)를 배치하지 않는 경우에 발생할 수 있는 본딩 와이어(7)의 교차를 회피할 수 있고, 또한, 본딩 와이어(7)의 와이어 길이의 단축을 도모할 수 있다. 따라서, 반도체 장치(10)의 제조 수율이 향상함과 함께, 본딩 와이어(7)의 와이어 루프의 높이를 낮게 억제할 수 있다. 따라서, 반도체 장치(10)의 높이를 낮게 할 수 있어, 반도체 장치(10)의 박형화를 실현할 수 있다.
또한, 중계 부재(4, 30, 35 및 40)가 제2 반도체 칩(6)의 접지 전극 또는 전원 전극과 전기 접속되어도 된다. 이 경우, 중계 부재(4, 30, 35 및 40)의 도체부(32)가 정전위로 되기 때문에, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이의 노이즈를 저감할 수 있어, 반도체 장치(10)의 동작이 안정성·전기 특성이 향상한다.
따라서, 제1 반도체 칩(2) 또는 제2 반도체 칩(6)의 동작 주파수가 높아진 경우나, 제2 반도체 칩(6)의 두께가 매우 얇기 때문에 제1 반도체 칩(2)의 회로면과 제2 반도체 칩(6)의 회로의 거리가 접근하고, 상호 인덕턴스 등이 증대하여 서로의 동작에 악영향을 미치는 경우에도, 반도체 장치(10)를 안정적으로 동작시킬 수 있다. 따라서, 본 실시예에 의해, 반도체 장치의 고속화·박형화를 실현할 수 있다.
[제2 실시예]
다음으로, 본 발명의 제2 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 도 13을 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 14는 본 발명의 제2 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 15는 도 14에 도시하는 반도체 장치의 부분 확대 평면도로서, 도 14에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다.
상술한 본 발명의 제1 실시예에서는, 제1 반도체 칩 상에, 제1 반도체 칩의 주면보다도 작은 주면을 갖는 중계 부재가 1개 접착 고정되고, 그 중계 부재 상에, 중계 부재의 주면보다도 작은 주면을 갖는 제2 반도체 칩이 접착 고정되어 있었다.
이에 대하여, 본 발명의 제2 실시예에서는, 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 복수의 중계 부재(51a 및 51b)가 각각 접착제(5B)에 의해 병렬로 독립해서, 서로 약간 이격하여 접착 고정되어 있다. 복수의 중계 부재(51a 및 51b)의 각각의 일부 상에는, 제2 반도체 칩(6)이 접착제(5C)에 의해 접착 고정되어 있다.
중계 부재(51a 및 51b)와 제1 반도체 칩(2)의 전극, 중계 부재(51a 및 51b)와 제2 반도체 칩(6)의 전극, 제1 반도체 칩(2)의 전극과 제2 반도체 칩(6)의 전극, 제1 반도체 칩(2)의 전극과 리드 프레임(20)의 이너 리드부(22)는, 각각 본딩 와이어(7)에 의해서 접속되어 있다.
또한, 도 14 및 도 15에 도시하는 예에서는, 중계 부재(51a 및 51b)의 내부 구조는 도 4에 도시하는 구조와 마찬가지로 도체물로 형성되고, 주면(상면) 전체가 도체면으로 되어 있고, 종래와 같이 소정의 배선 패턴 및 단자가 형성되어 있지 않다. 또한, 외형 형상은, 대략 판 형상이다. 그러나, 본 발명은 이 예에 한정되지 않고, 중계 부재(51a 또는 51b)의 내부 구조는 예를 들면, 도 6 또는 도 7에 도시하는 구조이어도 되고, 또한 주면은 도 8 내지 도 12에 도시하는 구조를 갖고 있어도 된다.
도 16의 (a)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(51a 및 51b)를 배치하지 않는 구조인 경우, 제1 반도체 칩(2)과 제2 반도체 칩(6)을 접속하는 본딩 와이어(7-a 및 7-b)는 서로 교차하게 된다. 또한, 본딩 와이어(7-d)의 와이어 길이는 길어지게 된다.
그러나, 본 실시예(도 16의 (b) 참조)와 같이, 주면(상면) 전체가 도체면으로 되어 있는 복수의 중계 부재(51a 및 51b)를 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 병렬로, 독립해서 서로 약간 이격하여 배치하고, 제2 반도체 칩(6)을 그 복수의 중계 부재(51a 및 51b)의 각각의 일부 상에 설치함으로써, 본딩 와이어(7-d)에 의한 접속을, 중계 부재(51-a)를 통하여 짧은 본딩 와이어(7-e1 및 7-e2)에 의한 접속으로 할 수 있어, 본딩 와이어의 와이어 길이의 단축을 도모할 수 있다. 또한, 본딩 와이어(7-a)에 의한 접속을, 중계 부재(51-b)를 통하여 짧은 본딩 와이어(7-a1 및 7-a2)에 의한 접속으로 할 수 있어, 본딩 와이어(7-a 및 7-b)의 교차를 회피할 수 있다.
도 14 내지 도 16에 도시하는 예에서는, 주면이 대략 직사각형 형상의 중계 부재 2개가 이용되고 있지만 본 발명은 이것에 한정되지 않고, 예를 들면 도 17의 (a) 내지 도 20의 (a)에 도시하는 예라도 된다. 여기서, 도 17 내지 도 20은, 본 발명의 제2 실시예에서의 복수의 중계 부재의 배치의 제1 내지 제4 변형예를 도시하는 도면으로서, 도 17의 (a) 내지 도 20의 (a)는 중계 부재를 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 배치하고 있는 경우를 나타내고, 도 17의 (b) 내지 도 20의 (b)는 중계 부재를 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 배치하지 않는 경우를 나타낸다.
도 17의 (a)에 도시하는 예에서는, 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 3개의 중계 부재(52a, 52b 및 52c)가 병렬로, 독립해서 서로 약간 이격하여 배치되어 있다. 중계 부재(52a, 52b 및 52c)의 주면(상면)은 전체가 연속된 도체면이다. 그 3개의 중계 부재(52a, 52b 및 52c)의 각각의 일부 상에는, 제2 반도체 칩(6)이 배치되어 있다.
도 17의 (b)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(52a, 52b 및 52c)를 배치하지 않는 구조인 경우, 제1 반도체 칩(2)과 제2 반도체 칩(6)을 접속하는 본딩 와이어(7-f, 7-h, 및 7-j)의 와이어 길이는 길어지게 됨과 함께, 서로 이웃하는 본딩 와이어와의 교차가 발생하게 된다.
그러나, 도 17의 (a)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(52a, 52b 및 52c)를 배치함으로써, 본딩 와이어(7-f)에 의한 접속을, 중계 부재(52a)를 통하여 짧은 본딩 와이어(7-g1 및 7-g2)에 의한 접속으로 할 수 있고, 본딩 와이어(7-h)에 의한 접속을, 중계 부재(52b)를 통하여 짧은 본딩 와이어(7-i1 및 7-i2)에 의한 접속으로 할 수 있고, 본딩 와이어(7-j)에 의한 접속을, 중계 부재(52c)를 통하여 짧은 본딩 와이어(7-k1 및 7-k2)에 의한 접속으로 할 수 있어, 본딩 와이어의 와이어 길이의 단축 및, 서로 이웃하는 본딩 와이어의 교차를 회피할 수 있다.
도 18의 (a)에 도시하는 예에서는, 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 4개의 중계 부재(53a, 53b, 53c 및 53d)가 전체적으로 대략 정방형을 형성하도록 독립해서 서로 약간 이격하여 배치되어 있다. 중계 부재(53a, 53b, 53c 및 53d)의 주면(상면)은 전체가 연속된 도체면이다. 그 4개의 중계 부재(53a, 53b, 53c 및 53d)의 각각의 일부 상에는, 제2 반도체 칩(6)이 배치되어 있다.
도 18의 (b)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(53a, 53b, 53c 및 53d)를 배치하지 않는 구조인 경우, 제1 반도체 칩(2)과 제2 반도체 칩(6)을 접속하는 본딩 와이어(7-1, 7-n, 7-p, 7-r)의 와이어 길이는 길어지게 됨과 함께, 서로 이웃하는 본딩 와이어와의 교차가 발생하게 된다.
그러나, 도 18의 (a)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 병렬로, 독립해서 서로 약간 이격하여 중계 부재(53a, 53b, 53c 및 53d)를 배치함으로써, 본딩 와이어(7-1)에 의한 접속을, 중계 부재(53a)를 통하여 짧은 본딩 와이어(7-m1 및 7-m2)에 의한 접속으로 할 수 있고, 본딩 와이어(7-n)에 의한 접속을, 중계 부재(53b)를 통하여 짧은 본딩 와이어(7-o1 및 7-o2)에 의한 접 속으로 할 수 있고, 본딩 와이어(7-p)에 의한 접속을, 중계 부재(53c)를 통하여 짧은 본딩 와이어(7-q1 및 7-q2)에 의한 접속으로 할 수 있고, 본딩 와이어(7-r)에 의한 접속을, 중계 부재(53d)를 통하여 짧은 본딩 와이어(7-s1 및 7-s2)에 의한 접속으로 할 수 있어, 본딩 와이어의 와이어 길이의 단축 및, 서로 이웃하는 본딩 와이어의 교차를 회피할 수 있다.
도 19의 (a)에 도시하는 예에서는, 제1 반도체 칩(2) 상에, 대략 L자형 형상의 주면을 갖는 2개의 중계 부재(54a 및 54b)가, 독립해서 서로 약간 이격하여 배치되어 있다. 중계 부재(54a 및 54b)의 주면(상면)은 전체가 연속된 도체면이다. 그 중계 부재(54a 및 54b)의 각각의 일부 상에는, 제2 반도체 칩(6)이 배치되어 있다.
도 19의 (b)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(54a 및 54b)를 배치하지 않는 구조인 경우, 제1 반도체 칩(2)과 제2 반도체 칩(6)을 접속하는 본딩 와이어(7-t 및 7-v)의 와이어 길이는 길어지게 됨과 함께, 서로 이웃하는 본딩 와이어와의 교차가 발생하게 된다.
그러나, 도 19의 (a)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(54a 및 54b)를 병렬로, 독립해서 서로 약간 이격하여 배치함으로써, 본딩 와이어(7-t)에 의한 접속을, 중계 부재(54a)를 통하여 짧은 본딩 와이어(7-u1 및 7-u2)에 의한 접속으로 할 수 있고, 본딩 와이어(7-v)에 의한 접속을, 중계 부재(54b)를 통하여 짧은 본딩 와이어(7-w1 및 7-w2)에 의한 접속으로 할 수 있고, 본딩 와이어의 와이어 길이의 단축 및, 서로 이웃하는 본딩 와이어의 교 차를 회피할 수 있다.
도 20의 (a)에 도시하는 예에서는, 제1 반도체 칩(2) 상에, 외형 부분에 곡선 부분이 형성된 주면을 갖는 2개의 중계 부재(55a 및 55b)가, 독립해서 서로 약간 이격하여 배치되어 있다. 중계 부재(55a 및 55b)의 주면(상면)은 전체가 연속된 도체면이다. 그 중계 부재(55a 및 55b)의 각각의 일부 상에는, 제2 반도체 칩(6)이 배치되어 있다.
도 20의 (b)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(55a 및 55b)를 배치하지 않는 구조인 경우, 제1 반도체 칩(2)과 제2 반도체 칩(6)을 접속하는 본딩 와이어(7-x 및 7-α)의 와이어 길이는 길어지게 됨과 함께, 서로 이웃하는 본딩 와이어와의 교차가 발생하게 된다.
그러나, 도 20의 (a)에 도시하는 바와 같이, 제1 반도체 칩(2)과 제2 반도체 칩(6)과의 사이에 중계 부재(55a 및 55b)를 병렬로, 독립해서 서로 약간 이격하여 배치함으로써, 본딩 와이어(7-x)에 의한 접속을, 중계 부재(55a)를 통하여 짧은 본딩 와이어(7-y1 및 7-y2)에 의한 접속으로 할 수 있고, 본딩 와이어(7-α)에 의한 접속을, 중계 부재(55b)를 통하여 짧은 본딩 와이어(7-β1 및 7-β2)에 의한 접속으로 할 수 있어, 본딩 와이어의 와이어 길이의 단축 및, 서로 이웃하는 본딩 와이어의 교차를 회피할 수 있다.
또한, 도 17 내지 도 20에 도시한 각 중계 부재는, 단일의 중계 부재로부터 블레이드에 의한 다이싱, 레이저 가공, 에칭법 등을 이용하여 분할하여 형성할 수 있다. 특히, 레이저 가공에 의해, 도 19에 도시하는 바와 같이 주면이 대략 L자형 형상인 중계 부재를, 또한 도 20에 도시하는 바와 같이 외형 부분에 곡선 부분이 형성된 주면을 갖는 중계 부재를 용이하게 형성할 수 있다.
또한, 도 17 내지 도 20에 도시한 각 중계 부재의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 되고, 주면의 구조로서 도 8 내지 도 12에 도시하는 구조를 채용해도 된다.
이와 같이, 본 실시예에 따르면, 복수의 중계 부재를 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 병렬로, 독립해서 서로 약간 이격하여 배치하고, 제2 반도체 칩(6)이 그 복수의 중계 부재의 각각의 일부 상에 설치되어 있기 때문에, 제1 반도체 칩(2)과 제2 반도체 칩(6)의 결선 단자수를 늘릴 수 있다. 따라서, 다른 전위로 제1 반도체 칩과 제2 반도체 칩을 중계할 수 있다.
본 실시예에서도 본 발명의 제1 실시예와 마찬가지의 효과를 얻을 수 있지만, 본 실시예에서는, 본 발명의 제1 실시예에 비하여, 제1 반도체 칩(2), 제2 반도체 칩(6), 및 이너 리드부(22)의 결선 및 배치의 조합의 자유도를 향상시킬 수 있어, 보다 효과적으로 본딩 와이어(7)의 교차를 회피할 수 있고, 또한, 본딩 와이어(7)의 와이어 길이의 단축을 도모할 수 있다. 따라서, 반도체 장치(10)의 제조 수율이 한층 향상함과 함께, 본딩 와이어(7)의 와이어 루프의 높이를 한층 낮게 억제할 수 있다. 따라서, 반도체 장치(10)의 높이를 한층 낮게 할 수 있어, 반도체 장치(10)의 박형화를 실현할 수 있다.
[제3 실시예]
다음으로, 본 발명의 제3 실시예에 대하여 설명한다. 또한, 이하에서는, 도 14를 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 21은, 본 발명의 제3 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 22는, 도 21에 있어서 점선 A로 둘러싼 부분의 확대도이다.
상술한 본 발명의 제2 실시예에서는, 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 복수의 중계 부재(51a 및 51b)가 각각 접착제(5B)에 의해 병렬로, 독립해서 서로 약간 이격하여 접착 고정되고, 복수의 중계 부재(51a 및 51b)의 각각의 일부 상에 제2 반도체 칩(6)이 접착제(5C)에 의해 접착 고정되어 있었다.
이에 대하여, 본 발명의 제3 실시예에서는, 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 복수의 중계 부재(51a 및 51b)가, 공통인 단일의 필름 형상의 접착제(5D)에 의해, 병렬로, 독립해서 서로 약간 이격하여 접착 고정되어 있다. 복수의 중계 부재(51a 및 51b)의 각각의 일부 상에는, 제2 반도체 칩(6)이 접착제(5C)에 의해 접착 고정되어 있다.
이러한 구조에 의해, 반도체 장치(10)의 제조 공정에서, 복수의 중계 부재(51a 및 51b)를 동시에 제1 반도체 칩(2) 상에 배치할 수 있기 때문에, 반도체 장치(10)의 생산성을 향상시킬 수 있고, 결과적으로, 저코스트로 반도체 장치(10)를 제조할 수 있다. 또한, 그 복수의 중계 부재(51a 및 51b) 사이의 상대 위치의 정밀도를 향상시킬 수 있어, 제조 수율이 향상한다.
또한, 도 22에 도시되는 바와 같이, 복수의 중계 부재(51a 및 51b)가 서로 이격하여 형성되어 있는 간극부에도 필름 형상의 접착제(5D)가 개재되기 때문에, 중계 부재(51a 및 51b) 사이의 간극부의 공간 영역이 적어진다. 따라서, 제2 반도체 칩(6)을 배치하는 부위의 간극부(61)를 제2 반도체 칩(6)을 배치 고착하는 접착제(5C)로 매립하는 것이 용이하게 되어, 제2 반도체 칩(6)의 중계 부재(51a 및 51b)에 대한 접착성이 향상하여, 반도체 장치의 신뢰성이 향상한다.
또한, 본 실시예에서도, 본 발명의 제1 및 제2 실시예와 마찬가지의 효과를 얻을 수 있는 것은 물론이다.
또한, 중계 부재(51a 및 51b)의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 되고, 주면의 구조로서 도 8 내지 도 12에 도시하는 구조를 채용해도 된다.
[제4 실시예]
다음으로, 본 발명의 제4 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 도 22를 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 23은, 본 발명의 제4 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 24는, 도 23에 도시하는 반도체 장치의 부분 확대 평면도로서, 도 23에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다. 또한, 도 25는, 본 발명의 제4 실시예에 따른 중계 부재의 부분 확대 단면도이다. 도 26은, 본 발명의 제4 실시예에 따른 중계 부재의 평면도이다.
상술한 본 발명의 제2 실시예에서는, 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 복수의 중계 부재(51a 및 51b)가 각각 접착제(5B)에 의해 병렬로, 독립해서 서로 약간 이격하여 접착 고정되고, 복수의 중계 부재(51a 및 51b)의 각각의 일부 상에 제2 반도체 칩(6)이 접착제(5C)에 의해 접착 고정되어 있다.
이에 대하여, 본 발명의 제4 실시예에서는, 도 23 및 도 25에 도시하는 바와 같이, 제1 반도체 칩(2)의 주면에 배치하는 중계 부재(75)는, 도 7을 참조하여 설명한 구조와 마찬가지의 구조, 즉, 기판(36) 상에 절연층(37)이, 절연층(37) 상에 도체부(32)가 설치되어 있는 구조를 갖고, 또한, 도 26에 도시하는 바와 같이, 기판(36)을 제외한 부분, 즉, 도체부(32) 및 절연층(37)에 홈부(76)가 형성되어, 도체부(32) 및 절연층(37)이 2개의 영역(75a 및 75b)으로 분할되어 있다. 중계 부재(75) 상에 제2 반도체 칩(6)(도 23 참조)을 배치하지 않는 상태에서는, 홈부(76)를 통하여 기판(36)이 노출되어 있다.
도 23에 도시하는 바와 같이, 이러한 구조를 갖는 중계 부재(75)의 분할된 각각의 영역(75a 및 75b)을 걸치도록, 제2 반도체 칩(6)이 중계 부재(75)의 도체부(32)의 주면(도체면) 상에 설치되어 있다.
이와 같이, 1개의 중계 부재(75)에서 도체부(32)가 2개로 분할되고, 그 각각의 일부 상에 제2 반도체 칩(6)이 설치되어 있기 때문에, 1개의 중계 부재(75)를 이용하면서, 복수의 중계 부재를 이용하는 본 발명의 제2 및 제3 실시예와 마찬가지의 효과를 얻을 수 있다. 따라서, 제1 반도체 칩(2) 또는 제2 반도체 칩(6)의 결선 단자수를 늘릴 수 있어, 제1 반도체 칩(2), 제2 반도체 칩(6), 및 이너 리드부(22)와의 결선의 조합의 자유도를 향상시킬 수 있다. 또한, 절연층(37)은 반드시 분할되어 있지 않아도 된다.
그런데, 상술한 홈부(76)의 형성은, 도 26에 도시하는 예에 한정되지 않는다. 제1 반도체 칩(2), 제2 반도체 칩(6), 및 이너 리드부(22)와의 본딩 와이어의 결선 방법, 제1 반도체 칩(2), 제2 반도체 칩(6), 및 이너 리드부(22)의 배치 방법 등은 다양하다. 홈부(76)의 형성 방법을 변경함으로써, 중계 부재의 분할 방법, 즉, 중계 부재의 도체면의 형상을 변경할 수 있어, 이것에 대응할 수 있다. 예를 들면, 도 27 내지 도 30에 도시하는 바와 같이, 홈부(76)의 형성 방법을 변경해도 된다. 여기서, 도 27 내지 도 30은, 본 발명의 제4 실시예에 따른 중계 부재의 제1 내지 제4 변형예를 도시하는 평면도이다.
도 27에 도시하는 예에서는, 중계 부재(80)에 2개의 홈부(81)를 대략 평행하게 형성하고, 도체부(32)(및 절연층(37))를 3개의 영역(80a, 80b, 및 80c)으로 분할하고 있다.
도 28에 도시하는 예에서는, 중계 부재(85)에 2개의 홈부(86)를 대략 직교하도록 형성하고, 도체부(32)(및 절연층(37))를, 4개의 영역(85a, 85b, 85c 및 85d)으로 분할하고 있다. 4개의 영역(85a, 85b, 85c 및 85d)의 주면(도체면)은, 각각 대략 정방형상을 갖고 있다.
도 29에 도시하는 예에서는, 중계 부재(90)에 홈부(91)를 꺽인 선 형상으로 형성하고, 도체부(32)(및 절연층(37))를 2개의 영역(90a 및 90b)으로 분할하고 있 다. 2개의 영역(90a 및 90b)의 주면(도체면)은, 각각 대략 L자형 형상을 갖고 있다.
도 30에 도시하는 예에서는, 중계 부재(95)에 홈부(96)를 곡선 형상으로 형성하고, 도체부(32)(및 절연층(37))를 2개의 영역(95a 및 95b)으로 분할하고 있다.
상술한 홈부(76, 81, 86, 91, 및 96)의 형성, 즉, 중계 부재(75, 80, 85, 90 및 95)의 도체부(32)(및 절연층(37))의 분할 방법으로서, 블레이드에 의한 다이싱, 레이저 가공, 에칭법 등을 이용할 수 있다.
특히, 레이저 가공에 의해, 도 29에 도시하는 바와 같이, 분할하여 형성된 2개의 영역의 주면(도체면)이 각각 대략 L자형 형상을 갖도록, 홈부(91)를 꺽인 선 형상으로 용이하게 형성할 수 있으며, 또한, 도 30에 도시하는 바와 같이, 분할하여 형성된 2개의 영역의 주면(도체면)의 외형 부분이 곡선 부분을 갖도록, 홈부(96)를 곡선 형상으로 용이하게 형성할 수 있다.
또한, 본 실시예에 있어서도, 본 발명의 제1 실시예와 마찬가지의 효과를 얻을 수 있는 것은 물론이다.
또한, 중계 부재(75)의 주면의 구조로서, 도 8 내지 도 12에 도시하는 구조를 채용해도 된다.
[제5 실시예]
다음으로, 본 발명의 제5 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 도 30을 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 31은, 본 발명의 제5 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 32는, 도 31에 도시하는 반도체 장치의 부분 확대 평면도로서, 도 31에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다.
상술한 본 발명의 제2 실시예에서는, 리드 프레임형 반도체 장치(10)에서, 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 복수의 중계 부재(51a 및 51b)가 각각 접착제(5B)에 의해 병렬로, 독립해서 서로 약간 이격하여 접착 고정되고, 복수의 중계 부재(51a 및 51b)의 각각의 일부 상에 제2 반도체 칩(6)이 접착제(5C)에 의해 접착 고정되어 있었다.
이에 대하여, 본 발명의 제5 실시예에서는, 상세 내용은 후술하지만, 반도체 칩을 배선 기판에 배치한 타입의 반도체 장치에 있어서, 중계 부재 상에, 복수의 제2 반도체 칩이 배치되어 있다.
도 31 및 도 32를 참조하면, 본 발명의 제5 실시예에 따른 중계 부재를 구비한 반도체 장치(100)는, 소위 BGA(Ball Grid Array) 패키지형의 반도체 장치이다.
하면에 복수의 구형 전극(범프)(3)이 형성된 배선 기판(1) 상에, 제1 반도체 칩(2)이 탑재되고, 접착제(5A)에 의해 배선 기판(1)에 접착 고정되어 있다. 제1 반도체 칩(2) 상에는, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 중계 부재(104)가 접착제(5B)에 의해 접착 고정되어 있다. 중계 부재(104) 상에는, 중계 부재(4)의 주면보다도 작은 주면을 갖는 복수의 제2 반도체 칩(6-1 및 6-2)이 병렬로 접착제(5C)에 의해 접착 고정되어 있다.
중계 부재(104)와 제1 반도체 칩(2), 중계 부재(104)와 제2 반도체 칩(6-1 및 6-2), 제1 반도체 칩(2)과 제2 반도체 칩(6-1 및 6-2), 제1 반도체 칩(2)과 배선 기판(1), 제2 반도체 칩(6-1 및 6-2)과 배선 기판(1), 중계 부재(104)와 배선 기판(1)의 각각에서의 전극은, 각각 본딩 와이어(7)에 의해서 상호 접속되어 있다.
제1 반도체 칩(2), 제2 반도체 칩(6-1 및 6-2), 중계 부재(104), 본딩 와이어(7)는, 밀봉 수지(9)에 의해서 밀봉되어, 반도체 장치(100)가 형성되어 있다.
배선 기판(1)으로서, 글래스 에폭시, 글래스 BT(비스말레이미드트리아진) 등으로 이루어지는 프린트 기판을 이용할 수 있다. 이 경우, 다층 배선 구조를 용이하게 구성할 수 있고, 또한, 고밀도 배선을 기판 내에 구성할 수 있어, 설계의 자유도가 높다. 또한, 반도체 장치의 다핀화에 용이하게 대응할 수 있다.
또한, 배선 기판(1)으로서, 폴리이미드 필름 등의 플렉시블한 테이프 기판을 이용할 수 있다. 이 경우, 미세한 배선을 형성할 수 있기 때문에, 하나의 배선층 내에서의 배선 밀도를 높일 수 있어, 프린트 기판에 비하여 기판의 배선층 수를 적게 할 수 있다. 또한, 필름의 두께를 얇게 함으로써, 반도체 장치를 박형으로 구성할 수 있다.
또한, 배선 기판(1)으로서 세라믹, 글래스, 실리콘 등으로 이루어지는 무기 기판을 이용해도 된다.
이와 같이, 중계 부재(104) 상에, 복수의 제2 반도체 칩(6-1 및 6-2)이 배치되어 있기 때문에, 반도체 장치의 다기능화, 대용량화, 고밀도화를 실현할 수 있다. 단, 중계 부재(104)에 설치되는 제2 반도체 칩(6)의 수에 한정은 없고, 2개 이상의 제2 반도체 칩(6)을 중계 부재(104)에 배치해도 된다. 반도체 장치 내에 배치하는 반도체 칩의 수를 늘림으로써, 반도체 장치의 한층 더한 다기능화, 대용량화, 고밀도화를 실현할 수 있다.
또한, 본 실시예에서도, 본 발명의 제1 실시예와 마찬가지의 효과를 얻을 수 있는 것은 물론이다.
또한, 중계 부재(104)의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 되고, 주면의 구조로서 도 8 내지 도 12에 도시하는 구조를 채용해도 된다.
[제6 실시예]
다음으로, 본 발명의 제6 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 32를 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 33은, 본 발명의 제6 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 부분 평면도로서, 설명의 편의상, 반도체 장치를 수지 밀봉하기 위한 밀봉 수지의 도시는 생략하고 있다.
상술한 본 발명의 제5 실시예에서는, 반도체 칩을 배선 기판에 배치한 타입의 반도체 장치에 있어서, 중계 부재 상에, 복수의 제2 반도체 칩이 배치되어 있다.
이에 대하여, 본 발명의 제6 실시예에서는, 본 발명의 제2 실시예와 제5 실시예의 쌍방의 구조로 하고 있다. 즉, 제1 반도체 칩 상에, 복수의 중계 부재가 배치되고, 해당 복수의 중계 부재의 각각의 일부에 제2 반도체 칩을 복수 배치하고 있다.
도 33을 참조하면, 제1 반도체 칩(2) 상에, 중계 부재(104-1 및 104-2)가 병렬로 서로 소정 길이 이격하여 설치되고, 해당 중계 부재(104-1 및 104-2)의 각각의 일부 상에, 제2 반도체 칩(6-1 및 6-2)을 복수 배치하고 있다.
이러한 구조 하에서, 상술한 본 발명의 제2 실시예의 효과와, 제5 실시예의 효과를 발휘할 수 있다. 또한, 중계 부재(104-1 및 104-2)의 긴 변측의 단부를 제1 반도체 칩(2)으로부터 돌출하여 배치하고 있는 것에 의해, 이 돌출부에 와이어 본딩을 행함으로써, 결선의 자유도를 보다 향상시킬 수 있다.
또한, 중계 부재(104-1 및 104-2)의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 되고, 주면의 구조로서 도 8 내지 도 12에 도시하는 구조를 채용해도 된다. 또한, 중계 부재(104-1 및 104-2)의 배치 방법을 본 발명의 제3 실시예에 나타내는 바와 같이 해도 된다. 또한, 복수의 중계 부재를 이용하는 대신에, 본 발명의 제4 실시예와 같이, 분할된 복수의 도체부를 갖는 1개의 중계 부재를 이용해도 된다.
[제7 실시예]
다음으로, 본 발명의 제7 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 도 33을 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 34는, 본 발명의 제7 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 35는, 도 34에 도시하는 반도체 장치의 부분 확대 평면도로서, 도 34에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다.
도 34 및 도 35를 참조하면, 본 실시예의 반도체 장치(110)에서는, 배선 기판(1) 상에 접착제(5A)를 통하여 배치된 제1 반도체 칩(102)이, 그 주면의 4변의 주연부에 열 형상으로 배치된 제1 전극 패드(103)와 해당 제1 전극 패드(103)보다 내측의 영역으로서, 주면의 대략 중앙에 배치된 제2 전극 패드(104)를 복수 구비한다. 제2 전극 패드(104)는, 전원 전위로 설정된 전원 공급용의 전극 패드이다.
이러한 구조를 갖는 제1 반도체 칩(102)의 주면에 있어서, 제1 전극 패드(103) 및 제2 전극 패드(104)가 형성되어 있지 않은 영역으로서, 도 35에 있어서 제2 전극 패드(104)의 좌측에는 중계 부재(105-1 및 105-2)가, 도 35에 있어서 제2 전극 패드(104)의 우측에는 중계 부재(105-3)가, 각각 접착제(5B)를 통하여 배치되어 있다.
중계 부재(105-1 및 105-2)의 각각의 일부 상에는 제2 반도체 칩(6-1)이, 또한, 중계 부재(105-3) 상에는, 해당 중계 부재(105-3)의 주면보다도 작은 주면을 갖는 제2 반도체 칩(6-2)이, 각각 접착제(5C)를 통하여 배치되어 있다.
중계 부재(105-1 내지 105-3)와 제1 반도체 칩(102), 중계 부재(105-1 및 105-2)와 제2 반도체 칩(6-1), 중계 부재(105-3)와 제2 반도체 칩(6-2), 제1 반도체 칩(102)과 제2 반도체 칩(6-1 및 6-2), 제1 반도체 칩(102)과 배선 기판(1), 제2 반도체 칩(6-1 및 6-2)과 배선 기판(1), 중계 부재(105-1 내지 105-3)와 배선 기판(1)의 각각에서의 전극은, 각각 본딩 와이어(7)에 의해서 서로 접속되어 있다.
제1 반도체 칩(102)의 제2 전극 패드(104)와, 제2 반도체 칩(6-1)에 접속되 는 중계 부재(105-2) 및 제2 반도체 칩(6-2)에 접속되는 중계 부재(105-3)가 본딩 와이어(7)에 의해 접속되어 있기 때문에, 제1 반도체 칩(102)에서 발생할 수 있는 전압 강하(IR 드롭)를 용이하게 회피할 수 있다. 즉, 제1 반도체 칩(102)과 같이 반도체 칩이 큰 사이즈를 갖는 경우나, 반도체 칩에서의 배선이 복잡한 경우 등에 전압 강하가 발생할 수 있지만, 본 실시예의 구조에 따르면, 짧은 와이어 길이로 전원을 공급할 수 있기 때문에, 따라서, 제1 반도체 칩(102)에서의 전압 강하를 용이하게 회피할 수 있어, 제1 반도체 칩(102)의 동작의 안정성을 향상시킬 수 있다.
또한, 도 35에 있어서, 제2 전극 패드(104-1, 104-2)를 각각 서로 다른 전위로 설정함으로써, 독립된 다른 전위의 전원을 제1 반도체 칩(102)의 내부 회로에 공급할 수 있기 때문에, 보다 복잡한 회로를 제1 반도체 칩(102)에 구성하는 것이 가능하게 된다.
또한, 본 실시예에서도, 본 발명의 제1 실시예와 마찬가지의 효과를 얻는 것이 가능하는 것은 물론이다.
또한, 중계 부재(105-1 및 105-3)의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 되고, 주면의 구조로서 도 8 내지 도 12에 도시하는 구조를 채용해도 된다. 또한, 중계 부재(105-1 및 105-2)의 배치 방법을 본 발명의 제3 실시예에 나타내는 바와 같이 해도 된다. 또한, 복수의 중계 부재를 이용하는 대신에, 본 발명의 제4 실시예와 같이, 분할된 복수의 도체부를 갖는 1개의 중계 부재를 이용해도 된다.
[제8 실시예]
다음으로, 본 발명의 제8 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 도 35를 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 36은, 본 발명의 제7 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 평면도이다. 또한, 도 37은, 도 36에 도시하는 반도체 장치의 평면도이다. 도 37의 (a)는 도 36에서의 선 X-X'를 따라 취한 단면도이며, 도 37의 (b)는 도 36에서의 선 Y-Y'를 따라 취한 단면도이다. 또한, 도 36에서는, 도 37에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다.
도 36 및 도 37을 참조하면, 반도체 장치(150)에 있어서는, 배선 기판(1) 상에 제1 반도체 칩(2)이 접착제(5A)에 의해서 접착 고정되고, 해당 제1 반도체 칩(2) 상에 본 발명에 따른 중계 부재(151 및 152)가 병렬로 소정 길이 이격하여 접착제(5B)에 의해서 접착 고정되고, 또한 해당 중계 부재(151 및 152) 상에 제2 반도체 칩(155)이 접착제(5C)에 의해서 접착 고정되어 있다.
이러한 구성에 있어서, 중계 부재(151 및 152)가 배치되어 있는 부분의 X-X' 방향(도 37)의 길이는, 제1 반도체 칩(2) 및 제2 반도체 칩(155)의 X-X' 방향의 길이보다도 짧다(도 37의 (a) 참조). 한편, 중계 부재(151 및 152)의 Y-Y' 방향(도 37)의 길이는, 제1 반도체 칩(2) 및 제2 반도체 칩(155)의 Y-Y' 방향의 길이보다도 길다(도 37의 (b) 참조).
따라서, 도 37의 (b)에 도시하는 바와 같이, 중계 부재(151 및 152)의 Y-Y' 방향의 단부 근방은, 본딩 와이어(7)에 의해서, 배선 기판(1) 및 제2 반도체 칩 (155)에 접속된다.
한편, 도 37의 (a)에 도시하는 바와 같이, 중계 부재(151 및 152)는, 제1 반도체 칩(2)과 제2 반도체 칩(155) 사이에 스페이스(간극) S를 발생시키고 있다.
보다 구체적으로는, 제1 반도체 칩(2)과 제2 반도체 칩(155) 사이에 배치되어 있는 중계 부재(151 및 152)는, 도 37의 (a)에 도시하는 제1 반도체 칩(2)의 X-X' 방향의 단부 근방에 설치된 전극 패드에 중첩되지 않도록 위치 결정되고, 제2 반도체 칩(152)이 소정 길이 이격한 상태에서 해당 전극 패드에 중첩되도록 위치 결정되어 있다. 이러한 상황 하에서, 도 37의 (a)에 도시하는 바와 같이, 제2 반도체 칩(155)과 배선 기판(1)이 본딩 와이어(7)에 의해서, 또한, 제1 반도체 칩(2)과 배선 기판(4)이 본딩 와이어(7)에 의해서 접속되어 있다.
이와 같이, 중계 부재(151 및 152)는, 제1 반도체 칩(2)과 제2 반도체 칩(155) 사이에 스페이스 S를 형성하고 있기 때문에, 본딩 와이어(7)가, 그 상부에 위치하는 제2 반도체 칩(155)에 접촉하지 않고, 제1 반도체 칩(2)과 배선 기판(1)을 접속할 수 있다.
또한, 본 실시예에 있어서도, 본 발명의 제1 실시예와 마찬가지의 효과를 얻을 수 있는 것은 물론이다.
또한, 중계 부재(151 및 152)의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 되고, 주면의 구조로서 도 8 내지 도 12에 도시하는 구조를 채용해도 된다. 또한, 중계 부재(151 및 152)의 배치 방법을 본 발명의 제3 실시예에 나타내는 바와 같이 해도 된다. 또한, 복수의 중계 부재를 이용하는 대신에, 본 발명의 제4 실시예와 같이, 분할된 복수의 도체부를 갖는 1개의 중계 부재를 이용해도 된다.
[제9 실시예]
다음으로, 본 발명의 제9 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 도 37을 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 38은, 본 발명의 제9 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 39는, 도 38에 도시하는 반도체 장치의 부분 확대 평면도로서, 도 34에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다.
상술한 본 발명의 각 실시예에 있어서는, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에, 중계 부재(4)가 배치되어 있었다. 본 발명의 제9 실시예에서는, 제1 반도체 칩(2) 상에 제2 반도체 칩(6)이 배치되고, 해당 제2 반도체 칩(6) 상에 중계 부재(4)가 배치되어 있다.
즉, 도 38 및 도 39를 참조하면, 배선 기판(1) 상에, 제1 반도체 칩(2)이 접착제(5A)를 통하여 탑재되고, 해당 제1 반도체 칩(2) 상에는, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 제2 반도체 칩(6)이 접착제(5C)에 의해 접착 고정되어 있다. 제2 반도체 칩(6) 상에는, 중계 부재(4)가 접착제(5B)에 의해 접착 고정되어 있다.
중계 부재(4)와 제1 반도체 칩(2), 중계 부재(4)와 제2 반도체 칩(6), 제1 반도체 칩(2)과 제2 반도체 칩(6), 제1 반도체 칩(2)과 배선 기판(1), 제2 반도체 칩(6)과 배선 기판(1), 중계 부재(4)와 배선 기판(1)의 각각에서의 전극은, 각각 본딩 와이어(7)에 의해서 서로 접속되어 있다.
제1 반도체 칩(2), 제2 반도체 칩(6), 중계 부재(4), 본딩 와이어(7)는, 밀봉 수지(9)에 의해서 밀봉되어, 반도체 장치(200)가 형성되어 있다.
본 실시예에서는, 밀봉 수지(9)로 수지 밀봉되기 전의 상태에서는, 도체면인 중계 부재(4)의 주면(상면) 전체면이 노출되어 있다. 따라서, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(4)를 배치하는 경우에 비하여, 중계 부재(4)의 주면에 있어서 와이어 본딩할 수 있는 영역을 넓게 취할 수 있어, 본딩 와이어에 의한 접속의 자유도가 향상한다. 특히 제1 반도체 칩(2)과 제2 반도체 칩(6)의 크기의 차가 작은 경우에, 이 효과는 크다.
또한, 본 실시예에서는, 도체면인 중계 부재(4)의 주면(상면) 전체면이 노출된 상태에서 밀봉 수지(9)와 접하고 있기 때문에, 중계 부재(4)의 주면과 밀봉 수지(9)의 계면에서 양자의 박리가 발생하는 것이 고려될 수 있지만, 예를 들면 도 8 내지 도 12에 도시하는 바와 같은 중계 부재(4)의 주면 상에 소정의 개구부를 갖는 수지막을 형성하고, 해당 개구부에만 와이어 본딩함으로써, 이 문제를 회피할 수 있다.
또한, 본 실시예에서도, 본 발명의 제1 실시예와 마찬가지의 효과를 얻을 수 있는 것은 물론이다.
또한, 중계 부재(4)의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 된다.
[제10 실시예]
다음으로, 본 발명의 제10 실시예에 대하여 설명한다. 또한, 이하에서는, 도 1 내지 도 39를 참조하여 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 40은, 본 발명의 제10 실시예에 따른 중계 부재 및 그 중계 부재를 구비한 반도체 장치의 단면도이다. 도 41은, 도 40에 도시하는 반도체 장치의 부분 확대 평면도로서, 도 40에 도시하는 밀봉 수지(9)의 도시는 생략하고 있다.
상술한 본 발명의 제1 내지 제9 실시예에서는, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에, 중계 부재(4)가 배치되어 있었다. 본 발명의 제10 실시예에서는, 제1 반도체 칩(2) 상에, 제2 반도체 칩(6)과 중계 부재(4)를 병렬로 소정 길이 이격하여 배치하고 있다.
즉, 도 38 및 도 39를 참조하면, 배선 기판(1) 상에, 제1 반도체 칩(2)이 접착제(5A)를 통하여 탑재되고, 해당 제1 반도체 칩(2) 상에, 제1 반도체 칩(2)의 주면보다도 작은 주면을 갖는 제2 반도체 칩(6)이 접착제(5C)에 의해, 또한, 중계 부재(4)가 접착제(5B)에 의해 병렬로 소정 길이 이격하여 접착 고정되어 있다.
중계 부재(4)와 제1 반도체 칩(2), 중계 부재(4)와 제2 반도체 칩(6), 제1 반도체 칩(2)과 제2 반도체 칩(6), 제1 반도체 칩(2)과 배선 기판(1), 제2 반도체 칩(6)과 배선 기판(1), 중계 부재(4)와 배선 기판(1) 각각에서의 전극은, 각각 본딩 와이어(7)에 의해서 서로 접속되어 있다.
제1 반도체 칩(2), 제2 반도체 칩(6), 중계 부재(4), 본딩 와이어(7)는 밀봉 수지(9)에 의해서 밀봉되어, 반도체 장치(300)가 형성되어 있다.
이와 같이, 본 실시예에서는, 제1 반도체 칩(2) 상에, 제2 반도체 칩(6) 및 중계 부재(4)를 배치하는 2단 구조로 되어 있기 때문에, 제1 반도체 칩(2)과 제2 반도체 칩(6) 사이에 중계 부재(4)를 배치하는 3단 구조인 경우에 비하여, 반도체 장치(300)를 박형으로 할 수 있다.
본 실시예에서도, 본 발명의 제1 실시예와 마찬가지의 효과를 얻을 수 있는 것은 물론이다.
또한, 중계 부재(4)의 내부 구조로서 도 4, 도 6, 및 도 7에 도시하는 구조를 채용해도 되고, 주면의 구조로서 도 8 내지 도 12에 도시하는 구조를 채용해도 된다.
그런데, 제1 내지 제4 실시예에서는, 반도체 칩을 리드 프레임의 다이 패드 상에 적층하여 배치하고, 각각의 반도체 칩의 전극 패드와 리드 프레임의 이너 리드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 본딩 와이어에 의해 배선한 구성의 칩 적층형 반도체 장치에, 중계 부재를 배치한 경우를 예로 해서 설명했지만, 반도체 칩을 배선 기판에 적층하여 배치하고, 각각의 반도체 칩의 전극 패드와 배선 기판 상의 본딩 패드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 본딩 와이어에 의해 배선한 구성의 칩 적층형 반도체 장치에 해당 중계 부재를 배치해도 된다.
또한, 제5 내지 제10 실시예에서는, 반도체 칩을 배선 기판에 적층하여 배치하고, 각각의 반도체 칩의 전극 패드와 배선 기판 상의 본딩 패드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 본딩 와이어에 의해 배선한 구성의 칩 적층형 반도체 장치에, 중계 부재를 배치한 경우를 예로 해서 설명했지만, 반도체 칩을 리드 프레임의 다이 패드 상에 적층하여 배치하고, 각각의 반도체 칩의 전극 패드와 리드 프레임의 이너 리드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 본딩 와이어에 의해 배선한 구성의 칩 적층형 반도체 장치에 해당 중계 부재를 배치해도 된다.
[2. 본 발명의 반도체 장치의 제조 방법의 실시예]
다음으로, 상술한 본 발명의 중계 부재 및 반도체 장치의 제조 방법의 실시예에 대하여 설명한다.
도 42 내지 도 45는, 본 발명의 중계 부재 및 반도체 장치의 제조 방법의 실시예를 설명하기 위한 도면(그 1 내지 그 4)이다.
우선, 리드 프레임의 다이 패드(다이 스테이지)(21) 상에 제1 반도체 칩(2)을 접착제(5A)에 의해 접착 고정한다(도 42의 (a)).
다음으로, 이 제1 반도체 칩(2) 상에, 중계 부재(4)를 접착제(5B)에 의해 접착 고정한다(도 42의 (b)).
이 때, 본 발명의 제3 실시예와 같이, 복수의 중계 부재(51a 및 51b)를, 단일의 필름 형상의 접착제(5D)에 의해, 병렬로 독립해서 서로 약간 이격하여 제1 반도체 칩(2) 상에 접착 고정하는 경우에는, 도 44에 도시하는 공정을 채용한다.
도 44의 (a)에 도시하는 바와 같이, 우선, 다이싱 시트(400) 상에 필름 형상의 접착제(5D)를 통하여 중계 부재(4)를 접착한다. 그 접착은, 약 50 내지 100℃ 로 가열하면서 행해도 된다.
다음으로, 도 44의 (b)에 도시하는 바와 같이, 도시를 생략하는 블레이드에 의한 다이싱에 의해, 중계 부재(4) 및 접착제(5D)를 절단한다. 이 때, 잘라 들어감을 깊이를 서로 다르게 하여, 어떤 절단 개소에서는 중계 부재(4)만을, 다른 절단 개소에서는 중계 부재(4) 및 접착제(5D)의 쌍방을 잘라 들어가게 할 수 있다. 도 44의 (b)에 도시하는 예에서는, 중계 부재가 2개씩(51a, 51b) 단일의 접착제(5D)에 접착된 상태가 형성되어 있다.
또한, 상술한 도 44의 (b)에 도시하는 공정에서, 모든 절단 개소에 있어서 중계 부재(4) 및 접착제(5D)의 쌍방을 잘라 들어가게 함으로써, 1개의 중계 부재(4)를, 각각으로 독립시켜 접착제(5D)가 접착되어 있는 본 발명의 제2 실시예를 실현할 수 있다.
또한, 상술한 도 44의 (b)에 도시하는 공정에 있어서, 중계 부재(4)를 완전하게 절단하지 않고, 중계 부재(4)의 도체부(32)(및 절연층(37))만을 절단함으로써, 도체부(32) 및 절연층(37)에 홈부(76)가 형성되어 1개의 중계 부재가 2개의 분할된 도체 영역을 갖는 본 발명의 제4 실시예를 실현할 수 있다.
또한, 상술했지만, 중계 부재(4) 등의 절단은, 블레이드에 의한 다이싱 외에 레이저 가공, 에칭법 등을 이용할 수 있다. 특히, 레이저 가공에 의해, 도 19 및 도 29에 도시하는 바와 같이, 분할해서 형성된 2개의 주면(도체면)이 각각 대략 L자형 형상을 갖도록, 홈부(91)를 꺽인 선 형상으로 용이하게 형성할 수 있고, 또한, 도 20 및 도 30에 도시하는 바와 같이, 분할해서 형성된 2개의 주면(도체면)의 외형 부분이 곡선 부분을 갖도록, 홈부(96)를 곡선 형상으로 용이하게 형성할 수 있다.
다음으로, 도 45의 (c)에 도시하는 바와 같이, 쳐 올림 핀(401) 등의 쳐 올림 지그를 이용하여, 접착제(5D)에 접착한 중계 부재 2개(51a, 51b)를 1개의 세트로서 동시에 쳐 올려서, 해당 중계 부재(51a 및 51b)를 본딩 툴(402)에 흡착시킨다.
다음으로, 도 45의 (d)에 도시하는 바와 같이, 제1 반도체 칩(2) 상의 소정의 부위에 가압하여 배치하고, 중계 부재(51a 및 51b)를 동시에 접착 고정한다. 이 때의 가압 압력은, 접착제(5D)의 특성(점도·점착성 등)에도 의존하지만, 예를 들면 약 0.02 내지 0.5MPa로 설정해도 된다. 또한, 제1 반도체 칩(2) 또는 중계 부재(51a 및 51b)를, 또는 그 양쪽을 예를 들면 약 50 내지 200℃로 가열해도 된다.
다음으로, 제2 반도체 칩(6)에 접착제(5C)를 접착한다(도 42의 (c)). 이 때, 도 42의 (c)의 예에서는 제2 반도체 칩(6)은 1개만 준비되어 있지만, 복수 준비하여, 후술하는 공정에 의해 중계 부재(4) 상에 배치함으로써 본 발명의 제5 실시예를 실현할 수 있다.
다음으로, 중계 부재(4) 상에, 제2 반도체 칩(6)을 접착제(5C)에 의해 접착 고정한다(도 42의 (d)). 이 때, 본 발명의 제2 및 제3 실시예와 같이 중계 부재가 복수 배치되어 있는 경우 및 본 발명의 제4 실시예와 같이 1개의 중계 부재가 2개의 분할된 도체 영역을 갖는 경우에는, 제2 반도체 칩(6)을, 복수의 도체 영역의 각각의 일부에 배치한다.
다음으로, 중계 부재(4)와 제1 반도체 칩(2)의 전극, 중계 부재(4)와 제2 반도체 칩(6)의 전극, 제1 반도체 칩(2)의 전극과 제2 반도체 칩(6)의 전극, 제1 반도체 칩(2)의 전극과 리드 프레임(20)의 이너 리드부(22)는, 각각 본딩 와이어(7)에 의해서 접속한다(도 43의 (e)).
다음으로, 중계 부재(4), 제1 반도체 칩(2), 제2 반도체 칩(6), 리드 프레임의 다이 패드(22) 및 이너 리드부(22), 및 본딩 와이어(7)를, 밀봉 수지(9)에 의해 수지 밀봉한다(도 43의 (f)).
마지막으로, 아우터 리드부(23)를 절단 및 절곡함으로써 반도체 장치가 완성된다(도 43의 (g)).
이와 같이, 상술한 본 발명의 중계 부재 및 반도체 장치의 제조 방법의 실시예에 따르면, 도 44의 (b), 도 45의 (c), 및 도 45의 (d)에 도시하는 공정에 있어서, 복수의 중계 부재 또는 2개의 분할된 도체 영역을 갖는 1개의 중계 부재를, 동시에 제1 반도체 칩 상에 배치할 수 있기 때문에, 반도체 장치의 생산성이 향상하여, 반도체 장치의 제조 코스트의 삭감을 도모할 수 있다.
또한, 도 44의 (b), 도 45의 (c), 및 도 45의 (d)에 도시하는 공정에 의해, 복수의 중계 부재 또는 2개의 분할된 도체 영역을 갖는 1개의 중계 부재를, 단일의 접착제에 접착시킨 1개의 중계 부재로 형성할 수 있기 때문에, 해당 복수의 중계 부재 또는 1개의 중계 부재로부터 분할된 2개의 도체 영역간의 상대 위치의 정밀도를 향상시킬 수 있어, 제조 수율이 향상한다.
또한, 상술한 예에서는, 반도체 칩을 리드 프레임의 다이 패드 상에 적층하여 배치하고, 각각의 반도체 칩의 전극 패드와 리드 프레임의 이너 리드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 본딩 와이어에 의해 배선한 구성의 칩 적층형 반도체 장치의 제조 방법의 실시예에 대해서 설명했지만, 반도체 칩을 배선 기판에 적층하여 배치하고, 각각의 반도체 칩의 전극 패드와 배선 기판 상의 본딩 패드를, 또는 복수의 반도체 칩의 전극 패드 사이를, 본딩 와이어에 의해 배선한 구성의 칩 적층형 반도체 장치의 제조 방법에 대해서도, 본 발명을 적용할 수 있다. 이 경우, 상술한 리드 프레임의 다이 패드가 배선 기판에 대응하여, 리드 프레임의 이너 리드가 배선 기판에서의 본딩 패드에 대응한다.
이상, 본 발명의 실시예에 대하여 상세하게 설명했지만, 본 발명은 특정한 실시예에 한정되는 것은 아니고, 특허 청구의 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 여러 가지의 변형 및 변경이 가능하다.
이상의 설명에 관하여, 더욱 이하의 항을 개시한다.
(부기 1) 반도체 장치에 배치되는 중계 부재로서,
전체면이 도체물로 이루어지는 주면을 갖는 것을 특징으로 하는 중계 부재.
(부기 2) 해당 중계 부재는, 상기 반도체 장치에 배치되는 적어도 1개의 반도체 소자와 동일한 재료로 이루어지는 기판을 포함하고,
상기 주면은 상기 기판의 위쪽에 형성되어 있는 것을 특징으로 하는 부기 1에 기재된 중계 부재.
(부기 3) 상기 주면 상에, 개구부를 갖는 수지막이 형성된 것을 특징으로 하 는 부기 1 또는 2에 기재된 중계 부재.
(부기 4) 상기 주면에 홈부가 형성되고, 상기 홈부에 의해 상기 주면은 복수의 영역으로 분할되어 있는 것을 특징으로 하는 부기 1 내지 3 중 어느 한 항에 기재된 중계 부재.
(부기 5) 제1 및 제2 반도체 소자와,
상기 제1 반도체 소자와 상기 제2 반도체 소자의 접속, 또는 상기 제2 반도체 소자와 배선 기판 또는 리드 프레임의 접속을 중계하는 중계 부재를 구비한 반도체 장치에 있어서,
상기 중계 부재는, 상기 제1 및 제2 반도체 소자 사이에 배치되고,
상기 중계 부재의 주면의 전체면이 도체물로 이루어지고,
상기 중계 부재와 상기 제2 반도체 소자, 및 상기 중계 부재와 상기 제1 반도체 소자 또는 상기 배선 기판 또는 상기 리드 프레임이, 본딩 와이어에 의해 접속된 것을 특징으로 하는 반도체 장치.
(부기 6) 상기 중계 부재는, 상기 제1 및 제2 반도체 소자 중 적어도 1개의 반도체 소자와 동일한 재료로 이루어지는 기판을 포함하고,
상기 주면은 상기 기판의 위쪽에 형성되어 있는 것을 특징으로 하는 부기 5에 기재된 반도체 장치.
(부기 7) 상기 중계 부재의 상기 주면 상에, 상기 본딩 와이어를 접속하는 것이 가능한 개구부를 갖는 수지막이 형성되어 있는 것을 특징으로 하는 부기 5 또는 6에 기재된 반도체 장치.
(부기 8) 상기 중계 부재의 상기 주면에 홈부가 형성되고, 상기 홈부에 의해 상기 중계 부재의 상기 주면은 복수의 영역으로 분할되어 있는 것을 특징으로 하는 부기 5 내지 7 중 어느 한 항에 기재된 반도체 장치.
(부기 9) 상기 제2 반도체 소자는, 상기 중계 부재 상에 배치되고,
상기 중계 부재의 상기 주면은, 상기 제2 반도체 소자의 주면보다도 큰 것을 특징으로 하는 부기 5 내지 8 중 어느 한 항에 기재된 반도체 장치.
(부기 10) 상기 중계 부재는, 상기 제2 반도체 소자의 전원 전극 또는 접지 전극과 접속되어 있는 것을 특징으로 하는 부기 9에 기재된 반도체 장치.
(부기 11) 상기 중계 부재는, 상기 제1 및 제2 반도체 소자 사이에 복수 배치되고,
상기 제2 반도체 소자가, 해당 복수의 중계 부재의 각각의 일부 상에 설치되어 있는 것을 특징으로 하는 부기 5 내지 10 중 어느 한 항에 기재된 반도체 장치.
(부기 12) 상기 복수의 중계 부재는, 공통인 단일의 필름 형상 접착제에 의해, 제1 반도체 소자 상에 고착되어 있는 것을 특징으로 하는 부기 11에 기재된 반도체 장치.
(부기 13) 상기 제2 반도체 소자는, 상기 중계 부재 상에 복수 배치되어 있는 것을 특징으로 하는 부기 5 내지 12 중 어느 한 항에 기재된 반도체 장치.
(부기 14) 상기 제1 반도체 소자 상에 상기 중계 부재가 형성되고, 상기 중계 부재 상에 상기 제2 반도체 소자가 형성되고,
상기 중계 부재의 하나의 방향에서의 길이는, 해당 하나의 방향에서의 상기 제1 반도체 및 상기 제2 반도체 소자의 길이보다도 짧고, 상기 제1 반도체 소자에 있어서 상기 중계 부재와 중첩되지 않는 영역이 형성되고,
상기 중계 부재의 다른 방향에서의 길이는, 해당 다른 방향에서의 상기 제1 반도체 및 상기 제2 반도체 소자의 길이보다도 길고, 상기 중계 부재에 있어서 상기 제2 반도체 소자와 중첩되지 않는 영역이 형성되어 있는 것을 특징으로 하는 부기 5 내지 8 중 어느 한 항에 기재된 반도체 장치.
(부기 15) 중계 부재를 구비한 반도체 장치의 제조 방법으로서,
상기 중계 부재에 필름 형상의 접착제를 접착하는 공정과,
하나의 개소에서는 상기 중계 부재만을 절단하고, 다른 개소에서는 상기 중계 부재와 상기 중계 부재에 접착된 상기 접착제의 쌍방을 절단하여, 공통인 단일의 상기 필름 형상 접착제로 접착하고 있는 복수의 분할된 중계 부재를 형성하는 공정과,
그 복수의 분할된 중계 부재를 동시에 반도체 소자에 배치하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 16) 상기 중계 부재만의 절단은, 상기 중계 부재의 도체부의 절단인 것을 특징으로 하는 부기 15에 기재된 제조 방법.
(부기 17) 상기 중계 부재만의 절단은, 레이저 가공에 의해서 행해지는 것을 특징으로 하는 부기 15 또는 16에 기재된 반도체 장치의 제조 방법.
본 발명에 따르면, 반도체 장치에 배치되는 중계 부재로서, 그 중계 부재에 서의 본딩 위치나 본딩 와이어의 접속 형태를 임의로 설정 가능하게 하여, 서로 다른 기능·구성을 갖는 반도체 장치에 대해서도 적용할 수 있는 중계 부재, 그 중계 부재를 구비한 반도체 장치, 및 그 반도체 장치를 염가로 제조할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (10)

  1. 삭제
  2. 반도체 장치에 배치되는 중계 부재로서,
    상기 반도체 장치에 배치되는 적어도 1개의 반도체 소자와 동일한 재료로 이루어지는 기판; 및
    상기 기판의 위쪽에 형성되고, 전체면이 도체물로 이루어지는 주면을 포함하는, 중계 부재.
  3. 반도체 장치에 배치되는 중계 부재로서,
    전체면이 도체물로 이루어지는 주면을 갖고,
    상기 주면에 홈부가 형성되고, 상기 홈부에 의해 상기 주면은 복수의 영역으로 분할되어 있는 것을 특징으로 하는 중계 부재.
  4. 제1 및 제2 반도체 소자; 및
    상기 제1 반도체 소자와 상기 제2 반도체 소자의 접속, 또는 상기 제2 반도체 소자와 배선 기판 또는 리드 프레임의 접속을 중계하는 중계 부재를 구비한 반도체 장치로서,
    상기 중계 부재는, 상기 제1 및 제2 반도체 소자 사이에 배치되고,
    상기 중계 부재의 주면의 전체면이 도체물로 이루어지고,
    상기 중계 부재와 상기 제2 반도체 소자, 및 상기 중계 부재와 상기 제1 반도체 소자 또는 상기 배선 기판 또는 상기 리드 프레임이, 본딩 와이어에 의해 접속된 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 제2 반도체 소자는, 상기 중계 부재 상에 배치되고,
    상기 중계 부재의 상기 주면은, 상기 제2 반도체 소자의 주면보다도 큰 것을 특징으로 하는 반도체 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 중계 부재는, 상기 제1 및 제2 반도체 소자 사이에 복수 배치되고,
    상기 제2 반도체 소자는, 해당 복수의 중계 부재의 각각의 일부 위에 설치되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 복수의 중계 부재는, 공통인 단일의 필름 형상 접착제에 의해, 제1 반도체 소자 상에 고착되어 있는 것을 특징으로 하는 반도체 장치.
  8. 중계 부재를 구비한 반도체 장치의 제조 방법으로서,
    상기 중계 부재에 필름 형상의 접착제를 접착하는 공정;
    하나의 개소에서는 상기 중계 부재만을 절단하고, 다른 개소에서는 상기 중계 부재와 상기 중계 부재에 접착된 상기 접착제의 쌍방을 절단하여, 공통인 단일의 상기 필름 형상 접착제로 접착하고 있는 복수의 분할된 중계 부재를 형성하는 공정; 및
    해당 복수의 분할된 중계 부재를 동시에 반도체 소자에 배치하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 중계 부재만의 절단은, 상기 중계 부재의 도체부의 절단인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 중계 부재만의 절단은, 레이저 가공에 의해서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060031858A 2005-12-08 2006-04-07 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법 KR100878931B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005354986A JP4707548B2 (ja) 2005-12-08 2005-12-08 半導体装置、及び半導体装置の製造方法
JPJP-P-2005-00354986 2005-12-08

Publications (2)

Publication Number Publication Date
KR20070061018A KR20070061018A (ko) 2007-06-13
KR100878931B1 true KR100878931B1 (ko) 2009-01-19

Family

ID=38130943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031858A KR100878931B1 (ko) 2005-12-08 2006-04-07 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7973404B2 (ko)
JP (1) JP4707548B2 (ko)
KR (1) KR100878931B1 (ko)
CN (2) CN101373719B (ko)
TW (1) TWI314761B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
KR101413220B1 (ko) * 2007-10-02 2014-06-30 삼성전자주식회사 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
CN101740552B (zh) * 2008-11-25 2012-05-23 南茂科技股份有限公司 多芯片封装结构及其制造方法
JP5404083B2 (ja) * 2009-02-10 2014-01-29 株式会社東芝 半導体装置
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
JP5315268B2 (ja) 2010-03-10 2013-10-16 ルネサスエレクトロニクス株式会社 電子装置
KR101331980B1 (ko) * 2012-02-06 2013-11-25 한국과학기술원 광섬유 광기반 균형 광세기 탐지법을 이용한 광신호와 전자신호 간 위상 탐지기 및 위상 탐지 방법
US10026714B2 (en) * 2014-02-14 2018-07-17 Nxp Usa, Inc. Integrated circuit device
JP2021145084A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 半導体装置
JP2022035627A (ja) * 2020-08-21 2022-03-04 新光電気工業株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340862B1 (ko) 1998-06-29 2002-09-25 주식회사 하이닉스반도체 스택패키지및그의제조방법
JP2005244164A (ja) * 2004-01-29 2005-09-08 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
JPH0456262A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip
JPH11265975A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 多層化集積回路装置
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP3304921B2 (ja) 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4780844B2 (ja) 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP3681690B2 (ja) * 2002-02-01 2005-08-10 松下電器産業株式会社 半導体装置
JP2004031649A (ja) * 2002-06-26 2004-01-29 Sony Corp 半導体装置およびその製造方法
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4615189B2 (ja) 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340862B1 (ko) 1998-06-29 2002-09-25 주식회사 하이닉스반도체 스택패키지및그의제조방법
JP2005244164A (ja) * 2004-01-29 2005-09-08 Ngk Spark Plug Co Ltd 中継基板付き基板及びその製造方法

Also Published As

Publication number Publication date
JP4707548B2 (ja) 2011-06-22
CN101373719B (zh) 2011-11-23
TW200723422A (en) 2007-06-16
US7973404B2 (en) 2011-07-05
US20070132102A1 (en) 2007-06-14
KR20070061018A (ko) 2007-06-13
TWI314761B (en) 2009-09-11
CN100521193C (zh) 2009-07-29
CN1979847A (zh) 2007-06-13
JP2007158244A (ja) 2007-06-21
CN101373719A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
KR100878931B1 (ko) 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법
KR100814177B1 (ko) 반도체 장치 및 그 제조방법
US8786102B2 (en) Semiconductor device and method of manufacturing the same
CN107546140B (zh) 嵌入式芯片封装及用于制造嵌入式芯片封装的方法
US8293574B2 (en) Semiconductor device having a plurality of semiconductor constructs
US6589810B1 (en) BGA package and method of fabrication
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
JP5065586B2 (ja) 半導体装置の製造方法
US20060125072A1 (en) Semiconductor device having laminated semiconductor constructions and a manufacturing method thereof
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JPH08181275A (ja) 半導体デバイスのパッケージ方法および半導体デバイスのパッケージ
KR20050096851A (ko) 회로 장치 및 그 제조 방법
KR100665151B1 (ko) 회로 장치
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
KR100411862B1 (ko) 배선기판 및 반도체장치
JP2009094152A (ja) 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
JP3490303B2 (ja) 半導体装置の実装体
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
US20100320598A1 (en) Semiconductor device and fabrication method thereof
JPH10242335A (ja) 半導体装置
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP4514538B2 (ja) 回路装置およびその製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
N231 Notification of change of applicant
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 10