JP2004031649A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004031649A
JP2004031649A JP2002185929A JP2002185929A JP2004031649A JP 2004031649 A JP2004031649 A JP 2004031649A JP 2002185929 A JP2002185929 A JP 2002185929A JP 2002185929 A JP2002185929 A JP 2002185929A JP 2004031649 A JP2004031649 A JP 2004031649A
Authority
JP
Japan
Prior art keywords
semiconductor chip
back surface
metal plate
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002185929A
Other languages
English (en)
Inventor
Hitoshi Shibue
渋江　人志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002185929A priority Critical patent/JP2004031649A/ja
Publication of JP2004031649A publication Critical patent/JP2004031649A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】チップスタック構成の半導体チップの裏面（非回路面）を電源電位またはグランド電位とし得る半導体装置およびその製造方法を提供すること。
【解決手段】配線基板１に直接にフェイスアップに搭載される半導体チップＡの裏面は異方性導電フィルム１２ｆによって配線基板１の電源電位（またはグランド電位）の電極パッドに接続される。また、半導体チップＡにフェイスアップに重ねる半導体チップＢの裏面には等方性導電フィルム１１ｆによって銅箔Ｍが接着される。この銅箔Ｍは半導体チップＡの回路面２ａと向かい合うので、両者を絶縁フィルム１３ｆによって接着して、半導体チップＡと半導体チップＢがスタックされる。そして、銅箔Ｍは配線基板１の電源電位（またはグランド電位）の電極パッドに接続され、半導体チップＡと半導体チップＢの電極パッドはそれぞれ配線基板１の対応する電極パッドに接続される。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関するものであり、更に詳しくは配線基板上に複数個の半導体チップを重ねて搭載することにより、配線基板の単位面積当たりの半導体チップの搭載密度が高められた半導体装置に関するものである。
【０００２】
【従来の技術】
昨今の電子機器の小型化、薄型化、軽量化の要請に伴って、電子機器に搭載される半導体装置も小型化、薄型化、軽量化が急速に進められている。そのような傾向の中で、例えばバイポーラ素子からなる高速リニア回路とＭＯＳ素子からなるメモリー回路とを半導体チップ内に共存させるべく、配線基板上に複数個の半導体チップを重ねて搭載するチップスタック構成の半導体装置が種々提案されている。
【０００３】
（従来例１）
特開昭５５−１１１１５１号、特開平１１−２０４７２０号等の公報　　　　には、図６の断面図に示すように、配線基板１上に半導体チップＡが回路面を上（フェイスアップ）にしてボンディングされ、その半導体チップＡの上に半導体チップＢがフェイスアップに重ねられたチップスタック構成の半導体装置ＣＳ６　が開示されている。すなわち、配線基板１の配線層１ｃに半導体チップＡがダイボンディング材１３によってフェイスアップにボンディングされ、その半導体チップＡの上にダイボンディング材１３によって半導体チップＢがフェイスアップに重ねて搭載されており、半導体チップＡの回路面２ａの電極パッド（図示省略）および半導体チップＢの回路面２ｂの電極パッド（図示省略）はそれぞれボンディングワイヤ６によって配線基板１の配線層１ｃの対応する電極パッド（図示省略）に接続されている。そして、半導体チップＡ、半導体チップＢ、ボンディングワイヤ６等は封止樹脂９によって全体を覆われて封止されている。また、配線基板１の下面側には、配線層１ｃの電極パッド（図示省略）とスルーホール３によって接続された外部端子５が設けられている。
【０００４】
（従来例２）
図７は図６における配線基板１が薄いフレキシブル配線基板１’とされた半導体装置ＣＳ７　の断面図であり、内容的には同様に構成されたものである。従って図７の詳細な説明は省略する。
【０００５】
（従来例３）
また、図８は図６の半導体装置ＣＳ６　が拡張されたものの一例である半導体装置ＣＳ８　を示す断面図であり、半導体チップＡ、半導体チップＢが搭載された配線基板１に単体の半導体チップＣおよびチップ抵抗Ｒが付加されたものである。従って図８の詳細な説明は省略する。
【０００６】
（従来例４）
特開平５−１３６６５号、特開平７−３２６７１０号、特開昭５７−３７８６、特開平３−２５５６５７号等の公報には、図９の断面図に示すように、配線基板１上に半導体チップＡが回路面を下（フェイスダウン）にしてボンディングされ、その半導体チップＡの上に半導体チップＢがフェイスアップに重ねられたチップスタック構成の半導体装置ＣＳ９　が開示されている。すなわち、フェイスダウンとした半導体チップＡがその回路面２ａの電極パッド（図示省略）に設けたバンプ７によって配線基板１の配線層１ｃの対応する電極パッド（図示省略）と接続され、フリップチップ封止材８によって固定されており、その半導体チップＡの上にダイボンディング材１２によって半導体チップＢがフェイスアップとして重ねて搭載されており、半導体チップＢの回路面２ｂの電極パッド（図示省略）はボンディングワイヤ６によって配線基板１の配線層１ｃの対応する電極パッド（図示省略）に接続されている。そして、半導体チップＡ、半導体チップＢ、ボンディングワイヤ６等は封止樹脂９によって全体を覆われて封止されている。また、配線基板１の下面側には、配線層１ｃの電極パッド（図示省略）とスルーホール３で接続した外部端子５が設けられている。
【０００７】
（従来例５）
特開昭５６−１４８８５７号、特開昭５８−１５４２５４号、特開昭６０−１５０６６０号等の公報には、図１０の断面図に示すように、配線基板１０１上に半導体チップＡがフェイスアップにボンディングされ、その半導体チップＡの上に、半導体チップＢをフェイスダウンとして重ねたチップスタック構成の半導体装置ＣＳ１０が開示されている。すなわち、配線基板１上にダイボンディング材１３によって半導体チップＡがフェイスアップにボンディングされ、その半導体チップＡの回路面２ａの電極パッド（図示省略）に対しフェイスダウンとして重ねた半導体チップＢの回路面２ｂの電極パッド（図示省略）に設けたバンプ７が接続され、フリップチップ封止材８によって固定されている。更には、半導体チップＡの回路面２ａの電極パッド（図示省略）はボンディングワイヤ６によって配線基板１の配線層１ｃの対応する電極パッド（図示省略）に接続されている。そして、半導体チップＡ、半導体チップＢ、ボンディングワイヤ６等は封止樹脂９によって全体を覆われて封止されている。また、配線基板１の下面側には、配線層１ｃの電極パッド（図示省略）とスルーホール３によって接続された外部端子５が設けられている。
【０００８】
【発明が解決しようとする課題】
半導体チップは要求される電気的特性に応じて、半導体チップの裏面（非回路面）をグランド電位または電源電位とする場合がある。例えば、ＣＭＯＳデバイスをｐ型シリコン基板上に設ける場合には、ｎ型ウエル領域を介材させて電気的に分離し、その上にＣＭＯＳデバイスが作り込まれるので、縦方向（基板の厚さ方向）の寄生トランジスタ（ｐｎ接合）が必然的に形成される。そして、この寄生トランジスタが何らかの原因によってラッチアップして導通状態になると本来のＣＭＯＳデバイスが誤動作を起こすようになるので、これを防ぐ対策が採られる。その対策の一つとして、回路中のグランド電位の端子はｐ型シリコン基板に繋ぎ、ｐ型シリコン基板をグランドに落とすことが行われる。これによって、ｐ型シリコン基板をｐとする寄生トランジスタ（ｐｎ接合）は逆方向にバイアスがかかるので導通状態になることを防ぎ、本来の回路の誤動作を防ぐことができるのである。同様な意味で、ＣＭＯＳデバイスをｎ型シリコン基板上に作りこむ場合には、ｎ型シリコン基板を電源電位とすることが行われる。そして、このような方法は配線基板の面積を増大させないと言うメリットもある。
【０００９】
図６に示したチップスタック構成の半導体装置ＣＳ６　において、配線基板に直接にフェイスアップにボンディングされる半導体チップＡの裏面の電位をグランド電位（または電源電位）にするには、配線基板のグランド電位部（または電源電位部）のみを露出させるように配線基板を加工しておき、導電性ボンディング材によって半導体チップＡの裏面を配線基板にボンディングすれば可能である。しかしながら、配線基板より高い位置にある半導体チップＢの裏面は上記のような方法は取れない。要するに、半導体チップＡであれ半導体チップＢであれ、その裏面が配線基板より高い位置にある場合には上記のような方法は取れず、グランド電位または電源電位にすることができない。このことは上述の図７、図８、図９、図１０に示したチップスタック構成の半導体装置ＣＳ７　、ＣＳ８　、ＣＳ９　、ＣＳ１０　に付いても同様である。
【００１０】
本発明は上述の問題に鑑みてなされ、チップスタックを構成する半導体チップの裏面をグランド電位または電源電位にすることができる半導体装置およびその製造方法を提供することを課題とする。
【００１１】
【課題を解決するための手段】
上記の課題は請求項１または請求項６の構成によって解決されるが、その解決手段を説明すれば次の如くである。
【００１２】
請求項１の半導体装置は、配線基板上に複数個の半導体チップが回路面を上向きまたは下向きとして重ねて搭載されるチップスタック構成の半導体装置において、半導体チップの裏面が配線基板より高い位置にある場合に、裏面を配線基板と電気的に接続するための金属板が裏面に接して設けられているものである。
このような半導体装置は、配線基板のグランド電位部または電源電位部と金属板とを電気的に接続することにより、半導体チップの裏面を容易にグランド電位または電源電位にすることができる。
【００１３】
請求項１に従属する請求項２の半導体装置は、金属板と配線基板とがボンディングワイヤによって接続されているものである。
このような半導体装置は、配線基板より高い位置にある金属板と配線基板とが既存の技術によって容易に接続されたものとなる。
【００１４】
請求項１に従属する請求項３の半導体装置は、金属板が半導体チップの裏面と導電性ボンディング材によって接着されているものである。
このような半導体装置は、半導体チップの裏面の接触抵抗が極度に低下されてオーミックコンタクトが形成され、半導体チップの裏面を確実にグランド電位または電源電位にすることができる。
【００１５】
請求項１に従属する請求項４の半導体装置は、回路面を上向きにした半導体チップの裏面に接して設けられる金属板が、直下にある他の半導体チップの上向きとされた回路面と絶縁性ボンディング材によって接着されているものである。
このような半導体装置は、チップスタックを構成する上方の半導体チップの下向きになっている裏面の金属板が直下の半導体チップの上向きになっている回路面と直接に接触することを防ぐ。
【００１６】
請求項１に従属する請求項５の半導体装置は、回路面を上向きにした半導体チップの裏面に接して設けられる金属板が、直下にあり回路面を下向きにした他の半導体チップの裏面に接して設けられる金属板と絶縁性ボンディング材によって接着されているものである。
このような半導体装置は、チップスタックを構成する上方の半導体チップの下向きになっている裏面の金属板が直下の半導体チップの上向きになっている裏面の金属板と直接に接触して電位的に交絡することを防ぐ。
【００１７】
請求項６の半導体装置の製造方法は、配線基板上に複数個の半導体チップが回路面を上向きまたは下向きとして重ねて搭載されるチップスタック構成の半導体装置の製造方法において、半導体チップの裏面（非回路面）が配線基板より高い位置にある場合に、裏面を配線基板と電気的に接続するための金属板を裏面に接して設ける方法である。
このような半導体装置の製造方法は、配線基板のグランド電位部または電源電位部と金属板とを電気的に接続することにより、半導体チップの裏面をグランド電位または電源電位にすることを可能ならしめる。
【００１８】
請求項６に従属する請求項７の半導体装置の製造方法は、金属板と配線基板とをボンディングワイヤによって接続する方法である。
このような半導体装置の製造方法は、配線基板より高い位置にある金属板と配線基板との接続に既存の技術を適用することにより接続を簡易化させる。
【００１９】
請求項６に従属する請求項８の半導体装置の製造方法は、金属板を導電性ボンディング材によって半導体チップの裏面に接着する方法である。
このような半導体装置の製造方法は、半導体チップの裏面の接触抵抗を極度に低下させオーミックコンタクトとなることから、裏面を配線基板の電源電位部またはグランド電位部と接続することにより、裏面を確実にグランド電位または電源電位にすることができる。
【００２０】
請求項６に従属する請求項９の半導体装置の製造方法は、回路面を上向きとした半導体チップの裏面に接して設けられる金属板を、直下にある他の半導体チップの上向きとされた回路面に、絶縁性ボンディング材よって接着する方法である。
このような半導体装置の製造方法は、チップスタックを構成する上方の半導体チップの下向きとなっている裏面に接して設けられる金属板が直下の半導体チップの上向きになっている回路面と直接に接触する事を防ぐ。
【００２１】
請求項６に従属する請求項１０の半導体装置の製造方法は、回路面を上向きにした半導体チップの裏面に接して設けられる金属板を、直下にあり回路面を下向きとした他の半導体チップの裏面に接して設けられる金属板に、絶縁性ボンディング材によって接着する方法である。
このような半導体装置の製造方法は、チップスタックを構成する上方の半導体チップの下向きになっている裏面に接して設けられる金属板が直下の半導体チップの上向きになっている裏面に接して設けられる金属板と導通して電位的に交絡することを防ぐ。
【００２２】
【発明の実施の形態】
本発明の半導体装置は、上述したように、配線基板上に複数個の半導体チップが回路面を上向き（フェイスアップ）または下向き（フェイスダウン）として重ねて搭載されるチップスタック構成の半導体装置において、半導体チップの裏面が配線基板より高い位置にある場合に、裏面を電気的に配線基板に接続するための金属板が裏面に接して設けられている半導体装置である。なお半導体チップは通常的には２個を重ねる場合が多いが、３個以上を重ねてもよく、その場合には各半導体チップの裏面に金属板が設けられることは言うまでもない。
【００２３】
そして、半導体チップを直接に上下に重ねられる半導体チップの回路面の向きの関係として、［フェイスアップ／フェイスアップ］、［フェイスアップ／フェイスダウン］、［フェイスダウン／フェイスアップ］の組み合わせはあり得るが、［フェイスダウン／フェイスダウン］の組み合わせは除外される。［フェイスダウン／フェイスダウン］の組み合わせで、上の半導体チップの回路面の面積が直下の半導体チップの裏面の面積より小である場合には、上の半導体チップの回路を取り出すことができず、上の半導体チップの回路面の面積が直下の半導体チップの裏面の面積より大であるか、または直下の半導体チップの裏面の面積と同等である場合には、直下の半導体チップの裏面に設ける金属板を配線基板に接続するためのボンディングワイヤを取り付けることができないからである。
【００２４】
半導体チップが回路面を上向きにして配線基板に直接に搭載されるものについては、配線基板の回路面のグランド電位（または電源電位）の電極パッドのみが露出するように配線基板を加工しておき、半導体チップの裏面を導電性ボンディング材で配線基板にボンディングすることによって、裏面の電位をグランド電位（または電源電位）とすることができる。しかし、半導体チップの裏面が配線基板より高い位置にある場合には上記のような手法を採用することはできず、半導体チップの裏面に接して金属板を設け、その金属板と配線基板のグランド電位部（または電源電位部）とを電気的に接続することになる。
【００２５】
金属板は半導体チップの裏面に接して設けるが、そのためには半導体チップの裏面と金属板とを導電性ボンディング材で接着することが望ましい。導電性ボンディング材としては加熱、加圧によって接着性を示す導電フィルムまたは導電ペーストが好適である。すなわち、銀や銅の粉末を含有する等方性導電フィルムや等方性導電ペーストを使用することができる。そのほか、加熱によって接着性を示し加圧の方向に導電性を発現する異方性導電フィルムまたは異方性導電ペーストを使用することもできる。特に、異方性導電フィルムまたは異方性導電ペーストは上下の位置関係にある電極パッド間を何れかの電極パッドに設けたバンプを介して接続する場合に使用される。すなわち、加熱、加圧の前に異方性導電フィルムまたは異方性導電ペーストを適用しておいても、一方の電極パッドに設けたバンプと他方の電極パッドとの間では大きい圧力がかかるので、その部分で加圧の方向に導電性が発現されるからである。
【００２６】
金属板を半導体チップの裏面に接着するには、ウェーハからダイシングされた半導体チップにそれぞれ金属板を接着する以外に、金属板の面積が半導体チップの裏面の面積より大であることを要する場合を除いて、半導体チップをダイシングする前のウェーハの裏面全体に金属板を接着した後に、ウェーハをダイシングするようにしてもよい。上記において、金属板の面積が半導体チップの裏面の面積より大であることを要する場合とは、例えば上方に重ねる半導体チップがフェイスアップであると、裏面の金属板は下方の半導体チップとボンディングされるので、金属板の面積を上方の半導体チップの裏面より大とすることによってボンディングワイヤの取り付け部分が確保される場合である。
【００２７】
そして、半導体チップの裏面の金属板が他の半導体チップの回路面と接着される場合には、電気的な絶縁を要するので、両者は接着性を有する絶縁性ボンディング材、例えば加熱、加圧によって接着性を示す絶縁フィルムまたは絶縁ペーストによって接着されねばならない。また同様に、半導体チップの裏面の金属板が他の半導体チップの裏面の金属板と接着される場合には、両金属板を同電位とする場合を除いて、両金属板は絶縁性ボンディング材によって接着することを要する。両金属板を同電位とする場合には、当然のことながら絶縁性ボンディング材または導電性ボンディング材の何れで接着してもよい。
【００２８】
金属板としては上記のような接着加工に耐え、接着された状態で十分な導電性を有するものであればよく、通常は薄い金属板、例えば配線基板用の銅貼積層板に使用されているような比較的厚い銅箔（例えば厚さ２０〜５０μｍ）が適している。勿論、それより薄い銅箔や厚い銅箔ないしは銅シートの使用を排除するものではない。更には銅（Ｃｕ）以外の金属であってもよく、例えばアルミニウム（Ａｌ）からなる金属板も採用し得る。
【００２９】
なお、上述した金属板の面積が半導体チップの裏面の面積より大であることを要する場合を除き、半導体チップの裏面に金属板を接着することに換えて、スパッタリング、ＣＶＤ、真空蒸着、または塗布によって金属の厚膜を形成させて金属板としてもよい。
【００３０】
配線基板より高い位置にある半導体チップの裏面に接して設ける金属板を配線基板に電気的に接続するには例えば金線によってワイヤボンディングする既存の技術をそのまま適用することができる。
【００３１】
チップスタックを構成する上方の半導体チップがフェイスアップであり、下方の半導体チップが同じくフェイスアップである場合、上方の半導体チップの下側となる裏面の金属板は下方の半導体チップの回路面と向かい合うので、上述したように、上方の半導体チップの金属板と下方の半導体チップの回路面は接着性を有する絶縁性ボンディング材によって接続することが必要である。
【００３２】
また、チップスタックを構成する上方の半導体チップがフェイスアップであり、下方の半導体チップがフェイスダウンである場合、上方の半導体チップの下側となる裏面の金属板は下方の半導体チップの上側となる裏面の金属板と向かい合うので、上述したように、上方の半導体チップの金属板と下方の半導体チップの金属板とは接着性を有する絶縁性ボンディング材によって接着することが必要である。ただし、上方の金属板と下方の金属板とを同電位とする場合には導電性ボンディング材によって接着してもよい。
【００３３】
【実施例】
次に本発明の半導体装置およびその製造方法を実施例によって図面を参照し具体的に説明する。
【００３４】
（実施例１）
図１は例えばガラス・エポキシ樹脂からなるリジッドな配線基板１に直接に半導体チップＡがフェイスアップに搭載され、その上へ半導体チップＢがフェイスアップにスタックされた半導体装置ＣＳ１　、すなわち図６の半導体装置ＣＳ６　を改良したものの構成を示す断面図である。図１に示すように、配線基板１は上面側に配線層１ｃが形成されており、下面側には、配線層１ｃの電極パッド（図示省略）とスルーホール３によって接続された半田ボールからなる外部端子５が設けられている。そして一方の半導体チップＡは裏面が異方性導電フィルム１２ｆによって配線基板１の配線層１ｃにおけるグランド電位（または電源電位）の電極パッド（図示省略）に接続されている。また、他方の半導体チップＢの裏面には等方性導電フィルム１１ｆによって金属板としての銅箔Ｍが接着されており、この銅箔Ｍは半導体チップＡの回路面２ａと向かい合うので、両者を絶縁性ボンディング材である絶縁フィルム１３ｆによって接着して半導体チップＡと半導体チップＢとがスタックされている。
【００３５】
更に、半導体チップＢの裏面の銅箔Ｍはボンディングワイヤ６’によって配線基板１の配線層１ｃのグランド電位（または電源電位）の電極パッド（図示省略）と電気的に接続されて、半導体チップＢの裏面をグランド電位（または電源電位）としている。また、半導体チップＡの回路面２ａの電極パッド、および半導体チップＢの回路面２ｂの電極パッド（何れも図示省略）はそれぞれボンディングワイヤ６によって配線基板１における配線層１ｃの対応する電極パッド（図示省略）と電気的に接続されている。そして、スタックされた半導体チップＡ、半導体チップＢ、ボンディングワイヤ６等の全体を封止樹脂９で封止したものであ
る。
【００３６】
なお上記においては、半導体チップＡの回路面２ａに半導体チップＢの銅箔Ｍが接着されていると説明したが、実際にチップスタックするに際しては、フェイスアップの半導体チップＡの回路面２ａに絶縁フィルム１３ｆを用いて銅箔Ｍを接着し、その銅箔Ｍの上に等方性導電フィルム１１ｆを用いて半導体チップＢをフェイスアップに接着してスタックを形成させてもよい。
【００３７】
（実施例２）
図２は実施例１の図１に示した半導体装置ＣＳ１　のリジッドな配線基板１が例えばポリイミドフィルムを主材とするフレキシブルな配線基板１’とされた半導体装置ＣＳ２　、すなわち図７の半導体装置ＣＳ７　を改良したものの構成を示す断面図である。配線基板１’以外の半導体チップＡ、半導体チップＢ、およびこれらのスタックの要素は半導体装置ＣＳ１　と全く同様に構成されているので、図２についての詳細な説明は省略する。
【００３８】
（実施例３）
図３は実施例１の図１に示した半導体装置ＣＳ１　が拡張された半導体装置ＣＳ３　、すなわち図８の半導体装置ＣＳ８　を改良したものの構成を示す断面図である。図３に示すように、半導体装置ＣＳ３　は配線基板１上にスタックされた半導体チップＡおよび半導体チップＢのほかに、単体の半導体チップＣと受動部品であるチップ抵抗Ｒとが付加されたものである。配線基板１と半導体チップＡおよび半導体チップＢの関係は実施例１の半導体装置ＣＳ１　と全く同様であるので図３についての詳細な説明は省略する。
【００３９】
（実施例４）
図４はリジッドな配線基板１の配線層１ｃに一方の半導体チップＡがフェイスダウンに搭載され、その上に半導体チップＢがフェイスアップにスタックされた半導体装置ＣＳ４　、すなわち図９の半導体装置ＣＳ９　を改良したものの構成を示す断面図である。図４に示すように、配線基板１における配線層１ｃの電極パッド（図示省略）に対し、半導体チップＡの回路面２ａの電極パッド（図示省略）に設けたバンプ７を接続し、配線基板１と半導体チップＡの回路面２ａとの間に形成される空間には絶縁性のフリップチップ封止材８を充填することによって、半導体チップＡが配線基板１にフェイスダウンに、すなわちフリップチップに、搭載され、半導体チップＡの裏面には銅箔Ｍａが等方性導電フィルム１１ｆによって接着されている。そして、配線基板１の配線層１ｃの電極パッド（図示省略）とスルーホール３によって接続された半田ボールからなる外部端子５が設けられている。
【００４０】
また他方の半導体チップＢはフェイスアップとされ、その裏面には銅箔Ｍｂが等方性導電フィルム１１ｆによって接着されている。そして、半導体チップＢの銅箔Ｍｂは半導体チップＡの銅箔Ｍａと向かい合うので、電位的な交絡を生じないように両者は絶縁性ボンディング材である絶縁フィルム１３ｆによって接着して半導体チップＡと半導体チップＢとがスタックされている。
【００４１】
そして半導体チップＡの回路面２ａの電極パッド（図示省略）に設けられたバンプ７は、上述したように、配線基板１の配線層１ｃの対応する電極パッド（図示省略）と電気的に接続されており、半導体チップＢの回路面２ｂの電極パッド（図示省略）はボンディングワイヤ６によって配線基板１の配線層１ｃの対応する電極パッド（図示省略）と電気的に接続されている。また、半導体チップＡの裏面の銅箔Ｍａおよび半導体チップＢの裏面の銅箔Ｍｂはそれぞれボンディングワイヤ６’によって配線基板１の配線層１ｃにおけるグランド電位または電源電位の電極パッド（図示省略）と電気的に接続されており、半導体チップＡおよび半導体チップＢの裏面をそれぞれグランド電位または電源電位としている。そして、スタックされた半導体チップＡ、半導体チップＢ、ボンディングワイヤ６等の全体を封止樹脂９で封止したものである。
【００４２】
この半導体装置ＣＳ４　においても、実際にチップスタックするに際しては、銅箔Ｍａを裏面に接着した半導体チップＡを配線基板１にフェイスダウンに搭載しておき、銅箔Ｍｂを裏面に接着しフェイスアップとした半導体チップＢを半導体チップＡの上にスタックしてもよく、また、それ以外の手順でスタックさせてもよい。例えば、フェイスダウンに搭載された半導体チップＡの裏面の銅箔Ｍａに銅箔Ｍｂを絶縁フィルム１３ｆによって接着し、その上へ等方性導電フィルム１１ｆによって半導体チップＢの裏面を接着するようにしてもよい。
【００４３】
（実施例５）
図５はリジッドな配線基板１の配線層１ｃに一方の半導体チップＡがフェイスアップに搭載され、その上に半導体チップＢがフェイスダウンにスタックされた半導体装置ＣＳ５　、すなわち図１０の半導体装置ＣＳ１０を改良したものの構成を示す断面図である。図５に示すように、配線基板１の配線層１ｃにおける電源電位（またはグランド電位）の電極パッド（図示省略）に一方の半導体チップＡの裏面が異方性導電フィルム１２ｆによって接続されている。そして、他方の半導体チップＢはフェイスダウンとして、その裏面には銅箔Ｍが等方性導電フィルム１１ｆによって接着されており、半導体チップＢの回路面２ｂの電極パッド（図示省略）に設けられたバンプ７と、これに向かい合う半導体チップＡの回路面２ａの対応する電極パッド（図示省略）とが接続されており、かつ回路面２ａと回路面２ｂとの間に形成される空間には絶縁性のフリップチップ封止材８が充填されている。
【００４４】
そして、半導体チップＡの回路面２ａの電極パッド（図示省略）はボンディングワイヤ６によって配線基板１の配線層１ｃの対応する電極パッド（図示省略）と電気的に接続されており、半導体チップＢの裏面の銅箔Ｍｂはボンディングワイヤ６’によって配線基板１の配線層１ｃにおけるグランド電位（または電源電位）の電極パッド（図示省略）と電気的に接続されている。そして、スタックされた半導体チップＡ、半導体チップＢ、およびボンディングワイヤ６等の全体を封止樹脂９で封止したものである。
【００４５】
以上、本発明の半導体装置を実施例によって説明したが、勿論、本発明はこれらに限られることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４６】
例えば本実施例の中で一例を示したように、半導体チップのチップスタックが搭載されている限りにおいて、同一配線基板上に単体の半導体チップやチップ状の受動部品が搭載される場合も本発明に含まれる。また半導体チップのチップスタックが複数個搭載される場合も含まれる。
また本実施例の中で一例を示したように、半導体チップのチップスタックが搭載される配線基板はリジッドなもの以外に、フレキシブルなものも含まれる。
【００４７】
また本実施例において、半導体チップの回路面の電極パッドと他の半導体チップの回路面の電極パッドをバンプによって接続する場合や、半導体チップの回路面の電極パッドと配線基板の配線層の電極パッドをバンプによって接続する場合には、形成される空間に絶縁性のフリップチップ封止材を充填する例を示したが、絶縁性のフリップチップ封止材に代えて、異方性導電ペーストを使用することも可能である。すなわち、空間に異方性導電ペーストを充填した後、加熱、加圧して接着させると、加圧されるバンプと対向する電極パッドとの間において異方性導電ペーストは導電性を示すようになるからである。
【００４８】
【発明の効果】
本発明の半導体装置は以上に説明したような形態で実施され、次に述べるような効果を奏する。
【００４９】
請求項１の半導体装置によれば、配線基板上に複数個の半導体チップが回路面を上向きまたは下向きとして重ねて搭載されるチップスタック構成の半導体装置において、半導体チップの裏面（非回路面）が配線基板より高い位置にある場合に、その裏面に接して金属板が設けられているので、配線基板の電源電位部またはグランド電位部と金属板とを電気的に接続することにより、半導体チップの裏面を容易に電源電位またはグランド電位とすることができ、半導体チップの本来の回路が誤動することを防ぎ得る。
【００５０】
請求項２の半導体装置によれば、配線基板より高い位置にある金属板が配線基板と既存の技術のワイヤボンディングによって接続されているので、金属板を配線基板に接続することによるコスト上昇は小さい。
【００５１】
請求項３の半導体装置によれば、金属板が半導体チップの裏面と導電フィルムまたは導電ペーストによって接着されているので、半導体チップの裏面の接触抵抗が極度に低下されてオーミックコンタクトが形成され、半導体チップの裏面を確実にグランド電位または電源電位にすることができる。
【００５２】
請求項４の半導体装置によれば、チップスタックを構成するフェイスアップとされた上方の半導体チップの裏面に接して設けられる金属板は、下方にありフェイスアップとされた他の半導体チップの回路面とは絶縁フィルムまたは絶縁ペーストによって接着されているので、他の半導体チップの回路面が金属板と導通することはない。
【００５３】
請求項５の半導体装置によれば、チップスタックを構成するフェイスアップとされた上方の半導体チップの裏面に接して設けられる金属板が、下方にありフェイスダウンとされた半導体チップの裏面の金属板とは絶縁フィルムまたは絶縁ペーストによって接着されているので、両金属板が導通され電位的に交絡するようなことはない。
【００５４】
請求項６の半導体装置の製造方法によれば、配線基板上に複数個の半導体チップが回路面を上向きまたは下向きとして重ねて搭載されるチップスタック構成の半導体装置の製造方法において、半導体チップの裏面（非回路面）が配線基板より高い位置にある場合に、裏面を配線基板と電気的に接続するための金属板を裏面に接して設けるので、金属板を配線基板の電源電位部またはグランド電位部と電気的に接続することにより、半導体チップの裏面を電源電位またはグランド電位にすることができ、半導体チップの本来の回路が誤動作することを防ぎ得る。
【００５５】
請求項７の半導体装置の製造方法によれば、金属板と配線基板とをボンディングワイヤによって接続するので、配線基板より高い位置にある金属板と配線基板との接続に既存の技術を適用することにより接続を簡易化させる。
【００５６】
請求項８の半導体装置の製造方法によれば、金属板を導電性ボンディング材によって半導体チップの裏面に接着するので、半導体チップの裏面の接触抵抗が極度に低下されオーミックコンタクトが形成され、半導体チップの裏面を確実にグランド電位または電源電位にすることができる。
【００５７】
請求項９の半導体装置の製造方法によれば、上方にあり回路面を上向きとした半導体チップの裏面に接して設けられる金属板を、下方にある他の半導体チップの上向きとされた回路面に、絶縁性ボンディング材よって接着するので、チップスタックを構成する上方の半導体チップの下向きとなっている裏面の金属板が下方の半導体チップの上向きになっている回路面と直接に接触する事を防ぐことができる。
【００５８】
請求項１０の半導体装置の製造方法によれば、上方にあり回路面を上向きにした半導体チップの裏面に接して設けられる金属板を、下方にあり回路面を下向きとした他の半導体チップの裏面の金属板に、絶縁性ボンディング材によって接着するので、チップスタックを構成する上方の半導体チップの下向きになっている裏面の金属板が下方の半導体チップの上向きになっている裏面の金属板と導通して電位的に交絡することを防ぐことができる。
【図面の簡単な説明】
【図１】実施例１の半導体装置の構成を示す断面図である。
【図２】実施例２の半導体装置の構成を示す断面図である。
【図３】実施例３の半導体装置の構成を示す断面図である。
【図４】実施例４の半導体装置の構成を示す断面図である。
【図５】実施例５の半導体装置の構成を示す断面図である。
【図６】従来例１の半導体装置の構成を示す断面図である。
【図７】従来例２の半導体装置の構成を示す断面図である。
【図８】従来例３の半導体装置の構成を示す断面図である。
【図９】従来例４の半導体装置の構成を示す断面図である。
【図１０】従来例５の半導体装置の構成を示す断面図である。
【符号の説明】
１……配線基板、１ｃ……配線層、２ａ……回路面、２ｂ……回路面、５……外部端子、６，６’……ボンディングワイヤ、７……バンプ、８……フリップチップ封止材、９……封止材、１１ｆ……等方性導電フィルム、１２ｆ……異方性導電フィルム、１３ｆ……絶縁フィルム、Ａ，Ｂ……半導体チップ、ＣＳ１，ＣＳ２，ＣＳ３，ＣＳ４，ＣＳ５……半導体装置。

Claims (10)

  1. 配線基板上に複数個の半導体チップが回路面を上向きまたは下向きとして重ねて搭載されるチップスタック構成の半導体装置において、
    前記半導体チップの裏面（非回路面）が前記配線基板より高い位置にある場合に、前記裏面を前記配線基板と電気的に接続するための金属板が前記裏面に接して設けられている
    ことを特徴とする半導体装置。
  2. 前記金属板と前記配線基板とがボンディングワイヤによって接続されている
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記金属板が前記半導体チップの裏面と導電性ボンディング材によって接着されている
    ことを特徴とする請求項１に記載の半導体装置。
  4. 回路面を上向きにした前記半導体チップの裏面に接して設けられる前記金属板が、直下にある他の半導体チップの上向きとされた回路面と絶縁性ボンディング材によって接着されている
    ことを特徴とする請求項１に記載の半導体装置。
  5. 回路面を上向きにした前記半導体チップの裏面に接して設けられる前記金属板が、直下にあり回路面を下向きにした他の半導体チップの裏面に接して設けられる金属板と絶縁性ボンディング材によって接着されている
    ことを特徴とする請求項１に記載の半導体装置。
  6. 配線基板上に複数個の半導体チップが回路面を上向きまたは下向きとして重ねて搭載されるチップスタック構成の半導体装置の製造方法において、
    前記半導体チップの裏面（非回路面）が前記配線基板より高い位置にある場合に、前記裏面を前記配線基板と電気的に接続するための金属板を前記裏面に接して設ける
    ことを特徴とする半導体装置の製造方法。
  7. 前記金属板と前記配線基板とをボンディングワイヤによって接続する
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記金属板を導電性ボンディング材によって前記半導体チップの裏面に接着する
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 回路面を上向きとした前記半導体チップの裏面に接して設けられる前記金属板を、直下にある他の半導体チップの上向きとされた回路面に、絶縁性ボンディング材よって接着する
    ことを特徴とする請求項６記載の半導体装置の製造方法。
  10. 回路面を上向きにした前記半導体チップの裏面に接して設けられる前記金属板を、直下にあり回路面を下向きとした他の半導体チップの裏面に接して設けられる金属板に、絶縁性ボンディング材によって接着する
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
JP2002185929A 2002-06-26 2002-06-26 半導体装置およびその製造方法 Pending JP2004031649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002185929A JP2004031649A (ja) 2002-06-26 2002-06-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002185929A JP2004031649A (ja) 2002-06-26 2002-06-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004031649A true JP2004031649A (ja) 2004-01-29

Family

ID=31181423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002185929A Pending JP2004031649A (ja) 2002-06-26 2002-06-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004031649A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005308558A (ja) * 2004-04-22 2005-11-04 National Institute Of Advanced Industrial & Technology システムインパッケージ試験検査装置および試験検査方法
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法
US8148816B2 (en) 2007-01-11 2012-04-03 Nec Corporation Semiconductor device
JP2015095489A (ja) * 2013-11-08 2015-05-18 新光電気工業株式会社 半導体装置
WO2018198897A1 (ja) * 2017-04-27 2018-11-01 コニカミノルタ株式会社 発光デバイス、表示装置、発光デバイスの製造方法、及び、表示装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005308558A (ja) * 2004-04-22 2005-11-04 National Institute Of Advanced Industrial & Technology システムインパッケージ試験検査装置および試験検査方法
US7414422B2 (en) 2004-04-22 2008-08-19 National Institute Of Advanced Industrial Science And Technology System in-package test inspection apparatus and test inspection method
JP4556023B2 (ja) * 2004-04-22 2010-10-06 独立行政法人産業技術総合研究所 システムインパッケージ試験検査装置および試験検査方法
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US8148816B2 (en) 2007-01-11 2012-04-03 Nec Corporation Semiconductor device
JP2015095489A (ja) * 2013-11-08 2015-05-18 新光電気工業株式会社 半導体装置
WO2018198897A1 (ja) * 2017-04-27 2018-11-01 コニカミノルタ株式会社 発光デバイス、表示装置、発光デバイスの製造方法、及び、表示装置の製造方法

Similar Documents

Publication Publication Date Title
US7485490B2 (en) Method of forming a stacked semiconductor package
US9496205B2 (en) Power semiconductor package
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US8446003B2 (en) Semiconductor device including double-sided multi-electrode chip embedded in multilayer wiring substrate
TWI330872B (en) Semiconductor device
JP5529371B2 (ja) 半導体装置及びその製造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR101941615B1 (ko) 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체
US20080026506A1 (en) Semiconductor multi-chip package and fabrication method
JP2003243606A (ja) 半導体チップと積層チップパッケージ及びそれらの製造方法
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
TW200841387A (en) Semiconductor device and manufacturing method thereof
TW200939409A (en) Package structure of integrated circuit device and manufacturing method thereof
US7659620B2 (en) Integrated circuit package employing a flexible substrate
KR20210072181A (ko) 반도체 패키지 및 그의 제조 방법
JP6242665B2 (ja) 半導体装置
JPH09199629A (ja) 半導体装置
JP2004031649A (ja) 半導体装置およびその製造方法
JP3569585B2 (ja) 半導体装置
US8519547B2 (en) Chip arrangement and method for producing a chip arrangement
JP3549316B2 (ja) 配線基板
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
TWI286456B (en) Multi-layer circuit board integrated with electronic elements and method for fabricating the same
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071024

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071027