JP4556023B2 - システムインパッケージ試験検査装置および試験検査方法 - Google Patents

システムインパッケージ試験検査装置および試験検査方法 Download PDF

Info

Publication number
JP4556023B2
JP4556023B2 JP2004126226A JP2004126226A JP4556023B2 JP 4556023 B2 JP4556023 B2 JP 4556023B2 JP 2004126226 A JP2004126226 A JP 2004126226A JP 2004126226 A JP2004126226 A JP 2004126226A JP 4556023 B2 JP4556023 B2 JP 4556023B2
Authority
JP
Japan
Prior art keywords
package
signal
lsi
contact
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004126226A
Other languages
English (en)
Other versions
JP2005308558A (ja
Inventor
昌宏 青柳
博 仲川
和彦 所
克弥 菊地
義邦 岡田
洋行 藤田
健一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2004126226A priority Critical patent/JP4556023B2/ja
Priority to US11/108,861 priority patent/US7414422B2/en
Publication of JP2005308558A publication Critical patent/JP2005308558A/ja
Application granted granted Critical
Publication of JP4556023B2 publication Critical patent/JP4556023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、電子情報通信システムの実装技術分野に関し、半導体集積回路（ＬＳＩ）チップ等の多数の電子部品を搭載した実装構造体上にシステムを構築したシステムインパッケージ（ＳＩＰ）の高速・高周波電気特性を計測評価するためのシステムインパッケージ試験検査装置および試験検査方法に関する。
システムインパッケージ（以下、ＳＩＰと称する）は、複数のＬＳＩチップを一つのパッケージの中に実装する技術であり、既存のＬＳＩチップを用いて高密度かつ高速の電子システムの構築が可能であるため、携帯電話をはじめとするユビキタス高機能情報機器への応用開発が精力的に進められている。
ＳＩＰの種類としては、図７に示すように、構造により分類すると、チップスタック型、パッケージスタック型、ウエハスタック型、プレーンマルチチップ型等がある。
ＳＩＰのうち、前記パッケージスタック型、プレーンマルチチップ型については、実用化が進んでおり、すでに広く用いられている。
一方、パッケージスタック型は、チップ間の配線が短くなり高速化が達成できるため、開発が盛んに行われており、一部が実用化されている。特に、チップスタック型は、携帯電話、デジタルカメラ、ＰＤＡ（パーソナル・デジタル・アシスタンス）等、小型化と高性能化の要求が強い携帯電子機器に採用されつつある。このチップスタック型の半導体装置については、例えば、特許文献１に記載されている。
特開２００４−３１６４９号公報
ところで、ＳＩＰに要求される性能は機器の高性能化に伴って、数ＧＨｚから数十ＧＨｚの周波数領域で高い電気性能と信頼性を求めらており、その高速・高周波の電気性能を高精度に計測評価するための試験検査装置が望まれている。
前記パッケージスタック型、プレーンマルチチップ型については、その試験検査も、従来の技術で対応することができるが、ＳＩＰの中でも大幅な低コスト化が期待でき、今後急速に普及すると予想されるチップスタック型ＳＩＰに関しては、高速・高周波試験検査技術は、未開発の状況である。
図８に、チップスタック型ＳＩＰの一例を示す。図示するように、チップスタック型のＳＩＰ２００においては、ＬＳＩパッケージ２０１上に複数の寸法の異なるＬＳＩチップ２０２、２０３、２０４、２０５が多段に積層され、それぞれに形成されたボンディングパッドＰがボンディングワイヤＷにより結線されている。尚、ＳＩＰ２００全体としての入出力信号は、図に対してＬＳＩパッケージ２０１の下側に形成されたハンダボールＢにより入出力される。
このようなチップスタック型のＳＩＰ２００においては、ＳＩＰとしての試験検査は入出力端子であるハンダボールＢを介して可能である。しかしながら、高速・高周波特性の検査においては、ＬＳＩパッケージ２０１内の長い配線に起因するインダクタンスの影響により、高周波信号を伝送できず、精度よく検査することができなかった。
前記課題を解決するためには、ＬＳＩパッケージ２０１を介さず、ＬＳＩチップ間の信号線、すなわちボンディングパッドＰやボンディングワイヤＷに対して直接、試験用の評価信号を入力できればよいが、そのピッチが微細であるため、従来のプローブでは任意の信号線のみに押し当てる（コンタクトする）ことが出来なかった。すなわち、チップスタック型にあっては、積層されたＬＳＩチップ間の信号線からの検査用信号入力ができず、試験検査においては必ずＬＳＩパッケージ２０１を介して検査用信号を入力することとなり、高精度に高速・高周波特性の検査を行うことが出来なかった。
本発明は、前記したような事情の下になされたものであり、チップスタック型ＳＩＰの製造にあたって、ＬＳＩチップ間の信号線から検査信号を入力することにより高速・高周波試験検査を行い、良品検査を高精度に行うことにより信頼性を確保することのできるシステムインパッケージ試験検査装置及び試験検査方法を提供することを目的とする。
上記課題を解決するために、本発明にかかるシステムインパッケージ試験検査装置は、内部に金属配線を有するＬＳＩパッケージの一方の面に入出力端子が形成され、他方の面に複数のＬＳＩチップが多段に積層され、更にＬＳＩパッケージに形成されたボンディングパッドとＬＳＩチップに形成されたボンディングパッドとがボンディングワイヤで接続されると共に、ＬＳＩチップに形成されたボンディングパッドとＬＳＩチップに形成されたボンディングパッドとがボンディングワイヤで接続されたシステムインパッケージの高速・高周波特性を計測評価するシステムインパッケージ試験検査装置であって、前記システムインパッケージが搭載され、前記システムインパッケージの入出力端子が電気的に接続されると共に、前記システムインパッケージに対して１Ｇｂｐｓ以上の高速で、かつ１ＧＨｚ以上の高周波信号を伝送可能な信号伝送配線を備えるプリント配線基板と、前記ＬＳＩチップを駆動するＬＳＩチップ駆動手段と、前記ボンディングパッドと接続するコンタクト電極を有し、前記ボンディングパッドに高周波信号を伝送するコンタクトプローブと、前記コンタクトプローブに高周波の評価信号を供給する評価信号発生手段と、前記プリント配線基板を通じて前記システムインパッケージの出力信号を検出する出力信号検出手段と、前記出力信号検出手段により検出された信号を解析する解析手段と、前記システムインパッケージが搭載されたプリント配線基板が取り付けられ、ＸＹＺ軸の３方向に移動可能に形成された移動ステージと、前記移動ステージの上方に設置され、前記コンタクトプローブを固定するプローブ支持体とを備え、更に、前記プリント配線基板に形成された信号伝送配線が、信号線の周りを絶縁層で取り囲み、その外側をシールド電極で覆った同軸線路構造であり、前記コンタクトプローブのコンタクト電極が信号電極とグランド電極とを有し、前記コンタクトプローブのコンタクト電極に対して、移動ステージにより前記プリント配線基板上に装着されたシステムインパッケージを移動し、前記コンタクトプローブのコンタクト電極を、前記ＬＳＩチップに形成されたボンディングパッドに接触させることにより、前記ＬＳＩパッケージ内の金属配線を介さず、前記評価信号をＬＳＩチップに入力することを特徴を有する。
尚、前記コンタクトプローブは、それぞれ独立した信号を伝送する複数のコンタクト電極を有し、前記複数のコンタクト電極は、等間隔かつ並列に設けられることが望ましい。
このように、システムインパッケージ上に多段積層されたＬＳＩチップ間の信号線にコンタクトすることのできるプローブを用い、また、高速・高周波の信号を扱うことができるプリント配線基板を用いることにより、高速・高周波の試験検査を高精度に行うことができる。すなわち、ＬＳＩパッケージ内に形成された金属配線を介さずにＬＳＩチップに対して検査信号を入力することができるため、ＬＳＩパッケージ内のインダクタンスの影響を大幅に低減でき、高周波信号を良好に伝送することができる。
したがって、システムインパッケージの製造現場において、良品検査の実施、信頼性の確保を達成することができる。
また、前記プリント配線基板に形成された信号伝送配線は、同軸線路構造であるため、高速・高周波領域の信号を伝送することが可能となり、また、各信号線間のクロストーク、外部ノイズの影響を低減させることができる。
また、上記課題を解決するために、本発明にかかるシステムインパッケージ試験検査方法は、前記システムインパッケージ試験検査装置を用い、システムインパッケージの高速・高周波特性を計測評価するシステムインパッケージ試験検査方法であって、１Ｇｂｐｓ以上の高速で、かつ１ＧＨｚ以上の高周波信号を伝送可能なプリント配線基板に、前記システムインパッケージの入出力端子を接続する工程と、高周波信号を伝送するコンタクトプローブのコンタクト電極を、前記多段に積層された複数のＬＳＩチップのうち、１つのＬＳＩチップに形成されたボンディングパッドに接触させ、該ボンディングパッドを通じてＬＳＩチップに高周波の評価信号を入力する工程と、前記プリント配線基板を通じて前記システムインパッケージの出力信号を検出する工程と、前記出力信号を解析する工程とを含むことに特徴を有する。
このような方法によれば、前記のシステムインパッケージ試験検査装置と同様の効果を得ることができる。すなわち、ＬＳＩパッケージ内に形成された金属配線を介さずにＬＳＩチップに対して検査信号を入力するため、ＬＳＩパッケージ内のインダクタンスの影響を大幅に低減でき、高周波信号を良好に伝送することができる。したがって、高速・高周波の試験検査を高精度に行うことができ、システムインパッケージの製造現場において、良品検査の実施、信頼性の確保を達成することができる。
本発明によれば、チップスタック型ＳＩＰの製造にあたって、ＬＳＩチップ間の信号線から検査信号を入力することにより高速・高周波試験検査を行い、良品検査を高精度に行うことにより信頼性を確保することのできるシステムインパッケージ試験検査装置及び試験検査方法を提供することができる。
以下、この発明に係る実施の形態について、図に基づいて説明する。図１は、本発明に係るシステムインパッケージ試験検査装置（以下、ＳＩＰ試験検査装置と称す）の全体構成を示す斜視図である。
図示するＳＩＰ試験検査装置１００は、ＸＹＺ軸の３方向に精密移動可能な高精度移動ステージ１を備え、この高精度移動ステージ１上に高速・高周波信号を伝送可能なプリント配線基板としてのテストカード２が取り付けられている。さらに、テストカード２上には、測定するシステムインパッケージ（ＳＩＰと称す）１０を装着するためのＳＩＰソケット３が搭載されている。
また、このＳＩＰ試験検査装置１００は、検査用の評価信号を発生するＳＩＰ評価信号発生器６（評価信号発生手段）と、ＳＩＰ１０上のＬＳＩチップにコンタクトするための微動機構付き微細高周波プローブ４（コンタクトプローブ／以下、微細高周波プローブと称す）とを備える。前記微細高周波プローブ４は、同軸ケーブル５により、ＳＩＰ評価信号発生器６と接続されている。
さらに、ＳＩＰ試験検査装置１００は、ＳＩＰ１０からの出力信号を検出するＳＩＰ信号解析器７（出力信号検出手段）と、前記ＳＩＰ信号解析器７が検出した信号等からデータ解析を行う制御用コンピュータ８（解析手段）とを備える。
また、テストカード２とＳＩＰ評価信号発生器６、ＳＩＰ信号解析器７とは、それぞれ別の同軸ケーブル５で接続される。テストカード２とＳＩＰ用電源（ＬＳＩチップ駆動手段／図示せず）の接続は、電源ケーブル（図示せず）により接続される。
前記テストカード２は、図２に示すように円形のプリント配線基板であり、基板の両側に沿って、前記同軸ケーブル５に接続されるビアホール２ａが形成されており、基板の略中央における正方形の領域にはＳＩＰソケット３用の電極端子２ｂが設けられている。そして、各ビアホール２ａから電極端子２ｂに対して同軸線路２ｃが配列されている。
なお、テストカード２が通常のＦＲ−４（耐燃性ガラス基材エポキシ樹脂積層板）のプリント回路基板により形成されるならば、その基板を通じて供給される信号は、１００Ｍｂｐｓ以下の比較的低速であるため、１００ＭＨｚ以下の低い周波数領域に限られる。したがって、本発明に係るＳＩＰ試験検査装置１００においては、高周波信号に対応するため、前記したように同軸線路２ｃが配列されたテストカード２が用いられる。これにより、１Ｇｂｐｓ以上の高速で、１ＧＨｚ以上の高周波領域の高速・高周波の信号を扱うことが可能となり、また、各信号線間のクロストーク、外部ノイズの影響を低減させることができる。
尚、このような仕様を満たすテストカード２は、例えば株式会社神和が出願人である特許文献（特開平１０−６５３１３号公報、特開２００３−３４９７３１号公報）に開示される技術を用いることにより得ることができる。
また、前記微細高周波プローブ４は、高精度移動ステージ１上に設置されたプローブ支持体９の上に配置され、プローブ４の先端（コンタクト電極）は、微動機構により高精度に位置合わせできるように構成されている。測定時において微細高周波プローブ４は、真空吸着、磁力吸着などにより、コンタクト圧を得るためにプローブ支持体９に固定され、ＳＩＰ１０上の測定すべきＬＳＩチップにコンタクトされる。微細高周波プローブ４の先端は、ステージ１が有する上下方向微動機構により、ＸＹＺ軸の３方向及び回転方向の位置合わせを行うことが可能になされている。
すなわち、図３に示すように、例えばＳＩＰ１０が、入出力端子となる複数のハンダボールＢが下面に形成されたＬＳＩパッケージ７１上にＬＳＩチップ７１、７２、７３、７４、７５が積層され、それぞれに形成されたボンディングパッドＰがボンディングワイヤＷで接続されている場合、図示するように微細高周波プローブ４の先端Ｇが一つのボンディングパッドＰにコンタクトされる。
また、微細高周波プローブ４は、図４に示すように、微細なプローブ先端Ｇが多数並列に配列することにより多チャンネルに対応してもよい。尚、図４ではＬＳＩチップ７２に形成された複数のボンディングパッドＰに多チャンネル微細高周波プローブ４をコンタクトする様子を示している。
また、図３、図４に示す微細高周波プローブ４は、測定するＬＳＩチップのボンディングパッド電極のピッチ（５０ミクロンから１５０ミクロン程度）に対応して、信号電極とグランド電極の間隔が５０ミクロンから１００ミクロン程度の微細ピッチとなっている。
尚、この仕様を満たすプローブは、例えば、有限会社清田製作所が出願人である特許文献（特開２００２―２２７６９号公報、特開２００１−３１１７４４号公報、特開２００１―２４２１９３号公報、特開２０００−３４６８７２号公報等）に開示された技術を用いることにより得ることができる。
続いて、以上の構成によるＳＩＰ試験検査装置１００によるＳＩＰ１０に対する試験検査の手順について図５のフロー図に基づき説明する。
先ず、制御用コンピュータ８上のＳＩＰ試験検査解析プログラムに、検査するＳＩＰの回路データおよび検査解析データを登録する（図５のステップＳ１）。
試験検査するＳＩＰ１０をＳＩＰ用ソケット３に挿入し、ＳＩＰ１０上に多段積層されたＬＳＩチップの一つに対して、微細高周波プローブ４の先端をコンタクトさせる（図５のステップＳ２）。
次いで、ＳＩＰ用電源、ＳＩＰ評価信号発生器６からテストカード２と微細高周波プローブ４を通じて、電源と評価信号をＳＩＰ１０上のＬＳＩチップに供給する（図５のステップＳ３）。
次いで、ＳＩＰ１０からテストカード２を通じて出力される信号をＳＩＰ信号解析器７により、検出する（図５のステップＳ４）。
そして、制御用コンピュータ８において、ステップＳ４において検出された信号を検査解析データと比較しながら解析する（図５のステップＳ５）。
以上のように、本発明に係る一実施の形態によれば、ＳＩＰ上に多段積層されたＬＳＩチップ間の信号線に正確にコンタクトすることのできる微細高周波プローブを用い、また、高速・高周波の信号を扱うことができるテストカードを用いることにより、高速・高周波の試験検査を高精度に行うことができる。すなわち、ＬＳＩパッケージ内に形成された配線を介さずにＬＳＩチップに対して検査信号を入力することができ、ＬＳＩパッケージ内のインダクタンスの影響を大幅に低減でき、高周波信号を良好に伝送することができる。
したがって、ＳＩＰの製造現場において、良品検査の実施、信頼性の確保を達成することができる。また、新規回路設計のＳＩＰに対するエラー検査にも有効に利用することができる。
尚、前記実施の形態においては、ＬＳＩパッケージとＬＳＩチップとの接続がワイヤボンディングにより行われている場合を例に示したが、図６に示すようにＬＳＩチップ３０裏面に形成されたパッド３０ａとＬＳＩパッケージ５０上のパッド５０ａとがバンプ４０によりフリップチップ接続され、接続部が露出されない場合には、図示する構造のＬＳＩパッケージ５０を採用すればよい。
すなわち、図６に示すように、ＬＳＩパッケージ５０上のパッド５０ａから下部のハンダボール５１へ至る配線の途中で、ＬＳＩチップ３０の周辺領域に微細な測定パッド５０ｂが露出するようなパッケージ構造が望ましい。このようにすれば、前記測定パッド５０ｂに微細高周波プローブ４をコンタクトすることができ、ＬＳＩチップ３０のパッド３０ａに近い位置から信号を入力することができる。したがって、ＬＳＩパッケージ５０内に形成された配線を介さずにＬＳＩチップ３０に対して検査信号を入力することができ、ＬＳＩパッケージ３０内のインダクタンスの影響を大幅に低減でき、高周波信号を良好に伝送（例えば、最大周波数４０ＧＨｚ、最大伝送速度１０Ｇｂｐｓ）することができる。
本発明にかかるシステムインパッケージ試験検査装置及び試験検査方法は、半導体集積回路（ＬＳＩ）チップ等の多数の電子部品を搭載した実装構造体上にシステムを構築したシステムインパッケージ（ＳＩＰ）の高速・高周波電気特性を計測評価する装置及び方法に好適に用いることができる。
図１は、本発明に係るシステムインパッケージ試験検査装置の全体構成を示す斜視図である。 図２は、図１のシステムインパッケージ試験検査装置が備えるテストカードの平面図である。 図３は、システムインパッケージに積載されたＬＳＩチップに図１のシステムインパッケージ試験検査装置が備える微細高周波プローブをコンタクトさせる様子を示す図である。 図４は、システムインパッケージに積載されたＬＳＩチップに図１のシステムインパッケージ試験検査装置が備える多チャンネルの微細高周波プローブをコンタクトさせる様子を示す図である。 図５は、図１のシステムインパッケージ試験検査装置を用いてシステムインパッケージの試験検査を行う手順を示すフロー図である。 図６は、ＬＳＩチップとＬＳＩパッケージとがフリップチップ接続される場合において、図１のシステムインパッケージ試験検査装置が備える微細高周波プローブをコンタクトさせる様子を示す図である。 図７は、システムインパッケージの種類を示す図である。 図８は、チップスタック型システムインパッケージの一例を示す図である。
符号の説明
１ 高精度移動ステージ
２ テストカード（プリント配線基板）
３ ＳＩＰソケット
４ 微動機構付き微細高周波プローブ（コンタクトプローブ）
５ 同軸ケーブル
６ ＳＩＰ評価信号発生器（評価信号発生手段）
７ ＳＩＰ信号解析器（出力信号検出手段）
８ 制御用コンピュータ（解析手段）
１００ システムインパッケージ試験検査装置

Claims (3)

  1. 内部に金属配線を有するＬＳＩパッケージの一方の面に入出力端子が形成され、他方の面に複数のＬＳＩチップが多段に積層され、更にＬＳＩパッケージに形成されたボンディングパッドとＬＳＩチップに形成されたボンディングパッドとがボンディングワイヤで接続されると共に、ＬＳＩチップに形成されたボンディングパッドとＬＳＩチップに形成されたボンディングパッドとがボンディングワイヤで接続されたシステムインパッケージの高速・高周波特性を計測評価するシステムインパッケージ試験検査装置であって、
    前記システムインパッケージが搭載され、前記システムインパッケージの入出力端子が電気的に接続されると共に、前記システムインパッケージに対して１Ｇｂｐｓ以上の高速で、かつ１ＧＨｚ以上の高周波信号を伝送可能な信号伝送配線を備えるプリント配線基板と、
    前記ＬＳＩチップを駆動するＬＳＩチップ駆動手段と、
    前記ボンディングパッドと接続するコンタクト電極を有し、前記ボンディングパッドに高周波信号を伝送するコンタクトプローブと、
    前記コンタクトプローブに高周波の評価信号を供給する評価信号発生手段と、
    前記プリント配線基板を通じて前記システムインパッケージの出力信号を検出する出力信号検出手段と、
    前記出力信号検出手段により検出された信号を解析する解析手段と、
    前記システムインパッケージが搭載されたプリント配線基板が取り付けられ、ＸＹＺ軸の３方向に移動可能に形成された移動ステージと、
    前記移動ステージの上方に設置され、前記コンタクトプローブを固定するプローブ支持体とを備え、
    更に、前記プリント配線基板に形成された信号伝送配線が、信号線の周りを絶縁層で取り囲み、その外側をシールド電極で覆った同軸線路構造であり、
    前記コンタクトプローブのコンタクト電極が信号電極とグランド電極とを有し、
    前記コンタクトプローブのコンタクト電極に対して、移動ステージにより前記プリント配線基板上に装着されたシステムインパッケージを移動し、前記コンタクトプローブのコンタクト電極を、前記ＬＳＩチップに形成されたボンディングパッドに接触させることにより、前記ＬＳＩパッケージ内の金属配線を介さず、前記評価信号をＬＳＩチップに入力することを特徴とするシステムインパッケージ試験検査装置。
  2. 前記コンタクトプローブは、それぞれ独立した信号を伝送する複数のコンタクト電極を有し、前記複数のコンタクト電極は、等間隔かつ並列に設けられていることを特徴とする請求項１に記載されたシステムインパッケージ試験検査装置。
  3. 請求項１または請求項２に記載されたシステムインパッケージ試験検査装置を用い、システムインパッケージの高速・高周波特性を計測評価するシステムインパッケージ試験検査方法であって、
    １Ｇｂｐｓ以上の高速で、かつ１ＧＨｚ以上の高周波信号を伝送可能なプリント配線基板に、前記システムインパッケージの入出力端子を接続する工程と、
    高周波信号を伝送するコンタクトプローブのコンタクト電極を、前記多段に積層された複数のＬＳＩチップのうち、１つのＬＳＩチップに形成されたボンディングパッドに接触させ、該ボンディングパッドを通じてＬＳＩチップに高周波の評価信号を入力する工程と、
    前記プリント配線基板を通じて前記システムインパッケージの出力信号を検出する工程と、
    前記出力信号を解析する工程とを含むことを特徴とするシステムインパッケージ試験検査方法。
JP2004126226A 2004-04-22 2004-04-22 システムインパッケージ試験検査装置および試験検査方法 Expired - Fee Related JP4556023B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004126226A JP4556023B2 (ja) 2004-04-22 2004-04-22 システムインパッケージ試験検査装置および試験検査方法
US11/108,861 US7414422B2 (en) 2004-04-22 2005-04-19 System in-package test inspection apparatus and test inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004126226A JP4556023B2 (ja) 2004-04-22 2004-04-22 システムインパッケージ試験検査装置および試験検査方法

Publications (2)

Publication Number Publication Date
JP2005308558A JP2005308558A (ja) 2005-11-04
JP4556023B2 true JP4556023B2 (ja) 2010-10-06

Family

ID=35135598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004126226A Expired - Fee Related JP4556023B2 (ja) 2004-04-22 2004-04-22 システムインパッケージ試験検査装置および試験検査方法

Country Status (2)

Country Link
US (1) US7414422B2 (ja)
JP (1) JP4556023B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4427645B2 (ja) * 2004-05-27 2010-03-10 独立行政法人産業技術総合研究所 コンタクトプローブ、そのコンタクトプローブに用いる測定用パッド、及びそのコンタクトプローブの作製方法
US7545158B2 (en) * 2007-04-12 2009-06-09 Chroma Ate Inc. Method for testing system-in-package devices
US8063654B2 (en) 2009-07-17 2011-11-22 Xilinx, Inc. Apparatus and method for testing of stacked die structure
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
WO2024023969A1 (ja) * 2022-07-27 2024-02-01 日本電信電話株式会社 検査用パターンおよびそれを備えた半導体集積回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283475U (ja) * 1988-12-16 1990-06-28
JP2000199781A (ja) * 1998-05-19 2000-07-18 Advantest Corp 半導体デバイス試験装置及びそのキャリブレ―ション方法
JP2001135787A (ja) * 1999-11-09 2001-05-18 Rohm Co Ltd 半導体装置の組立方法
JP2001356136A (ja) * 2000-06-15 2001-12-26 Advantest Corp 集積化マイクロコンタクトピン及びその製造方法
JP2003307552A (ja) * 2002-04-17 2003-10-31 Tokyo Electron Ltd 信号検出用接触体及び信号校正装置
JP2004031649A (ja) * 2002-06-26 2004-01-29 Sony Corp 半導体装置およびその製造方法
JP2004085526A (ja) * 2001-12-05 2004-03-18 Renesas Technology Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731577A (en) * 1987-03-05 1988-03-15 Logan John K Coaxial probe card
JPH0434950A (ja) * 1990-05-30 1992-02-05 Nec Corp 半導体集積回路装置
US5198755A (en) * 1990-09-03 1993-03-30 Tokyo Electron Limited Probe apparatus
US5489852A (en) * 1992-11-06 1996-02-06 Advanced Micro Devices, Inc. System for interfacing wafer sort prober apparatus and packaged IC handler apparatus to a common test computer
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
JPH0922929A (ja) * 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
US6603322B1 (en) * 1996-12-12 2003-08-05 Ggb Industries, Inc. Probe card for high speed testing
WO1999039391A1 (fr) * 1998-01-30 1999-08-05 Hamamatsu Photonics K.K. DISPOSITIF A SEMI-CONDUCTEUR RECEPTEUR DE LUMIERE COMPORTANT UN BiCMOS INTEGRE ET UNE PHOTODIODE A AVALANCHE
US6677776B2 (en) * 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
US6281691B1 (en) * 1998-06-09 2001-08-28 Nec Corporation Tip portion structure of high-frequency probe and method for fabrication probe tip portion composed by coaxial cable
JP2000088920A (ja) * 1998-09-08 2000-03-31 Hitachi Electronics Eng Co Ltd 検査装置用インターフェイスユニット
US6285203B1 (en) * 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
US6433565B1 (en) * 2001-05-01 2002-08-13 Lsi Logic Corporation Test fixture for flip chip ball grid array circuits
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6822541B2 (en) * 2002-04-25 2004-11-23 Kyocera Corporation Electromagnetic wave absorber and high-frequency circuit package using the same
JP4427645B2 (ja) * 2004-05-27 2010-03-10 独立行政法人産業技術総合研究所 コンタクトプローブ、そのコンタクトプローブに用いる測定用パッド、及びそのコンタクトプローブの作製方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283475U (ja) * 1988-12-16 1990-06-28
JP2000199781A (ja) * 1998-05-19 2000-07-18 Advantest Corp 半導体デバイス試験装置及びそのキャリブレ―ション方法
JP2001135787A (ja) * 1999-11-09 2001-05-18 Rohm Co Ltd 半導体装置の組立方法
JP2001356136A (ja) * 2000-06-15 2001-12-26 Advantest Corp 集積化マイクロコンタクトピン及びその製造方法
JP2004085526A (ja) * 2001-12-05 2004-03-18 Renesas Technology Corp 半導体装置
JP2003307552A (ja) * 2002-04-17 2003-10-31 Tokyo Electron Ltd 信号検出用接触体及び信号校正装置
JP2004031649A (ja) * 2002-06-26 2004-01-29 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7414422B2 (en) 2008-08-19
JP2005308558A (ja) 2005-11-04
US20050236717A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
US10184956B2 (en) Probe card
CN1798977B (zh) 封装测试工艺、探测工艺及封装测试系统
CN102539851B (zh) 高频探测结构
US6232669B1 (en) Contact structure having silicon finger contactors and total stack-up structure using same
US7173442B2 (en) Integrated printed circuit board and test contactor for high speed semiconductor testing
EP0681186A2 (en) Method for probing a semiconductor wafer
US8922232B2 (en) Test-use individual substrate, probe, and semiconductor wafer testing apparatus
KR20010006931A (ko) 접점 구조물의 패키징 및 상호접속부
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
CN101176008A (zh) 用于电测试的弹性探针
US7825410B2 (en) Semiconductor device
US20140327462A1 (en) Test socket providing mechanical stabilization for pogo pin connections
CN110531125B (zh) 空间转换器、探针卡及其制造方法
US20070170935A1 (en) Test module for wafer
US7414422B2 (en) System in-package test inspection apparatus and test inspection method
CN110010511B (zh) 一种射频芯片系统级封装模组的测试方式
JP2009270835A (ja) 半導体部品の検査方法及び装置
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
US20080061812A1 (en) Component-attach test vehicle
KR20200063009A (ko) 프로브 카드
JP2019124566A (ja) 半導体装置の製造方法
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
CN114006661B (zh) 检测装置
JP4492976B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090917

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100630

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees