JPH0763788A - プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法 - Google Patents
プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法Info
- Publication number
- JPH0763788A JPH0763788A JP5228263A JP22826393A JPH0763788A JP H0763788 A JPH0763788 A JP H0763788A JP 5228263 A JP5228263 A JP 5228263A JP 22826393 A JP22826393 A JP 22826393A JP H0763788 A JPH0763788 A JP H0763788A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- electrode
- electrodes
- contact
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】
【目的】 (1)多ピン,狭ピッチのプロービングを可
能とし、(2)被接触対象の大きさ,パッド配置等が変
更しても、該被接触対象毎にプローブを製造するといっ
た不都合を解消し、(3)長期間の使用に耐え得るプロ
ーブを提供し、(4)電気部品/回路検査装置の高性能
化を図る。 【構成】 ラインパターン6が形成された回路基板の該
回路基板面(フィルムプローブ1)に、導電性のプロー
ブ電極Bが格子状に形成され、かつ、規則的なピッチで
端子電極(電極パッド8)が形成された被接触対象(L
SIチップ4)に用いられるプローブにおいて、各ライ
ンパターン6は、プローブ電極Bのうち所定の電極同士
を短絡しつつ放射状に形成されるとともに、前記被接触
対象が前記回路基板面に対して前記各端子電極同士が前
記ラインパターンによって短絡され得えない2以上の配
置を選択し得るように形成されてなることを手段とす
る。
能とし、(2)被接触対象の大きさ,パッド配置等が変
更しても、該被接触対象毎にプローブを製造するといっ
た不都合を解消し、(3)長期間の使用に耐え得るプロ
ーブを提供し、(4)電気部品/回路検査装置の高性能
化を図る。 【構成】 ラインパターン6が形成された回路基板の該
回路基板面(フィルムプローブ1)に、導電性のプロー
ブ電極Bが格子状に形成され、かつ、規則的なピッチで
端子電極(電極パッド8)が形成された被接触対象(L
SIチップ4)に用いられるプローブにおいて、各ライ
ンパターン6は、プローブ電極Bのうち所定の電極同士
を短絡しつつ放射状に形成されるとともに、前記被接触
対象が前記回路基板面に対して前記各端子電極同士が前
記ラインパターンによって短絡され得えない2以上の配
置を選択し得るように形成されてなることを手段とす
る。
Description
【0001】
【産業上の利用分野】本発明は、微小かつ狭ピッチの端
子を有する被接触対象に簡易に適用され、かつ低製造コ
スト,高信頼性のプローブ、およびこれを用いた電気部
品/回路検査装置(半導体デバイス等の電気的な検査を
行うための装置)ならびに電気部品/回路検査方法に係
り、特にLSIのウェーハテストにおけるウェーハプロ
ービングや、多ピン高密度のLSIパッケージテストに
おけるピンプロービングに際して好適に使用される上記
プローブおよび検査装置ならびに検査方法に関するもの
である。
子を有する被接触対象に簡易に適用され、かつ低製造コ
スト,高信頼性のプローブ、およびこれを用いた電気部
品/回路検査装置(半導体デバイス等の電気的な検査を
行うための装置)ならびに電気部品/回路検査方法に係
り、特にLSIのウェーハテストにおけるウェーハプロ
ービングや、多ピン高密度のLSIパッケージテストに
おけるピンプロービングに際して好適に使用される上記
プローブおよび検査装置ならびに検査方法に関するもの
である。
【0002】
【技術背景】半導体デバイスや他の電子部品の品質を保
証したり、製造工程を改良するのに、検査装置は欠かせ
ない。特に半導体検査装置には多くもの市販品があり
(横河・ヒューレット・パッカード社製 9480A,
9490等)、高度の検査技術が要求されている。ま
た、近年の半導体技術の進歩は目覚ましく、設計ルー
ル、集積度、そしてI/Oのピン数は年々増加する傾向
にある。ゲートアレイを例に取ると、図23に示すよう
に数年後にはLSIのピン数が1000ピン以上、70
μm以下のピッチを持つものが現れることが予想される
(高木亮一,植田昌弘,多田哲生:「多ピンプローブカ
ードの検討」 電子情報通信学会春季全国大会 C−6
41(1990)参照)。しかし、このようなピン数の
急激な増加、電極パッドサイズの縮小化により、現時点
においても困難であるウェーハテスト時のウェーハプロ
ービングや多ピン高密度のLSIパッケージテスト時の
ピンプロービングが、一層難しくなり、これに伴って半
導体検査がより一層困難となるのは自明である。
証したり、製造工程を改良するのに、検査装置は欠かせ
ない。特に半導体検査装置には多くもの市販品があり
(横河・ヒューレット・パッカード社製 9480A,
9490等)、高度の検査技術が要求されている。ま
た、近年の半導体技術の進歩は目覚ましく、設計ルー
ル、集積度、そしてI/Oのピン数は年々増加する傾向
にある。ゲートアレイを例に取ると、図23に示すよう
に数年後にはLSIのピン数が1000ピン以上、70
μm以下のピッチを持つものが現れることが予想される
(高木亮一,植田昌弘,多田哲生:「多ピンプローブカ
ードの検討」 電子情報通信学会春季全国大会 C−6
41(1990)参照)。しかし、このようなピン数の
急激な増加、電極パッドサイズの縮小化により、現時点
においても困難であるウェーハテスト時のウェーハプロ
ービングや多ピン高密度のLSIパッケージテスト時の
ピンプロービングが、一層難しくなり、これに伴って半
導体検査がより一層困難となるのは自明である。
【0003】従来ウェーハプロービング装置に用いられ
た一般的なワイヤ式プローブは図24に示すように配線
を施した剛性を有するエポキシプローブ基板71上に、
リング72を介してプローブ針73を固定したものであ
る。このプローブでは、上記プローブ針73の先端を試
験信号を被測定対象である図示しない半導体デバイスの
電極パッドに直接接触させることによって特性試験を行
っている。
た一般的なワイヤ式プローブは図24に示すように配線
を施した剛性を有するエポキシプローブ基板71上に、
リング72を介してプローブ針73を固定したものであ
る。このプローブでは、上記プローブ針73の先端を試
験信号を被測定対象である図示しない半導体デバイスの
電極パッドに直接接触させることによって特性試験を行
っている。
【0004】しかし、このようなプローブでは電極パッ
ド数が500以上、パッドピッチ,パッドサイズが10
0μm以下のウェーハプロービングに対応することは困
難である。その理由は、従来の加工技術ではプローブ針
の細径化に限界があり、針径が太いためにプローブ針を
多ピン,狭ピッチで基板に実装することが難しいことに
ある。また、特殊な加工技術を用いてプローブ針を細径
化したとしても、たとえば数万回のタッチダウンによ
り、針先と電極パッドとの接触抵抗が大きくなり、安定
した導通が得難くなるだけでなく、針先にクラックが発
生し易いという欠点がある。また、針先に電極パッドの
屑が付着,堆積したり、針先自身の摩耗もあるため、定
期的な針先の清掃,研磨が必要となることもある。
ド数が500以上、パッドピッチ,パッドサイズが10
0μm以下のウェーハプロービングに対応することは困
難である。その理由は、従来の加工技術ではプローブ針
の細径化に限界があり、針径が太いためにプローブ針を
多ピン,狭ピッチで基板に実装することが難しいことに
ある。また、特殊な加工技術を用いてプローブ針を細径
化したとしても、たとえば数万回のタッチダウンによ
り、針先と電極パッドとの接触抵抗が大きくなり、安定
した導通が得難くなるだけでなく、針先にクラックが発
生し易いという欠点がある。また、針先に電極パッドの
屑が付着,堆積したり、針先自身の摩耗もあるため、定
期的な針先の清掃,研磨が必要となることもある。
【0005】さらに、ワイヤ式プローブの難点の1つは
その製造方法にある。すなわち、このようなプローブ
は、検査するLSIチップ等の半導体デバイスの電極パ
ッドの位置に合わせて、プローブ針を一本づつ接着固定
するという極めて原始的な方法で製造される。したがっ
て、その製造コストは半導体デバイスのピン数の増加に
比例して大きくなる。また、その製造には作業者の熟練
が必要とされ、職人芸的な要素が大きく、工業的とはい
えない。
その製造方法にある。すなわち、このようなプローブ
は、検査するLSIチップ等の半導体デバイスの電極パ
ッドの位置に合わせて、プローブ針を一本づつ接着固定
するという極めて原始的な方法で製造される。したがっ
て、その製造コストは半導体デバイスのピン数の増加に
比例して大きくなる。また、その製造には作業者の熟練
が必要とされ、職人芸的な要素が大きく、工業的とはい
えない。
【0006】しかも、当然ながら半導体デバイスの変更
に伴うパッドの位置,大ききの変更や、チップ自体の大
きさの変更に対応させるべく、半導体デバイス毎にプロ
ーブを作り直す必要があり、設計費用を含めたトータル
コストはかなり大きくなる。
に伴うパッドの位置,大ききの変更や、チップ自体の大
きさの変更に対応させるべく、半導体デバイス毎にプロ
ーブを作り直す必要があり、設計費用を含めたトータル
コストはかなり大きくなる。
【0007】さらにまた、電気的な問題点として高速の
信号への対応が困難である点が挙げられる。すなわち、
被接触対象の電極パッドのピッチが小さくなるにつれ、
プローブ針のピッチもこれに応じて小さくなるが、通
常、狭ピッチのプローブではある程度の針の長さが必要
であり、一般には数cmに及ぶ。このため、高速で動作
する半導体デバイスについての高周波特性試験において
は、細径化とともに増大するプローブ針の自己インダク
タンスに起因して雑音が発生したり、プローブ針のピッ
チの減少に伴ってプローブ針間のクロストークが増加し
たり、あるいはインピーダンスの不整合により伝送ロス
が大きくなったりする等、種々の問題が生じる。
信号への対応が困難である点が挙げられる。すなわち、
被接触対象の電極パッドのピッチが小さくなるにつれ、
プローブ針のピッチもこれに応じて小さくなるが、通
常、狭ピッチのプローブではある程度の針の長さが必要
であり、一般には数cmに及ぶ。このため、高速で動作
する半導体デバイスについての高周波特性試験において
は、細径化とともに増大するプローブ針の自己インダク
タンスに起因して雑音が発生したり、プローブ針のピッ
チの減少に伴ってプローブ針間のクロストークが増加し
たり、あるいはインピーダンスの不整合により伝送ロス
が大きくなったりする等、種々の問題が生じる。
【0008】一方、高周波対応のワイヤ式プローブも開
発されている。このプローブでは、一般に短いプローブ
針が用いられるので、上記クロストークやインピーダン
スの不整合による不都合は緩和される。しかし、図24
に示したワイヤ式プローブのように複数の針を一括して
設置するものではなく、単体で使用するものであるた
め、多ピン,狭ピッチの半導体デバイスに適用すること
はできない。
発されている。このプローブでは、一般に短いプローブ
針が用いられるので、上記クロストークやインピーダン
スの不整合による不都合は緩和される。しかし、図24
に示したワイヤ式プローブのように複数の針を一括して
設置するものではなく、単体で使用するものであるた
め、多ピン,狭ピッチの半導体デバイスに適用すること
はできない。
【0009】このように従来のワイヤ式プローブでは、
多ピン,狭ピッチと高速,高周波の双方に対応すること
は極めて因難であった。この様な問題を解決するため
に、メンブレムプローブが提案されている(Inter
national TestConference P
roceedings(IEEE,1988年,601
〜607頁参照))。このプローブは、可撓性を有する
ポリイミド等の絶縁性の合成樹脂フィルムの表面にフォ
トリソグラフィー技術を用いて金属薄膜からなるライン
パターン、突起電極(コンタクトバンプ)を形成したも
のである。
多ピン,狭ピッチと高速,高周波の双方に対応すること
は極めて因難であった。この様な問題を解決するため
に、メンブレムプローブが提案されている(Inter
national TestConference P
roceedings(IEEE,1988年,601
〜607頁参照))。このプローブは、可撓性を有する
ポリイミド等の絶縁性の合成樹脂フィルムの表面にフォ
トリソグラフィー技術を用いて金属薄膜からなるライン
パターン、突起電極(コンタクトバンプ)を形成したも
のである。
【0010】図25は、メンブレムプローブの概略を示
す図であり、絶縁性の合成樹脂フィルム(誘電体薄膜)
81の一方の面の、連通孔82が形成された部分にコン
タクトバンプ83が突出して形成され、他方の面には各
コンタクトバンプ83に電気的に接続されるラインパタ
ーン84が形成されている。なお、同図ではコンタクト
バンプ83が形成された側の面にはグランド層85が形
成されている。
す図であり、絶縁性の合成樹脂フィルム(誘電体薄膜)
81の一方の面の、連通孔82が形成された部分にコン
タクトバンプ83が突出して形成され、他方の面には各
コンタクトバンプ83に電気的に接続されるラインパタ
ーン84が形成されている。なお、同図ではコンタクト
バンプ83が形成された側の面にはグランド層85が形
成されている。
【0011】このメンブレムプローブによれば、原理的
にはパッド数が500以上,パッドピッチが100μm
以下のウェーハチップに対応することも可能であり、実
際にパッド数が数百以上,パッドピッチが100μm以
下のメンブレムプローブの試作例が報告されている。
にはパッド数が500以上,パッドピッチが100μm
以下のウェーハチップに対応することも可能であり、実
際にパッド数が数百以上,パッドピッチが100μm以
下のメンブレムプローブの試作例が報告されている。
【0012】このコンタクトバンプ83が図24に示し
たワイヤ式プローブのプローブ針73に相当し、半導体
デバイスの電極パッドに接触することでラインパターン
84を介して試験信号の送受が行われる。コンタクトバ
ンプ83の直径は数十μm程度(すなわち突出高さは概
ねこの半分)とワイヤ式に比べて微小なため、この部分
での自己インダクタンスやクロストークの影響は皆無と
いってよい。また、図25に示したように伝送路(ライ
ンパターン84)はインピーダンス整合が可能なマイク
ロストリップライン構造とすることができるので、高速
信号の伝送においても反射の影響による波形歪やクロス
トークの少ない試験が可能である。また、図25に示し
たように、グランド層85を設け、伝送線路幅や伝送線
路間ピッチを最適に設計することによって、クロストー
クや伝送ロスを最小限に抑えることも可能である。
たワイヤ式プローブのプローブ針73に相当し、半導体
デバイスの電極パッドに接触することでラインパターン
84を介して試験信号の送受が行われる。コンタクトバ
ンプ83の直径は数十μm程度(すなわち突出高さは概
ねこの半分)とワイヤ式に比べて微小なため、この部分
での自己インダクタンスやクロストークの影響は皆無と
いってよい。また、図25に示したように伝送路(ライ
ンパターン84)はインピーダンス整合が可能なマイク
ロストリップライン構造とすることができるので、高速
信号の伝送においても反射の影響による波形歪やクロス
トークの少ない試験が可能である。また、図25に示し
たように、グランド層85を設け、伝送線路幅や伝送線
路間ピッチを最適に設計することによって、クロストー
クや伝送ロスを最小限に抑えることも可能である。
【0013】しかし、上記のメンブレムプローブは、フ
ォトリソグラフィー技術を用いて製造するため、プロー
ブ針を使用する場合と違って、自由に金属材料を選択す
ることができないし、また焼き入れなどの処理も困難で
ある。すなわち、バンプ形成によく用いられるメッキ等
のプロセスでは選択できる金属には限界があり、また合
成樹脂フィルムを用いているため高温の熱処理はできな
い。したがって、コンタクトバンプの高硬度化に限界が
あり、耐久性に問題がある。
ォトリソグラフィー技術を用いて製造するため、プロー
ブ針を使用する場合と違って、自由に金属材料を選択す
ることができないし、また焼き入れなどの処理も困難で
ある。すなわち、バンプ形成によく用いられるメッキ等
のプロセスでは選択できる金属には限界があり、また合
成樹脂フィルムを用いているため高温の熱処理はできな
い。したがって、コンタクトバンプの高硬度化に限界が
あり、耐久性に問題がある。
【0014】耐久性に関してはコンタクトバンプのみな
らず、合成樹脂フィルムにも問題がある。一般的には合
成樹脂フィルムとしてポリイミド等の材料が使用される
ことが多いが、これらの合成樹脂材料は環境によっては
変質し易く、硬さや弾性率の変化が起こり易い。
らず、合成樹脂フィルムにも問題がある。一般的には合
成樹脂フィルムとしてポリイミド等の材料が使用される
ことが多いが、これらの合成樹脂材料は環境によっては
変質し易く、硬さや弾性率の変化が起こり易い。
【0015】ワイヤ式プローブは、針先のクラックや摩
耗を除けばほぼ半永久的に使用できるので、メンブレム
プローブは、ワイヤ式プローブに比較して耐久性に劣る
ことが予想される。これらを解決するために、フォトリ
ソグラフィー技術の利点を活かして、大量生産すること
により、メンブレムプローブを使い捨てにすることにす
ればよい。しかし、現状ではメンブレムプローブの1枚
当たりの製造コストが高く、広く使用されるには至って
いない。
耗を除けばほぼ半永久的に使用できるので、メンブレム
プローブは、ワイヤ式プローブに比較して耐久性に劣る
ことが予想される。これらを解決するために、フォトリ
ソグラフィー技術の利点を活かして、大量生産すること
により、メンブレムプローブを使い捨てにすることにす
ればよい。しかし、現状ではメンブレムプローブの1枚
当たりの製造コストが高く、広く使用されるには至って
いない。
【0016】そして、このプローブの最大の欠点はその
製造コストにある。メンブレムプローブにおいても、ワ
イヤ式プローブと同様に、パッドの位置や大きさの変
更、半導体デバイス自体の大きさの変化に対応したプロ
ーブを、半導体デバイス毎に作り直す必要がある。これ
は、メンブレムプローブにおいてフォトリソグラフィー
用のマスクの作り替えを意味しており、通常、最低でも
3枚から4枚のマスクを改めて設計、製作しなくてはな
らない。フォトリソグラフィー技術は同じものを大量に
生産するのには適しており、コストダウンも可能である
が、上記のように半導体デバイス毎にプロセスを構築す
るとなると、コストはかえって高くなる。
製造コストにある。メンブレムプローブにおいても、ワ
イヤ式プローブと同様に、パッドの位置や大きさの変
更、半導体デバイス自体の大きさの変化に対応したプロ
ーブを、半導体デバイス毎に作り直す必要がある。これ
は、メンブレムプローブにおいてフォトリソグラフィー
用のマスクの作り替えを意味しており、通常、最低でも
3枚から4枚のマスクを改めて設計、製作しなくてはな
らない。フォトリソグラフィー技術は同じものを大量に
生産するのには適しており、コストダウンも可能である
が、上記のように半導体デバイス毎にプロセスを構築す
るとなると、コストはかえって高くなる。
【0017】メンブレムプローブは、ワイヤ式プローブ
と異なり、ピン数の増加に比例してコストが高くなるこ
とは無いが、それでも、500ピン程度ではメンブレム
プローブのコストはワイヤ式プローブのコストとほとん
ど同等か、高くなっているのが現状である。この方法の
コストメリットが現れるのは1000ピンクラス以上で
あると考えられる。
と異なり、ピン数の増加に比例してコストが高くなるこ
とは無いが、それでも、500ピン程度ではメンブレム
プローブのコストはワイヤ式プローブのコストとほとん
ど同等か、高くなっているのが現状である。この方法の
コストメリットが現れるのは1000ピンクラス以上で
あると考えられる。
【0018】また、上記したワイヤ式プローブやメンブ
レムプローブに限らず、半導体デバイス毎に設計される
従来のプローブには半導体デバイスメーカーの機密保持
の問題がある。半導体デバイスの製造メーカーは、同業
他社との競争を有利に進めるため、チップの大きさ,パ
ッド配置等は公表しないのが普通である。チップの大き
さやI/O数、パッド配置等が分かれば、そのメカニズ
ムの技術レベル等が推測できるからである。このため、
半導体デバイス毎に設計される従来のプローブでは半導
体デバイス製造メーカーがプローブを内製しない限り、
パッド配置等の情報をプローブメーカーに対して公表し
なくてはならないが、現状ではワイヤ式プローブあるい
はメンブレムプローブを製造しているメーカーと、半導
体デバイス製造メーカーとは必ずしも一致しておらず、
この機密保持の問題が無視できない状況にある。
レムプローブに限らず、半導体デバイス毎に設計される
従来のプローブには半導体デバイスメーカーの機密保持
の問題がある。半導体デバイスの製造メーカーは、同業
他社との競争を有利に進めるため、チップの大きさ,パ
ッド配置等は公表しないのが普通である。チップの大き
さやI/O数、パッド配置等が分かれば、そのメカニズ
ムの技術レベル等が推測できるからである。このため、
半導体デバイス毎に設計される従来のプローブでは半導
体デバイス製造メーカーがプローブを内製しない限り、
パッド配置等の情報をプローブメーカーに対して公表し
なくてはならないが、現状ではワイヤ式プローブあるい
はメンブレムプローブを製造しているメーカーと、半導
体デバイス製造メーカーとは必ずしも一致しておらず、
この機密保持の問題が無視できない状況にある。
【0019】以上述べたように、従来のプローブのう
ち、ワイヤ式のものは、原理的に多ピン,狭ピッチのデ
バイス、高速,高周波数で動作するデバイスへのプロー
ビングには対応できないという問題点を有していた。ま
た、メンブレム式のものでは、フォトリソグラフィー技
術を用いることで、多ピン,狭ピッチのデバイス、高
速,高周波で動作する素子のプロービングには対応でき
るものの、デバイス毎にフォトマスクを作り直し、プロ
セスを構築する必要があるため、コストが高いという問
題点を有していた。そして、このようなプローブを必須
部分として含む電気部品/回路検査装置(たとえば、半
導体検査装置)の価格並びに保守料の増加も問題となっ
ていた。
ち、ワイヤ式のものは、原理的に多ピン,狭ピッチのデ
バイス、高速,高周波数で動作するデバイスへのプロー
ビングには対応できないという問題点を有していた。ま
た、メンブレム式のものでは、フォトリソグラフィー技
術を用いることで、多ピン,狭ピッチのデバイス、高
速,高周波で動作する素子のプロービングには対応でき
るものの、デバイス毎にフォトマスクを作り直し、プロ
セスを構築する必要があるため、コストが高いという問
題点を有していた。そして、このようなプローブを必須
部分として含む電気部品/回路検査装置(たとえば、半
導体検査装置)の価格並びに保守料の増加も問題となっ
ていた。
【0020】
【発明の目的】本発明は、上記のような問題点に鑑みて
なされたものであり、その目的とするところは、(1)
多ピン,狭ピッチのプロービングを可能とすること、
(2)電気部品/回路検査装置において、被接触対象で
ある半導体デバイス,小型面実装部品の大きさ,パッド
配置等が変更しても、該被接触対象毎にプローブを製造
するといった不都合を解消すること、あるいは(3)長
期間の使用に耐え得るプローブを提供すること、そして
(4)電気部品/回路検査装置の高性能化を図ること等
にある。
なされたものであり、その目的とするところは、(1)
多ピン,狭ピッチのプロービングを可能とすること、
(2)電気部品/回路検査装置において、被接触対象で
ある半導体デバイス,小型面実装部品の大きさ,パッド
配置等が変更しても、該被接触対象毎にプローブを製造
するといった不都合を解消すること、あるいは(3)長
期間の使用に耐え得るプローブを提供すること、そして
(4)電気部品/回路検査装置の高性能化を図ること等
にある。
【0021】
【発明の概要】本発明のプローブは、(A)複数のライ
ンパターンが形成された回路基板の該回路基板面に、導
電性のプローブ電極が1次元または2次元の格子状に形
成され、かつ、規則的なピッチで端子電極(電極パッ
ド)が形成された被接触対象に用いられるプローブであ
って、前記各ラインパターンは、前記プローブ電極のう
ち所定の電極同士を短絡しつつ放射状に形成されるとと
もに、前記被接触対象が前記回路基板面に対して前記各
端子電極同士が前記ラインパターンによって短絡され得
えない2以上の配置を選択し得るように形成されてなる
ことを基本的な特徴の1つとし、また、(B)プローブ
電極が、信号経路開閉手段を介し、被接触対象との接触
部位に格子状に配列されてなることをも基本的な特徴の
1つとしている。なお、本発明において、通常、プロー
ブ電極は突起電極とされるが、被接触対象に形成された
端子電極が突起している場合には、フラットな電極また
は凹状の電極とすることができる。
ンパターンが形成された回路基板の該回路基板面に、導
電性のプローブ電極が1次元または2次元の格子状に形
成され、かつ、規則的なピッチで端子電極(電極パッ
ド)が形成された被接触対象に用いられるプローブであ
って、前記各ラインパターンは、前記プローブ電極のう
ち所定の電極同士を短絡しつつ放射状に形成されるとと
もに、前記被接触対象が前記回路基板面に対して前記各
端子電極同士が前記ラインパターンによって短絡され得
えない2以上の配置を選択し得るように形成されてなる
ことを基本的な特徴の1つとし、また、(B)プローブ
電極が、信号経路開閉手段を介し、被接触対象との接触
部位に格子状に配列されてなることをも基本的な特徴の
1つとしている。なお、本発明において、通常、プロー
ブ電極は突起電極とされるが、被接触対象に形成された
端子電極が突起している場合には、フラットな電極また
は凹状の電極とすることができる。
【0022】上記(A),(B)のプローブはそれぞれ
独立した技術思想に基づくものである。したがって、本
発明のプローブは、これら(A),(B)のプローブは
相互に無関係に実施することもできるし、後述するよう
に(A),(B)の双方の技術思想を包含する態様で実
施することもできる。
独立した技術思想に基づくものである。したがって、本
発明のプローブは、これら(A),(B)のプローブは
相互に無関係に実施することもできるし、後述するよう
に(A),(B)の双方の技術思想を包含する態様で実
施することもできる。
【0023】上記した(A)のプローブにおいては、前
記ラインパターンは、たとえば、前記回路基板のほぼ中
央位置から外縁部に向かって、前記プローブ電極のうち
所定の電極同士を短絡しつつ、放射状に形成することが
できる。ここで、放射状とは、少なくとも2以上の方向
(2方向,3方向,4方向等)への放射状態を意味する
ものである。前記格子状に形成された導電性のプローブ
電極は、たとえば等間隔に形成することができると共
に、該電極のピッチPは、被接触対象に形成された端子
電極の最小のパッドピッチpに対して、〔数3〕式で表
される幅とすることができる。
記ラインパターンは、たとえば、前記回路基板のほぼ中
央位置から外縁部に向かって、前記プローブ電極のうち
所定の電極同士を短絡しつつ、放射状に形成することが
できる。ここで、放射状とは、少なくとも2以上の方向
(2方向,3方向,4方向等)への放射状態を意味する
ものである。前記格子状に形成された導電性のプローブ
電極は、たとえば等間隔に形成することができると共
に、該電極のピッチPは、被接触対象に形成された端子
電極の最小のパッドピッチpに対して、〔数3〕式で表
される幅とすることができる。
【0024】
【数3】P=p/n(n=1,2,・・・)
【0025】また、上記(A)のプローブは、半導体検
査装置等の電気部品/回路検査装置に特に好適に用いら
れる。半導体デバイスや小形面実装部品では、通常、一
定の規則を満足するように(すなわち、被接触対象の端
子のピッチに対応して)端子電極が形成されている場合
が多い。このため、前記プローブをある規則を満足する
半導体デバイス等の群に適用した場合には、現状の大部
分の半導体デバイス等に対応できる。したがって、パッ
ドの位置,大きさの変更やチップの大きさの変更に対応
できるようにプローブを半導体デバイス,小形面実装部
品毎に作り直すといった煩雑さから解放される。また、
プローブの製造者にとっては、LSIのパッド配置等の
詳細な情報を得ることなく、生産できるという利点があ
る。
査装置等の電気部品/回路検査装置に特に好適に用いら
れる。半導体デバイスや小形面実装部品では、通常、一
定の規則を満足するように(すなわち、被接触対象の端
子のピッチに対応して)端子電極が形成されている場合
が多い。このため、前記プローブをある規則を満足する
半導体デバイス等の群に適用した場合には、現状の大部
分の半導体デバイス等に対応できる。したがって、パッ
ドの位置,大きさの変更やチップの大きさの変更に対応
できるようにプローブを半導体デバイス,小形面実装部
品毎に作り直すといった煩雑さから解放される。また、
プローブの製造者にとっては、LSIのパッド配置等の
詳細な情報を得ることなく、生産できるという利点があ
る。
【0026】このような機能を発揮するための手段を構
成することが本発明の目的の一つであるから、導電性の
プローブ電極の配列は、等間隔であることを必須としな
くてもよい。本発明における格子配列は、上記のような
直交座標上の格子配列に限らず、所望の規則を満たす被
測定半導体デバイス群に応じたものとすればよい。した
がって、本発明で言う格子状とは、1次元あるいは2次
元の種々の格子配列を含むものである。
成することが本発明の目的の一つであるから、導電性の
プローブ電極の配列は、等間隔であることを必須としな
くてもよい。本発明における格子配列は、上記のような
直交座標上の格子配列に限らず、所望の規則を満たす被
測定半導体デバイス群に応じたものとすればよい。した
がって、本発明で言う格子状とは、1次元あるいは2次
元の種々の格子配列を含むものである。
【0027】上記(A)のプローブ電極の新規な格子配
列と配線接続とにより、たとえばプローブ電極のいくつ
かが故障したり、不良になっても、被接触対象に対する
プローブの相対位置を高々プローブ電極のピッチの程度
あるいはその数倍程度だけ変えることにより、その故障
したまたは不良になったプローブ電極の使用を回避で
き、プローブの使用可能寿命を延長することができる。
列と配線接続とにより、たとえばプローブ電極のいくつ
かが故障したり、不良になっても、被接触対象に対する
プローブの相対位置を高々プローブ電極のピッチの程度
あるいはその数倍程度だけ変えることにより、その故障
したまたは不良になったプローブ電極の使用を回避で
き、プローブの使用可能寿命を延長することができる。
【0028】また、上記した(B)のプローブにおいて
は、信号経路開閉手段として、半導体スイッチ,機械ス
イッチ(リードリレー,マイクロマシーニング技術によ
り製造されるスイッチ等)その他種々の開閉手段が用い
られる。
は、信号経路開閉手段として、半導体スイッチ,機械ス
イッチ(リードリレー,マイクロマシーニング技術によ
り製造されるスイッチ等)その他種々の開閉手段が用い
られる。
【0029】プローブ電極の格子配列は、被接触対象の
端子電極の配置に応じて適宜変更することもできる。た
とえば、被接触対象が四角形の半導体デバイスである場
合に、該四角形に対応する領域の全域にわたりプローブ
電極が形成されたプローブを用いてもよく、また端子電
極が被接触対象の4辺に沿って配列されている場合に
は、該当する領域にのみプローブ電極が形成されたプロ
ーブを用いることもできる。さらに、格子配列は、1次
元配列とすることもできるし(後述する、図16,図2
2)参照、2次元配列(後述する、図17,図18等参
照)とすることもできる。
端子電極の配置に応じて適宜変更することもできる。た
とえば、被接触対象が四角形の半導体デバイスである場
合に、該四角形に対応する領域の全域にわたりプローブ
電極が形成されたプローブを用いてもよく、また端子電
極が被接触対象の4辺に沿って配列されている場合に
は、該当する領域にのみプローブ電極が形成されたプロ
ーブを用いることもできる。さらに、格子配列は、1次
元配列とすることもできるし(後述する、図16,図2
2)参照、2次元配列(後述する、図17,図18等参
照)とすることもできる。
【0030】上記(B)のプローブでは、プローブ電極
と端子電極との接続のうち、必要とされる接続は信号経
路開閉手段を閉じることにより行われ、不要とされる接
続は信号経路開閉手段を開くことにより行われる。そし
て、通常、信号経路開閉手段はスイッチにより構成さ
れ、被接触対象の種類等が変更される毎に、これらのス
イッチは適宜切り換えられる。また、たとえば、被接触
対象の種類が変更しないことが明らかである場合には、
信号経路開閉手段を信号経路の溶融遮断をなし得るヒュ
ーズ等の手段により構成することもできる。この場合に
は、不要な導通箇所を溶断する(たとえば、所定電流を
流すことによりヒューズ等を溶断する)ことで、プロー
ブ電極と端子電極との接触箇所の単一の選択を行うこと
ができる。なお、このような技術は、半導体メモリの分
野でも周知である。
と端子電極との接続のうち、必要とされる接続は信号経
路開閉手段を閉じることにより行われ、不要とされる接
続は信号経路開閉手段を開くことにより行われる。そし
て、通常、信号経路開閉手段はスイッチにより構成さ
れ、被接触対象の種類等が変更される毎に、これらのス
イッチは適宜切り換えられる。また、たとえば、被接触
対象の種類が変更しないことが明らかである場合には、
信号経路開閉手段を信号経路の溶融遮断をなし得るヒュ
ーズ等の手段により構成することもできる。この場合に
は、不要な導通箇所を溶断する(たとえば、所定電流を
流すことによりヒューズ等を溶断する)ことで、プロー
ブ電極と端子電極との接触箇所の単一の選択を行うこと
ができる。なお、このような技術は、半導体メモリの分
野でも周知である。
【0031】また、上記(B)のプローブにおいては、
通常、プローブ電極の格子間隔bは、被接触対象に形成
された端子電極の幅wに対して、b≦wなる条件を満た
すような大きさとされる。すなわち、この場合には、常
に少なくとも1つのプローブ電極が被接触対象の端子電
極に接触する。端子電極に2つ以上のプローブ電極が接
触している場合には、通常1つのプローブ電極に接続さ
れた信号経路開閉手段のみが閉じ、他のプローブ電極に
接続された信号経路開閉手段は開かれる。
通常、プローブ電極の格子間隔bは、被接触対象に形成
された端子電極の幅wに対して、b≦wなる条件を満た
すような大きさとされる。すなわち、この場合には、常
に少なくとも1つのプローブ電極が被接触対象の端子電
極に接触する。端子電極に2つ以上のプローブ電極が接
触している場合には、通常1つのプローブ電極に接続さ
れた信号経路開閉手段のみが閉じ、他のプローブ電極に
接続された信号経路開閉手段は開かれる。
【0032】上記(B)のプローブを電気部品/回路検
査装置に適用する場合、各プローブ電極にはそれぞれ計
測手段が接続されるが、単一の端子電極に対して複数の
プローブ電極が接触している場合、各プローブ電極に接
続した信号経路開閉手段を開閉して、これらのプローブ
電極に接続された計測手段の中から単一の計測手段を選
択する。また、信号経路開閉手段をマトリックス型のス
イッチ群とすることで、任意の端子電極を所望の計測手
段に接続することもできる。
査装置に適用する場合、各プローブ電極にはそれぞれ計
測手段が接続されるが、単一の端子電極に対して複数の
プローブ電極が接触している場合、各プローブ電極に接
続した信号経路開閉手段を開閉して、これらのプローブ
電極に接続された計測手段の中から単一の計測手段を選
択する。また、信号経路開閉手段をマトリックス型のス
イッチ群とすることで、任意の端子電極を所望の計測手
段に接続することもできる。
【0033】開いた信号経路開閉手段がプローブ電極を
介して端子電極に接続されている場合、扱う信号が高周
波であると、閉じた信号経路開閉手段を介して伝搬する
信号が上記開いた信号経路開閉手段において反射され、
送受する信号に雑音混入等の悪影響を及ぼすことがあ
る。このような場合、プローブ電極と信号経路開閉手段
との距離Lは、〔数4〕式のように定めることが好まし
い。
介して端子電極に接続されている場合、扱う信号が高周
波であると、閉じた信号経路開閉手段を介して伝搬する
信号が上記開いた信号経路開閉手段において反射され、
送受する信号に雑音混入等の悪影響を及ぼすことがあ
る。このような場合、プローブ電極と信号経路開閉手段
との距離Lは、〔数4〕式のように定めることが好まし
い。
【0034】
【数4】L≦(tr/2)・Co/(εeff)1/2 ただし、tr;スイッチ手段を通過する信号の立ち上り
時間 Co;光速(3.0×108m/s) εeff;プローブ電極と信号経路開閉手段とを接続す
る配線の周囲材の比誘電率
時間 Co;光速(3.0×108m/s) εeff;プローブ電極と信号経路開閉手段とを接続す
る配線の周囲材の比誘電率
【0035】また、本発明では、プローブ電極と信号経
路開閉手段とを同一のシリコン等の基板上に形成するこ
ともできる。こうすることにより、プローブ電極と信号
経路開閉手段との距離Lが、〔数4〕式の条件を満たす
ようにすることが容易となる。
路開閉手段とを同一のシリコン等の基板上に形成するこ
ともできる。こうすることにより、プローブ電極と信号
経路開閉手段との距離Lが、〔数4〕式の条件を満たす
ようにすることが容易となる。
【0036】従来のプローブでは、被接触対象の種類毎
に、端子電極の大ききや配置に対応してプローブを製造
する必要があったが、本発明のプローブ(上記(A),
(B)のプローブおよび上記した種々の態様を含む)で
は、このような不都合が解消され、単一のプローブで多
品種のデバイスの試験に適用できるプローブを提供で
き、しかも単一の測定回路を共用することも可能とな
る。
に、端子電極の大ききや配置に対応してプローブを製造
する必要があったが、本発明のプローブ(上記(A),
(B)のプローブおよび上記した種々の態様を含む)で
は、このような不都合が解消され、単一のプローブで多
品種のデバイスの試験に適用できるプローブを提供で
き、しかも単一の測定回路を共用することも可能とな
る。
【0037】上記本発明のプローブ(上記(A),
(B)のプローブおよび上記した種々の態様を含む)の
プローブ電極を突起電極とし、該突起電極を絶縁性の可
撓性合成樹脂フィルムの少なくとも一方の面に形成し、
これらの突起電極に接続されるラインパターンを単層ま
たは多層に形成することもできる。
(B)のプローブおよび上記した種々の態様を含む)の
プローブ電極を突起電極とし、該突起電極を絶縁性の可
撓性合成樹脂フィルムの少なくとも一方の面に形成し、
これらの突起電極に接続されるラインパターンを単層ま
たは多層に形成することもできる。
【0038】突起電極を上記合成樹脂フィルムの両面に
形成したときは、適宜フィルム面を裏返して使用するこ
とができる。この場合、別々の群として形成されたライ
ンパターンのうち一方を、上記一方の面の突起電極に接
続し、他方を上記他方の面に形成された突起電極に接続
するようにしてもよい。また、一群のラインパターン
を、一方の面に形成された突起電極と、他方の面に形成
された突起電極とで共用するように接続してもよい。
形成したときは、適宜フィルム面を裏返して使用するこ
とができる。この場合、別々の群として形成されたライ
ンパターンのうち一方を、上記一方の面の突起電極に接
続し、他方を上記他方の面に形成された突起電極に接続
するようにしてもよい。また、一群のラインパターン
を、一方の面に形成された突起電極と、他方の面に形成
された突起電極とで共用するように接続してもよい。
【0039】また、インピーダンス整合の面からする
と、ラインパターンには所定のライン幅が要求される。
このため、ラインパターンを高密度化することには限界
があるが、ラインパターンを多層に形成することで、こ
のような不都合を緩和することができる。なお、この場
合にも、突起電極を上記合成樹脂フィルムの両面に形成
することができることは勿論であり、両面に形成された
突起電極が異なる層に形成されらラインパターンに接続
されるようもできる。また、合成樹脂フィルムの両面に
形成された突起電極が、グランドプレーン,電源プレー
ン等(これらは、多層のラインパターン層の一部をな
す)を共用するようにもできる。
と、ラインパターンには所定のライン幅が要求される。
このため、ラインパターンを高密度化することには限界
があるが、ラインパターンを多層に形成することで、こ
のような不都合を緩和することができる。なお、この場
合にも、突起電極を上記合成樹脂フィルムの両面に形成
することができることは勿論であり、両面に形成された
突起電極が異なる層に形成されらラインパターンに接続
されるようもできる。また、合成樹脂フィルムの両面に
形成された突起電極が、グランドプレーン,電源プレー
ン等(これらは、多層のラインパターン層の一部をな
す)を共用するようにもできる。
【0040】上記のような合成樹脂フィルムを用いたプ
ローブは、フォトリソグラフィー技術の利点を活かし、
大量生産することによりその単価を低く抑えることが可
能である。この場合、合成樹脂フィルムを使い捨てとす
ることによって、従来のメンブレムプローブの欠点であ
る低耐久性を補うことができる。
ローブは、フォトリソグラフィー技術の利点を活かし、
大量生産することによりその単価を低く抑えることが可
能である。この場合、合成樹脂フィルムを使い捨てとす
ることによって、従来のメンブレムプローブの欠点であ
る低耐久性を補うことができる。
【0041】また、プローブ電極のパターンが繰り返す
ように、上記プローブをテープ状とし、これをリールに
巻取り、順次フィルムプローブを繰り出し得るように電
気部品/回路検査装置を構成することもできる。すなわ
ち、(A),(B)のプローブ(上記した種々の態様を
含む)は、従来技術のTAB(Tape Automa
ted Bonding)用フィルムキャリアと同等の
技術で、リール状に形成できる。これにより、キャリア
にICチップを接着する代わりに、該キャリアにプロー
ブを形成して、プローブと被接触対象との接続(測定用
の接続)が行われるわけである。
ように、上記プローブをテープ状とし、これをリールに
巻取り、順次フィルムプローブを繰り出し得るように電
気部品/回路検査装置を構成することもできる。すなわ
ち、(A),(B)のプローブ(上記した種々の態様を
含む)は、従来技術のTAB(Tape Automa
ted Bonding)用フィルムキャリアと同等の
技術で、リール状に形成できる。これにより、キャリア
にICチップを接着する代わりに、該キャリアにプロー
ブを形成して、プローブと被接触対象との接続(測定用
の接続)が行われるわけである。
【0042】また、前記合成樹脂フィルムを弾性体を介
して被接触対象の端子電極形成面に対して加圧接触させ
ることもできる。これにより、被接触対象の端子電極形
成面に凹凸がある場合であっても、良好な接触を得るこ
とができる。なお、前記弾性体は被接触対象の接触面の
大きさおよび端子電極の配置に応じて形成することで、
接触の際の押圧力を最小限に抑えることができる。さら
に、本発明のプローブは、交換の便宜を考慮し、本体装
置と機械的、電気的に着脱可能な機能を具備することが
できる。
して被接触対象の端子電極形成面に対して加圧接触させ
ることもできる。これにより、被接触対象の端子電極形
成面に凹凸がある場合であっても、良好な接触を得るこ
とができる。なお、前記弾性体は被接触対象の接触面の
大きさおよび端子電極の配置に応じて形成することで、
接触の際の押圧力を最小限に抑えることができる。さら
に、本発明のプローブは、交換の便宜を考慮し、本体装
置と機械的、電気的に着脱可能な機能を具備することが
できる。
【0043】本発明の電気部品/回路検査装置は、基本
的には上記した(A),(B)のプローブ(上記した種
々の態様を含む)を用いて構成される。また、被接触対
象の端子面が、異なる放射状ラインパターン上に形成さ
れたプローブ電極と接触し得るように、被接触対象を放
射状ラインパターンの1本分以上離れた位置に移動でき
るように構成することもできる。さらに、被接触対象の
端子電極が異なるプローブ電極と接触し得るように被接
触対象とプローブ電極とを相対移動し、プローブと被接
触対象とが2以上の異なる配置を選択し得るように構成
することもできる。
的には上記した(A),(B)のプローブ(上記した種
々の態様を含む)を用いて構成される。また、被接触対
象の端子面が、異なる放射状ラインパターン上に形成さ
れたプローブ電極と接触し得るように、被接触対象を放
射状ラインパターンの1本分以上離れた位置に移動でき
るように構成することもできる。さらに、被接触対象の
端子電極が異なるプローブ電極と接触し得るように被接
触対象とプローブ電極とを相対移動し、プローブと被接
触対象とが2以上の異なる配置を選択し得るように構成
することもできる。
【0044】また、本発明の電気部品/回路検査方法
は、プローブ電極が格子状に形成された上記(B)のプ
ローブ(上記した種々の態様を含む)の該プローブ電極
と、被接触対象の端子面とを、該被接触対象の端子面が
前記ラインパターンを介して相互に短絡しない配置で接
触させ、プローブから引き出された端子のうちから必要
とされる端子を選択して使用することを特徴とする。
は、プローブ電極が格子状に形成された上記(B)のプ
ローブ(上記した種々の態様を含む)の該プローブ電極
と、被接触対象の端子面とを、該被接触対象の端子面が
前記ラインパターンを介して相互に短絡しない配置で接
触させ、プローブから引き出された端子のうちから必要
とされる端子を選択して使用することを特徴とする。
【0045】本発明の電気部品/回路検査方法は、信号
経路開閉手段がプローブ電極に接続された上記(B)の
プローブ(上記した種々の態様を含む)の該プローブ電
極と、被接触対象の端子面とを接触させ、前記プローブ
から引き出された端子のうちから、必要な端子を選択し
て使用するものであって、これらの必要な端子に接続さ
れた信号経路開閉手段を閉じ、前記被接触対象の端子面
を介して接続された他の信号経路開閉手段を開くことも
特徴とする。
経路開閉手段がプローブ電極に接続された上記(B)の
プローブ(上記した種々の態様を含む)の該プローブ電
極と、被接触対象の端子面とを接触させ、前記プローブ
から引き出された端子のうちから、必要な端子を選択し
て使用するものであって、これらの必要な端子に接続さ
れた信号経路開閉手段を閉じ、前記被接触対象の端子面
を介して接続された他の信号経路開閉手段を開くことも
特徴とする。
【0046】なお、半導体検査装置等の電気部品/回路
検査装置、電気/回路検査方法では、上述したプローブ
を従来技術のプローブに代えて用いているので、それら
検査装置の低価格化、運転費用の低下、省資源化に大い
に資するものとなる。
検査装置、電気/回路検査方法では、上述したプローブ
を従来技術のプローブに代えて用いているので、それら
検査装置の低価格化、運転費用の低下、省資源化に大い
に資するものとなる。
【0047】
【実施例】以下、本発明の実施例について図面を用いて
説明する。図1は電気部品/回路検査装置に用いる本発
明のプローブの一実施例を示す説明図である。本実施例
においては、同図の分解図に示すように、検査装置側の
部材として3つの主要構成要素、フィルムプローブ1,
弾性体2,加圧手段3が示されている。フィルムプロー
ブ1の表面には格子状にプローブ電極(この実施例で
は、突起電極としてのコンタクトバンプ)Bが形成され
ている。
説明する。図1は電気部品/回路検査装置に用いる本発
明のプローブの一実施例を示す説明図である。本実施例
においては、同図の分解図に示すように、検査装置側の
部材として3つの主要構成要素、フィルムプローブ1,
弾性体2,加圧手段3が示されている。フィルムプロー
ブ1の表面には格子状にプローブ電極(この実施例で
は、突起電極としてのコンタクトバンプ)Bが形成され
ている。
【0048】図1においては、加圧手段3は、弾性体2
を介して、被接触対象(図1においては、被測定対象で
あるLSIチップ4)の能動面とフィルムプローブ1の
表面のプローブ電極Bとの加圧接触を図っている。
を介して、被接触対象(図1においては、被測定対象で
あるLSIチップ4)の能動面とフィルムプローブ1の
表面のプローブ電極Bとの加圧接触を図っている。
【0049】図2は、図1に示したプローブの作用をよ
り詳細に説明するための図であり、プローブ電極BがL
SIチップ4の表面に加圧接触している様子を示してい
る。フィルムプローブ1は、ポリイミド等の回路基板
(ポリイミド等の、可撓性を有する薄い合成樹脂フィル
ム5からなる)と、該フィルム5のLSIチップ4に面
した側に形成された多数の導電性のプローブ電極Bと、
合成樹脂フィルム5の両面に形成した導電層(ラインパ
ターン6,グランドプレーン7)からなっている。この
実施例の場合、フィルムプローブ1は、全体の厚さが5
0μm以下であり、非常に柔らかく、しなやかに形成さ
れている。
り詳細に説明するための図であり、プローブ電極BがL
SIチップ4の表面に加圧接触している様子を示してい
る。フィルムプローブ1は、ポリイミド等の回路基板
(ポリイミド等の、可撓性を有する薄い合成樹脂フィル
ム5からなる)と、該フィルム5のLSIチップ4に面
した側に形成された多数の導電性のプローブ電極Bと、
合成樹脂フィルム5の両面に形成した導電層(ラインパ
ターン6,グランドプレーン7)からなっている。この
実施例の場合、フィルムプローブ1は、全体の厚さが5
0μm以下であり、非常に柔らかく、しなやかに形成さ
れている。
【0050】したがって、加圧手段3が適当な厚さと硬
さを有する弾性体2を介してフィルムプローブ1とLS
Iチップ4とを加圧接触させることによって、プローブ
電極BはLSIチップ4の表面の凹凸に対応することが
できる。一般にLSIチップ4に形成された端子電極
(電極パッド8)はアルミからなっており、その厚みは
1μm程度である。また図2においては、隣接する電極
パッド8間にパッシベーション膜9が約2〜3μm形成
されており、LSIチップ4表面の凹凸は1〜2μm程
度である。これらの凹凸を吸収し、なおかつ、パッシベ
ーション膜9やLSIチップ4上に形成された能動部
(図示せず)にダメージを与えず、電極パッド8と良好
な接続を得ることができるか否かは、加圧手段3による
加圧力の大きさ、プローブ電極Bの硬さ、弾性体2の厚
さや弾性率等に大きく依存する。
さを有する弾性体2を介してフィルムプローブ1とLS
Iチップ4とを加圧接触させることによって、プローブ
電極BはLSIチップ4の表面の凹凸に対応することが
できる。一般にLSIチップ4に形成された端子電極
(電極パッド8)はアルミからなっており、その厚みは
1μm程度である。また図2においては、隣接する電極
パッド8間にパッシベーション膜9が約2〜3μm形成
されており、LSIチップ4表面の凹凸は1〜2μm程
度である。これらの凹凸を吸収し、なおかつ、パッシベ
ーション膜9やLSIチップ4上に形成された能動部
(図示せず)にダメージを与えず、電極パッド8と良好
な接続を得ることができるか否かは、加圧手段3による
加圧力の大きさ、プローブ電極Bの硬さ、弾性体2の厚
さや弾性率等に大きく依存する。
【0051】一般にアルミの電極パッドの表面には自然
酸化膜が形成される。この自然酸化膜は絶縁体であり、
プロービングにおいて良好な導通を得るには障害とな
る。従来のワイヤ式プローブカード(図24参照)では
タッチダウン時にプローブ針がパッド表面をスクラブす
ることによってこの自然酸化膜を破壊している。図25
に示したメンブレムプローブでも、同様にスクラブ動作
を用いたりする方法もあるし、単に大きな圧力を加えて
破壊する方法もある。フィルムプローブカードについて
もこれらと同様の方法を用いることができる。ただし、
大きな圧力を加える場合には以下に述べるような工夫が
必要である。
酸化膜が形成される。この自然酸化膜は絶縁体であり、
プロービングにおいて良好な導通を得るには障害とな
る。従来のワイヤ式プローブカード(図24参照)では
タッチダウン時にプローブ針がパッド表面をスクラブす
ることによってこの自然酸化膜を破壊している。図25
に示したメンブレムプローブでも、同様にスクラブ動作
を用いたりする方法もあるし、単に大きな圧力を加えて
破壊する方法もある。フィルムプローブカードについて
もこれらと同様の方法を用いることができる。ただし、
大きな圧力を加える場合には以下に述べるような工夫が
必要である。
【0052】本発明によるフィルムプローブでは電極パ
ッド8以外の部分にもプローブ電極Bが用意される。し
たがって従来のメンブレムプローブに比較してプローブ
電極Bの数は多くなる。また、プローブ電極Bの形状や
硬さによるため一概にはいえないが、良好な導通を得る
には1バンプあたり10g程度の圧力が必要とされる。
したがって、もしプローブ電極Bが1000個あるとす
ると、10kgの加圧力が必要となる。加圧力が大きく
なると装置が大掛かりになる可能性があるが、次のよう
な工夫をすることにより、それを防ぐことができる。
ッド8以外の部分にもプローブ電極Bが用意される。し
たがって従来のメンブレムプローブに比較してプローブ
電極Bの数は多くなる。また、プローブ電極Bの形状や
硬さによるため一概にはいえないが、良好な導通を得る
には1バンプあたり10g程度の圧力が必要とされる。
したがって、もしプローブ電極Bが1000個あるとす
ると、10kgの加圧力が必要となる。加圧力が大きく
なると装置が大掛かりになる可能性があるが、次のよう
な工夫をすることにより、それを防ぐことができる。
【0053】すなわち、弾性体2の形状を、LSIチッ
プ4の大きさや、電極パッド8の配置に対応させて作っ
ておき、加圧接触の際には位置合わせを行うことによ
り、余分な部分(プローブ電極Bのうち電極パッドに接
触しないもの)への加圧を極力抑えることができる。上
記弾性体2は、LSIチップ4の種類毎に用意する必要
があるため、フィルムプローブの使い捨ての思想から外
れるが、実際にはプローブ自体をLSIチップ毎に作り
直すコストに比較すると非常に安価である。また、フィ
ルムプローブ1に比較して弾性体2の寿命は十分に長い
ことが予想されるだけでなく、チップ毎に作らずに最初
から幾つかのパターンを用意しておけば、装置コストは
さらに安くなる。
プ4の大きさや、電極パッド8の配置に対応させて作っ
ておき、加圧接触の際には位置合わせを行うことによ
り、余分な部分(プローブ電極Bのうち電極パッドに接
触しないもの)への加圧を極力抑えることができる。上
記弾性体2は、LSIチップ4の種類毎に用意する必要
があるため、フィルムプローブの使い捨ての思想から外
れるが、実際にはプローブ自体をLSIチップ毎に作り
直すコストに比較すると非常に安価である。また、フィ
ルムプローブ1に比較して弾性体2の寿命は十分に長い
ことが予想されるだけでなく、チップ毎に作らずに最初
から幾つかのパターンを用意しておけば、装置コストは
さらに安くなる。
【0054】図3は、フィルムプローブの配線概略図で
あり、同図ではポリイミド等の薄い合成樹脂フィルム5
上にプローブ電極Bが格子状に形成されている様子が示
されている。図3では、中心部まで均一にプローブ電極
Bが形成されているが、実用的には被接触対象(被検査
対象)となる可能性のあるLSIチップのパッド配置を
カバーしていれば十分であるので、中心付近には必ずし
もラインパターン6やプローブ電極Bを形成する必要は
ない。
あり、同図ではポリイミド等の薄い合成樹脂フィルム5
上にプローブ電極Bが格子状に形成されている様子が示
されている。図3では、中心部まで均一にプローブ電極
Bが形成されているが、実用的には被接触対象(被検査
対象)となる可能性のあるLSIチップのパッド配置を
カバーしていれば十分であるので、中心付近には必ずし
もラインパターン6やプローブ電極Bを形成する必要は
ない。
【0055】なお、ラインパターン6は、中心から外縁
部に向かって放射状に形成され、所定のプローブ電極は
放射状に相互接続される。また、実施例では裏面にグラ
ンドプレーン7が設けられている。この構造によって、
ラインパターン6のインピーダンス整合が取られ、高周
波のテストが可能になる。グランドプレーン7には透明
な電極を用いたり、バンプ形成部にはあえて設けないよ
うにすることにより、LSIチップの目視観察や電極パ
ッドとの位置合わせも可能である。
部に向かって放射状に形成され、所定のプローブ電極は
放射状に相互接続される。また、実施例では裏面にグラ
ンドプレーン7が設けられている。この構造によって、
ラインパターン6のインピーダンス整合が取られ、高周
波のテストが可能になる。グランドプレーン7には透明
な電極を用いたり、バンプ形成部にはあえて設けないよ
うにすることにより、LSIチップの目視観察や電極パ
ッドとの位置合わせも可能である。
【0056】図4にフィルムプローブ1がLSIチップ
4に接続された様子を示す。このLSIチップ4の電極
パッド8のサイズは100μm×100μm、パッドピ
ッチpは200μmを想定している。これは一般的な正
方形に近いLSIチップであるが、電極パッド8の1つ
1つに必ず1本のラインパターン6が対応していること
が分かる。
4に接続された様子を示す。このLSIチップ4の電極
パッド8のサイズは100μm×100μm、パッドピ
ッチpは200μmを想定している。これは一般的な正
方形に近いLSIチップであるが、電極パッド8の1つ
1つに必ず1本のラインパターン6が対応していること
が分かる。
【0057】この図からも分かるように本発明における
ラインパターン6は基本的には、中心付近から外側に向
かって放射状に配線されていればよい。したがって、図
5に示すようなパターンを有するプローブも本発明の技
術的範囲に含まれる。ただし、図5の場合は正方形のL
SIチップ4がフィルムプローブ1の中心に接触した場
合には電極パッド8の1つ1つに必ず1本のラインパタ
ーン6が対応するが、LSIチップが長方形の場合には
図6のように複数の電極パッド8に1本のラインパター
ン6が接続するという不具合が生じる。また、LSIチ
ップが中心から外れた場合も同様のことが起こる。した
がってより汎用性のあるフィルムプローブ1を実現する
には図4に示す配線のように、すべてのラインパターン
6がLSIチップ4の電極パッドの配列方向(ダイシン
グラインと言う)に平行にならないことが望ましい(た
だし、図4を見れば分かるようにLSIチップの中心線
は例外とされる)。
ラインパターン6は基本的には、中心付近から外側に向
かって放射状に配線されていればよい。したがって、図
5に示すようなパターンを有するプローブも本発明の技
術的範囲に含まれる。ただし、図5の場合は正方形のL
SIチップ4がフィルムプローブ1の中心に接触した場
合には電極パッド8の1つ1つに必ず1本のラインパタ
ーン6が対応するが、LSIチップが長方形の場合には
図6のように複数の電極パッド8に1本のラインパター
ン6が接続するという不具合が生じる。また、LSIチ
ップが中心から外れた場合も同様のことが起こる。した
がってより汎用性のあるフィルムプローブ1を実現する
には図4に示す配線のように、すべてのラインパターン
6がLSIチップ4の電極パッドの配列方向(ダイシン
グラインと言う)に平行にならないことが望ましい(た
だし、図4を見れば分かるようにLSIチップの中心線
は例外とされる)。
【0058】しかし、ダイシングラインと平行になって
よいラインパターン8が中心線6′のみというわけでは
なく、実用上は検査対象となり得る最も小さなLSIチ
ップ4のパッドエリアの短辺より内側の配線はダイシン
グラインと平行でもよい。ただし、この場合はLSIチ
ップ4とフィルムプローブ1の中心を一致させなくては
ならない。したがって実施例のようにダイシングライン
と平行になる工夫を中心線6′のみに止めておけば、L
SIチップ4の大きさに依存しないし、LSI4とフィ
ルムプローブ1の中心を必ずしも一致させる必要がな
い。このLSIチップ4とプローブ1の位置合わせにつ
いては上述のように両者の中心を必ずしも一致させる必
要はなく、フィルムプローブの中心がLSIチップ4の
パッドエリアから外側に外れなければよい。
よいラインパターン8が中心線6′のみというわけでは
なく、実用上は検査対象となり得る最も小さなLSIチ
ップ4のパッドエリアの短辺より内側の配線はダイシン
グラインと平行でもよい。ただし、この場合はLSIチ
ップ4とフィルムプローブ1の中心を一致させなくては
ならない。したがって実施例のようにダイシングライン
と平行になる工夫を中心線6′のみに止めておけば、L
SIチップ4の大きさに依存しないし、LSI4とフィ
ルムプローブ1の中心を必ずしも一致させる必要がな
い。このLSIチップ4とプローブ1の位置合わせにつ
いては上述のように両者の中心を必ずしも一致させる必
要はなく、フィルムプローブの中心がLSIチップ4の
パッドエリアから外側に外れなければよい。
【0059】図7にフィルムプローブ1とLSIチップ
4の中心が一致していない場合の配置関係を示す。この
場合においても、同図から明らかなように、電極パッド
8の1つ1つに必ず1本の配線が対応している。このよ
うにLSIチップ4とフィルムプローブ1とがある一定
の要件を満たしていれば、その位置関係を変えても検査
が可能であるということは以下のような利点を生む。す
なわち、仮にプロセス上の不良や、摩耗によってあるプ
ローブ電極Bが使用不可能になってもLSIチップ4の
位置を変えて別のプローブ電極Bを使用すれば、フィル
ム全体を交換することなく、プローピングを継続して行
える。これはフィルムプローブ1自体の寿命が長くなっ
たのと同じ効果を生む。また、定期的に位置を変えるよ
うすることによって、フィルムプローブ1の寿命を廷ば
すとともにクリーニングの必要をなくすこともできる。
4の中心が一致していない場合の配置関係を示す。この
場合においても、同図から明らかなように、電極パッド
8の1つ1つに必ず1本の配線が対応している。このよ
うにLSIチップ4とフィルムプローブ1とがある一定
の要件を満たしていれば、その位置関係を変えても検査
が可能であるということは以下のような利点を生む。す
なわち、仮にプロセス上の不良や、摩耗によってあるプ
ローブ電極Bが使用不可能になってもLSIチップ4の
位置を変えて別のプローブ電極Bを使用すれば、フィル
ム全体を交換することなく、プローピングを継続して行
える。これはフィルムプローブ1自体の寿命が長くなっ
たのと同じ効果を生む。また、定期的に位置を変えるよ
うすることによって、フィルムプローブ1の寿命を廷ば
すとともにクリーニングの必要をなくすこともできる。
【0060】次に本発明のプローブが、特定のLSIチ
ップではなく、現状の大部分のLSIチップに適用可能
であることを図4を参照して説明する。現在、生産また
は発表されているLSIチップの大部分が、チップの周
囲1列、もしくは千鳥2列の電極パッドを採用してお
り、現在生産されている最も一般的なLSIチップ4の
電極パッド8の幅wは100μm、最小のパッドピッチ
pは200μmである。実施例ではこれを考慮し、プロ
ーブ電極BのピッチPを100μmとしている(すなわ
ち、〔数3〕式において、P=p/2)。図8〜図10
に本発明のプローブが様々なLSIチップに接触・接続
された時の配線状態を示す。なお、これらに示したLS
Iチップ4の電極パッド8のサイズは、100μm×1
00μm、パッドピッチは200μmである。
ップではなく、現状の大部分のLSIチップに適用可能
であることを図4を参照して説明する。現在、生産また
は発表されているLSIチップの大部分が、チップの周
囲1列、もしくは千鳥2列の電極パッドを採用してお
り、現在生産されている最も一般的なLSIチップ4の
電極パッド8の幅wは100μm、最小のパッドピッチ
pは200μmである。実施例ではこれを考慮し、プロ
ーブ電極BのピッチPを100μmとしている(すなわ
ち、〔数3〕式において、P=p/2)。図8〜図10
に本発明のプローブが様々なLSIチップに接触・接続
された時の配線状態を示す。なお、これらに示したLS
Iチップ4の電極パッド8のサイズは、100μm×1
00μm、パッドピッチは200μmである。
【0061】図8は一般的な正方形に近いLSIチップ
4を示しており、図4に比較して大きなチップを例示し
ている。チップの大きさが変わっても、電極パッド8の
1つ1つに必ず1本の配線が対応していることが図8か
ら分かる。また、図9はチップが長方形になった場合で
あるが、正方形と全く同様に1つの電極パッド8に必ず
1つのプローブ電極B、1本のラインパターン6が対応
している。以上のように本実施例の配線ではLSIチッ
プ4の大きさや形状に影響されることなく良好な検査を
行うことができる。さらに、本実施例の場合ではプロー
ブ電極のピッチを最小パッドピッチの2分の1とした
(P=p/2)ので図10に示すように周囲2列の千鳥
型のパッド配置にも対応できる。
4を示しており、図4に比較して大きなチップを例示し
ている。チップの大きさが変わっても、電極パッド8の
1つ1つに必ず1本の配線が対応していることが図8か
ら分かる。また、図9はチップが長方形になった場合で
あるが、正方形と全く同様に1つの電極パッド8に必ず
1つのプローブ電極B、1本のラインパターン6が対応
している。以上のように本実施例の配線ではLSIチッ
プ4の大きさや形状に影響されることなく良好な検査を
行うことができる。さらに、本実施例の場合ではプロー
ブ電極のピッチを最小パッドピッチの2分の1とした
(P=p/2)ので図10に示すように周囲2列の千鳥
型のパッド配置にも対応できる。
【0062】次に、上記ラインパターンを特定する方法
例を簡単に説明する。通常、電極パッド8が2列に配置
されたチップに適用されるフィルムプローブの場合に
は、ラインパターンは図11(A),(B)に示すよう
な2方向放射とすることができる。図11(A),
(B)では一方の側のラインパターン群G1と他方の側
のラインパターン群G2とは鏡面対称(同図(A)では
180°回転対称でもある)となっている。
例を簡単に説明する。通常、電極パッド8が2列に配置
されたチップに適用されるフィルムプローブの場合に
は、ラインパターンは図11(A),(B)に示すよう
な2方向放射とすることができる。図11(A),
(B)では一方の側のラインパターン群G1と他方の側
のラインパターン群G2とは鏡面対称(同図(A)では
180°回転対称でもある)となっている。
【0063】三角形状のチップ(電極パッド8が三角形
状に配置されたチップ)に適用されるフィルムプローブ
の場合には、ラインパターンは、通常、図12(A),
(B)に示すような3方向放射とされ、3つのラインパ
ターン群G1〜G3は、それぞれの群が他の群に対して
120°の回転対称の関係にある。電極パッドが四角形
状に配置されたチップに適用されるフィルムプローブの
場合には、ラインパターンは、図3〜図10に示したフ
ィルムプローブのように、通常、4方向放射とされ、4
つのラインパターン群G1〜G4は、90°回転対称の
関係(ある群を90°ずつ回転させると他の群と重なる
関係)関係にある。90°回転対称の関係を有するライ
ンパターンは、図3〜図10に示した態様に限らず、図
13のような、4つのラインパターン群G1〜G4によ
り構成することができる。
状に配置されたチップ)に適用されるフィルムプローブ
の場合には、ラインパターンは、通常、図12(A),
(B)に示すような3方向放射とされ、3つのラインパ
ターン群G1〜G3は、それぞれの群が他の群に対して
120°の回転対称の関係にある。電極パッドが四角形
状に配置されたチップに適用されるフィルムプローブの
場合には、ラインパターンは、図3〜図10に示したフ
ィルムプローブのように、通常、4方向放射とされ、4
つのラインパターン群G1〜G4は、90°回転対称の
関係(ある群を90°ずつ回転させると他の群と重なる
関係)関係にある。90°回転対称の関係を有するライ
ンパターンは、図3〜図10に示した態様に限らず、図
13のような、4つのラインパターン群G1〜G4によ
り構成することができる。
【0064】なお、図11(A),(B)、図12
(A),(B),図13では、電極パッド8の配置例を
示してある。これらの図から推察されるように、チップ
が、常に、ラインパターン群同士の境界部分をまたぐよ
うに配置することで、電極パッド8同士が短絡され得な
い配置を選択することができる。
(A),(B),図13では、電極パッド8の配置例を
示してある。これらの図から推察されるように、チップ
が、常に、ラインパターン群同士の境界部分をまたぐよ
うに配置することで、電極パッド8同士が短絡され得な
い配置を選択することができる。
【0065】学会(たとえば、IEEE Intern
ational Solid−State Circu
its Conference (1990))等の情
報や市販のLSIチップの調査結果によると、そのほと
んどのパッドサイズが100μm×100μmであり、
パッドピッチはパッドサイズの整数倍で作られているも
のが多い。したがって、100μmのピッチでプローブ
電極を形成しておけば、ほとんどのLSIチップに対応
できる。また、最小パッドピッチの2分の1のピッチで
プローブ電極が形成されているため、周波数の高い高速
の信号を扱う場合に利点が得られる。すなわち、結果的
に必ず2本のラインパターン間に無信号ラインパターン
が配置されることになるため、クロストークの低減に効
果がある。
ational Solid−State Circu
its Conference (1990))等の情
報や市販のLSIチップの調査結果によると、そのほと
んどのパッドサイズが100μm×100μmであり、
パッドピッチはパッドサイズの整数倍で作られているも
のが多い。したがって、100μmのピッチでプローブ
電極を形成しておけば、ほとんどのLSIチップに対応
できる。また、最小パッドピッチの2分の1のピッチで
プローブ電極が形成されているため、周波数の高い高速
の信号を扱う場合に利点が得られる。すなわち、結果的
に必ず2本のラインパターン間に無信号ラインパターン
が配置されることになるため、クロストークの低減に効
果がある。
【0066】ところで、現在のところ数量的には少ない
が、パッドピッチがパッドサイズの2倍より小さいもの
については、プローブ電極のピッチをパッドピッチと同
一にすることが望ましい。この場合には得られる効果は
クロストークの低減を除いては上述の実施例と同様であ
る。ところで、上述の実施例のようにプローブ電極のピ
ッチをパッドピッチの2分の1、あるいはそれ以下にし
た場合は効果が限定される。この場合には1つのパッド
に対して2つ以上のプローブ電極が接触することが起こ
り得るため、信号源もしくは検査装置との間に2つ以上
の経路ができてしまい、高速・高周波の信号を扱った時
に問題が生じ、直流的な測定、テスト等に用途が限定さ
れる可能性もある。しかし、上記不都合は後述するよう
に、信号経路開閉手段が設けられたプローブを用いるこ
とで解決される。
が、パッドピッチがパッドサイズの2倍より小さいもの
については、プローブ電極のピッチをパッドピッチと同
一にすることが望ましい。この場合には得られる効果は
クロストークの低減を除いては上述の実施例と同様であ
る。ところで、上述の実施例のようにプローブ電極のピ
ッチをパッドピッチの2分の1、あるいはそれ以下にし
た場合は効果が限定される。この場合には1つのパッド
に対して2つ以上のプローブ電極が接触することが起こ
り得るため、信号源もしくは検査装置との間に2つ以上
の経路ができてしまい、高速・高周波の信号を扱った時
に問題が生じ、直流的な測定、テスト等に用途が限定さ
れる可能性もある。しかし、上記不都合は後述するよう
に、信号経路開閉手段が設けられたプローブを用いるこ
とで解決される。
【0067】また、上述の例では主にLSIチップに対
するものを示したが、もちろん個々のLSIチップでは
なく、ウェーハ状態の検査も同様に行える。きらに、フ
ィルムプローブが凹凸面に密着、対応する性質を活かし
て、これをパッケージLSIや、チップ部品、回路基板
等のプロービングに用いることも可能である。パッケー
ジLSIは、近年ますます狭ピッチ,多ピン化が進み、
リードピッチが300μm以下のものも出てきている。
このテストにはやはりLSIチップ毎にソケットを作る
必要があり、そのリードピッチヘの対応の難しさに加え
て、コストも高いという問題がある。また、チップ部品
の小型化、回路基板の狭ピッチ,多ピン化にも同様のこ
とがいえる。特に1つの回路基板上に複数のチップを搭
載したMCMの簡便なプロービング方法の構築は大きな
課題となっている。この実施例に示したフィルムプロー
ブによれば、これれらの問題も解決できる。
するものを示したが、もちろん個々のLSIチップでは
なく、ウェーハ状態の検査も同様に行える。きらに、フ
ィルムプローブが凹凸面に密着、対応する性質を活かし
て、これをパッケージLSIや、チップ部品、回路基板
等のプロービングに用いることも可能である。パッケー
ジLSIは、近年ますます狭ピッチ,多ピン化が進み、
リードピッチが300μm以下のものも出てきている。
このテストにはやはりLSIチップ毎にソケットを作る
必要があり、そのリードピッチヘの対応の難しさに加え
て、コストも高いという問題がある。また、チップ部品
の小型化、回路基板の狭ピッチ,多ピン化にも同様のこ
とがいえる。特に1つの回路基板上に複数のチップを搭
載したMCMの簡便なプロービング方法の構築は大きな
課題となっている。この実施例に示したフィルムプロー
ブによれば、これれらの問題も解決できる。
【0068】次にこのフィルムプローブの耐久性・信頼
牲について述べる。本実施例のフィルムプローブは基本
的には従来例で示したメンブレムプローブと同様のプロ
セスで製造される。したがって、1枚1枚のプローブに
ついては耐久性・信頼性は従来のメンブレムプローブと
同様である。ただし、既に述べたようにチップとプロー
ブの位置をずらしながら使用することで事実上1枚のフ
ィルム当たりの耐久性を向上させることができる。さら
に、単価が低い利点を利用し、フィルムプローブを容易
に交換可能にし、使い捨てとすることによって、従来の
メンブレムプローブの欠点である耐久性の低さを補うこ
とができる。
牲について述べる。本実施例のフィルムプローブは基本
的には従来例で示したメンブレムプローブと同様のプロ
セスで製造される。したがって、1枚1枚のプローブに
ついては耐久性・信頼性は従来のメンブレムプローブと
同様である。ただし、既に述べたようにチップとプロー
ブの位置をずらしながら使用することで事実上1枚のフ
ィルム当たりの耐久性を向上させることができる。さら
に、単価が低い利点を利用し、フィルムプローブを容易
に交換可能にし、使い捨てとすることによって、従来の
メンブレムプローブの欠点である耐久性の低さを補うこ
とができる。
【0069】図14はフィルムプローブ1をの交換を容
易した実施例を示す図である。この実施例ではフィルム
プローブ1をTABテープと同様の形状に加工し、フィ
ルムプローブテープ10を形成している。フィルムプロ
ーブテープ10には繰り返しパターンが形成されてお
り、その両側にガイド用の穴が形成されている。この穴
を利用してフィルムプローブテープ10を適当な長さで
順次送ることができる。図14の実施例の場合も同様に
してフィルムプロープカードテープ10をリール11に
巻いておき、交換に際しては所望の量だけ送ってやれば
よい。この方法を利用すれば、リール11を複数用意し
たり、フィルムプローブテープ10上に複数のタイプの
パターンを用意したりすることによって、LSIチップ
がカバーできる一般的な電極パッドのパターンだけでな
く、特殊なパターンにも対応できる。フィルムプローブ
1と検査装置との接続は、従来技術によるもので良い
が、たとえば、特開平1−170870号公報に開示の
方法を用いてもよい。
易した実施例を示す図である。この実施例ではフィルム
プローブ1をTABテープと同様の形状に加工し、フィ
ルムプローブテープ10を形成している。フィルムプロ
ーブテープ10には繰り返しパターンが形成されてお
り、その両側にガイド用の穴が形成されている。この穴
を利用してフィルムプローブテープ10を適当な長さで
順次送ることができる。図14の実施例の場合も同様に
してフィルムプロープカードテープ10をリール11に
巻いておき、交換に際しては所望の量だけ送ってやれば
よい。この方法を利用すれば、リール11を複数用意し
たり、フィルムプローブテープ10上に複数のタイプの
パターンを用意したりすることによって、LSIチップ
がカバーできる一般的な電極パッドのパターンだけでな
く、特殊なパターンにも対応できる。フィルムプローブ
1と検査装置との接続は、従来技術によるもので良い
が、たとえば、特開平1−170870号公報に開示の
方法を用いてもよい。
【0070】図15は、フィルムプローブ(ポリイミド
等の薄い樹脂フィルムからなる)に代えて、剛性を有す
る回路基板12を用いた実施例を示している。このリジ
ッドな回路基板12の材料としては、エポキシ樹脂、セ
ラミック、ガラス、シリコン等が適当である。エポキシ
樹脂はコストが安く、セラミック、ガラス、シリコンは
微細な配線が可能であるという利点がある。ガラスの場
合には多層配線が難しいが、プロービング状態の観察が
容易であるという利点がある。このようなリジッドな回
路基枚12ではフィルムのようにしなやかに変形するこ
とができないため、図2に示したような電極パッド8が
LSIチップ4の表面より低く、凹状になっている場合
には適さない。しかし、図15に示すように電極パッド
8がLSIチップの表面より高い場合には有効である。
さらに、前述のフィルムプローブに比較して、微細な配
線の形成や多層配線の形成がより容易になるため、さら
に狭ピッチで多ピンのデバイスに適応可能であるという
利点がある。
等の薄い樹脂フィルムからなる)に代えて、剛性を有す
る回路基板12を用いた実施例を示している。このリジ
ッドな回路基板12の材料としては、エポキシ樹脂、セ
ラミック、ガラス、シリコン等が適当である。エポキシ
樹脂はコストが安く、セラミック、ガラス、シリコンは
微細な配線が可能であるという利点がある。ガラスの場
合には多層配線が難しいが、プロービング状態の観察が
容易であるという利点がある。このようなリジッドな回
路基枚12ではフィルムのようにしなやかに変形するこ
とができないため、図2に示したような電極パッド8が
LSIチップ4の表面より低く、凹状になっている場合
には適さない。しかし、図15に示すように電極パッド
8がLSIチップの表面より高い場合には有効である。
さらに、前述のフィルムプローブに比較して、微細な配
線の形成や多層配線の形成がより容易になるため、さら
に狭ピッチで多ピンのデバイスに適応可能であるという
利点がある。
【0071】前述のフィルムプローブ1も、この実施例
のリジッドな回路基板12も、さらには従来例で示した
メンブレムプローブもフォトリソグラフィー技術を用い
るという点では共通している。ここでいうフォトリソグ
ラフィー技術とは、薄膜形成技術やメッキ技術等を含む
いわゆる写真製版技術を示している。これらはLSIチ
ップそのものを製造する技術と基本的には同じであり、
狭ピッチ、多ピン化に対応するための微細配線化の手段
としては、従来のワイヤ式プローブに比較すると遥かに
有効である。しかし、実際に実施例で用いられる技術で
はコスト、配線抵抗、インピーダンス整合等の問題があ
るため、LSI級の微細配線は用いられず、1桁ないし
は2桁大きな配線ルールを用いるのが適当である。
のリジッドな回路基板12も、さらには従来例で示した
メンブレムプローブもフォトリソグラフィー技術を用い
るという点では共通している。ここでいうフォトリソグ
ラフィー技術とは、薄膜形成技術やメッキ技術等を含む
いわゆる写真製版技術を示している。これらはLSIチ
ップそのものを製造する技術と基本的には同じであり、
狭ピッチ、多ピン化に対応するための微細配線化の手段
としては、従来のワイヤ式プローブに比較すると遥かに
有効である。しかし、実際に実施例で用いられる技術で
はコスト、配線抵抗、インピーダンス整合等の問題があ
るため、LSI級の微細配線は用いられず、1桁ないし
は2桁大きな配線ルールを用いるのが適当である。
【0072】これとは別に製造プロセス上の問題点とし
てプローブの微細配線化の限界がある。半導体デバイス
ではシリコン基板の上に酸化シリコンやアルミといった
膜を積層して回路が形成される。これらの材料の多くは
変形しにくく、また薄いため、微細な配線を形成するの
に適している。しかし、プローブでは配線抵抗を下げる
ため配線の厚みが必要なこと、インピーダンス整合のた
め絶縁層としてポリイミド等の変形しやすい樹脂が用い
られることなどから、微細化には限界がある。フィルム
プローブや、従来例のメンブレムプローブでは、基板が
樹脂層のみで作られ、非常に変形しやすいため、実際に
は数10μm幅のラインを形成するのが限界である。ま
た、回路がより複雑になった場合の多層化に出しても、
現状では2層配線が一般的である。これに対して図15
で示した実施例のようにリジッドな回路基板を用いれ
ば、数μm幅のラインの形成が可能になるだけでなく、
数十層の多層配線も実用化可能である。
てプローブの微細配線化の限界がある。半導体デバイス
ではシリコン基板の上に酸化シリコンやアルミといった
膜を積層して回路が形成される。これらの材料の多くは
変形しにくく、また薄いため、微細な配線を形成するの
に適している。しかし、プローブでは配線抵抗を下げる
ため配線の厚みが必要なこと、インピーダンス整合のた
め絶縁層としてポリイミド等の変形しやすい樹脂が用い
られることなどから、微細化には限界がある。フィルム
プローブや、従来例のメンブレムプローブでは、基板が
樹脂層のみで作られ、非常に変形しやすいため、実際に
は数10μm幅のラインを形成するのが限界である。ま
た、回路がより複雑になった場合の多層化に出しても、
現状では2層配線が一般的である。これに対して図15
で示した実施例のようにリジッドな回路基板を用いれ
ば、数μm幅のラインの形成が可能になるだけでなく、
数十層の多層配線も実用化可能である。
【0073】図15に示したような突出した電極(同図
では、符号13で示す)を持つ半導体デバイスとして
は、TAB用のチップ、フリップチップ用のチップ等が
挙げられる。フリップチップ用のチップは、MCM(M
ulti Chip Module)に使用されること
が期待されており、半導体プロセスにおいて半田材料か
らなるバンプが電極パッド上に形成されることが多い。
この検査方法としては現在のところ、従来例で示したよ
うな方法しかなく、実施例は非常に有効である。一方、
TAB方式はテープに実装した上で検査できるのが利点
の1つとされており、不良発生の際にはテープごと破棄
されるため、現状ではベアチップでの検査は行われてい
ない。しかし、今後、半導体のI/O数が増加するとT
ABテープそのもののコストが高くなるため、この方法
が最良とはいえない。事実現在でも、TABはテープに
比較してチップのコストが十分高いものにしか応用され
ていないのが現状である。TAB用のチップに本発明が
適応されればテープへの実装前に初期不良のチップを選
別することが可能になるため、よりコストの低いチップ
ヘのTABの応用を促進することになる。
では、符号13で示す)を持つ半導体デバイスとして
は、TAB用のチップ、フリップチップ用のチップ等が
挙げられる。フリップチップ用のチップは、MCM(M
ulti Chip Module)に使用されること
が期待されており、半導体プロセスにおいて半田材料か
らなるバンプが電極パッド上に形成されることが多い。
この検査方法としては現在のところ、従来例で示したよ
うな方法しかなく、実施例は非常に有効である。一方、
TAB方式はテープに実装した上で検査できるのが利点
の1つとされており、不良発生の際にはテープごと破棄
されるため、現状ではベアチップでの検査は行われてい
ない。しかし、今後、半導体のI/O数が増加するとT
ABテープそのもののコストが高くなるため、この方法
が最良とはいえない。事実現在でも、TABはテープに
比較してチップのコストが十分高いものにしか応用され
ていないのが現状である。TAB用のチップに本発明が
適応されればテープへの実装前に初期不良のチップを選
別することが可能になるため、よりコストの低いチップ
ヘのTABの応用を促進することになる。
【0074】図16は、信号開閉手段が設けられたプロ
ーブの実施例を示す図である。同図において、プローブ
21は、複数のプローブ電極(本実施例では、前述した
ようなコンタクトバンプに限られるものではない)B1
〜B10と、これらの各電極に接続された信号経路開閉
手段(この場合には、スイッチS1〜S10)とにより
構成されている。そして、プローブ電極B1〜B10
は、被接触対象(この場合には、LSIチップ22)の
端子面(電極パッド23a〜23d)に接触しており、
スイッチS1〜S10のプローブ電極が接続されている
側とは異なる側の端子は、検査装置本体24に接続され
ている。
ーブの実施例を示す図である。同図において、プローブ
21は、複数のプローブ電極(本実施例では、前述した
ようなコンタクトバンプに限られるものではない)B1
〜B10と、これらの各電極に接続された信号経路開閉
手段(この場合には、スイッチS1〜S10)とにより
構成されている。そして、プローブ電極B1〜B10
は、被接触対象(この場合には、LSIチップ22)の
端子面(電極パッド23a〜23d)に接触しており、
スイッチS1〜S10のプローブ電極が接続されている
側とは異なる側の端子は、検査装置本体24に接続され
ている。
【0075】上記プローブ電極B1〜B10のピッチb
は電極パッド23a〜23dの幅wに比べて狭く(すな
わち、b≦w)、単一の電極パッド23a〜23dに対
して1つ以上のプローブ電極が接触する。同図の例で
は、電極パッド23aと23cには2つのプローブ電極
B1,B2とB6,B7がそれぞれ接続され、他の電極
パッド23b,23dには1つのプローブ電極B4とB
9ががそれぞれ接続されている状態を示している。
は電極パッド23a〜23dの幅wに比べて狭く(すな
わち、b≦w)、単一の電極パッド23a〜23dに対
して1つ以上のプローブ電極が接触する。同図の例で
は、電極パッド23aと23cには2つのプローブ電極
B1,B2とB6,B7がそれぞれ接続され、他の電極
パッド23b,23dには1つのプローブ電極B4とB
9ががそれぞれ接続されている状態を示している。
【0076】また、電極パッド23aと23cにそれぞ
れ接続されているスイッチS1,S2とS6,S7のう
ち、S2,S7はそれぞれ閉じ、S1,S6はそれぞれ
開いている。電極パッド23bと23dに接続されてい
るスイッチS4とS9はそれぞれ閉じている。このよう
にスイッチS2,S4,S7,S9を閉じることで、検
査装置本体24は、4つの電極パッド23a〜23dの
各々と接続する単一の信号経路を形成できる。
れ接続されているスイッチS1,S2とS6,S7のう
ち、S2,S7はそれぞれ閉じ、S1,S6はそれぞれ
開いている。電極パッド23bと23dに接続されてい
るスイッチS4とS9はそれぞれ閉じている。このよう
にスイッチS2,S4,S7,S9を閉じることで、検
査装置本体24は、4つの電極パッド23a〜23dの
各々と接続する単一の信号経路を形成できる。
【0077】本実施例では、以上のようにして、電極パ
ッド23a〜23dの配置にかかわらずにスイッチS1
〜S10の切り替えによって、検査装置本体24とLS
Iチップ22との試験信号の送受を行うことができる。
プローブ21に設けられたスイッチS1〜S10は、電
極パッド23a〜23dからの信号経路を単一とするこ
とが目的であるため、1つの電極パッドに2以上のプロ
ーブ電極が接触している場合には何れか1つのプローブ
電極に接続されたスイッチのみが導通状態とされる。な
お、電極パッド23a〜23dに接触しないプローブ電
極(図16では、B3,B5,B8,B10)に接続さ
れているスイッチS3,S5,S8,S10は、本発明
とは別の理由で閉じていても開いていてもよい。
ッド23a〜23dの配置にかかわらずにスイッチS1
〜S10の切り替えによって、検査装置本体24とLS
Iチップ22との試験信号の送受を行うことができる。
プローブ21に設けられたスイッチS1〜S10は、電
極パッド23a〜23dからの信号経路を単一とするこ
とが目的であるため、1つの電極パッドに2以上のプロ
ーブ電極が接触している場合には何れか1つのプローブ
電極に接続されたスイッチのみが導通状態とされる。な
お、電極パッド23a〜23dに接触しないプローブ電
極(図16では、B3,B5,B8,B10)に接続さ
れているスイッチS3,S5,S8,S10は、本発明
とは別の理由で閉じていても開いていてもよい。
【0078】図17は、図16に示したプローブを2次
元に拡張して説明するための図であり、LSIチップ2
2の電極パッド23と、プローブ電極Bとの位置関係を
より明確に示している。同図は、LSIチップ22の上
面に多数のプローブ電極Bが縦横等間隔の格子状に配置
され、そのうち一部が正方形の電極パッド23に接触し
ている様子を示している。電極パッド23の幅wに比較
してプローブ電極Bは狭いピッチbで配列し、単一の電
極パッド23に対して2つ以上のプローブ電極Bが接触
している。
元に拡張して説明するための図であり、LSIチップ2
2の電極パッド23と、プローブ電極Bとの位置関係を
より明確に示している。同図は、LSIチップ22の上
面に多数のプローブ電極Bが縦横等間隔の格子状に配置
され、そのうち一部が正方形の電極パッド23に接触し
ている様子を示している。電極パッド23の幅wに比較
してプローブ電極Bは狭いピッチbで配列し、単一の電
極パッド23に対して2つ以上のプローブ電極Bが接触
している。
【0079】図においては、電極パッド23は●で示し
たプローブ電極Bを介して図示しない検査装置本体と接
続される。したがって、●で示されたプローブ電極Bに
接続されるスイッチは開じられ、その他の○で示したプ
ローブ電極Bに接続されるスイッチは開かれる。
たプローブ電極Bを介して図示しない検査装置本体と接
続される。したがって、●で示されたプローブ電極Bに
接続されるスイッチは開じられ、その他の○で示したプ
ローブ電極Bに接続されるスイッチは開かれる。
【0080】この実施例では、スイッチの開閉を行うた
めに、電極パッド23が接触するプローブ電極Bを特定
する必要がある。通常、LSIチップ22の形状や、該
デバイスに形成された電極パッド23の位置および形状
の情報は、LSIチップ22を設計する際に用いたCA
D(Computer Aided Design:計
算機支援設計)の情報等から得ることができ、これらの
情報と予め既知のプローブ電極Bの位置情報を照合する
ことによって知ることができる。
めに、電極パッド23が接触するプローブ電極Bを特定
する必要がある。通常、LSIチップ22の形状や、該
デバイスに形成された電極パッド23の位置および形状
の情報は、LSIチップ22を設計する際に用いたCA
D(Computer Aided Design:計
算機支援設計)の情報等から得ることができ、これらの
情報と予め既知のプローブ電極Bの位置情報を照合する
ことによって知ることができる。
【0081】図17では、最も一般的な、LSIチップ
の周囲に配列された電極パッド23との接触を行うため
のプローブについて説明したが、LSIチップの一方の
面の全域にわたりマトリックス状に配列されている電極
パッド(いわゆる、エリアアレーと呼ばれる)について
は、図18に示すようにプローブ電極BがLSIチップ
の電極形成面に対応して格子状に配列されたプローブ2
5を用いることができる。このプローブ25において、
各プローブ電極Bから引き出された各配線は、それぞれ
に対応するスイッチを介して検査装置本体等と接続さ
れ、各スイッチはその開閉により信号経路の導通または
遮断を行うことができればよい。なお、図1〜図15で
示したような放射状のラインの各々にスイッチを設ける
こともできる。前述したように、図1〜図15に示した
ような実施例において、1つの電極パッドに対して2つ
以上のラインについてのプローブ電極が接触する場合に
は、各スイッチの開閉により所望の信号経路のみを導通
させることができる。
の周囲に配列された電極パッド23との接触を行うため
のプローブについて説明したが、LSIチップの一方の
面の全域にわたりマトリックス状に配列されている電極
パッド(いわゆる、エリアアレーと呼ばれる)について
は、図18に示すようにプローブ電極BがLSIチップ
の電極形成面に対応して格子状に配列されたプローブ2
5を用いることができる。このプローブ25において、
各プローブ電極Bから引き出された各配線は、それぞれ
に対応するスイッチを介して検査装置本体等と接続さ
れ、各スイッチはその開閉により信号経路の導通または
遮断を行うことができればよい。なお、図1〜図15で
示したような放射状のラインの各々にスイッチを設ける
こともできる。前述したように、図1〜図15に示した
ような実施例において、1つの電極パッドに対して2つ
以上のラインについてのプローブ電極が接触する場合に
は、各スイッチの開閉により所望の信号経路のみを導通
させることができる。
【0082】上記の実施例に示したプローブの形状とし
て、直流特性の試験においてはワイヤ式,フィルム式の
何れを採用することもできる。しかし、高周波特性の試
験においては自己インダクタンスが小さいフィルム式の
ものが好適に用いられる。たとえば、図18に示すよう
に、プローブ電極(この場合には、コンタクトバンプ)
Bからプローブの周辺に引き出す伝送線路をマイクロス
トリップライン26により構成することで、高周波特性
に優れたプローブを提供できる。
て、直流特性の試験においてはワイヤ式,フィルム式の
何れを採用することもできる。しかし、高周波特性の試
験においては自己インダクタンスが小さいフィルム式の
ものが好適に用いられる。たとえば、図18に示すよう
に、プローブ電極(この場合には、コンタクトバンプ)
Bからプローブの周辺に引き出す伝送線路をマイクロス
トリップライン26により構成することで、高周波特性
に優れたプローブを提供できる。
【0083】次に、本実施例で用いるスイッチについて
詳細に説明する。すでに図16に例示したように、スイ
ッチS1〜S10の目的は、電極パッド23a〜23d
に接触したプローブ電極Bからの信号を選択することに
あり、スイッチS1〜S10に要求される電気的な特性
としては、LSIチップ22の電気的特性よりも優れて
いることが望ましいことはもちろんである。
詳細に説明する。すでに図16に例示したように、スイ
ッチS1〜S10の目的は、電極パッド23a〜23d
に接触したプローブ電極Bからの信号を選択することに
あり、スイッチS1〜S10に要求される電気的な特性
としては、LSIチップ22の電気的特性よりも優れて
いることが望ましいことはもちろんである。
【0084】スイッチの切り替えは、LSIチップ22
の種類の交換の度に行うのみでよく、同一の種類の試験
を行う間は同一のスイッチングの状態でよい。このた
め、スイッチの開閉に必要なスイツチング時間は、必ず
しも高速である必要はない。したがって、直流特性の試
験を行うプローブには、スイッチとして漏れ電流の微小
なリードリレーを用いることができる。
の種類の交換の度に行うのみでよく、同一の種類の試験
を行う間は同一のスイッチングの状態でよい。このた
め、スイッチの開閉に必要なスイツチング時間は、必ず
しも高速である必要はない。したがって、直流特性の試
験を行うプローブには、スイッチとして漏れ電流の微小
なリードリレーを用いることができる。
【0085】また、同一の種類のみに適用すればよい場
合には、信号経路開閉手段として、溶融により信号経路
の開閉をなし得るような溶融可能な材料(たとえばヒュ
ーズのように過大電流を通過する事によって溶断する材
料)をスイッチ相当部に用いることができる。これによ
り、予め、必要とされるプローブ電極以外の電極と、検
査装置本体との接続を、上記スイッチ相当部への過電流
通電,レーザ光照射等により断っておくことで、所望の
プローブ電極のみと、検査装置との接続を行うことがで
きる。
合には、信号経路開閉手段として、溶融により信号経路
の開閉をなし得るような溶融可能な材料(たとえばヒュ
ーズのように過大電流を通過する事によって溶断する材
料)をスイッチ相当部に用いることができる。これによ
り、予め、必要とされるプローブ電極以外の電極と、検
査装置本体との接続を、上記スイッチ相当部への過電流
通電,レーザ光照射等により断っておくことで、所望の
プローブ電極のみと、検査装置との接続を行うことがで
きる。
【0086】このように、信号経路開閉手段を溶融し、
信号経路を遮断できるように構成することで、従来のワ
イヤ式プローブのように、半導体デバイスの種類毎に手
作業によって製造していたプローブに比較して製造が格
段に容易になるとともに低価格のプローブを提供でき
る。
信号経路を遮断できるように構成することで、従来のワ
イヤ式プローブのように、半導体デバイスの種類毎に手
作業によって製造していたプローブに比較して製造が格
段に容易になるとともに低価格のプローブを提供でき
る。
【0087】また、本実施例においては、プローブ電極
の数に対応した数の開閉手段が必要となるため、小型化
と信頼性の点から、該開閉手段としてMOSFETやJ
FET等の半導体スイッチが好適であることはいうまで
もない。
の数に対応した数の開閉手段が必要となるため、小型化
と信頼性の点から、該開閉手段としてMOSFETやJ
FET等の半導体スイッチが好適であることはいうまで
もない。
【0088】信号経路開閉手段からプローブ電極までの
距離は、高周波の試験においては重要である。たとえ
ば、図16においての電極パッド23に接触している2
つのプローブ電極B1,B2に接続したスイッチS1,
S2に着目して、以下に説明する。検査装置本体24か
らの試験信号がスイッチS2を通過して電極パッド23
aに到達した場合に、プローブ電極B2から開いている
スイッチS1までの距離が周波数特性を決定する。すな
わち、検査装置本体24からの試験信号が、電極パッド
23bを通過してスイッチS1に到達するまでの伝搬時
間が無視できない場合には、スイッチS1の開放部で反
射した波形が再度、電極パッド23aを通過して検査装
置本体24に到達する。これによって、試験信号がパル
ス波形の場合には、波形歪を生ずる。
距離は、高周波の試験においては重要である。たとえ
ば、図16においての電極パッド23に接触している2
つのプローブ電極B1,B2に接続したスイッチS1,
S2に着目して、以下に説明する。検査装置本体24か
らの試験信号がスイッチS2を通過して電極パッド23
aに到達した場合に、プローブ電極B2から開いている
スイッチS1までの距離が周波数特性を決定する。すな
わち、検査装置本体24からの試験信号が、電極パッド
23bを通過してスイッチS1に到達するまでの伝搬時
間が無視できない場合には、スイッチS1の開放部で反
射した波形が再度、電極パッド23aを通過して検査装
置本体24に到達する。これによって、試験信号がパル
ス波形の場合には、波形歪を生ずる。
【0089】以下に、上記の伝搬時間と周波数特性との
関係を数式を用いて更に詳細を説明する。プローブ電極
B1からスイッチS1までのラインの周囲の比誘電率を
εeffとすれば、試験信号の伝搬速度voは、光速を
co(3.0×108m/s)として、〔数5〕式のよ
うに表される。
関係を数式を用いて更に詳細を説明する。プローブ電極
B1からスイッチS1までのラインの周囲の比誘電率を
εeffとすれば、試験信号の伝搬速度voは、光速を
co(3.0×108m/s)として、〔数5〕式のよ
うに表される。
【0090】
【数5】vo=co/(εeff)1/2
【0091】また、伝搬速度voの信号が伝搬時間tに
伝搬する距離Lは、〔数6〕式のようになる。
伝搬する距離Lは、〔数6〕式のようになる。
【0092】
【数6】L=t・vo=t・co/(εeff)1/2
【0093】ここで、パルス波形の立ち上がり時間をt
rとすれば、遮断周波数fcとの関係は〔数7〕式のよ
うになる。
rとすれば、遮断周波数fcとの関係は〔数7〕式のよ
うになる。
【0094】
【数7】tr=0.35/fc
【0095】立ち上がり時間trのパルス波形の伝搬す
る時間が無視でき、集中定数として見なせる時間t′
は、〔数8〕式で示される。
る時間が無視でき、集中定数として見なせる時間t′
は、〔数8〕式で示される。
【0096】
【数8】t′=tr/2
【0097】〔数6〕式に〔数7〕,〔数8〕式の関係
を代入すれば、立ち上がり時間trの波形が通過する時
間が集中定数として見なせる伝搬距離L′は〔数9〕式
で示されることになる。
を代入すれば、立ち上がり時間trの波形が通過する時
間が集中定数として見なせる伝搬距離L′は〔数9〕式
で示されることになる。
【0098】
【数9】L′=(0.35/2)・(co/fc)/
(εeff)1/2
(εeff)1/2
【0099】たとえば、立ち上がり時間350psのパ
ルス波形がポリイミド(εeff=3.5)の誘電体で
囲まれた信号経路を伝搬する場合、該経路を集中定数と
して見なせることにより反射が生じないと考えられる伝
搬距離L′は、〔数9〕式より2.8cm以下として求
められる。
ルス波形がポリイミド(εeff=3.5)の誘電体で
囲まれた信号経路を伝搬する場合、該経路を集中定数と
して見なせることにより反射が生じないと考えられる伝
搬距離L′は、〔数9〕式より2.8cm以下として求
められる。
【0100】上記のスイッチは、マイクロマシーニング
技術を用いて製造することもできる。図19は、シリコ
ン基板上に製造したスイッチを示す図である。同図にお
いて、基板に形成した溝31上に片持ち梁32が形成さ
れ、該溝31の底面には駆動用電極33が形成されてい
る。片持ち梁32の先端には非駆動状態で基板に形成さ
れた一対の信号電極34,34と非接触となるように、
接点部材35が羽根状に片持ち梁32の長手方向に対し
て垂直に延設されており、信号電極34,34は接点部
材35によって開開される。
技術を用いて製造することもできる。図19は、シリコ
ン基板上に製造したスイッチを示す図である。同図にお
いて、基板に形成した溝31上に片持ち梁32が形成さ
れ、該溝31の底面には駆動用電極33が形成されてい
る。片持ち梁32の先端には非駆動状態で基板に形成さ
れた一対の信号電極34,34と非接触となるように、
接点部材35が羽根状に片持ち梁32の長手方向に対し
て垂直に延設されており、信号電極34,34は接点部
材35によって開開される。
【0101】このスイッチは、片持ち梁32と駆動用電
極33との間に電圧が加えられると、片持ち梁32は下
方に静電吸引される。これにより、接点部材35と信号
電極34,34とが接触して両信号電極間が閉じられ
る。この種のスイッチは、機械的構造を持つことから半
導体スイッチに比較して漏れ電流が微小でありかつ小形
であるために高周波特性に優れるといった利点を有して
いる。片持ち梁32は、長さ150μm、幅80μm程
度に製造することができるとの報告もあるので、たとえ
ば1000個程度のスイッチを数cm角のシリコン基板
上に形成することは容易である。これにより、図16に
おけるプローブ電極B1からスイッチS1までの距離を
数cm以下に設計することができ、数GHz程度の帯域
幅を有するプローブを実現できる。
極33との間に電圧が加えられると、片持ち梁32は下
方に静電吸引される。これにより、接点部材35と信号
電極34,34とが接触して両信号電極間が閉じられ
る。この種のスイッチは、機械的構造を持つことから半
導体スイッチに比較して漏れ電流が微小でありかつ小形
であるために高周波特性に優れるといった利点を有して
いる。片持ち梁32は、長さ150μm、幅80μm程
度に製造することができるとの報告もあるので、たとえ
ば1000個程度のスイッチを数cm角のシリコン基板
上に形成することは容易である。これにより、図16に
おけるプローブ電極B1からスイッチS1までの距離を
数cm以下に設計することができ、数GHz程度の帯域
幅を有するプローブを実現できる。
【0102】図20は図19に示したスイッチを応用し
たプローブの一例を示す図である。図20において、シ
リコン基板41上に形成されたプローブ電極Bの周辺に
図19に示したスイッチ(同図では、スイッチ形成領域
42として示す)が形成されている。プローブ電極Bの
配列は、たとえば図18に示したと同様に格子状の配列
を有している。各々のスイッチとプローブ電極Bはシリ
コン基板41上で配線されている。これにより、プロー
ブ電極Bとスイッチ形成領域42に形成されたスイッチ
との相互間距離を数cm以下にすることができる。
たプローブの一例を示す図である。図20において、シ
リコン基板41上に形成されたプローブ電極Bの周辺に
図19に示したスイッチ(同図では、スイッチ形成領域
42として示す)が形成されている。プローブ電極Bの
配列は、たとえば図18に示したと同様に格子状の配列
を有している。各々のスイッチとプローブ電極Bはシリ
コン基板41上で配線されている。これにより、プロー
ブ電極Bとスイッチ形成領域42に形成されたスイッチ
との相互間距離を数cm以下にすることができる。
【0103】このシリコン基板41に形成されたプロー
ブ電極Bは、シリコン基板41の反対側の面に形成され
た接点43およびプローブ本体44の下面に形成された
接点45を介して、検査装置本体と電気的に接続され
る。この接続に際しては、プローブ本体44により、プ
ローブ電極BをLSIチップ22の電極パッド23に押
し当てるために必要な圧力を加える。なお、図20の例
ではマイクロマシーニングによるスイッチを用いている
が、これに代えてMOSFETやJFETを用いた半導
体スイッチを基板上(たとえスイッチ手段から形成され
る領域42上)に集積形成してもよい。
ブ電極Bは、シリコン基板41の反対側の面に形成され
た接点43およびプローブ本体44の下面に形成された
接点45を介して、検査装置本体と電気的に接続され
る。この接続に際しては、プローブ本体44により、プ
ローブ電極BをLSIチップ22の電極パッド23に押
し当てるために必要な圧力を加える。なお、図20の例
ではマイクロマシーニングによるスイッチを用いている
が、これに代えてMOSFETやJFETを用いた半導
体スイッチを基板上(たとえスイッチ手段から形成され
る領域42上)に集積形成してもよい。
【0104】図21は、一方の面にプローブ電極である
突起電極(ここでは、コンタクトバンプ)が形成されて
なるポリイミド等の薄膜からなるフィルムプローブの実
施例を示す図である。同図のプローブは、セラミックの
多層配線構造からなるプローブ本体51の中央部に形成
された突出部52の中程に、シリコンゴム等からなる弾
性体53が埋め込まれ、該弾性体53上にフィルムプロ
ーブ54が設けられている。このフィルムプローブ54
は、たとえば格子状の配列を有するプローブ電極Bが外
面に形成され、該プローブ電極Bからは図示しないライ
ンパターンがフィルムプローブ54の4辺の縁端に引き
出され、該縁端において、該フィルムプローブ54の裏
面に形成した端子に導通している。なお、セラミックス
基板は、ガラス系の低誘電率材科を用いたり、あるいは
ポリイミド等の薄膜材料を用いることで誘電率を低減で
きることから、〔数9〕式において同一の周波数帯域を
得るために必要なLを長くすることができるとともに高
密度の配線が可能である。
突起電極(ここでは、コンタクトバンプ)が形成されて
なるポリイミド等の薄膜からなるフィルムプローブの実
施例を示す図である。同図のプローブは、セラミックの
多層配線構造からなるプローブ本体51の中央部に形成
された突出部52の中程に、シリコンゴム等からなる弾
性体53が埋め込まれ、該弾性体53上にフィルムプロ
ーブ54が設けられている。このフィルムプローブ54
は、たとえば格子状の配列を有するプローブ電極Bが外
面に形成され、該プローブ電極Bからは図示しないライ
ンパターンがフィルムプローブ54の4辺の縁端に引き
出され、該縁端において、該フィルムプローブ54の裏
面に形成した端子に導通している。なお、セラミックス
基板は、ガラス系の低誘電率材科を用いたり、あるいは
ポリイミド等の薄膜材料を用いることで誘電率を低減で
きることから、〔数9〕式において同一の周波数帯域を
得るために必要なLを長くすることができるとともに高
密度の配線が可能である。
【0105】そして、プローブ本体51の表面側の突出
部52の周囲および、裏面側には、スイッチSが形成さ
れている。また、プローブ本体51の裏面(上面)側か
らは、検査装置との電気的接続を行うためのピン55が
多数形成されている。突出部52の周囲には、端子56
が形成されている。突起電極Bは前記したフィルムプロ
ーブ54の縁端の裏面端子,上記端子56およびプロー
ブ本体51に多層形成された図示しない配線を介して、
スイッチSと接続されている。
部52の周囲および、裏面側には、スイッチSが形成さ
れている。また、プローブ本体51の裏面(上面)側か
らは、検査装置との電気的接続を行うためのピン55が
多数形成されている。突出部52の周囲には、端子56
が形成されている。突起電極Bは前記したフィルムプロ
ーブ54の縁端の裏面端子,上記端子56およびプロー
ブ本体51に多層形成された図示しない配線を介して、
スイッチSと接続されている。
【0106】このプローブでは、突出部52に設けられ
たフィルムプローブ54がLSIチップの電極パッドに
押圧された場合に、弾性体53がこの電極パッドの表面
の凹凸を吸収し、良好な接触を達成することができる。
また、突起電極BとスイッチSまでの距離は短く設定で
きる(すなわち、〔数9〕式の条件を満たすことができ
る)ので、試験信号の反射による不都合を防止すること
ができる。なお、スイッチSは、既に述べたスイッチ
(MOSFET,JFET,マイクロマシーニング技術
による片持ち梁等)の何れを用いることができることは
いうまでもない。
たフィルムプローブ54がLSIチップの電極パッドに
押圧された場合に、弾性体53がこの電極パッドの表面
の凹凸を吸収し、良好な接触を達成することができる。
また、突起電極BとスイッチSまでの距離は短く設定で
きる(すなわち、〔数9〕式の条件を満たすことができ
る)ので、試験信号の反射による不都合を防止すること
ができる。なお、スイッチSは、既に述べたスイッチ
(MOSFET,JFET,マイクロマシーニング技術
による片持ち梁等)の何れを用いることができることは
いうまでもない。
【0107】通常、上記のプローブに接続される検査装
置は、何れの電極パッドに検査装置の何れの信号源が接
続されても、これらの信号源の種々の切り替えが可能な
ように、突起電極の数と同数の信号源が必要とされる。
したがって、信号源の条件が独立して設定できるいわゆ
るパーピンリソース方式の検査装置が特に好適である。
置は、何れの電極パッドに検査装置の何れの信号源が接
続されても、これらの信号源の種々の切り替えが可能な
ように、突起電極の数と同数の信号源が必要とされる。
したがって、信号源の条件が独立して設定できるいわゆ
るパーピンリソース方式の検査装置が特に好適である。
【0108】次に、本発明における信号経路開閉手段と
してマトリックス型のスイッチを用いた実施例を図22
により説明する。図16に示したプローブでは、信号経
路開閉手段として、プローブ電極B1〜B9の各々に単
一のスイッチを有していたのに対し、図22に示したプ
ローブでは、該スイッチに代えていわゆるマトリックス
型のスイッチSij(i=1,2,3、j=1,2,・
・・,9)を用いている点が異なっている。
してマトリックス型のスイッチを用いた実施例を図22
により説明する。図16に示したプローブでは、信号経
路開閉手段として、プローブ電極B1〜B9の各々に単
一のスイッチを有していたのに対し、図22に示したプ
ローブでは、該スイッチに代えていわゆるマトリックス
型のスイッチSij(i=1,2,3、j=1,2,・
・・,9)を用いている点が異なっている。
【0109】図22では、電極パッド23a〜23dと
の電気的な接続を行うために、スイッチS12、S2
4、S37が閉じており、その他のスイッチは開いてい
る。ここでは、3個の電極パッド23a〜23cの信号
を3台の信号源を用いて検査できる。このように、図2
2のプローブを用いれば、電極パッドと同数の信号源を
有する検査装置本体24を用いて半導体デバイスの検査
を行うことができる。したがって、このマトリックス型
のスイッチを用いたプローブは検査装置が比較的小規模
である場合に好適に用いられる。また、図22では、プ
ローブ電極B1〜B9が1次元配列であるために、スイ
ッチSijは2次元マトリックスとしたが、プローブ電
極が2次元配列である場合には、スイッチは3次元マト
リックスとされる。
の電気的な接続を行うために、スイッチS12、S2
4、S37が閉じており、その他のスイッチは開いてい
る。ここでは、3個の電極パッド23a〜23cの信号
を3台の信号源を用いて検査できる。このように、図2
2のプローブを用いれば、電極パッドと同数の信号源を
有する検査装置本体24を用いて半導体デバイスの検査
を行うことができる。したがって、このマトリックス型
のスイッチを用いたプローブは検査装置が比較的小規模
である場合に好適に用いられる。また、図22では、プ
ローブ電極B1〜B9が1次元配列であるために、スイ
ッチSijは2次元マトリックスとしたが、プローブ電
極が2次元配列である場合には、スイッチは3次元マト
リックスとされる。
【0110】
【発明の効果】本発明には以下のような効果がある。 (1) 本発明によるプローブは一定の規則を満足する
ように端子電極(電極パッド)が形成されている現状の
大部分のLSIチップ等の半導体デバイスに対応できる
ため、パッドの位置、大ききの変更や、チップの大きさ
の変化に対応してフィルムプローブを半導体デバイス毎
に作り直す必要がない。したがって、従来のワイヤ式や
メンブレム式のプローブに比較してコストが安いだけで
なく、LSIメーカーの機密保持にも有利である。ま
た、フォトリソグラフィー技術を用いて製造されるた
め、半導体デバイスの多ピン、狭ピッチに対応できると
共に、フィルムプローブを交換可能にすることによっ
て、耐久性の低さを補うことができる。
ように端子電極(電極パッド)が形成されている現状の
大部分のLSIチップ等の半導体デバイスに対応できる
ため、パッドの位置、大ききの変更や、チップの大きさ
の変化に対応してフィルムプローブを半導体デバイス毎
に作り直す必要がない。したがって、従来のワイヤ式や
メンブレム式のプローブに比較してコストが安いだけで
なく、LSIメーカーの機密保持にも有利である。ま
た、フォトリソグラフィー技術を用いて製造されるた
め、半導体デバイスの多ピン、狭ピッチに対応できると
共に、フィルムプローブを交換可能にすることによっ
て、耐久性の低さを補うことができる。
【0111】(2)従来のプローブと異なり、電気的も
しくはプログラマブルな手段でプローブの構成を変更で
きる。これにより、被接触対象の種類が変更する毎に、
プローブの交換をする必要がなく、単一のプローブで多
種の被接触対象との信号の送受を行うことができる。
しくはプログラマブルな手段でプローブの構成を変更で
きる。これにより、被接触対象の種類が変更する毎に、
プローブの交換をする必要がなく、単一のプローブで多
種の被接触対象との信号の送受を行うことができる。
【0112】(3)プローブの製造に要する時間だけで
なく、装着等の段取りに要する時問を削滅できる。した
がって、ASIC等の小量多品種の生産を目的とする場
合のプローブとして好適である。
なく、装着等の段取りに要する時問を削滅できる。した
がって、ASIC等の小量多品種の生産を目的とする場
合のプローブとして好適である。
【0113】(4)従来のワイヤ式プローブに比較して
高周波特性の優れたプローブを提供できる。
高周波特性の優れたプローブを提供できる。
【0114】(5)本発明の優れた汎用性,低価格化の
実現により、半導体デバイス等の端子配列の規則化がよ
り促進され、経済効果をもたらすことができる。
実現により、半導体デバイス等の端子配列の規則化がよ
り促進され、経済効果をもたらすことができる。
【0115】(6)本発明のフィルムプローブをTAB
のキャリアに転用すれば、数種のデバイス(チップ)を
同じキャリア上に搭載することもできる。
のキャリアに転用すれば、数種のデバイス(チップ)を
同じキャリア上に搭載することもできる。
【図1】本発明の電気部品/回路検査装置およびこれに
用いる本発明のプローブの実施例を示す説明図である。
用いる本発明のプローブの実施例を示す説明図である。
【図2】図1に示した接触構造をより詳細に説明するた
めの図である。
めの図である。
【図3】フィルムプローブの配線概略図である。
【図4】フィルムプローブが正方形のLSIチップと接
触した際のプローブ電極とラインパターンを示す図であ
る。
触した際のプローブ電極とラインパターンを示す図であ
る。
【図5】汎用性の低いフィルムプローブが正方形のLS
Iチップに接触した際のプローブ電極とラインパターン
を示す図である。
Iチップに接触した際のプローブ電極とラインパターン
を示す図である。
【図6】汎用性の低いフィルムプローブが長方形のLS
Iチップに接触した際のプローブ電極とラインパターン
を示す図である。
Iチップに接触した際のプローブ電極とラインパターン
を示す図である。
【図7】図1に示すフィルムプローブにおいて、該フィ
ルムプローブとLSIチップの中心が一致していないと
きのプローブ電極とラインパターンと電極パッドとの位
置関係を示す図である。
ルムプローブとLSIチップの中心が一致していないと
きのプローブ電極とラインパターンと電極パッドとの位
置関係を示す図である。
【図8】図1に示すプローブにおいて、比較的大きなL
SIチップと接触させるときの、プローブ電極とライン
パターンと電極パッドとの位置関係を示す図である。
SIチップと接触させるときの、プローブ電極とライン
パターンと電極パッドとの位置関係を示す図である。
【図9】図1に示すプローブにおいて、長方形をなすL
SIチップと接触させるときの、プローブ電極とライン
パターンと電極パッドとの位置関係を示す図である。
SIチップと接触させるときの、プローブ電極とライン
パターンと電極パッドとの位置関係を示す図である。
【図10】図1に示すプローブにおいて、電極パッドが
2列に形成されたLSチップと接触させるときの、プロ
ーブ電極とラインパターンと電極パッドとの位置関係を
示す図である。
2列に形成されたLSチップと接触させるときの、プロ
ーブ電極とラインパターンと電極パッドとの位置関係を
示す図である。
【図11】(A),(B)は、電極パッド8が2列に配
置されたチップに適用されるフィルムプローブを示す図
であり、ラインパターンが2方向放射とされた様子を示
す図である。
置されたチップに適用されるフィルムプローブを示す図
であり、ラインパターンが2方向放射とされた様子を示
す図である。
【図12】(A),(B)は、三角形状のチップ(電極
パッド8が三角形状に配置されたチップ)に適用される
フィルムプローブを示す図であり、ラインパターンが3
方向放射とされた様子を示す図である。
パッド8が三角形状に配置されたチップ)に適用される
フィルムプローブを示す図であり、ラインパターンが3
方向放射とされた様子を示す図である。
【図13】電極パッドが四角形状の配置されたチップに
適用されるフィルムプローブを示す図であり、図3〜図
10と同様4方向放射とされた様子を示す図である。
適用されるフィルムプローブを示す図であり、図3〜図
10と同様4方向放射とされた様子を示す図である。
【図14】フィルムプローブの交換を容易とした実施例
を示す図である。
を示す図である。
【図15】本発明のプローブの回路基板として剛性を有
するものを用いた実施例を示す図である。
するものを用いた実施例を示す図である。
【図16】信号開閉手段が設けられたプローブの実施例
を示す図である。
を示す図である。
【図17】図16に示したプローブを2次元に拡張して
説明するための図である。
説明するための図である。
【図18】高周波特性に優れた図6に示したプローブの
実施例を示す図である。
実施例を示す図である。
【図19】信号経路開閉手段としてマイクロマシーニン
グ技術を用いたスイッチの一例を示す図である。
グ技術を用いたスイッチの一例を示す図である。
【図20】図19に示したスイッチを応用したプローブ
の実施例を示す図である。
の実施例を示す図である。
【図21】フィルムプローブの実施例をより具体的に示
す図である。
す図である。
【図22】信号経路開閉手段としてマトリックス型スイ
ッチを用いたプローブの実施例を示す図である。
ッチを用いたプローブの実施例を示す図である。
【図23】LSIチップのピン数および集積度の年次変
化を示すグラフである。
化を示すグラフである。
【図24】従来のワイヤ式プローブを示す図である。
【図25】従来のメンブレムプローブを示す図である。
1 フィルムプローブ 2 弾性体 3 加圧手段 B プローブ電極 4 LSIチップ(被接触対象) 5 合成樹脂フィルム 6 ラインパターン 7 グランドプレーン 8 電極パッド 9 パッシべーション膜
Claims (20)
- 【請求項1】 複数のラインパターンが形成された回路
基板の該回路基板面に、導電性のプローブ電極が1次元
または2次元の格子状に形成され、かつ、規則的なピッ
チで端子電極が形成された被接触対象に用いられるプロ
ーブであって、 前記各ラインパターンは、前記プローブ電極のうち所定
の電極同士を短絡しつつ放射状に形成されるとともに、
前記被接触対象が前記回路基板面に対して前記各端子電
極同士が前記ラインパターンによって短絡され得えない
2以上の配置を選択し得るように形成されてなることを
特徴とするプローブ。 - 【請求項2】 前記ラインパターンが前記回路基板のほ
ぼ中央位置から外縁部に向かって、前記プローブ電極の
うち所定の電極同士を短絡しつつ、放射状に形成されて
なることを特徴とする請求項1に記載のプローブ。 - 【請求項3】 格子状に形成された前記プローブ電極は
等間隔に形成され、該電極のピッチPは被接触対象に形
成された端子電極の最小のピッチpに対して、 【数1】P=p/n(n=1,2,・・・) なる関係を有することを特徴とする請求項1,2に記載
のプローブ。 - 【請求項4】 導電性のプローブ電極が、信号経路開閉
手段を介し、被接触対象との接触部位に格子状に配列さ
れてなることを特徴とするプローブ。 - 【請求項5】 前記プローブ電極の格子間隔bが、前記
被接触対象に形成された端子電極の幅wに対して、 b≦w であることを特徴とする請求項4に記載のプローブ。 - 【請求項6】 前記プローブ電極と信号経路開閉手段と
の距離Lが、 【数2】L≦(tr/2)・Co/(εeff)1/2 ただし、tr;スイッチ手段を通過する信号の立ち上り
時間 Co;光速(3.0×108m/s) εeff;プローブ電極と信号経路開閉手段とを接続す
る配線の周囲材の比誘電率 であることを特徴とする請求項4,5に記載のプロー
ブ。 - 【請求項7】 前記信号経路開閉手段が、半導体スイッ
チまたはマイクロマシーニング技術により製造した機械
的スイッチであることを特徴とする請求項4〜6に記載
のプローブ。 - 【請求項8】 前記信号経路開閉手段が、格子型のスイ
ッチであることを特徴とする請求項4〜7に記載のプロ
ーブ。 - 【請求項9】 前記信号経路開閉手段が、溶融により信
号経路を閉じ得るように構成されてなることを特徴とす
る請求項4〜8に記載のプローブ。 - 【請求項10】 前記プローブ電極と信号経路開閉手段
とが同一の回路基板上に形成されてなることを特徴とす
る請求項4〜9に記載のプローブ。 - 【請求項11】 前記プローブ電極が突起電極であり、
該突起電極が絶縁性の可撓性合成樹脂フィルムの少なく
とも一方の面に形成され、該突起電極に接続されるライ
ンパターンが、単層または多層に形成されてなることを
特徴とする請求項1〜9に記載のプローブ。 - 【請求項12】 前記可撓性合成樹脂フィルムは弾性体
を介して被接触対象の突起電極形成面に対して加圧接触
することを特徴とする請求項11に記載のプローブ。 - 【請求項13】 前記弾性体は前記被接触対象の接触面
の大きさおよび端子電極の配置に応じて形成されてなる
ことを特徴とする請求項12に記載のプローブ。 - 【請求項14】 本体装置と機械的、電気的に着脱可能
な機能を具備してなることを特徴とする請求項1〜14
に記載のプローブ。 - 【請求項15】 請求項1〜14に記載のプローブを用
いたことを特徴とする電気部品/回路検査装置。 - 【請求項16】 被接触対象の端子面が異なるプローブ
電極と接触し得るように被接触対象とプローブ電極とを
相対移動し、プローブと被接触対象とが2以上の異なる
配置を選択し得るように構成してなることを特徴とする
請求項15に記載の電気部品/回路検査装置。 - 【請求項17】 被接触対象の端子面が、異なる放射状
ラインパターン上に形成されたプローブ電極と接触し得
るように、被接触対象を放射状ラインパターンの1本分
以上離れた位置に移動できるように構成してなることを
特徴とする請求項1〜3のプローブ、または請求項11
〜14に記載されたプローブ(請求項1〜3に記載のも
のに限る)を用いた請求項16に記載の電気部品/回路
検査装置。 - 【請求項18】 プローブ電極のパターンが繰り返すよ
うに、請求項11に記載のプローブ、または請求項12
〜14に記載のプローブ(請求項11に記載のものに限
る)をテープ状とし、これをリールに巻取り、順次フィ
ルムプローブを繰り出し得るように構成してなることを
特徴とする請求項16,17に記載の電気部品/回路検
査装置。 - 【請求項19】 請求項1〜3に記載されたプローブ、
または請求項11〜14に記載されたプローブ(請求項
1〜3に記載のものに限る)のプローブ電極と、被接触
対象の端子面とを、該被接触対象の端子面が前記ライン
パターンを介して相互に短絡しない配置で接触させ、プ
ローブから引き出された端子のうちから必要とされる端
子を選択して使用することを特徴とする電気部品/回路
検査方法。 - 【請求項20】 請求項4〜10に記載されたプロー
ブ、または請求項11〜14に記載されたプローブ(請
求項3〜9に記載のものに限る)のプローブ電極と、被
接触対象の端子面とを接触させ、前記プローブから引き
出された端子のうちから、必要な端子を選択して使用す
る電気部品/回路検査方法であって、これらの必要な端
子に接続された信号開閉手段を閉じ、前記被接触対象の
端子面を介して接続された他の信号経路開閉手段を開く
こと特徴とする電気部品/回路検査方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5228263A JPH0763788A (ja) | 1993-08-21 | 1993-08-21 | プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法 |
EP94305911A EP0639777A1 (en) | 1993-08-21 | 1994-08-10 | Inspecting electrical components using a probe |
US08/288,514 US5491427A (en) | 1993-08-21 | 1994-08-10 | Probe and electrical part/circuit inspecting apparatus as well as electrical part/circuit inspecting method |
KR1019940020556A KR950006469A (ko) | 1993-08-21 | 1994-08-20 | 프로브 및 전기부품/회로검사 장치 및 전기부품/회로검사 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5228263A JPH0763788A (ja) | 1993-08-21 | 1993-08-21 | プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0763788A true JPH0763788A (ja) | 1995-03-10 |
Family
ID=16873739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5228263A Pending JPH0763788A (ja) | 1993-08-21 | 1993-08-21 | プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5491427A (ja) |
EP (1) | EP0639777A1 (ja) |
JP (1) | JPH0763788A (ja) |
KR (1) | KR950006469A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969545A (ja) * | 1995-08-30 | 1997-03-11 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の試験装置およびその試験方法 |
KR100685223B1 (ko) * | 2003-08-08 | 2007-02-22 | 브레인파워컴퍼니 | 인쇄회로기판의 검사방법 |
KR100722608B1 (ko) * | 2005-06-30 | 2007-05-28 | 삼성전기주식회사 | 인쇄회로기판의 검사방법 |
JP2012141148A (ja) * | 2010-12-28 | 2012-07-26 | Hioki Ee Corp | コンタクト装置、測定システムおよび検査システム |
JP2017129559A (ja) * | 2016-01-20 | 2017-07-27 | 新特系統股▲ふん▼有限公司 | スイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路 |
US11067658B2 (en) | 2018-09-13 | 2021-07-20 | Samsung Electronics Co., Ltd. | Probe card inspection wafer, probe card inspection system, and method of inspecting probe card |
US11561248B2 (en) | 2020-04-01 | 2023-01-24 | Kabushiki Kaisha Toshiba | Resistance mapping device, resistance measurement method, and recording medium |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3491700B2 (ja) * | 1994-03-18 | 2004-01-26 | 富士通株式会社 | 半導体集積回路装置の試験用キャリア |
US6499216B1 (en) | 1994-07-07 | 2002-12-31 | Tessera, Inc. | Methods and structures for electronic probing arrays |
US6690186B2 (en) | 1994-07-07 | 2004-02-10 | Tessera, Inc. | Methods and structures for electronic probing arrays |
US5543724A (en) * | 1994-10-03 | 1996-08-06 | Motorola, Inc. | Method and apparatus for locating conductive features and testing semiconductor devices |
JP3685498B2 (ja) * | 1994-10-28 | 2005-08-17 | カリック アンド ソファ ホウルディングス インコーポレイテッド | プログラム可能高密度電子工学試験装置 |
US6559818B1 (en) | 1995-01-24 | 2003-05-06 | Micron Technology, Inc. | Method of testing addressable emissive cathodes |
US5751262A (en) | 1995-01-24 | 1998-05-12 | Micron Display Technology, Inc. | Method and apparatus for testing emissive cathodes |
US5861743A (en) * | 1995-12-21 | 1999-01-19 | Genrad, Inc. | Hybrid scanner for use in an improved MDA tester |
US6154863A (en) | 1996-10-28 | 2000-11-28 | Atg Test Systems Gmbh | Apparatus and method for testing non-componented printed circuit boards |
US5898311A (en) * | 1996-12-06 | 1999-04-27 | International Business Machines Corporation | Shorting pad having a flexible conductive sheet |
US5900316A (en) * | 1996-12-06 | 1999-05-04 | International Business Machines Corporation | Flexible conductive sheet |
US6047469A (en) * | 1997-11-12 | 2000-04-11 | Luna Family Trust | Method of connecting a unit under test in a wireless test fixture |
US6113646A (en) * | 1997-12-04 | 2000-09-05 | Micron Technology, Inc. | Method of selecting layout of integrated circuit probe card |
DE19808664C2 (de) * | 1998-03-02 | 2002-03-14 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zu ihrer Prüfung |
US6677776B2 (en) | 1998-05-11 | 2004-01-13 | Micron Technology, Inc. | Method and system having switching network for testing semiconductor components on a substrate |
US6337577B1 (en) * | 1998-05-11 | 2002-01-08 | Micron Technology, Inc. | Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources |
US6566149B1 (en) * | 1998-09-16 | 2003-05-20 | Hitachi, Ltd. | Method for manufacturing substrate for inspecting semiconductor device |
US8664030B2 (en) | 1999-03-30 | 2014-03-04 | Daniel Luch | Collector grid and interconnect structures for photovoltaic arrays and modules |
US6255827B1 (en) | 1999-04-30 | 2001-07-03 | International Business Machines Corporation | Search routine for 2-point electrical tester |
US6586955B2 (en) | 2000-03-13 | 2003-07-01 | Tessera, Inc. | Methods and structures for electronic probing arrays |
US6731128B2 (en) | 2000-07-13 | 2004-05-04 | International Business Machines Corporation | TFI probe I/O wrap test method |
US6462569B2 (en) * | 2001-02-20 | 2002-10-08 | Andy Chen | Probe card |
US6541981B2 (en) * | 2001-04-10 | 2003-04-01 | International Business Machines Corporation | Automation of transmission line pulse testing of electrostatic discharge devices |
DE10155467B4 (de) * | 2001-11-09 | 2004-11-25 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Auffinden eines Fehlers in einem Signalpfad auf einer Leiterplatte |
US6794887B1 (en) * | 2001-11-15 | 2004-09-21 | Credence Systems Corporation | Test head including displaceable switch element |
US6842029B2 (en) | 2002-04-11 | 2005-01-11 | Solid State Measurements, Inc. | Non-invasive electrical measurement of semiconductor wafers |
US7162386B2 (en) * | 2002-04-25 | 2007-01-09 | Micron Technology, Inc. | Dynamically adaptable semiconductor parametric testing |
JP4002143B2 (ja) * | 2002-07-10 | 2007-10-31 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2005533254A (ja) * | 2002-07-16 | 2005-11-04 | エイアー テスト システムズ | 被試験部品上の電気回路を試験するために被試験部品を試験機械に電気的に接続するための組立体 |
US6867608B2 (en) | 2002-07-16 | 2005-03-15 | Aehr Test Systems | Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component |
JP2004055410A (ja) * | 2002-07-22 | 2004-02-19 | Advantest Corp | バイモルフスイッチ、バイモルフスイッチ製造方法、電子回路、及び電子回路製造方法 |
DE10239845C1 (de) * | 2002-08-29 | 2003-12-24 | Day4 Energy Inc | Elektrode für fotovoltaische Zellen, fotovoltaische Zelle und fotovoltaischer Modul |
US8581610B2 (en) * | 2004-04-21 | 2013-11-12 | Charles A Miller | Method of designing an application specific probe card test system |
JP4556023B2 (ja) * | 2004-04-22 | 2010-10-06 | 独立行政法人産業技術総合研究所 | システムインパッケージ試験検査装置および試験検査方法 |
KR100600482B1 (ko) * | 2004-06-22 | 2006-07-13 | 삼성전자주식회사 | 반도체 패키지 측정용 프로브 |
US20060087331A1 (en) * | 2004-10-22 | 2006-04-27 | Young Michael E | System and method for a multisite, integrated, combination probe card and spider card |
US7071717B2 (en) * | 2004-10-28 | 2006-07-04 | Agilent Technologies, Inc. | Universal test fixture |
US7414418B2 (en) * | 2005-01-07 | 2008-08-19 | Formfactor, Inc. | Method and apparatus for increasing operating frequency of a system for testing electronic devices |
US7245134B2 (en) * | 2005-01-31 | 2007-07-17 | Formfactor, Inc. | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes |
US7762822B2 (en) | 2005-04-27 | 2010-07-27 | Aehr Test Systems | Apparatus for testing electronic devices |
US20070068567A1 (en) * | 2005-09-23 | 2007-03-29 | Rubin Leonid B | Testing apparatus and method for solar cells |
WO2007090465A1 (en) * | 2006-02-08 | 2007-08-16 | Verigy (Singapore) Pte. Ltd. | Testing devices under test by an automatic test apparatus having a multisite probe card |
US9865758B2 (en) | 2006-04-13 | 2018-01-09 | Daniel Luch | Collector grid and interconnect structures for photovoltaic arrays and modules |
US8729385B2 (en) | 2006-04-13 | 2014-05-20 | Daniel Luch | Collector grid and interconnect structures for photovoltaic arrays and modules |
US9236512B2 (en) | 2006-04-13 | 2016-01-12 | Daniel Luch | Collector grid and interconnect structures for photovoltaic arrays and modules |
US9006563B2 (en) | 2006-04-13 | 2015-04-14 | Solannex, Inc. | Collector grid and interconnect structures for photovoltaic arrays and modules |
US8884155B2 (en) | 2006-04-13 | 2014-11-11 | Daniel Luch | Collector grid and interconnect structures for photovoltaic arrays and modules |
US8822810B2 (en) | 2006-04-13 | 2014-09-02 | Daniel Luch | Collector grid and interconnect structures for photovoltaic arrays and modules |
JP5451958B2 (ja) * | 2006-04-14 | 2014-03-26 | ピーエスフォー ルクスコ エスエイアールエル | プローブカード及び半導体ウエハ測定方法 |
US7355423B2 (en) * | 2006-05-24 | 2008-04-08 | Micron Technology, Inc. | Method for optimizing probe card design |
US20080092944A1 (en) * | 2006-10-16 | 2008-04-24 | Leonid Rubin | Semiconductor structure and process for forming ohmic connections to a semiconductor structure |
JP2008130905A (ja) * | 2006-11-22 | 2008-06-05 | Toshiba Corp | 半導体装置の製造方法及びそのテスト装置 |
US20080290368A1 (en) * | 2007-05-21 | 2008-11-27 | Day4 Energy, Inc. | Photovoltaic cell with shallow emitter |
AU2007362562A1 (en) * | 2007-12-18 | 2009-06-25 | Day4 Energy Inc. | Photovoltaic module with edge access to PV strings, interconnection method, apparatus, and system |
US7800382B2 (en) | 2007-12-19 | 2010-09-21 | AEHR Test Ststems | System for testing an integrated circuit of a device and its method of use |
US7924035B2 (en) * | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
JP5223004B2 (ja) * | 2008-07-28 | 2013-06-26 | デイ4 エネルギー インコーポレイテッド | 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンpv電池 |
US8030957B2 (en) | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
KR101469222B1 (ko) * | 2013-07-01 | 2014-12-10 | 주식회사 나노리퀴드디바이시스코리아 | 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓 |
US9746514B2 (en) * | 2013-09-04 | 2017-08-29 | Kla-Tencor Corporation | Apparatus and method for accurate measurement and mapping of forward and reverse-bias current-voltage characteristics of large area lateral p-n junctions |
US10466292B2 (en) | 2016-01-08 | 2019-11-05 | Aehr Test Systems | Method and system for thermal control of devices in an electronics tester |
US11340261B2 (en) * | 2017-02-02 | 2022-05-24 | Brigham Young University | Flexible electric probe |
CN110383092B (zh) | 2017-03-03 | 2022-04-01 | 雅赫测试系统公司 | 电子测试器 |
KR102361639B1 (ko) * | 2017-07-10 | 2022-02-10 | 삼성전자주식회사 | 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법 |
EP4226165A1 (en) | 2020-10-07 | 2023-08-16 | AEHR Test Systems | Electronics tester |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806800A (en) * | 1972-12-26 | 1974-04-23 | Ibm | Method and apparatus for determining the location of electrically conductive members on a structure |
DE3235119A1 (de) * | 1982-09-22 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Anordnung fuer die pruefung von mikroverdrahtungen und verfahren zu ihrem betrieb |
EP0230348A2 (en) * | 1986-01-07 | 1987-07-29 | Hewlett-Packard Company | Test probe |
US4870356A (en) * | 1987-09-30 | 1989-09-26 | Digital Equipment Corporation | Multi-component test fixture |
US5180977A (en) * | 1991-12-02 | 1993-01-19 | Hoya Corporation Usa | Membrane probe contact bump compliancy system |
-
1993
- 1993-08-21 JP JP5228263A patent/JPH0763788A/ja active Pending
-
1994
- 1994-08-10 US US08/288,514 patent/US5491427A/en not_active Expired - Fee Related
- 1994-08-10 EP EP94305911A patent/EP0639777A1/en not_active Withdrawn
- 1994-08-20 KR KR1019940020556A patent/KR950006469A/ko not_active Application Discontinuation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969545A (ja) * | 1995-08-30 | 1997-03-11 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の試験装置およびその試験方法 |
KR100685223B1 (ko) * | 2003-08-08 | 2007-02-22 | 브레인파워컴퍼니 | 인쇄회로기판의 검사방법 |
KR100722608B1 (ko) * | 2005-06-30 | 2007-05-28 | 삼성전기주식회사 | 인쇄회로기판의 검사방법 |
JP2012141148A (ja) * | 2010-12-28 | 2012-07-26 | Hioki Ee Corp | コンタクト装置、測定システムおよび検査システム |
JP2017129559A (ja) * | 2016-01-20 | 2017-07-27 | 新特系統股▲ふん▼有限公司 | スイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路 |
US11067658B2 (en) | 2018-09-13 | 2021-07-20 | Samsung Electronics Co., Ltd. | Probe card inspection wafer, probe card inspection system, and method of inspecting probe card |
US11561248B2 (en) | 2020-04-01 | 2023-01-24 | Kabushiki Kaisha Toshiba | Resistance mapping device, resistance measurement method, and recording medium |
Also Published As
Publication number | Publication date |
---|---|
US5491427A (en) | 1996-02-13 |
EP0639777A1 (en) | 1995-02-22 |
KR950006469A (ko) | 1995-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0763788A (ja) | プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法 | |
JP4647139B2 (ja) | コンタクトストラクチャ | |
KR100309889B1 (ko) | 프로우브장치 | |
KR100385963B1 (ko) | 반도체 검사장치 및 이를 이용한 반도체장치 제조방법 | |
KR101339493B1 (ko) | 프로브 카드용 공간 변환기 및 그 제조방법 | |
US9230938B2 (en) | Method of manufacturing semiconductor device | |
KR20190021101A (ko) | 프로브 카드, 프로브 카드를 포함한 테스트 장치, 그 프로브 카드를 이용한 테스트 방법 및 반도체 소자 제조방법 | |
US20080010824A1 (en) | Probe card and method for manufacturing probe card | |
JP2008504559A (ja) | パターン化された導電層を有する基板 | |
JPH04233480A (ja) | 電子デバイスの試験装置 | |
JPS6369247A (ja) | プローブ装置 | |
US7544522B2 (en) | Fabrication method of semiconductor integrated circuit device | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
US6836130B2 (en) | Method and apparatus for wafer scale testing | |
US20230408547A1 (en) | Probe-card multilayer wiring substrate and probe card | |
JP2004144742A (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
TWI484192B (zh) | Probe card, inspection device and inspection method | |
JP2002283049A (ja) | コンタクトピンのはんだ付け方法およびコンタクトピン | |
KR20090103002A (ko) | 기판과 이를 포함하는 프로브 카드 | |
KR100491780B1 (ko) | 프로브 카드 | |
JP4492976B2 (ja) | 半導体装置 | |
TWI754537B (zh) | 空間轉換器、探針卡及其製造方法 | |
JP2010266467A (ja) | 半導体集積回路装置の製造方法 | |
JPH0750325A (ja) | プローブ装置 | |
KR101509198B1 (ko) | 프로브 카드용 분리형 컨택터 |