JP4647139B2 - コンタクトストラクチャ - Google Patents

コンタクトストラクチャ Download PDF

Info

Publication number
JP4647139B2
JP4647139B2 JP2001184303A JP2001184303A JP4647139B2 JP 4647139 B2 JP4647139 B2 JP 4647139B2 JP 2001184303 A JP2001184303 A JP 2001184303A JP 2001184303 A JP2001184303 A JP 2001184303A JP 4647139 B2 JP4647139 B2 JP 4647139B2
Authority
JP
Japan
Prior art keywords
contact
substrate
contactor
hole
contact substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001184303A
Other languages
English (en)
Other versions
JP2002062315A (ja
Inventor
セオドア・エー・コウリイ
ロバート・エドワード・アルダズ
ユー・ズー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2002062315A publication Critical patent/JP2002062315A/ja
Application granted granted Critical
Publication of JP4647139B2 publication Critical patent/JP4647139B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/045—Sockets or component fixtures for RF or HF testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/46—Bases; Cases
    • H01R13/514—Bases; Cases composed as a modular blocks or assembly, i.e. composed of co-operating parts provided with contact members or holding contact members between them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、コンタクトターゲットと電気的接続を確立するために、多数のコンタクタを垂直方向に有するコンタクトストラクチャに関する。特に本発明は、所望のサイズ、形状、コンタクタ数のコンタクタアセンブリを形成するように複数のコンタクトストラクチャを互いに組立できるように構成したコンタクトストラクチャとその組立機構に関する。
【０００２】
【従来の技術】
半導体ウェハやＬＳＩ、ＶＬＳＩ回路等の高集積度かつ高速の電子デバイスをテストする場合には、多数のコンタクタを有するプローブカードのような高性能なコンタクトストラクチャを使用しなければならない。本発明は主に、ＬＳＩやＶＬＳＩチップ及び半導体ウェハのテスト、半導体ウェハと半導体ダイのバーンイン、パッケージされた半導体デバイスやプリント回路基板等のテストとバーンインに用いるためのコンタクトストラクチャおよび複数のコンタクトストラクチャのアセンブリ（組立）に関するものである。しかし、本発明は、上述のようなテストへの応用のみに限らず、ＩＣチップのリードやターミナルピン、ＩＣパッケージのような、電気回路及びデバイス等におけるあらゆる電気的接続への応用にも用いることが出来る。したがって、下記において本発明は、半導体デバイスのテストについて主として説明しているが、それは説明を簡便化するためである。
【０００３】
被試験デバイスが半導体ウェハの形態を有している場合には、ＩＣテスタのような半導体テストシステムは、半導体ウェハのテストを自動的に行うための自動ウェハプローバのような基板ハンドラと接続して用いられる。被試験半導体ウェハは、基板ハンドラによって、半導体テストシステムのテストヘッドに設けられたテスト位置に、自動的に供給される。
【０００４】
テストヘッド上において、被試験半導体ウェハには、半導体テストシステムから発生したテスト信号が供給される。その結果として被試験半導体ウェハ（半導体ウェハ上に形成したＩＣ回路）から得られる出力信号は、半導体テストシステムに送信される。半導体テストシステムは、半導体ウェハ上のＩＣ回路が正常に機能しているかを検証するために、その出力信号を期待データと比較する。
【０００５】
テストヘッドと基板ハンドラは、プローブカード、またはコンタクトアセンブリを含むインタフェース部を介して接続される。プローブカードは、多数のプローブコンタクタ（カンチレバーやニードル等）を有しており、被試験半導体ウェハ上のＩＣ回路内の回路ターミナル、すなわちコンタクトパッド等のコンタクトターゲットと接触をする。プローブコンタクタは、半導体ウェハのコンタクトターゲットに接触をすることで、半導体ウェハにテスト信号を供給し、半導体ウェハから応答出力信号を受信する。
【０００６】
このようなプローブカードの例では、エポキシリングを有しており、そのエポキシリング上にはニードル、またはカンチレバーと呼ばれる複数のプローブコンタクタが搭載されている。従来のプローブコンタクタに用いられている素子の信号通路長は、２０−３０ｍｍ程度でありインピーダンス整合もしていない。したがって、プローブカードの高速動作すなわち周波数帯域幅は、２００−３００ＭＨｚに制限されている。半導体テストの業界においては、１ＧＨｚ、またはそれ以上の周波数帯域幅が近いうちに必要とみなされている。更に、半導体テストの分野では、テストスループットを増加させるために、半導体デバイス、特にメモリデバイスを、多数個、例えば３２個またはそれ以上について並列に同時に取り扱うことの出来るプローブカードが望まれている。
【０００７】
１回の製造プロセスで出来るだけ多くのＩＣチップを形成できるように、半導体ウェハ等のようなコンタクトターゲットのサイズは、増加している。例えば現在のシリコンウェハは、半径が１２インチ、またはそれ以上のような寸法になっている。テストスループットを増加させるためには、１回の接触動作で半導体ウェハの全体のテストを完了できるように、被試験半導体ウェハのサイズやコンタクトパッド数に相当する数のサイズやコンタクタを有するプローブカードを用いることが望ましい。
【０００８】
しかし、従来技術では、市場で入手出来るプローブカードは、半導体ウェハのサイズより遥か小さいので、被試験半導体ウェハをプローブカードに対して相対的に何度も移動して、接触のための動作を多数ステップ繰り返す必要がある。したがって、周波数帯域幅及びコンタクタアセンブリのサイズやコンタクトアセンブリに搭載するコンタクタの数を大幅に増加させることができる、新しい概念によるコンタクトストラクチャが必要となっている。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、高周波数帯域幅、高ピンカウント、高コンタクト性能、及び高信頼性を実現でき、コンタクトターゲットと電気的通信をするための多数のコンタクタを有するコンタクトストラクチャを提供することにある。
【００１０】
また、本発明の他の目的は、所望数のコンタクタを搭載したコンタクタアセンブリを所望のサイズで形成することができるように、複数のコンタクトストラクチャを組立てることができるコンタクトストラクチャとその組立機構を提供することにある。
【００１１】
また、本発明の更に他の目的は、高周波数帯域幅で半導体デバイスのテストを行うことができるように、半導体デバイスのリードやパッドと電気的接続を確立するためのプローブカードのようなコンタクトストラクチャを提供することにある。
【００１２】
【課題を解決するための手段】
本発明では、コンタクトターゲットと電気的接続を確立するためのコンタクトストラクチャは、多数のコンタクタから形成されており、写真製版（フォトリソグラフィ）技術のような半導体製造プロセスによってシリコン基板の平滑表面に形成される。本発明のコンタクトストラクチャは、外部端に他のコンタクトストラクチャと係合するための特殊の構造を有している。このため、半導体ウェハのような大きな半導体デバイスのテストを行うため、所望のサイズとコンタクタ数を有するコンタクタアセンブリを形成することができる。コンタクトストラクチャは、半導体ウェハ、パッケージＬＳＩやプリント回路基板のテスト（バーンインを含む）を行うために最適に用いることが出来るが、２またはそれ以上の素子間の電気的接続を形成する場合のような、テスト以外の応用にも用いることが出来る。
【００１３】
本発明のコンタクトストラクチャは、コンタクトターゲットと電気的接続を実現するための大きなコンタクトストラクチャのブロックすなわちコンタクタアセンブリを形成する。コンタクトストラクチャは、コンタクト基板と複数のコンタクタから構成されており、コンタクタのそれぞれは、ばね力を垂直方向に発揮するための曲線部を有する。コンタクト基板はその外端部に、他のコンタクト基板とどんな所望の方向にも接続出来るような係合機構を有している。この係合機構により、所望のサイズ、形状、およびコンタクタ数を有するコンタクタアセンブリを形成できる。
【００１４】
本発明の１の態様においては、各コンタクタは、コンタクトターゲットとの接触点を形成するように垂直方向に突出した先端部と、コンタクタの他端がコンタクト基板の裏面で電気接続するためのコンタクトパッドとして機能するようにコンタクト基板に設けられたスルーホールに挿入されるベース部と、コンタクタがコンタクトターゲットに押し当てられたときにばね力を発揮するための、先端部とベース部間に形成された曲線または対角線あるいは他の形状を有したばね部と、により構成されている。
【００１５】
本発明の他の態様においては、コンタクタは、コンタクトターゲットとの接触点を形成するために鋭利にした先端部を有する直線体と、コンタクト基板に設けられたスルーホールに挿入されるベース部と、そのベース部に形成され、コンタクタがコンタクトターゲットに押し当てられたときにばね力を発揮するための、曲線、対角線、環状、あるいは他の形状を有するばね部と、により構成されている。コンタクタのばね部とベース部は、外部素子と電気的接続をするための接触点として機能するために、コンタクト基板の裏面から少なくともばね部が突出するようコンタクト基板のスルーホールに挿入される。
【００１６】
本発明によれば、コンタクトストラクチャは、次世代の半導体技術におけるテストの要求事項に適合する高周波数帯域幅を有する。コンタクトストラクチャ、すなわちコンタクト基板のそれぞれは、外部端に係合機構を有しており、コンタクト基板を互いに係合することにより、所望のサイズと所望のコンタクタ数を有するコンタクタアセンブリを形成することが出来る。更に、コンタクタは、被試験デバイスと同じ基板材料上に組み立てられているので、温度変化による位置的エラーを相殺することが可能である。
【００１７】
また、比較的簡単な技術を用いて、シリコン基板上に多数のコンタクタを水平方向に形成することが可能である。そのようなコンタクタは、垂直方向にコンタクトストラクチャを形成するために、シリコン基板から取り外され、コンタクト基板上に垂直方向に取り付けられる。本発明のコンタクトストラクチャは、電気的接続に関するどんな応用にも用いることが出来るが、半導体ウェハ、パッケージＬＳＩ、マルチチップモジュール等のバーンインを含んだテストに特に有効に応用することが出来る。
【００１８】
【発明の実施の形態】
第１図は、本発明のコンタクトストラクチャを用いたコンタクタアセンブリの例を示す断面図である。このコンタクタアセンブリは、被試験デバイス（ＤＵＴ）と半導体テストシステムのテストヘッド間のインタフェースとして用いられている。コンタクタアセンブリは、各種形態を有することができ、したがって第１図は、単なる説明上の１例として示しているにすぎない。この例では、被試験デバイスは、その上面にコンタクトパッド３２０を有する半導体ウェハ３００である。本発明のコンタクトストラクチャの応用は、半導体デバイスのテストに限るものではないことに留意されたい。本発明は、電気的接続を確立する必要があるあらゆる状況にも用いることが出来る。
【００１９】
第１図では、コンタクタアセンブリは、導電エラストマ２５０、配線ボード（ＰＣＢカードまたはプローブカード）２６０、およびコンタクトストラクチャ２０1と２０2上に配備されたポゴピンブロック（フロッグリング）１３０とにより構成されている。コンタクトストラクチャ２０1と２０2の下方において、被試験半導体ウェハ３００は、半導体ウェハプローバのチャック（図示せず）に配置されている。一般にこれらのポゴピンブロック１３０、プローブカード（配線ボード）２６０、導電エラストマ２５０、およびコンタクトストラクチャ２０1、２０2は、ネジ（図示せず）等の固定手段により、互いに固定的に取り付けられている。したがって、半導体ウェハ３００が上方に移動してコンタクトストラクチャを押し付けると、半導体ウェハ３００と半導体テストシステムのテストヘッド（図示せず）間に電気的通信路が形成される。
【００２０】
ポゴピンブロック（フロッグリング）１３０は、パフォーマンスボード（図示せず）を介してプローブカード（配線ボード）２６０とテストヘッド間をインタフェースするための多数のポゴピンを備えている。ポゴピンの上端には、同軸ケーブルのようなケーブル１２４が接続されており、テストヘッドに信号を送信する。プローブカード（配線ボード）２６０は、上面と底面（裏面）に多数の電極２６２、２６５を有する。これら電極２６２、２６５は、コンタクトストラクチャのピッチをファンアウト（広大）して、ポゴピンブロック１３０内のポゴピンのピッチに適合するために、インターコネクトトレース２６３を介して接続されている。
【００２１】
導電エラストマ２５０は、コンタクトストラクチャとプローブカード２６０間に設けられている。導電エラストマ２５０は、必ずしもコンタクタアセンブリに必要とされるものではないが、コンタクタアセンブリの設計によっては好都合であるため、例として第１図に示している。導電エラストマ２５０は、コンタクタ３０1のコンタクトパッド（コンタクタのベース部）３５とプローブカード２６０の電極２６２間の平面の不均一性やギャップのばらつきを相殺（補償）することによって、相互間の電気的接触を確実にするものである。一般に、導電エラストマ２５０は、多数の導電ワイヤを垂直方向に埋め込んだ弾性シートとして構成されている。
【００２２】
例えば、導電エラストマ２５０は、シリコンゴムシートと多数列の金属フィラメント２５２から構成されている。金属フィラメント（ワイヤ）２５２は、第１図のように垂直方向に、すなわち導電エラストマ２５０の水平シートに対し垂直方向に形成されている。金属フィラメントのピッチの例は、例えば０．０５ｍｍでシリコンゴムシートの厚さの例は０．２ｍｍである。このような導電エラストマ２５０は、信越ポリマー社で製造されており、市場で入手出来る。
【００２３】
本発明のコンタクトストラクチャは、各種の形態を有することができ、その例としてコンタクトストラクチャ２０が示されている。第１図の例では、コンタクトストラクチャ２０は、互いに接続された２つのコンタクトストラクチャ２０1、２０2から構成されている。コンタクトストラクチャ２０1、２０2のそれぞれは、コンタクト基板２２とその基板上の設けられた複数のコンタクタ３０1を有している。典型的には、コンタクト基板２２は、シリコンウェハから構成されるが、セラミック基板、ガラス基板、ポリイミド基板等の他の誘電材による基板により構成することが出来る。後で詳細に説明するが、複数の半導体ウェハ、例えば３個の半導体ウェハを多層状に結合してコンタクト基板を構成することが好ましい。
【００２４】
第１図の例では、コンタクタ３０1のそれぞれは、コンタクト基板２２に接続されたベース部３５と、ベース部から垂直方向（第１図の下方に）に延長した曲線（ばね）部３６とを有する。曲線部３６の先端部３８は、接触点であり、コンタクトターゲットの表面に押し当てられるときに、削り付き（スクラビング）作用を発揮するように尖った形状が好ましい。曲線部３６は、コンタクトストラクチャ２０が被試験半導体ウェハ３００上のコンタクトパッド３２０に押し当てられたとき、柔軟な接触力を発揮するためのばねとして機能する。このためには、ジグザグ形、対角線形、環状形等の各種の形状も上記のばねとして機能することが可能である。
【００２５】
このばね力により生成された弾性によって、コンタクタ３０1の曲線部３６は、コンタクト基板２２、コンタクトターゲット３２０、半導体ウェハ３００、及びコンタクタ３０1のそれぞれに起因するサイズや平面の不均一性を相殺（補償）することができる。このばね力は更に、コンタクタ３０1がコンタクトパッド３２０の表面に押し当てられるとき、コンタクタ３０1の先端部３８により、上述の削り付け作用を行う。このような削り付け効果は、コンタクタ３０1がコンタクトパッド３２０の導電材と電気的接触するように、その接触点がコンタクトパッド３２０の酸化金属面を削り付けるので、コンタクトパフォーマンス（接触性能）を向上させることができる。
【００２６】
第２図は、本発明のコンタクトストラクチャを用いたコンタクタアセンブリの別の例を示す断面図である。このコンタクタアセンブリは、被試験半導体ウェハと半導体テストシステムのテストヘッド間のインタフェースとして用いられるが、本発明のコンタクトストラクチャは、電気的接続を形成する必要があるあらゆる状況にも用いることが出来る。第２図と第１図との基本的な相違は、コンタクト基板上に搭載されたコンタクタの形状が異なることと導電エラストマが用いられていないことである。
【００２７】
第２図の例におけるコンタクタアセンブリは、コンタクトストラクチャ２０の上部にプローブカード２６０とポゴピンブロック（フロッグリング）１３０が配置されている。コンタクトストラクチャ２０の下部において、被試験半導体ウェハ３００は、半導体ウェハプローバ（図示せず）のチャックに配置されている。第２図のコンタクタアセンブリは、コンタクトストラクチャ２０とプローブカード２６０間に導電エラストマを有していない。コンタクトストラクチャ２０は、それぞれが複数のコンタクタ３０2を有する複数のコンタクト基板２２から構成されている。コンタクタ３０2の形状は、第１図のコンタクタ３０1の形状と異なっている。
【００２８】
第２図の例では、コンタクタ３０2は、ベース部すなわちコンタクタの上端に曲線（ばね）部３６を有している。またコンタクタはその下端に接触点（先端部）３８を有する直線部３７を有する。一般に、ポゴピンブロック１３０、プローブカード（配線ボード）２６０、コンタクトストラクチャ２０1および２０2は、ネジ（図示せず）等の固定手段により固定的に取り付けられている。従って、半導体ウェハ３００が上方に移動してコンタクトストラクチャに押しつけられると、半導体ウェハ３００と半導体テストシステムのテストヘッド（図示せず）間に電気的通信路が形成される。
【００２９】
コンタクタ３０2の直線部３７の下端における先端部３８は、接触点であり、コンタクトターゲットの表面に押し当てられるときに削り付け作用を発揮出来るよう尖らせた形状が好ましい。ベース部の上部にある曲線部３６は、コンタクトストラクチャ２０が被試験半導体ウェハ３００上のコンタクトパッド３２０に押し当てられるときに、柔軟な接触力を発揮するためのばねとして機能する。このためには、ジグザグ形状、対角線形、環状形等の各種形状も、上記のばね部３６として機能することが可能である。
【００３０】
このばね力から生じた弾性によって、コンタクタ３０2の曲線部３６は、コンタクト基板２２、コンタクトターゲット３２０や半導体ウェハ３００、及びコンタクタ３０2の各構成要素におけるサイズや平面の不均一性を相殺（補償）する機能を果たす。このばね力は更に、コンタクトパッド３２０の表面が、コンタクタ３０2の先端部３８に押し当てられときに、上述した削り付け効果を発揮する。この削り付け効果は、コンタクトパッド３２０の導電材と電気的接触をするように、その接触点がコンタクトパッド３２０の酸化金属面を削り付けるので、コンタクトパフォーマンス（接触性能）を向上させることができる。第２図の例では、コンタクタ３０2の曲線部３６がばね動作をするため、第１図の導電エラストマ２５０は用いられていない。
【００３１】
第３図（Ａ）および第３図（Ｂ）は、コンタクト基板２２に搭載するコンタクタ３０の作成方法の基本概念を示している。この例では、第３図（Ａ）に示すように、コンタクタ３０3は、シリコン基板４０、または他の誘電体基板の平らな表面に、水平方向、すなわてい２次元的に作成される。そして、第３図（Ｂ）に示すように、コンタクタ３０3は、シリコン基板４０から取り外され、第１図および第２図のコンタクト基板上に垂直方向、すなわち３次元的に搭載される。
【００３２】
このプロセスにおいて、コンタクタ３０3をコンタクト基板に搭載する前に、シリコン基板４０から接着テープ、接着フィルム、接着プレート等（総合的に接着テープと呼ぶ）の接着部材に移転することも可能である。このような製造製法の詳細は、本発明と同一の譲受人が所有する米国特許番号５９８９９９４及び米国特許出願番号０９／２０１２９９および０９／５０３９０３に説明されている。
【００３３】
第４図は、第３図（Ａ）と第３図（Ｂ）による製法で作成したコンタクタ３０1を用いた本発明のコンタクトストラクチャ２０の例を示す断面図である。第４図のコンタクトストラクチャ２０は、第１図に示したコンタクトストラクチャと同じ構成である。コンタクトストラクチャ２０は、総合的サイズを拡大させるために、２個またはそれ以上のコンタクトストラクチャを組み合わせて構成されている。第４図においては、２個のコンタクトストラクチャ２０1および２０2が、互いに接続されているが、第８図に示すように、多数のコンタクトストラクチャやコンタクト基板を互いに接続をすることが出来る。
【００３４】
第４図において、１個のコンタクタ３０1しか示していないが、各コンタクト基板２２には複数のコンタクタが搭載される。コンタクト基板２２のスルーホール２５に、コンタクタ３０1の先端が挿入されて、コンタクタ３０1がコンタクト基板２２に取り付けられている。典型的には、コンタクト基板２２は、シリコンウェハから構成されているが、セラミック基板、ガラス基板、ポリイミド基板等の他の誘電材による基板として構成することも出来る。
【００３５】
好ましい実施例において、コンタクト基板２２は、多層の基板として構成されており、例えば互いに積み重ねられて結合した３毎の基準シリコンウェハ２２1、２２2、２２3により構成する。このように多層のシリコンウェハを用いる主要な理由は、機械的寸法誤差の許容量を増加させずに、コンタクト基板の十分な厚さを達成することである。従って、シリコンウェハの数は、そのデザインに固有の要求事項によって、１層またはそれ以上の層数とするように自由に選択することが出来る。これらの基準シリコンウェハは、同じ厚さを有しているが、後で説明するように、係合機構の係合歯や係合凹み等を構成するために異なる外部形状を有する。
【００３６】
各シリコンウェハ２２1−２２3の厚さの例として０．５ｍｍ程度である。コンタクタ３０1のベース部３５は、コンタクトパッドを形成するために、コンタクトストラクチャ２０の裏面から突起している。例として、コンタクトパッドのサイズ、例えばベース部３５の底面の寸法は、その幅が０．５ｍｍ程度となっている。コンタクタ３０1は、フランジ部３４を有しており、コンタクト基板のスルーホール２５に形成された段に係合する。上で説明したように、コンタクタ３０1の先端における接触点は、コンタクトターゲット３２０の酸化金属面に対する削り付け効果を促進するように、尖らせることが望ましい。
【００３７】
第４図に示した３層コンタクト基板２２とスルーホール２５を形成する製造プロセスについて、以下に簡単に説明する。まず、第２シリコンウェハ２２2と第３シリコンウェハ２２3を、例えばシリコン溶融（フュージョン）ボンデイング、または陽極（アノディック）ボンデイングにより接着する。溶融ボンデイングおよび陽極ボンデイングは、この技術分野で知られており、例えばＣＲＣ Ｐｒｅｓｓ社の出版によるＭａｒｋ Ｍａｄｏｕ著の「Ｆｕｎｄａｍｅｎｔａｌｓ ｏｆ Ｍｉｃｒｏｆａｂｒｉｃａｔｉｏｎ」の３８３−３９０頁に説明されている。次に、シリコンウェハ２２2と２２3の前面および後面を研磨し、エッチングによりスルーホール２５2を形成する。このような深溝（ディープトレンチ）エッチングは、例えばリアクティブガスプラズマを用いたリアクティブイオンエッチング法によって実現できる。第４図に示すように、第２シリコンウェハ２２2と第３シリコンウェハ２２3のスルーホール２５2のサイズは、スルーホール２５内に段を形成するために、コンタクタ３０1のフランジ部３４よりもその内径を小さくする必要がある。
【００３８】
次に、第１シリコンウェハ２２1について、その前面と後面を研磨して、上述のディープトレンチエッチングによりスルーホール２５1を形成する。第１シリコンウェハ２２1のスルーホール２５1のサイズは、上述のコンタクタ３０1のフランジ部３４と係合するように、第２シリコンウェハ２２2および第３シリコンウェハ２２3のスルーホール２５2よりもその内径が大きい。第１シリコンウェハ２２1を、第２シリコンウェハ２２2および第３シリコンウェハ２２3に合わせて、溶融ボンデイングにより結合する。上記で形成したコンタクト基板２２の表面全体に、絶縁性を確保するために、シリコン酸化膜を最低１マイクロメータの厚さとなるように形成する。このようにして形成したコンタクト基板２２に、コンタクタ３０1をスルーホールから挿入し、必要であれば接着剤を適用して固定する。
【００３９】
第５図は、第３図（Ａ）と第３図（Ｂ）に示した製法で作成された多数のコンタクタ３０を搭載した本発明のコンタクトストラクチャの例を示す斜視図である。この例では、複数のコンタクタ３０を一列に並べて搭載した例を示しているが、本発明のコンタクトストラクチャは、２列またはそれ以上の列、例えばコンタクタをマトリクス状に配列したコンタクタ基板として構成してもよい。
【００４０】
本発明の１つの特徴は、総合サイズとコンタクタ数を増大したコンタクトストラクチャ（コンタクタアセンブリ）を形成することができるように、複数のコンタクトストラクチャ２０（コンタクト基板２２）を結合できる構成となっていることである。第５図の例では、４個のコンタクトストラクチャ２０が互いに結合するために準備されている。第５図の例には示していないが、コンタクト基板２２のそれぞれは、第６図（Ａ）と第６図（Ｂ）の例に示すように、その外部端にはめ合歯のような係合機構を有している。
【００４１】
第６図（Ａ）は、３つの半導体ウェハから構成されたコンタクト基板２２の詳細な構造の例を示す斜視図である。第６図（Ｂ）は、第６図（Ａ）のコンタクト基板の正面図を示している。コンタクト基板２２の外部端は、他のコンタクト基板の外部端に係合するように、固有の係合機構を有している。このような係合機構すなわちエッジコネクタの例は、説明の便宜のために示されているだけであり、第６図（Ａ）や第６図（Ｂ）の例に制限されず、他にも各種の構成を取りうる。この例では、コンタクト基板の右端と左端には、係合歯５５と係合凹み６５が設けられている。係合歯５５および係合凹み６５のサイズは、右端と左端ともに同一であるが、係合歯５５と係合凹み６５の位置は、１単位ずれている（第７図（Ｃ）参照）。従って、１のコンタクト基板２２の左端は、他のコンタクト基板２２の右端に係合する。
【００４２】
第６図（Ａ）の例では更に、コンタクト基板２２の長さ方向の１端の両角に突起７５を、またコンタクト基板の他端に溝７０を有しており、コンタクト基板２２が相互に正確に位置合わせできる構成としている。これらの突起７５や溝７０は、必須のものではないが、２個またはそれ以上のコンタクト基板を配列するのに便利である。第６図（Ａ）には示されていないが、突起部８０（第７図（Ａ）、第７図（Ｂ）参照）が、コンタクト基板２２の遠端に設けられており、他のコンタクト基板２２の近端にある溝７０に係合する。突起部８０や溝７０に代えて、上述の右側端、左側端にあるような係合歯や係合凹みを用いることも可能である。コンタクタ３０は、第４図や第５図に示したスルーホールに挿入することにより、コンタクト基板２２に搭載される。
【００４３】
前述のように、第６図（Ａ）および第６図（Ｂ）の例では、例えば３個の基準シリコン基板により構成された多層基板としての構成例を示している。従って、第１（上部）基板と第３（下部）基板には、右端と左端に係合歯と係合凹みを備え、第２（中央部）基板には、係合歯や係合凹みを有しないが、溝７０と突起部８０を備える構成とすることが可能である。上述のように、３個のシリコン基板は、互いに溶融ボンデイングにより接着されている。所望サイズのコンタクタアセンブリを実現するために、コンタクト基板を接続する際に、必要に応じてコンタクト基板２２の相互間を接着剤で接着してもよい。
【００４４】
第７図（Ａ）−第７図（Ｃ）は、第６図（Ａ）−第６図（Ｂ）のコンタクト基板２２を示しており、第７図（Ａ）はコンタクト基板２２の上面図を、第７図（Ｂ）は第６図（Ｂ）のＣ−Ｃ線間におけるコンタクト基板２２の断面図を、第７図（Ｃ）は第６図（Ｂ）のＤ−Ｄ線間におけるコンタクト基板２２の断面図を示している。第７図（Ａ）の上面図は、基本的に、係合歯５５と係合凹み６５を有する上部基板と、突起部８０を有する中間基板を示している。第７図（Ｃ）の断面図は、上部基板の平面図であり、下部基板と同じ構成となっている。コンタクタ３０を設けるためのスルーホール２５が、第７図（Ａ）−第７図（Ｃ）の各基板に示されている。
【００４５】
第８図は、コンタクトストラクチャ、すなわち本発明のコンタクトストラクチャを複数結合して構成したコンタクタアセンブリを示す斜視図である。本発明のコンタクトストラクチャのサイズの整数倍の総合サイズのコンタクタアセンブリを作成するために、この例では５個のコンタクト基板２２を互いに接続している。開示の簡略のために、この図では、コンタクタ３０をコンタクト基板上に示していない。このようにコンタクト基板２２を組合わせることにより、１２インチあるいはそれ以上の半導体ウェハのサイズと等価となるように、所望サイズのコンタクタアセンブリを形成することが出来る。
【００４６】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な形態や変形が可能である。
【００４７】
【発明の効果】
本発明によれば、コンタクトストラクチャは、次世代の半導体技術におけるテストの要求事項に適合する高周波数帯域幅を有する。コンタクトストラクチャ、すなわちコンタクト基板のそれぞれは、外部端に係合機構を有しており、コンタクト基板を互いに係合することにより、所望のサイズと所望のコンタクタ数を有するコンタクタアセンブリを形成することが出来る。更に、コンタクタは、被試験デバイスと同じ基板材料上に組み立てられているので、温度変化による位置的エラーを相殺することが可能である。
【００４８】
また、比較的簡単な技術を用いて、シリコン基板上に多数のコンタクタを水平方向に形成することが可能である。そのようなコンタクタは、垂直方向にコンタクトストラクチャを形成するために、シリコン基板から取り外され、コンタクト基板上に垂直方向に取り付けられる。本発明のコンタクトストラクチャは、電気的接続に関するどんな応用にも用いることが出来るが、半導体ウェハ、パッケージＬＳＩ、マルチチップモジュール等のバーンインを含んだテストに特に有効に応用することが出来る。
【図面の簡単な説明】
【図１】本発明のコンタクトストラクチャを被試験デバイスと半導体テストシステムのテストヘッド間のインタフェースとして用いた場合の全体組立構成の例を示す断面図である。
【図２】本発明のコンタクトストクラチャを被試験デバイスと半導体テストシステムのテストヘッド間のインタフェースとして用いた場合の全体組立構成の他の例を示す断面図である。
【図３】多数のコンタクタをシリコン基板の平面に生成し、後行程による使用のために基板から取り外すという本発明のコンタクタ作成の基本概念を示す概念図である。
【図４】多層のシリコン基板と第３図（Ａ）と第３図（Ｂ）の製造製法で作成されたコンタクタを有する本発明のコンタクトストラクチャの例を示す概念図である。
【図５】本発明による複数のコンタクトストラクチャを示す斜視図であり、コンタクトストラクチャのそれぞれは、多数のコンタクタを有しており、所望サイズのコンタクタアセンブリを形成するために互いに組立てられる。
【図６】第６図（Ａ）は、３個またはそれ以上の半導体ウェハから構成されたコンタクト基板の詳細な構造を示す斜視図であり、他のコンタクト基板と結合するための特有の係合機構をその外部端に有している。第６図（Ｂ）は、第６図（Ａ）のコンタクト基板の正面図である。
【図７】第６図（Ａ）と第６図（Ｂ）のコンタクト基板を示しており、第７図（Ａ）はコンタクト基板の上面図、第７図（Ｂ）は第６図（Ｂ）のＣ−Ｃ線に沿ったコンタクト基板の断面図、第７図（Ｃ）は第６図（Ｂ）のＤ−Ｄ線に沿ったコンタクト基板の断面図である。
【図８】所望のサイズおよび形状、所望のコンタクタ数を有するコンタクタアセンブリを形成するように、本発明のコンタクトストラクチャを５個互いに接続した例を示す斜視図である。
【符号の説明】
２０1 コンタクトストラクチャ
２２1 シリコンウェハ
２５ スルーホール
３０1 コンタクタ
３４ フランジ部
３５ ベース部
３６ 曲線（ばね）部
３８ 先端部

Claims (22)

  1. 誘電体材料により一体的に形成され、その上面と下面間にわたるスルーホールを備えたコンタクト基板であり、その基板の縁部に他のコンタクト基板の所定の縁部と接続することにより４方向に拡大した任意のサイズのコンタクタアセンブリを形成するための係合機構を有したコンタクト基板と、
    そのコンタクト基板に搭載された複数のコンタクタであり、その各コンタクタはコンタクトターゲットとの接触点を形成するようにそのコンタクト基板表面と直交する方向に突出した先端部と、そのコンタクト基板に設けられたスルーホールに挿入されるベース部と、コンタクタがコンタクトターゲットに押し当てられたときにばね力を発揮するために、その先端部とベース部間に形成されたばね部とにより構成されており、
    そのコンタクト基板のスルーホールに挿入された上記ベース部は、直線形状を有してコンタクト基板の上表面から突起し、上記ばね部は、曲線形状を有しそのコンタクト基板の下表面より下部に形成され、
    上記係合機構は上記コンタクト基板の右縁および左縁にそれぞれ形成された係合歯と係合凹みの組み合わせを有し、他のコンタクト基板に形成された係合歯と係合凹みによる係合機構と係合し、かつ上記係合機構は上記コンタクト基板の前縁または後縁に形成された突起と溝の組み合わせを有し、１のコンタクト基板の突起が他の基板の溝と係合し、これにより複数のコンタクト基板が任意のサイズ、形状、コンタクト数のコンタクタアセンブリを形成するように互いに組み合わせることができるように構成したことを特徴とするコンタクトターゲットと電気接続を確立するためのコンタクトストラクチャ。
  2. 上記コンタクト基板は単一のシリコンウェハあるいは複数のシリコンウェハを互いに接着して一体的に形成され、上記スルーホールはエッチングの行程によりそのコンタクト基板に形成される、請求項１に記載のコンタクトストラクチャ。
  3. 上記コンタクト基板はシリコンにより構成される、請求項１に記載のコンタクトストラクチャ。
  4. 上記コンタクト基板はポリイミド、セラミック、ガラスのような誘電体材料により構成される、請求項１に記載のコンタクトストラクチャ。
  5. 上記コンタクト基板は単一のシリコンウェハにより一体的に形成され、上記コンタクタを搭載するための上記スルーホールをエッチングの行程によりそのコンタクト基板に形成する、請求項１に記載のコンタクトストラクチャ。
  6. 上記コンタクト基板は第１のシリコンウェハと第２のシリコンウェハを互いに接着して一体的に形成され、上記コンタクタを搭載するための上記スルーホールをエッチングの行程によりそのコンタクト基板に形成する、請求項１に記載のコンタクトストラクチャ。
  7. 上記コンタクト基板は３層のシリコンウェハを互いに接着して一体的に形成され、上記コンタクタを搭載するための上記スルーホールをエッチングの行程によりそのコンタクト基板に形成する、請求項１に記載のコンタクトストラクチャ。
  8. 上記３層のシリコンは、第１、第２および第３のシリコンウェハにより構成され、その第２シリコンウェハと第３シリコンウェハを互いに接着し、その第２および第３シリコンウェハに第２のスルーホールをエッチングの行程により形成し、その第１シリコンウェハにその第２のスルーホールより大きな直径の第１のスルーホールを形成し、その第１シリコンウェハを第１および第２のスルーホール位置が合致するように位置合わせして、上記第２シリコンウェハ上に接着する、請求項７に記載のコンタクトストラクチャ。
  9. 上記各コンタクタは、上記コンタクト基板に形成されたスルーホール内に形成されたステップに係合するように、その中間部にフランジ形状部が形成されている、請求項１に記載のコンタクトストラクチャ。
  10. 上記コンタクタは、平坦な基板の平表面上にその平坦基板と並行な方向に作成され、その後その平坦基板から取り除かれて、上記コンタクト基板の表面と直交する方向にそのコンタクト基板上に搭載される、請求項１に記載のコンタクトストラクチャ。
  11. 上記コンタクトターゲットは、ウェハ上の半導体チップ、パッケージされた半導体デバイス、プリント回路基板、液晶パネル、あるいはマイクロソケットのような部品上に備えられており、コンタクトストラクチャは、これらの部品をテストあるいはバーンインテストするために、これらコンタクトターゲットと電気的接続を確立する、請求項１に記載のコンタクトストラクチャ。
  12. 誘電体材料により一体的に形成され、その上面と下面間にわたるスルーホールを備えたコンタクト基板であり、その基板の縁部に他のコンタクト基板の所定の縁部と接続することにより４方向に拡大した任意のサイズのコンタクタアセンブリを形成するための係合機構を有したコンタクト基板と、
    そのコンタクト基板に搭載された複数のコンタクタであり、その各コンタクタはコンタクトターゲットとの接触点として機能する先端部を有する直線状体と、その直線状部においてその先端部と反対端に形成されたベース部と、コンタクタがコンタクトターゲットに押し当てられたときにばね力を発揮するために、そのベース部上に形成されたばね部とにより構成されており、
    そのコンタクタの直線状部は、少なくとも上記先端部がそのコンタクト基板の下面から突起してコンタクトターゲットと接触するように、上記コンタクト基板のスルーホールに挿入され、上記ばね部はそのコンタクト基板の上表面より上部に形成され、
    上記係合機構は上記コンタクト基板の右縁および左縁にそれぞれ形成された係合歯と係合凹みの組み合わせを有し、他のコンタクト基板に形成された係合歯と係合凹みによる係合機構と係合し、かつ上記係合機構は上記コンタクト基板の前縁または後縁に形成された突起と溝の組み合わせを有し、１のコンタクト基板の突起が他の基板の溝と係合し、これにより複数のコンタクト基板が任意のサイズ、形状、コンタクト数のコンタクタアセンブリを形成するように互いに組み合わせることができるように構成したことを特徴とする、コンタクトターゲットと電気接続を確立するためのコンタクトストラクチャ。
  13. 上記コンタクト基板は単一のシリコンウェハあるいは複数のシリコンウェハを互いに接着して一体的に形成され、上記スルーホールはエッチングの行程によりそのコンタクト基板に形成される、請求項１２に記載のコンタクトストラクチャ。
  14. 上記コンタクト基板はシリコンにより構成される、請求項１２に記載のコンタクトストラクチャ。
  15. 上記コンタクト基板はポリイミド、セラミック、ガラスのような誘電体材料により構成される、請求項１２に記載のコンタクトストラクチャ。
  16. 上記コンタクト基板は単一のシリコンウェハにより一体的に形成され、上記コンタクタを搭載するための上記スルーホールをエッチングの行程によりそのコンタクト基板に形成する、請求項１２に記載のコンタクトストラクチャ。
  17. 上記コンタクト基板は第１のシリコンウェハと第２のシリコンウェハを互いに接着して一体的に形成され、上記コンタクタを搭載するための上記スルーホールをエッチングの行程によりそのコンタクト基板に形成する、請求項１２に記載のコンタクトストラクチャ。
  18. 上記コンタクト基板は３層のシリコンウェハを互いに接着して一体的に形成され、上記コンタクタを搭載するための上記スルーホールをエッチングの行程によりそのコンタクト基板に形成する、請求項１２に記載のコンタクトストラクチャ。
  19. 上記３層のシリコンは、第１、第２および第３のシリコンウェハにより構成され、その第２シリコンウェハと第３シリコンウェハを互いに接着し、その第２および第３シリコンウェハに第２のスルーホールをエッチングの行程により形成し、その第１シリコンウェハにその第２のスルーホールより大きな直径の第１のスルーホールを形成し、その第１シリコンウェハを第１および第２のスルーホール位置が合致するように位置合わせして、上記第２シリコンウェハ上に接着する、請求項１８に記載のコンタクトストラクチャ。
  20. 上記各コンタクタは、上記コンタクト基板に形成されたスルーホール内に形成されたステップに係合するように、その中間部にフランジ形状部が形成されている、請求項１２に記載のコンタクトストラクチャ。
  21. 上記コンタクタは、平坦な基板の平表面上にその平坦基板と並行な方向に作成され、その後その平坦基板から取り除かれて、上記コンタクト基板の表面と直交する方向にそのコンタクト基板上に搭載される、請求項１２に記載のコンタクトストラクチャ。
  22. 上記コンタクトターゲットは、ウェハ上の半導体チップ、パッケージされた半導体デバイス、プリント回路基板、液晶パネル、あるいはマイクロソケットのような部品上に備えられており、コンタクトストラクチャは、これらの部品をテストあるいはバーンインテストするために、これらコンタクトターゲットと電気的接続を確立する、請求項１２に記載のコンタクトストラクチャ。
JP2001184303A 2000-06-19 2001-06-19 コンタクトストラクチャ Expired - Fee Related JP4647139B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/596437 2000-06-19
US09/596,437 US6343940B1 (en) 2000-06-19 2000-06-19 Contact structure and assembly mechanism thereof

Publications (2)

Publication Number Publication Date
JP2002062315A JP2002062315A (ja) 2002-02-28
JP4647139B2 true JP4647139B2 (ja) 2011-03-09

Family

ID=24387267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001184303A Expired - Fee Related JP4647139B2 (ja) 2000-06-19 2001-06-19 コンタクトストラクチャ

Country Status (7)

Country Link
US (2) US6343940B1 (ja)
JP (1) JP4647139B2 (ja)
KR (2) KR100502119B1 (ja)
CN (1) CN1305181C (ja)
DE (1) DE10129282A1 (ja)
SG (1) SG90252A1 (ja)
TW (1) TW512233B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
TW492114B (en) * 2000-06-19 2002-06-21 Advantest Corp Method and apparatus for edge connection between elements of an integrated circuit
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
EP1391966A1 (de) * 2002-08-19 2004-02-25 ABB Schweiz AG Druckkontaktfeder und Anwendung in Leistungshalbleitermodul
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
AU2003279215A1 (en) * 2002-10-11 2004-05-04 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US6877992B2 (en) 2002-11-01 2005-04-12 Airborn, Inc. Area array connector having stacked contacts for improved current carrying capacity
KR100443999B1 (ko) * 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
US7203074B1 (en) * 2003-07-28 2007-04-10 Intellect Lab, Llc Electronic circuit building block
US7264481B2 (en) * 2003-08-22 2007-09-04 Abb Schweiz Ag Pressure contract spring for contact arrangement in power semiconductor module
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US20050083071A1 (en) * 2003-10-16 2005-04-21 Fred Hartnett Electronic circuit assembly test apparatus
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
JP5005195B2 (ja) * 2005-07-13 2012-08-22 東京エレクトロン株式会社 プローブカード製造方法
US7590909B2 (en) * 2005-08-24 2009-09-15 Hewlett-Packard Development Company, L.P. In-circuit testing system and method
TWI398640B (zh) * 2005-09-19 2013-06-11 Gunsei Kimoto Contact assembly and its LSI wafer inspection device
KR100609652B1 (ko) * 2006-02-16 2006-08-08 주식회사 파이컴 공간변형기와 상기 공간변형기의 제조방법 및 상기공간변형기를 갖는 프로브 카드
WO2007123150A1 (ja) * 2006-04-18 2007-11-01 Tokyo Electron Limited プローブカード及びガラス基板の穴あけ方法
KR100791895B1 (ko) 2006-05-26 2008-01-07 (주)엠투엔 프로브 카드의 프로브
KR100817042B1 (ko) 2006-06-29 2008-03-26 한국기계연구원 벨로우즈 형상을 가진 수직형 미세 접촉 프로브
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
FR2909656B1 (fr) * 2006-12-12 2009-12-04 Thales Sa Relais de cablage et boitier de protection de micro-systeme electromecanique.
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US8283566B2 (en) * 2009-03-14 2012-10-09 Palo Alto Research Center Incorporated Printed circuit boards by massive parallel assembly
CN102208732B (zh) * 2010-03-31 2013-10-09 鸿富锦精密工业（深圳）有限公司 连接装置
CN102412486A (zh) * 2010-09-23 2012-04-11 鸿富锦精密工业（深圳）有限公司 转接器及其转接方法
EP2820672A2 (en) * 2012-03-01 2015-01-07 Koninklijke Philips N.V. Wire arrangement for an electronic circuit and method of manufacturing the same
KR101189649B1 (ko) 2012-04-25 2012-10-12 주식회사 프로이천 필름타입 프로브카드
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US9159849B2 (en) * 2013-05-24 2015-10-13 Oxford Instruments Analytical Oy Semiconductor detector head and a method for manufacturing the same
KR101488489B1 (ko) * 2013-11-11 2015-02-02 주식회사 오킨스전자 필름형 컨택플레이트를 포함하는 컨택복합체가 장착된 소켓
TWI522621B (zh) * 2013-12-13 2016-02-21 Mpi Corp Test fixture
CN105372273A (zh) * 2015-11-24 2016-03-02 北京科技大学 一种测量铁矿粉与CaO同化反应性能的方法
JP6704126B2 (ja) * 2015-12-17 2020-06-03 パナソニックＩｐマネジメント株式会社 接続構造体
US11094777B2 (en) * 2016-11-04 2021-08-17 Amotech Co., Ltd. Functional contactor
CN109891680B (zh) * 2016-11-04 2021-11-16 阿莫技术有限公司 功能性接触器
CN206283020U (zh) * 2016-11-23 2017-06-27 番禺得意精密电子工业有限公司 电连接器
WO2019061191A1 (zh) * 2017-09-28 2019-04-04 深圳传音通讯有限公司 弹片连接件、弹片连接组件及电子设备
CN108306138A (zh) * 2018-01-09 2018-07-20 番禺得意精密电子工业有限公司 电连接器
CN112362914A (zh) * 2020-10-28 2021-02-12 广州国显科技有限公司 测试用柔性电路板和压接测试方法
CN113597096B (zh) * 2021-08-24 2022-11-15 深圳市博敏电子有限公司 T型孔树脂塞孔板及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133550A (en) * 1979-04-03 1980-10-17 Yoshie Hasegawa Probe needle
JPH02257075A (ja) * 1989-03-08 1990-10-17 Rika Denshi Kogyo Kk 配線板の検査装置のテストヘッド
JPH03231438A (ja) * 1990-02-06 1991-10-15 Oki Electric Ind Co Ltd プローブカード及びこれを用いたプローブ装置
JPH0459487U (ja) * 1990-09-27 1992-05-21
JPH0529406A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp 半導体検査装置
JPH07335701A (ja) * 1994-06-10 1995-12-22 Advantest Corp プロービング装置
JPH09148389A (ja) * 1995-11-22 1997-06-06 Advantest Corp プローブカードおよびマイクロコンタクトピン
JPH09184852A (ja) * 1995-12-28 1997-07-15 Nhk Spring Co Ltd 導電性接触子
JPH09274055A (ja) * 1996-04-05 1997-10-21 Denso Corp 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法
JPH10288630A (ja) * 1997-04-16 1998-10-27 Nec Kyushu Ltd 半導体装置の測定装置
JP2000150598A (ja) * 1998-11-07 2000-05-30 Tokyo Electron Ltd コンタクタ及びその製造方法
JP2000162241A (ja) * 1998-11-30 2000-06-16 Advantest Corp コンタクトストラクチャの製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236776A (en) * 1978-08-24 1980-12-02 Augat Inc. Electrical contact with improved means for solder wicking and degassing
DE3735455A1 (de) 1987-03-18 1988-09-29 Telefonbau & Normalzeit Gmbh Elektrische bauelemente
US4806104A (en) * 1988-02-09 1989-02-21 Itt Corporation High density connector
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
JP2737322B2 (ja) 1989-11-22 1998-04-08 ソニー株式会社 メモリモジュール
JPH0459487A (ja) * 1990-06-28 1992-02-26 Daihatsu Motor Co Ltd 四輪操舵装置の制御方法
JP2952980B2 (ja) 1990-07-19 1999-09-27 大日本インキ化学工業株式会社 電子部品封止用ポリアリーレンスルフィド樹脂組成物及び電子部品
JPH0476056U (ja) * 1990-11-15 1992-07-02
JPH0513666A (ja) 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
WO1993007659A1 (en) 1991-10-09 1993-04-15 Ifax Corporation Direct integrated circuit interconnection system
JPH06196626A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 複合電子装置
JPH0794551A (ja) 1993-09-25 1995-04-07 Nec Corp 半導体装置
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5800184A (en) * 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
JP3519453B2 (ja) * 1994-06-20 2004-04-12 富士通株式会社 半導体装置
US5466634A (en) 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5539246A (en) 1995-03-01 1996-07-23 Lsi Logic Corporation Microelectronic integrated circuit including hexagonal semiconductor "gate " device
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
US5623160A (en) 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5838060A (en) 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JPH1022520A (ja) 1996-06-28 1998-01-23 Nec Corp 半導体受光素子及びその製造方法
JP3012555B2 (ja) 1997-05-29 2000-02-21 神戸日本電気ソフトウェア株式会社 多面体ｉｃパッケージ
US6683376B2 (en) 1997-09-01 2004-01-27 Fanuc Ltd. Direct bonding of small parts and module of combined small parts without an intermediate layer inbetween
US5936840A (en) 1997-11-03 1999-08-10 Texas Instruments Incorporated Stacked passive components
JPH11168172A (ja) 1997-12-04 1999-06-22 Toshiba Tec Corp 半導体チップの製造方法及びその半導体チップによる３次元構造体、その製造方法及びその電気的接続方法
US5952843A (en) * 1998-03-24 1999-09-14 Vinh; Nguyen T. Variable contact pressure probe
US6075288A (en) * 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
US6156221A (en) * 1998-10-02 2000-12-05 International Business Machines Corporation Copper etching compositions, processes and products derived therefrom
CN2351849Y (zh) * 1999-01-15 1999-12-01 富士康(昆山)电脑接插件有限公司 电连接器
JP2000260931A (ja) 1999-03-05 2000-09-22 Hitachi Ltd 半導体装置およびその製造方法
US6023097A (en) 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133550A (en) * 1979-04-03 1980-10-17 Yoshie Hasegawa Probe needle
JPH02257075A (ja) * 1989-03-08 1990-10-17 Rika Denshi Kogyo Kk 配線板の検査装置のテストヘッド
JPH03231438A (ja) * 1990-02-06 1991-10-15 Oki Electric Ind Co Ltd プローブカード及びこれを用いたプローブ装置
JPH0459487U (ja) * 1990-09-27 1992-05-21
JPH0529406A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp 半導体検査装置
JPH07335701A (ja) * 1994-06-10 1995-12-22 Advantest Corp プロービング装置
JPH09148389A (ja) * 1995-11-22 1997-06-06 Advantest Corp プローブカードおよびマイクロコンタクトピン
JPH09184852A (ja) * 1995-12-28 1997-07-15 Nhk Spring Co Ltd 導電性接触子
JPH09274055A (ja) * 1996-04-05 1997-10-21 Denso Corp 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法
JPH10288630A (ja) * 1997-04-16 1998-10-27 Nec Kyushu Ltd 半導体装置の測定装置
JP2000150598A (ja) * 1998-11-07 2000-05-30 Tokyo Electron Ltd コンタクタ及びその製造方法
JP2000162241A (ja) * 1998-11-30 2000-06-16 Advantest Corp コンタクトストラクチャの製造方法

Also Published As

Publication number Publication date
CN1330435A (zh) 2002-01-09
TW512233B (en) 2002-12-01
JP2002062315A (ja) 2002-02-28
SG90252A1 (en) 2002-07-23
US6369445B1 (en) 2002-04-09
KR20030036125A (ko) 2003-05-09
US6343940B1 (en) 2002-02-05
CN1305181C (zh) 2007-03-14
DE10129282A1 (de) 2001-12-20
KR20010113485A (ko) 2001-12-28
KR100502119B1 (ko) 2005-07-19

Similar Documents

Publication Publication Date Title
JP4647139B2 (ja) コンタクトストラクチャ
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
JP3343540B2 (ja) フォトリソグラフィで形成するコンタクトストラクチャ
US6736665B2 (en) Contact structure production method
US6504223B1 (en) Contact structure and production method thereof and probe contact assembly using same
US7262610B2 (en) Method for manufacturing and testing semiconductor devices on a resin-coated wafer
US6579804B1 (en) Contact structure and production method thereof and probe contact assembly using same
US5811982A (en) High density cantilevered probe for electronic devices
US6329827B1 (en) High density cantilevered probe for electronic devices
US6436802B1 (en) Method of producing contact structure
JP4560292B2 (ja) シリコンフィンガーコンタクタを有するコンタクトストラクチャ
US7332922B2 (en) Method for fabricating a structure for making contact with a device
US7898276B2 (en) Probe card with stacked substrate
KR20010021185A (ko) 마이크로 제조 공정에 의해 형성된 콘택 구조물
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations
JPH04363671A (ja) プローブボード
JP2679684B2 (ja) 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具
KR20030010256A (ko) 프로브 카드
JPWO2008120302A1 (ja) 半導体装置の試験装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees