KR20010021185A

KR20010021185A - 마이크로 제조 공정에 의해 형성된 콘택 구조물

Info

Publication number: KR20010021185A
Application number: KR1020000044808A
Authority: KR
Inventors: 코우리디오도레에이.
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 1999-08-03
Filing date: 2000-08-02
Publication date: 2001-03-15
Also published as: TW469671B; SG84613A1; US6255727B1; DE10037216A1; JP2001091539A

Abstract

마이크로 제조 기술로 반도체 기판 상에 콘택터를 제조함으로써 콘택 타겟과의 전기적 접촉을 이루기 위한 콘택 구조물이 형성된다. 콘택 구조물은 콘택 기판 및 콘택 기판 상에 장착된 복수의 콘택터로 구성된다. 콘택터 각각은 콘택 타겟에 접속될 구 콘택을 구비한다. 콘택터가 콘택 타겟을 향해 가압될 때 탄력이 발생한다. 각종 콘택 구조 및 제조 방법도 설명된다.

Description

마이크로 제조 공정에 의해 형성된 콘택 구조물{CONTACT STRUCTURE FORMED BY MICROFABRICATION PROCESS}

본 발명은 전자 회로 또는 디바이스의 콘택 패드 또는 리드와 같은 콘택 타겟과의 전기적 접속을 설정하기 위한 콘택 구조물에 관한 것으로서, 특히 향상된 주파수 대역폭, 핀 피치(pin pitch) 및 콘택 성능과 신뢰성을 가지고 반도체 웨이퍼, 반도체 칩, 패키징된 반도체 디바이스 또는 인쇄 회로 기판 등을 테스트하기 위한 프로브 카드(probe card)에 사용할 콘택 구조물에 관한 것이다.

LSI 및 VLSI 회로와 같은 고밀도 및 고속 전기 디바이스를 테스트하는 데에는 프로브 콘택터(probe contactor) 또는 테스트 콘택터와 같은 고성능 콘택 구조물을 사용해야 한다. 본 발명의 콘택 구조물은 반도체 웨이퍼와 다이의 테스팅 및 번-인(burn-in) 용도로 제한되는 것이 아니며, 패키징된 반도체 디바이스, 인쇄 회로 기판 등의 테스팅 및 번-인을 포함하는 것이다. 본 발명의 콘택 구조물은 또한 IC 리드, IC 패키징 및 기타 전기 접속부를 포함한 보다 일반적인 용도에도 사용할 수 있다. 그러나 간편하게 설명하기 위하여 본 발명을 주로 반도체 웨이퍼 테스팅을 참조로 하여 이하 설명한다.

테스트할 반도체 디바이스가 반도체 웨이퍼 형태인 경우에, IC 테스터와 같은 반도체 테스트 시스템은 통상 자동 웨이퍼 프로버와 같은 기판 핸들러(handler)에 접속되어 반도체 웨이퍼를 자동 테스트한다. 도 1은 이러한 예를 도시한 것으로서, 도 1에서 반도체 테스트 시스템은 테스트 헤드(100)를 가지고 있으며 이 테스트 헤드(100)는 통상 개별적인 하우징 내에 있으며 한 묶음의 케이블(110)을 통해 테스트 시스템과 전기적으로 접속된다. 테스트 헤드(100)와 기판 핸들러(400)는, 모터(510)에 의해 구동되는 조작기(500)에 의해 서로 기계 전기적으로 접속된다. 테스트될 반도체 웨이퍼는 기판 핸들러(400)에 의해 테스트 헤드(100)의 테스트 위치에 자동 배치된다.

테스트될 반도체 웨이퍼는 테스트 헤드(100) 상에서 반도체 테스트 시스템에 의해 발생된 테스트 신호를 제공받는다. 테스트 중인 반도체 웨이퍼(반도체 웨이퍼 상에 형성된 IC 회로)로부터의 출력 신호는 반도체 테스트 시스템으로 전송되고, 여기서 반도체 웨이퍼 상의 IC 회로(칩)가 정상적으로 기능하는 지 여부를 판정하기 위해 예상 데이터와 비교된다.

도 1에서, 테스트 헤드(100)와 기판 핸들러(400)는, 테스트 헤드의 전기 풋프린트(electrical footprint), 동축 케이블, 포고-핀(pogo-pin) 및 커넥터에 고유하게 전기 접속되는 인쇄 회로 기판인 성능 보드(120)(도 2에 도시함)로 구성되는 인터페이스 구성요소(140)를 통해 접속되어 있다. 도 2에서, 테스트 헤드(100)는 반도체 테스트 시스템의 테스트 채널(핀)의 수에 상당하는 다수의 인쇄 회로 기판(150)을 포함한다. 각각의 인쇄 회로 기판(150)은 성능 보드(120)의 대응 콘택 단자(121)를 수납하기 위한 코넥터(160)를 포함한다. "프로그(frog)" 링(130)이 성능 보드(120)에 장착되어 기판 핸들러(400)에 대한 콘택 위치를 정확하게 측정할 수 있도록 해준다. 프로그 링(130)은 동축 케이블(124)을 통해 콘택 단자(121)에 접속된 ZIF 커넥터 또는 포고-핀과 같은 콘택 핀(141)을 다수 포함한다.

도 2에 도시된 바와 같이, 테스트 헤드(100)는 기판 핸들러(400) 상에 위치하며, 인터페이스 콤포넌트(140)를 통해 기판 핸들러에 기계 전기적으로 접속된다. 기판 핸들러(400)에서, 테스트될 반도체 웨이퍼(300)는 척(180, chuck) 상에 장착된다. 이 예에서, 프로브 카드(170)는 테스트될 반도체 웨이퍼(300) 상에 위치한다. 프로브 카드(170)는, 테스트 중인 반도체 웨이퍼(300)의 IC 회로에서 회로단자나 콘택 패드와 같은 콘택 타겟과 접촉하기 위한 캔틸레버(cantilever) 또는 니들(needle)과 같은 프로브 콘택터(190)를 포함한다.

프로브 카드(170)의 전기 단자 또는 콘택 소켓(콘택 패드)은 프로그 링(frog ring)(130) 상에 제공된 콘택 핀(141)에 전기접속된다. 콘택 핀(141)은 또한 동축 케이블(124)을 통해 성능 보드(120)의 콘택 단자(121)에 접속되고, 콘택 단자(121) 각각은 테스트 헤드(100)의 인쇄 회로 기판(150)에 접속된다. 인쇄 회로 기판(150)은 또한 수백 개의 내부 케이블로 이루어진 한 묶음의 케이블(110)을 통해 반도체 테스트 시스템에 접속된다.

이러한 구성 하에서, 프로브 콘택터(190)는 척(180) 상의 반도체 웨이퍼(300)의 표면(콘택 타겟)에 접촉하여 테스트 신호를 반도체 웨이퍼(300)에 인가하고, 출력 신호를 웨이퍼(300)로부터 수신한다. 테스트 중인 웨이퍼(300)로부터의 출력 신호는 반도체 테스트 시스템에 의해 발생된 예상 데이터와 비교되어 웨이퍼(300) 상의 IC 칩이 정상적으로 성능을 수행하는지 여부를 판정한다.

도 3은 도 2의 프로브 카드(170)의 저면도이다. 이 예에서, 프로브 카드(170)는 에폭시 링을 가지며, 그 위에 소위 캔틸레버 또는 니들이라 불리는 복수개의 프로브 콘택터(190)가 실장되어 있다. 반도체 웨이퍼(300)를 실장한 척(180)이 도 2에서 상향으로 이동하면, 캔틸레버(190)의 첨단은 웨이퍼(300) 상의 패드 또는 범프(bump)와 같은 콘택 타겟에 접촉하게 된다. 캔틸레버(190)의 단부는 프로브 카드(170)에 형성된 전송 라인(도시하지 않음)에 접속된 와이어(194)에 접속된다. 전송 라인은 도 2의 포고-핀(141)에 접촉하는 복수개의 전극(콘택 패드)(197)에 접속된다.

프로브 카드(170)는 전형적으로 접지 평면, 전력 평면 및 전송 라인을 갖는 다층 폴리이미드 기판으로 수 년 동안 구성되어 왔다. 당업자에 잘 알려진 바와 같이, 각각의 신호 전송 라인은 폴리이미드의 유전 상수와 투자율, 프로브 카드(170) 내의 신호 통로의 인덕턴스 및 캐패시턴스와 같은 분포 정수를 균형있게 함으로써 50ohms와 같은 특성 임피던스를 갖도록 디자인된다. 따라서 신호 전송 라인은 안정한 상태에서의 전류 뿐만 아니라 전송 상태에서 디바이스의 출력 절환에 의해 발생한 큰 피크의 전류를 공급하기 위하여 테스트 중인 웨이퍼(300)에 대해 고주파수 전송 대역폭을 갖도록 정합된 임피던스이다. 노이즈를 제거하기 위하여, 캐패시터(193, 195)가 전력 평면과 접지 평면 사이에서 프로브 카드(170) 상에 제공되어 있다.

도 4는 프로브 카드(170)의 등가 회로를 도시한 것으로 통상의 프로브 카드 기술에서 고주파수 성능의 제한을 설명하기 위한 것이다. 도 4의 (a) 및 (b)에 도시된 바와 같이, 프로브 카드(170) 상에서 신호 전송 라인은 전극(197)으로부터 스트립 라인(196, 임피던스 정합 라인), 와이어(194) 및 니들 또는 캔틸레버(190, 콘택 구조물)로 연장되어 있다. 와이어(194)와 니들(190)은 임피던스 정합이 아니기 때문에, 도 4의 (c)에 도시된 바와 같이 고주파수 대역에서 인덕터(L)로서 작용한다. 와이어(194)와 니들(190)의 전체 길이는 약 20 내지 30mm이므로, 테스트 중인 디바이스의 고주파수 성능의 테스트 시에 인덕터에 상당한 제한이 따른다.

프로브 카드(170)에서 주파수 대역폭을 제한하는 다른 인자는 도 4의 (d) 및 (e)에 도시된 전력 및 접지 니들에 있다. 전력 라인이 테스트 중인 디바이스에 충분한 크기의 전류를 보낼 수 있는 경우에는, 디바이스의 테스트 시에 작동 대역폭을 심각하게 제한하지 않는다. 그러나 도 4의 (d)에 도시된 바와 같이 전력을 공급하기 위한 일련의 접속 와이어(194)와 니들(190) 뿐 아니라 도 4의 (e)에 도시된 바와 같이 전력과 신호를 접지하기 위한 일련의 접속 와이어(194)와 니들(190)이 인덕터에 상당하기 때문에, 고속 전류 흐름이 심각하게 방해받게 된다.

또한 캐패시터(193,195)가 전력 라인과 접지 라인 사이에 제공되어 전력 라인 상의 노이즈 또는 서지 펄스(surge pulse)를 제거함으로써 테스트 중인 디바이스의 제성능을 보장해준다. 캐패시터(193)는 10㎌와 같은 비교적 큰 값을 가지며, 필요시에 절환에 의해 전력 라인으로부터 해지될 수 있다. 캐패시터(195)는 0.01㎌와 같이 비교적 작은 값을 가지며, DUT(테스트 중인 디바이스)에 근접하여 단단히 접속된다. 이러한 캐패시터는 전력 라인 상에서 고주파수 분리로서 작용한다. 환언하면, 캐패시터는 프로브 콘택터의 고주파수 성능을 제한하는 것이다.

따라서 광범위하게 사용된 상기한 바와 같은 프로브 콘택터는 최근의 반도체 디바이스를 테스트하는 데에는 불충분한 약 200㎒의 주파수 대역폭으로 제한된다. 당업계에서는 현재 1㎓ 이상인 테스터 성능에 대등한 주파수 대역폭이 근자에 필요할 것이라 여기고 있다. 또한 당업계에서는 프로브 카드가 다수의 반도체 디바이스, 특히 테스트 출력 증강과 패션에 병합하여 32 또는 그 이상의 메모리 디바이스를 취급할 수 있을 것을 바라고 있다.

도 3에 도시된 바와 같은 통상의 기술의 프로브 카드 또는 프로브 콘택터는 수공 제작되어 품질이 일정하지 않다. 여기에는 사이즈, 주파수 대역폭, 접촉력 및 저항 등의 변동이 포함된다. 통상의 프로브 콘택터에 있어서, 콘택 성능을 신뢰성 없게 만드는 다른 요인은 테스트 중인 반도체 웨이퍼와 프로브 콘택터가 서로 다른 온도 팽창율을 갖고 있는 점이다. 따라서 변동하는 온도 하에서 변경되는 콘택 위치는 접촉력, 콘택 저항 및 대역폭에 역영향을 미친다. 따라서, 차세대 반도체 테스트 기술의 요구사항을 만족시킬 수 있는 새로운 개념의 콘택 구조물이 요구된다.

본 발명의 목적은 높은 주파수 대역폭, 높은 핀 카운트(pin count) 및 높은 콘택 성능 뿐 아니라 높은 신뢰성을 얻을 수 있는, 콘택 타겟과 전기 접속시키기 위한 콘택 구조물을 제공하는 것이다.

본 발명의 다른 목적은 차세대 반도체 기술에서의 테스트 요건을 만족시키기 위하여 매우 높은 주파수 대역폭을 가지며, 반도체 디바이스 테스팅 등에서의 전기적 접속을 설정하기 위한 프로브 콘택터(probe contactor)와 같은 콘택 구조물을 제공하는 것이다.

본 발명의 또다른 목적은 다수의 반도체 디바이스를 동시에 병렬로 테스트하는데 적합하며, 반도체 디바이스 테스팅 등에서의 전기적 접속을 설정하기 위한 콘택 구조물을 제공하는 것이다.

본 발명의 또다른 목적은 콘택 구조물을 생성하는 방법을 제공하는 것으로서, 이 콘택 구조물 내에서는 실리콘 기판의 평탄한 표면 상에 수평 방향으로 콘택터가 형성되고 이 콘택터는 콘택 구조물의 콘택 기판 상에 탑재될 기판으로부터 제거된다.

본 발명의 또다른 목적은 수동적인 어셈블리 또는 핸들링없이 반도체 제조 공정을 통해 제조되는 반도체 디바이스의 테스팅 동안 전기적 접속을 설정하기 위한 콘택 구조물을 제공하여 일정한 품질을 달성하기 위한 것이다.

본 발명의 또다른 목적은 마이크로 제조 공정을 통해 제조되는 반도체 디바이스의 테스팅에서의 전기적 접속을 설정하기 위한 콘택 구조물을 제공하는 것이다.

본 발명의 또다른 목적은 테스트중인 반도체 웨이퍼의 온도 팽창 계수를 보상할 수 있는 반도체 디바이스의 테스팅을 위한 프로브 카드 상에 장착될 콘택 구조물을 제공하는 것이다.

본 발명의 제 1 특징에 따르면, 본 발명의 콘택 구조물은, 실리콘 기판과 같은 기판과, 마이크로 제조 공정을 통해 기판 상에 형성된 콘택터를 포함하며, 콘택터는 수평부와, 수평부의 일 단부에 수직으로 형성된 콘택 부분을 가지며, 이 콘택 부분은 구(sphere)(ball) 콘택을 구비하며, 콘택터의 수평부는 콘택터가 상기 콘택 타겟을 향해 가압될 때 접촉력을 발생한다.

본 발명의 다른 특징은 리세스를 갖는 콘택 구조물이다. 콘택 구조물은 자신의 표면 상에 리세스(홈)를 갖는 유전 기판과, 마이크로 제조 공정을 통해 기판 상에 형성되는 콘택터를 포함한다. 콘택터는 고정된 단부 및 자유 단부를 갖는 수평 부분과, 수평 부분의 자유 단부 상에 탑재된 콘택 부분을 포함한다. 콘택 부분은 팁에 구 콘택을 갖는다. 고정된 단부는 기판에 접속되며 자유 단부는 기판 상의 리세스 위에 위치된다. 콘택터가 콘택 타겟을 향해 가압될 때 콘택터의 수평 부분은 접촉력을 생성하여 수평 부분의 자유 단부가 리세스로 가게 되어 접촉력을 발휘하게 된다.

본 발명의 또다른 특징에 따르면 콘택 구조물은, 각각이 포토리소그래피 공정을 통해 형성된 빔 형상을 갖는 많은 수의 콘택터를 구비하는 콘택을 포함한다. 보다 구체적으로는, 콘택 구조물은 사전 설정된 방향으로 다수의 콘택터를 탑재하는 콘택 기판과, 콘택터의 단부가 콘택 타겟을 향해 가압될 때 각각이 탄성력을 나타내는 다수의 콘택터를 포함하며, 각 콘택터는 적어도 하나가 이방성 에칭 공정을 통해 생성되는 경사진 부분을 갖는 실리콘 베이스와, 구 콘택이 자신의 일단부에 부착되는 도전성 재료로 이루어진 도전층과, 도전층을 실리콘 베이스로부터 절연시키기 위한 절연층을 포함한다.

본 발명의 다른 특징은 포토리소그래피 공정에 의해 실리콘 기판의 평탄한 표면 상에 콘택터를 생성하는 방법이다. 본 발명의 생성 방법은,

(a) 실리콘 기판의 표면에 희생층을 형성하는 단계;

(b) 희생층 상에 도전성 재료로 된 도전층을 형성하는 단계;

(c) 도전층 상에 포토레지스트 층을 형성하는 단계;

(d) 포토레지스트 층 위에 콘택터의 상(image)을 포함하는 포토마스크를 정렬시키고, 포토마스크를 통해 자외선으로 상기 포토레지스트 층을 노광시키는 단계;

(e) 포토레지스트층 상의 상(image)을 현상하여 포토레지스트층의 표면 상에 개구를 형성하는 단계;

(f) 피착 공정에 의해 상기 개구에 도전성 재료로 된 상기 콘택터를 형성하는 단계;

(g) 포토레지스트층을 스트립하는 단계;

(h) 콘택터의 각각의 단부에 구 콘택을 부착하는 단계; 및

(i) 콘택터 상에 중간판을 배치하여 콘택터가 중간판으로 전이되는 단계; 및

(j) 에칭 공정에 의해 희생층 및 도전층을 제거하여 중간판 상의 콘택터를 실리콘 기판으로부터 분리하는 단계

를 포함한다.

본 발명의 또다른 특징은 다수의 브리지 형상의 콘택터가 자신의 상부에 배치되는 콘택 기판을 갖는 콘택 구조물이다. 콘택 구조물은 콘택 기판과, 마이크로 제조 공정을 통해 기판 상에 형성된 다수의 콘택터를 포함한다. 콘택터는, 수평 부분과 두 개의 수직 부분을 갖는 브리지 형상 또는 역 U-형상이어서 수평 부분과 수평 부분에 부착되는 구 콘택을 지지한다. 콘택터의 수평 부분과 수직 부분은, 콘택터가 콘택 타겟을 향해 가압될 때 접촉력을 생성한다.

본 발명에 따르면, 콘택 구조물은 매우 높은 주파수 대역폭을 가져서 차세대 반도체 기술의 테스트 요구조건을 만족시킨다. 콘택 구조물은 반도체 제조 공정에서 사용되는 현재의 소형화 기술을 통해 형성되기 때문에, 많은 수의 콘택터가 작은 공간 내에 정렬될 수 있으며 이는 동시에 많은 수의 반도체 디바이스를 테스트할 수 있게 해준다. 본 발명의 콘택 구조물은 IC 리드, IC 패키징, 및 그 밖의 다른 전기 접속을 포함하는 더욱 일반적인 응용 장치에도 또한 사용될 수 있다.

수동적인 조작없이 마이크로 제조 공정을 이용하여 기판 상에 많은 수의 콘택터가 동시에 제조될 수 있기 때문에, 일정한 품질, 높은 신뢰성, 및 콘택 성능의 긴 수명을 달성할 수 있게 된다. 또한, 콘택터는 테스트중인 디바이스와 동일 기판 재료 상에서 제조될 수 있기 때문에, 테스트중인 디바이스의 온도 팽창 계수를 보상할 수 있어서, 위치 에러를 피할 수 있게 된다.

도 1은 기판 핸들러와, 테스트 헤드를 갖는 반도체 테스트 시스템 사이의 구조적 관계를 나타낸 개략도,

도 2는 반도체 테스트 시스템의 테스트 헤드를 인터페이스 구성요소를 통해 기판 핸들러에 접속시키기 위한 상세 구조물의 일례를 나타낸 도면,

도 3은 종래의 기술로서 다수의 프로브 콘택터(니들 또는 캔틸레버)를 실장하기 위한 에폭시 링을 갖는 프로브 카드의 일례를 나타낸 저면도,

도 4의 (a)-(e)는 도 3의 프로브 카드의 등가 회로를 나타낸 회로도,

도 5는 마이크로 제조 공정에 의해 제조된 본 발명의 제1 실시예의 콘택 구조물을 나타낸 개략도,

도 6a-6c는 기판 상에 형성된 본 발명의 콘택 구조물의 배선 구조물의 예를 나타낸 개략도,

도 7a-7o는 본 발명의 제1 실시예의 콘택 구조물을 생성하기 위한 공정의 일례를 나타낸 개략도,

도 8a 및 8b는 본 발명의 제2 실시예의 기판 상에 형성된 콘택 구조물을 나타낸 개략도,

도 9a-9i는 도 8a에 도시된 제2 실시예의 콘택 구조물을 형성하기 위한 생성 공정의 일례를 나타낸 개략도,

도 10a은 본 발명의 제3 실시예의 콘택 구조물과, 콘택 타겟을 갖는 반도체 웨이퍼를 나타낸 단면도,

도 11은 본 발명의 콘택 구조물을 갖는 도 10의 콘택 구조물의 저면을 나타낸 개략도,

도 12는 본 발명의 제3 실시예의 콘택 구조물의 상세한 정면 단면도를 나타낸 개략도,

도 13은 도 12의 콘택 구조물의 개략 평면도,

도 14a-14k는 본 발명의 제3 실시예의 콘택 구조물을 생성하는 공정을 나타내는 개략 단면도,

도 15는 본 발명의 제3 실시예의 콘택 구조물의 다른 예와, 콘택 타겟을 갖는 반도체 웨이퍼를 나타낸 단면도,

도 16은 본 발명의 콘택 구조물을 갖는 도 15의 콘택 기판의 개략적인 저면도,

도 17a-17d는 도 15의 제3 실시예의 콘택 구조물을 생성하는 생성 공정을 나타낸 개략 단면도,

도 18a-18c는 본 발명의 제4 실시예의 기본적인 개념을 나타낸 개략도로서, 제1 실시예의 콘택터가 실리콘 기판의 평탄한 표면 상에 형성되며 어셈블리를 위해 그로부터 제거되는 것을 나타낸 도면,

도 19a-19m은 본 발명의 제4 실시예의 생성 공정의 일례를 나타낸 개략도,

도 20a 및 20b는 본 발명의 제4 실시예에서 생성된 콘택터를 피킹(picking) 및 플레이싱(placing)하는 피킹 및 플레이싱 메카니즘의 구조물과 공정의 예를 나타낸 개략도,

도 21a-21f는 본 발명의 제4 실시예에서 생성 공정을 통해 생성될 콘택터의 형태의 예를 나타낸 개략도,

도 22는 본 발명의 제5 실시예의 콘택 구조물과, 콘택 타겟을 갖는 반도체 웨이퍼를 나타낸 단면도,

도 23은 본 발명의 콘택터를 갖는 도 22의 콘택 기판의 저면을 나타낸 개략도,

도 24a-24f는 도 22에 도시한 본 발명의 제5 실시예의 콘택 구조물을 생성한느 공정을 나타낸 개략 단면도,

도 25a 및 25b 본 발명의 제5 실시예의 콘택터의 제1 변형예의 평면도 및 정면도를 각각 나타낸 도면,

도 26a 및 26b는 본 발명의 제5 실시예의 콘택터의 제2 변형예의 평면도 및 정면도를 각각 나타낸 도면.

<도면의 주요부분에 대한 부호의 설명>

220 : 기판

230 : 콘택터

232 : 배선 트레이스

300 : 웨이퍼

320 : 콘택 타겟

이하 본 발명의 바람직한 실시예에 대해 도면을 참조하여 기술하기로 한다.

제1 실시예

제 1 실시예의 콘택 구조물을 도 5-7에 도시한다. 제1 실시예의 제조 공정의 예를 도 7a-7o에 도시한다. 도 5에서, 콘택 구조물은, 통상 실리콘 기판인 기판(220) 상에 형성된 다수의 콘택터(230)를 갖는다. 기판의 재료로서, 유리 섬유, 세라믹, 알루미늄 또는 그 밖의 유전성 재료와 같은 다른 재료도 사용될 수 있다. 모든 콘택터(230)는 실리콘 기판(220) 상에 동일한 제조 공정을 통해 생성된다. 이러한 반도체 제조 공정에는, 포토리소그래피 공정과, 전자 빔, 레이저 빔 또는 플라즈마 빔 마이크로 가공 기구 등을 이용하는 마이크로 가공 공정과, 플라스틱 몰드 공정(핫 엠보싱, hot embossing) 등이 포함된다.

테스트 중인 반도체 웨이퍼(300)가 상향 이동하면, 콘택터(230)는 테스트할 웨이퍼(300) 상의 대응 콘택 타겟(320, 전극 또는 콘택 패드)과 접촉하게 된다. 콘택 패드(320) 사이의 피치(pitch)는 30㎛ 또는 그 이하이다. 본 발명의 콘택터(230)는 웨이퍼(300)를 제조하는 반도체 제조 공정과 동일한 공정으로 제조하기 때문에 동일한 피치로 용이하게 정렬시킬 수 있다.

실리콘 기판(220) 상의 콘택터(230)는 도 3에 도시된 바와 같이 프로브 카드(probe card) 상에 직접 실장할 수 있거나, 또는 리드를 갖는 통상의 IC 패키지와 같은 패키지에 몰딩하고 이 패키지를 프로브 카드 상에 실장할 수 있다. 콘택터(230)는 매우 작은 사이즈로 제조될 수 있기 때문에, 본 발명의 콘택터를 실장하는 프로브 카드의 주파수 대역폭을 2㎓ 또는 그 이상으로 용이하게 증가시킬 수 있다. 또한 작은 사이즈로 인하여, 프로브 카드 상의 콘택터의 수는 예를 들어 2000개까지 증가시킬 수 있어서 32 또는 그 이상의 메모리 디바이스를 동시에 병렬로 테스트할 수 있다.

더욱이 본 발명의 콘택터(230)는 실리콘 기판(220) 상에 형성되기 때문에, 실리콘 기판의 온도 팽창율과 같은 환경 변화는 테스트 중인 반도체 웨이퍼(300)에도 동일하게 적용된다. 따라서 콘택터(230)와 패드(320) 사이의 정확한 위치선정을 테스트 동안 유지할 수 있다.

도 6a-6c는 실리콘 기판(220) 상에 콘택터(230)를 갖는 콘택 구조물을 상세하게 나타낸 도면으로서, 프로브 카드 또는 IC 패키지와의 배선을 상기한 바와 같이 이루기 위한 3 가지 기본적인 유형의 전기통로를 예로서 설명하기 위한 것이다. 도 6a는 전기접속이 기판의 상부에 형성된 것이고, 도 6b는 전기접속이 기판의 하부에 형성된 것이며, 도 6c는 전기접속이 기판의 에지에 형성된 것이다. 기존의 IC 패키지 디자인 또는 프로브 카드 디자인의 어떠한 유형도 대부분 도 6a 내지 6c에 도시된 유형의 배선부 중 적어도 한 가지를 수용할 수 있다.

도 6a의 예는 기판(220) 상의 배선 트레이스(232, 또한 a로 표시)와 배선 패드(233)를 포함한다. 배선 트레이스(232)는 콘택터(230)로부터 배선 패드(233)로의 전기통로를 형성한다. 도 6b의 예는 배선 트레이스(232), 기판(220)을 관통하는 배선 패드(235) 및 기판(220)의 저부에서의 배선 패드(236)를 포함한다. 도 6c의 예에서, 배선 트레이스(232)는 기판(220)의 에지로 연장되어 있다. 각각의 예에서, 배선 트레이스(232)는 콘택터(230)의 작은 피치를 큰 피치로 부채꼴로 펼쳐서 프로브 카드나 IC 패키지에 맞추는 기능도 갖고 있다.

도 6a-6c 각각에 도시된 바와 같이, 콘택터(230)는 수직부(b,d)와 수평 빔(c) 및 구형(sphere)(ball) 콘택(231)으로 이루어진다. 구 콘택(231)은 예를 들어 40μm의 지름을 가지며 텅스텐 또는 단단한 금속으로 피복된 유리로 이루어진 하드 콘택 볼(hard contact ball)이다. 구 콘택(231)은, 금속 산화물층을 갖는 콘택 타겟(310)에 대해 프레스될 때 스크러빙 효과 (scrubbing effect)를 얻기에 충분할 정도로 딱딱하다. 예로서, 웨이퍼(300) 상의 콘택 타겟(310)이 그 표면 상에 알루미늄 산화물을 갖는 경우에, 스크러빙 효과는 낮은 접촉 저항을 갖는 전기접속을 이루는데 필요하다.

수평 빔(c)의 탄성력으로 인해 콘택 패드(320)에 대해 적당한 접촉력이 부여된다. 수평 빔(c)의 탄성력에 의해 발생된 탄성은 또한 콘택터(230), 실리콘 기판(220), 콘택 패드(320) 및 반도체 웨이퍼(300)의 사이즈의 차이 및 평면성의 변동을 보상하는 기능도 갖는다.

콘택터(230)의 재료로는 니켈, 알루미늄, 구리를 예로 들 수 있다. 구 콘택(231)의 예로서 텅스텐 또는 그 밖의 다른 단단한 금속으로 피복된 유리 볼을 들 수 있다. 구 콘택(231)의 다른 예로서, 니켈, 베릴륨(beryllium), 알루미늄, 구리, 니켈-코발트-철 합금, 또는 철-니켈 합금과 같은 단단한 금속으로 이루어진 볼 형상의 콘택을 들 수 있다. 또한, 구 콘택(231)은, 니켈, 알루미늄, 구리 또는 전술한 것과 다른 합금 등의 베이스 메탈로 형성되고 금, 은, 니켈 팔라듐, 로듐(rhodium), 니켈 골드, 또는 이리듐과 같은 높은 도전성을 갖는 비산화 금속으로 도금될 수 있다. 구 콘택(231)은, 납땜(soldering), 청동 납땜(brazing), 용접(welding), 또는 도전성 접착제의 도포에 의해 콘택터(230)의 팁(tip)에 부착된다. 구 콘택(231)의 형태는 반구형(hemispherical)일 수 있어서, 구형이 아닌 부분이 콘택터(230)의 수직 빔(d)의 끝에 부착될 수 있다.

프로브-테스트 응용 장치를 위한 콘택터 크기는 예를 들어, 전반적인 높이는 100-400μm, 수평 길이는 50-400μm이고 콘택 타겟(320) 간의 50μm의 피치에 대한 두께는 약 30-60μm이다. 전술한 바와 같이, 구 콘택(231)의 지름은 예를 들면 40μm이다. 그러나, 본 발명의 범주를 벗어나지 않고 더 넓은 범위의 크기를 선택할 수 있다.

도 7a-7o는 반도체 제조 기술을 이용하여 본 발명의 콘택터(230)를 제조하는 공정의 일례를 나타낸 도면이다. 이러한 반도체 제조 기술에는, 포토리소그래피 공정, 마이크로 가공 공정, 몰드 공정(핫 엠보싱) 등이 포함된다. 이 예에서, 제조 기술은 포토리소그래피 기술에 근거하여 설명한다. 이러한 포토리소그래피 기술에는, 본 기술 분야에 잘 알려진 바와 같이, 포토레지스트 피복, 마스킹, 노광, 및 포토레지스트 스트리핑 공정이 포함된다.

도 7a를 참조하면, 예로서 구리로 된 얇은 금속 층(237)이 실리콘 기판(220) 상에 제공된다. 금속 층(237)은 전기 도금 공정을 통해 도 6의 배선 트레이스(232)와 콘택터(230)를 형성하기 위한 전기 도전성을 얻기 위한 시드 층이다. 배선 트레이스(232)와 콘택터(230)를 스퍼터링과 같은 다른 증착 공정을 통해 형성하는 경우에는 시드 층(237)은 불필요하다. 도 7a-7o의 예에서 이러한 도금 공정이 여러번 반복되고 유사한 도전층이 또한 사용되어도, 설명의 편의를 위해 이러한 금속층을 이하 더이상 도시하지 않기로 한다.

도 7b에서, 금속층(237) 상에 포토레지스트 층(242)이 형성되며, 이 위에 자외선(UV) 광으로 포토레지스트층(242)을 노광시키 위해 포토마스크(280)가 제공된다. 포지티브 작용 레지스트가 사용될 경우, 마스크(245)의 불투명한 부분으로 덮힌 포토레지스트는 노광후 경화된다. 도 7b에서 네가티브 작용 레지스트가 사용될 경우, 마스크(245)의 투명한 부분으로 덮힌 포토레지스트가 노광후 경화된다. 레지스트층(242)의 노출되지 않은 부분은 용해되고 세척되어서, 윈도우(도금 패턴)를 갖는 도 7c의 경화된 포토레지스트층(242)이 남게 된다.

도 7d에서 포토리소그래피 공정에 의해 형성된 패턴에 대해 도금이 수행되어, 도 6a-6c에 도시한 a 부분인 배선 트레이스(232)를 생성하게 된다. 이하의 도금 공정에서 콘택터(230) 뿐만 아니라 배선 트레이스(232)에 대한 도전성 재료의 예로서, 니켈, 알루미늄 및 구리를 들 수 있다. 도금 기술 이외에도, 이 공정에서는 진공 증착, 캐소드 스퍼터링, 기상 위상 증착 공정을 포함하는 여러 증착 기술이 이용될 수 있다.

도 7e에 도시된 다음 단계에서, 경화된 포토레지스트층(242) 위에 다른 포토레지스트층(243)이 형성된다. 포토레지스트층(243)을 UV 광으로 노출시키기 위해 포토마스크(도시하지 않음)를 이용하여 포토레지스트층(243) 위에 다른 포토리소그래피 공정이 수행된다. 경화되지 않은 레지스트를 제거함으로써, 도 7e에 도시한 바와 같은 도금 패턴(윈도우)이 생성된다. 따라서, 도금 공정을 행함으로써, 도 6a-6c에 도시된 부분 b인 콘택터(230)의 베이스(수직) 빔이 도 7f에 도시된 바와 같이 생성된다. 도 7f의 과도금(overplate)된 부분은 도 7g에 도시한 바와 같이 그라인딩(평탄화) 공정에서 제거된다.

또다른 포토리소그래피 공정을 수행하여 콘택터(230)의 수평 빔을 형성한다. 도 7h에서, 경화된 포토레지스트층(243) 위에 포토레지스트층(244)을 더 형성한다. 포토레지스트층(244)은 포토마스크(도시하지 않음)를 통해 UV 광으로 노광되고, 이에 따른 경화되지 않은 레지스트가 제거되어서, 도 7h에 도시한 바와 같이 포토레지스트층(244) 위에 수평 빔 c에 대한 도금 패턴이 형성된다. 도금 패턴에 대해 다른 도금 공정이 수행되어 도 7i에 도시된 바와 같은 수평 빔이 생성된다. 도 7i의 과도금된 부분은 도 7j의 공정에서 제거된다.

콘택터(230)의 다른 수직 부분을 생성하기 위해, 도 7k에서 경화된 포토레지스트층(244) 상에 포토레지스트층(246)이 제공된다. 포토레지스트층(246) 상에 또다른 포토리소그래피 공정을 행함으로써, 도 7k에서 수직 빔에 대한 도금 패턴이 형성된다. 도금 공정 후, 도 7l에 도시한 바와 같이, 도 6a-6c의 수직 빔 부분 d가 수평 빔의 끝에 형성된다. 또다시, 도 7l의 과도금된 부분이 도 7m의 공정에서 제거된다.

도 7m의 상태에서 구 콘택(231)이 콘택터(230)의 팁에 부착될 수도 있다. 이 예에서, 도 7o에 도시한 단계에서 구 콘택(231)이 콘택터(230)에 접착된다. 도 7n에서, 특수 용매제를 사용하여 포토레지스트층(242, 243 244, 246)을 벗겨낸다. 얇은 금속층(237)과 같은 시드층을 제거하기 위해 에칭 공정이 행해질 수도 있다.

도 7o에서, 납땜, 청동 납땜, 용접, 또는 도전성 접착제의 도포에 의해 구형(볼) 콘택(231)이 콘택터(230)의 상부에 부착된다. 전술한 바와 같이, 구 콘택(231)의 일례로서, 텅스텐 또는 그 밖의 다른 금속으로 피복된 유리 볼을 들 수 있다. 구 콘택(231)의 다른 예로서 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 단단한 금속으로 이루어진 구 콘택을 들 수 있다. 전술한 바와 같이, 포토리소그래피 공정 등과 같은 반도체 제조 기술에 의해 구 콘택(231) 및 배선 트레이스(232)를 갖는 콘택터(230)를 실리콘 기판(220) 상에 형성한다.

제2 실시예

도 8a 및 8b는 본 발명의 제2 실시예를 나타낸 것이다. 이 예에서는 콘택 구조물의 구조가 전술한 제1 실시예의 구조물보다 간단한 콘택터(530)를 갖는다. 콘택터(530)는 전형적으로 실리콘 기판 또는 유전체 기판인 기판(520) 상에 형성한다. 콘택터(530)는 수평 빔과 수직 빔으로 이루어지는데, 수평 빔은 콘택터가 콘택 타겟에 대해 프레싱될 때 탄성력을 발휘한다.

콘택터(530) 각각의 수직 빔의 팁에서, 도 5의 콘택 패드(310)와 같은 콘택 타겟과 접촉되도록 구형(볼) 콘택(531)이 부착된다. 리세스(550)는 기판(520) 상에서 수직 빔의 아래에 위치하여 콘택 구조물이 도 8a 및 8b에서 하향으로 프레싱될 때 접촉력을 부여하기 위해 들어갈 수 있는 자유공간을 제공한다.

도 8b의 예에서, 콘택터(530)에 접속된 배선 트레이스(532)는 인쇄 회로 기판이나 패키지(도시하지 않음)와 같은 외부 구성요소와의 배선을 형성하기 위한 것이다. 도 8a의 예에서와 같이, 이와 같은 배선부는 외부 구성 요소와 콘택터(530) 사이에 직접 형성될 수도 있다. 도 8a 및 8b에 도시되어 있는 얇은 금속 층(537)은 후술하는 바와 같이 콘택터(530)를 형성하기 위한 전기도금 공정을 위한 시드 층으로서 작용한다.

도 5의 예와 유사한 제2 실시예의 콘택 구조물에 있어서, 구 콘택(531)을 갖는 복수개의 콘택터(530)를 공통 기판(520) 상에 형성할 수도 있다. 모든 콘택터(530)는 동일한 제조 공정으로 실리콘 기판(520) 상에 동시에 형성된다. 이와 같은 제조 공정에는 포토리소그래피 공정, 마이크로 가공 공정, 몰드 공정(핫 엠보싱) 등이 있다.

도 8a 및 8b의 콘택 구조물은 도 3에 도시된 바와 같이 프로브 카드 상에 직접 실장될 수 있거나, 또는 리드를 갖는 전형적인 IC 패키지와 같은 패키지에 몰딩하고 이 패키지를 프로브 카드 상에 실장할 수 있다. 콘택터(530) 및 구 콘택(531)는 매우 작은 사이즈로 제조할 수 있으므로, 본 발명의 콘택 구조물을 실장하는 프로브 카드의 주파수 대역폭은 2㎓ 또는 그 이상으로 용이하게 증가시킬 수 있다. 또한 작은 사이즈로 인하여 프로브 카드 상의 콘택터 수를 예를 들면 2000 개까지 증가시킬 수 있고, 이에 따라서 32 또는 그 이상의 메모리 디바이스를 동시에 병렬로 테스트할 수 있다.

더욱이 본 발명의 콘택터(530)는 실리콘 기판(520) 상에 형성되기 때문에, 콘택 구조물의 실리콘 기판(520)의 온도 팽창율과 같은 환경변화에 의해 야기된 변동조건은 테스트 중인 반도체 웨이퍼(300)의 변동조건과 동일하다. 따라서 콘택터(530)와 웨이퍼(300) 상의 콘택 패드 사이의 정확한 위치선정이 테스트 중에 유지될 수 있다.

콘택터(530)의 재료로는 니켈, 알루미늄, 구리를 예로 들 수 있다. 구 콘택의 일례로서 텅스텐 또는 그 밖의 다른 금속으로 피복된 유리 볼을 들 수 있다. 구 콘택(531)의 다른 예로서, 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금, 또는 철-니켈 합금과 같은 단단한 금속으로 이루어진 구 형상의 콘택을 들 수 있다. 또한, 구 콘택(531)은 전술한 바와 같이 비금속(base metal)으로 형성되고, 금, 은, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐과 같은 높은 전도성을 갖는 비산화 금속으로 도금될 수 있다. 납땜, 청동 납땜, 용접 또는 도전성 접착제의 도포에 의해 콘택터(530)의 팁에 구 콘택(531)이 부착된다. 구 콘택(531)의 형태는 반구상이어서 구형이 아닌 부분이 콘택터(530)의 수직 빔에 부착될 수 있다.

프로브 테스트 응용 장치를 위한 콘택터(530)의 크기는 예를 들면, 전체 높이는 100-400μm, 수평 길이는 50-400μm, 콘택 타겟 간의 50μm 피치에 대한 두께는 약 30-60μm이다. 전술한 바와 같이, 구 콘택(531)의 지름은 예를 들면 40μm이다. 그러나, 본 발명의 범주를 벗어나지 않고 더 넓은 범위의 크기를 선택할 수 있다.

도 9a-9j는 본 발명의 콘택 구조물을 마이크로 제조 기술을 통해 제조하는 공정의 일례를 도시한다. 이하에서는, 포토리소그래피 및 마이크로 가공 공정(그 밖의 다른 반도체 제조 공정도 또한 사용가능함)에 근거하여 콘택터(530) 및 구 콘택(531)의 제조 공정에 대해 설명하기로 한다.

도 9a에서, 포토레지스트 층(542)은 포토리소그래피 공정으로 기판(520) 상에 형성한다. 포토리소그래피 공정는 포토레지스트 코팅, 마스킹, 노출 및 포토레지스트 박리와 같은 당업계에 잘 알려진 단계로 이루어진다. 도시하지는 않았지만, 포토레지스트 층(542) 상에는 포토 마스크가 정렬되어 포토레지스트 층(542)이 포토 마스크에 인쇄된 패턴을 기초로 하여 자외선 광에 노출되도록 되어 있다. 포지티브 작용 포토레지스트를 사용하는 경우에는, 포토 마스크의 불투명부로 코팅된 포토레지스트가 노출 후에 경화된다. 레지스트의 노출부는 용해시키고 세척 제거하여 에칭 영역으로 규정되는 도 9a의 포토 마스크 층(542)이 남는다.

에칭 공정을 통해 오목한 부분(홈)을 도 9b에 도시된 바와 같이 기판(520) 상에 형성한다. 도 9a의 포토레지스트 층(542)은 용매제를 사용하여 제거한다. 도 9c에서는 희생부(548)를 기판(520)의 오목한 부분에 형성한다. 희생부(548)는 예를 들면 이산화실리콘(SiO₂)으로 구성되며, 화학 증착(CVD)과 같은 증착 공정으로 형성한다. 얇은 금속 층(537)은 기판 상에서 도금 시드 층으로서 작용한다.

도 9d에서, 금속층(537) 위에 연마층(543)이 형성되며, 이 위에 연마층(543)에 대한 도금 패턴을 직접 형성하도록 마이크로 가공 툴(도시하지 않음)이 제공된다. 연마층(543)에 대한 재료의 예로서, 에폭시 또는 폴리이미드를 들 수 있으며, 다른 많은 재료도 또한 사용할 수 있다. 이러한 마이크로 가공 툴에는, 전자 빔 가공 툴, 레이저 빔 가공 툴, 플라즈마 빔 가공 툴 등이 포함된다. 예를 들면, 이러한 용도의 레이저 소스로서 엑시머 레이저, 카본 디옥사이드(CO₂) 레이저 및 ND:YAG 레이저를 들 수 있다.

도 9d에 도시한 바와 같이, 레이저 빔의 전자-열 에너지에 의해 연마층(543) 상에 도금 패턴(A)이 형성된다. 도 9e에서, 도금 패턴(A)으로 도전성 재료를 도금함으로써 콘택터(530)의 수평 빔이 생성된다. 도전성 재료의 예로서 구리, 니켈, 알루미늄 등을 들 수 있다. 도시하지는 않았지만, 콘택터(530)의 과도금된 부분을 제거하여 도 9e에 도시한 바와 같은 평탄한 표면을 형성한다.

콘택터(530)의 수직 빔을 생성하기 위한 전술한 공정이 반복된다. 도 9f에서, 기판 상에 연마층(545)이 형성되며, 마이크로 가공 툴이 연마층(545) 상에 도금 패턴을 직접 새긴다. 이에 따라, 도금 패턴(B)이 연마층(545)에 규정된다. 도 9g에서, 도금 패턴(B)으로 전술한 도전성 재료를 도금함으로써 콘택터(530)의 수직 빔이 생성된다.

도 9g의 상태에서, 콘택터(530)의 팁에 구 콘택(531)가 부착될 수도 있다. 이 예에서, 도 9i에 도시한 단계에서 콘택터(530)에 구 콘택(531)이 부착된다. 도 9h에서, 특수 용매를 사용하여 연마층(543, 545) 및 희생층(548)을 벗겨 낸다. 도 9i에서, 납땜, 청동 납땜, 용접, 또는 도전성 접착제의 도포에 의해 콘택터(230)의 상부에 구형(볼) 콘택(531)을 부착한다.

전술한 바와 같이, 구 콘택(531)의 예로서, 텅스텐 또는 다른 금속으로 피복된 유리 볼을 들 수 있다. 구 콘택(531)의 다른 예로서, 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 단단한 금속으로 이루어진 볼 콘택을 들 수 있다.

전술한 바와 같이, 포토리소그래피 및 마이크로 가공 기술에 의해, 수평 빔 및 수직 빔을 갖는 콘택터(530)와 구 콘택(531)을 실리콘 기판(520) 상에 형성한다. 도 9i의 콘택 구조물에서, 콘택이 아래쪽으로 프레스되어 콘택 타겟에 대해 콘택 힘을 가할 때 기판(520) 상의 리세스(550)로 인해 콘택터(530)가 그 내부로 들어갈 수 있게 된다.

제3 실시예

본 발명의 제3 실시예의 콘택 구조물에 대해 도 10-17을 참조하여 이하 설명한다. 도 10은 콘택 기판(620) 및 다수의 콘택터(630)와 함께 형성되는 본 발명의 콘택터 구조물의 일례를 도시한 도면이다. 콘택터(630)는 반도체 제조 공정을 통해 제조되며 콘택 기판(620) 상에 장착된다. 콘택 구조물(620)은 홈을 가지고 있어서 도 10에 도시한 바와 같은 방식으로 콘택터(630)를 수용한다. 콘택 타겟과의 전기적 접촉을 설정하기 위해 콘택터(630)의 팁에 구형(볼) 콘택(631)이 제공된다.

콘택 기판(620)은 테스트될 반도체 웨이퍼(600)와 같은 콘택 타겟 위에 위치되어서, 콘택터(630)가 서로 프레스될 때 반도체 웨이퍼(600)와의 전기 접속을 설정하게 된다. 도 10에는 두 개의 콘택터(630)만을 도시하지만, 반도체 웨이퍼 테스팅의 실질적인 구현을 위해 많은 수의 콘택터(630)가 기판(620) 상에 정렬될 것이다.

이하 설명되는 바와 같이, 동일 반도체 제조 공정을 통해 실리콘 기판(640) 상에 많은 수의 콘택 구조물이 제조된다. 테스트중인 반도체 웨이퍼(600)가 위로 이동하면, 콘택터(630)는 구 콘택(631)을 통해 웨이퍼(600) 상의 대응하는 콘택 타겟(전극)(610)과 접촉된다. 패드(610) 간의 피치는 50μm 미만일 수 있으며, 여기서 구 콘택을 갖는 콘택터(630)는, 웨이퍼(600)가 제조되는 것과 동일한 반도체 제조 공정을 통해 제조되기 때문에 동일한 피치로 용이하게 정렬될 수 있다.

도 10의 콘택 구조물은 도 3에 도시된 바와 같이 프로브 카드 상에 직접 장착되거나, 혹은 리드를 갖는 전형적인 IC 패키지와 같은 하나의 패키지 내에 몰드되어 그 패키지가 프로브 카드 상에 장착되거나 다른 기판과 배선된다. 콘택 구조물은 아주 작은 사이즈로 제조될 수 있기 때문에, 본 발명의 콘택 구조물을 장착하는 프로브 카드의 동작가능한 주파수 범위는 2GHz 또는 그 이상으로 용이하게 증가될 수 있다. 이러한 작은 사이즈로 인해, 프로브 카드 상의 콘택터(630)의 수는 예를 들어 2000 이상으로 증가될 수 있는데, 이는 동시에 병렬적으로 32 이상의 메모리 디바이스를 테스트할 수 있는 양이다.

또한, 본 발명의 콘택터(630)는 기판(620)(전형적으로, 실리콘 기판임) 상에 형성되기 때문에, 실리콘 기판의 온도 팽창 비율과 같은 환경 변화는 테스트중인 반도체 웨이퍼(600)에 동일하게 적용된다. 따라서, 콘택터(630)와 콘택 타겟(610) 간의 정확한 위치지정이 테스트가 진행되는 동안 유지될 수 있다.

도 10에서, 콘택터(630) 각각은 손가락(빔) 형상의 도전층(635)을 갖는다. 도전층(635) 재료의 예로서, 니켈, 알루미늄, 구리, 니켈 팔라듐, 로듐, 니켈 금, 이리듐 또는 몇몇 다른 증착가능한 재료를 들 수 있다. 도 10에서, 구 콘택(631)가 도전층(635)의 하단부에 부착된다. 구 콘택(631)의 예로서 텅스텐 또는 다른 금속으로 피복된 유리 볼을 들 수 있다. 구 콘택(631)의 다른 예로서, 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금, 또는 철-니켈 합금과 같은 단단한 금속으로 이루어진 볼 형상의 콘택을 들 수 있다.

또한, 구 콘택(631)은 전술한 바와 같은 비금속비금속 수 있으며, 금, 은, 니켈 팔라듐, 로듐, 니켈 금, 또는 이리듐과 같은 높은 도전성을 갖는 비산화 금속으로 도금될 수 있다. 납땜, 청동 납땜, 용접, 또는 도전성 접착제의 도포에 의해 콘택터(630)(도전층(635))의 팁에 구 콘택(631)이 부착된다. 구 콘택(631)의 형상은 반구상일 수 있어서 구 형태가 아닌 부분이 도전층(635)의 단부에 부착될 수 있다.

프로브 테스트 응용 장치를 위한 콘택터(630)의 사이즈는 예를 들면, 전체 높이는 100-400μm, 수평 길이는 50-800μm, 콘택 타겟 간의 50μm 피치에 대한 두께는 약 30-60μm이다. 구 콘택(631)의 지름은 예를 들면 약 40μm이다. 그러나, 본 발명의 범주 내에서 더 넓은 범위의 크기도 가능하다.

도 10의 콘택 구조물에서, 콘택터(630)는 기판(620)에 부착되는 베이스(640)를 갖는다. 배선 트레이스(624)가 기판(620)의 하부에서 도전층(635)에 접속된다. 배선 트레이스(624)와 도전층(635) 간의 접속은, 예를 들면 솔더 볼 또는 여러 유형의 도전 접착제를 통해 형성된다. 기판(620)은 비아 홀(623) 및 전극(622)을 더 포함한다. 전극(622)은, 와이어 또는 리드를 통해 콘택 기판(620)을, 프로브 카드 또는 IC 패키지 등의 외부 구조물에 배선시키기 위한 것이다.

따라서, 도 10에서 반도체 웨이퍼(600)가 위로 이동될 때, 웨이퍼(600) 상의 콘택터(630) 및 콘택 타겟(패드)(610)은 서로 기계 전기적으로 접촉된다. 결국, 기판(620) 상에서 콘택 타겟(610)으로부터 전극(622)으로의 신호 경로가 설정된다. 배선 트레이스(624), 비아 홀(623) 및 전극(622)은 또한, 콘택터(630)의 작은 피치를 더 큰 피치로 팬 아웃시키도록 작용하여서 프로브 카드 또는 IC 패키지에 적합하게 된다.

빔 형상의 콘택터(630)의 탄력으로 인해, 반도체 웨이퍼(600)가 기판(620)에 대해 프레스될 때 도전층(635)의 단부에는 충분한 접촉력이 발생된다. 도전층(635)의 단부의 구 콘택(631)은 딱딱한 도전성 재료로 이루어지며, 콘택 패드(610)에 대해 프레스될 때 구 콘택은 도 10의 수평 방향으로 이동한다. 따라서, 스크러빙 효과가 얻어지며, 여기서 구 콘택(631)의 표면은 스크러빙되며 콘택 패드(610)의 표면 상의 금속 산화물층을 통해 관통된다. 예를 들면, 웨이퍼(600) 상의 타겟(610)이 자신의 표면 상에 알루미늄 산화물을 갖고 있을 경우, 낮은 콘택 저항을 갖는 전기 접속을 설정하는 데에 스크러빙 효과가 필요하다.

빔 형상의 콘택터(630)로부터 유도된 탄력으로 인해 콘택 타겟(610)에 대한 적절한 접촉력이 제공된다. 콘택 구조물(630)의 탄력에 의해 발생된 탄성은 또한, 콘택터(630) 뿐만 아니라 기판(620), 콘택 타겟(610) 및 웨이퍼(600)와 관련된 크기 또는 평탄성의 차를 보상하도록 기능한다.

도 11은 다수의 콘택터(630)를 갖는 도 10의 콘택 기판(620)의 저면도이다. 실질적인 시스템에서, 수백 또는 수천과 같이 많은 수의 콘택터는 도 11에 도시된 방식으로 정렬될 것이다. 배선 트레이스(624) 세트, 비아 홀(623) 및 전극(622) 각각은, 콘택 구조물(630)의 작은 피치를 더 큰 피치로 팬아웃시켜 프로브 카드 또는 IC 패키지에 적합하도록 기능할 뿐만 아니라 도전층(635)의 팁(구 콘택(631))으로부터의 신호 경로를 설정한다.

도 12 및 13은 본 발명의 콘택터(630)를 더 상세하게 도시한 도면이다. 도 12의 정면 단면도에서, 콘택터(630)는 단부에 구 콘택(631)을 갖는 도전층(635) 이외에도 실리콘 베이스(640), 붕소 도핑된 층(648) 및 절연층(652)을 포함한다. 실리콘 베이스(640)는 경사진 지지대(662)를 가져서 콘택 구조물(630)의 손가락 형상 부분을 지지한다. 이하 기술되는 바와 같이, 경사진 지지대(662)는 특정 결정체에서 이방성 에칭 공정을 통해 생성된다. 붕소 도핑된 층(648)은 공정이 진행되는 동안 에칭 스토퍼(stopper)로서 기능하는 것이다. 절연층(652)은 전형적으로, 콘택터(630)의 다른 부분으로부터 도전층(635)을 절연시키기 위한 실리콘 이산화물층이다.

도 13은 도 12의 콘택 구조물의 평면도로서, 다수의 도전층(635)이 손가락 형상 또는 빗 형상으로 도시된다. 두 개의 인접한 도전층(635) 사이에 자유 공간(free space)이 잇어서 콘택 구조물의 각 손가락(빔) 부분이 다른 부분으로부터 전기적으로 독립되며 다른 부분으로부터 개별적으로 기계적으로 이동가능하다. 이러한 자유 공간(636)은, 이하 설명되는 바와 같이 붕소 도핑된 층을 갖지 않는 실리콘 기판의 사전설정된 부분을 에칭함으로써 전술한 이방성 에칭 공정을 통해 생겨난다.

도 14a-14k는 포토리소그래피 기술을 통해 본 발명의 콘택터(630)를 제공하는 공정의 예를 도시한 도면이다. 이 예에서, 많은 콘택터 쌍이 실리콘 기판 상에 형성되며, 각 콘택터 쌍은 다음 스테이지에서 서로 분리된다.

도 14a에서, 포토레지스트층(642)이 실리콘 기판(베이스)(640) 상에 제공된다. 포토레지스트층(642)은 실리콘 기판(640) 상에 붕소 도핑된 층을 생성하기 위한 것이다. 도시하지는 않았지만, 실리콘 기판(640) 위에 포토마스크가 정렬되어 포토레지스트층(642)이 자외선에 노광된다. 따라서, 도 14a의 평면도인 도 14b에 도시된 패턴이 생성되며, 여기서 특정화된 부분(에칭 아웃 부분)(643)은 자외선에 노출됨으로 인해 경화된 포토레지스트를 나타낸다. 포토레지스트(642)의 노광되지 않은 부분은 용해되고 세척되어서, 실리콘 기판(640) 상에 특정화된 에칭 아웃 부분(643)을 남기게 된다.

특정 부분(에칭 아웃 영역)(643)을 나타내는 경화된 포토레지스트의 패턴을 갖는 실리콘 기판의 상부 표면에 붕소와 같은 에칭 중지제가 도핑된다. 포토레지스트로 인해, 실리콘 기판(640)의 특정 부분(643)은 붕소로 도핑되지 않는다. 따라서, 특정 부분(643)에서 포토레지스트를 제거한 후에, 도 14c에 도시된 바와 같이 이 특정부(643)를 제외한 실리콘 기판(640) 전체에 걸쳐 붕소가 얇은 층으로 도핑된 붕소 도핑층(648)이 생성된다. 붕소가 없는 이 특정 영역(643) 내의 실리콘(베이스) 기판(640)은, 후술되는 바와 같이, 이방성 에칭 공정으로 에칭될 것이다.

도 14d에서, 실리콘 기판(640)의 윗면과 바닥면 위에 이산화 실리콘(SiO₂) 층(652, 654)이 생성된다. 이산화 실리콘층(652)은 도전층(635)(도 12에 도시된 것 등)이 생성될 때 절연층으로서 기능한다. 실리콘 기판(640)의 바닥면의 이산화 실리콘(654)층은 도 14e에 도시된 바와 같이 에칭 마스크로서 기능한다. 이산화 실리콘층(654)은 포토리소그래피 공정에 의해 제거되어 에칭 영역(에칭 윈도우; 656)을 규정한다. 이 예에서, 에칭 영역(656)은 실리콘 기판(640)의 바닥면의 중심 부근에서 형성된다.

도 14f에서, 이방성 에칭 공정이 실리콘 기판(640)에 대해 수행된다. 본 기술 분야에 공지된 바와 같이, 실리콘 기판(640)이 결정 평면 내에서 절단되는 경우(100)에, 에칭 영역(656)에 에칭제가 제공될 때 이방성 에칭을 통해 역V자형 홈이 형성된다. 홈의 각도는 실리콘 기판(640)의 바닥면에 대해 54.7°가 된다. 이 홈 각도는 실리콘 기판(640)의 (111) 결정 평면과 동일하다. 이러한 용도를 위한 에칭제의 예로서 EDP(ethylene diamine pyrocatechol), TMAH(Tetramethyl ammonium hydroxide) 및 KOH(potassium hydroxide)를 들 수 있다.

이방성 에칭 공정의 결과로서, 도 14f에 도시된 바와 같이, 에칭 영역(에칭 윈도우; 656)의 크기와 에칭 공정의 시간 길이에 따라 그 크기가 결정되는 경사 지지대(angled support; 662)가 생성된다. 붕소 도핑층(648)으로 인해, 붕소가 없는 특정 부분(643)이 에칭되는 동안 이 붕소층(648)에서 에칭은 정지되어, 그 결과로, 후술되는 바와 같이 빔부가 반으로 나뉠때 도 13의 공간(636)들이 형성된다. 이러한 공간(636)들로 인해, 콘택터(630)들 각각은 서로 물리적으로 분리된다.

도 14g에서, 이산화 실리콘층(652) 위에 도금 시드층(plating seed layer; 도시하지 않음)이 형성된다. 실리콘 기판 위에 부가적인 포토레지스트 공정이 실시되어 도전층(635)을 형성하기 위한 포토레지스트 패턴을 생성한다. 이러한 포토레지스트 공정에 의해 경화된 포토레지스트(658)가 도 14g에 도시되어 있다. 도금 공정이 실시되어 도 14h에 도시된 바와 같은 도전층(635)이 생성된다. 도전층(635) 재료의 예로서 니켈, 알루미늄 및 구리를 들 수 있다. 그 대안으로서, 도전층(635)을 제작하는데 있어, 진공 증착, 캐소드 스퍼터링, 기상 증착을 포함하는 다양한 증착 공정이 사용될 수 있다.

포토레지스트(658)는 도 14i에서 제거된다. 도 14j에 도시된 바와 같이, 실리콘 기판(640)은 자신의 중심(빔부)에서 절반으로 나뉜다. 실리콘 기판(640) 양 단의 불필요한 부분은 또한 제거될 수 있다. 도 14k에 도시된 바와 같이, 도전층(635)의 각 단에 구 콘택이 부착된다. 구 콘택(631)은 도 14h, 14i 또는 14j 중 어느 곳에 도시된 공정에서 부착될 수 있다. 전술한 바와 같이, 구 콘택(631)의 일례로 텅스텐 또는 다른 금속으로 피복된 유리 볼이 있다. 구 콘택(631)의 다른 예로서 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금, 또는 철-니켈 합금 등의 단단한 금속(hard metal)으로 이루어진 구형상의 금속 콘택이 있다. 구 콘택(631)은, 납땜, 청동 납땜, 용접, 또는 도전성 접착제의 도포에 의해 콘택터(630)의 팁에 부착된다.

도 15는 본 발명의 제3 실시예의 콘택 구조의 다른 예를 도시하는 단면도이다. 도 15의 예에서, 이러한 콘택 구조는, 자신의 평면 위에 복수의 콘택터(73)를 탑재한 콘택 기판(720)으로 구성된다. 콘택터(730)들은 도 17a-17d의 포토리소그래피 공정을 통해 생성된다. 이 콘택 구조는 콘택 타겟(71)을 갖는 반도체 웨이퍼(700) 위에 위치되어, 콘택 구조와 웨이퍼(700)가 서로 압착될 때 양자 간에 전기적 접촉이 이루어진다. 콘택 타겟(710)과의 전기적 접촉을 이루기 위해 콘택터(730)의 팁에 구 콘택(731)이 제공된다.

도 10의 예들과는 달리, 이 예의 콘택터(730)들은 콘택 기판(720)의 편평한 면 위에 탑재된다. 즉, 도 17d에 도시된 실리콘 기판(베이스; 740) 위의 경사부(762₂)는 콘택 기판(720)의 편평한 면과 만난다. 콘택터(730)들은 콘택터 기판(720)의 바닥의 평면에 고온 접착제 등의 접착제(770)로 고정된다.

도 15의 예에서, 도 10의 예와 유사하게, 배선 트레이스(724)는 콘택 기판(720)의 바닥에서 도전층(735)에 접속된다. 배선 트레이스(724)와 도전층(735) 간의 이러한 접속은, 예를 들어, 솔더 볼(solder ball; 728)을 통해 이루어진다. 콘택 기판(720)은 비아홀(723)과 전극(722)을 더 포함한다. 전극(722)은 콘택 기판(720)을 도선 또는 땜납을 통해 프로브 카드 또는 IC 패키지 등의 외부 구조에 접속시킨다.

따라서, 반도체 웨이퍼(700)가 위로 이동할 때, 콘택터(730) 상의 구 콘택(731)과 반도체 웨이퍼(700) 상의 콘택 타겟(710)은 기계적 및 전기적으로 서로 접촉한다. 결과적으로, 콘택 타겟(710)으로부터 콘택 기판(720) 상의 전극(722)까지 신호 경로가 수립된다. 배선 트레이스(724), 비아홀(723) 및 전극(722)은 또한 콘택 구조의 작은 피치를 프로브 카드나 IC 카드에 적합한 큰 피치로 팬 아웃(fan-out)시키는 기능을 한다.

도 16은 본 발명의 콘택터들을 갖는 도 15의 콘택 기판의 저면도를 개략적으로 나타낸다. 이 예에서, 접착제(770)는 콘택터(730)들을 콘택 기판(720)에 접합하기 위해 사용된다. 접착제(770)는, 도 15에서와 같이 콘택 기판(720)과 실리콘 베이스(740)가 서로 확장하는 코너에서 뿐만 아니라, 도 16에서와 같이 콘택터(730) 세트의 양 면에 제공된다.

도 17a-17d는 본 발명의 콘택터를 제작하기 위한 공정의 다른 예를 나타내는 단면도이다. 이 공정에서, 도 17d에 도시된 콘택터는, 콘택터의 베이스 상에 두 개의 경사부(762₁및 762₂)를 가지며 제작된다. 경사부(762₂)는 도 15 및 16에 나타낸 방식으로 콘택 기판(720)의 편평한 면 위에 콘택터를 탑재하기 위해 사용된다.

도 17a에서, 특정(에칭 아웃) 영역(743)이 붕소로 도핑되지 않은 것으로 정의된 실리콘 기판(740) 위에 붕소 도핑층(748)이 형성된다. 붕소 도핑층(748) 위에 이산화 실리콘(SiO₂) 등의 유전층(752)이 제공되어 절연층으로서 성립한다. 실리콘 기판(740)의 바닥에 에칭 마스크로서 또한 이산화 실리콘(SiO₂)층(754)이 제공된다. 전술한 바와 같이 이방성 에칭을 위해 포토리소그래피 공정(도시 생략)에 의해 기판(740)의 양 면에서 에칭 윈도우(756)가 규정된다.

도 17b에 도시된 바와 같이 실리콘 기판(740)의 (111) 결정 평면을 따라 경사부(762₁및 762₂)를 생성하는 실리콘 기판(740) 위에 이방성 에칭 공정이 실시된다. 전술한 바와 같이, 이 각도는 실리콘 기판(740)의 바닥면에 대해 54.7°이다. 그 대안으로, 경사부(762₂)는 전술한 에칭 공정에 의해서라기보다는 실리콘 기판(740)을 다이싱(dicing)함으로써 이루어질 수 있다. 특정부(743)가 붕소로 도핑되지 않기 때문에, 이 영역의 실리콘 기판은 에칭되어 기판(740)의 양 면 손가락 형상(빗 형상)의 구조를 남긴다.

도 17c에서, 추가적인 포토리소그래피 공정이 실시되어 포토레지스트층(도시 생략)을 형성하여 도금 공정을 통해 도전층(735)이 생성된다. 도전층(735)의 단부에서, 납땜, 청동 납땜, 용접 또는 접착제의 도포에 의해 구 콘택(731)이 부착된다. 이에 따른 콘택터(730)는 도 17d에 도시된 바와 같은 적절한 형태로 절단된다.

제4 실시예

도 18-20은, 제1 실시예에서와 같은 콘택터들이 실리콘 기판 위에 수직이 아니라 평행으로 형성되는 본 발명의 제4 실시예를 나타낸다. 이 제작 공정은, 단일의 금속화 공정 등과 같이, 도 7 또는 9의 공정에서 필요로 하는 것 보다 적은 공정을 필요로 하기 때문에, 콘택터들의 생산성과 신뢰성이 크게 향상된다.

도 5-7의 제1 실시예를 다시 참조하면, 콘택터(230)는 수직빔들과 수평빔 및 구 콘택(230)를 갖는다. 제1 실시예의 콘택 구조는, 반도체 기판 위에, 도 7a-7o에서와 같이 포토리소그래피 공정 등의 반도체 제작 공정을 반복하여 수직 방향으로 콘택터(230)들을 축적함으로써 제작된다.

전술한 실시에들에 도입된 제작 방법들은 성공적이지만, 이 방법들은 기판 위에 수직 방향으로 구조를 형성하기 위해 많은 리소그래피 단게를 필요로 한다. 본 발명의 제4 실시예는 더욱 간단하고 더욱 저렴한 비용의 제작 공정을 제공하여, 단순화된 공정으로 인한 보다 신뢰성 있는 콘택 구조를 얻을 수 있다.

전술한 실시예들의 콘택 구조 각각은, 콘택 구조가 반도체 웨이퍼 또는 테스트될 다른 장치에 대해 압축될 때 콘택터의 수평빔으로부터 주로 야기된 탄력에 의해 생성된 콘택 압력을 나타낸다. 콘택 압력으로 인해, 콘택 타겟의 표면에 대해 콘택터의 팁에 부착된 구 콘택에 스크러빙 효과가 또한 생긴다. 이는, 구 콘택이 압력 방향과 수직인 방향으로 이동하기 때문이다. 제4 실시예에 적용할 수 있는 콘택터는 도 21a-21f에 도시된 바와 같은 여러 형태를 취할 수도 있다.

도 18a-18c는 이러한 콘택 구조물을 제공하기 위한 본 발명의 기본적인 원리를 나타내는 도면이다. 본 발명에서, 도 18a에 도시한 바와 같이, 콘택터(830)가 수평 방향으로 실리콘 기판(840)의 평탄한 표면 상에 제공되는데, 즉 3차원 방식이 아닌 2차원 방식으로 제공된다.

그 후, 도 18b에 도시한 바와 같이, 콘택터(830)는 실리콘 기판(840)으로부터, 접착 테이프, 접착막, 접착판 및 마그네틱판과 같은 중간판(890)으로 전이된다. 구 콘택(831)은, 중간판(890)으로의 콘택터의 전의 전 혹은 후에 도 18c에 도시한 바와 같이 콘택터(830) 각각의 단부에 부착된다. 중간판 상의 콘택터(830)는 수직 방향, 즉 3차원 방식으로 인쇄 회로 기판, IC 칩, 또는 그 밖의 다른 콘택 메카니즘 상에 장착되는 것으로부터 제거된다. 이러한 어셈블리 공정은 픽 앤드 플레이스(pick and place) 메카니즘을 사용하여 수행될 것이다.

도 19a-19m은 본 발명의 제4 실시예의 콘택터(830)를 생성하기 위한 생성 공정의 일례를 나타낸 개략도이다. 도 19a에서, 희생층(842)이 실리콘 기판(840) 상에 형성된다. 희생층(842)은 예를 들면, 화학 기상 증착(CVD)과 같은 증착 공정을 통해 실리콘 이산화물로 형성된다. 희생층(842)은 제조 공정의 다음 단계에서 실리콘 기판(840)으로부터 콘택터(830)를 분리하기 위한 것이다.

도 19b에 도시한 바와 같이 예를 들어 증발 공정을 통해 희생층(842) 상에 접착 증진층(844)이 형성된다. 접착 증진층(844)의 재료로서, 200-1000Å의 두께를 갖는 크롬(Cr) 및 티타늄(Ti)을 들 수 있다. 접착 증진층(844)은, 실리콘 기판(840) 상의 도 19c의 도전층(846)의 접착을 용이하게 하기 위한 것이다. 도전층(846)은 예를 들면 1000-5000Å의 두께를 갖는 구리(Cu) 또는 니켈(Ni)로 형성된다. 도전층(846)은 이후의 단계에서의 도금 공정을 위한 전기 도전성을 설정하기 위한 시드층이다.

다음 공정에서, 도전층(846) 위에 포토레지스트층(848)이 형성되며, 이 위에 도 19d에 도시한 바와 같이 자외선 광으로 포토레지스트르 노출시키도록 포토마스크(850)가 정확하게 정렬된다. 포토마스크(850)는 콘택 구조물(830)의 2차원 이미지를 나타내는데, 이는 포토레지스트층(848) 상에서 현상될 것이다. 본 기술 분야에 잘 알려진 바와 같이, 네가티브 뿐만 아니라 포지티브 포토레지스트도 이 용도에 사용될 수 있다. 포지티브 작용 레지스트가 사용될 경우, 마스크(850)의 불투명한 부분으로 덮힌 포토레지스트가 노광후 경화된다. 포토레지스트 재료의 예로서, 노보락(Novolak)(M-Cresol-formaldehyde), OMMA(Poly Methyl Methacrylate), SU-8 및 포토 감응성 폴리이미드를 들 수 있다.

도 19e의 현상 공정에서, 포토레지스트의 노출된(경화되지 않은) 부분이 용해되고 세척되어, 개구 A와 같은 도금 패턴을 갖는 포토레지스트층(848)이 생기게 된다. 도 19f는 도 19e의 정면 단면도의 포토레지스트층(848)에 대한 도금 패턴을 나타내는 평면도로서, 콘택터(830)의 형상을 갖는 개구 A가 도시된다.

전술한 포토리소그래피 공정에서, 본 기술 분야에 잘 알려진 바와 같이 UV 광 대신에, 포토레지스트층(848)을 전자 빔 또는 X선에 노출시키는 것도 가능하다. 또한, 직접적인 기록 전자 빔, X-선 또는 광원(레이저)으로 포토레지스트(848)를 노광시킴으로써 포토레지스트층(848)에 대한 콘택 구조물의 이미지를 직접 새기는 것도 가능하다.

구리(Cu), 니켈, 알루미늄, 로듐, 팔라듐, 텅스텐 또는 그 밖의 다른 금속과 같은 콘택터 재료가 포토레지스트층(848)의 개구 A에 증착(도금)되어 도 19g에 도시한 바와 같은 콘택터(830)를 형성하게 된다. 이후 기술되는 바와 같이 콘택 재료가 도전층(846)의 재료와 달라서 서로 다른 에칭 특성을 갖게 되는 것이 바람직하다. 도 19g의 콘택 구조물(830)의 과도금된 부분은 도 19h의 그라인딩(평탄화) 공정에 의해 제거될 수 있다.

포토레지스트층(848)은 도 19i에 도시된 레지스트 스트리핑(stripping) 공정에 의해 제거된다. 전형적으로, 레지스트층(848)은 습식 화학 공정에 의해 제거된다. 그 밖의 다른 예로서 아세톤-기반 스트리핑 및 프라즈마 산소 스트리핑을 들 수 있다. 도 19i에서 또한, 중간판(890)이 콘택터(830)의 상부 표면 상에 배치되어 콘택터(830)가 중간판(890)으로 전이된다. 전술한 바와 같이, 본 발명에서 중간판(890)은 접착 테이프, 접착막, 접착 플레이트 및 마그네틱 플레이트를 포함함을 의미한다.

도 19j의 공정에서, 희생층(842)이 에칭되어 중간판(890) 상의 콘택 구조물(830)이 실리콘 기판(840)으로부터 분리된다. 접착 증진층(844) 및 도전층(846)이 도 19k에 도시된 바와 같이 콘택터(830)로부터 제거되도록 다른 에칭 공정이 수행된다. 에칭 재료는 층(844, 846)을 에칭하되 콘택터(830)는 에칭하지 않도록 선택될 수 있다. 즉, 전술한 바와 같이 콘택터(830)를 에칭하지 않으면서 도전층(846)을 에칭하기 위해서는, 콘택터(830)에 사용된 도전 재료는 도전층의 재료와 상이해야 한다.

도 19a-19k의 제조 공정에서는 하나의 콘택터(830)만 도시하지만, 도 18a-18c에 도시된 바와 같이 실질적인 제조 공정에서는 많은 수의 콘택터가 동시에 생성된다. 따라서, 도 19l의 평면도에 나타낸 바와 같이 많은 수의 콘택터(830)가 중간판(890)으로 전이되고 실리콘 기판 및 그 밖의 다른 물질로부터 분리된다. 도 19m에서, 납땜, 청동 납땜, 용접, 또는 도전성 접착제의 도포에 의해 콘택터(830) 각각의 단부에 구 콘택(831)이 부착된다. 콘택터(830)로의 구 콘택(831)의 부착은, 콘택터(830) 상에 중간판(890)을 배치하기 전에 도 19i에서와 같은 공정 단계에서 행해질 수 있다.

도 20a 및 20b는 전술한 방식으로 생성된 콘택터를 피킹하고 기판 상에 콘택터를 배치하여 콘택 구조물을 형성하는 픽 앤드 플레이스 메카니즘(880) 및 그 공정의 일례를 나타낸 개략도이다. 도 20a는 픽 앤드 플레이스 동작의 전반 공정을 나타내는 픽 앤드 플레이스 메카니즘(880)의 정면도이다. 도 20b는 픽 앤드 플레이스 동작의 후반 공정을 나타내는 픽 앤드 플레이스 메카니즘(880)의 정면도이다.

이 예에서, 픽 앤드 플레이스 메카니즘(880)은, 콘택터(830)를 픽 앤드 플레이스하기 위한 전이 메카니즘(884)과, 전이 메카니즘(884)을 X,Y, Z 방향으로 움직일 수 있도록 하기 위한 이동 암(mobile arms)과, 위치가 X, Y, Z 방향으로 적응될 수 있는 테이블(881, 882)과, 예를 들어 CCD 이미지 센서를 내장한 모니터 카메라(878)를 포함한다. 전이 메카니즘(884)은, 콘택터(830)에 대한 흡입(픽 동작)과 흡입 해제(플레이스 동작) 동작을 수행하는 흡입 암(885)을 포함한다. 흡입력은 예를 들어 진공과 같은 네가티브 압력에 의해 생성된다. 이 예에서, 흡입 암(885)은 90 도 등의 사전설정된 각도로 회전된다. 동작에 있어서, 콘택터(830)를 구비한 중간판(890) 및 본딩 위치(832)를 구비한 기판(820)이 각각 픽킹 및 배치 기구(880)의 테이블(881 및 882)에 배치된다. 도 20a에 도시된 바와 같이, 이송 기구(884)는 흡입 아암(885)의 흡입력으로 중간판(890)으로부터 콘택터(830)를 픽킹한다. 콘택터(830)를 픽킹한 후, 흡입 아암(885)은 예컨대 도 20b에 도시된 바와 같이 90도 회전한다. 따라서, 콘택터(830)의 방향은 수평방향에서 수직방향으로 변한다. 이어서, 이송기구(884)는 콘택터(830)를 기판(820)의 본위 위치(832)에 놓는다. 콘택터(830)는 공지된 방법으로 본딩 공정을 통해 본딩 위치(832)에 본딩된다.

도 21a-21f는 본 발명의 제조 공정을 통해 제조되는 콘택터의 형상의 예를 나타내는 도면이다. 도 21a-21f는 예시적일 뿐 배타적인 것이 아니며, 따라서 다른 형상의 콘택터도 가능하다. 도 21a-21f의 콘택 구조가 인쇄 회로 기판으로 된 프로브 카드와 같은 콘택 기구 상에 장착되어 피검사 반도체 웨이퍼상의 콘택 패드와 같은 콘택 타겟에 대해 가압될 때 스프링 효과에 의해 접촉력을 나타내며, 콘택 타겟의 표면에 대해 스크러빙 효과를 낼 수 있다.

제5 실시예

도 22-26을 참조하여 본 발명의 제5 실시예의 콘택 구조를 설명한다. 도 22 및 23은 콘택 기판(920) 및 다수의 콘택터(930)를 구비한 콘택 구조의 예를 나타낸다. 콘택터(930)는 반도체 제조 공정을 통해 제조되어 콘택 기판(920)에 장착된다. 콘택터(930)는 구(볼) 콘택(931)이 콘택 포인트로서 제공되는 브리지 형상을 갖는다.

콘택 기판(920)은 피검사 반도체 웨이퍼(900)와 같은 콘택 타겟 상에 배치되어, 콘택터(930)는 서로 가압될 때 반도체 웨이퍼상의 콘택 패드(910)와 전기적으로 접속된다. 도 22에는 두 개의 콘택터만이 도시되었지만, 실제의 반도체 웨이퍼 검사시에는 많은 수의 콘택터(930)가 정렬된다.

도 23은 다수의 콘택터(930)를 구비한 도 22의 콘택 기판(920)의 저면도이다. 실제 시스템에서는 수백 또는 수천 개의 많은 콘택터가 콘택 기판(920)에 장착된다. 이러한 많은 수의 콘택 구조는 후술되듯이 동일한 반도체 제조 공정을 통해 실리콘 기판 상에 제조된다. 검사중인 반도체 웨이퍼가 위로 이동할 때, 콘택터(930)는 구 콘택(931)을 통해 웨이퍼(900) 상의 대응하는 콘택 타겟(전극; 910)과 접촉한다. 패드들(910)간의 피치는 50μm 이하로 작을 수 있고, 구 콘택(931)을 가진 콘택터(930)는 반도체 웨이퍼(900)를 제조할 때 동일한 반도체 제조 공정을 통해 제조되므로 동일 피치로 정렬될 수 있다.

도 22의 콘택 구조는 도 3에 도시된 바와 같은 프로브 카드 상에 직접 장착되거나, 리드를 구비한 종래의 IC 패키지와 같은 패키지 내에 몰딩되고, 이 패키지가 프로브 카드에 장착되거나, 다른 기판과 배선될 수 있다. 콘택 구조는 매우 작은 크기로 제조될 수 있기 때문에, 본 발명의 콘택 구조를 탑재한 프로브 카드의 동작 가능 주파수 범위는 쉽게 2 GHz 이상으로 증가될 수 있다. 크기가 작기 때문에 프로브 카드상의 콘택터(930)의 수는 예컨대 2천개 이상으로 증가될 수 있으며, 동시에 32개 이상의 메모리 장치를 병렬로 검사할 수 있다.

또한, 본 발명의 콘택터(930)는 통상 실리콘 기판과 같은 기판(920) 상에 형성되므로, 실리콘 기판의 온도 팽창비와 같은 환경 변화치가 검사중인 반도체 기판(900)의 변화치와 같다. 따라서, 테스트 동안 콘택터(930)(구 콘택(931))와 콘택 타겟(910)간의 정확한 위치가 유지될 수 있다.

도 22에서, 콘택터(930) 각각은 전술한 브리지 형상을 갖고 있다. 콘택터(930)는 수평부, 수평부를 지지하는 2개의 수직부, 및 콘택 기판에 고정된 기저부를 포함한다. 바람직하게, 브리지부는 도 22에 도시된 바와 같이 단면이 비대칭 형상을 가져 후술되는 바와 같이 콘택 성능이 더 양호하다.

콘택터(930) 재료의 예로는 니켈, 알루미늄, 구리, 니켈 팔라듐, 로듐, 니켈 금, 이리듐 또는 몇몇 다른 피착가능 재료가 있다. 도 22에서 구 콘택(931)은 그 하단부가 콘택터(930)에 부착된다. 구 콘택(931)의 예로는 텅스텐 또는 다른 금속으로 코팅된 유리 구가 있다. 구 콘택(931)의 다른 예로는 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금 등과 같은 단단한 금속으로 된 볼 형상의 콘택이 있다.

또한, 구 콘택(931)은 전술한 바와 같이, 니켈, 베릴륨, 알루미늄, 구리 또는 각종 합금 등과 같은 비금속(base metal)으로 형성될 수 있으며, 금, 은, 니켈 팔라듐, 로듐, 니켈 금, 또는 이리듐과 같은 고도전성 비산화 금속으로 도금될 수 있다. 구 콘택(931)은 납땜, 청동 납땜(brazing), 용접 또는 도전성 접착제 도포에 의해 콘택터(930)의 상부에 부착된다. 구 콘택(931)의 형상은 반구형일 수 있으며, 비구면부가 콘택터(930)의 상부에 접속된다.

프로브 검사 응용을 위한 콘택터(930)의 크기의 예는 높이가 100-400μm, 수평길이가 100-800μm, 그리고 콘택 타겟들간의 50μm의 피치에 대해 두께가 약 30-60μm일 수 있다. 구 콘택(931)의 직경의 예는 약 40μm이다. 그러나, 본 발명의 사상 안에서 더 넓은 범위의 크기도 가능할 수 있다.

도 22의 콘택 구조에서, 콘택 구조가 콘택 타겟을 향해 가압될 때 수평부와 수직부의 결합에 의해 접촉력이 가해진다. 콘택터(930)의 기저부는 도 10 및 16의 트레이스(624)와 같은 배선 트레이스로서 기능한다. 따라서, 콘택터(930)는 비아 홀(923)을 통해 콘택 기판(920)의 대향면 상의 전극과 전기적으로 통한다. 전극(922)은 와이어 또는 리드를 통해 콘택 기판(920)을 프로브 카드 또는 IC 패키지와 같은 외부 구조에 접속시키기 위한 것이다.

따라서, 도 22에서 반도체 웨이퍼(900)가 위로 이동할 때, 웨이퍼(900) 상의 콘택터(930)(구 콘택(931)) 및 콘택 타겟(패드)(910)은 서로 기계적으로, 전기적으로 접촉된다. 결과적으로, 콘택 타겟(910)에서 콘택 기판(920) 상의 전극(922)으로 신호 경로가 설정된다. 콘택터의 기저부, 비아 홀(923) 및 전극(922)도 콘택터(930)가 프로브 카드 또는 IC 패키지와 같은 외부 회로에 맞도록 콘택터(930)의 작은 피치를 더 큰 피치로 팬아웃(확장)시키는 기능을 한다.

콘택터(930)의 브리지(사다리) 형상으로 인하여 반도체 웨이퍼(900)가 웨이퍼(900)의 상향 이동에 의해 기판(920)을 향해 가압될 때 충분한 접촉력이 발생한다. 또한, 브리지 부의 비대칭 형상으로 인하여 콘택터(930)가 콘택 타겟(910)을 향해 가압될 때 횡방향(웨이퍼(900)의 이동에 수직한 방향)으로 이동한다. 이러한 횡방향 이동은 본 발명의 콘택 구조의 접촉 성능을 개선한다.

즉, 콘택터(930)의 단부에 있는 구 콘택(931)은 단단한 도전성 재료로 제조된다. 구 콘택(931)은 전술한 바와 같이 콘택 패드(910)를 향해 가압될 때 도 22의 수평 방향으로 이동한다. 따라서, 구 콘택(931)의 표면이 콘택 패드(910)의 표면 상의 금속 산화물층을 스크러빙하는 스크러빙 효과가 생긴다. 예컨대, 웨이퍼(900) 상의 콘택 패드(910)가 그 표면에 알루미늄 산화물을 갖는 경우, 접촉 저항이 낮은 전기적 콘택을 이루기 위해서는 스크러빙 효과가 필요하다.

콘택터(930)의 브리지(사다리) 형상으로부터 도출되는 스프링력(탄성력)은 콘택 타겟(910)에 대한 적당한 접촉력을 제공한다. 콘택 구조(930)의 스프링력에 의해 생성된 탄성력은 또한 콘택 구조(930)는 물론 기판(920), 콘택 타겟(910) 및 웨이퍼(900)에 수반되는 크기의 차이 또는 편평도의 변동을 변동하는 기능을 한다.

도 24a-24f는 포토리소그래피 기술을 통해 본 발명의 콘택터(930)를 제조하는 공정의 일례를 나타내는데, 다른 많은 제조 공정도 사용할 수 있다. 도 24a에서, 실리콘 기판(940) 상에 포토레지스트 층(944)이 제공된다. 도 24b에서, 포토레지스트 층(944) 위에 포토마스크(950)가 배치되고, 포토마스크(950)에 인쇄된 패턴을 통해 UV 광에 의해 포토레지스트 층(944)이 노광된다.

본 실시예에서 포토마스크(950)는 투명부, 불투명부 및 중간부(반투명부 또는 그레이 부)를 포함하는 그레이-톤 마스크이다. 마스크(950)의 불투명부(블랙)로 인해 UV 광에 노광되지 않는 포토레지스트는 경화되지 않는다. 마스크(950)의 투명부(화이트)를 통해 UV 광에 노광되는 포토레지스트는 경화된다. 포토마스크(950)의 반투명부에서는 톤이 불투명(블랙)에서 투명(화이트)으로 선형적으로 변한다. 따라서, 포토마스크(950)의 반투명부(그레이)로 인해 가변 강도의 UV 광으로 노광되는 포토레지스트(944)는 점근적인 방식으로 경화된다.

따라서, 경화되지 않은 포토레지스트가 제거될 때, 경화된 포토레지스트 층(944)은 그레이 톤에 대응하는 포토레지스트가 경사 에지를 갖는 도 24c에 도시된 패턴을 나타낸다. 도 24c의 패턴 상에 도금 시드층이 제공되고, 그 위에 전기 도금 공정이 실시되어 도 24d에 도시된 바와 같이 브리지 형상의 콘택터(930)가 형성된다. 콘택터(930)의 재료의 예로는 니켈, 알루미늄 및 구리가 있다. 대안으로, 진공 증착, 캐소드 스퍼터링, 기상 증착 등을 포함하는 다양한 증착 기술을 이용하여 콘택터(930)를 형성할 수 있다.

도 24e에서, 구 콘택(931)은 콘택터(930)의 상부에 부착된다. 전술한 바와 같이, 구 콘택(931)의 일례는 텅스텐 또는 다른 금속으로 코팅된 유리 구이다. 구 콘택(931)의 다른 예는 니켈, 베릴륨, 알루미늄 또는 구리와 같은 단단한 금속으로 된 구형 금속 콘택이다. 구 콘택(931)은 납땜, 청동 납땜, 용접 또는 도전성 접착제의 도포에 의해 콘택터(930)의 팁에 부착된다. 도 24f에서 포토레지스트가 제거된다. 따라서, 전술한 제조 공정에서 브리지형 콘택터(930)가 제조된다.

도 25a 및 25b는 본 발명의 제5 실시예에서의 콘택터의 제1 변형례를 나타낸다. 도 25a는 콘택터(930₂)의 평면도이고, 도 25b는 도 25a의 콘택터(930₂)의 단면도이다. 도 25a 및 25b의 콘택터(930₂)는 팬아웃은 물론 기계적 강도를 개선하기 위하여 일측에 2개의 기저부(O, P)를 구비하고 있다. 도 26a 및 26b는 본 발명의 제5 실시예에서의 콘택터의 제2 변형례를 나타낸다. 도 26a는 콘택터(930₃)의 평면도이고, 도 26b는 도 26a의 콘택터(930₃)의 단면도이다. 도 26a 및 26b의 콘택터(930₃)는 팬아웃은 물론 기계적 강도를 개선하기 위해 일측에 2개의 기저부(O, P)와 타측에 2개의 기저부(Q, R)를 구비하고 있다.

본 발명에 따르면, 콘택 구조는 차세대 반도체 기술의 검사 요건을 충족시킬 수 있는 매우 높은 주파수 대역폭을 갖는다. 반도체 제조 공정에 이용되는 현대적인 미세 기술을 통해 콘택 구조가 형성되기 때문에, 작은 공간에 많은 수의 콘택터가 정렬될 수 있어 많은 수의 반도체 장치를 동시에 검사하기에 적합하다. 본 발명의 콘택 구조는 또한 IC 리드, IC 패키징 및 다른 전기 접속을 포함하는 많은 일반 응용에도 사용될 수 있다.

수동 작업을 수반하지 않고 마이크로 제조 기술을 사용하여 기판 상에 많은 수의 콘택터가 동시에 형성되기 때문에, 콘택 성능에 있어서의 일관된 품질, 고신뢰성 및 긴 수명을 달성할 수 있다. 또한, 콘택터가 검사중인 장치와 동일한 기판 재료 상에 제조될 수 있기 때문에, 검사중인 장치의 온도 팽창 계수를 보상할 수 있어 위치 에러를 방지할 수 있다.

본 명세서에는 바람직한 실시예만이 설명되었지만, 본 발명의 사상 및 범위를 벗어나지 않고도 상기한 가르침에 비추어, 첨부된 청구범위의 범위 안에서 본 발명의 다양한 수정 및 변형이 가능하다는 것을 알 것이다.

Claims

콘택 타겟과의 전기적 접속을 이루기 위한 콘택 구조에 있어서,

콘택 기판; 및

마이크로 제조 공정을 통해 상기 콘택 기판 상에 형성된 콘택터

를 포함하되,

상기 콘택터는 수평부 및 수직부를 구비하고, 상기 수직부는 상기 수평부의 일 단부에 수직으로 형성되고, 상기 수직부는 그 일 단부에 구 콘택(sphere contact)을 구비하며, 상기 콘택터의 수평부는 상기 콘택터가 상기 콘택 타겟을 향해 가압될 때 접촉력을 생성하는 콘택 구조.
제1항에 있어서, 상기 콘택터는 상기 콘택 기판과 상기 수평부 사이에 기저부를 더 포함하고, 상기 기저부는 상기 콘택터의 수평부 및 수직부를 지지하는 수직 빔인 콘택 구조.
제1항에 있어서, 상기 마이크로 제조 공정은 포토리소그래피 공정에 의해 실시되는 콘택 구조.
제1항에 있어서, 상기 마이크로 제조 공정은 전자 빔, 이온 빔 또는 플라즈마 빔 마이크로 머시닝 툴에 의해 실시되는 콘택 구조.
제1항에 있어서, 상기 콘택 기판은 외부 부품과의 전기적 접속을 설정하기 위한 배선 트레이스(interconnect trace)를 구비한 콘택 구조.
제1항에 있어서, 상기 콘택터는 니켈, 알루미늄, 구리, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐으로 제조된 콘택 구조.
제1항에 있어서, 상기 구 콘택은 텅스텐 또는 다른 금속으로 코팅된 유리 구(glass ball)로 제조된 콘택 구조.
제1항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 단단한 금속으로 제조된 콘택 구조.
제1항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 비금속(base metal)으로 제조되고, 금, 은, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐과 같은 높은 도전성의 비산화 금속으로 도금된 콘택 구조.
제1항에 있어서, 상기 구 콘택은 납땜, 청동 납땜(brazing), 용접 또는 도전성 접착제 도포에 의해 상기 콘택터에 부착되는 콘택 구조.
콘택 타겟과의 전기적 접속을 이루기 위한 콘택 구조에 있어서,

표면에 리세스(그루브)를 구비한 콘택 기판; 및

마이크로 제조 공정을 통해 상기 기판 상에 형성된 콘택터

를 포함하되,

상기 콘택터는 고정 단부와 자유 단부를 구비한 수평부, 및 상기 수평부의 자유 단부 상에 장착되고 일 단부에 구 콘택을 구비한 수직부를 포함하며, 상기 고정 단부는 상기 기판에 접속되고, 상기 자유 단부는 상기 기판 상의 상기 리세스 위에 위치하며, 상기 콘택터의 수평부는 상기 콘택터가 상기 콘택 타겟을 향해 가압될 때 접촉력을 발생시켜 상기 수평부의 자유 단부가 상기 리세스 안으로 들어가는 콘택 구조.
제11항에 있어서, 상기 콘택터는 니켈, 알루미늄, 구리, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐의 제조된 콘택 구조.
제11항에 있어서, 상기 구 콘택은 텅스텐 또는 다른 금속으로 코팅된 유리 구로 제조된 콘택 구조.
제11항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 단단한 금속으로 제조된 콘택 구조.
제11항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 비금속으로 형성되고, 금, 은, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐과 같은 높은 도전성의 비산화 금속으로 도금된 콘택 구조.
제11항에 있어서, 상기 구 콘택은 납땜, 청동 납땜, 용접 또는 도전성 접착제의 도포에 의해 상기 콘택터에 부착된 콘택 구조.
콘택 타겟과의 전기적 접촉을 이루기 위한 콘택 구조에 있어서,

콘택 타겟을 향해 가압될 때 스프링력(spring force)을 각각 나타내는 복수의 콘택터 -상기 콘택터 각각은 이방성 에칭 공정을 통해 형성된 경사 지지부를 구비한 실리콘 기판; 도전성 재료로 제조된 도전층; 상기 실리콘 기판으로부터 상기 도전층을 전기적으로 절연시키기 위한 절연층; 및 상기 도전층의 일 단부에 부착된 구 콘택을 포함함-;

상기 복수의 콘택터를 소정의 방향으로 장착하기 위한 콘택 기판; 및

상기 콘택 기판의 표면 상에 제공되고, 상기 콘택터에 각각 접속되어 상기 콘택 기판 외부의 전기 부품을 향한 신호 경로를 설정하는 복수의 콘택 트레이스

를 포함하는 콘택 구조.
제17항에 있어서, 상기 콘택 기판은 상기 콘택터를 상기 소정의 방향으로 고정시키는 방식으로 상기 콘택터의 상기 실리콘 기판을 수용하기 위한 그루브를 구비한 콘택 구조.
제17항에 있어서, 상기 콘택 기판은 접착제로 상기 표면 상에 상기 경사 지지부를 부착시킴으로써 상기 소정 방향으로 상기 콘택터를 장착하기 위한 편평면을 구비한 콘택 구조.
제17항에 있어서, 상기 콘택터는 니켈, 알루미늄, 구리, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐의 제조된 콘택 구조.
제11항에 있어서, 상기 구 콘택은 텅스텐 또는 다른 금속으로 코팅된 유리 구로 제조된 콘택 구조.
제11항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 단단한 금속으로 제조된 콘택 구조.
제11항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 비금속으로 형성되고, 금, 은, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐과 같은 높은 도전성의 비산화 금속으로 도금된 콘택 구조.
제17항에 있어서, 상기 구 콘택은 납땜, 청동 납땜, 용접 또는 도전성 접착제의 도포에 의해 상기 콘택터에 부착된 콘택 구조.
콘택터를 제조하는 방법에 있어서,

실리콘 기판의 표면에 희생층을 형성하는 단계;

상기 희생층 상에 도전성 재료로 된 도전층을 형성하는 단계;

상기 도전층 상에 포토레지스트 층을 형성하는 단계;

상기 포토레지스트 층 위에 상기 콘택터의 상(image)을 포함하는 포토마스크를 정렬시키고, 상기 포토마스크를 통해 자외선으로 상기 포토레지스트 층을 노광시키는 단계;

상기 포토레지스트층 상의 상(image)을 현상하여 상기 포토레지스트층의 표면 상에 개구를 형성하는 단계;

피착 고정에 의해 상기 개구에 도전성 재료로 된 상기 콘택터를 형성하는 단계;

상기 포토레지스트층을 스트립하는 단계;

상기 콘택터의 각각의 단부에 구 콘택을 부착하는 단계; 및

에칭 공정에 의해 상기 희생층 및 도전층을 제거하여 상기 콘택터를 상기 실리콘 기판으로부터 분리하는 단계

를 포함하는 콘택터 제조 방법.
제25항에 있어서, 상기 콘택터 상에 중간판을 형성하여 상기 콘택터를 상기 실리콘 기판 및 도전층으로부터 제거하는 단계를 더 포함하는 콘택터 제조 방법.
제25항에 있어서, 상기 희생층과 상기 도전층 사이에 크롬 또는 티타늄으로 된 접착 강화층을 형성하는 단계를 더 포함하는 콘택터 제조 방법.
제25항에 있어서, 상기 희생층은 실리콘 산화물로 제조되는 콘택터 제조 방법.
제25항에 있어서, 상기 콘택터는 구리, 니켈, 알루미늄, 로듐, 팔라듐 또는 텅스텐으로 제조되는 콘택터 제조 방법.
제25항에 있어서, 상기 구 콘택은 텅스텐 또는 다른 금속으로 코팅된 유리 구로 제조되는 콘택터 제조 방법.
제25항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 단단한 금속으로 제조되는 콘택터 제조 방법.
제25항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄 또는 구리와 같은 비금속으로 제조되고, 금, 은, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐과 같은 높은 도전성의 비산화 금속으로 도금되는 콘택터 제조 방법.
제25항에 있어서, 상기 구 콘택은 납땜, 청동 납땜, 용접 또는 도전성 접착제의 도포에 의해 상기 콘택터에 부착되는 콘택터 제조 방법.
콘택 타겟과의 전기적 접촉을 이루기 위한 콘택 구조를 제조하는 방법에 있어서,

실리콘 기판의 표면에 희생층을 형성하는 단계;

상기 희생층 상에 도전성 재료로 된 도전층을 형성하는 단계;

포토리소그래피 공정을 통해 상기 실리콘 기판 상에 수평 방향으로 상기 콘택터를 형성하는 단계;

상기 콘택터의 각각의 단부에 구 콘택을 부착하는 단계;

상기 실리콘 기판에서 중간판으로 상기 콘택터를 이동시키는 단계;

상기 콘택터를 구비한 상기 중간판을 포지셔닝하여 상기 중간판으로부터 상기 콘택터를 제거하는 단계;

상기 콘택터를 소정 방향으로 배치하는 단계;

상기 콘택터를 장착하기 위한 본딩 위치를 가진 콘택 기판을 포지셔닝하는 단계; 및

상기 콘택 기판의 본딩 위치 상의 소정의 위치에 상기 콘택터를 배치하는 단계

를 포함하는 콘택 구조 제조 방법.
콘택 타겟과의 전기적 접촉을 이루기 위한 콘택 구조에 있어서,

콘택 기판;

상기 콘택 기판 상에 장착된 복수의 콘택터 -상기 콘택터 각각은 수평부와 상기 수평부를 지지하기 위한 2개의 수직부를 구비한 브리지 형상을 가짐-; 및

상기 콘택터 각각의 수평부에 부착된 구 콘택

을 포함하며,

상기 콘택터의 상기 수평부 및 수직부는 상기 콘택터가 상기 콘택 타겟을 향해 가압될 때 접촉력을 발생시키는 콘택 구조.
제35항에 있어서, 상기 콘택터는 상기 콘택 구조와 상기 콘택 타겟 간에 인가되는 압력의 방향에 수직한 방향으로 상기 구 콘택의 이동을 촉진하도록 단면이 비대칭 형상을 갖는 콘택 구조.
제35항에 있어서, 상기 콘택터는 니켈, 알루미늄, 구리, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐의 제조된 콘택 구조.
제35항에 있어서, 상기 구 콘택은 텅스텐 또는 다른 금속으로 코팅된 유리 구로 제조된 콘택 구조.
제35항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 단단한 금속으로 제조된 콘택 구조.
제35항에 있어서, 상기 구 콘택은 니켈, 베릴륨, 알루미늄, 구리, 니켈-코발트-철 합금 또는 철-니켈 합금과 같은 비금속으로 형성되고, 금, 은, 니켈 팔라듐, 로듐, 니켈 금 또는 이리듐과 같은 높은 도전성의 비산화 금속으로 도금된 콘택 구조.
제35항에 있어서, 상기 구 콘택은 납땜, 청동 납땜, 용접 또는 도전성 접착제의 도포에 의해 상기 콘택터에 부착된 콘택 구조.