JP3092587B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3092587B2
JP3092587B2 JP10112230A JP11223098A JP3092587B2 JP 3092587 B2 JP3092587 B2 JP 3092587B2 JP 10112230 A JP10112230 A JP 10112230A JP 11223098 A JP11223098 A JP 11223098A JP 3092587 B2 JP3092587 B2 JP 3092587B2
Authority
JP
Japan
Prior art keywords
thermosetting resin
chip
semiconductor chip
temperature
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10112230A
Other languages
English (en)
Other versions
JPH11307584A (ja
Inventor
朝夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14581513&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3092587(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10112230A priority Critical patent/JP3092587B2/ja
Priority to US09/291,996 priority patent/US6069024A/en
Publication of JPH11307584A publication Critical patent/JPH11307584A/ja
Application granted granted Critical
Publication of JP3092587B2 publication Critical patent/JP3092587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、表面にバンプ電極が形成され
た半導体チップを熱硬化型樹脂を介して回路基板上にフ
リップチップ接続する半導体装置の製造方法に関する。
【０００２】
【従来の技術】メモリやマイクロプロセッサ等のＬＳＩ
（大規模集積回路）を含む半導体装置を製造する方法の
一つとして、フリップチップ接続方法が知られている。
同フリップチップ接続方法は、各種のプロセス工程を経
て製造された半導体ウエハからダイシングした半導体チ
ップ（以下、チップとも称する）を、電極形成面を下向
きにしたフェースダウンで回路基板上に接続（ボンディ
ング）するようにしたものである。このフリップチップ
接続方法によれば、多数の電極を備えたチップの接続が
簡単になる、ボンディングワイヤが存在していないこと
により不要な寄生容量、インダクタンスが形成されない
ので高周波特性が改善される等の利点がある。
【０００３】このようなフリップチップ接続に用いられ
るチップの表面の電極は、接続を容易にするために、ア
ルミニウム等のパッド電極上に形成された金、銅、半田
等からなるボール状のバンプ電極で構成されている。
【０００４】フリップチップ接続の一方式として、従来
から、熱硬化型樹脂を接着剤として用いてチップを回路
基板上に接続する方法が知られている。この方法は、熱
硬化型樹脂の硬化時の収縮力を利用してバンプ電極を配
線に接触させて電気的な接続を行うものであり、バンプ
電極を溶融させて接続を行う他の方式に比べて、プロセ
ス工程が簡単になるので、低コスト化が図れるという利
点がある。
【０００５】このような方式のフリップチップ接続を行
う場合、一般に、熱硬化型樹脂を硬化させる加熱手段と
しては、半導体チップ吸着用ツールにパルス電流を流し
てチップを加熱する、いわゆるパルスヒート方式が採用
されている。例えば特開昭６３−１５１０３３号公報に
は、上述のパルスヒート方式によるフリップチップ接続
を利用した半導体装置の製造方法が開示されている。図
９乃至図１１は同製造方法を工程順に説明する工程図で
ある。まず、図９に示すように、チップの接続面に配線
３２が形成された回路基板３１を用いて、同配線３２の
一部を含む接続面に熱硬化型樹脂３３を塗布する。次
に、図１０に示すように、チップ３４を裏面からチップ
吸着用ツール３５で吸着して回路基板３１上に移送し、
バンプ電極３６と配線３２とが位置合わせされるように
チップ３４を加圧する。これにより、熱硬化型樹脂３３
は周囲に押し出されるとともに、バンプ電極３６と配線
３２とが接触されて電気的に接続される。
【０００６】次に、図１１に示すように、この状態でチ
ップ吸着用ツール３５にパルス電流を流してチップ３４
を加熱すると、この熱により熱硬化型樹脂３３が硬化す
るので、チップ３４は回路基板３１上にフリップチップ
接続される。このパルスヒート方式によれば、短時間で
熱硬化型樹脂を加熱して硬化させることができるので、
生産性が向上するという利点が得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
公報記載の半導体装置の製造方法は、パルスヒートによ
り熱硬化型樹脂を硬化させる場合に、短時間の加熱によ
り硬化を行わせているので、熱硬化型樹脂内にボイドが
発生し易くなって、フリップチップ接続の信頼性が低下
する、という問題がある。すなわち、従来では、短時間
で熱硬化型樹脂を硬化させるために、短時間で硬化反応
が終了するような大きな熱量を熱硬化型樹脂に加えるの
で、急激に硬化反応が生ずるようになって樹脂が発泡す
る。また、その熱量が過度になると、熱硬化型樹脂自身
が沸騰するようになって発泡する場合もある。そして、
発泡により生じた気泡がチップと回路基板との接続部等
に閉じ込められることにより、ボイドとなる。ボイドが
存在すると、熱硬化型樹脂に未硬化部が形成されるよう
になるので、熱硬化型樹脂の収縮力が低下するため、接
続が不十分になる。
【０００８】また、ボイドの発生は回路基板の形状にも
原因している。すなわち、回路基板上には配線が形成さ
れており、さらに、必要に応じて、ソルダーレジスト等
が形成されている場合があるので、表面が凹凸状になる
のが避けられない。このため、熱硬化型樹脂を供給した
後に加圧を行い、パルスヒートを行ったとき、その凹凸
状の特に凹部に熱硬化型樹脂が完全に充填されない空間
部が形成されるようになるので、この空間部の空気が温
度上昇に伴って膨脹して、ボイドが発生するようにな
る。
【０００９】この発明は、上述の事情に鑑みてなされた
もので、フリップチップ接続を行うにあたり、パルスヒ
ートによる熱硬化型樹脂の硬化時に、ボイドの発生を防
止できるようにした半導体装置の製造方法を提供するこ
とを目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、表面にバンプ電極が形成さ
れた半導体チップを熱硬化型樹脂を介して回路基板上に
フリップチップ接続する半導体装置の製造方法であっ
て、上記回路基板の配線が形成されている接続面に上記
熱硬化型樹脂を供給する熱硬化型樹脂供給工程と、上記
半導体チップを裏面から半導体チップ吸着用ツールで吸
着して上記回路基板上に移送した後、上記バンプ電極と
上記配線とが略対向するように上記半導体チップを上記
回路基板上に位置決めする半導体チップ位置決め工程
と、上記半導体チップを加熱した状態で上記バンプ電極
が上記配線に接触するように半導体チップを上記回路基
板上に加圧する半導体チップ加圧工程と、半導体チップ
を加圧しつつその加熱温度を段階的に変更して上記熱硬
化型樹脂を硬化させて、上記半導体チップを上記回路基
板上に接続するフリップチップ接続工程とを含むことを
特徴としている。
【００１１】また、請求項２記載の発明は、請求項１記
載の半導体装置の製造方法に係り、上記フリップチップ
接続工程における加熱の段階が、上記熱硬化型樹脂を上
記半導体チップのバンプ電極の形成面全体に濡れ広げる
第１段階と、該第１段階よりも高い温度で上記熱硬化型
樹脂のゲル化を促進する第２段階と、該第２段階よりも
高い温度で前記熱硬化型樹脂の硬化を促進する第３段階
とを含むことを特徴としている。
【００１２】また、請求項３記載の発明は、請求項２記
載の半導体装置の製造方法に係り、上記第２段階が、低
い温度で行う低温段階と高い温度で行う高温段階とから
なることを特徴としている。
【００１３】また、請求項４記載の発明は、請求項１記
載の半導体装置の製造方法に係り、上記フリップチップ
接続工程における加熱の段階が、前記熱硬化型樹脂を前
記半導体チップのバンプ電極の形成面全体に濡れ広げる
とともに、前記熱硬化型樹脂のゲル化を促進する第４段
階と、前記第４段階よりも高い温度で前記熱硬化型樹脂
の硬化を促進する第５段階と、を含むことを特徴として
いる。
【００１４】また、請求項５記載の発明は、請求項２、
３又は４記載の半導体装置の製造方法に係り、上記第１
段階又は第４段階の温度が、６０℃以上１００℃以下で
あることを特徴としている。
【００１５】請求項６記載の発明は、請求項１乃至５の
いずれか１に記載の半導体装置の製造方法に係り、上記
半導体チップの加熱を、上記半導体チップ吸着用ツール
にパルス電流を通電して行うことを特徴としている。
【００１６】請求項７記載の発明は、請求項１乃至６の
いずれか１に記載の半導体装置の製造方法に係り、上記
熱硬化型樹脂として、硬化収縮率が熱膨張率よりも大き
い材料を用いることを特徴としている。
【００１７】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１乃至図５は、この発明の第１実施例である半導体装
置の製造方法を示す工程図、また、図６は同半導体装置
の製造方法の熱硬化型樹脂の硬化時に適用される加熱時
間と加熱温度との関係を示す加熱温度分布図である。以
下、図１乃至５を参照して、同半導体装置の製造方法を
工程順に説明する。まず、図１に示すように、例えば銅
からなる配線２が形成された回路基板１を用いて、次
に、図２に示すように、配線２の一部を含む接続面に、
スクリーン印刷法、ディスペンサ塗布法等で例えばエポ
キシ樹脂からなる熱硬化型樹脂３を供給する。エポキシ
樹脂は一般に、硬化収縮率が熱膨張率より大きいので、
チップを回路基板上にフリップチップ接続するとき、剥
がれにくくて良好な接続を行うことができるという優れ
た性質を備えている。
【００１８】次に、図３に示すように、表面にバンプ電
極６が形成されたチップ４を用いて、同チップ４を裏面
からチップ吸着用ツール５で吸着して回路基板１上に移
送した後、バンプ電極６と配線２とが略対向するように
チップ４を回路基板１上に位置決めする。チップ４のバ
ンプ電極６は、例えば金線を用いたワイヤボンディング
技術によって形成することができる。この位置決め時
に、チップ吸着用ツール５にパルス電流を流してチップ
４を略６０℃に加熱する。これと同時に、回路基板１を
支持しているステージに備えられているヒータ（図示せ
ず）によって、回路基板１も略６０℃に加熱する。これ
らの加熱温度は、熱硬化型樹脂３の特性によって決定さ
れ、樹脂の粘度が略最低になる温度に設定する。この例
のように、熱硬化型樹脂３としてエポキシ樹脂を用いた
場合は、略６０℃が望ましい温度になる。この温度は、
他の熱硬化型樹脂を用いた場合でも、一般に１００℃以
下に設定される。他のエポキシ樹脂としては、シリコー
ン樹脂、フェノール樹脂、ウレタン樹脂等があげられ
る。
【００１９】次に、図４に示すように、チップ４を加熱
した状態でバンプ電極４が配線２に接触するようにチッ
プ４をチップ吸着用ツール５により回路基板１上に加圧
しつつ、同チップ吸着用ツール５に流すパルス電流を増
加してチップ４の加熱温度分布を、図６に示すように段
階的に変更する。同図の加熱温度分布は、略６０℃で５
秒間加熱する第１段階Iと、略１５０℃で略５秒間加熱
する第２段階IIと、略２００℃で略１０秒間加熱する第
３段階IIIとを含んでいる。また、チップ吸着用ツール
５による加圧量は、１個のバンプ電極６当たり略３０ｇ
に設定した。
【００２０】このような加熱温度分布により、第１段階
Iでは、熱硬化型樹脂３の粘度が最低になっている状態
で加圧されるので、熱硬化型樹脂３はチップ４のバンプ
電極６の形成面全体に濡れ広がるので、気泡が熱硬化型
樹脂３内に閉じ込められずに外側に押し出されるため、
ボイドは形成されなくなる。また、加圧により押し出さ
れる樹脂４によりチップ４の側面付近にフィレットが形
成されるが、樹脂の粘度が低くなっているので樹脂が良
好に盛り上がるので、そのフィレットの形成も良好に行
われる。
【００２１】また、第２段階IIでは、熱硬化型樹脂３の
ゲル化を促進するのに望ましい温度に設定されているの
で、樹脂３のゲル化が良好に行われるため、特に低分子
の反応が十分に進行するようになる。これにより、低分
子樹脂が残らないので、この低分子が残ることに起因す
る樹脂３の沸騰が防止されるので、ボイドは発生しなく
なる。
【００２２】また、第３段階IIIでは、ボイドの発生原
因が全て排除された後に、ゲル化の進んだ熱硬化型樹脂
３の硬化が行われるのに望ましい温度に設定されている
ので、樹脂３の硬化が円滑に促進される。すなわち、従
来のように、急激な硬化反応は行われないので、硬化時
に樹脂３が発泡することはない。
【００２３】次に、図５に示すように、半導体チップ４
をチップ吸着用ツール５から開放することにより、チッ
プ４が回路基板１上にフリップチップ接続された半導体
装置７が製造される。
【００２４】このように、この例の構成によれば、バン
プ電極６が配線２に接触するように回路基板１上に加圧
されたチップ４を加圧しつつその加熱温度を、熱硬化型
樹脂３をチップ４のバンプ電極６の形成面全体に濡れ広
げる第１段階と、この第１段階よりも高い温度で同熱硬
化型樹脂３のゲル化を促進する第２段階と、この第２段
階よりも高い温度で同熱硬化型樹脂３の硬化を促進する
第３段階とに段階的に変更して熱硬化型樹脂３を硬化さ
せるようにしたので、パルスヒートによる熱硬化型樹脂
の硬化時に、ボイドの発生を防止することができるした
がって、熱硬化型樹脂の硬化が良好に行われるので、フ
リップチップ接続の信頼性を向上することができる。
【００２５】◇第２実施例 図７は、この発明の第２実施例である半導体装置の製造
方法において熱硬化型樹脂の硬化時に適用される加熱時
間と加熱温度との関係を示す加熱温度分布図である。こ
の第２実施例の半導体装置の製造方法の構成が、上述の
第１実施例のそれと大きく異なるところは、チップの加
熱温度において、第２段階IIを、低い温度で行う低温段
階IIａと高い温度で行う高温段階IIｂとに二分するよう
にした点である。すなわち、この例の半導体装置の製造
方法は、熱硬化型樹脂３のゲル化を促進する第２段階II
を、図７に示すように、略１４０℃で略５秒間加熱する
低温段階IIａと、略１６０℃で略５秒間加熱する高温段
階IIｂとに二分している。このように、第１実施例にお
ける第２段階IIを二分することにより、ゲル化が確実に
促進されるので、熱硬化型樹脂３内の未反応分の低分子
を確実に除去することができるようになる。
【００２６】このように、この例の構成によれば、チッ
プの加熱温度を段階的に変更させて分布させるようにし
たので、第１実施例において述べたのと略同様の効果を
得ることができる。これに加えて、この例によれば、ゲ
ル化を促進する加熱温度分布を低温段階と高温段階とに
二分するようにしたので、熱硬化型樹脂のゲル化を確実
に行うことができる。
【００２７】◇第３実施例 図８は、この発明の第３実施例である半導体装置の製造
方法において熱硬化型樹脂の硬化時に適用される加熱時
間と加熱温度との関係を示す加熱温度分布図である。こ
の第３実施例の半導体装置の製造方法の構成が、上述の
第１実施例のそれと大きく異なるところは、チップの加
熱温度において、第１段階Iと第２段階IIとを統合し
て、チップのマウント時間を短縮するようにした点であ
る。すなわち、この例の半導体装置の製造方法は、加熱
温度分布を、図８に示すように、略１００℃で略５秒間
加熱する第４段階IV（第１実施例の第１段階Iと第２段
階IIとを統合したものに相当している）と、略２２０℃
で略５秒間加熱する第５段階V（第１実施例の第３段階I
IIに相当している）とを含んでいる。
【００２８】このような加熱温度分布により、第４段階
IVでは、熱硬化型樹脂３をチップ４のバンプ電極６の形
成面全体に濡れ広げるとともに、ゲル化を促進する加熱
を行い、第５段階Vでは、熱硬化型樹脂の硬化を促進す
る加熱を行う。この例によれば、チップ３のマウント時
間を第１実施例及び第２実施例に比べて、略半分に短縮
することができる。しかしながら、熱硬化型樹脂３の硬
化を行う全体の熱量が不足するので、フリップチップ接
続工程の後で、その熱量不足を補うために略１５０℃で
略１時間のベーク処理を行うことが望ましい。
【００２９】このように、この例の構成によっても、チ
ップの加熱温度を段階的に変更させて分布させるように
したので、第１実施例において述べたのと略同様の効果
を得ることができる。
【００３０】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、チップ
の加熱温度及び時間は一例を示したものであり、目的、
用途等に応じて変更が可能である。また、チップのバン
プ電極の材料、回路基板の配線の材料は、金、銅等に限
らず、銀、アルミニウム、半田等の導電性に優れたもの
を選ぶことができる。また、熱硬化型樹脂はエポキシ樹
脂に限らず、シリコーン樹脂、フェノール樹脂、ウレタ
ン樹脂等の他の材料を用いることができる。また、上述
の第１実施例では、第１段階の温度を略６０℃に設定し
たが、これに限らず、６０℃以上１００℃以下の設定温
度であれば、第１実施例で述べたと略同様の効果を得る
ことができる。同様に、上述の第２実施例では、第４段
階の温度を略１００℃に設定したが、これに限らず、６
０℃以上１００℃以下の設定温度であれば、第２実施例
で述べたと略同様の効果を得ることができる。
【００３１】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、バンプ電極が配線に接触する
ように回路基板上に加圧されたチップを加圧しつつその
加熱温度を、各々温度を異ならせた複数の段階で段階的
に変更するようにしたので、パルスヒートによる熱硬化
型樹脂の硬化時に、ボイドの発生を防止することができ
る。したがって、熱硬化型樹脂の硬化が良好に行われる
ので、フリップチップ接続の信頼性を向上することがで
きる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の製造
方法を工程順に示す工程図である。
【図２】同半導体装置の製造方法を工程順に示す工程図
である。
【図３】同半導体装置の製造方法を工程順に示す工程図
である。
【図４】同半導体装置の製造方法を工程順に示す工程図
である。
【図５】同半導体装置の製造方法を工程順に示す工程図
である。
【図６】同半導体装置の製造方法において熱硬化型樹脂
の硬化時に適用される加熱時間と加熱温度との関係を示
す加熱温度分布図である。
【図７】この発明の第２実施例である半導体装置の製造
方法において熱硬化型樹脂の硬化時に適用される加熱時
間と加熱温度との関係を示す加熱温度分布図である。
【図８】この発明の第２実施例である半導体装置の製造
方法において熱硬化型樹脂の硬化時に適用される加熱時
間と加熱温度との関係を示す加熱温度分布図である。
【図９】従来例による半導体装置の製造方法を工程順に
示す工程図である。
【図１０】従来例による半導体装置の製造方法を工程順
に示す工程図である。
【図１１】従来例による半導体装置の製造方法を工程順
に示す工程図である。
【符号の説明】
１ 回路基板 ２ 配線 ３ 熱硬化型樹脂 ４ 半導体チップ ５ 半導体チップ吸着用ツール ６ バンプ電極 ７ 半導体装置

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面にバンプ電極が形成された半導体チ
    ップを熱硬化型樹脂を介して回路基板上にフリップチッ
    プ接続する半導体装置の製造方法であって、 前記回路基板の配線が形成されている接続面に前記熱硬
    化型樹脂を供給する熱硬化型樹脂供給工程と、 前記半導体チップを裏面から半導体チップ吸着用ツール
    で吸着して前記回路基板上に移送した後、前記バンプ電
    極と前記配線とが略対向するように前記半導体チップを
    前記回路基板上に位置決めする半導体チップ位置決め工
    程と、 前記半導体チップを加熱した状態で前記バンプ電極が前
    記配線に接触するように前記半導体チップを前記回路基
    板上に加圧する半導体チップ加圧工程と、 前記半導体チップを加圧しつつその加熱温度を段階的に
    変更して前記熱硬化型樹脂を硬化させて、前記半導体チ
    ップを前記回路基板上に接続するフリップチップ接続工
    程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記フリップチップ接続工程における加
    熱の段階が、前記熱硬化型樹脂を前記半導体チップのバ
    ンプ電極の形成面全体に濡れ広げる第１段階と、該第１
    段階よりも高い温度で前記熱硬化型樹脂のゲル化を促進
    する第２段階と、該第２段階よりも高い温度で前記熱硬
    化型樹脂の硬化を促進する第３段階とを含むことを特徴
    とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記第２段階が、低い温度で行う低温段
    階と高い温度で行う高温段階とからなることを特徴とす
    る請求項２記載の半導体装置の製造方法。
  4. 【請求項４】 前記フリップチップ接続工程における加
    熱の段階が、前記熱硬化型樹脂を前記半導体チップのバ
    ンプ電極の形成面全体に濡れ広げるとともに、前記熱硬
    化型樹脂のゲル化を促進する第４段階と、前記第４段階
    よりも高い温度で前記熱硬化型樹脂の硬化を促進する第
    ５段階とを含むことを特徴とする請求項１記載の半導体
    装置の製造方法。
  5. 【請求項５】 前記第１段階又は第４段階の温度が、６
    ０℃以上１００℃以下であることを特徴とする請求項
    ２、３又は４記載の半導体装置の製造方法。
  6. 【請求項６】 前記半導体チップの加熱を、前記半導体
    チップ吸着用ツールにパルス電流を通電して行うことを
    特徴とする請求項１乃至５のいずれか１に記載の半導体
    装置の製造方法。
  7. 【請求項７】 前記熱硬化型樹脂として、硬化収縮率が
    熱膨張率よりも大きい材料を用いることを特徴とする請
    求項１乃至６のいずれか１に記載の半導体装置の製造方
    法。
JP10112230A 1998-04-22 1998-04-22 半導体装置の製造方法 Expired - Fee Related JP3092587B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10112230A JP3092587B2 (ja) 1998-04-22 1998-04-22 半導体装置の製造方法
US09/291,996 US6069024A (en) 1998-04-22 1999-04-15 Method for producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10112230A JP3092587B2 (ja) 1998-04-22 1998-04-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11307584A JPH11307584A (ja) 1999-11-05
JP3092587B2 true JP3092587B2 (ja) 2000-09-25

Family

ID=14581513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10112230A Expired - Fee Related JP3092587B2 (ja) 1998-04-22 1998-04-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6069024A (ja)
JP (1) JP3092587B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255727B1 (en) * 1999-08-03 2001-07-03 Advantest Corp. Contact structure formed by microfabrication process
US6436802B1 (en) * 1998-11-30 2002-08-20 Adoamtest Corp. Method of producing contact structure
US6395607B1 (en) 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
EP1195083B1 (en) * 1999-07-08 2006-01-11 Sunstar Giken Kabushiki Kaisha Underfilling material for semiconductor package
US7077659B2 (en) * 1999-12-16 2006-07-18 Paricon Technologies Corporation Separable electrical interconnect with anisotropic conductive elastomer and a rigid adapter
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE10012882C2 (de) * 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
JP3561209B2 (ja) * 2000-05-24 2004-09-02 株式会社三井ハイテック フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
US6576500B2 (en) * 2000-09-08 2003-06-10 Matsushita Electric Industrial Co., Ltd. Method of plasma-processing a board, chip attachment to the board and resin encapsulation of the chip
US6518096B2 (en) * 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates
JP2002212266A (ja) * 2001-01-18 2002-07-31 Yaskawa Electric Corp 真空用熱硬化性樹脂組成物とその製造方法およびこれを用いた真空用機器
US6702587B2 (en) * 2001-08-08 2004-03-09 Paricon Technologies Corporation Separable electrical connector using anisotropic conductive elastomer interconnect medium
US7249954B2 (en) 2002-02-26 2007-07-31 Paricon Technologies Corporation Separable electrical interconnect with anisotropic conductive elastomer for translating footprint
US6998293B2 (en) * 2002-03-29 2006-02-14 Visteon Global Technologies, Inc. Flip-chip bonding method
US7181839B2 (en) * 2003-01-14 2007-02-27 Matsushita Electric Industrial Co., Ltd. Method for producing a circuit board
US7084011B2 (en) * 2003-12-30 2006-08-01 Texas Instruments Incorporated Forming a chip package having a no-flow underfill
JP4767518B2 (ja) * 2004-10-21 2011-09-07 日立化成工業株式会社 実装方法
US7520761B2 (en) * 2006-07-17 2009-04-21 Paricon Technologies Separable electrical interconnect with anisotropic conductive elastomer and adaptor with channel for engaging a frame
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP5093011B2 (ja) * 2008-09-11 2012-12-05 株式会社デンソー 電子部品の実装方法
US8637379B2 (en) * 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
JP2012116958A (ja) * 2010-12-01 2012-06-21 Furukawa Electric Co Ltd:The 接着フィルムおよび配線基板
JP6179247B2 (ja) * 2013-07-31 2017-08-16 日立化成株式会社 電子部品装置の製造方法及び電子部品装置
CN104415528B (zh) * 2013-08-21 2016-10-26 荣和丽科技(深圳)有限公司 一种浇注边墙滑雪板
WO2018143222A1 (ja) * 2017-01-31 2018-08-09 株式会社新川 半導体チップの実装装置および実装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法

Also Published As

Publication number Publication date
JPH11307584A (ja) 1999-11-05
US6069024A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3092587B2 (ja) 半導体装置の製造方法
KR20010032804A (ko) Ｚ축 전기 접속부를 제조하는 장치 및 그 방법
JP3326382B2 (ja) 半導体装置の製造方法
JP2005032952A (ja) 電気部品の実装方法及び実装装置
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP3030201B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JP2003264205A (ja) 半導体装置の製造方法
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
US6653171B2 (en) Flip-chip type semiconductor device having split voids within under-fill layer and its manufacturing method
JP2850894B2 (ja) 半導体実装方法
US20020072151A1 (en) Method of producing mounting structure and mounting structure produced by the same
JPH104121A (ja) 半導体装置の製造方法
JP4640380B2 (ja) 半導体装置の実装方法
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3422312B2 (ja) 半導体装置の実装方法
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3804586B2 (ja) 半導体装置の製造方法
JP2002170850A (ja) 電子部品実装構造体とその製造方法
JP2002118148A (ja) プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
JP2940252B2 (ja) 半導体素子の実装構造および実装方法
JP3960076B2 (ja) 電子部品実装方法
JP2002009111A (ja) 半導体フリップ・チップの実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees