JPH104121A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH104121A
JPH104121A JP8152626A JP15262696A JPH104121A JP H104121 A JPH104121 A JP H104121A JP 8152626 A JP8152626 A JP 8152626A JP 15262696 A JP15262696 A JP 15262696A JP H104121 A JPH104121 A JP H104121A
Authority
JP
Japan
Prior art keywords
resin film
semiconductor element
bumps
substrate
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8152626A
Other languages
English (en)
Inventor
Mikio Oga
幹夫 大賀
Shiyouji Uegaki
祥司 植垣
Yoshihiro Bashiyou
義博 芭蕉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8152626A priority Critical patent/JPH104121A/ja
Publication of JPH104121A publication Critical patent/JPH104121A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Abstract

(57)【要約】 【課題】 半導体素子のフリップチップ実装において、
バンプの先端部を揃えるためにバンプを研磨するとバン
プの変形や接合部の強度低下が発生していた。また、バ
ンプ間を樹脂で埋めると半導体素子と樹脂との間の狭ギ
ャップにアンダーフィル材を均一に充填することが困難
であった。 【解決手段】 基板上に複数個のバンプを形成する工程
と、バンプが埋没するように樹脂膜を塗布する工程と、
樹脂膜を半硬化状態にする工程と、樹脂膜の表面を研磨
してバンプの各先端部を同一平面上に露出させる工程
と、半導体素子を圧着しつつ熱処理して樹脂膜を硬化収
縮させ、バンプと半導体素子の電極パッドとを電気的に
接続するとともに基板と半導体素子とを接着する工程と
により半導体素子を実装する。これにより、半導体素子
の電気的な接続および機械的な接合が良好で、アンダー
フィル材の充填が不要な半導体装置が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は実装用基板等の表面
に形成したバンプにより半導体素子の電極との電気的接
続を行なう、いわゆるフリップチップ実装技術による半
導体装置の製造方法に関するものである。
【0002】
【従来の技術】半導体装置の製造方法における実装用基
板あるいは半導体素子収納用パッケージの半導体素子搭
載面への半導体素子の実装法として、半導体素子搭載面
の導体配線もしくは電極パッド上に形成した複数のバン
プによって半導体素子の電極パッドと電気的な接続を行
なう、いわゆるフリップチップ実装法がある。
【0003】このフリップチップ実装法においては、半
導体素子側にバンプを形成する場合にはメッキ法等によ
り形成するが、半導体素子の電極パッドに用いられる金
属が通常はAlであることから、半田パンプを用いる場
合には、Alが半田に濡れないためあるいは接続強度を
上げるため、また半田(特にSn)の拡散を防ぐため
に、バンプを形成する前にCr−CuやTi−Ni等の
下地金属層を形成しなければならない場合が多く、製造
工程が複雑になるという問題点があった。
【0004】そのため半導体装置の製造においては一般
に半導体素子が搭載される基板側にバンプを形成する
が、その場合、基板に反りやうねり等があると、その半
導体素子搭載面に形成された複数のバンプの高さが一様
であってもそれらの先端部が同一平面に揃わなくなるた
め、半導体素子の電極パッドと基板側の一部のバンプと
が接触しなくなって接続不良が発生するという問題点が
あった。
【0005】この基板の反りの問題に対しては、例えば
特開平3−133136号公報には、絶縁基板の表面に複数の
バンプを形成する第1工程と、それら複数のバンプを研
磨し、複数のバンプの各頂部を結んだバンプ面を同一平
面とする第2工程との結合よりなる集積回路用パッケー
ジの製造方法が提案されている。これによれば、絶縁基
板に反りが発生しても、第1工程で高さ約150 〜200 μ
m程のバンプが形成された面を第2工程で平面の研磨手
段により各バンプを約100 μm程に研磨してバンプ面を
同一平面とすることから、マザーボードあるいは集積回
路の各電極と確実に電気的な接続が行なわれるというも
のである。また、球状のバンプの先端側が第2工程の研
磨によって平らになることから、各バンプとマザーボー
ドあるいは集積回路の各電極との接触面積が増えて電気
的な接続性が向上するというものである。
【0006】また、特公昭58−46852 号公報には半導体
装置の製造方法として、図5に断面図でその要部構造を
示すように、耐熱性を有する絶縁基板1上に導体配線2
を印刷・蒸着・メッキ等により形成し、この導体配線2
上の一部に半導体素子5の電極6に対応した位置に金属
突起物3を熱圧着法で接続したる後、金属突起物3が埋
没するように樹脂被膜8を塗布し、この樹脂被膜8に研
磨を施して金属突起物3の一部を露出せしめた後、樹脂
被膜8を所定厚さにまで除去し、金属突起物3の一部と
半導体素子5の電極6を接続する製造方法が提案されて
いる。なお、7は半導体素子5の相互配線導体の保護用
の絶縁酸化膜であり、この絶縁酸化膜7の厚さが通常0.
8 μm程度あるため樹脂被膜8が所定厚さにまで除去さ
れる。
【0007】また、同号公報には同じく上記の製造方法
において、図6に断面図でその要部構造を示すように、
金属突起物3が埋没するように樹脂被膜8が塗布された
後、研磨を施して金属突起物3の一部を露出せしめた
後、この露出部に導体層4を形成し、この導体層4と半
導体素子5の電極6を接続する製造方法も提案されてい
る。なお、この導体層4の形成は上記の樹脂被膜8の所
定厚さの除去の代わりに行なわれるものである。
【0008】これによれば、基板1側に形成された金属
突起物3が樹脂8中にその一部を埋没させていることか
ら、半導体素子5の接続時に素子表面を損傷することが
なくなるというものである。また、従来は半導体素子5
の周辺部は通常は絶縁膜が除去されているためにその部
分での接触による不良が多かったが、基板1表面に表わ
れているのは素子電極6との接続用金属突起物3だけで
あることから、そのような不良はなくなるというもので
ある。さらに、従来と金属突起物3の頂部を同一平面に
一致させることは極めて困難であったが、金属突起物3
を樹脂8中に一度埋設した後研磨しており、容易に一致
させることが可能であり、金属突起物3の高さのバラツ
キを極めて少なくできるため素子5の各電極6の接続が
確実となり、歩留り・信頼性の向上が可能となるという
ものである。
【0009】
【発明が解決しようとする課題】しかしながら、特開平
3−133136号公報の製造方法においては、バンプを直接
に研磨しているのでバンプの変形が発生したり、パンプ
と導体配線との接合部に大きな力が加わって接合部の強
度が低下したりしてしまい、そのためバンプと電極パッ
ドとの接続状態が不安定になってしまう、あるいは実装
後の信頼性の低下を招くおそれがあるという問題点があ
った。
【0010】また、特公昭58−46852 号公報の製造方法
においては、金属突起物(バンプ)3を樹脂被膜8に埋
没させて研磨した後、樹脂被膜8を所定厚さまで除去す
るか、またはバンプ3の露出部に導体層4を形成しなけ
れば半導体素子5の電極パッド6と接続できず、製造工
程が複雑になり、樹脂被膜8の除去や導体層4の形成の
制御が困難であるという問題点があった。
【0011】さらに、半導体素子をフリップチップ実装
した後、通常は半導体素子と基板との熱膨張差による熱
応力に対する信頼性向上のために、半導体素子と基板と
の間のギャップにアンダーフィル材といわれる樹脂材料
が充填されるが、特公昭58−46852 号公報の製造方法に
おいては半導体素子5と樹脂被膜8との間のギャップが
極めて狭くなるため、そのような狭ギャップにアンダー
フィル材を均一に注入し充填することが困難であるとい
う問題点もあった。
【0012】本発明はこのような従来技術の問題点を解
決すべく鋭意研究を進めた結果完成されたものであり、
その目的は、基板上に半導体素子をフリップチップ実装
して成る半導体素子の製造方法として、反りやうねり等
のある基板に対してもバンプに負担がかからないように
複数のバンプの先端部を同一平面に揃えることができ、
しかも半導体素子の実装後にアンダーフィル材の充填を
必要とせずに実装の信頼性を確保して電気的接続の信頼
性が高い半導体装置を得ることができる、量産に適した
製造方法を提供することにある。
【0013】
【課題を解決するための手段】本発明の請求項1に係る
半導体装置の製造方法は、基板上に下記AからEの工程
により半導体素子を実装することを特徴とするものであ
る。 A:基板上に配設された導体配線または電極パッド上
に、半導体素子の電極パッドに対応した、金属導体から
成る複数個のバンプを形成する。 B:A工程で得られた基板上に、前記複数個のバンプが
埋没するように熱硬化性樹脂膜を塗布する。 C:B工程で得られた基板を前記熱硬化性樹脂膜が半硬
化状態となる温度で熱処理して前記熱硬化性樹脂膜を半
硬化状態にする。 D:C工程で得られた基板の前記熱硬化性樹脂膜の表面
を研磨して、前記複数個のバンプの各先端部を同一平面
上に露出させる。 E:D工程で得られた基板に前記半導体素子を、前記複
数個のバンプの先端部と半導体素子の電極パッドとがそ
れぞれ接触し、かつ半導体素子の表面と前記熱硬化性樹
脂膜とが密着するように圧着させるとともに、前記熱硬
化性樹脂膜を熱処理して硬化収縮させ、複数個のバンプ
と半導体素子の電極パッドとを電気的に接続するととも
に前記熱硬化性樹脂膜を介して基板と半導体素子とを接
着する。
【0014】本発明の請求項2に係る半導体装置の製造
方法は、基板上に下記イからホの工程により半導体素子
を実装することを特徴とするものである。 イ:基板上に配設された導体配線または電極パッド上
に、半導体素子の電極パッドに対応した、金属導体から
成る複数個のバンプを形成する。 ロ:イ工程で得られた基板上に、前記複数個のバンプが
埋没するように、熱硬化性樹脂と紫外線硬化樹脂とから
成る樹脂膜を塗布する。 ハ:ロ工程で得られた基板の前記樹脂膜に紫外線を照射
して前記樹脂膜を半硬化状態にする。 ニ:ハ工程で得られた基板の前記樹脂膜の表面を研磨し
て、前記複数個のバンプの各先端部を同一平面上に露出
させる。 ホ:ニ工程で得られた基板に前記半導体素子を、前記複
数個のバンプの先端部と半導体素子の電極パッドとがそ
れぞれ接触し、かつ半導体素子の表面と前記樹脂膜とが
密着するように圧着させるとともに、前記樹脂膜を熱処
理して硬化収縮させ、複数個のバンプと半導体素子の電
極パッドとを電気的に接続するとともに前記樹脂膜を介
して基板と半導体素子とを接着する。
【0015】また、本発明の請求項3に係る半導体装置
の製造方法は、請求項2に係る製造方法の前記ハ工程に
おいて、紫外線の照射に代えて前記樹脂膜が半硬化状態
になる温度で熱処理する、または紫外線の照射とともに
前記樹脂膜が半硬化状態になる温度で熱処理するもので
ある。
【0016】さらに、本発明の請求項4に係る半導体装
置の製造方法は、請求項1に係る製造方法の前記熱硬化
性樹脂膜または請求項2および請求項3に係る製造方法
の前記樹脂膜に無機材料から成るフィラーを含有せしめ
ているものである。
【0017】本発明の半導体装置の製造方法によれば、
基板上に形成した複数個のバンプを熱硬化性樹脂膜また
は熱硬化性樹脂と紫外線硬化性樹脂とから成る樹脂膜に
埋没させ、それら樹脂膜を半硬化状態にした後に複数個
のバンプの各先端部が同一平面上に露出するように研磨
することから、バンプの変形やパンプと導体配線または
電極パッドとの接合部の強度低下が発生しなくなる。ま
た、基板に反りやうねり等があってもバンプの各先端部
が同一平面に揃って露出するため、コプラナリティが改
善されて各バンプと半導体素子の各電極パッドとを一様
に安定して接続させることができる。これらの結果、半
導体素子の実装歩留りならびに電気的接続の信頼性を向
上させることができる。
【0018】また、半硬化状態の樹脂膜中にバンプを埋
設して各先端部を露出させた構成としたことから、半導
体素子を圧着することによりそれら樹脂膜が半導体素子
の表面の凹凸に応じて変形するため、特別な処理を必要
とせずに半導体素子とそれら樹脂膜とをタイトに密着さ
せて両者を接着しつつバンプの各先端部と半導体素子の
各電極パッドとを接触させることができ、半導体素子の
電気的接続と同時に基板への機械的な接合も行なうこと
ができるものとなる。しかも、半導体素子実装時ならび
に実装後の基板と半導体素子との熱膨張差による熱応力
をそれら樹脂膜によって緩和することもできる。これら
により実装の信頼性が高い半導体素子を得ることができ
るものとなる。
【0019】さらに、半導体素子と基板との間は硬化し
た樹脂膜により充填された状態となるため、これら樹脂
膜がアンダーフィル材の役目も果して実装の信頼性が高
められるとともに、半導体素子実装後のアンダーフィル
材の注入が不要となって製造工数・製造コストを削減す
ることができるものとなる。
【0020】また、本発明の請求項4に係る製造方法に
よれば、熱硬化性樹脂膜または熱硬化性樹脂と紫外線硬
化性樹脂から成る樹脂膜に無機材料から成るフィラーを
含有せしめているため、それら樹脂膜の熱膨張係数や機
械的強度の調整を行なうことができ、アンダーフィル材
としての効果をより一層高めて半導体素子の実装の信頼
性をさらに高めることができるものとなる。
【0021】さらにまた、本発明によれば、半導体素子
側にバンプを形成する必要がないので、半導体素子の電
極パッドへの下地金属層の形成が不要であり、製造工数
・製造コストが削減できる。
【0022】
【発明の実施の形態】本発明の半導体装置の製造方法の
一実施形態を図1〜図4に基づき詳細に説明する。
【0023】図1は本発明の半導体装置の製造方法にお
けるA工程およびイ工程を示す断面図である。同図にお
いて11は基板であり、基板11はアルミナや窒化アルミ・
窒化珪素・炭化珪素・ムライト・ガラスセラミック等の
無機材料、またはシリコン・エポキシ・ポリイミド・フ
ェノール等の有機材料などの電気絶縁材料から成り、単
層あるいは複数の層を積層したものである。基板11の表
面または内層には所定の導体配線(図示せず)が、また
基板11上には実装される半導体素子に対応した導体配線
または電極パッド(図示せず)が配設されている。この
基板11は半導体素子と同等の平坦性を有することが望ま
しいが、本発明においては図示したように反りやうねり
等が生じていてもよい。
【0024】12はバンプであり、基板11上に配設された
導体配線または電極パッド上に、半導体素子の電極パッ
ドに対応して、Au・Cu・半田などの金属導体を用い
て複数個形成される。これらバンプ12は例えばメッキ法
や積層スクリーン印刷法・玉状のロウ材のロウ付法・ワ
イヤボンディング法・蒸着法・転写法・打ち抜き法等に
より形成され、各バンプ12の高さは 基板11のコプラナ
リティ(平坦性)以上の高さ、好ましくは30〜200 μm
の高さとなるように設定される。
【0025】図2は本発明の半導体装置の製造方法にお
けるB〜C工程およびロ〜ハ工程を示す断面図である。
同図において13は、複数個のバンプ12が埋没するように
塗布された、熱硬化性樹脂膜または熱硬化性樹脂と紫外
線硬化樹脂とから成る樹脂膜である。樹脂膜13として熱
硬化性樹脂膜を用いる場合、熱硬化性樹脂としては所定
温度範囲での熱処理により半硬化状態(いわゆるBステ
ージ状態)となり、その後、その温度範囲よりも高い温
度範囲での熱処理により硬化収縮して硬化状態(最終硬
化状態、いわゆるCステージ状態)となる性質を有して
いることが必要である。
【0026】ここで半硬化状態とは、平坦化のための研
磨に耐え得る硬度を持ち、再度熱をかけると溶融する状
態であることをいい、その熱処理条件は使用する樹脂の
特性により適宜設定されるが、例えば、樹脂中の溶剤を
とばすために、60〜100 ℃で10分〜30時間とすればよ
い。
【0027】また、硬化状態とは、3次元網目構造を持
ち、熱をかけても溶融せず、溶剤に対しても膨潤しない
状態をいい、その熱処理条件の例としては、120 〜200
℃で5分〜20時間とすればよい。。
【0028】この硬化状態となる温度範囲は、上記バン
プ12が半田により形成されている場合、その溶融温度範
囲とほぼ一致していると、パンプ12が溶融して半導体素
子の電極パッドとの接続がより確実なものとなるので好
ましいものとなる。
【0029】また、樹脂膜13が熱処理による硬化状態で
収縮して元の体積より膨張せず、その収縮硬化率が保持
されることが必要である。
【0030】もしこの樹脂膜13が膨張すると、基板11上
のバンプ12と半導体素子の電極パッドとの間に隙間が生
じて電気的接続が失われることになる。従って、バンプ
12と半導体素子の電極パッドとの電気的接続を保つため
には、樹脂膜13が熱処理によって硬化する際に基板11と
半導体素子とが引き合う力が発生するように収縮し、硬
化状態で元の体積より膨張しないことが必要である。
【0031】さらに、樹脂膜13の熱膨張係数がバンプ12
の材料に近いことが望ましく、樹脂膜13が半導体素子に
悪影響を与えないように、硬化状態の樹脂膜13から溶剤
が蒸発して出てこないことや、α粒子が出ないことや、
Na+ Cl- 等の不純物が極力低減されていることなど
の特性を有していることが望ましい。
【0032】このような熱硬化性樹脂としては、例えば
ビスフェノールA型エポキシ樹脂・フェノールノボラッ
ク型エポキシ樹脂・クレゾールノボラック型エポキシ樹
脂等のグリシジルエーテル型エポキシ樹脂・グリシジル
エステル型エポキシ樹脂・グリシジルアミン型エポキシ
樹脂・線状脂肪族エポキシ樹脂・脂環式エポキシ樹脂・
複素環型エポキシ樹脂・ハロゲン化エポキシ樹脂など、
一分子中にエポキシ基を2個以上有するエポキシ樹脂を
好適に用いることができる。これらエポキシ樹脂は2種
以上の混合物の形態で用いてもよい。
【0033】樹脂膜13として熱硬化性樹脂と紫外線硬化
樹脂とから成る樹脂膜を用いる場合、紫外線硬化樹脂と
しては所定の強度・時間の紫外線照射により上記と同様
の半硬化状態となり、その後の熱処理により硬化収縮し
て硬化状態(最終硬化状態)となる性質を有しているこ
とが望ましい。また、紫外線照射により硬化状態となる
ものであっても、熱硬化性樹脂と所定割合で混合するこ
とによって所望の半硬化状態が得られるものであっても
よい。
【0034】紫外線硬化樹脂が熱処理により硬化状態と
なる温度範囲は、上記の熱硬化性樹脂と同じくバンプ12
の溶融温度範囲とほぼ一致していると、パンプ12が溶融
して半導体素子の電極パッドとの接続がより確実なもの
となるので好ましいものとなる。また同様に、熱膨張係
数がバンプ12の材料に近く、樹脂膜13が熱処理によって
硬化収縮し、その収縮硬化率が保持されることが望まし
い。なお、これらの特性は熱硬化性樹脂との混合によっ
て達成されれば十分なものである。
【0035】このような紫外線硬化性樹脂としては、例
えばエポキシアクリレートやウレタンアクリレート等を
好適に用いることができる。また、熱硬化性樹脂との混
合比率としては、重量比で紫外線硬化性樹脂:熱硬化性
樹脂=4:6〜9:1、好適には5:5〜7:3の範囲
に設定することが好ましい。紫外線硬化樹脂の比率が4
未満になると、紫外線を照射して樹脂膜13を半硬化状態
としてもこの後に研磨できるだけの強度が得られない傾
向がある。他方、紫外線硬化性樹脂の比率が9を超える
と、最終工程でこの樹脂膜13を熱処理して硬化収縮させ
ることにより半導体素子と基板とを接着することが困難
となる傾向がある。
【0036】さらにまた、樹脂膜13には、紫外線硬化性
樹脂と熱硬化性樹脂の両方の性質を併せ持つものとし
て、例えばエポキシアクリレートやウレタンアクリレー
ト等があり、それらを用いてもよい。
【0037】上記のような樹脂膜13が塗布された基板11
を、熱硬化性樹脂膜13が半硬化状態となる温度で熱処理
して熱硬化性樹脂膜13を半硬化状態に、または熱硬化性
樹脂と紫外線硬化性樹脂とから成る樹脂膜13が半硬化状
態となる照射条件で樹脂膜13に紫外線を照射して樹脂膜
13を半硬化状態に、もしくは紫外線の照射に代えて樹脂
膜13が半硬化状態になる温度で熱処理するあるいは紫外
線の照射とともに樹脂膜13が半硬化状態になる温度で熱
処理することにより半硬化状態にする。
【0038】図3は本発明の半導体装置の製造方法にお
けるD工程およびニ工程を示す断面図である。同図は前
記半硬化状態の樹脂膜13の表面を研磨した後の様子を示
しており、12’は樹脂膜13とともに研磨されて各先端部
が同一平面上に露出したバンプであり、13’は表面が一
様な平面となるように研磨された半硬化状態の樹脂膜で
ある。
【0039】研磨後の樹脂膜13’の表面の平坦性として
は約10μm程度の相互平坦性が要求される。このように
良好な平坦性をもってバンプ12と樹脂膜13とを同時に研
磨するには通常用いられる研磨機を用いればよい。ま
た、研磨する量としては、バンプ高さから基板に要求さ
れるコプラナリティを引き、それにバンプ高さや基板コ
プラナリティに応じたマージンを加えた量に設定すれば
よい。なお、研磨後の各バンプ12’の露出した先端部の
サイズは、この後で接続される半導体素子の電極パッド
のサイズより10〜99%、好ましくは30〜90%の範囲とな
るように小さいことが、半導体素子の電極パッドがその
周辺の絶縁膜に対して凹状になっているときでも接触不
良が発生しなくなることから望ましい。
【0040】図4は本発明の半導体装置の製造方法にお
けるE工程およびホ工程を示す断面図である。同図は図
3に示した基板11に半導体素子を実装した様子を示して
おり、14は半導体素子、15は半導体素子14の電極パッ
ド、16は半導体素子14の相互配線導体の保護用の絶縁膜
(パッシベーション膜)である。また、13''は硬化状態
となった樹脂膜である。
【0041】同図に示したように、E工程またはホ工程
においては、D工程またはニ工程で得られた基板11に半
導体素子14を、複数個のバンプ12’の先端部と半導体素
子14の電極パッド15とがそれぞれ接触し、かつ半導体素
子14の表面と樹脂膜13’とが密着するように圧着し、必
要に応じて荷重をかけた状態で樹脂膜13’を熱処理して
硬化収縮させ、複数個のバンプ12’と半導体素子14の電
極パッド15とを電気的に接続するとともに硬化状態にし
た樹脂膜13''により基板11と半導体素子14とを接着す
る。なお、複数個のバンプ12’と半導体素子14の電極パ
ッド15とは上記のようにして接触している状態であれば
電気的な接続は確保できるものとなるが、接続に際して
バンプ12’を溶融させれば、より確実で安定した接続状
態が得られる。
【0042】これにより、各バンプ12’と半導体素子14
の各電極パッド15とを一様に安定して電気的に接続させ
ることができるとともに、特別な処理を必要とせずに、
半導体素子14の表面の凹凸に応じて変形して硬化収縮し
た樹脂膜13''により半導体素子14を基板11にタイトに接
着させて機械的な接合も行なうことができる。
【0043】しかも、半導体素子14の実装時ならびに実
装後の基板11と半導体素子14との熱膨張差による熱応力
を樹脂膜13''によって緩和できるとともに、樹脂膜13''
がアンダーフィル材の役目も果して実装の信頼性が高い
半導体装置を得ることができる。
【0044】上記のように半導体素子14を基板11に圧着
させるには、例えばフリップチップボンダ等を用いて位
置決めをして半導体素子14側または基板11側から熱を供
給して圧着する等の方法によればよく、その圧着条件と
しては、電気的接続を確実にとるために半導体素子14の
面積に応じて圧力を10g〜10kgの範囲に、樹脂を溶融
させるために温度を 120〜200 ℃の範囲に設定すればよ
い。
【0045】また、樹脂膜を最終硬化状態とする熱処理
条件としては、使用する樹脂の特性にもよるが、例えば
温度を 120〜200 ℃、時間を5分〜20時間とするとよ
い。また、必要に応じて半導体素子14に重しを乗せる等
して荷重をかけて確実に圧着されるようにする。
【0046】上記の樹脂膜13・13’・13''には、無機材
料から成るフィラーを含有せしめることでそれら樹脂膜
13・13’・13''の熱膨張係数や機械的強度の調整を行な
うことができ、それにより樹脂膜13''のアンダーフィル
材としての作用効果をより一層高めて、半導体素子の実
装の信頼性をさらに高めた半導体装置を得ることができ
る。
【0047】このような無機材料から成るフィラーとし
ては、絶縁性を持ち、熱伝導性が良く、樹脂に含有させ
ることにより熱膨張係数がバンプ12と合うようになるも
のを用いるとよい。そのような材料には、例えばシリカ
・絶縁膜で覆った金属球・ダイヤモンド・窒化ホウ素・
窒化アルミ等があり、その粒径としては0.5 〜70μm程
度でバンプ12の高さや基板11の反り量より小さいものが
選ばれる。また、その含有量は、樹脂膜13に対して75体
積%以下に設定すればよく、75体積%を超えると樹脂膜
13中にフィラーを充填できなくなる傾向がある。
【0048】なお、本発明は以上の説明に限定されるも
のではなく、本発明の要旨を逸脱しない範囲での種々の
変更・改良を加えることは何ら差し支えない。例えば、
基板としてフリップチップ実装用基板の他に集積回路用
基板・半導体素子収納用パッケージ・マザーボード等を
用いてもよい。
【0049】
【発明の効果】本発明によれば、基板上に半導体素子を
フリップチップ実装して成る半導体素子の製造方法とし
て、基板上に形成した複数個のバンプを所定の樹脂膜に
埋没させてそれら樹脂膜を半硬化状態にした後にバンプ
の各先端部が同一平面上に露出するように研磨したこと
から、バンプの変形やパンプと導体配線または電極パッ
ドとの接合部の強度低下が発生しなくなり、基板に反り
やうねり等があってもバンプの各先端部のコプラナリテ
ィを改善して各バンプと半導体素子の各電極パッドとを
一様に安定して接続できる製造方法を提供することがで
きた。
【0050】また、半硬化状態の樹脂膜中にバンプを埋
設してその各先端部を露出させた構成としたことから、
半導体素子を圧着することにより樹脂膜が半導体素子の
表面の凹凸に応じて変形するため、特別な処理を必要と
せずにバンプの各先端部と半導体素子の各電極パッドと
を接触させつつ半導体素子と樹脂膜とをタイトに密着さ
せて接着することができ、半導体素子の電気的接続と同
時に基板への機械的な接合も行なうことができる半導体
装置の製造方法を提供することができた。
【0051】さらに、本発明によれば、半導体素子の実
装時ならびに実装後の基板と半導体素子との熱膨張差に
よる熱応力を樹脂膜によって緩和することもでき、実装
後の半導体素子と基板との間は硬化した樹脂膜により充
填された状態となるため、樹脂膜がアンダーフィル材の
役目も果して実装の信頼性が高められた半導体装置を得
ることができる製造方法を提供することができた。
【0052】また、本発明の請求項4に係る製造方法に
よれば、上記所定の樹脂膜に無機材料から成るフィラー
を含有せしめていることから、それら樹脂膜の熱膨張係
数や機械的強度の調整を行なうことができ、アンダーフ
ィル材としての効果をより一層高めて半導体素子の実装
の信頼性をさらに高めることができる製造方法を提供す
ることができた。
【0053】なお、通常のアンダーフィル材においては
微小な隙間への流れ込み性を良くするためにフィラーの
量を少なく設定しなければならないという制約があり、
そのために熱膨張係数等の特性を犠牲にすることが多い
が、本発明の製造方法によればアンダーフィル材として
の樹脂膜中に十分な量のフィラーを含有せしめることが
でき、それによっても半導体素子の実装の信頼性を高め
ることができる。
【0054】さらにまた、本発明によれば、半導体素子
側にバンプを形成する必要がないので半導体素子の電極
パッドへの下地金属層の形成が不要であり、半導体素子
実装後のアンダーフィル材の注入も不要となるので、製
造工数・製造コストを削減できる製造方法を提供するこ
とができた。
【0055】これにより、反りやうねり等のある基板に
対してもバンプに負担がかからないように複数のバンプ
の先端部を同一平面に揃えることができ、しかも半導体
素子の実装後にアンダーフィル材の充填を必要とせずに
実装の信頼性を確保して、電気的接続の信頼性が高い半
導体装置を優れた歩留りで得ることができる、量産に適
した製造方法を提供することができた。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を説明するため
の要部構造を示す断面図である。
【図2】本発明の半導体装置の製造方法を説明するため
の要部構造を示す断面図である。
【図3】本発明の半導体装置の製造方法を説明するため
の要部構造を示す断面図である。
【図4】本発明の半導体装置の製造方法を説明するため
の要部構造を示す断面図である。
【図5】従来の半導体装置の製造方法を説明するための
要部構造を示す断面図である。
【図6】従来の半導体装置の製造方法を説明するための
要部構造を示す断面図である。
【符号の説明】
11・・・・・・・・・基板 12、12’・・・・・・バンプ 13、13’、13''・・・樹脂膜 14・・・・・・・・・半導体素子 15・・・・・・・・・電極パッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に下記AからEの工程により半導
    体素子を実装することを特徴とする半導体装置の製造方
    法。 A:基板上に配設された導体配線または電極パッド上
    に、半導体素子の電極パッドに対応した、金属導体から
    成る複数個のバンプを形成する。 B:A工程で得られた基板上に、前記複数個のバンプが
    埋没するように熱硬化性樹脂膜を塗布する。 C:B工程で得られた基板を前記熱硬化性樹脂膜が半硬
    化状態となる温度で熱処理して前記熱硬化性樹脂膜を半
    硬化状態にする。 D:C工程で得られた基板の前記熱硬化性樹脂膜の表面
    を研磨して、前記複数個のバンプの各先端部を同一平面
    上に露出させる。 E:D工程で得られた基板に前記半導体素子を、前記複
    数個のバンプの先端部と半導体素子の電極パッドとがそ
    れぞれ接触し、かつ半導体素子の表面と前記熱硬化性樹
    脂膜とが密着するように圧着させるとともに、前記熱硬
    化性樹脂膜を熱処理して硬化収縮させ、複数個のバンプ
    と半導体素子の電極パッドとを電気的に接続するととも
    に前記熱硬化性樹脂膜を介して基板と半導体素子とを接
    着する。
  2. 【請求項2】 基板上に下記イからホの工程により半導
    体素子を実装することを特徴とする半導体装置の製造方
    法。 イ:基板上に配設された導体配線または電極パッド上
    に、半導体素子の電極パッドに対応した、金属導体から
    成る複数個のバンプを形成する。 ロ:イ工程で得られた基板上に、前記複数個のバンプが
    埋没するように、熱硬化性樹脂と紫外線硬化樹脂とから
    成る樹脂膜を塗布する。 ハ:ロ工程で得られた基板の前記樹脂膜に紫外線を照射
    して前記樹脂膜を半硬化状態にする。 ニ:ハ工程で得られた基板の前記樹脂膜の表面を研磨し
    て、前記複数個のバンプの各先端部を同一平面上に露出
    させる。 ホ:ニ工程で得られた基板に前記半導体素子を、前記複
    数個のバンプの先端部と半導体素子の電極パッドとがそ
    れぞれ接触し、かつ半導体素子の表面と前記樹脂膜とが
    密着するように圧着させるとともに、前記樹脂膜を熱処
    理して硬化収縮させ、複数個のバンプと半導体素子の電
    極パッドとを電気的に接続するとともに前記樹脂膜を介
    して基板と半導体素子とを接着する。
  3. 【請求項3】 前記ハ工程において、紫外線の照射に代
    えて前記樹脂膜が半硬化状態になる温度で熱処理する、
    または紫外線の照射とともに前記樹脂膜が半硬化状態に
    なる温度で熱処理する請求項2記載の半導体装置の製造
    方法。
  4. 【請求項4】 請求項1記載の熱硬化性樹脂膜または請
    求項2および請求項3記載の樹脂膜に無機材料から成る
    フィラーを含有せしめている請求項1乃至請求項3記載
    の半導体装置の製造方法。
JP8152626A 1996-06-13 1996-06-13 半導体装置の製造方法 Pending JPH104121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8152626A JPH104121A (ja) 1996-06-13 1996-06-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8152626A JPH104121A (ja) 1996-06-13 1996-06-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH104121A true JPH104121A (ja) 1998-01-06

Family

ID=15544500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8152626A Pending JPH104121A (ja) 1996-06-13 1996-06-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH104121A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
JP2005340306A (ja) * 2004-05-24 2005-12-08 Kitagawa Elaborate Mach Co Ltd フィルム加工装置
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP2008004870A (ja) * 2006-06-26 2008-01-10 Fujikura Ltd 配線板及び配線板の製造方法
JP2013232469A (ja) * 2012-04-27 2013-11-14 Murata Mfg Co Ltd 電子部品
JP2017191945A (ja) * 2017-05-25 2017-10-19 千住金属工業株式会社 金属核カラムの実装方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6848176B2 (en) 1998-07-29 2005-02-01 Sony Chemicals Corporation Process for manufacturing flexible wiring boards
US7053312B2 (en) 1998-07-29 2006-05-30 Sony Corporation Flexible wiring boards
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
JP2005340306A (ja) * 2004-05-24 2005-12-08 Kitagawa Elaborate Mach Co Ltd フィルム加工装置
JP4495520B2 (ja) * 2004-05-24 2010-07-07 北川精機株式会社 フィルム加工装置
JP2007123369A (ja) * 2005-10-26 2007-05-17 Citizen Electronics Co Ltd 半導体装置及びその製造方法
JP4697789B2 (ja) * 2005-10-26 2011-06-08 シチズン電子株式会社 半導体装置及びその製造方法
JP2008004870A (ja) * 2006-06-26 2008-01-10 Fujikura Ltd 配線板及び配線板の製造方法
JP2013232469A (ja) * 2012-04-27 2013-11-14 Murata Mfg Co Ltd 電子部品
JP2017191945A (ja) * 2017-05-25 2017-10-19 千住金属工業株式会社 金属核カラムの実装方法
TWI655985B (zh) * 2017-05-25 2019-04-11 日商千住金屬工業股份有限公司 Metal core column assembly method

Similar Documents

Publication Publication Date Title
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
JP3092587B2 (ja) 半導体装置の製造方法
JP2924830B2 (ja) 半導体装置及びその製造方法
KR101387706B1 (ko) 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
US5773896A (en) Semiconductor device having offsetchips
US6489181B2 (en) Method of manufacturing a semiconductor device
JP5085932B2 (ja) 実装体及びその製造方法
US6861285B2 (en) Flip chip underfill process
EP1094511A2 (en) Low profile integrated circuit packages
JP3326382B2 (ja) 半導体装置の製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP2003007960A (ja) 電子装置及びその製造方法
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP3262728B2 (ja) 半導体装置及びその製造方法
JP3914431B2 (ja) 半導体装置の製造方法
US6538335B2 (en) Semiconductor apparatus and a semiconductor device mounting method
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JPH104121A (ja) 半導体装置の製造方法
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP3269390B2 (ja) 半導体装置
JP2001298146A (ja) 多層配線基体の製造方法および多層配線基体
JPH1187424A (ja) 半導体装置およびその製造方法
JP3565092B2 (ja) 半導体装置の製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法