JPH1187424A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1187424A JPH1187424A JP24512397A JP24512397A JPH1187424A JP H1187424 A JPH1187424 A JP H1187424A JP 24512397 A JP24512397 A JP 24512397A JP 24512397 A JP24512397 A JP 24512397A JP H1187424 A JPH1187424 A JP H1187424A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating resin
- thermal expansion
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 金属バンプに応力を集中させることなく、か
つ絶縁材料と半導体チップとの剥離などを防止し、接続
信頼性を大幅に向上する。 【解決手段】 フリップチップ接続が行われる半導体装
置１は、半導体チップ２表面とプリント配線基板５表面
との隙間にエポキシ系樹脂などの有機成分７1 に６５％
程度の含有率でシリカフィラーからなるフィラー粒子７
2 が混合した絶縁樹脂７が充填されている。絶縁樹脂７
は、半導体チップ２側からプリント配線基板５側にかけ
てフィラー粒子７2 の含有率が小さく変化しており、そ
れに伴い熱膨張係数も連続的に変化する状態となる。よ
って、絶縁樹脂７によってはんだバンプ４との熱膨張係
数の整合性が得られ、半導体チップ２との接着界面では
フィラー粒子７2 の含有率が高いことによって熱膨張係
数が小さくなった絶縁樹脂７により熱膨張係数の整合性
が得られることになる。
つ絶縁材料と半導体チップとの剥離などを防止し、接続
信頼性を大幅に向上する。 【解決手段】 フリップチップ接続が行われる半導体装
置１は、半導体チップ２表面とプリント配線基板５表面
との隙間にエポキシ系樹脂などの有機成分７1 に６５％
程度の含有率でシリカフィラーからなるフィラー粒子７
2 が混合した絶縁樹脂７が充填されている。絶縁樹脂７
は、半導体チップ２側からプリント配線基板５側にかけ
てフィラー粒子７2 の含有率が小さく変化しており、そ
れに伴い熱膨張係数も連続的に変化する状態となる。よ
って、絶縁樹脂７によってはんだバンプ４との熱膨張係
数の整合性が得られ、半導体チップ２との接着界面では
フィラー粒子７2 の含有率が高いことによって熱膨張係
数が小さくなった絶縁樹脂７により熱膨張係数の整合性
が得られることになる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、フリップチップにおける接
続信頼性に適用して有効な技術に関するものである。
その製造方法に関し、特に、フリップチップにおける接
続信頼性に適用して有効な技術に関するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、ベ
アチップ実装技術の一種であるフリップチップは、半導
体チップの電極部に、球形のはんだ、すなわち、はんだ
バンプなどの金属バンプを形成し、プリント配線基板の
電極部にその金属バンプを電気的に接続している。
アチップ実装技術の一種であるフリップチップは、半導
体チップの電極部に、球形のはんだ、すなわち、はんだ
バンプなどの金属バンプを形成し、プリント配線基板の
電極部にその金属バンプを電気的に接続している。
【０００３】また、半導体チップとプリント配線基板は
膨張係数が異なるために冷却時の熱収縮量差に起因する
応力が発生するが、この応力を緩和するために半導体チ
ップとプリント配線基板との隙間ならびに半導体チップ
周辺部に、たとえば、エポキシ樹脂に石英粒子のフィラ
ーを混入させた液状の絶縁性樹脂を充填し、その絶縁性
樹脂を硬化させることによって半導体チップとプリント
配線基板とを一体化してはんだバンプへの応力の集中を
防止している。
膨張係数が異なるために冷却時の熱収縮量差に起因する
応力が発生するが、この応力を緩和するために半導体チ
ップとプリント配線基板との隙間ならびに半導体チップ
周辺部に、たとえば、エポキシ樹脂に石英粒子のフィラ
ーを混入させた液状の絶縁性樹脂を充填し、その絶縁性
樹脂を硬化させることによって半導体チップとプリント
配線基板とを一体化してはんだバンプへの応力の集中を
防止している。
【０００４】さらに、この絶縁性樹脂は、その熱膨張係
数をはんだバンプの熱膨張係数と整合が取れるように設
定し、前述したようにはんだバンプに集中する応力を緩
和することによって接続信頼性の向上を図っている。
数をはんだバンプの熱膨張係数と整合が取れるように設
定し、前述したようにはんだバンプに集中する応力を緩
和することによって接続信頼性の向上を図っている。
【０００５】なお、この種の半導体装置について詳しく
述べてある例としては、１９９４年９月１日、工業調査
会発行「電子材料」Ｐ２２〜Ｐ２９があり、この文献に
は、フリップチップ実装の構造などが記載されている。
述べてある例としては、１９９４年９月１日、工業調査
会発行「電子材料」Ｐ２２〜Ｐ２９があり、この文献に
は、フリップチップ実装の構造などが記載されている。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
なフリップチップの実装技術では、次のような問題点が
あることが本発明者により見い出された。
なフリップチップの実装技術では、次のような問題点が
あることが本発明者により見い出された。
【０００７】すなわち、バンプ材料であるはんだの熱膨
張係数は、約2.５×１０-5／℃程度であるのに対して半
導体チップ材料である、たとえば、シリコンの熱膨張係
数は約0.３×１０-5／℃程度であり、前述したようには
んだバンプと熱膨張係数を整合させた場合、半導体チッ
プとの熱膨張係数差が大きくなり、絶縁性樹脂と半導体
チップとの接着界面で応力は発生してしまい、剥離など
の原因となり半導体装置の信頼性などが低下してしまう
という問題がある。
張係数は、約2.５×１０-5／℃程度であるのに対して半
導体チップ材料である、たとえば、シリコンの熱膨張係
数は約0.３×１０-5／℃程度であり、前述したようには
んだバンプと熱膨張係数を整合させた場合、半導体チッ
プとの熱膨張係数差が大きくなり、絶縁性樹脂と半導体
チップとの接着界面で応力は発生してしまい、剥離など
の原因となり半導体装置の信頼性などが低下してしまう
という問題がある。
【０００８】本発明の目的は、金属バンプに応力を集中
させることなく、かつ絶縁材料と半導体チップとの剥離
などを防止し、接続信頼性を大幅に向上することのでき
る半導体装置およびその製造方法を提供することにあ
る。
させることなく、かつ絶縁材料と半導体チップとの剥離
などを防止し、接続信頼性を大幅に向上することのでき
る半導体装置およびその製造方法を提供することにあ
る。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体装置は、半導体
チップの電極に形成された金属バンプをプリント配線基
板の電極に押しつけて電気的に接続した半導体チップと
プリント配線基板との隙間に、半導体チップ側では当該
半導体チップと同等程度に熱膨張係数が小さく、プリン
ト配線基板側に近ずくにしたがって熱膨張係数が大きく
なり、全体の熱膨張係数が金属バンプの熱膨張係数と同
等程度となる絶縁樹脂を介在させたものである。
チップの電極に形成された金属バンプをプリント配線基
板の電極に押しつけて電気的に接続した半導体チップと
プリント配線基板との隙間に、半導体チップ側では当該
半導体チップと同等程度に熱膨張係数が小さく、プリン
ト配線基板側に近ずくにしたがって熱膨張係数が大きく
なり、全体の熱膨張係数が金属バンプの熱膨張係数と同
等程度となる絶縁樹脂を介在させたものである。
【００１２】また、本発明の半導体装置は、前記絶縁樹
脂が、エポキシ系樹脂とフィラー粒子とからなり、該フ
ィラー粒子の含有率を増減することによって熱膨張係数
を変えたものである。
脂が、エポキシ系樹脂とフィラー粒子とからなり、該フ
ィラー粒子の含有率を増減することによって熱膨張係数
を変えたものである。
【００１３】さらに、本発明の半導体装置は、半導体チ
ップの電極に形成された金属バンプをプリント配線基板
の電極に電気的に接続した半導体チップとプリント配線
基板との隙間に、半導体チップ側に形成され、半導体チ
ップと同等程度に熱膨張係数が小さい第１の絶縁樹脂
と、プリント配線基板側に形成され、第１の絶縁樹脂よ
りも熱膨張係数が大きい第２の絶縁樹脂との２層構造か
らなり、第１、第２の絶縁樹脂全体の熱膨張係数が金属
バンプの熱膨張係数と同等程度である絶縁樹脂層を介在
させたものである。
ップの電極に形成された金属バンプをプリント配線基板
の電極に電気的に接続した半導体チップとプリント配線
基板との隙間に、半導体チップ側に形成され、半導体チ
ップと同等程度に熱膨張係数が小さい第１の絶縁樹脂
と、プリント配線基板側に形成され、第１の絶縁樹脂よ
りも熱膨張係数が大きい第２の絶縁樹脂との２層構造か
らなり、第１、第２の絶縁樹脂全体の熱膨張係数が金属
バンプの熱膨張係数と同等程度である絶縁樹脂層を介在
させたものである。
【００１４】また、本発明の半導体装置は、前記第１、
第２の絶縁樹脂が、エポキシ系樹脂とフィラー粒子とか
らなり、第１の絶縁樹脂におけるフィラー粒子の含有率
を第２の絶縁樹脂より高くすることによって熱膨張係数
を変えたものである。
第２の絶縁樹脂が、エポキシ系樹脂とフィラー粒子とか
らなり、第１の絶縁樹脂におけるフィラー粒子の含有率
を第２の絶縁樹脂より高くすることによって熱膨張係数
を変えたものである。
【００１５】さらに、本発明の半導体装置は、前記フィ
ラー粒子がシリカフィラーよりなるものである。
ラー粒子がシリカフィラーよりなるものである。
【００１６】また、本発明の半導体装置の製造方法は、
金属バンプが形成された半導体チップを準備する工程
と、該金属バンプに対応した電極が設けられたプリント
配線基板を準備する工程と、当該プリント配線基板に半
導体チップを実装し、金属バンプにより電気的な接続を
行う工程と、該プリント配線基板と半導体チップとの隙
間にエポキシ系樹脂とフィラー粒子からなる絶縁樹脂を
充填する工程と、プリント配線基板を半導体チップより
も上側にした状態で、所定の時間放置し、フィラー粒子
を半導体チップ側に沈降させる工程と、前記フィラー粒
子を前記半導体チップ側に沈降させた後、絶縁樹脂を硬
化させる工程とを有することを特徴とする半導体装置の
製造方法。
金属バンプが形成された半導体チップを準備する工程
と、該金属バンプに対応した電極が設けられたプリント
配線基板を準備する工程と、当該プリント配線基板に半
導体チップを実装し、金属バンプにより電気的な接続を
行う工程と、該プリント配線基板と半導体チップとの隙
間にエポキシ系樹脂とフィラー粒子からなる絶縁樹脂を
充填する工程と、プリント配線基板を半導体チップより
も上側にした状態で、所定の時間放置し、フィラー粒子
を半導体チップ側に沈降させる工程と、前記フィラー粒
子を前記半導体チップ側に沈降させた後、絶縁樹脂を硬
化させる工程とを有することを特徴とする半導体装置の
製造方法。
【００１７】さらに、本発明の製造方法は、金属バンプ
が形成された半導体チップを準備する工程と、金属バン
プに対応した電極が設けられたプリント配線基板を準備
する工程と、該半導体チップの金属バンプが形成された
表面に半導体チップと同等程度に熱膨張係数が小さい第
１の絶縁樹脂を塗布する工程と、当該第１の絶縁樹脂を
硬化する工程と、該第１の絶縁性樹脂が硬化した半導体
チップをプリント配線基板に実装し、金属バンプにより
電気的な接続を行う工程と、プリント配線基板と半導体
チップに塗布された第１の絶縁樹脂との隙間に、第１の
絶縁樹脂よりも熱膨張係数が大きい第２の絶縁樹脂を充
填する工程と、当該第２の絶縁樹脂を硬化させ、第１、
第２の絶縁樹脂全体の熱膨張係数が金属バンプの熱膨張
係数と同等程度である絶縁樹脂層を形成する工程とを有
するものである。
が形成された半導体チップを準備する工程と、金属バン
プに対応した電極が設けられたプリント配線基板を準備
する工程と、該半導体チップの金属バンプが形成された
表面に半導体チップと同等程度に熱膨張係数が小さい第
１の絶縁樹脂を塗布する工程と、当該第１の絶縁樹脂を
硬化する工程と、該第１の絶縁性樹脂が硬化した半導体
チップをプリント配線基板に実装し、金属バンプにより
電気的な接続を行う工程と、プリント配線基板と半導体
チップに塗布された第１の絶縁樹脂との隙間に、第１の
絶縁樹脂よりも熱膨張係数が大きい第２の絶縁樹脂を充
填する工程と、当該第２の絶縁樹脂を硬化させ、第１、
第２の絶縁樹脂全体の熱膨張係数が金属バンプの熱膨張
係数と同等程度である絶縁樹脂層を形成する工程とを有
するものである。
【００１８】以上のことにより、絶縁樹脂全体の熱膨張
係数を金属バンプと同等程度とすることにより、金属バ
ンプに集中する応力を緩和することができ、かつ半導体
チップ側の絶縁樹脂の熱膨張係数を半導体チップと同等
程度とすることによって、絶縁樹脂が半導体チップから
剥離するのを防止することができるので、フリップチッ
プ接続の半導体装置における接続信頼性を大幅に向上す
ることができる。
係数を金属バンプと同等程度とすることにより、金属バ
ンプに集中する応力を緩和することができ、かつ半導体
チップ側の絶縁樹脂の熱膨張係数を半導体チップと同等
程度とすることによって、絶縁樹脂が半導体チップから
剥離するのを防止することができるので、フリップチッ
プ接続の半導体装置における接続信頼性を大幅に向上す
ることができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００２０】（実施の形態１）図１は、本発明の実施の
形態１によるフリップチップ接続された半導体装置の断
面図、図２は、本発明の実施の形態１によるフリップチ
ップ接続に用いられる絶縁樹脂の説明図、図３〜図５
は、本発明の実施の形態１によるフリップチップ接続さ
れる半導体装置の製造フローの説明図、図６は、半導体
チップとプリント配線基板との隙間に充填した直後の絶
縁樹脂の説明図、図７は、所定時間放置した後の絶縁樹
脂の説明図である。
形態１によるフリップチップ接続された半導体装置の断
面図、図２は、本発明の実施の形態１によるフリップチ
ップ接続に用いられる絶縁樹脂の説明図、図３〜図５
は、本発明の実施の形態１によるフリップチップ接続さ
れる半導体装置の製造フローの説明図、図６は、半導体
チップとプリント配線基板との隙間に充填した直後の絶
縁樹脂の説明図、図７は、所定時間放置した後の絶縁樹
脂の説明図である。
【００２１】本実施の形態１において、ベアチップ実装
技術の一種であるフリップチップ接続が行われる半導体
装置１は、図１に示すように、半導体チップ２の表面に
形成された電極パッド（電極）２ａが設けられ、電極パ
ッド２ａ以外の半導体チップ２の表面には保護膜３が形
成されている。そして、半導体装置１には、電極パッド
２ａに、たとえば、Ｐｂ（鉛）−Ｓｎ（錫）やＳｎ−Ａ
ｇ（銀）などからなるはんだバンプ（金属バンプ）４が
設けられている。
技術の一種であるフリップチップ接続が行われる半導体
装置１は、図１に示すように、半導体チップ２の表面に
形成された電極パッド（電極）２ａが設けられ、電極パ
ッド２ａ以外の半導体チップ２の表面には保護膜３が形
成されている。そして、半導体装置１には、電極パッド
２ａに、たとえば、Ｐｂ（鉛）−Ｓｎ（錫）やＳｎ−Ａ
ｇ（銀）などからなるはんだバンプ（金属バンプ）４が
設けられている。
【００２２】また、半導体装置１には、半導体チップ２
が実装される有機樹脂またはセラミックを主基材とし、
電子部品などを実装するプリント配線基板５が設けら
れ、このプリント配線基板５に形成された電極であるラ
ンド５ａに対応するはんだバンプ４が押しつけられるこ
とによって電気的に接続が行われている。さらに、ラン
ド５ａ以外のプリント配線基板５の表面には、絶縁性の
ソルダレジスト６が形成され、プリント配線基板５表面
の保護が行われている。
が実装される有機樹脂またはセラミックを主基材とし、
電子部品などを実装するプリント配線基板５が設けら
れ、このプリント配線基板５に形成された電極であるラ
ンド５ａに対応するはんだバンプ４が押しつけられるこ
とによって電気的に接続が行われている。さらに、ラン
ド５ａ以外のプリント配線基板５の表面には、絶縁性の
ソルダレジスト６が形成され、プリント配線基板５表面
の保護が行われている。
【００２３】そして、半導体装置１は、半導体チップ２
表面とプリント配線基板５表面との隙間に絶縁樹脂７が
充填されている。この絶縁樹脂７は、図２に示すよう
に、エポキシ樹脂、硬化材、硬化促進材および可撓化材
などからなる有機成分（エポキシ樹脂）７1 とフィラー
粒子（シリカフィラー）７2 とが混在している。
表面とプリント配線基板５表面との隙間に絶縁樹脂７が
充填されている。この絶縁樹脂７は、図２に示すよう
に、エポキシ樹脂、硬化材、硬化促進材および可撓化材
などからなる有機成分（エポキシ樹脂）７1 とフィラー
粒子（シリカフィラー）７2 とが混在している。
【００２４】また、フィラー粒子７2 は、熱膨張係数が
シリコン（Ｓｉ）よりも小さい溶融石英粒子が用いられ
ており、絶縁性材料７の熱膨張係数は、はんだバンプ４
の熱膨張係数と同等程度の約2.５×１０-5／℃程度とな
っている。さらに、絶縁樹脂７において、フィラー粒子
７2 の含有率は６５％程度となっている。
シリコン（Ｓｉ）よりも小さい溶融石英粒子が用いられ
ており、絶縁性材料７の熱膨張係数は、はんだバンプ４
の熱膨張係数と同等程度の約2.５×１０-5／℃程度とな
っている。さらに、絶縁樹脂７において、フィラー粒子
７2 の含有率は６５％程度となっている。
【００２５】そして、半導体チップ２表面とプリント配
線基板５表面との隙間に充填された絶縁樹脂７は、半導
体チップ２からプリント配線基板５にかけてフィラー粒
子７2 の含有率が連続的に小さくなるように変化してお
り、それに伴い熱膨張係数も連続的に変化する状態とな
る。
線基板５表面との隙間に充填された絶縁樹脂７は、半導
体チップ２からプリント配線基板５にかけてフィラー粒
子７2 の含有率が連続的に小さくなるように変化してお
り、それに伴い熱膨張係数も連続的に変化する状態とな
る。
【００２６】よって、絶縁樹脂７によってはんだバンプ
４との熱膨張係数の整合性が得られ、半導体チップ２と
の接着界面においては、フィラー樹脂７2 の含有率が高
いことによって熱膨張係数が小さくなった絶縁樹脂７に
より熱膨張係数の整合性が得られことになる。
４との熱膨張係数の整合性が得られ、半導体チップ２と
の接着界面においては、フィラー樹脂７2 の含有率が高
いことによって熱膨張係数が小さくなった絶縁樹脂７に
より熱膨張係数の整合性が得られことになる。
【００２７】次に、半導体装置１の製造工程フローを図
３〜図７を用いて説明する。
３〜図７を用いて説明する。
【００２８】まず、図３に示すように、プリント配線基
板５に半導体チップ２を搭載し、半導体チップ２の電極
パッド２ａと、それに対応するプリント配線基板５のラ
ンド５ａとをはんだバンプ４を介して、たとえば、フリ
ップチップボンディングなどによって電気的に接続を行
う。
板５に半導体チップ２を搭載し、半導体チップ２の電極
パッド２ａと、それに対応するプリント配線基板５のラ
ンド５ａとをはんだバンプ４を介して、たとえば、フリ
ップチップボンディングなどによって電気的に接続を行
う。
【００２９】そして、図４に示すように、半導体チップ
２表面とプリント配線基板５表面との隙間に絶縁樹脂７
を充填した後、図５に示すように、半導体チップ２が下
側に位置するように反転させ、約３０分程度その状態で
放置する。また、絶縁樹脂７の充填直後は、図６に示す
ように、有機成分７1 およびフィラー粒子７2 が均一に
混じった状態となっている。
２表面とプリント配線基板５表面との隙間に絶縁樹脂７
を充填した後、図５に示すように、半導体チップ２が下
側に位置するように反転させ、約３０分程度その状態で
放置する。また、絶縁樹脂７の充填直後は、図６に示す
ように、有機成分７1 およびフィラー粒子７2 が均一に
混じった状態となっている。
【００３０】ここで、前述したように約３０分程度放置
することによって、図７に示すように、絶縁樹脂７のう
ち、大きなフィラー粒子７2 が重力によって下側、すな
わち、半導体チップ２表面近傍に沈降する。
することによって、図７に示すように、絶縁樹脂７のう
ち、大きなフィラー粒子７2 が重力によって下側、すな
わち、半導体チップ２表面近傍に沈降する。
【００３１】次に、半導体チップ２の裏面が下側になっ
た状態で、約７０℃程度の雰囲気のオーブンに約３０分
間投入した後、約１５０℃程度の雰囲気のオーブンに約
３時間投入し、絶縁樹脂７を硬化させることによって半
導体装置１（図１）が形成されることになる。
た状態で、約７０℃程度の雰囲気のオーブンに約３０分
間投入した後、約１５０℃程度の雰囲気のオーブンに約
３時間投入し、絶縁樹脂７を硬化させることによって半
導体装置１（図１）が形成されることになる。
【００３２】また、フィラー粒子７2 の熱膨張係数は、
約1.０×１０-6／℃程度であり、有機成分７1 の熱膨張
係数は、約５０×１０-6／℃程度であるので、フィラー
粒子７2 の含有率の大きい半導体チップ２近傍では熱膨
張係数が小さくなり、フィラー粒子７2 の含有率が小さ
いプリント配線基板５近傍では熱膨張係数が大きくなる
ので、半導体チップ２近傍からプリント配線基板５近傍
にかけて熱膨張係数が連続的に変化することになる。
約1.０×１０-6／℃程度であり、有機成分７1 の熱膨張
係数は、約５０×１０-6／℃程度であるので、フィラー
粒子７2 の含有率の大きい半導体チップ２近傍では熱膨
張係数が小さくなり、フィラー粒子７2 の含有率が小さ
いプリント配線基板５近傍では熱膨張係数が大きくなる
ので、半導体チップ２近傍からプリント配線基板５近傍
にかけて熱膨張係数が連続的に変化することになる。
【００３３】それにより、本実施の形態１では、絶縁樹
脂７の熱膨張係数を連続して変化させることによって、
絶縁樹脂７全体により、はんだバンプ４に集中する応力
を緩和することができ、かつ絶縁樹脂７と半導体チップ
２との接着界面では、フィラー粒子７2 の含有率が多く
熱膨張係数が小さくなっているので熱膨張係数の整合性
を得ることができるので、接続信頼性を大幅に向上し、
半導体チップ２と絶縁樹脂７との剥離などを確実に防止
することができる。
脂７の熱膨張係数を連続して変化させることによって、
絶縁樹脂７全体により、はんだバンプ４に集中する応力
を緩和することができ、かつ絶縁樹脂７と半導体チップ
２との接着界面では、フィラー粒子７2 の含有率が多く
熱膨張係数が小さくなっているので熱膨張係数の整合性
を得ることができるので、接続信頼性を大幅に向上し、
半導体チップ２と絶縁樹脂７との剥離などを確実に防止
することができる。
【００３４】また、半導体チップ２の面積が大きくなる
にしたがって熱変形が大きくなるので大型の半導体チッ
プ２を用いたフリップチップ接続の場合に、より接続信
頼性を向上することができる。
にしたがって熱変形が大きくなるので大型の半導体チッ
プ２を用いたフリップチップ接続の場合に、より接続信
頼性を向上することができる。
【００３５】（実施の形態２）図８は、本発明の実施の
形態２によるフリップチップ接続された半導体装置の断
面図、図９〜図１１は、本発明の実施の形態２によるフ
リップチップ接続される半導体装置の製造フローの説明
図である。
形態２によるフリップチップ接続された半導体装置の断
面図、図９〜図１１は、本発明の実施の形態２によるフ
リップチップ接続される半導体装置の製造フローの説明
図である。
【００３６】本実施の形態２においては、図８に示すよ
うに、ベアチップ実装技術の一種であるフリップチップ
接続が行われる半導体装置１における半導体チップ２が
実装されたプリント配線基板５の隙間に、絶縁樹脂層７
ａが形成されている。
うに、ベアチップ実装技術の一種であるフリップチップ
接続が行われる半導体装置１における半導体チップ２が
実装されたプリント配線基板５の隙間に、絶縁樹脂層７
ａが形成されている。
【００３７】また、この絶縁樹脂層７ａは、２種類の絶
縁樹脂７ａ1 、７ａ2 から構成され、絶縁樹脂７ａ1 ，
７ａ2 は、どちらもエポキシ樹脂、硬化材、硬化促進材
および可撓化材などからなる有機成分７1 と溶融石英粒
子などからなるフィラー粒子７2 とが混在したものであ
る。
縁樹脂７ａ1 、７ａ2 から構成され、絶縁樹脂７ａ1 ，
７ａ2 は、どちらもエポキシ樹脂、硬化材、硬化促進材
および可撓化材などからなる有機成分７1 と溶融石英粒
子などからなるフィラー粒子７2 とが混在したものであ
る。
【００３８】また、絶縁樹脂７ａ1 は、フィラー粒子７
2 の含有率が７０％〜８０％程度の割合であって熱膨張
係数が低くなっており、絶縁樹脂７ａ2 は、フィラー粒
子７2 の含有率が５０％程度の割合からなり、熱膨張係
数が高くなっている。
2 の含有率が７０％〜８０％程度の割合であって熱膨張
係数が低くなっており、絶縁樹脂７ａ2 は、フィラー粒
子７2 の含有率が５０％程度の割合からなり、熱膨張係
数が高くなっている。
【００３９】そして、半導体チップ２の表面側には、絶
縁樹脂７ａ1 が塗布された状態となっており、プリント
配線基板５の表面側には、絶縁樹脂７ａ2 が塗布された
状態となっている。
縁樹脂７ａ1 が塗布された状態となっており、プリント
配線基板５の表面側には、絶縁樹脂７ａ2 が塗布された
状態となっている。
【００４０】次に、半導体装置１の製造工程フローを図
９〜図１１を用いて説明する。
９〜図１１を用いて説明する。
【００４１】まず、はんだバンプ４が形成された半導体
チップ２の表面に絶縁樹脂７ａ1 をポッティングし、は
んだバンプ４が覆われない程度に塗布した後、この状態
で約１５０℃程度の雰囲気のオーブンに約３０分間投入
し、絶縁樹脂７ａ1 を硬化させる。
チップ２の表面に絶縁樹脂７ａ1 をポッティングし、は
んだバンプ４が覆われない程度に塗布した後、この状態
で約１５０℃程度の雰囲気のオーブンに約３０分間投入
し、絶縁樹脂７ａ1 を硬化させる。
【００４２】次に、プリント配線基板５のランド５ａに
フラックス樹脂などを塗布した後、自動チップマウント
装置などによって、絶縁樹脂７ａ1 が塗布された半導体
チップ２のはんだバンプ４と対応するランド５ａとを重
合させて仮固定し、約２４０℃程度に保たれたＮ2 リフ
ロー装置に約１０分間投入を行い、はんだバンプ４によ
ってランド５ａと電極パッド２ａとを電気的に接続す
る。
フラックス樹脂などを塗布した後、自動チップマウント
装置などによって、絶縁樹脂７ａ1 が塗布された半導体
チップ２のはんだバンプ４と対応するランド５ａとを重
合させて仮固定し、約２４０℃程度に保たれたＮ2 リフ
ロー装置に約１０分間投入を行い、はんだバンプ４によ
ってランド５ａと電極パッド２ａとを電気的に接続す
る。
【００４３】その後、半導体チップ２の表面に塗布され
た絶縁樹脂７ａ1 と半導体チップ２が実装されたプリン
ト配線基板５表面との隙間に絶縁樹脂７ａ2 を充填す
る。この場合、半導体チップ２裏面が上方に位置する状
態でプリント配線基板５を加熱ステージに搭載し、約６
０℃程度に加熱しながら半導体チップ２の所定の周辺部
から絶縁樹脂７ａ2 を充填する。
た絶縁樹脂７ａ1 と半導体チップ２が実装されたプリン
ト配線基板５表面との隙間に絶縁樹脂７ａ2 を充填す
る。この場合、半導体チップ２裏面が上方に位置する状
態でプリント配線基板５を加熱ステージに搭載し、約６
０℃程度に加熱しながら半導体チップ２の所定の周辺部
から絶縁樹脂７ａ2 を充填する。
【００４４】この時、絶縁樹脂７ａ1 および絶縁樹脂７
ａ2 の二重構造からなる絶縁樹脂層７ａ全体の熱膨張係
数が、はんだバンプ４材料の熱膨張係数と同等程度とな
るように各々の絶縁樹脂７ａ1 ，７ａ2 の厚みを調整す
る。
ａ2 の二重構造からなる絶縁樹脂層７ａ全体の熱膨張係
数が、はんだバンプ４材料の熱膨張係数と同等程度とな
るように各々の絶縁樹脂７ａ1 ，７ａ2 の厚みを調整す
る。
【００４５】次に、絶縁樹脂７ａ1 ，７ａ2 を完全に硬
化させるために約７０℃程度の雰囲気のオーブンに約３
０分間投入し、続いて約１５０℃程度の雰囲気のオーブ
ンに約３時間投入することにより、半導体装置１の形成
を行う。
化させるために約７０℃程度の雰囲気のオーブンに約３
０分間投入し、続いて約１５０℃程度の雰囲気のオーブ
ンに約３時間投入することにより、半導体装置１の形成
を行う。
【００４６】それにより、本実施の形態２によれば、熱
膨張係数の異なる絶縁樹脂７ａ1 ，７ａ2 を重ね合わせ
ることによって、絶縁樹脂層７ａ全体によってはんだバ
ンプ４に集中する応力を緩和することができ、かつ半導
体チップ２との接着界面にフィラー粒子７2 の含有率が
多い絶縁樹脂７ａ1 を塗布することによって熱膨張係数
を小さくして熱膨張係数の整合性を得ることができるの
で、接続信頼性を大幅に向上し、半導体チップ２と絶縁
樹脂層７ａとの剥離などを確実に防止することができ
る。
膨張係数の異なる絶縁樹脂７ａ1 ，７ａ2 を重ね合わせ
ることによって、絶縁樹脂層７ａ全体によってはんだバ
ンプ４に集中する応力を緩和することができ、かつ半導
体チップ２との接着界面にフィラー粒子７2 の含有率が
多い絶縁樹脂７ａ1 を塗布することによって熱膨張係数
を小さくして熱膨張係数の整合性を得ることができるの
で、接続信頼性を大幅に向上し、半導体チップ２と絶縁
樹脂層７ａとの剥離などを確実に防止することができ
る。
【００４７】また、同様に半導体チップ２の面積が大き
くなるにしたがって熱変形が大きくなるので大型の半導
体チップ２を用いたフリップチップ接続の場合に、より
接続信頼性を向上することができる。
くなるにしたがって熱変形が大きくなるので大型の半導
体チップ２を用いたフリップチップ接続の場合に、より
接続信頼性を向上することができる。
【００４８】さらに、フィラー粒子７2 の含有率が高い
絶縁樹脂７ａ1 は、粘度が高くなる傾向にあるが、この
絶縁樹脂７ａ1 は前述したように塗布などの方法によっ
て半導体チップ２の表面に形成できるので、充填不良な
どを起こすこなく簡単に絶縁製樹脂７ａ1 の形成を行う
ことができ、さまざまな熱膨張係数の異なる材料を組み
合わせることができる。
絶縁樹脂７ａ1 は、粘度が高くなる傾向にあるが、この
絶縁樹脂７ａ1 は前述したように塗布などの方法によっ
て半導体チップ２の表面に形成できるので、充填不良な
どを起こすこなく簡単に絶縁製樹脂７ａ1 の形成を行う
ことができ、さまざまな熱膨張係数の異なる材料を組み
合わせることができる。
【００４９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００５０】たとえば、前記実施の形態１，２において
は、絶縁樹脂および絶縁樹脂層の有機成分がエポキシ樹
脂などであったが、これを非エポキシ系の樹脂にしても
良好に半導体装置の信頼性を向上させることができる。
は、絶縁樹脂および絶縁樹脂層の有機成分がエポキシ樹
脂などであったが、これを非エポキシ系の樹脂にしても
良好に半導体装置の信頼性を向上させることができる。
【００５１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５２】（１）本発明によれば、全体の熱膨張係数
を金属バンプと同等程度し、半導体チップ側の絶縁樹脂
の熱膨張係数を半導体チップと同等程度とする絶縁樹脂
を介在させることにより、金属バンプに集中する応力を
緩和することができ、かつ絶縁樹脂が半導体チップから
剥離するのを防止することができる。
を金属バンプと同等程度し、半導体チップ側の絶縁樹脂
の熱膨張係数を半導体チップと同等程度とする絶縁樹脂
を介在させることにより、金属バンプに集中する応力を
緩和することができ、かつ絶縁樹脂が半導体チップから
剥離するのを防止することができる。
【００５３】（２）また、本発明では、上記（１）によ
り、フリップチップ接続の半導体装置における接続信頼
性を大幅に向上することができる。
り、フリップチップ接続の半導体装置における接続信頼
性を大幅に向上することができる。
【図１】本発明の実施の形態１によるフリップチップ接
続された半導体装置の断面図である。
続された半導体装置の断面図である。
【図２】本発明の実施の形態１によるフリップチップ接
続に用いられる絶縁樹脂の説明図である。
続に用いられる絶縁樹脂の説明図である。
【図３】本発明の実施の形態１によるフリップチップ接
続される半導体装置の製造フローの説明図である。
続される半導体装置の製造フローの説明図である。
【図４】本発明の実施の形態１によるフリップチップ接
続される半導体装置の製造フローの説明図である。
続される半導体装置の製造フローの説明図である。
【図５】本発明の実施の形態１によるフリップチップ接
続される半導体装置の製造フローの説明図である。
続される半導体装置の製造フローの説明図である。
【図６】半導体チップとプリント配線基板との隙間に充
填した直後の絶縁樹脂の説明図である。
填した直後の絶縁樹脂の説明図である。
【図７】所定時間放置した後の絶縁樹脂の説明図であ
る。
る。
【図８】本発明の実施の形態２によるフリップチップ接
続された半導体装置の断面図である。
続された半導体装置の断面図である。
【図９】本発明の実施の形態２によるフリップチップ接
続される半導体装置の製造フローの説明図である。
続される半導体装置の製造フローの説明図である。
【図１０】本発明の実施の形態２によるフリップチップ
接続される半導体装置の製造フローの説明図である。
接続される半導体装置の製造フローの説明図である。
【図１１】本発明の実施の形態２によるフリップチップ
接続される半導体装置の製造フローの説明図である。
接続される半導体装置の製造フローの説明図である。
１ 半導体装置 ２ 半導体チップ ２ａ 電極パッド（電極） ３ 保護膜 ４ はんだバンプ（金属バンプ） ５ プリント配線基板 ５ａ ランド ６ ソルダレジスト ７ 絶縁樹脂 ７ａ 絶縁樹脂層 ７1 有機成分（エポキシ樹脂） ７2 フィラー粒子（シリカフィラー） ７ａ1 ，７ａ2 絶縁樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 栄次 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 三輪 孝志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (7)
- 【請求項１】 半導体チップの電極に金属バンプが形成
され、前記金属バンプをプリント配線基板の電極に電気
的に接続する半導体装置であって、前記半導体チップと
前記プリント配線基板との隙間に、前記半導体チップ側
では前記半導体チップと同等程度に熱膨張係数が小さ
く、前記プリント配線基板側に近ずくにしたがって熱膨
張係数が大きくなり、全体の熱膨張係数が前記金属バン
プの熱膨張係数と同等程度となる絶縁樹脂を介在させた
ことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記絶縁樹脂が、エポキシ系樹脂とフィラー粒子とからな
り、前記フィラー粒子の含有率を増減することによって
熱膨張係数を変えたことを特徴とする半導体装置。 - 【請求項３】 半導体チップの電極に金属バンプが形成
され、前記金属バンプをプリント配線基板の電極に電気
的に接続する半導体装置であって、 前記半導体チップと前記プリント配線基板との隙間に、
前記半導体チップ側に形成され、前記半導体チップと同
等程度に熱膨張係数が小さい第１の絶縁樹脂と、前記プ
リント配線基板側に形成され、前記第１の絶縁樹脂より
も熱膨張係数が大きい第２の絶縁樹脂との２層構造から
なり、前記第１、第２の絶縁樹脂全体の熱膨張係数が前
記金属バンプの熱膨張係数と同等程度である絶縁樹脂層
を介在させたことを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において、前
記第１、第２の絶縁樹脂が、エポキシ系樹脂とフィラー
粒子とからなり、前記第１の絶縁樹脂における前記フィ
ラー粒子の含有率を前記第２の絶縁樹脂より高くするこ
とによって熱膨張係数を変えたことを特徴とする半導体
装置。 - 【請求項５】 請求項２または４記載の半導体装置にお
いて、前記フィラー粒子が、シリカフィラーよりなるこ
とを特徴とする半導体装置。 - 【請求項６】 金属バンプが形成された半導体チップを
準備する工程と、 前記金属バンプに対応した電極が設けられたプリント配
線基板を準備する工程と、 前記プリント配線基板に前記半導体チップを実装し、前
記金属バンプにより電気的な接続を行う工程と、 前記プリント配線基板と前記半導体チップとの隙間に、
エポキシ系樹脂とフィラー粒子からなる絶縁樹脂を充填
する工程と、 前記プリント配線基板を前記半導体チップよりも上側に
した状態で、所定の時間放置し、前記フィラー粒子を前
記半導体チップ側に沈降させる工程と、 前記フィラー粒子を前記半導体チップ側に沈降させた後
に前記絶縁樹脂を硬化させる工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項７】 金属バンプが形成された半導体チップを
準備する工程と、 前記金属バンプに対応した電極が設けられたプリント配
線基板を準備する工程と、 前記半導体チップの前記金属バンプが形成された表面に
前記半導体チップと同等程度に熱膨張係数が小さい第１
の絶縁樹脂を塗布する工程と、 前記第１の絶縁樹脂を硬化する工程と、 前記第１の絶縁性樹脂が硬化した前記半導体チップを前
記プリント配線基板に実装し、前記金属バンプにより電
気的な接続を行う工程と、 前記プリント配線基板と前記半導体チップに塗布された
前記第１の絶縁樹脂との隙間に、前記第１の絶縁樹脂よ
りも熱膨張係数が大きい第２の絶縁樹脂を充填する工程
と、 前記第２の絶縁樹脂を硬化させ、前記第１、第２の絶縁
樹脂全体の熱膨張係数が前記金属バンプの熱膨張係数と
同等程度である絶縁樹脂層を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24512397A JPH1187424A (ja) | 1997-09-10 | 1997-09-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24512397A JPH1187424A (ja) | 1997-09-10 | 1997-09-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187424A true JPH1187424A (ja) | 1999-03-30 |
Family
ID=17128973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24512397A Pending JPH1187424A (ja) | 1997-09-10 | 1997-09-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187424A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1111674A2 (en) | 1999-12-20 | 2001-06-27 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
| JP2003078006A (ja) * | 2001-09-04 | 2003-03-14 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| US6674178B1 (en) | 1999-09-20 | 2004-01-06 | Nec Electronics Corporation | Semiconductor device having dispersed filler between electrodes |
| WO2005041298A1 (en) * | 2003-10-16 | 2005-05-06 | Kulicke & Soffa Investments, Inc. | System and method for reducing or eliminating semiconductor device wire sweep |
| US7179688B2 (en) | 2003-10-16 | 2007-02-20 | Kulicke And Soffa Industries, Inc. | Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method |
| JP2007317996A (ja) * | 2006-05-29 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 半導体素子実装構造体 |
| JP2008024941A (ja) * | 1999-02-18 | 2008-02-07 | Seiko Epson Corp | 半導体装置 |
| US8063486B2 (en) | 2006-05-15 | 2011-11-22 | Panasonic Corporation | Circuit board, method for manufacturing the same, and semiconductor device |
| US8154123B2 (en) | 2009-02-20 | 2012-04-10 | Panasonic Corporation | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure |
-
1997
- 1997-09-10 JP JP24512397A patent/JPH1187424A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008024941A (ja) * | 1999-02-18 | 2008-02-07 | Seiko Epson Corp | 半導体装置 |
| US6674178B1 (en) | 1999-09-20 | 2004-01-06 | Nec Electronics Corporation | Semiconductor device having dispersed filler between electrodes |
| EP1111674A3 (en) * | 1999-12-20 | 2006-01-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
| US6931725B2 (en) | 1999-12-20 | 2005-08-23 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| EP1111674A2 (en) | 1999-12-20 | 2001-06-27 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP2003078006A (ja) * | 2001-09-04 | 2003-03-14 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| US6955949B2 (en) | 2003-10-16 | 2005-10-18 | Kulicke & Soffa Investments, Inc. | System and method for reducing or eliminating semiconductor device wire sweep |
| US7109586B2 (en) | 2003-10-16 | 2006-09-19 | Kulicke And Soffa Industries, Inc. | System for reducing or eliminating semiconductor device wire sweep |
| US7179688B2 (en) | 2003-10-16 | 2007-02-20 | Kulicke And Soffa Industries, Inc. | Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method |
| WO2005041298A1 (en) * | 2003-10-16 | 2005-05-06 | Kulicke & Soffa Investments, Inc. | System and method for reducing or eliminating semiconductor device wire sweep |
| US8063486B2 (en) | 2006-05-15 | 2011-11-22 | Panasonic Corporation | Circuit board, method for manufacturing the same, and semiconductor device |
| JP2007317996A (ja) * | 2006-05-29 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 半導体素子実装構造体 |
| US8154123B2 (en) | 2009-02-20 | 2012-04-10 | Panasonic Corporation | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6103551A (en) | Semiconductor unit and method for manufacturing the same | |
| JP2848357B2 (ja) | 半導体装置の実装方法およびその実装構造 | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| US6861285B2 (en) | Flip chip underfill process | |
| JPH1154662A (ja) | フリップチップ樹脂封止構造及び樹脂封入方法 | |
| JPH1187424A (ja) | 半導体装置およびその製造方法 | |
| JP2000340712A (ja) | ポリマ補強カラム・グリッド・アレイ | |
| JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| TWI478257B (zh) | 封裝結構及封裝製程 | |
| JPH09162229A (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JPS5821350A (ja) | 半導体集積回路の実装構造 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JPH0551179B2 (ja) | ||
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2001015641A (ja) | 電子部品の接続構造及び接続方法 | |
| JPH104121A (ja) | 半導体装置の製造方法 | |
| JP2000100862A (ja) | ベアチップ実装方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11260860A (ja) | チップ部品のプリント配線基板への搭載方法 | |
| KR20030095036A (ko) | 플립 칩 패키지의 솔더 범프 연결방법 |