JP2001298146A - 多層配線基体の製造方法および多層配線基体 - Google Patents

多層配線基体の製造方法および多層配線基体

Info

Publication number
JP2001298146A
JP2001298146A JP2000111438A JP2000111438A JP2001298146A JP 2001298146 A JP2001298146 A JP 2001298146A JP 2000111438 A JP2000111438 A JP 2000111438A JP 2000111438 A JP2000111438 A JP 2000111438A JP 2001298146 A JP2001298146 A JP 2001298146A
Authority
JP
Japan
Prior art keywords
wiring
thermosetting resin
resin layer
bumps
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000111438A
Other languages
English (en)
Inventor
Yasumichi Hatanaka
康道 畑中
Kazuhiro Tada
和弘 多田
Hirofumi Fujioka
弘文 藤岡
Toshihiro Iwasaki
俊寛 岩崎
Satoshi Yamada
聡 山田
Michitaka Kimura
通孝 木村
Naoto Ueda
直人 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000111438A priority Critical patent/JP2001298146A/ja
Publication of JP2001298146A publication Critical patent/JP2001298146A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ、配線基板等の配線基体をバン
プを介して相互に接続し熱硬化性樹脂で固着して多層配
線基体を製造する方法において、電気的接続の信頼性を
向上する。 【解決手段】 相対する位置にバンプ１１、１２が形成
された両配線基体９、１０を熱硬化性樹脂層１３を介在
させて加熱状態で互いに圧接し、超音波振動を印加して
バンプ１１、１２接合部に固相拡散層を形成することに
より両配線基体９、１０を接合する際、上記圧接から固
相拡散層形成による接合完了まで、熱硬化性樹脂層１３
の粘度を０．３〜１００Ｐａ・ｓに保持してゲル化しな
いようにして、接合部に熱硬化性樹脂層１３を噛み込む
ことなく、また超音波振動を減衰させることなく良好な
接合を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子、配
線基板などの複数枚の配線基体を縦方向に積層して備
え、配線基体相互の配線間が電気的に接続された多層配
線基体に関するものである。
【０００２】
【従来の技術】近年の電子機器の小形化や高密度化に対
応した実装技術の革新は目覚ましく、それに伴い、半導
体装置や多層配線板などの多層配線基体においても、配
線基体相互の接続に係る技術が注目されている。半導体
装置では、小形化、多ピン化、高速化の要求から半導体
チップをフェイスダウンでバンプを介して配線基板に直
接接続するフリップチップ接続方法が開発されている。
この配線基板への半導体チップのフリップチップ接続方
法において、半導体チップにバンプを形成し、配線基板
への接合時に加熱加圧と同時に超音波振動を印加する方
法があり、以下に示す。図１４は、超音波併用熱圧着に
よるフリップチップ接続を用いた従来の半導体装置の製
造方法を示す断面図である。まず、半導体チップ１上に
形成されている電極パッド２上に形成された金から成る
バンプ３と、配線基板４上に形成された金から成る電極
パッド５との位置合わせを行い（図１４（ａ））、半導
体チップ１を配線基板４に熱圧着して超音波振動６を印
加する。これにより、バンプ３と配線基板４上の電極パ
ッド５との界面にて、超音波併用熱圧着による金−金・
固相拡散が生じ、半導体チップ１と配線基板４とは接合
される（図１４（ｂ））。次に、半導体チップ１と配線
基板４との間隙に、ディスペンサ７によりアンダーフィ
ル８を注入し硬化させる（図１４（ｃ））。
【０００３】この超音波併用熱圧着によるフリップチッ
プ接続方法では、低温、低荷重および短時間で金属の固
相拡散にて成る金属接合の形成が可能となる。しかしな
がら、接合後に行う半導体チップ１と配線基板４との間
隙へのアンダーフィル８の充填は、ディスペンサ７によ
り、半導体チップ１の側部に所定量のアンダーフィル８
を供給して毛細管現象を利用して流し込むことにより行
われており、かなりの時間を必要とし生産効率低下の原
因となるものであった。また、アンダーフィル８は半導
体チップと配線基板との間隙に充填するため低粘度の液
状樹脂である必要から、使用できる樹脂の種類やシリカ
等の充填剤の充填量に制約を受け、高品質および高信頼
性のアンダーフィル８を得るのが困難であった。
【０００４】このような問題点を改善する方法として、
超音波併用熱圧着によるフリップチップ接合に関し、例
えば特開平１０−３３５３７３号公報に記載されるよう
な方法があり以下に示す。まず、電極を有する配線基板
上に、電極を覆う樹脂にてなる接着剤を配設し、接着剤
を所望の粘度とし、電極と相対する突起電極を有する半
導体素子と配線基板とを加熱状態にて圧接して、電極と
突起電極とを接触させ、電極と突起電極との接触箇所に
超音波振動を印加し、接触箇所に固相拡散にて成る接合
部を形成して、半導体素子と配線基板とを接合し、接着
剤を硬化させる。このような半導体装置の製造方法によ
り、生産性よく、半導体素子と配線基板との接合を安定
して行うことができる。しかしながら、突起電極の接合
性や接続信頼性に大きく影響する接着剤に関し、最適な
特性（ゲルタイム、粘度）や組成については詳細に検討
されていない。また、半導体チップと半導体チップとを
接合する半導体装置やその製造方法および配線基板と配
線基板とを接合する多層配線基板やその製造方法への適
用についても検討されていない。
【０００５】一方、半導体チップ相互の電気的接続に関
し、例えば、従来はロジックチップとメモリチップとを
接続する場合、それぞれを配線基板に実装して配線基板
に形成された配線を介して両チップを接続していた。デ
ータ処理の高速化を図るためにはロジックチップとメモ
リチップとの間のデータ転送速度を向上させることが必
要であるが、そのためには、信号線を短くしたり本数を
増やすこと、データ転送のクロック周波数を上げること
が考えられる。しかし、ロジックチップとメモリチップ
とを配線基板上に形成された配線で接続する従来の接続
方法では、上記のようなデータ転送速度の向上には限界
があった。
【０００６】これらの問題に対応する技術として、ロジ
ック部とメモリ部とを同一の半導体チップ内に形成する
システムＬＳＩがある。メモリ部とロジック部間はチッ
プ内の配線によって接続されているため、データ転送速
度の向上が可能となる。しかしメモリ部とロジック部を
混載したシステムＬＳＩの製造には、本来は異なった製
造プロセスで製造されるメモリ部とロジック部を同一プ
ロセスで製造するため、それぞれを専用のプロセスで製
造した場合と比較して、工程が煩雑であり、性能が低下
したり製造歩留まりが低下することがあった。
【０００７】このような問題点を改善するものとして、
例えば特開平１１−１２１５０９号公報に記載されるよ
うに、２個の半導体チップを高密度に接続する方法が提
案されている。例えば、強誘電体メモリチップの電極パ
ッドに金製バンプが形成され、この金製バンプ上に形成
された金製スタッドバンプに、接続対象となる半導体チ
ップの端子を押圧により接続し、上記強誘電体メモリチ
ップの金製バンプ形成面と、接続対象の上記半導体チッ
プの端子形成面とを樹脂製の接着剤により接合する。こ
れにより、強誘電体メモリチップの特性を損なうことな
く、この強誘電体メモリチップと所望の接続対象物との
電気的導通が図れる。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うに超音波振動を併用せずかつ通常の樹脂接着剤を用
い、半導体チップ間を金製バンプにより樹脂接着剤を介
して接続するには、チップに対して大きな荷重をかける
必要があり、半導体チップが破損したり、また大きな荷
重をかけることの出来る特別な装置が必要となるもので
あった。さらに、金属間の固相拡散による金属結合に比
べ接続信頼性が低下するという問題点があった。
【０００９】この発明は上述したような従来の問題点を
解決するためになされたもので、配線基体間が互いに電
気的接続された多層配線基体において、電気的接続の信
頼性向上を図るとともに、容易で効率的に配線基体間を
信頼性良く接合することを目的とし、また、それに適し
た多層配線基体の製造方法および構造を提供することを
目的とする。
【００１０】
【課題を解決するための手段】この発明に係る請求項１
記載の多層配線基体の製造方法は、半導体素子、配線基
板等から成る２枚の配線基体を、該配線基体表面の相対
する位置に配設された電極間を相互にバンプを介して接
続し、上記配線基体間に介在する熱硬化性樹脂層により
固着した多層配線基体の製造方法であって、上記配線基
体表面の上記電極上に上記バンプを形成する第１の工程
と、上記熱硬化性樹脂層を上記配線基板上に形成する第
２の工程と、上記両配線基体を加熱状態で互いに圧接
し、上記バンプとその対向部との接触部に超音波振動を
印加して固相拡散による接合部を形成することにより上
記両配線基体を接合する第３の工程と、その後、上記熱
硬化性樹脂層を硬化させる第４の工程とを備え、上記第
３の工程での上記両配線基体の接合時に、上記熱硬化性
樹脂層の粘度が０.３〜１００Ｐａ・ｓであり、固相拡
散による上記接合部の形成完了まで該熱硬化性樹脂層が
ゲル化しないものである。
【００１１】またこの発明に係る請求項２記載の多層配
線基体の製造方法は、請求項１における第１の工程にお
いて両配線基体の電極上にバンプを形成し、第２の工程
において、一方あるいは双方の上記配線基体上に上記バ
ンプを覆う熱硬化性樹脂層を形成し、第３の工程におい
て、固相拡散によりバンプ−バンプ間で接合部を形成す
るものである。
【００１２】またこの発明に係る請求項３記載の多層配
線基体の製造方法は、請求項２において、接合部を形成
するバンプの一方が金から成り、他方が金またはアルミ
から成るものである。
【００１３】またこの発明に係る請求項４記載の多層配
線基体の製造方法は、請求項１〜３のいずれかにおける
第２の工程において、熱硬化性樹脂層として室温で液状
であるものを配線基体上に形成するものである。
【００１４】またこの発明に係る請求項５記載の多層配
線基体の製造方法は、請求項１〜３のいずれかにおける
第２の工程において、熱硬化性樹脂層としてフィルム状
の熱硬化性樹脂シートを配線基体上に配置するものであ
る。
【００１５】またこの発明に係る請求項６記載の多層配
線基体の製造方法は、請求項１〜５のいずれかにおい
て、熱硬化性樹脂層がエポキシ樹脂を主成分とし、硬化
剤としてフェノール樹脂を含むものである。
【００１６】またこの発明に係る請求項７記載の多層配
線基体の製造方法は、請求項１〜６のいずれかにおい
て、熱硬化性樹脂層が充填剤を含むものである。
【００１７】またこの発明に係る請求項８記載の多層配
線基体の製造方法は、請求項１〜７のいずれかにおい
て、両配線基体が共に半導体チップである。
【００１８】またこの発明に係る請求項９記載の多層配
線基体の製造方法は、請求項１〜７のいずれかにおい
て、両配線基体が共に配線基板である。
【００１９】またこの発明に係る請求項１０記載の多層
配線基体は、半導体素子、配線基板等から成る２枚の配
線基体を、請求項１〜９のいずれかに記載の第１〜第４
の工程を用いることにより、該配線基体表面の相対する
位置に配設された電極間を相互にバンプを介して接続
し、上記配線基体間に介在する熱硬化性樹脂層により固
着したものである。
【００２０】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１について図に基づいて説明する。図１は、
この発明の実施の形態１による多層配線基体の製造方法
を、２枚の半導体チップを接合する方法について示した
断面図である。図において、９は第１の半導体チップで
あるロジックチップ、１０は第２の半導体チップである
メモリチップ、１１、１２はそれぞれロジックチップ
９、メモリチップ１０の表面の電極パッド（図示せず）
上に形成された金から成るバンプ、１３は熱硬化性樹脂
を主成分とする樹脂組成物層、１４は超音波振動が印加
可能なヘッド、１５は加熱ステージおよび１６はオーブ
ンである。
【００２１】まず、ロジックチップ９とメモリチップ１
０とのそれぞれについて、表面に形成された電極パッド
上に金製のバンプ１１、１２を形成する。ここで、ロジ
ックチップ９より小さいメモリチップ１０は、例えば５
ｍｍ四角シリコンチップであり表面に３０個のバンプ１
２を形成し、ロジックチップ９表面にも、このバンプ１
２の相対する位置に同数のバンプ１１を形成する。次
に、一方の半導体チップ、この場合ロジックチップ９上
に、形成されたバンプ１１を覆うように、例えば、樹脂
成分（エポキシ樹脂およびフェノール樹脂）３５重量
％、充填剤（球状溶融シリカ：最大粒径５μｍ、平均粒
径が０．５μｍ）５３重量％、および溶剤（メチルエチ
ルケトン）１２重量％を含むエポキシ樹脂ペースト（１
５０℃での粘度１Ｐａ・ｓ、１５０℃でのゲルタイム１
８０秒、ガラス転移温度１５０℃、ガラス転移温度以下
の熱膨張係数が２０ｐｐｍ／℃）で構成される樹脂組成
物層１３を形成する（図１（ａ））。
【００２２】次に、バンプ１１および樹脂組成物層１３
を形成したロジックチップ９を、例えば１５０℃に設定
した加熱ステージ１５に位置決めして固定し、所定時
間、例えば４０秒間保持する。また、バンプ１２のみを
形成したメモリチップ１０をヘッド１４に位置決めして
固定する。これにより、ロジックチップ９が加熱ステー
ジ１５で加熱されて、ロジックチップ９上に形成した樹
脂組成物層１３は溶融して粘度が約１．０Ｐａ・ｓとな
る。さらに樹脂組成物層１３中に残存溶剤や吸湿した水
が存在する場合は加熱により排出される。なお、このよ
うなヘッド１４、加熱ステージ１５を備えて半導体チッ
プ９、１０相互の接合を行う装置は、特に制限はないが
位置決め精度、超音波振動印加機能を備えることからフ
リップチップボンダが望ましい（図１（ｂ））。
【００２３】次に、ヘッド１４を動かし、所定の位置に
ロジックチップ９とメモリチップ１０とを対向配置し、
ヘッド１４に固定したメモリチップ１０のバンプ１２と
加熱ステージ１５に固定したロジックチップ９のバンプ
１１とを接触させる。このとき樹脂組成物層１３は溶融
して粘度が約１．０Ｐａ・ｓとなっているため、樹脂組
成物層１３を噛み込むことなくバンプ１１、１２同士が
接触する。続いて、加熱状態を保持したまま、メモリチ
ップ１０の上からヘッド１４で加圧し、荷重が、例えば
１.５Ｋｇ／半導体チップ９、１０に達したときに、例
えば出力３Ｗで３秒間、超音波振動をヘッドに印加す
る。このようにヘッド１４を介して半導体チップ９、１
０に超音波振動を印加することによりバンプ１１、１２
の接触部に超音波振動が印加され、ロジックチップ９の
バンプ１１とメモリチップ１０のバンプ１２とが反応し
て固相拡散層を形成して接合される。ここで、樹脂組成
物層１３は１５０℃での粘度約１．０Ｐａ・ｓ、１５０
℃でのゲルタイム１８０秒であるため、バンプ接合部に
超音波振動を印加する工程時にも樹脂組成物層１３はゲ
ル化することなく接合に最適な粘度を保持しており、樹
脂組成物層１３が介在した状態でも超音波振動は減衰せ
ずにバンプ接合部に印加され、固相拡散層を形成するこ
とにより、信頼性の高い電気的接続か可能となる（図１
（ｃ））。次に、接合された半導体チップ９、１０を、
例えば１７０℃に設定したオーブン中で２時間程度加熱
し、樹脂組成物層１３を硬化させる（図１（ｄ））。
【００２４】上記のような製造方法によれば、半導体チ
ップ９、１０の接合までに樹脂組成物層１３を形成した
ロジックチップ９を１５０℃で４０秒間加熱することに
より、ロジックチップ９および樹脂組成物層１３を均一
な温度とし、樹脂組成物層１３は接合に適した粘度約
１．０Ｐａ・ｓとなる。また、樹脂組成物層１３中の残
存溶剤や吸湿した水は加熱により排出される。このた
め、バンプ１１、１２間に樹脂組成物層１３を噛み込む
ことなく接合が可能となり、しかも樹脂組成物層１３に
ボイドが発生せず信頼性の高い半導体装置が得られる。
さらに、樹脂組成物層１３は半導体チップ９、１０の接
合時の温度１５０℃では１８０秒間ゲル化しないため、
樹脂組成物層１３が超音波振動を減衰しない粘度を保持
した状態で、超音波振動がバンプ接合部に印加され、固
相拡散層を形成して電気的接続の信頼性が高い半導体装
置が得られる。
【００２５】また、この実施の形態では樹脂組成物層１
３として樹脂成分（エポキシ樹脂およびフェノール樹
脂）３５重量％、充填剤（球状溶融シリカ：最大粒径５
μｍ、平均粒径が０.５μｍ）５３重量％、および溶剤
（メチルエチルケトン）１２重量％を含むエポキシ樹脂
ペーストを用いた。エポキシ樹脂は熱硬化性を有する接
着剤として半導体分野で広く用いられており、エポキシ
樹脂の硬化剤となるフェノール樹脂を含むことにより、
効果的に熱硬化させると共に、硬化後の耐湿性が良好と
なる。さらに、充填剤を含むことにより、熱膨張係数を
小さくし、吸水性を低減する効果がある。この充填剤と
して球状の溶融シリカを用いたため、機械的強度が向上
すると共に、球状であることから流動性も付与できる。
このため、半導体チップ９、１０の接合時の信頼性が良
好となり、信頼性の高い半導体装置が得られる。
【００２６】この実施の形態に用いるエポキシ樹脂とし
ては、１分子中に２個以上のエポキシ基をもつエポキシ
樹脂であれば特に制限はないが、たとえばビスフェノー
ルＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹
脂、ビスフェノールＳ型エポキシ、ビスフェノールＡＤ
型エポキシ樹脂、ジアリルビスフェノールＡ型エポキシ
樹脂、ジアリルビスフェノールＦ型エポキシ樹脂、ジア
リルビスフェノールＡＤ型エポキシ樹脂、テトラメチル
ビフェノール型エポキシ樹脂、ビフェノール型エポキシ
樹脂、シクロペンタジエン型エポキシ樹脂、テルペンフ
ェノール型エポキシ樹脂、テトラブロムビスフェノール
Ａ型エポキシ樹脂、フェノールノボラック型エポキシ樹
脂、クレゾールノボラック型エポキシ樹脂、トリフェニ
ルメタン型エポキシ樹脂、環式脂肪族エポキシ樹脂、グ
リシジルエステルエポキシ樹脂および複素環式エポキシ
樹脂等があり、単独またはその混合物があげられる。な
お、上記エポキシ樹脂の中で、ビスフェノールＡ型エポ
キシ樹脂、ビスフェノールＦ型エポキシ樹脂、脂肪族エ
ポキシ樹脂およびグリシジルエステルエポキシ樹脂は室
温で液状の樹脂である。
【００２７】またこの実施の形態に用いるフェノール樹
脂としてはフェノール性水酸基を２個以上含むものが、
樹脂組成物層１３における硬化樹脂の架橋密度が増加し
耐熱性が向上するため望ましいが、特に制限はない。そ
のような化合物としては、フェノールノボラック、クレ
ゾールノボラック、キシレゾールノボラック、ビスフェ
ノールＡのノボラック、ビスフェノールＦのノボラッ
ク、ビスフェノールＡＤとととのノボラック、ビスフェ
ノールＡ、ビスフェノールＦ、ビスフェノールＡＤ、ジ
アリルビスフェノールＡ、ジアリルビスフェノールＦま
たはジアリルビスフェノールＡＤ等があり、単独または
その混合物があげられる。
【００２８】なお、上述の半導体チップ９、１０の接合
による貼り合わせの工程を繰り返すことにより、更なる
半導体チップの多層化も可能である。また、上記実施の
形態では、半導体チップはロジックチップ９とメモリチ
ップ１０としたが、これに限るものではなく、いずれの
組み合わせにも適用可能である。また、樹脂組成物層１
３の硬化はオーブン１６中で行う以外に、半導体チップ
９、１０を接合後、加熱ステージ１５やヘッド１４を所
定温度に昇温することにより硬化することも可能であ
る。
【００２９】さらに、この実施の形態では、樹脂組成物
層１３に１５０℃での粘度１．０Ｐａ・ｓ、１５０℃で
のゲルタイム１８０秒であるエポキシ樹脂ペーストを用
いたが、樹脂組成物層１３の粘度は、半導体チップ９、
１０の接合時に０．３〜１００Ｐａ・ｓであれば良い。
即ち、半導体チップ９、１０の接合時の温度で、超音波
振動の印加により固相拡散層を形成して接合が完了する
まで、樹脂組成物層１３はゲル化することなく０．３〜
１００Ｐａ・ｓの粘度を保つ。これにより上記実施の形
態と同様の効果が得られる。仮に、樹脂組成物層１３の
粘度が半導体チップ９、１０の接合時に０.３Ｐａ・ｓ
未満の場合、粘度が低すぎるため、接合時の超音波振動
の印加により樹脂が激しく流動して樹脂組成物層１３に
ボイドが発生する。一方、樹脂組成物層１３の粘度が１
００Ｐａ・ｓを越える場合、樹脂組成物層１３の粘度が
高すぎるため、樹脂組成物層１３をバンプ１１、１２間
に噛み込み、バンプ同士を接触することが出来なくな
る、あるいはバンプ同士が接触可能な場合も超音波振動
が樹脂組成物層１３で減衰してしまい、バンプ接合部に
超音波振動が効果的に印加できず固相拡散層を形成でき
ないため、信頼性の高い電気的接続が不可能となる。ま
たこの現象は、ゲルタイムが短いために接合完了までに
ゲル化して粘土が上昇した場合も同様である。
【００３０】また、樹脂組成物層１３は熱硬化性樹脂を
主成分とするが、エポキシ樹脂などの熱硬化性樹脂に、
他の樹脂、例えば熱可塑性樹脂やゴムを混合したものも
適用が可能である。さらにまた、樹脂組成物層１３はエ
ポキシ樹脂とその硬化剤としてのフェノール樹脂とを含
むものとしたが、硬化剤としては、エポキシ樹脂の硬化
が可能な化合物であれば特に制限はなく、たとえばフェ
ノール樹脂の他に、アミン化合物、酸無水物等があり単
独またはその混合物があげられる。また、硬化剤と併せ
て硬化促進剤を含有させると、硬化反応が速やかに進行
する。この硬化促進剤としては、エポキシ樹脂と硬化剤
の硬化反応を促進可能な化合物であれば特に制限はない
が、たとえば３級アミン系化合物類、イミダゾール系化
合物類、４級アンモニウム塩類、有機酸金属塩類、ボレ
ート塩類、リン化合物類および３フッ化ホウ素アミン錯
体などがあり単独またはその混合物があげられる。この
うち、樹脂組成物層１３の保存安定性、硬化後の樹脂組
成物層１３の耐湿性を付与することからボレート塩類、
リン化合物類が望ましい。
【００３１】また、この実施の形態で用いた樹脂組成物
層１３は、ガラス転移温度１５０℃のものとしたが、硬
化後に、１００℃〜２００℃程度のガラス転移温度であ
れば良く、さらに耐熱性を要求される場合は、１３０℃
〜２００℃程度のガラス転移温度が望ましい。ここで、
ガラス転移温度とは、熱機械分析（ＴＭＡ）により温−
熱膨張曲線の硬化物のガラス領域とゴム領域の直線の延
長線の交点から求めた値である。ガラス転移温度が１０
０℃未満であると樹脂組成物層１３の耐熱性が低いため
半導体装置の信頼性が低下する。
【００３２】また、樹脂組成物層１３は、硬化後にガラ
ス転移温度以下の熱膨張係数が約２０ｐｐｍ／℃とした
が、１０〜３０ｐｐｍ／℃程度であれば良く、さらに、
１０〜２０ｐｐｍ／℃程度であれば、半導体チップ９、
１０との熱膨張係数の差が低減でき信頼性が向上する。
ここで熱膨張係数は熱機械分析（ＴＭＡ）により求めた
値である。ところで、半導体装置には使用時の温度変化
により、樹脂組成物層１３と半導体チップ９、１０との
熱膨張係数の差による熱応力が発生し、樹脂組成物層１
３と半導体チップ９、１０との界面に加わることとな
る。この応力は半導体チップ９、１０の電気的信頼性を
悪化させるため、樹脂組成物層１３として半導体チップ
９、１０の熱膨張係数に近いものが望まれる。一般的に
用いられる半導体チップの熱膨張係数は約３ｐｐｍ／℃
であり、樹脂組成物層１３は熱膨張係数を下げるため
に、この実施の形態で示したように充填剤を用いるのが
望ましい。
【００３３】樹脂組成物層１３は充填剤を含むことによ
り、熱膨張係数を低減し、さらに吸水性も低減して信頼
性が向上する。この実施の形態では充填剤として溶融シ
リカを用いたが、樹脂組成物層１３の硬化を損なわない
ものであれば特に制限はなく、例えば、溶融シリカの他
に、結晶シリカなどのシリカ、アルミナ、窒化ケイ素、
炭酸カルシウム、酸化亜鉛などがあげられる。この充填
剤は、半導体チップ９、１０間の間隔が狭いため、最大
粒径が１０μｍ以下で平均粒径が１μｍ以下が望まし
い。
【００３４】実施の形態２．次に、上記実施の形態１に
おけるバンプ１１、１２の形成について、以下に説明す
る。上記実施の形態１に用いることのできる半導体チッ
プ９、１０としては、バンプ１１、１２が形成されたウ
エハをダイシングソーで切断したものや、ウエハを半導
体チップ９、１０毎に切断した後、バンプ１１、１２を
形成したもののいずれもが適用可能である。また、バン
プ１１、１２の材料としては、超音波振動と熱により固
相拡散層を形成することにより電気的接続が可能な金属
のいずれもが適用可能であるが、バンプ形成、接続の容
易さおよび接続信頼性の観点から、金、アルミのバンプ
１１、１２が望ましく、特に金がバンプ形成および接続
の容易さの点から望ましい。このため、一方のバンプ１
１（１２）を金で、他方のバンプ１２（１１）を金また
はアルミで構成することにより、金−金、あるいは金−
アルミ間で固層拡散による接合を低温短時間で形成で
き、生産効率の向上と接続信頼性の向上が図れる。ま
た、この実施の形態では、双方の半導体チップ９、１０
にバンプ１１、１２を形成したため、接合後に半導体チ
ップ間の間隔が過度に狭くなるのが防止でき、接続信頼
性の向上が図れる。
【００３５】バンプ１１、１２の形成方法としては、蒸
着方式、めっき方式、ワイヤボンド方式、印刷方式、ボ
ール搭載方式などいずれの方法も適用が可能である。さ
らに、インクジェットプリンタ方式の原理を利用し溶解
した金属をジェッティングして、バンプ１１、１２を形
成する方式も適用可能である。また、バンプの形状は、
形成方法により異なるが、いずれの形状であっても接合
時に樹脂組成物層１３の粘度を最適化することにより接
合可能である。なお、バンプ形成後、バンプ高さを均一
に揃えるためにレベリングを行っても良い。
【００３６】実施の形態３．次に、上記実施の形態１に
おける樹脂組成物層１３の形成について、以下に説明す
る。樹脂組成物層１３は、例えば室温で液状の樹脂組成
物を半導体チップ９上に印刷方式にて塗布することによ
り形成する。液状の樹脂組成物を用いることにより、半
導体チップ９表面の凹凸に追従して塗布でき、ボイドが
発生することなく樹脂組成物層１３を形成できる。な
お、この実施の形態では、一方の半導体チップ９上のみ
に樹脂組成物層１３を形成したが、双方の半導体チップ
９、１０上に形成しても良い。
【００３７】図２は、半導体チップ９上に樹脂組成物層
１３を印刷方式で形成する方法を示す断面図である。図
に示すように、まず、ベース１７に半導体チップ９を搭
載し、その上にマスク１８を重ね合わせる（図２
（ａ））。次に、液状の樹脂組成物１９を印刷方式を用
いて半導体チップ９上にバンプ１１を覆うように塗布す
る。この時、矢印２１の方向に移動するスキージ２０に
よりマスク１８の開口部に樹脂組成物１９を塗布する
（図２（ｂ））。この後、オーブン（図示せず）中で加
熱して樹脂組成物１９を半硬化させて樹脂表面の粘着性
をなくし、樹脂組成物層１３を形成する（図２
（ｃ））。
【００３８】なお、液状の樹脂組成物１９を印刷塗布
後、バンプ１１周辺に残存する空気や樹脂組成物１９中
の揮発成分を除去するため、減圧処理または減圧加熱を
行っても良い。また、減圧雰囲気下で樹脂組成物層１３
を形成するとボイドなく樹脂組成物層１３が形成可能と
なる。
【００３９】さらに、半導体チップ９上に樹脂組成物層
１３を形成する方法としては、上記実施の形態による印
刷方式以外に、例えばディスペンス方式、スタンピング
方式、キャスト方式、スピンコート方式、カーテンコー
ト方式などの方法でも可能である。
【００４０】また液状樹脂組成物１９は、溶剤を含有し
た樹脂組成物を用いても良い。その場合、半導体チップ
９に液状樹脂組成物１９を塗布後、溶剤を揮発させるこ
とにより樹脂組成物層１３を形成する。溶剤としては、
樹脂組成物１９中の無機系材料以外を溶解させるもので
あれば特に制限はないが、接合前に溶剤を揮発除去する
必要があるため８０〜１５０℃程度で揮発が可能な単独
および混合溶剤が望ましい。
【００４１】さらまた、樹脂組成物層１３の形成は、フ
ィルム状の熱硬化性樹脂シートを用いて形成しても良
い。フィルム状の熱硬化性樹脂シートの材料としては上
記実施の形態１で示したものと同様のものを用いること
ができる。この場合、ラミネータやホットプレス等を用
い半導体チップ９上にフィルム状の樹脂組成物（熱硬化
性樹脂シート）を圧着することにより樹脂組成物層１３
がを形成する。このようにフィルム状の熱硬化性樹脂シ
ートを用いることにより、取り扱いが容易となり生産効
率が向上する。なお、フィルム状の熱硬化性樹脂シート
を半導体チップ９に圧着後、バンプ１１周辺に残存する
空気や樹脂組成物中の揮発成分を除去するため減圧処理
または減圧加熱を行っても良い。さらに、減圧雰囲気下
で熱硬化性樹脂シートを半導体チップ９に圧着すると、
ボイドの発生が一層防止できる。
【００４２】実施の形態４．図３は、この発明の実施の
形態４による半導体チップの接合方法を示す断面図であ
る。図に示すように、バンプ１１および樹脂組成物層１
３を一方の半導体チップ９にのみ形成し、他方の半導体
チップ１０にはバンプも樹脂組成物層も形成しない。こ
こで用いる樹脂組成物層１３は上記実施の形態１で用い
たものと同じものとする（図３（ａ））。この後、上記
実施の形態１と同様にして２枚の半導体チップ９、１０
を加熱状態で互いに圧接し、一方の半導体チップ９に形
成されたバンプ１１と他方の半導体チップ１０表面の電
極パッド（図示せず）との接触部に超音波振動を印加し
て固相拡散による接合部を形成した後（図３（ｂ）、図
３（ｃ））、樹脂組成物層１３を硬化させる（図３
（ｄ））。
【００４３】この実施の形態においても上記実施の形態
１と同様に、樹脂組成物層１３は加熱により接合に適し
た粘度となり、さらに超音波振動を印加して接合完了す
るまでゲル化しない。これにより、バンプ１１と電極パ
ッド間に樹脂組成物層１３を噛み込むことなく接合が可
能となり、樹脂組成物層１３にボイドが発生せず、さら
に、樹脂組成物層１３が超音波振動を減衰しない粘度を
保持した状態で超音波振動が印加されるため、接合部に
固相拡散層を形成して電気的接続の信頼性が高い半導体
装置が得られる。また、バンプ１１および樹脂組成物層
１３を一方の半導体チップ９にのみ形成したため、実施
の形態１のように両方の半導体チップにバンプや樹脂組
成物層を形成する場合に比較して、製造工程を短縮でき
生産効率が向上する。
【００４４】なお、図４に示すように、一方の半導体チ
ップ１０にはバンプ１２のみを形成し、他方の半導体チ
ップ９には樹脂組成物層１３のみを形成し（図４
（ａ））、この後、上記実施の形態１と同様にして２枚
の半導体チップ９、１０を加熱状態で互いに圧接して接
触部に超音波振動を印加して固相拡散による接合部を形
成した後（図４（ｂ）、図４（ｃ））、樹脂組成物層１
３を硬化させても良い（図４（ｄ））。これにより、樹
脂組成物層１３をバンプのない平坦な半導体チップ９に
形成できるため、ボイドの発生がさらに防止でき、樹脂
組成物層１３が半導体チップ９上で均一性良く形成でき
る。
【００４５】実施の形態５．次に、上記実施の形態１〜
４で示すように接合された半導体チップ９、１０により
構成される半導体装置の例を、図５〜図７に基づいて以
下に示す。図５において、２２は封止樹脂、２３はリー
ドフレーム、２４はワイヤである。上記実施の形態１〜
４に示すように、第１の半導体チップ９と第２の半導体
チップ１０とを電気的および機械的に接続して半導体チ
ップ複合体を形成し、該半導体チップ複合体を封止樹脂
２２を用いてリードフレーム２３と一体的に成形する。
この半導体装置は、公知の半導体装置の製造方法であ
る、ダイボンディング、ワイヤボンディング、樹脂封止
工程を経て完成する。なお、２枚の半導体チップ９、１
０を接合する前に、リードフレーム２４に一方の半導体
チップ９をダイボンディング後、上記実施の形態１と同
様にして他方の半導体チップ１０を接合して半導体装置
を製造することも可能である。
【００４６】図６は上記実施の形態５の別例による半導
体装置の構造を示す断面図であり、図において、２２ａ
は封止樹脂、２５はインターポーザ（配線基板）、２６
はインターポーザ２５に設けられた外部電極となるアウ
ターボールである。上記実施の形態１〜４に示すよう
に、第１の半導体チップ９と第２の半導体チップ１０と
を電気的および機械的に接続して半導体チップ複合体を
形成し、通常の配線基板をインターポーザ２５に用いて
製造するＢＧＡ（ボールグリッドアレイ）パッケージ型
の半導体装置の製造方法に従い、ダイボンディング、ワ
イヤボンディング、樹脂封止およびアウターボール付け
工程を経て完成する。この例ではＢＧＡパッケージ型の
半導体装置であるため、リードフレームを用いたものと
比較して小型化できる。なお、配線基板であるインター
ポーザ２５に一方の半導体チップ９をダイボンディング
後、上記実施の形態１と同様にして他方の半導体チップ
１０を接合して上記のようなＢＧＡパッケージ型の半導
体装置を製造することも可能である。
【００４７】図７は上記実施の形態５の、第２の別例に
よる半導体装置の構造を示す断面図であり、図におい
て、２２ｂは封止樹脂、２７はテープキャリアである。
上記実施の形態１〜４に示すように、第１の半導体チッ
プ９と第２の半導体チップ１０とを電気的および機械的
に接続して半導体チップ複合体を形成し、通常のＴＣＰ
型の半導体装置の製造方法に従い、テープキャリア２７
のボンディング、樹脂封止工程を経て完成する。この例
ではＴＣＰ型の半導体装置であるため、リードフレーム
を用いたものと比較して多ピン化が図れる。なお、テー
プキャリア２７に一方の半導体チップ９をボンディング
後、上記実施の形態１と同様にして他方の半導体チップ
１０を接合してＴＣＰ型の半導体装置を製造することも
可能である。
【００４８】実施の形態６．次に、２枚の配線基板を接
合して多層配線基板を形成する方法について、以下に説
明する。図８は、この発明の実施の形態６による多層配
線基板の製造方法を示す断面図である。図において、２
８ａ、２８ｂは配線基板、２９ａ、２９ｂは配線基板２
８ａ、２８ｂ表面の電極パッド（図示せず）上に形成さ
れたバンプ、３０は熱硬化性樹脂を主成分とする樹脂組
成物層である。配線基板２８ａ、２８ｂは、例えばガラ
スエポキシ銅張り基板を用いて、一般の配線基板製造方
法であるサブトラクティブ法により、バンプ２９ａ、２
９ｂ接続用の電極パッドを形成する。その後、一方の配
線基板２８ａにバンプ２９ａおよび樹脂組成物層３０を
形成し、他方の配線基板２８ｂにはバンプ２９ｂを形成
する。ここで用いる樹脂組成物層３０は上記実施の形態
１で半導体チップ９上に形成した樹脂組成物層１３と同
様の組成とする（図８（ａ））。この後、上記実施の形
態１での半導体チップ９、１０の替わりに配線基板２８
ａ、２８ｂを用いた同様の方法で、２枚の配線基板２８
ａ、２８ｂを加熱状態で互いに圧接し、超音波振動を印
加して固相拡散による接合部を形成した後（図８
（ｂ）、図８（ｃ））、樹脂組成物層３０を硬化させる
（図８（ｄ））。
【００４９】この実施の形態においても上記実施の形態
１と同様に、樹脂組成物層３０は加熱により接合に適し
た粘度となり、さらに超音波振動を印加して接合完了す
るまでゲル化しない。これにより、バンプ２９ａ、２９
ｂ間に樹脂組成物層３０を噛み込むことなく接合が可能
となり、樹脂組成物層３０にボイドが発生せず、さら
に、樹脂組成物層３０が超音波振動を減衰しない粘度を
保持した状態で超音波振動が印加されるため、接合部に
固相拡散層を形成して電気的接続の信頼性が高い多層配
線基板が得られる。
【００５０】なお、配線基板２８（２８ａ、２８ｂ）の
基板材料に関して特に制限はないが、ガラスエポキシ基
板以外の耐熱エポキシ樹脂、ビスマレイミド・トリアジ
ン（ＢＴ）およびポリフェニレンエーテル等の熱可塑性
樹脂を変成した基板材料など各種の基板材料が適用可能
である。また、各種のセラミックの配線基板２８、セラ
ミック絶縁層と有機絶縁層を複合した配線基板２８およ
びポリイミドなどのフィルムを用いた配線基板２８も適
用できる。更に、異なった基板材料の配線基板２８の組
み合わせでも良い。さらにまた、２枚の配線基板２８は
同形状のものに限らず、大きさや、形状が異なったもの
の組み合わせでも良い。また、上述の接合による貼り合
わせの工程を繰り返すことにより、更なる多層化も可能
である。
【００５１】実施の形態７．図９は、この発明の実施の
形態７による配線基板の接合方法を示す断面図である。
図に示すように、バンプ２９ａおよび樹脂組成物層３０
を一方の配線基板２８ａのみに形成し、他方の配線基板
２８ｂにはバンプも樹脂組成物層も形成しない（図９
（ａ））。この後、上記実施の形態６と同様に２枚の配
線基板２８を加熱状態で互いに圧接し、一方の配線基板
２８ａに形成されたバンプ２９ａと他方の配線基板２８
ｂ表面の電極パッド（図示せず）との接触部に超音波振
動を印加して固相拡散による接合部を形成した後（図９
（ｂ）、図９（ｃ））、樹脂組成物層３０を硬化させる
（図９（ｄ））。この実施の形態においても上記実施の
形態６と同様に、電気的接続の信頼性が高い多層配線基
板が得られると共に、バンプ２９ａおよび樹脂組成物層
３０を一方の配線基板２８ａのみに形成したため、製造
工程を短縮でき生産効率が向上する。
【００５２】なお、図１０に示すように、一方の配線基
板２８ｂにはバンプ２９ｂのみを形成し、他方の配線基
板２８ａには樹脂組成物層３０のみを形成し（図１０
（ａ））、この後、上記実施の形態６と同様にして２枚
の配線基板２８を接合しても良い。これにより、樹脂組
成物層３０をバンプのない平坦な半導体チップ２８ａに
形成できるため、ボイドの発生がさらに防止でき、樹脂
組成物層３０が配線基板２８ａ上で均一性良く形成でき
る。
【００５３】また、上記実施の形態６および７におい
て、ビルドアップ法により配線パターンが形成された配
線基板を用いても良い。ところで、所定の配線を施した
配線基板を支持基板とし、この支持基板に絶縁層と導体
層をこの順に多層に積み上げ、逐次層間を接続するビル
ドアップ法では、高密度に微細な配線が形成できるた
め、ビルドアップ法で製造した配線基板相互を接続した
多層配線基板は高密度配線化が可能となる。ビルドアッ
プ法により製造する配線基板の層間を接続するビアホー
ルの形成方法としては、フォトビア、レーザビア、プラ
ズマまたはサンドブラストによるもの等いずれの形成手
法をも用いることができる。なお、上記ビアホールの層
間接続には、めっきまたは導電性ペーストによる方法を
用いることができる。また、絶縁層には熱硬化性や熱可
塑性の樹脂が用いられ、形態としては液状、ペースト状
またはフィルム状のものがあり各々の形態に合わせ積層
される。外層配線には、めっきまたは樹脂付き銅箔を積
層する方法や銅箔を加熱加圧成形して接着する方法等が
用いられる。なお、一方の配線基板のみがビルドアップ
法により配線パターンが形成された配線基板であっても
良い。
【００５４】さらまた、樹脂組成物層３０の形成に、フ
ィルム状の熱硬化性樹脂シートを用いて形成しても良
く、取り扱いが容易となり生産効率が向上する。
【００５５】実施の形態８．次に、上記実施の形態６お
よび７で示したように接合した多層配線基板を用いて構
成した半導体装置について示す。半導体装置は、例え
ば、バンプを形成した半導体チップをフリップチップボ
ンダーを用いて上述したような多層配線基板に搭載し、
アンダーフィルを半導体チップと多層配線基板間に注入
して硬化し、更に半導体チップを搭載した多層配線基板
の裏面にはんだボールを搭載して製造する。なお、多層
配線基板と半導体チップとを電気的および機械的に接続
するのに、後述する実施の形態９の方法により接続して
もよい。この実施の形態によれば、高い信頼性で形成さ
れた多層配線基板を用いて半導体装置を製造するため半
導体装置のコスト低減および信頼性の向上が図れる。
【００５６】実施の形態９．次に、半導体チップを配線
基板に接合する方法について図１１〜図１３に基づいて
説明する。図１１（ａ）〜図１１（ｄ）は、配線基板２
８上にバンプ３２ａと樹脂組成物層３３とを形成し、半
導体チップ３１上にバンプ３２ｂのみを形成した場合の
接合方法を示す断面図であり、上記実施の形態１および
６で示した同様の接合方法を用いて半導体チップ３１と
配線基板２８との接合を行う。また、図１２（ａ）〜図
１２（ｄ）は、配線基板２８上にバンプ３２ａと樹脂組
成物層３３とを、半導体チップ３１上にはバンプも樹脂
組成物層も形成しない場合の接合方法を示す断面図であ
り、さらに、図１３（ａ）〜図１３（ｄ）は、配線基板
２８上に樹脂組成物層３３を、半導体チップ３１上にバ
ンプ３２ｂを形成した場合の接合方法を示す断面図であ
る。これらは、いずれも上記実施の形態１および６で示
した同様の接合方法を用いて半導体チップ３１と配線基
板２８との接合を行うもので、半導体チップ同士、ある
いは配線基板同士を接合する場合と同様の効果を有す
る。
【００５７】なお、配線基板２８に複数個の半導体チッ
プ３１の搭載個所を備え、複数個の半導体チップ３１を
１枚の配線基板２８に接合しても良い。また、半導体チ
ップ３１を搭載した配線基板２８の反対面にアウターボ
ール付けを行い、ＢＧＡパッケージ型の半導体装置を製
造することも可能である。さらに、この実施の形態にお
いても樹脂組成物層３３の形成に、フィルム状の熱硬化
性樹脂シートを用いても良く、取り扱いが容易となり生
産効率が向上する。
【００５８】
【発明の効果】以上のようにこの発明に係る請求項１記
載の多層配線基体の製造方法は、半導体素子、配線基板
等から成る２枚の配線基体を、該配線基体表面の相対す
る位置に配設された電極間を相互にバンプを介して接続
し、上記配線基体間に介在する熱硬化性樹脂層により固
着した多層配線基体の製造方法であって、上記配線基体
表面の上記電極上に上記バンプを形成する第１の工程
と、上記熱硬化性樹脂層を上記配線基体上に形成する第
２の工程と、上記両配線基体を加熱状態で互いに圧接
し、上記バンプとその対向部との接触部に超音波振動を
印加して固相拡散による接合部を形成することにより上
記両配線基体を接合する第３の工程と、その後、上記熱
硬化性樹脂層を硬化させる第４の工程とを備え、上記第
３の工程での上記両配線基体の接合時に、上記熱硬化性
樹脂層の粘度が０.３〜１００Ｐａ・ｓであり、固相拡
散による上記接合部の形成完了まで該熱硬化性樹脂層が
ゲル化しないものであるため、熱硬化性樹脂層を噛み込
むことなく接合部が形成でき、さらに超音波振動が減衰
することなく接合部に印加されて固相拡散層を形成し、
電気的接続の信頼性が高い多層配線基体が得られる。
【００５９】またこの発明に係る請求項２記載の多層配
線基体の製造方法は、請求項１における第１の工程にお
いて両配線基体の電極上にバンプを形成し、第２の工程
において、一方あるいは双方の上記配線基体上に上記バ
ンプを覆う熱硬化性樹脂層を形成し、第３の工程におい
て、固相拡散によりバンプ−バンプ間で接合部を形成す
るため、配線基体間の間隔が確保でき、電気的接続の信
頼性が向上する。
【００６０】またこの発明に係る請求項３記載の多層配
線基体の製造方法は、請求項２において、接合部を形成
するバンプの一方が金から成り、他方が金またはアルミ
から成るため、容易で効率的に接合部が形成でき、電気
的接続の信頼性が向上する。
【００６１】またこの発明に係る請求項４記載の多層配
線基体の製造方法は、請求項１〜３のいずれかにおける
第２の工程において、熱硬化性樹脂層として室温で液状
であるものを配線基体上に形成するため、配線基体表面
の凹凸に追従して熱硬化性樹脂を形成できるため、信頼
性が向上する。
【００６２】またこの発明に係る請求項５記載の多層配
線基体の製造方法は、請求項１〜３のいずれかにおける
第２の工程において、熱硬化性樹脂層としてフィルム状
の熱硬化性樹脂シートを配線基体上に配置するため、取
り扱いが容易で生産性が向上する。
【００６３】またこの発明に係る請求項６記載の多層配
線基体の製造方法は、請求項１〜５のいずれかにおい
て、熱硬化性樹脂層がエポキシ樹脂を主成分とし、硬化
剤としてフェノール樹脂を含むため、熱硬化性樹脂層が
良好な接着性、耐湿性を有し、効果的に熱硬化して形成
できる。
【００６４】またこの発明に係る請求項７記載の多層配
線基体の製造方法は、請求項１〜６のいずれかにおい
て、熱硬化性樹脂層が充填剤を含むため、熱硬化性樹脂
層の熱膨張係数を低減して、熱硬化性樹脂層と配線基体
との界面の応力が低減でき、信頼性が向上する。
【００６５】またこの発明に係る請求項８記載の多層配
線基体の製造方法は、請求項１〜７のいずれかにおい
て、両配線基体が共に半導体チップであるため、半導体
チップ間の電気的接続の信頼性が向上してデータ転送速
度の向上した半導体装置が得られる。
【００６６】またこの発明に係る請求項９記載の多層配
線基体の製造方法は、請求項１〜７のいずれかにおい
て、両配線基体が共に配線基板であるため、配線基板間
の電気的接続の信頼性が向上した多層配線基板が得られ
る。
【００６７】またこの発明に係る請求項１０記載の多層
配線基体は、半導体素子、配線基板等から成る２枚の配
線基体を、請求項１〜９のいずれかに記載の第１〜第４
の工程を用いることにより、該配線基体表面の相対する
位置に配設された電極間を相互にバンプを介して接続
し、上記配線基体間に介在する熱硬化性樹脂層により固
着したものであるため、電気的接続の信頼性が高い多層
配線基体が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による多層配線基体
の製造方法を示す断面図である。
【図２】 この発明の実施の形態３による樹脂組成物層
の形成方法を示す断面図である。
【図３】 この発明の実施の形態４による多層配線基体
の製造方法を示す断面図である。
【図４】 この発明の実施の形態４の別例による多層配
線基体の製造方法を示す断面図である。
【図５】 この発明の実施の形態５による半導体装置の
構造を示す断面図である。
【図６】 この発明の実施の形態５の別例による半導体
装置の構造を示す断面図である。
【図７】 この発明の実施の形態５の別例による半導体
装置の構造を示す断面図である。
【図８】 この発明の実施の形態６による多層配線基体
の製造方法を示す断面図である。
【図９】 この発明の実施の形態７による多層配線基体
の製造方法を示す断面図である。
【図１０】 この発明の実施の形態７の別例による多層
配線基体の製造方法を示す断面図である。
【図１１】 この発明の実施の形態９による多層配線基
体の製造方法を示す断面図である。
【図１２】 この発明の実施の形態９の別例による多層
配線基体の製造方法を示す断面図である。
【図１３】 この発明の実施の形態９の別例による多層
配線基体の製造方法を示す断面図である。
【図１４】 従来の半導体装置の製造方法を示す断面図
である。
【符号の説明】
９ 半導体チップ（ロジックチップ）、１０ 半導体チ
ップ（メモリチップ）、１１，１２ バンプ、１３ 熱
硬化性樹脂層としての樹脂組成物層、１９ 液状樹脂組
成物、２５ 配線基板としてのインターポーザ、２８，
２８ａ，２８ｂ 配線基板、２９ａ，２９ｂ バンプ、
３０ 熱硬化性樹脂層としての樹脂組成物層、３１ 半
導体チップ、３２ａ，３２ｂ バンプ、３３ 熱硬化性
樹脂層としての樹脂組成物層。
フロントページの続き (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岩崎 俊寛 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山田 聡 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 木村 通孝 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 上田 直人 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子、配線基板等から成る２枚の
    配線基体を、該配線基体表面の相対する位置に配設され
    た電極間を相互にバンプを介して接続し、上記配線基体
    間に介在する熱硬化性樹脂層により固着した多層配線基
    体の製造方法において、上記配線基体表面の上記電極上
    に上記バンプを形成する第１の工程と、上記熱硬化性樹
    脂層を上記配線基体上に形成する第２の工程と、上記両
    配線基体を加熱状態で互いに圧接し、上記バンプとその
    対向部との接触部に超音波振動を印加して固相拡散によ
    る接合部を形成することにより上記両配線基体を接合す
    る第３の工程と、その後、上記熱硬化性樹脂層を硬化さ
    せる第４の工程とを備え、上記第３の工程での上記両配
    線基体の接合時に、上記熱硬化性樹脂層の粘度が０.３
    〜１００Ｐａ・ｓであり、固相拡散による上記接合部の
    形成完了まで該熱硬化性樹脂層がゲル化しないことを特
    徴とする多層配線基体の製造方法。
  2. 【請求項２】 第１の工程において両配線基体の電極上
    にバンプを形成し、第２の工程において、一方あるいは
    双方の上記配線基体上に上記バンプを覆う熱硬化性樹脂
    層を形成し、第３の工程において、固相拡散によりバン
    プ−バンプ間で接合部を形成することを特徴とする請求
    項１記載の多層配線基体の製造方法。
  3. 【請求項３】 接合部を形成するバンプの一方が金から
    成り、他方が金またはアルミから成ることを特徴とする
    請求項２記載の多層配線基体の製造方法。
  4. 【請求項４】 第２の工程において、熱硬化性樹脂層と
    して室温で液状であるものを配線基体上に形成すること
    を特徴とする請求項１〜３のいずれかに記載の多層配線
    基体の製造方法。
  5. 【請求項５】 第２の工程において、熱硬化性樹脂層と
    してフィルム状の熱硬化性樹脂シートを配線基体上に配
    置することを特徴とする請求項１〜３のいずれかに記載
    の多層配線基体の製造方法。
  6. 【請求項６】 熱硬化性樹脂層がエポキシ樹脂を主成分
    とし、硬化剤としてフェノール樹脂を含むことを特徴と
    する請求項１〜５のいずれかに記載の多層配線基体の製
    造方法。
  7. 【請求項７】 熱硬化性樹脂層が充填剤を含むことを特
    徴とする請求項１〜６のいずれかに記載の多層配線基体
    の製造方法。
  8. 【請求項８】 両配線基体が共に半導体チップであるこ
    とを特徴とする請求項１〜７のいずれかに記載の多層配
    線基体の製造方法。
  9. 【請求項９】 両配線基体が共に配線基板であることを
    特徴とする請求項１〜７のいずれかに記載の多層配線基
    体の製造方法。
  10. 【請求項１０】 半導体素子、配線基板等から成る２枚
    の配線基体を、請求項１〜９のいずれかに記載の第１〜
    第４の工程を用いることにより、該配線基体表面の相対
    する位置に配設された電極間を相互にバンプを介して接
    続し、上記配線基体間に介在する熱硬化性樹脂層により
    固着したことを特徴とする多層配線基体。
JP2000111438A 2000-04-13 2000-04-13 多層配線基体の製造方法および多層配線基体 Pending JP2001298146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000111438A JP2001298146A (ja) 2000-04-13 2000-04-13 多層配線基体の製造方法および多層配線基体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000111438A JP2001298146A (ja) 2000-04-13 2000-04-13 多層配線基体の製造方法および多層配線基体

Publications (1)

Publication Number Publication Date
JP2001298146A true JP2001298146A (ja) 2001-10-26

Family

ID=18623763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000111438A Pending JP2001298146A (ja) 2000-04-13 2000-04-13 多層配線基体の製造方法および多層配線基体

Country Status (1)

Country Link
JP (1) JP2001298146A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002194065A (ja) * 2000-12-27 2002-07-10 Hitachi Chem Co Ltd 液状封止用エポキシ樹脂組成物及び電子部品装置
JP2002194066A (ja) * 2000-12-27 2002-07-10 Hitachi Chem Co Ltd 液状封止用エポキシ樹脂組成物及び電子部品装置
JP2003007764A (ja) * 2001-06-27 2003-01-10 Nec Corp 半導体装置およびその製造方法
US6838316B2 (en) 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
JP2005175250A (ja) * 2003-12-12 2005-06-30 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法およびバンプ付電子部品の実装構造
WO2005067046A1 (ja) * 2004-01-07 2005-07-21 Nikon Corporation 積層装置及び集積回路素子の積層方法
JP2008147510A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
JP2012216838A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2014120768A (ja) * 2012-12-17 2014-06-30 Imec 半導体基板の接合方法及び装置
JP2015042754A (ja) * 2004-03-22 2015-03-05 日立化成株式会社 半導体装置の製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002194066A (ja) * 2000-12-27 2002-07-10 Hitachi Chem Co Ltd 液状封止用エポキシ樹脂組成物及び電子部品装置
JP2002194065A (ja) * 2000-12-27 2002-07-10 Hitachi Chem Co Ltd 液状封止用エポキシ樹脂組成物及び電子部品装置
JP2003007764A (ja) * 2001-06-27 2003-01-10 Nec Corp 半導体装置およびその製造方法
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6838316B2 (en) 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法
JP2005175250A (ja) * 2003-12-12 2005-06-30 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法およびバンプ付電子部品の実装構造
US7284686B2 (en) 2003-12-12 2007-10-23 Matsushita Electric Industrial Co., Ltd. Mounting method of bump-equipped electronic component and mounting structure of the same
CN100382265C (zh) * 2003-12-12 2008-04-16 松下电器产业株式会社 配备凸块的电子元件的安装方法及其安装结构
US7427517B2 (en) 2004-01-07 2008-09-23 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
KR101389249B1 (ko) 2004-01-07 2014-04-24 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
US9105675B2 (en) 2004-01-07 2015-08-11 Nikon Corporation WH (wafer-holder) process
JPWO2005067046A1 (ja) * 2004-01-07 2007-07-26 株式会社ニコン 積層装置及び集積回路素子の積層方法
WO2005067046A1 (ja) * 2004-01-07 2005-07-21 Nikon Corporation 積層装置及び集積回路素子の積層方法
US8129201B2 (en) 2004-01-07 2012-03-06 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
KR101137064B1 (ko) * 2004-01-07 2012-04-19 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
JP4935074B2 (ja) * 2004-01-07 2012-05-23 株式会社ニコン 積層装置及び集積回路素子の積層方法
US8735180B2 (en) 2004-01-07 2014-05-27 Nikon Corporation Multiple-points measurement
US8440472B2 (en) 2004-01-07 2013-05-14 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
KR101359514B1 (ko) 2004-01-07 2014-02-10 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
JP2015042754A (ja) * 2004-03-22 2015-03-05 日立化成株式会社 半導体装置の製造方法
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
US7816180B2 (en) 2004-08-05 2010-10-19 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base
JP2008147510A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法
JP2012216838A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2017130676A (ja) * 2011-03-31 2017-07-27 三菱ケミカル株式会社 三次元集積回路積層体
JP2014120768A (ja) * 2012-12-17 2014-06-30 Imec 半導体基板の接合方法及び装置

Similar Documents

Publication Publication Date Title
US5436503A (en) Semiconductor device and method of manufacturing the same
US5550408A (en) Semiconductor device
US7148081B2 (en) Method of manufacturing a semiconductor device
US8642393B1 (en) Package on package devices and methods of forming same
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
JP2022009941A (ja) 電子部品装置の製造方法及び電子部品装置
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
US6589812B2 (en) Pre-applied adhesion promoter
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP2003264205A (ja) 半導体装置の製造方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP2001298146A (ja) 多層配線基体の製造方法および多層配線基体
JP2007511101A (ja) Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
US20090017582A1 (en) Method for manufacturing semiconductor device
JP6115060B2 (ja) 電子デバイスの製造方法
JPH088354A (ja) 半導体装置およびその製法
CN109427725B (zh) 中介基板及其制法
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP7406336B2 (ja) 半導体装置の製造方法
JP2000260817A (ja) 半導体装置およびその製造方法
JPH104121A (ja) 半導体装置の製造方法
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JPH09213741A (ja) 半導体装置およびその製造方法
JP2000174044A (ja) 半導体素子の組立方法
JP2001035996A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051014

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204