JP2000156386A - 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ - Google Patents
半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージInfo
- Publication number
- JP2000156386A JP2000156386A JP33117398A JP33117398A JP2000156386A JP 2000156386 A JP2000156386 A JP 2000156386A JP 33117398 A JP33117398 A JP 33117398A JP 33117398 A JP33117398 A JP 33117398A JP 2000156386 A JP2000156386 A JP 2000156386A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- electrode
- electrodes
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 高い信頼性を有する半導体装置の接続構造お
よび接続方法ならびにそれを用いた半導体装置パッケー
ジを提供する。 【解決手段】 半導体装置１の電極２と、回路基板３の
電極２に対応する接続パッド４とを、導電性の突起電極
５を介して接続することにより、半導体装置１を回路基
板３上に実装するフリップチップ接続構造において、半
導体装置１と回路基板３との間隙に、熱可塑性を有する
高分子液晶材料を含有した樹脂部材６を備えることを特
徴とする。
よび接続方法ならびにそれを用いた半導体装置パッケー
ジを提供する。 【解決手段】 半導体装置１の電極２と、回路基板３の
電極２に対応する接続パッド４とを、導電性の突起電極
５を介して接続することにより、半導体装置１を回路基
板３上に実装するフリップチップ接続構造において、半
導体装置１と回路基板３との間隙に、熱可塑性を有する
高分子液晶材料を含有した樹脂部材６を備えることを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の接続
構造および接続方法ならびにそれを用いた半導体装置パ
ッケージに関するものであり、半導体装置等の電子部品
を回路基板上に実装する接続構造およびそれを用いた半
導体装置パッケージならびにその製造方法に関するもの
である。
構造および接続方法ならびにそれを用いた半導体装置パ
ッケージに関するものであり、半導体装置等の電子部品
を回路基板上に実装する接続構造およびそれを用いた半
導体装置パッケージならびにその製造方法に関するもの
である。
【０００２】
【従来の技術】従来、半導体装置を回路基板上にベアチ
ップの状態で直接実装するフリップチップ接続は、半導
体装置の電極に形成された突起電極と対応する回路基板
の電極とを位置合せし、加圧、加熱により電気的な接続
を行ない、その後、半導体装置と回路基板との隙間に熱
硬化性の液体樹脂等を注入し、樹脂硬化を行なうことで
封止し、半導体装置と回路基板との電気的、機械的接続
をより強固にしていた。
ップの状態で直接実装するフリップチップ接続は、半導
体装置の電極に形成された突起電極と対応する回路基板
の電極とを位置合せし、加圧、加熱により電気的な接続
を行ない、その後、半導体装置と回路基板との隙間に熱
硬化性の液体樹脂等を注入し、樹脂硬化を行なうことで
封止し、半導体装置と回路基板との電気的、機械的接続
をより強固にしていた。
【０００３】図６は、特公平４−５１０５７号公報に示
される従来の半導体装置の接続方法の一例を示す断面図
である。
される従来の半導体装置の接続方法の一例を示す断面図
である。
【０００４】図６を参照して、フリップチップ接続を工
程順に説明すると、まず、図６（ａ）に示すように、半
導体装置１の電極２上に、ワイヤバンピング法あるいは
めっき法によって突起電極５を形成する。必要に応じ
て、該突起電極５の高さを整えるためにレベリングを行
なうこともできる。
程順に説明すると、まず、図６（ａ）に示すように、半
導体装置１の電極２上に、ワイヤバンピング法あるいは
めっき法によって突起電極５を形成する。必要に応じ
て、該突起電極５の高さを整えるためにレベリングを行
なうこともできる。
【０００５】次に、図６（ｂ）に示すように、半導体装
置１の電極２上の突起電極５と、回路基板３上の接続パ
ッド４との位置合せを行ない、半導体装置１の電極２上
の突起電極５と回路基板３上の接続パッド４とを当接せ
しめ、加圧、加熱することによって電気的な接続を行な
う。
置１の電極２上の突起電極５と、回路基板３上の接続パ
ッド４との位置合せを行ない、半導体装置１の電極２上
の突起電極５と回路基板３上の接続パッド４とを当接せ
しめ、加圧、加熱することによって電気的な接続を行な
う。
【０００６】最後に、図６（ｃ）に示すように、半導体
装置１と回路基板３との隙間にディスペンサ５０等を用
いて液状の熱硬化性の封止樹脂５６を注入した後、加熱
硬化させて封止を完了する。
装置１と回路基板３との隙間にディスペンサ５０等を用
いて液状の熱硬化性の封止樹脂５６を注入した後、加熱
硬化させて封止を完了する。
【０００７】このように、従来の半導体装置の接続方法
においては、半導体装置を回路基板に電気的に接続した
後に、液状熱硬化性の封止樹脂をディスペンサ等を用い
て半導体装置の周辺部に滴下し、回路基板との隙間に充
填し、オーブン等で熱硬化していた。
においては、半導体装置を回路基板に電気的に接続した
後に、液状熱硬化性の封止樹脂をディスペンサ等を用い
て半導体装置の周辺部に滴下し、回路基板との隙間に充
填し、オーブン等で熱硬化していた。
【０００８】一方、テープキャリアタイプの半導体装置
の製造に関しては、特開平５−１１４６１８号公報に開
示されている技術があった。図７は、このような従来の
半導体装置の接続方法の他の例を示す断面図である。
の製造に関しては、特開平５−１１４６１８号公報に開
示されている技術があった。図７は、このような従来の
半導体装置の接続方法の他の例を示す断面図である。
【０００９】図７を参照して、この方法は、複数のフィ
ンガーリード６０を有するキャリアテープ７０の所定の
位置に、半導体装置１を配設する工程と、半導体装置１
の電極５とフィンガーリード６０との接続部全体の上に
半導体装置１の能動面と同じ大きさかまたはわずかに大
きめの高分子液晶からなるフィルム６６を載せ、加熱溶
融させて封止する工程とを有するものである。
ンガーリード６０を有するキャリアテープ７０の所定の
位置に、半導体装置１を配設する工程と、半導体装置１
の電極５とフィンガーリード６０との接続部全体の上に
半導体装置１の能動面と同じ大きさかまたはわずかに大
きめの高分子液晶からなるフィルム６６を載せ、加熱溶
融させて封止する工程とを有するものである。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た図６に示す特公平４−５１０５７号公報に開示された
方法においては、以下のような問題があった。すなわ
ち、ディスペンサ５０による樹脂の吐出量にはばらつき
があり、かつ樹脂の滴下領域が必要である。また、ＬＳ
Ｉの高密度化、多ピン化が進み、必然的に微細ピッチ化
が進むと、当然チップと基板との間隙は狭くなる。たと
えば、半導体装置１と接続パッド４の表面との間隙が２
５〜３０μｍ、半導体装置１と基板３との間隙が５０μ
ｍ程度のものが検討されている。したがって、このよう
な狭い間隙に封止樹脂５６を充填するためには、当然封
止樹脂５６の粘度を低くしなければならない。しかしな
がら、樹脂の粘度が低いと、半導体装置１の周辺部に大
きなフィレット（樹脂の流れ出し）５６ａが形成されて
しまう。
た図６に示す特公平４−５１０５７号公報に開示された
方法においては、以下のような問題があった。すなわ
ち、ディスペンサ５０による樹脂の吐出量にはばらつき
があり、かつ樹脂の滴下領域が必要である。また、ＬＳ
Ｉの高密度化、多ピン化が進み、必然的に微細ピッチ化
が進むと、当然チップと基板との間隙は狭くなる。たと
えば、半導体装置１と接続パッド４の表面との間隙が２
５〜３０μｍ、半導体装置１と基板３との間隙が５０μ
ｍ程度のものが検討されている。したがって、このよう
な狭い間隙に封止樹脂５６を充填するためには、当然封
止樹脂５６の粘度を低くしなければならない。しかしな
がら、樹脂の粘度が低いと、半導体装置１の周辺部に大
きなフィレット（樹脂の流れ出し）５６ａが形成されて
しまう。
【００１１】また、たとえば熱硬化性樹脂として一般的
なエポキシ樹脂やポリイミド樹脂を使用した場合、耐加
水分解性や耐吸水性に問題があり、信頼性低下の原因と
なっていた。
なエポキシ樹脂やポリイミド樹脂を使用した場合、耐加
水分解性や耐吸水性に問題があり、信頼性低下の原因と
なっていた。
【００１２】また、上述した図７に示す特開平５−１１
４６１８号公報に開示された方法においては、次のよう
な問題点があった。すなわち、テープキャリアタイプの
半導体装置１を高分子液晶からなるフィルム６６によっ
て封止する前に、半導体装置１の電極５と、キャリアテ
ープ７０の上面に形成された銅箔等からなるフィンガー
リード６０とを熱圧着等の方法により接続しなければな
らない。したがって、電極５の融点が高分子液晶からな
るフィルム６６の融点よりも低いかあるいは同程度の場
合には、封止工程における加熱動作によって電極の接続
が切断、剥離してしまうので、半田等の融点の比較的低
い材料を電極に用いることができなかった。
４６１８号公報に開示された方法においては、次のよう
な問題点があった。すなわち、テープキャリアタイプの
半導体装置１を高分子液晶からなるフィルム６６によっ
て封止する前に、半導体装置１の電極５と、キャリアテ
ープ７０の上面に形成された銅箔等からなるフィンガー
リード６０とを熱圧着等の方法により接続しなければな
らない。したがって、電極５の融点が高分子液晶からな
るフィルム６６の融点よりも低いかあるいは同程度の場
合には、封止工程における加熱動作によって電極の接続
が切断、剥離してしまうので、半田等の融点の比較的低
い材料を電極に用いることができなかった。
【００１３】また、封止工程においては加熱のみしか行
なっていないため、複数のフィンガーリード６０間の空
隙にまで溶融状態の高分子液晶６６が行き渡らず、した
がって、接着強度が不十分となるという問題があった。
さらに、フィンガーリード６０間の空隙間の空気および
水分が原因となって、半導体装置１の性能劣化を引き起
こすという問題もあった。
なっていないため、複数のフィンガーリード６０間の空
隙にまで溶融状態の高分子液晶６６が行き渡らず、した
がって、接着強度が不十分となるという問題があった。
さらに、フィンガーリード６０間の空隙間の空気および
水分が原因となって、半導体装置１の性能劣化を引き起
こすという問題もあった。
【００１４】本発明の目的は、上述した問題点を解決
し、高い信頼性を有する半導体装置の接続構造および接
続方法ならびにそれを用いた半導体装置パッケージを提
供することにある。
し、高い信頼性を有する半導体装置の接続構造および接
続方法ならびにそれを用いた半導体装置パッケージを提
供することにある。
【００１５】
【課題を解決するための手段】請求項１の発明による半
導体装置の接続構造は、半導体装置の電極と、回路基板
の電極に対応する接続パッドとを、導電線の突起電極を
介して接続することにより、半導体装置を回路基板上に
実装するフリップチップ接続構造において、半導体装置
と回路基板との間隙に、熱可塑性を有する高分子液晶材
料を含有した樹脂部材を備えることを特徴としている。
導体装置の接続構造は、半導体装置の電極と、回路基板
の電極に対応する接続パッドとを、導電線の突起電極を
介して接続することにより、半導体装置を回路基板上に
実装するフリップチップ接続構造において、半導体装置
と回路基板との間隙に、熱可塑性を有する高分子液晶材
料を含有した樹脂部材を備えることを特徴としている。
【００１６】請求項２の発明による半導体装置の接続構
造は、請求項１の発明の構成において、半導体装置の表
面に、ポリイミドからなる樹脂部材が貼付され、ポリイ
ミドからなる樹脂部材の表層部が、プラズマ放電処理さ
れていることを特徴としている。
造は、請求項１の発明の構成において、半導体装置の表
面に、ポリイミドからなる樹脂部材が貼付され、ポリイ
ミドからなる樹脂部材の表層部が、プラズマ放電処理さ
れていることを特徴としている。
【００１７】請求項３の発明による半導体装置パッケー
ジは、請求項１または請求項２の発明の半導体装置の接
続構造を備え、回路基板は、接続パッドと電気的に接続
された複数の外部入出力端子を含むことを特徴としてい
る。
ジは、請求項１または請求項２の発明の半導体装置の接
続構造を備え、回路基板は、接続パッドと電気的に接続
された複数の外部入出力端子を含むことを特徴としてい
る。
【００１８】請求項４の発明による半導体装置パッケー
ジは、請求項３の発明の構成において、回路基板の半導
体装置搭載面が、熱硬化性樹脂で覆われたことを特徴と
している。
ジは、請求項３の発明の構成において、回路基板の半導
体装置搭載面が、熱硬化性樹脂で覆われたことを特徴と
している。
【００１９】請求項５の発明による半導体装置の接続方
法は、半導体装置の素子面の複数の電極と、回路基板の
複数の電極に対応する複数の接続パッドとを、導電性の
突起電極を介して接続することにより、半導体装置を回
路基板上に実装するフリップチップ接続方法であって、
複数の接続パッドより内側の領域、もしくは半導体装置
の素子面の複数の電極より内側の領域に、シート状の熱
可塑性を有する高分子液晶材料を含有した樹脂部材を設
置する工程と、回路基板上の複数の接続パッド、または
半導体装置の素子面の複数の電極に、導電性の突起電極
を形成する工程と、半導体装置と回路基板との対向する
電極同士を位置合せし、当接する工程と、加圧と加熱と
を併用して、高分子液晶材料を含有した樹脂部材によ
り、半導体装置と回路基板との電気的、機械的接続なら
びに封止を同時に行なう工程とを含むことを特徴として
いる。
法は、半導体装置の素子面の複数の電極と、回路基板の
複数の電極に対応する複数の接続パッドとを、導電性の
突起電極を介して接続することにより、半導体装置を回
路基板上に実装するフリップチップ接続方法であって、
複数の接続パッドより内側の領域、もしくは半導体装置
の素子面の複数の電極より内側の領域に、シート状の熱
可塑性を有する高分子液晶材料を含有した樹脂部材を設
置する工程と、回路基板上の複数の接続パッド、または
半導体装置の素子面の複数の電極に、導電性の突起電極
を形成する工程と、半導体装置と回路基板との対向する
電極同士を位置合せし、当接する工程と、加圧と加熱と
を併用して、高分子液晶材料を含有した樹脂部材によ
り、半導体装置と回路基板との電気的、機械的接続なら
びに封止を同時に行なう工程とを含むことを特徴として
いる。
【００２０】請求項６の発明による半導体装置の接続方
法は、請求項５の発明の構成において、シート状の高分
子液晶材料を含有した樹脂部材の厚さは、フリップチッ
プ実装後の半導体装置の電極形成面と回路基板の表面と
のギャップよりも厚くなるように形成されていることを
特徴としている。
法は、請求項５の発明の構成において、シート状の高分
子液晶材料を含有した樹脂部材の厚さは、フリップチッ
プ実装後の半導体装置の電極形成面と回路基板の表面と
のギャップよりも厚くなるように形成されていることを
特徴としている。
【００２１】
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１に係る半導体装置の接続構造の一例を示
す断面図である。
の実施の形態１に係る半導体装置の接続構造の一例を示
す断面図である。
【００２２】図１を参照して、半導体装置１の電極２の
最表層には、Ａｌが形成されている。また、該電極２に
は、Ａｕワイヤを用いたワイヤバンピング法によって、
Ａｕからなる突起電極５が形成されている。一般に、電
極２を除く半導体装置１の最表面には、絶縁保護膜とし
て、ＳｉＮ等が形成されている。
最表層には、Ａｌが形成されている。また、該電極２に
は、Ａｕワイヤを用いたワイヤバンピング法によって、
Ａｕからなる突起電極５が形成されている。一般に、電
極２を除く半導体装置１の最表面には、絶縁保護膜とし
て、ＳｉＮ等が形成されている。
【００２３】一方、回路基板３としては、ＰＰＯ（ポリ
フェニリンオキサイド）基板が使用され、該基板３の接
続パッド４の最表層には、Ａｕが形成されている。
フェニリンオキサイド）基板が使用され、該基板３の接
続パッド４の最表層には、Ａｕが形成されている。
【００２４】したがって、突起電極５と接続パッド４と
は、Ａｕ−Ａｕ固相拡散接合により、電気的な接続が行
なわれている。
は、Ａｕ−Ａｕ固相拡散接合により、電気的な接続が行
なわれている。
【００２５】また、半導体装置１と回路基板３との間隙
には、高分子液晶材料からなる樹脂部材６が充填されて
いる。該高分子液晶材料からなる樹脂部材６は、フィル
ム状のＶＥＣＴＲＡ（登録商標）（Hoechst Celanese C
orporation製）である。
には、高分子液晶材料からなる樹脂部材６が充填されて
いる。該高分子液晶材料からなる樹脂部材６は、フィル
ム状のＶＥＣＴＲＡ（登録商標）（Hoechst Celanese C
orporation製）である。
【００２６】なお、本実施の形態では、回路基板３をＰ
ＰＯ基板としたが、これに限られるわけではなく、他の
有機系基板が用いられてもよい。具体的には、たとえ
ば、ガラスエポキシ基板、ポリイミド基板等を用いるこ
とができる。また、回路基板３は、硬質であってもよい
し、逆にフレキシブル状であってもよい。
ＰＯ基板としたが、これに限られるわけではなく、他の
有機系基板が用いられてもよい。具体的には、たとえ
ば、ガラスエポキシ基板、ポリイミド基板等を用いるこ
とができる。また、回路基板３は、硬質であってもよい
し、逆にフレキシブル状であってもよい。
【００２７】また、突起電極５の形成方法は、ワイヤバ
ンピング法に限らず、めっき法等を用いてもよい。さら
に、突起電極５の材質もＡｕに限らず、その他の金属ま
たは合金でもよい。たとえば、Ｐｂ４０Ｓｎ６０、Ｐｂ
７０Ｓｎ３０、Ｓｎ９６．５Ａｇ３．５の半田等を用い
ることができる。
ンピング法に限らず、めっき法等を用いてもよい。さら
に、突起電極５の材質もＡｕに限らず、その他の金属ま
たは合金でもよい。たとえば、Ｐｂ４０Ｓｎ６０、Ｐｂ
７０Ｓｎ３０、Ｓｎ９６．５Ａｇ３．５の半田等を用い
ることができる。
【００２８】（実施の形態２）図２は、本発明の実施の
形態２に係る半導体装置の接続構造の一例を示す断面図
である。
形態２に係る半導体装置の接続構造の一例を示す断面図
である。
【００２９】図２を参照して、半導体装置１の電極２の
最表層にはＡｌが形成され、少なくとも電極２を除く半
導体装置１の最表層にポリイミド樹脂層７が形成されて
いる。さらに、該ポリイミド樹脂層７は、封止材として
の高分子液晶材料からなる樹脂部材６に対する密着性を
向上する目的で、その表面にはプラズマ処理がなされて
いる。
最表層にはＡｌが形成され、少なくとも電極２を除く半
導体装置１の最表層にポリイミド樹脂層７が形成されて
いる。さらに、該ポリイミド樹脂層７は、封止材として
の高分子液晶材料からなる樹脂部材６に対する密着性を
向上する目的で、その表面にはプラズマ処理がなされて
いる。
【００３０】一方、回路基板３としては、ポリイミドベ
ース銅張積層板が使用され、該基板３の接続パッド４の
最表層には、Ａｕが形成されている。また、該接続パッ
ド４には、Ａｕ合金ワイヤを用いたワイヤバンピング法
によって、Ａｕ合金からなる突起電極５が形成されてい
る。
ース銅張積層板が使用され、該基板３の接続パッド４の
最表層には、Ａｕが形成されている。また、該接続パッ
ド４には、Ａｕ合金ワイヤを用いたワイヤバンピング法
によって、Ａｕ合金からなる突起電極５が形成されてい
る。
【００３１】したがって、回路基板３の突起電極５と半
導体装置１の電極２とは、Ａｕ−Ａｌ固相拡散接合によ
り、電気的な接続が行なわれている。
導体装置１の電極２とは、Ａｕ−Ａｌ固相拡散接合によ
り、電気的な接続が行なわれている。
【００３２】また、半導体装置１と回路基板３との間隙
には、高分子液晶材料からなる樹脂部材６が充填されて
いる。高分子液晶材料からなる樹脂部材６は、前述した
実施の形態１で用いたものと同じである。
には、高分子液晶材料からなる樹脂部材６が充填されて
いる。高分子液晶材料からなる樹脂部材６は、前述した
実施の形態１で用いたものと同じである。
【００３３】なお、本実施の形態では、回路基板３とし
て、ポリイミドベース銅張積層板を用いたが、これに限
られるわけではなく、他の有機系基板や無機系基板が用
いられてもよい。
て、ポリイミドベース銅張積層板を用いたが、これに限
られるわけではなく、他の有機系基板や無機系基板が用
いられてもよい。
【００３４】また、突起電極形成方法は、ワイヤバンピ
ング法に限らず、めっき法等を用いてもよい。さらに、
突起電極５の材質も、Ａｕ合金に限らず、その他の金属
または合金でもよい。また、突起電極５の形成は、半導
体装置１の電極２側へ形成してもよい。さらに、電極２
と接続パッド４のメタル構造も、図２に示すものに限定
されるものではない。
ング法に限らず、めっき法等を用いてもよい。さらに、
突起電極５の材質も、Ａｕ合金に限らず、その他の金属
または合金でもよい。また、突起電極５の形成は、半導
体装置１の電極２側へ形成してもよい。さらに、電極２
と接続パッド４のメタル構造も、図２に示すものに限定
されるものではない。
【００３５】（実施の形態３）図３は、本発明の実施の
形態３に係る半導体装置パッケージの一例を示す断面図
である。
形態３に係る半導体装置パッケージの一例を示す断面図
である。
【００３６】図３を参照して、半導体装置１の電極２の
最表層にはＡｌが形成され、電極２を除く半導体装置の
最表層には、ポリイミド樹脂層７が形成されている。
最表層にはＡｌが形成され、電極２を除く半導体装置の
最表層には、ポリイミド樹脂層７が形成されている。
【００３７】一方、回路基板１３としては、ポリイミド
ベース銅張積層板が使用され、該基板１３の接続パッド
４の最表層には、Ａｕが形成されている。また、該接続
パッド４には、Ａｕ合金ワイヤを用いたワイヤバンピン
グ法によって、Ａｕ合金からなる突起電極５が形成され
ている。
ベース銅張積層板が使用され、該基板１３の接続パッド
４の最表層には、Ａｕが形成されている。また、該接続
パッド４には、Ａｕ合金ワイヤを用いたワイヤバンピン
グ法によって、Ａｕ合金からなる突起電極５が形成され
ている。
【００３８】したがって、実施の形態２と同様に、突起
電極５と電極２とは、Ａｕ−Ａｌ固相拡散接合により、
電気的な接続が行なわれている。
電極５と電極２とは、Ａｕ−Ａｌ固相拡散接合により、
電気的な接続が行なわれている。
【００３９】また、半導体装置１と回路基板１３との間
隙には、高分子液晶材料からなる樹脂部材６が充填され
ている。高分子液晶材料からなる樹脂部材６は、前述し
た実施の形態１、２で用いたものと同様である。
隙には、高分子液晶材料からなる樹脂部材６が充填され
ている。高分子液晶材料からなる樹脂部材６は、前述し
た実施の形態１、２で用いたものと同様である。
【００４０】また、回路基板１３は、マトリクス状に配
置された接続用の開口部１０を有し、該開口部１０を介
して接続パッド４に接続された半田ボール８を外部入出
力端子とし、半導体装置１をパッケージ化している。
置された接続用の開口部１０を有し、該開口部１０を介
して接続パッド４に接続された半田ボール８を外部入出
力端子とし、半導体装置１をパッケージ化している。
【００４１】また、外部の衝撃から保護するため、半導
体装置１搭載面は、熱硬化性のエポキシ樹脂等のモール
ド樹脂９で金型成形されている。この他、半導体装置１
搭載面を、熱硬化性の液状樹脂をポッティングして硬化
してもよい。
体装置１搭載面は、熱硬化性のエポキシ樹脂等のモール
ド樹脂９で金型成形されている。この他、半導体装置１
搭載面を、熱硬化性の液状樹脂をポッティングして硬化
してもよい。
【００４２】なお、前述した実施の形態１、２と同様、
回路基板の基材、突起電極形成方法、突起電極の材質、
電極および接続パッドのメタル構造、ならびにモールド
樹脂の種類等は、ここに示すものに限定されるものでは
ない。
回路基板の基材、突起電極形成方法、突起電極の材質、
電極および接続パッドのメタル構造、ならびにモールド
樹脂の種類等は、ここに示すものに限定されるものでは
ない。
【００４３】（実施の形態４）図４は、本発明の実施の
形態４に係る半導体装置の接続方法の一例を示す断面図
である。
形態４に係る半導体装置の接続方法の一例を示す断面図
である。
【００４４】 ステップ１ まず、図４（ａ）に示すように、電極２の部分を除く素
子面の最表層に厚さが４μｍのポリイミド樹脂層７が形
成された半導体装置１の表面に、矢印２０に示すように
Ａｒガス中でプラズマ放電処理を行なう。装置として
は、九州松下電器（株）製のＰＣ２０Ｆ−Ｇを使用し、
純度９９．９９％以上のＡｒを流量５０ｃｃ／分で流し
ながら、出力７５０Ｗ、周波数１３．５６ＭＨｚ、放電
時間３０秒の条件で放電処理を行なう。なお、電極２の
最表面には、Ａｌ−１％Ｓｉが形成されている。
子面の最表層に厚さが４μｍのポリイミド樹脂層７が形
成された半導体装置１の表面に、矢印２０に示すように
Ａｒガス中でプラズマ放電処理を行なう。装置として
は、九州松下電器（株）製のＰＣ２０Ｆ−Ｇを使用し、
純度９９．９９％以上のＡｒを流量５０ｃｃ／分で流し
ながら、出力７５０Ｗ、周波数１３．５６ＭＨｚ、放電
時間３０秒の条件で放電処理を行なう。なお、電極２の
最表面には、Ａｌ−１％Ｓｉが形成されている。
【００４５】このように、半導体装置１に形成されたポ
リイミド樹脂層７にプラズマ放電処理を施すほか、たと
えば、プラズマ放電処理を施したポリイミド樹脂層７を
半導体装置１の表面に、接着、貼付する方法をとること
もできる。
リイミド樹脂層７にプラズマ放電処理を施すほか、たと
えば、プラズマ放電処理を施したポリイミド樹脂層７を
半導体装置１の表面に、接着、貼付する方法をとること
もできる。
【００４６】なお、ポリイミド樹脂層７の厚みは、ここ
に示すものに限定されるものではない。また、耐熱性、
耐候性、電気的特性向上等の目的のために、他の樹脂と
ブレンドしたポリイミド樹脂あるいは添加剤を含有した
ポリイミド樹脂等を使用してもよい。同様に、プラズマ
放電処理に用いるガスの種類や放電条件も、前述したも
のに限定されるわけではない。
に示すものに限定されるものではない。また、耐熱性、
耐候性、電気的特性向上等の目的のために、他の樹脂と
ブレンドしたポリイミド樹脂あるいは添加剤を含有した
ポリイミド樹脂等を使用してもよい。同様に、プラズマ
放電処理に用いるガスの種類や放電条件も、前述したも
のに限定されるわけではない。
【００４７】 ステップ２ 次に、図４（ｂ）に示すように、回路基板３の複数の接
続パッド４より内側の領域に、厚さが３０〜５０μｍ程
度のフィルム状の熱可塑性を有する高分子液晶材料から
なる樹脂部材６を設置する。該高分子液晶材料からなる
樹脂部材６は、フィルム状のＶＥＣＴＲＡ（登録商標）
（Hoechst Celanese Corporation製）である。高分子液
晶材料からなる樹脂部材６の設置方法は、熱による仮圧
着でもよいし、単に回路基板３上に載せるだけでもよ
い。なお、この実施の形態において、回路基板３は、ポ
リイミドベース銅張積層板であり、接続パッド４の最表
層にはＡｕが形成されている。
続パッド４より内側の領域に、厚さが３０〜５０μｍ程
度のフィルム状の熱可塑性を有する高分子液晶材料から
なる樹脂部材６を設置する。該高分子液晶材料からなる
樹脂部材６は、フィルム状のＶＥＣＴＲＡ（登録商標）
（Hoechst Celanese Corporation製）である。高分子液
晶材料からなる樹脂部材６の設置方法は、熱による仮圧
着でもよいし、単に回路基板３上に載せるだけでもよ
い。なお、この実施の形態において、回路基板３は、ポ
リイミドベース銅張積層板であり、接続パッド４の最表
層にはＡｕが形成されている。
【００４８】高分子液晶材料からなる樹脂部材６の厚さ
は、フリップチップ実装後の半導体装置１の電極形成面
と基板３の表面とのギャップｈ1 （図１参照）よりも厚
くなるように設定される。この理由を以下に説明する。
は、フリップチップ実装後の半導体装置１の電極形成面
と基板３の表面とのギャップｈ1 （図１参照）よりも厚
くなるように設定される。この理由を以下に説明する。
【００４９】半導体装置１上に形成された突起電極５
と、基板３の電極４との接続信頼性は、Ａｕ−Ａｕ拡散
による接合強度に加え、高分子液晶材料からなる樹脂部
材６の密着力による機械的強度に保護されている。その
ため、高分子液晶材料からなる樹脂部材６による密着力
を高めるほど、両電極間の接続信頼性は向上する。した
がって、高分子液晶材料からなる樹脂部材６の厚さがギ
ャップｈ1 よりも厚くなるように設定しておけば、半導
体装置１の接続時の荷重印加によって、高分子液晶材料
からなる樹脂部材６が半導体装置１の電極形成面全体に
押し広げられることになる。そのため、高分子液晶材料
からなる樹脂部材６の接着面積が大きくなる結果、接着
強度を大きくすることができるからである。
と、基板３の電極４との接続信頼性は、Ａｕ−Ａｕ拡散
による接合強度に加え、高分子液晶材料からなる樹脂部
材６の密着力による機械的強度に保護されている。その
ため、高分子液晶材料からなる樹脂部材６による密着力
を高めるほど、両電極間の接続信頼性は向上する。した
がって、高分子液晶材料からなる樹脂部材６の厚さがギ
ャップｈ1 よりも厚くなるように設定しておけば、半導
体装置１の接続時の荷重印加によって、高分子液晶材料
からなる樹脂部材６が半導体装置１の電極形成面全体に
押し広げられることになる。そのため、高分子液晶材料
からなる樹脂部材６の接着面積が大きくなる結果、接着
強度を大きくすることができるからである。
【００５０】本実施の形態では半導体装置１の外形が７
×５ｍｍであり、その電極２が外周部より１００〜２０
０μｍ内側に形成されている。ｈ1 ＝３０μｍに対し、
厚さが４０μｍの高分子液晶材料からなる６．５×４ｍ
ｍの樹脂部材６を使用する。
×５ｍｍであり、その電極２が外周部より１００〜２０
０μｍ内側に形成されている。ｈ1 ＝３０μｍに対し、
厚さが４０μｍの高分子液晶材料からなる６．５×４ｍ
ｍの樹脂部材６を使用する。
【００５１】 ステップ３ 次に、図４（ｃ）に示すように、回路基板３の接続パッ
ド４に、φ８０μｍのＡｕ合金からなる突起電極５を形
成する。該突起電極５は、φ２０μｍのＡｕ合金ワイヤ
（田中電子工業（株）製のＧＢＣ−Ｔｙｐｅ）を用いた
ワイヤバンピング法によって形成する。該突起電極５
は、Ａｕとほぼ変わらない融点を有するＡｕ合金からな
っている。前述した高分子液晶材料からなる樹脂部材６
の融点は２８０℃であるので、突起電極の融点の方が高
い。
ド４に、φ８０μｍのＡｕ合金からなる突起電極５を形
成する。該突起電極５は、φ２０μｍのＡｕ合金ワイヤ
（田中電子工業（株）製のＧＢＣ−Ｔｙｐｅ）を用いた
ワイヤバンピング法によって形成する。該突起電極５
は、Ａｕとほぼ変わらない融点を有するＡｕ合金からな
っている。前述した高分子液晶材料からなる樹脂部材６
の融点は２８０℃であるので、突起電極の融点の方が高
い。
【００５２】なお、突起電極形成方法は、ワイヤバンピ
ング法に限らず、めっき法等を用いることもできる。
ング法に限らず、めっき法等を用いることもできる。
【００５３】 ステップ４ 次に、図４（ｄ）に示すように、半導体装置１と回路基
板３との対向する電極２と突起電極５とを位置合せし、
当接する。
板３との対向する電極２と突起電極５とを位置合せし、
当接する。
【００５４】 ステップ５ 次に、図４（ｅ）に示すように、加熱および加圧ツール
３０で、突起電極のＡｕ合金と、電極２の最表面のＡｌ
−１％ＳｉをＡｕ−Ａｌ固相拡散接合する。
３０で、突起電極のＡｕ合金と、電極２の最表面のＡｌ
−１％ＳｉをＡｕ−Ａｌ固相拡散接合する。
【００５５】詳細に説明すると、加熱および加圧ツール
３０を一定温度、たとえば４４０℃となるように制御
し、２ｋｇｆ／ｃｍ2 の圧力を加える。これにより、Ａ
ｕ−Ａｌ固相拡散接合が行なわれると同時に、封止材と
しての高分子液晶材料からなる樹脂部材６が軟化し、そ
の後の冷却によって高分子液晶材料からなる樹脂部材６
が固化することにより、封止が完了する。
３０を一定温度、たとえば４４０℃となるように制御
し、２ｋｇｆ／ｃｍ2 の圧力を加える。これにより、Ａ
ｕ−Ａｌ固相拡散接合が行なわれると同時に、封止材と
しての高分子液晶材料からなる樹脂部材６が軟化し、そ
の後の冷却によって高分子液晶材料からなる樹脂部材６
が固化することにより、封止が完了する。
【００５６】この際、ステージ４０を設定温度３２０℃
に加熱しておくことにより、封止樹脂としての高分子液
晶材料からなる樹脂部材６および電極５に対して所定温
度まで素早く熱を伝達することができる。その結果、短
時間で高分子液晶材料からなる樹脂部材６を溶融させる
とともに、Ａｕ−Ａｌ固相拡散接合を促進させることが
できる。また、加圧動作により、溶融した高分子液晶材
料からなる樹脂部材６が広がるため、電極２と突起電極
５との接合部を含む半導体装置１と回路基板３との間隙
を封止することが可能となる。
に加熱しておくことにより、封止樹脂としての高分子液
晶材料からなる樹脂部材６および電極５に対して所定温
度まで素早く熱を伝達することができる。その結果、短
時間で高分子液晶材料からなる樹脂部材６を溶融させる
とともに、Ａｕ−Ａｌ固相拡散接合を促進させることが
できる。また、加圧動作により、溶融した高分子液晶材
料からなる樹脂部材６が広がるため、電極２と突起電極
５との接合部を含む半導体装置１と回路基板３との間隙
を封止することが可能となる。
【００５７】従来のテープキャリアタイプの半導体装置
の場合には、電極接続工程と封止工程とが別々に行なわ
れるので、半田材として利用可能なのは、高分子液晶材
料からなる樹脂部材６の融点よりも十分高いものだけで
あった。したがって、たとえば、高分子液晶材料からな
る樹脂部材６の融点が２８０℃のとき、電極の材質とし
て融点が２６０℃の半田（Ｐｂ７０Ｓｎ３０）を用いる
ことはできなかった。
の場合には、電極接続工程と封止工程とが別々に行なわ
れるので、半田材として利用可能なのは、高分子液晶材
料からなる樹脂部材６の融点よりも十分高いものだけで
あった。したがって、たとえば、高分子液晶材料からな
る樹脂部材６の融点が２８０℃のとき、電極の材質とし
て融点が２６０℃の半田（Ｐｂ７０Ｓｎ３０）を用いる
ことはできなかった。
【００５８】しかしながら、本発明においては、ステッ
プ５に示したように、電極接続工程と封止工程とを同時
に行なうことを特徴としているので、たとえば、ステッ
プ５でのステージ加熱温度を半田の融点以下に設定して
おけば、高分子液晶材料からなる樹脂部材６の融点が２
８０℃のとき、電極の材質として融点が２６０℃の半田
（Ｐｂ７０Ｓｎ３０）を用いることは可能である。これ
により、電極材料の選択に制限が生じない。
プ５に示したように、電極接続工程と封止工程とを同時
に行なうことを特徴としているので、たとえば、ステッ
プ５でのステージ加熱温度を半田の融点以下に設定して
おけば、高分子液晶材料からなる樹脂部材６の融点が２
８０℃のとき、電極の材質として融点が２６０℃の半田
（Ｐｂ７０Ｓｎ３０）を用いることは可能である。これ
により、電極材料の選択に制限が生じない。
【００５９】（実施の形態５）図５は、本発明の実施の
形態５に係る半導体装置パッケージの一例を示す断面図
であり、積層型（スタックド）の半導体装置への適用例
を示している。
形態５に係る半導体装置パッケージの一例を示す断面図
であり、積層型（スタックド）の半導体装置への適用例
を示している。
【００６０】図５を参照して、この半導体装置パッケー
ジにおいては、回路基板１３上に、第１のチップ１と第
２のチップ８１とが搭載されている。この第１のチップ
１と第２のチップ８１とは、その裏面同士が接着剤８５
により接着されている。
ジにおいては、回路基板１３上に、第１のチップ１と第
２のチップ８１とが搭載されている。この第１のチップ
１と第２のチップ８１とは、その裏面同士が接着剤８５
により接着されている。
【００６１】第１のチップ１の周辺部には、複数の第１
の電極２が形成されている。第２のチップ８１の周辺部
には、複数の第２の電極８２が形成されている。
の電極２が形成されている。第２のチップ８１の周辺部
には、複数の第２の電極８２が形成されている。
【００６２】第１のチップ１に形成された電極２と、回
路基板１３の表面上の第１の接続パッド４とは、金属部
材５を介してフリップチップ方式により接続されてい
る。第２のチップ８１上に形成された電極８２と、回路
基板１３の表面上の第１の接続パッド４より外周に形成
された第２の接続パッド８７とは、金属ワイヤ８８を介
してワイヤボンディング方式により接続されている。第
１および第２のチップ１、８１は、さらにその全体が覆
われるように、第２の樹脂９によりモールドされてい
る。
路基板１３の表面上の第１の接続パッド４とは、金属部
材５を介してフリップチップ方式により接続されてい
る。第２のチップ８１上に形成された電極８２と、回路
基板１３の表面上の第１の接続パッド４より外周に形成
された第２の接続パッド８７とは、金属ワイヤ８８を介
してワイヤボンディング方式により接続されている。第
１および第２のチップ１、８１は、さらにその全体が覆
われるように、第２の樹脂９によりモールドされてい
る。
【００６３】また、回路基板１３の裏面には、第３の接
続パッド８０がマトリクス状に形成され、第３の接続パ
ッド８０上には、半田ボール８が形成されている。さら
に、第１の接続パッド４に囲まれる領域の基板１３に
は、少なくとも１つの貫通孔８４が形成されている。こ
の貫通孔８４は、第１の樹脂６が吸湿後のリフローによ
り膨張することを防止する働きがある。
続パッド８０がマトリクス状に形成され、第３の接続パ
ッド８０上には、半田ボール８が形成されている。さら
に、第１の接続パッド４に囲まれる領域の基板１３に
は、少なくとも１つの貫通孔８４が形成されている。こ
の貫通孔８４は、第１の樹脂６が吸湿後のリフローによ
り膨張することを防止する働きがある。
【００６４】また、この半導体装置パッケージにおい
て、第１のチップ１の電極２の最表層にはＡｌが形成さ
れている。一方、回路基板１３としては、ポリイミドベ
ース銅張積層板が使用され、該基板１３の第１の接続パ
ッド４の最表層には、Ａｕが形成されている。また、第
１の接続パッド４には、Ａｕ合金ワイヤを用いたワイヤ
バンピング法によって、Ａｕ合金からなる突起電極５が
形成されている。
て、第１のチップ１の電極２の最表層にはＡｌが形成さ
れている。一方、回路基板１３としては、ポリイミドベ
ース銅張積層板が使用され、該基板１３の第１の接続パ
ッド４の最表層には、Ａｕが形成されている。また、第
１の接続パッド４には、Ａｕ合金ワイヤを用いたワイヤ
バンピング法によって、Ａｕ合金からなる突起電極５が
形成されている。
【００６５】したがって、実施の形態２と同様に、突起
電極５と電極２とは、Ａｕ−Ａｌ固相拡散接合により、
電気的な接続が行なわれている。
電極５と電極２とは、Ａｕ−Ａｌ固相拡散接合により、
電気的な接続が行なわれている。
【００６６】また、第１のチップ１と回路基板１３との
間隙には、高分子液晶材料からなる第１の樹脂部材６が
充填されている。高分子液晶材料からなる第１の樹脂部
材６は、前述した実施の形態１、２で用いたものと同様
である。さらに、前述した実施の形態１、２と同様、回
路基板の基材、突起電極形成方法、突起電極の材質、電
極および接続パッドのメタル構造、ならびにモールド樹
脂の種類等は、ここに示すものに限定されるものではな
い。
間隙には、高分子液晶材料からなる第１の樹脂部材６が
充填されている。高分子液晶材料からなる第１の樹脂部
材６は、前述した実施の形態１、２で用いたものと同様
である。さらに、前述した実施の形態１、２と同様、回
路基板の基材、突起電極形成方法、突起電極の材質、電
極および接続パッドのメタル構造、ならびにモールド樹
脂の種類等は、ここに示すものに限定されるものではな
い。
【００６７】
【実施例】（信頼性試験結果）上述した実施の形態４の
方法に従い、実施例の半導体装置パッケージを作製し
た。
方法に従い、実施例の半導体装置パッケージを作製し
た。
【００６８】一方、比較のため、フリップチップ接続を
行なった半導体装置に対し、封止材としてのエポキシ樹
脂をディスペンサにより充填して、比較例の半導体装置
パッケージを作製した。
行なった半導体装置に対し、封止材としてのエポキシ樹
脂をディスペンサにより充填して、比較例の半導体装置
パッケージを作製した。
【００６９】このようにして得られた実施例と比較例の
半導体装置パッケージについて、ＰＣＴ（Pressure Coo
ker Test）における電極の導通状態を試験した。実験条
件としては、温度を１２１℃、圧力を２ａｔｍ、湿度を
飽和とした。
半導体装置パッケージについて、ＰＣＴ（Pressure Coo
ker Test）における電極の導通状態を試験した。実験条
件としては、温度を１２１℃、圧力を２ａｔｍ、湿度を
飽和とした。
【００７０】得られた結果を表１に示す。
【００７１】
【表１】
【００７２】表１より明らかなように、比較例の半導体
装置パッケージでは、３００時間経過後において全サン
プル数６個中２個が不良となった。これに対し、実施例
の半導体装置パッケージは、８００時間経過後も、導通
状態に変化は見られなかった。
装置パッケージでは、３００時間経過後において全サン
プル数６個中２個が不良となった。これに対し、実施例
の半導体装置パッケージは、８００時間経過後も、導通
状態に変化は見られなかった。
【００７３】
【発明の効果】請求項１の発明によれば、封止材として
従来から使用されているエポキシ樹脂やポリイミド樹脂
と比較して、耐熱性、耐加水分解性、低熱膨張率、低吸
水性等を兼ね備えた特性を有する高分子液晶材料からな
る樹脂部材を用いている。そのため、より高い信頼性に
対する要求に応じることができる。
従来から使用されているエポキシ樹脂やポリイミド樹脂
と比較して、耐熱性、耐加水分解性、低熱膨張率、低吸
水性等を兼ね備えた特性を有する高分子液晶材料からな
る樹脂部材を用いている。そのため、より高い信頼性に
対する要求に応じることができる。
【００７４】請求項２の発明によれば、半導体装置と高
分子液晶材料またはそのブレンド樹脂部材との密着力を
向上させることができる。
分子液晶材料またはそのブレンド樹脂部材との密着力を
向上させることができる。
【００７５】請求項３および請求項４の発明によれば、
より高い信頼性に対する要求に応じることができる。
より高い信頼性に対する要求に応じることができる。
【００７６】請求項５の発明によれば、封止樹脂をシー
ト状としているので、従来のようにポッティング領域を
確保する必要がない。また、狭い間隙に封止樹脂を充填
する必要がないので、樹脂の粘度を低くしたことが原因
で従来発生していた半導体装置周辺部の大きなフィレッ
ト（樹脂の流れ出し）の形成を防止することができる。
これらはいずれも、半導体装置の設置面積を減少させる
という効果を有する。
ト状としているので、従来のようにポッティング領域を
確保する必要がない。また、狭い間隙に封止樹脂を充填
する必要がないので、樹脂の粘度を低くしたことが原因
で従来発生していた半導体装置周辺部の大きなフィレッ
ト（樹脂の流れ出し）の形成を防止することができる。
これらはいずれも、半導体装置の設置面積を減少させる
という効果を有する。
【００７７】また、この発明によれば、ディスペンサに
よる樹脂の吐出と比較して、樹脂量はシートのサイズお
よび厚さにより容易に管理できる。そのため、樹脂量の
ばらつきを少なくすることができる。
よる樹脂の吐出と比較して、樹脂量はシートのサイズお
よび厚さにより容易に管理できる。そのため、樹脂量の
ばらつきを少なくすることができる。
【００７８】さらに、この発明によれば、封止、接続工
程において、加熱とともに加圧動作を行なうので、溶融
した高分子液晶材料からなる樹脂部材が半導体装置ある
いは回路基板上に形成された電極間の隙間に入りやすく
なる。その結果、高分子液晶材料からなる樹脂部材の封
止材としての機能（接着力）を一層高めることができ
る。
程において、加熱とともに加圧動作を行なうので、溶融
した高分子液晶材料からなる樹脂部材が半導体装置ある
いは回路基板上に形成された電極間の隙間に入りやすく
なる。その結果、高分子液晶材料からなる樹脂部材の封
止材としての機能（接着力）を一層高めることができ
る。
【００７９】請求項６の発明によれば、高分子液晶材料
からなる樹脂部材が半導体装置の電極形成面全体に押し
広げられることにより、安定した接続を得られる。
からなる樹脂部材が半導体装置の電極形成面全体に押し
広げられることにより、安定した接続を得られる。
【図１】本発明の実施の形態１の半導体装置の接続構造
を示す断面図である。
を示す断面図である。
【図２】本発明の実施の形態２の半導体装置の接続構造
を示す断面図である。
を示す断面図である。
【図３】本発明の実施の形態３の半導体装置パッケージ
を示す断面図である。
を示す断面図である。
【図４】本発明の実施の形態４の半導体装置の接続方法
を示す断面図である。
を示す断面図である。
【図５】本発明の実施の形態５の半導体装置パッケージ
を示す断面図である。
を示す断面図である。
【図６】従来の半導体装置の接続方法の一例を示す断面
図である。
図である。
【図７】従来の半導体装置の接続方法の他の例を示す断
面図である。
面図である。
１ 半導体装置 ２ 半導体装置の電極 ３、１３ 回路基板 ４ 接続パッド ５ 突起電極 ６ 高分子液晶材料からなる樹脂部材 ７ ポリイミド樹脂層 ８ 半田ボール ９ モールド樹脂 １０ 開口部 なお、各図中、同一符号は同一または相当部分を示す。
Claims (6)
- 【請求項１】 半導体装置の電極と、回路基板の前記電
極に対応する接続パッドとを、導電線の突起電極を介し
て接続することにより、前記半導体装置を前記回路基板
上に実装するフリップチップ接続構造において、 前記半導体装置と前記回路基板との間隙に、熱可塑性を
有する高分子液晶材料を含有した樹脂部材を備えること
を特徴とする、半導体装置の接続構造。 - 【請求項２】 前記半導体装置の表面に、ポリイミドか
らなる樹脂部材が貼付され、 前記ポリイミドからなる樹脂部材の表層部が、プラズマ
放電処理されていることを特徴とする、請求項１記載の
半導体装置の接続構造。 - 【請求項３】 請求項１または請求項２に記載の半導体
装置の接続構造を備え、 前記回路基板は、前記接続パッドと電気的に接続された
複数の外部入出力端子を含むことを特徴とする、半導体
装置パッケージ。 - 【請求項４】 前記回路基板の前記半導体装置搭載面が
熱硬化性樹脂で覆われたことを特徴とする、請求項３記
載の半導体装置パッケージ。 - 【請求項５】 半導体装置の素子面の複数の電極と、回
路基板の前記複数の電極に対応する複数の接続パッドと
を、導電性の突起電極を介して接続することにより、前
記半導体装置を前記回路基板上に実装するフリップチッ
プ接続方法であって、 前記複数の接続パッドより内側の領域、もしくは前記半
導体装置の素子面の複数の電極より内側の領域に、シー
ト状の熱可塑性を有する高分子液晶材料を含有した樹脂
部材を設置する工程と、 前記回路基板上の複数の接続パッド、または前記半導体
装置の素子面の複数の電極に、導電性の突起電極を形成
する工程と、 前記半導体装置と前記回路基板との対向する電極同士を
位置合せし、当接する工程と、 加圧と加熱とを併用して、前記高分子液晶材料を含有し
た樹脂部材により、前記半導体装置と前記回路基板との
電気的、機械的接続ならびに封止を同時に行なう工程と
を含むことを特徴とする、半導体装置の接続方法。 - 【請求項６】 前記シート状の高分子液晶材料を含有し
た樹脂部材の厚さは、フリップチップ実装後の前記半導
体装置の電極形成面と前記回路基板の表面とのギャップ
よりも厚くなるように形成されていることを特徴とす
る、請求項５記載の半導体装置の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33117398A JP3741553B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33117398A JP3741553B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000156386A true JP2000156386A (ja) | 2000-06-06 |
| JP3741553B2 JP3741553B2 (ja) | 2006-02-01 |
Family
ID=18240708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33117398A Expired - Fee Related JP3741553B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3741553B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004040640A1 (de) * | 2002-10-29 | 2004-05-13 | Infineon Technologies Ag | Elektronisches bauteil mit unterfüllstoffen aus thermoplasten und verfahren zu dessen herstellung |
| JP2006156869A (ja) * | 2004-12-01 | 2006-06-15 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| KR100764164B1 (ko) | 2006-04-04 | 2007-10-09 | 엘지전자 주식회사 | 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법 |
| JP2010251652A (ja) * | 2009-04-20 | 2010-11-04 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
| US8035202B2 (en) | 2003-10-06 | 2011-10-11 | Nec Corporation | Electronic device having a wiring substrate |
| TWI626723B (zh) * | 2017-03-06 | 2018-06-11 | 力成科技股份有限公司 | 封裝結構 |
-
1998
- 1998-11-20 JP JP33117398A patent/JP3741553B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004040640A1 (de) * | 2002-10-29 | 2004-05-13 | Infineon Technologies Ag | Elektronisches bauteil mit unterfüllstoffen aus thermoplasten und verfahren zu dessen herstellung |
| KR100789349B1 (ko) * | 2002-10-29 | 2007-12-28 | 인피네온 테크놀로지스 아게 | 써모플라스트로 만들어진 캐비티 필러들을 구비한 전자소자 및 그 제조 방법 |
| CN100449719C (zh) * | 2002-10-29 | 2009-01-07 | 因芬尼昂技术股份公司 | 具热塑材料制成下填料的电子组件及其制造方法 |
| US8035202B2 (en) | 2003-10-06 | 2011-10-11 | Nec Corporation | Electronic device having a wiring substrate |
| JP2006156869A (ja) * | 2004-12-01 | 2006-06-15 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP4513532B2 (ja) * | 2004-12-01 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR100764164B1 (ko) | 2006-04-04 | 2007-10-09 | 엘지전자 주식회사 | 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법 |
| JP2010251652A (ja) * | 2009-04-20 | 2010-11-04 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
| TWI626723B (zh) * | 2017-03-06 | 2018-06-11 | 力成科技股份有限公司 | 封裝結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3741553B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| US9337165B2 (en) | Method for manufacturing a fan-out WLP with package | |
| EP0915505B1 (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
| JP2833996B2 (ja) | フレキシブルフィルム及びこれを有する半導体装置 | |
| US20040245652A1 (en) | Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device | |
| US7015070B2 (en) | Electronic device and a method of manufacturing the same | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| JP2003152002A (ja) | 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 | |
| KR20000076778A (ko) | 반도체장치 및 그의 제조방법 | |
| JPH11251368A (ja) | 樹脂フィルムおよびこれを用いた電子部品の接続方法 | |
| JP2000022040A (ja) | 半導体装置およびその製造方法 | |
| US6281571B1 (en) | Semiconductor device having an external connection electrode extending through a through hole formed in a substrate | |
| JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3308855B2 (ja) | 半導体装置の製造方法 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2003258034A (ja) | 多層配線基体の製造方法および多層配線基体 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3741553B2 (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2000260817A (ja) | 半導体装置およびその製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040922 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Effective date: 20050927 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051025 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051108 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20091118 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20091118 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111118 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121118 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20131118 |
|
| LAPS | Cancellation because of no payment of annual fees |