JP2006156869A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2006156869A JP2006156869A JP2004348280A JP2004348280A JP2006156869A JP 2006156869 A JP2006156869 A JP 2006156869A JP 2004348280 A JP2004348280 A JP 2004348280A JP 2004348280 A JP2004348280 A JP 2004348280A JP 2006156869 A JP2006156869 A JP 2006156869A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin film
- pad
- opening
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 絶縁膜上にパッドを形成する工程と、絶縁膜上及びパッド上に、パッシベーション膜を形成する工程と、パッシベーション膜に、パッド上に位置する第1の開口部を形成する工程と、パッシベーション膜上及び第1の開口部内に、樹脂膜を形成する工程と、樹脂膜に、パッド上に位置する第2の開口部を形成する工程と、樹脂膜及び第2の開口部をプラズマ処理することにより、パッドの表面をクリーニングする工程と、樹脂膜を熱処理する工程とを具備する。樹脂膜を熱処理することにより、樹脂膜の表面粗さを適切な大きさに調整することができる。
【選択図】 図1
Description
前記絶縁膜上及び前記パッド上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記パッド上に位置する第1の開口部を形成する工程と、
前記パッシベーション膜上及び前記第1の開口部内に、樹脂膜を形成する工程と、
前記樹脂膜に、前記パッド上に位置する第2の開口部を形成する工程と、
前記樹脂膜及び前記第2の開口部をプラズマ処理することにより、前記パッドの表面をクリーニングする工程と、
前記樹脂膜を熱処理する工程とを具備する。
を更に具備してもよい。パッドの表面をクリーニングする工程において、酸素プラズマ又はArプラズマを用いてもよい。
前記半導体チップは、実装面に樹脂膜を具備し、該樹脂膜の表面は、プラズマ処理が行われた後、熱処理が行われている。
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第1の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第1の開口部上に位置する第2の開口部を有する樹脂膜と、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている。
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第1の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第1の開口部上に位置する第2の開口部を有するエステル結合型のポリイミド樹脂膜と、
を具備し、前記ポリイミド樹脂膜の表面粗さは5nm以上30nm以下である。
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第1の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第1の開口部上に位置する第2の開口部を有するイオン結合型のポリイミド樹脂膜と、
を具備し、前記ポリイミド樹脂膜の表面粗さは10nm以下である。
前記半導体チップは、
絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第1の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第1の開口部上に位置する第2の開口部を有する樹脂膜と、
前記第1及び前記第2の開口部に一部が埋め込まれることにより前記パッドに接続するバンプと、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている。
Claims (9)
- 絶縁膜上にパッドを形成する工程と、
前記絶縁膜上及び前記パッド上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記パッド上に位置する第1の開口部を形成する工程と、
前記パッシベーション膜上及び前記第1の開口部内に、樹脂膜を形成する工程と、
前記樹脂膜に、前記パッド上に位置する第2の開口部を形成する工程と、
前記樹脂膜及び前記第2の開口部をプラズマ処理することにより、前記パッドの表面をクリーニングする工程と、
前記樹脂膜を熱処理する工程と、
を具備する半導体装置の製造方法。 - 前記樹脂膜は感光性のポリイミド樹脂膜である請求項1に記載の半導体装置の製造方法。
- 前記熱処理する工程の後に、前記第2の開口部に、前記パッドに接続するバンプを形成する工程と、
異方性導電性樹脂を用いて、前記バンプを配線基板上の配線に接続する工程と、
を更に具備する請求項1又は2に記載の半導体装置の製造方法。 - 前記パッドの表面をクリーニングする工程において、酸素プラズマ又はArプラズマを用いる請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 異方性導電性樹脂を用いて半導体チップを配線基板に固定することにより、前記半導体チップが有するバンプと、前記配線基板が有する配線とを接続する工程を具備し、
前記半導体チップは、実装面に樹脂膜を具備し、該樹脂膜の表面は、プラズマ処理が行われた後、熱処理が行われている半導体装置の製造方法。 - 絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成された樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている半導体装置。 - 絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成されたエステル結合型のポリイミド樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
を具備し、前記ポリイミド樹脂膜の表面粗さは5nm以上30nm以下である半導体装置。 - 絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成されたイオン結合型のポリイミド樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
を具備し、前記ポリイミド樹脂膜の表面粗さは10nm以下である半導体装置。 - 半導体チップのバンプと配線基板の配線とを、異方性導電性樹脂で接続した半導体装置であって、
前記半導体チップは、
絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成された樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
前記開口部に一部が埋め込まれることにより前記パッドに接続するバンプと、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348280A JP4513532B2 (ja) | 2004-12-01 | 2004-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348280A JP4513532B2 (ja) | 2004-12-01 | 2004-12-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156869A true JP2006156869A (ja) | 2006-06-15 |
JP4513532B2 JP4513532B2 (ja) | 2010-07-28 |
Family
ID=36634735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004348280A Expired - Fee Related JP4513532B2 (ja) | 2004-12-01 | 2004-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4513532B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007023781A1 (ja) * | 2005-08-22 | 2007-03-01 | Hitachi Chemical Dupont Microsystems, Ltd. | 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板 |
JP2009070865A (ja) * | 2007-09-11 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
JP2012079934A (ja) * | 2010-10-01 | 2012-04-19 | Sumitomo Electric Ind Ltd | フレキシブルプリント基板 |
US8975192B2 (en) | 2005-08-22 | 2015-03-10 | Hitachi Chemical Dupont Microsystems Ltd. | Method for manufacturing semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238750A (ja) * | 1998-02-23 | 1999-08-31 | Sony Corp | バンプ製造方法および半導体装置の製造方法 |
JP2000156386A (ja) * | 1998-11-20 | 2000-06-06 | Sharp Corp | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ |
-
2004
- 2004-12-01 JP JP2004348280A patent/JP4513532B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238750A (ja) * | 1998-02-23 | 1999-08-31 | Sony Corp | バンプ製造方法および半導体装置の製造方法 |
JP2000156386A (ja) * | 1998-11-20 | 2000-06-06 | Sharp Corp | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007023781A1 (ja) * | 2005-08-22 | 2007-03-01 | Hitachi Chemical Dupont Microsystems, Ltd. | 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板 |
JP2007059480A (ja) * | 2005-08-22 | 2007-03-08 | Hitachi Chemical Dupont Microsystems Ltd | 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板 |
JP4691417B2 (ja) * | 2005-08-22 | 2011-06-01 | 日立化成デュポンマイクロシステムズ株式会社 | 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板 |
US8148204B2 (en) | 2005-08-22 | 2012-04-03 | Hitachi Chemical Dupont Microsystems, Ltd. | Circuit connection structure, method for producing the same and semiconductor substrate for circuit connection structure |
US8975192B2 (en) | 2005-08-22 | 2015-03-10 | Hitachi Chemical Dupont Microsystems Ltd. | Method for manufacturing semiconductor device |
JP2009070865A (ja) * | 2007-09-11 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
JP2012079934A (ja) * | 2010-10-01 | 2012-04-19 | Sumitomo Electric Ind Ltd | フレキシブルプリント基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4513532B2 (ja) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3953027B2 (ja) | 半導体装置およびその製造方法 | |
US6727576B2 (en) | Transfer wafer level packaging | |
US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
JP5313626B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US6838762B2 (en) | Water-level package with bump ring | |
JP4379102B2 (ja) | 半導体装置の製造方法 | |
JPH10321631A (ja) | 半導体装置およびその製造方法 | |
JP2009513013A (ja) | ウエハレベルチップスケールパッケージのための再配線層およびその製造方法 | |
JP4206885B2 (ja) | 半導体装置の製造方法 | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
JP3387478B2 (ja) | 半導体装置およびその製造方法 | |
JP5361264B2 (ja) | 半導体装置 | |
JP4513532B2 (ja) | 半導体装置の製造方法 | |
JP2007317857A (ja) | 半導体装置及びその製造方法 | |
US8742575B2 (en) | Semiconductor device and fabrication method thereof | |
JP3976043B2 (ja) | 半導体装置及びその製造方法 | |
JP3148202B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4075593B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002299366A (ja) | 半導体装置およびその製造方法 | |
TWI776698B (zh) | 晶片封裝結構及其形成方法 | |
JP5098211B2 (ja) | 半導体装置及びその製造方法 | |
JP2003037030A (ja) | 半導体装置 | |
JP4471488B2 (ja) | 半導体装置及びその製造方法 | |
US7098075B1 (en) | Integrated circuit and method of producing a carrier wafer for an integrated circuit | |
JP4608208B2 (ja) | 電子回路装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100503 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |