JP2009070865A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009070865A JP2009070865A JP2007234919A JP2007234919A JP2009070865A JP 2009070865 A JP2009070865 A JP 2009070865A JP 2007234919 A JP2007234919 A JP 2007234919A JP 2007234919 A JP2007234919 A JP 2007234919A JP 2009070865 A JP2009070865 A JP 2009070865A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- semiconductor device
- semiconductor chip
- film substrate
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】この半導体装置100は、ポリイミドフィルムからなる基材部1と基材部1上に形成された複数の配線リード2とを含むフィルム基板10と、複数の金バンプ21を含み、この金バンプ21を介して配線リード2のインナーリード部2aと電気的に接続された状態でフィルム基板10上に実装される半導体チップ20と、フィルム基板10と半導体チップ20との間に充填されるアンダーフィル樹脂層30とを備えている。そして、基材部1は、半導体チップ20が実装される実装領域3を有しており、基材部1における実装領域3の表面が、大気圧プラズマ処理またはKMnO4溶液を用いた表面処理によって粗化されている。
【選択図】図3
Description
図1は、本発明の第1実施形態による半導体装置の全体斜視図である。図2は、本発明の第1実施形態による半導体装置の平面図である。図3は、図2の50−50線に沿った断面図である。まず、図1〜図3を参照して、本発明の第1実施形態による半導体装置100の構造について説明する。
図9は、本発明の第2実施形態による半導体装置の全体斜視図である。次に、図9を参照して、本発明の第2実施形態による半導体装置200の構造について説明する。
2 配線リード(配線層)
2a インナーリード部
2b アウターリード部
3 実装領域
4、5 接続端子部
6 錫メッキ層
7 ソルダレジスト層(絶縁樹脂層)
10 フィルム基板
20、120 半導体チップ
21 金バンプ(突起電極)
30 アンダーフィル樹脂層
100、200 半導体装置(COFパッケージ)
Claims (9)
- フィルム状の基材部と前記基材部上に形成された複数の配線層とを含むフィルム基板と、
複数の突起電極を含み、前記突起電極を介して前記配線層と電気的に接続された状態で前記フィルム基板上に実装される半導体チップと、
前記フィルム基板と前記半導体チップとの間に充填されるアンダーフィル樹脂層とを備え、
前記基材部は、前記半導体チップが実装される実装領域を有し、
少なくとも前記基材部における前記実装領域の表面が、表面処理によって粗化されていることを特徴とする、半導体装置。 - 前記基材部の前記実装領域を少なくとも露出させるように前記フィルム基板の上面上に形成された絶縁樹脂層をさらに備え、
前記基材部の前記実装領域の表面粗さは、前記基材部の前記絶縁樹脂層によって覆われている領域の表面粗さよりも大きいことを特徴とする、請求項1に記載の半導体装置。 - 前記基材部は、ポリイミドフィルムから構成されており、
前記アンダーフィル樹脂層は、エポキシ系樹脂層から構成されていることを特徴とする、請求項1または2に記載の半導体装置。 - 前記基材部の前記実装領域表面の算術平均粗さRaは、7nm以上であることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
- 前記基材部の前記実装領域表面の最大高さRmaxは、70nm以上であることを特徴とする、請求項4に記載の半導体装置。
- 前記基材部の前記実装領域表面は、プラズマ処理または表面粗化処理液による表面処理によって粗化されていることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
- 前記表面粗化処理液は、KMnO4溶液であることを特徴とする、請求項6に記載の半導体装置。
- 少なくとも、前記半導体チップの前記フィルム基板と対向する表面は、表面処理によって粗化されていることを特徴とする、請求項1〜7のいずれか1項に記載の半導体装置。
- 前記半導体チップの表面は、プラズマ処理による表面処理によって粗化されていることを特徴とする、請求項8に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234919A JP2009070865A (ja) | 2007-09-11 | 2007-09-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007234919A JP2009070865A (ja) | 2007-09-11 | 2007-09-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070865A true JP2009070865A (ja) | 2009-04-02 |
JP2009070865A5 JP2009070865A5 (ja) | 2010-10-14 |
Family
ID=40606844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234919A Pending JP2009070865A (ja) | 2007-09-11 | 2007-09-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009070865A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8236615B2 (en) | 2009-11-25 | 2012-08-07 | International Business Machines Corporation | Passivation layer surface topography modifications for improved integrity in packaged assemblies |
JP2015070047A (ja) * | 2013-09-27 | 2015-04-13 | 京セラ株式会社 | 電子部品搭載用基板および電子装置 |
JP2020150117A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社リコー | 電子装置、および電子装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001203229A (ja) * | 2000-01-18 | 2001-07-27 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2006005302A (ja) * | 2004-06-21 | 2006-01-05 | Matsushita Electric Ind Co Ltd | フレキシブル基板およびその製造方法 |
JP2006156869A (ja) * | 2004-12-01 | 2006-06-15 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP2006302966A (ja) * | 2005-04-15 | 2006-11-02 | Sharp Corp | 配線基板 |
-
2007
- 2007-09-11 JP JP2007234919A patent/JP2009070865A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001203229A (ja) * | 2000-01-18 | 2001-07-27 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2006005302A (ja) * | 2004-06-21 | 2006-01-05 | Matsushita Electric Ind Co Ltd | フレキシブル基板およびその製造方法 |
JP2006156869A (ja) * | 2004-12-01 | 2006-06-15 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
JP2006302966A (ja) * | 2005-04-15 | 2006-11-02 | Sharp Corp | 配線基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8236615B2 (en) | 2009-11-25 | 2012-08-07 | International Business Machines Corporation | Passivation layer surface topography modifications for improved integrity in packaged assemblies |
US8786059B2 (en) | 2009-11-25 | 2014-07-22 | International Business Machines Corporation | Passivation layer surface topography modifications for improved integrity in packaged assemblies |
JP2015070047A (ja) * | 2013-09-27 | 2015-04-13 | 京セラ株式会社 | 電子部品搭載用基板および電子装置 |
JP2020150117A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社リコー | 電子装置、および電子装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
TWI398933B (zh) | 積體電路元件之封裝結構及其製造方法 | |
CN109390306A (zh) | 电子封装件 | |
US20150228569A1 (en) | Method and apparatus for improving the reliability of a connection to a via in a substrate | |
JP2009141169A (ja) | 半導体装置 | |
US20210091031A1 (en) | Semiconductor structure and manufacturing method thereof | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
JP2004363573A (ja) | 半導体チップ実装体およびその製造方法 | |
JP2009070865A (ja) | 半導体装置 | |
JP2010010248A (ja) | インターポーザ基板とその製造方法 | |
JP2008166432A (ja) | クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法 | |
US20080212301A1 (en) | Electronic part mounting board and method of mounting the same | |
JP4840385B2 (ja) | 半導体パッケージ | |
TW201005903A (en) | Semiconductor package with holes through holes | |
JP2007142187A (ja) | 半導体装置 | |
JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
JP2021027122A (ja) | 半導体装置 | |
JP2007208077A (ja) | 半導体装置 | |
JP2019197817A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4938346B2 (ja) | 半導体装置およびその製造方法 | |
JP3019065B2 (ja) | 半導体装置の接続方法 | |
CN215069957U (zh) | 一种mosfet芯片结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
A621 | Written request for application examination |
Effective date: 20100831 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120221 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120515 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20120717 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20130326 Free format text: JAPANESE INTERMEDIATE CODE: A02 |