JP3148202B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JP3148202B2 JP3148202B2 JP16571999A JP16571999A JP3148202B2 JP 3148202 B2 JP3148202 B2 JP 3148202B2 JP 16571999 A JP16571999 A JP 16571999A JP 16571999 A JP16571999 A JP 16571999A JP 3148202 B2 JP3148202 B2 JP 3148202B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- post
- resin
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線基板（インタポ
ーザ）を使用しないウェハレベルＣＳＰ（Chip Size/Sc
ale Package）等の半導体パッケージ及びその製造方法
に関し、特に、容易に製造することができる半導体パッ
ケージ及びその製造方法に関する。
ーザ）を使用しないウェハレベルＣＳＰ（Chip Size/Sc
ale Package）等の半導体パッケージ及びその製造方法
に関し、特に、容易に製造することができる半導体パッ
ケージ及びその製造方法に関する。
【０００２】
【従来の技術】近時、半導体装置の小型化が促進されて
おり、これに伴ってそのパッケージの小型化が注目され
ている。例えば、日経マイクロデバイス１９９８年８月
号及び１９９９年２月号等に種々の半導体パッケージが
提案されている。その中でも、特にＣＳＰとよばれる半
導体パッケージによるウェハレベルＣＳＰは、パッケー
ジの小型化及びコストの低減に高い効果を示す。このＣ
ＳＰは、ウェハごと樹脂封止されたパッケージである。
図３は従来のＣＳＰの構成を示す断面図である。なお、
図３はプリント基板へ搭載される状態を示しており、以
下の説明では図３とは上下関係が逆になっている。
おり、これに伴ってそのパッケージの小型化が注目され
ている。例えば、日経マイクロデバイス１９９８年８月
号及び１９９９年２月号等に種々の半導体パッケージが
提案されている。その中でも、特にＣＳＰとよばれる半
導体パッケージによるウェハレベルＣＳＰは、パッケー
ジの小型化及びコストの低減に高い効果を示す。このＣ
ＳＰは、ウェハごと樹脂封止されたパッケージである。
図３は従来のＣＳＰの構成を示す断面図である。なお、
図３はプリント基板へ搭載される状態を示しており、以
下の説明では図３とは上下関係が逆になっている。
【０００３】従来のＣＳＰにおいては、ウェハ１１上に
複数個のＡｌパッド１２が形成されている。また、ウェ
ハ１１の全面にＡｌパッド１２を覆うＳｉＮ層１３及び
ポリイミド層１４が形成されている。ＳｉＮ層１３及び
ポリイミド層１４には、その表面からＡｌパッド１２ま
で達するビアホールが穿設されている。そして、ビアホ
ール内に導体層１５が埋め込まれている。更に、ポリイ
ミド層１４上には、導体層１５に接続された再配線層１
６が形成されている。再配線層１６は、例えばＣｕから
なる。そして、ポリイミド層１４の全面に再配線層１６
を覆う封止樹脂層１７が設けられている。封止樹脂層１
７の内部には、その表面から再配線層１６まで達するメ
タルポストとしてＣｕポスト１８が形成されている。Ｃ
ｕポスト１８上には、バリアメタル層１９が形成されて
おり、バリアメタル層１９上に半田等のソルダボール２
０が形成されている。
複数個のＡｌパッド１２が形成されている。また、ウェ
ハ１１の全面にＡｌパッド１２を覆うＳｉＮ層１３及び
ポリイミド層１４が形成されている。ＳｉＮ層１３及び
ポリイミド層１４には、その表面からＡｌパッド１２ま
で達するビアホールが穿設されている。そして、ビアホ
ール内に導体層１５が埋め込まれている。更に、ポリイ
ミド層１４上には、導体層１５に接続された再配線層１
６が形成されている。再配線層１６は、例えばＣｕから
なる。そして、ポリイミド層１４の全面に再配線層１６
を覆う封止樹脂層１７が設けられている。封止樹脂層１
７の内部には、その表面から再配線層１６まで達するメ
タルポストとしてＣｕポスト１８が形成されている。Ｃ
ｕポスト１８上には、バリアメタル層１９が形成されて
おり、バリアメタル層１９上に半田等のソルダボール２
０が形成されている。
【０００４】次に、上述のような従来のＣＳＰの製造方
法について説明する。図４（ａ）乃至（ｅ）は従来のＣ
ＳＰの製造方法を工程順に示す断面図である。なお、図
４（ａ）乃至（ｅ）においては、再配線層及びポリイミ
ド層等は省略している。
法について説明する。図４（ａ）乃至（ｅ）は従来のＣ
ＳＰの製造方法を工程順に示す断面図である。なお、図
４（ａ）乃至（ｅ）においては、再配線層及びポリイミ
ド層等は省略している。
【０００５】先ず、図４（ａ）に示すように、表面が平
坦なウェハ２１を準備する。そして、図４（ｂ）に示す
ように、ウェハ２１上に複数個のＣｕポスト２２をメッ
キにより形成する。次いで、図４（ｃ）に示すように、
全てのＣｕポスト２２を覆うように樹脂封止を行い、封
止樹脂層２３を形成する。その後、図４（ｄ）に示すよ
うに、封止樹脂層２３の表面を研磨することにより、各
Ｃｕポスト２２を露出させる。そして、図４（ｅ）に示
すように、Ｃｕポスト２２上に半田等のソルダボール２
４を搭載する。
坦なウェハ２１を準備する。そして、図４（ｂ）に示す
ように、ウェハ２１上に複数個のＣｕポスト２２をメッ
キにより形成する。次いで、図４（ｃ）に示すように、
全てのＣｕポスト２２を覆うように樹脂封止を行い、封
止樹脂層２３を形成する。その後、図４（ｄ）に示すよ
うに、封止樹脂層２３の表面を研磨することにより、各
Ｃｕポスト２２を露出させる。そして、図４（ｅ）に示
すように、Ｃｕポスト２２上に半田等のソルダボール２
４を搭載する。
【０００６】このようにして、前述のようなＣＳＰが形
成される。このＣＳＰは、その後、所定の大きさにダイ
シングされる。
成される。このＣＳＰは、その後、所定の大きさにダイ
シングされる。
【０００７】一般に、半導体パッケージとプリント基板
等との熱膨張率は相違しているので、熱膨張率の相違に
基づく応力が半導体パッケージの端子に集中する。しか
し、前述のようなＣＳＰにおいては、柱状のＣｕポスト
２２を高く形成することにより、その応力が分散しやす
くなる。
等との熱膨張率は相違しているので、熱膨張率の相違に
基づく応力が半導体パッケージの端子に集中する。しか
し、前述のようなＣＳＰにおいては、柱状のＣｕポスト
２２を高く形成することにより、その応力が分散しやす
くなる。
【０００８】
【発明が解決しようとする課題】しかしながら、熱膨張
率の相違に基づく応力を分散させるためには、Ｃｕポス
ト等のメタルポストに再配線層から１００μｍ程度の高
さが必要となるが、この高さのメタルポストをメッキに
より形成すると、極めて長い時間が必要となるという問
題点がある。このため、製造コストが高くなる。また、
メタルポストの高さの制御が困難であるという問題点も
ある。
率の相違に基づく応力を分散させるためには、Ｃｕポス
ト等のメタルポストに再配線層から１００μｍ程度の高
さが必要となるが、この高さのメタルポストをメッキに
より形成すると、極めて長い時間が必要となるという問
題点がある。このため、製造コストが高くなる。また、
メタルポストの高さの制御が困難であるという問題点も
ある。
【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、プリント基板等に実装され使用される際に
発生する応力を分散することができると共に、短時間で
製造することができる半導体パッケージ及びその製造方
法を提供することを目的とする。
のであって、プリント基板等に実装され使用される際に
発生する応力を分散することができると共に、短時間で
製造することができる半導体パッケージ及びその製造方
法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、電極が設けられたウェハを封止する樹脂層
と、この樹脂層を貫通し前記電極に一方の端部が接続さ
れたポストと、このポストの他方の端部に接続されたバ
ンプと、を有する半導体パッケージにおいて、前記ポス
トは、前記電極に接続された第１の導電層と、この第１
の導電層上に形成された樹脂層と、この樹脂層上に貼り
付けられた箔を有する第２の導電層と、前記樹脂層の側
面に形成され前記第１及び第２の導電層を相互に接続す
る第３の導電層と、を有することを特徴とする。
ケージは、電極が設けられたウェハを封止する樹脂層
と、この樹脂層を貫通し前記電極に一方の端部が接続さ
れたポストと、このポストの他方の端部に接続されたバ
ンプと、を有する半導体パッケージにおいて、前記ポス
トは、前記電極に接続された第１の導電層と、この第１
の導電層上に形成された樹脂層と、この樹脂層上に貼り
付けられた箔を有する第２の導電層と、前記樹脂層の側
面に形成され前記第１及び第２の導電層を相互に接続す
る第３の導電層と、を有することを特徴とする。
【００１１】本発明においては、ポストに第１及び第２
の導電層に挟まれた樹脂層が設けられているので、この
ポストに応力が発生した場合、主に樹脂層によってその
応力が分散される。このため、ポストに厚いメッキ層は
必要ではなくなるので、製造工程が短縮される。また、
ポストの高さは樹脂層及び第２の導電層に設けられる箔
の高さによって制御することが可能であるので、容易で
ある。
の導電層に挟まれた樹脂層が設けられているので、この
ポストに応力が発生した場合、主に樹脂層によってその
応力が分散される。このため、ポストに厚いメッキ層は
必要ではなくなるので、製造工程が短縮される。また、
ポストの高さは樹脂層及び第２の導電層に設けられる箔
の高さによって制御することが可能であるので、容易で
ある。
【００１２】本発明に係る半導体パッケージの製造方法
は、電極が設けられたウェハ上に前記電極に接続された
第１の導電層を形成する工程と、一方の面に第２の導電
層が貼り付けられた半硬化状態の樹脂フィルムを前記ウ
ェハの前記第１の導電層が形成された側の面上に貼り付
ける工程と、前記樹脂フィルムを硬化させる工程と、前
記第２の導電層をエッチングすることにより前記第１の
導電層の面積よりも小さい面積の前記第２の導電層を前
記第１の導電層上に残存させる工程と、残存した前記第
２の導電層をマスクとして前記樹脂層をエッチングする
工程と、前記樹脂層の側面に前記第１及び第２の導電層
を相互に接続する第３の導電層を形成する工程と、前記
第３の導電層上にバンプを形成する工程と、を有するこ
とを特徴とする。
は、電極が設けられたウェハ上に前記電極に接続された
第１の導電層を形成する工程と、一方の面に第２の導電
層が貼り付けられた半硬化状態の樹脂フィルムを前記ウ
ェハの前記第１の導電層が形成された側の面上に貼り付
ける工程と、前記樹脂フィルムを硬化させる工程と、前
記第２の導電層をエッチングすることにより前記第１の
導電層の面積よりも小さい面積の前記第２の導電層を前
記第１の導電層上に残存させる工程と、残存した前記第
２の導電層をマスクとして前記樹脂層をエッチングする
工程と、前記樹脂層の側面に前記第１及び第２の導電層
を相互に接続する第３の導電層を形成する工程と、前記
第３の導電層上にバンプを形成する工程と、を有するこ
とを特徴とする。
【００１３】なお、前記樹脂層をエッチングする工程
は、レーザを使用して前記樹脂層をエッチングする工程
であってもよい。レーザを使用してエッチングした場
合、残存する樹脂層の側面がその表面に対して傾斜した
ものとなり、その後に第３の導電層を形成することが容
易になる。
は、レーザを使用して前記樹脂層をエッチングする工程
であってもよい。レーザを使用してエッチングした場
合、残存する樹脂層の側面がその表面に対して傾斜した
ものとなり、その後に第３の導電層を形成することが容
易になる。
【００１４】
【発明の実施の形態】以下、本発明の実施例に係る半導
体パッケージの製造方法について、添付の図面を参照し
て具体的に説明する。図１（ａ）及び（ｂ）並びに図２
（ａ）乃至（ｃ）は本発明の実施例に係る半導体パッケ
ージの製造方法を工程順に示す断面図である。
体パッケージの製造方法について、添付の図面を参照し
て具体的に説明する。図１（ａ）及び（ｂ）並びに図２
（ａ）乃至（ｃ）は本発明の実施例に係る半導体パッケ
ージの製造方法を工程順に示す断面図である。
【００１５】本実施例においては、先ず、図１（ａ）に
示すように、Ｓｉウェハ１上に再配線層２を形成する。
再配線層２は、例えばＣｕ層から形成されている。更
に、再配線層２に接続されたＣｕメッキ層３をポストの
一部として形成する。
示すように、Ｓｉウェハ１上に再配線層２を形成する。
再配線層２は、例えばＣｕ層から形成されている。更
に、再配線層２に接続されたＣｕメッキ層３をポストの
一部として形成する。
【００１６】また、Ｂ−ステージ（半硬化状態）のポリ
イミドからなる樹脂フィルム４をＳｉウェハ１とは別個
に準備し、樹脂フィルム４上にＣｕ箔５を貼り付ける。
例えば、樹脂フィルム４の厚さが１０μｍ程度の場合、
Ｃｕ箔５の厚さは７０μｍ程度である。また、樹脂フィ
ルム４の厚さが３０乃至５０μｍ程度の場合、Ｃｕ箔５
の厚さは３０乃至５０μｍ程度である。但し、樹脂フィ
ルム４及びＣｕ箔５の厚さは、これらに限定されるもの
ではない。
イミドからなる樹脂フィルム４をＳｉウェハ１とは別個
に準備し、樹脂フィルム４上にＣｕ箔５を貼り付ける。
例えば、樹脂フィルム４の厚さが１０μｍ程度の場合、
Ｃｕ箔５の厚さは７０μｍ程度である。また、樹脂フィ
ルム４の厚さが３０乃至５０μｍ程度の場合、Ｃｕ箔５
の厚さは３０乃至５０μｍ程度である。但し、樹脂フィ
ルム４及びＣｕ箔５の厚さは、これらに限定されるもの
ではない。
【００１７】次に、図１（ｂ）に示すように、樹脂フィ
ルム４を再配線層２上に熱圧着する。即ち、樹脂フィル
ム４を加熱することにより、樹脂フィルム４を硬化（キ
ュア）させ、Ｃｕメッキ層３とＣｕ箔５とが樹脂フィル
ム４により接着される。本実施例では、樹脂フィルム４
から樹脂層が構成される。
ルム４を再配線層２上に熱圧着する。即ち、樹脂フィル
ム４を加熱することにより、樹脂フィルム４を硬化（キ
ュア）させ、Ｃｕメッキ層３とＣｕ箔５とが樹脂フィル
ム４により接着される。本実施例では、樹脂フィルム４
から樹脂層が構成される。
【００１８】次いで、図２（ａ）に示すように、Ｃｕメ
ッキ層３上に残存するように、Ｃｕ箔５をエッチングす
る。このとき、残存するＣｕ箔５の面積がＣｕメッキ層
３の面積よりも小さくなるようにする。
ッキ層３上に残存するように、Ｃｕ箔５をエッチングす
る。このとき、残存するＣｕ箔５の面積がＣｕメッキ層
３の面積よりも小さくなるようにする。
【００１９】続いて、図２（ｂ）に示すように、例えば
レーザを使用しＣｕ箔５をマスクとして樹脂フィルム４
をエッチングすることにより、Ｃｕ箔５側からＣｕメッ
キ層３側にかけて面積が広くなるテーパ形状（台形状）
に樹脂フィルム４を残存させる。即ち、残存する樹脂フ
ィルム４の側面が平面視で確認できるような形状とす
る。このとき、Ｃｕメッキ層３の一部が露出するように
する。レーザとしては、例えばエキシマレーザ及びＣＯ
2レーザ等が使用可能である。また、このエッチング
は、レーザによるものに限定されるものではなく、例え
ばＣＦ4プラズマを使用した異方性プラズマエッチング
としてもよい。レーザは上述のようなテーパ形状を形成
するためには好適である。
レーザを使用しＣｕ箔５をマスクとして樹脂フィルム４
をエッチングすることにより、Ｃｕ箔５側からＣｕメッ
キ層３側にかけて面積が広くなるテーパ形状（台形状）
に樹脂フィルム４を残存させる。即ち、残存する樹脂フ
ィルム４の側面が平面視で確認できるような形状とす
る。このとき、Ｃｕメッキ層３の一部が露出するように
する。レーザとしては、例えばエキシマレーザ及びＣＯ
2レーザ等が使用可能である。また、このエッチング
は、レーザによるものに限定されるものではなく、例え
ばＣＦ4プラズマを使用した異方性プラズマエッチング
としてもよい。レーザは上述のようなテーパ形状を形成
するためには好適である。
【００２０】次に、全面に金属層６を形成することによ
り、Ｃｕ箔５とＣｕメッキ層３との間の導通を確保す
る。このとき、樹脂フィルム４がテーパ形状となってい
るので、金属層６の形成は容易である。金属層６は、例
えばＣｕ層とＣｒ層との積層体である。金属層６の形成
方法としては、スパッタ法、蒸着法、無電解メッキ法、
塗布法、及び化学気相成長（ＣＶＤ）法等が挙げられ
る。また、これらを併用してもよい。
り、Ｃｕ箔５とＣｕメッキ層３との間の導通を確保す
る。このとき、樹脂フィルム４がテーパ形状となってい
るので、金属層６の形成は容易である。金属層６は、例
えばＣｕ層とＣｒ層との積層体である。金属層６の形成
方法としては、スパッタ法、蒸着法、無電解メッキ法、
塗布法、及び化学気相成長（ＣＶＤ）法等が挙げられ
る。また、これらを併用してもよい。
【００２１】次いで、図２（ｃ）に示すように、Ｃｕ箔
５の表面上、樹脂フィルム４の側面上及びＣｕメッキ層
３の表面上に残存するように金属層６をエッチングす
る。このようにして、ポスト７をＳｉウェハ１上に形成
する。
５の表面上、樹脂フィルム４の側面上及びＣｕメッキ層
３の表面上に残存するように金属層６をエッチングす
る。このようにして、ポスト７をＳｉウェハ１上に形成
する。
【００２２】その後、図示しないが以下の工程を行う。
全面に表面保護用の樹脂層をポスト７の表面が露出する
ようにして形成する。この工程は、金属層６を覆う樹脂
層を形成し金属層６が露出するまで表面研磨する工程と
してもよい。次いで、ポスト７の表面上に、例えば半田
ボールを形成する。この形成方法としては、メッキ法、
印刷法、メタルジェット法、及びフラックス上にボール
を載置する方法等が挙げられる。
全面に表面保護用の樹脂層をポスト７の表面が露出する
ようにして形成する。この工程は、金属層６を覆う樹脂
層を形成し金属層６が露出するまで表面研磨する工程と
してもよい。次いで、ポスト７の表面上に、例えば半田
ボールを形成する。この形成方法としては、メッキ法、
印刷法、メタルジェット法、及びフラックス上にボール
を載置する方法等が挙げられる。
【００２３】このようにして製造された半導体パッケー
ジのポスト７は、図２（ｃ）に示すような形状を有して
いる。即ち、Ｃｕメッキ層３とＣｕ箔５との間の導通が
確保される共に、Ｃｕメッキ層３とＣｕ箔５との間に樹
脂フィルム４が挟まれている。従って、プリント基板に
実装され応力が発生した場合には、樹脂フィルム４によ
り、その応力が分散される。
ジのポスト７は、図２（ｃ）に示すような形状を有して
いる。即ち、Ｃｕメッキ層３とＣｕ箔５との間の導通が
確保される共に、Ｃｕメッキ層３とＣｕ箔５との間に樹
脂フィルム４が挟まれている。従って、プリント基板に
実装され応力が発生した場合には、樹脂フィルム４によ
り、その応力が分散される。
【００２４】このように、本実施例によれば、ポストと
して１００μｍもの厚いメッキ層がなくても導通の確保
及び応力の分散が可能であるので、短時間で製造するこ
とができ、製造コストを低減することが可能である。ま
た、ポスト７の高さは、樹脂フィルム４の厚さにより制
御することが可能であるので、容易である。
して１００μｍもの厚いメッキ層がなくても導通の確保
及び応力の分散が可能であるので、短時間で製造するこ
とができ、製造コストを低減することが可能である。ま
た、ポスト７の高さは、樹脂フィルム４の厚さにより制
御することが可能であるので、容易である。
【００２５】なお、ポスト内部に設けられる樹脂フィル
ムは、ポリイミドフィルムに限定されるものではなく、
応力を分散することが可能なものであれば使用可能であ
る。
ムは、ポリイミドフィルムに限定されるものではなく、
応力を分散することが可能なものであれば使用可能であ
る。
【００２６】
【発明の効果】以上詳述したように、本発明によれば、
第１及び第２の導電層に挟まれた樹脂層をポストに設け
ているので、ポストに発生した応力を主に樹脂層によっ
て分散することができる。このため、従来ポストに必要
とされていた厚いメッキ層を不要とし、製造工程を短縮
することができる。また、ポストの高さは樹脂層の高さ
によって制御することができるので、その制御は容易で
ある。
第１及び第２の導電層に挟まれた樹脂層をポストに設け
ているので、ポストに発生した応力を主に樹脂層によっ
て分散することができる。このため、従来ポストに必要
とされていた厚いメッキ層を不要とし、製造工程を短縮
することができる。また、ポストの高さは樹脂層の高さ
によって制御することができるので、その制御は容易で
ある。
【００２７】更に、レーザを使用して樹脂層をエッチン
グすることにより、エッチングの結果残存する樹脂層の
側面をその表面に対して傾斜したものとすることがで
き、その後に第３の導電層を形成することを容易なもの
とすることができる。
グすることにより、エッチングの結果残存する樹脂層の
側面をその表面に対して傾斜したものとすることがで
き、その後に第３の導電層を形成することを容易なもの
とすることができる。
【図１】（ａ）及び（ｂ）は本発明の実施例に係る半導
体パッケージの製造方法を工程順に示す断面図である。
体パッケージの製造方法を工程順に示す断面図である。
【図２】同じく、（ａ）乃至（ｃ）は本発明の実施例に
係る半導体パッケージの製造方法を示す図であって、図
１に示す工程の次工程を工程順に示す断面図である。
係る半導体パッケージの製造方法を示す図であって、図
１に示す工程の次工程を工程順に示す断面図である。
【図３】従来のＣＳＰの構成を示す断面図である。
【図４】（ａ）乃至（ｅ）は従来のＣＳＰの製造方法を
工程順に示す断面図である。
工程順に示す断面図である。
１；Ｓｉウェハ ２；再配線層 ３；Ｃｕメッキ層 ４；樹脂フィルム ５；Ｃｕ箔 ６；金属層 ７；ポスト
フロントページの続き (72)発明者 海津 雅洋 東京都江東区木場１丁目５番１号 株式 会社フジクラ内 (72)発明者 黒坂 昭人 東京都江東区木場１丁目５番１号 株式 会社フジクラ内 (56)参考文献 特開 平８−306820（ＪＰ，Ａ) 特開 平11−224890（ＪＰ，Ａ) 国際公開98／32170（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 501 H01L 21/60
Claims (3)
- 【請求項１】 電極が設けられたウェハを封止する樹脂
層と、この樹脂層を貫通し前記電極に一方の端部が接続
されたポストと、このポストの他方の端部に接続された
バンプと、を有する半導体パッケージにおいて、前記ポ
ストは、前記電極に接続された第１の導電層と、この第
１の導電層上に形成された樹脂層と、この樹脂層上に貼
り付けられた箔を有する第２の導電層と、前記樹脂層の
側面に形成され前記第１及び第２の導電層を相互に接続
する第３の導電層と、を有することを特徴とする半導体
パッケージ。 - 【請求項２】 電極が設けられたウェハ上に前記電極に
接続された第１の導電層を形成する工程と、一方の面に
第２の導電層が貼り付けられた半硬化状態の樹脂フィル
ムを前記ウェハの前記第１の導電層が形成された側の面
上に貼り付ける工程と、前記樹脂フィルムを硬化させる
工程と、前記第２の導電層をエッチングすることにより
前記第１の導電層の面積よりも小さい面積の前記第２の
導電層を前記第１の導電層上に残存させる工程と、残存
した前記第２の導電層をマスクとして前記樹脂層をエッ
チングする工程と、前記樹脂層の側面に前記第１及び第
２の導電層を相互に接続する第３の導電層を形成する工
程と、前記第３の導電層上にバンプを形成する工程と、
を有することを特徴とする半導体パッケージの製造方
法。 - 【請求項３】 前記樹脂層をエッチングする工程は、レ
ーザを使用して前記樹脂層をエッチングする工程である
ことを特徴とする請求項２に記載の半導体パッケージの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16571999A JP3148202B2 (ja) | 1999-06-11 | 1999-06-11 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16571999A JP3148202B2 (ja) | 1999-06-11 | 1999-06-11 | 半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353763A JP2000353763A (ja) | 2000-12-19 |
| JP3148202B2 true JP3148202B2 (ja) | 2001-03-19 |
Family
ID=15817778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16571999A Expired - Fee Related JP3148202B2 (ja) | 1999-06-11 | 1999-06-11 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148202B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124393A (ja) | 2001-10-17 | 2003-04-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2009049224A (ja) * | 2007-08-21 | 2009-03-05 | Seiko Epson Corp | 半導体装置、電子モジュール及び電子機器 |
| JP5839267B2 (ja) | 2011-09-28 | 2016-01-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-06-11 JP JP16571999A patent/JP3148202B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000353763A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3651596B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
| JP3953027B2 (ja) | 半導体装置およびその製造方法 | |
| US6780673B2 (en) | Method of forming a semiconductor device package using a plate layer surrounding contact pads | |
| JP3651597B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
| EP1354351B1 (en) | Direct build-up layer on an encapsulated die package | |
| US6597070B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN110660766A (zh) | 半导体器件和形成半导体器件的方法 | |
| US20080153209A1 (en) | Thinned die integrated circuit package | |
| US20040094841A1 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
| KR20010107767A (ko) | 플립칩형 반도체장치와 그 제조방법 | |
| JP2008545263A (ja) | パッケージ、部分組立品、及びその製造方法 | |
| JP2000216184A (ja) | 半導体装置およびその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US11973028B2 (en) | Redistribution substrate, method of fabricating the same, and semiconductor package including the same | |
| TW201906021A (zh) | 半導體封裝結構及其製造方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002093942A (ja) | 半導体装置およびその製造方法 | |
| JP3866073B2 (ja) | 半導体パッケージ | |
| JP2000195862A (ja) | 半導体装置およびその製造方法 | |
| JP3148202B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4361223B2 (ja) | 半導体パッケージ | |
| JP2001168242A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |