JP2009049224A - 半導体装置、電子モジュール及び電子機器 - Google Patents

半導体装置、電子モジュール及び電子機器 Download PDF

Info

Publication number
JP2009049224A
JP2009049224A JP2007214459A JP2007214459A JP2009049224A JP 2009049224 A JP2009049224 A JP 2009049224A JP 2007214459 A JP2007214459 A JP 2007214459A JP 2007214459 A JP2007214459 A JP 2007214459A JP 2009049224 A JP2009049224 A JP 2009049224A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
wiring film
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007214459A
Other languages
English (en)
Other versions
JP2009049224A5 (ja
Inventor
Shuichi Tanaka
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007214459A priority Critical patent/JP2009049224A/ja
Publication of JP2009049224A publication Critical patent/JP2009049224A/ja
Publication of JP2009049224A5 publication Critical patent/JP2009049224A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】電気的接続の信頼性に優れた半導体装置、電子モジュール及び電子機器を提供する。
【解決手段】能動面121cに複数の電極24が並んで形成されたシリコン基板121bと、シリコン基板121bの電極24を含む能動面121cを保護する保護膜26上に電極24の配列方向に沿って連続して突条に形成された樹脂突起12と、樹脂突起12の頂上部から周辺部に形成されると共に電極24との電気的接続部22を有する配線膜20と、を備え、電極24が配線膜20を介して外部の基板に導電接続される半導体装置121であって、配線膜20の膜厚が、樹脂突起12の頂上部より周辺部の方が薄く形成されていることを特徴とする。
【選択図】図3

Description

本発明は、半導体装置、電子モジュール及び電子機器に関するものである。
従来から、各種の電子機器に搭載される、回路基板や液晶表示装置などで構成される電子モジュールにおいて、半導体ICなどの半導体装置を実装する技術が用いられている。例えば、液晶表示装置には、液晶パネルを駆動するための液晶駆動用ICチップが実装される。この液晶駆動用ICチップは、液晶パネルを構成するガラス基板に直接実装される場合もあり、また、液晶パネルに実装されるフレキシブル基板(FPC)上に実装される場合もある。前者による実装構造はCOG(Chip On Glass)構造と呼ばれ、後者はCOF(Chip On FPC)構造と呼ばれる。
COG構造の液晶表示装置における液晶駆動用ICチップの実装に関して、図7の従来の半導体装置の実装構造の説明図に示すような構成が知られている(例えば、特許文献1参照)。
具体的には、ICチップ21の能動面に樹脂突起12を形成し、その樹脂突起12の表面に導電膜20を形成して、バンプ電極10を構成する。なお、予めICチップ21の電極24の表面に絶縁膜(保護膜)26を形成し、その絶縁膜26の一部を開口することにより、電極24の電気的接続部22を形成しておく。そして、その電気的接続部22に対してバンプ電極10の導電膜20を延設することにより、当該バンプ電極10をICチップ21の電極端子として機能させることができる。
このバンプ電極10をガラス基板11の端子11xに押圧すれば、バンプ電極10を構成する樹脂突起12が弾性変形する。この状態で熱硬化性樹脂122を硬化させて、ICチップ21をガラス基板11に固定すれば、温度変化により熱硬化性樹脂122が熱膨張しても、バンプ電極10を介した導電接触状態を維持することができる。
なお、ICチップ21とガラス基板11との固定に関しては、予め熱硬化性樹脂122をガラス基板11に塗布してから、バンプ電極10をガラス基板11の端子11xに押圧し、熱硬化性樹脂122を硬化させて、ICチップ21をガラス基板11に固定する方法が知られている(例えば、特許文献2参照)。
特開平2−272737号公報 特許第2744476号公報
しかしながら、熱硬化性樹脂122を予めガラス基板11に塗布してから、加熱加圧によりバンプ電極10をガラス基板11の端子11xに押圧して接続する場合、加熱加圧による樹脂突起12の変形と熱硬化性樹脂122の硬化が略同時に進行する。
このため、導電膜(以下、配線膜という)20の膜厚が薄いと、配線膜20の剛性が不足し、樹脂突起12の変形に追随して配線膜20も容易に変形する。これにより、バンプ電極10は、バンプ電極10とガラス基板11の端子11xとの間の熱硬化性樹脂122を十分に押し分けて排除することができず、バンプ電極10とガラス基板11の端子11xとを確実に接続することが困難である。
また、配線膜20の膜厚が厚いと、配線膜20の剛性が強すぎ、樹脂突起12の弾性変形が抑制されることから、バンプ電極10の弾性変形量が不足する。これにより、バンプ電極10は、ガラス基板11の端子11xとの間で弾性力を保持した状態で接触することができないことから、バンプ電極10とガラス基板11の端子11xとを確実に接続することが困難である。
これらのことから、従来技術の構成では、ICチップ21などの半導体装置とガラス基板11などの基板との電気的接続の信頼性が低下するという問題がある。
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]本適用例にかかる半導体装置は、能動面に複数の電極が並んで形成された半導体チップと、前記半導体チップの前記電極を含む能動面を保護する保護膜上に前記電極の配列方向に沿って連続して突条に形成された樹脂突起と、前記樹脂突起の頂上部から前記頂上部の周辺である周辺部に形成されると共に前記電極との電気的接続部を有する配線膜と、を備え、前記配線膜を介して前記電極が外部の基板に導電接続される半導体装置であって、前記配線膜の膜厚が、前記樹脂突起の前記頂上部より前記周辺部の方が薄く形成されていることを特徴とする。
このような構成によれば、半導体装置は、配線膜の膜厚が、樹脂突起の頂上部より頂上部の周辺である周辺部の方が薄く形成されている。このことから、半導体装置は、配線膜を介して外部の基板に導電接続されるときに、樹脂突起の外部の基板との接触部分となる頂上部は変形しにくく、その周辺部分となる周辺部は変形しやすい。
これにより、半導体装置は、頂上部で外部の基板との接触を確保しつつ、接触部分に周辺部の弾性変形による反力が加わるので、外部の基板との接続が確実に行え、電気的接続の信頼性に優れた電子機器を提供することができる。
[適用例2]上記適用例にかかる半導体装置は、前記樹脂突起が、前記電極の配列方向と略直交する方向に沿って切断したときの断面形状が略半円形形状に形成され、前記配線膜の膜厚が、前記略半円形形状の頂点から円弧に沿って底辺に向かうに連れて薄くなるように形成されていることが好ましい。
このような構成によれば、半導体装置は、樹脂突起の断面形状が略半円形形状に形成されていることで、外部の基板に導電接続されるときに、例えば、熱硬化性樹脂などの、外部の基板上に配設されている固定用部材を押し分けて排除しやすい。
また、半導体装置は、配線膜の膜厚が、略半円形形状の頂点から底辺に向かうに連れて薄くなるように形成されていることで、外部の基板に導電接続されるときに、樹脂突起がスムーズに弾性変形し、外部の基板との接続が確実に行える。
これらから、半導体装置は、電気的接続の信頼性に優れた電子機器を提供することができる。
[適用例3]上記適用例にかかる半導体装置は、前記樹脂突起が、前記電極の配列方向と略直交する方向に沿って切断したときの断面形状が略台形形状に形成され、前記配線膜の膜厚が、前記略台形形状の上底部より前記略台形形状の斜辺部の方が薄く形成されていることが好ましい。
このような構成によれば、半導体装置は、樹脂突起の断面形状が略台形形状に形成され、配線膜の膜厚が、略台形形状の上底部より略台形形状の斜辺部の方が薄く形成されている。
半導体装置は、樹脂突起の断面形状が略台形形状であることで、断面形状が略半円形形状の場合より、既存のフォトリソグラフィ技術を用いて、樹脂突起を容易に形成することができる。
[適用例4]本適用例にかかる電子モジュールは、上記の半導体装置が、電子モジュールを構成する基板上に実装されてなることを特徴とする。
このような構成によれば、電子モジュールは、上記の半導体装置が、電子モジュールを構成する基板上に実装されてなることから、電気的接続の信頼性に優れた電子モジュールを提供することができる。
[適用例5]本適用例にかかる電子機器は、上記の電子モジュールを備えたことを特徴とする。
このような構成によれば、電子機器は、上記の電子モジュールを備えていることから、電気的接続の信頼性に優れた電子機器を提供することができる。
以下、実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(第1の実施形態)
最初に、第1の実施形態について説明する。
図1は、電子モジュールの一実施形態である液晶表示装置を示す模式図である。図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライトなどの付帯部材が適宜に設けられている。
[液晶表示装置]
液晶パネル110は、ガラスやプラスチックなどで構成される外部の基板としての基板111及び基板112を備えている。基板111と基板112は相互に対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には図示しない電気光学物質である液晶が封入されている。基板111の内面上にはITO(Indium Tin Oxide)などの透明導電体で構成された電極111aが形成され、基板112の内面上には上記電極111aに対向配置される電極112aが形成されている。なお、電極111a及び電極112aは直交するように配置されている。そして、電極111a及び電極112aは基板張出部111Tに引き出され、その端部にはそれぞれ端子111bx及び端子111cxが形成されている。また、基板張出部111Tの端縁近傍には入力配線111dが形成され、その内端部にも端子111dxが形成されている。
基板張出部111T上には、未硬化状態または半硬化状態の熱硬化性樹脂で構成される封止樹脂122を介して、半導体装置121が実装される。この半導体装置121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。半導体装置121の下面には図示しない多数のバンプが形成されており、これらのバンプは基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続される。
また、入力配線111dの外端部に形成された入力端子111dyには、異方性導電膜124を介してフレキシブル配線基板123が実装される。入力端子111dyは、フレキシブル配線基板123に設けられた、それぞれ対応する図示しない配線に導電接続される。そして、外部からフレキシブル配線基板123を介して制御信号、映像信号、電源電位などが入力端子111dyに供給され、半導体装置121において液晶駆動用の駆動信号が生成されて、液晶パネル110に供給されるようになっている。
以上のように構成された本実施形態の液晶表示装置100によれば、半導体装置121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル110内の画素が配列された表示領域に所望の画像を形成することができる。
図2は図1のA−A線における側面断面図であり、上記液晶表示装置100における半導体装置121の実装構造の説明図である。半導体装置121の能動面(図示下面)には、IC側端子として複数のバンプ電極10が設けられ、その先端は上記基板111の端子111bx,111dxに直接導電接触している。バンプ電極10と端子111bx,111dxとの間の導電接触部分の周囲には熱硬化性樹脂などで構成される硬化された封止樹脂122が充填されている。
[半導体装置]
図3は本実施形態にかかる半導体装置の電極構造の説明図であり、図3(a)は図2のB部に相当する部分の拡大図であり、図3(b)は半導体装置の底面図であり、図3(c)は半導体装置の図3(b)の斜め上方から見た斜視図である。半導体装置121は、例えば半導体チップとしてのシリコン基板121b上に適宜の回路を形成してなるICチップである。半導体装置121の能動面121c上には、アルミニウムなどで構成された電極24が形成されている。この電極24は、半導体装置121の周縁部に沿って配列形成されている。電極24の表面には、SiNなどの絶縁材料からなるパッシペーション膜などの保護膜26が形成されている。そして、その保護膜26に形成された開口27により、電極24と後述する配線膜20とを接続する電気的接続部22が構成されている。
また、保護膜26の表面には、樹脂突起12が形成されている。この樹脂突起12は、ポリイミドなどの弾性樹脂材料を保護膜26の表面にコーティングし、フォトリソグラフィなどのパターニング処理を行うことによって形成される。なお、樹脂突起12は、加熱溶融、またはグレーマスクを用いたフォトリソグラフィを行うことにより、電極24の配列方向(矢印C方向)に沿って連続する突条に形成されている。また、樹脂突起12は、電極24の配列方向と直交する図1のA−A線での断面形状が略半円形形状になるように形成されている。
なお、樹脂突起12の材料としては、ポリイミド樹脂以外に、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン、ポリベンゾオキサゾールなどの樹脂を用いてもよい。
さらに、樹脂突起12の表面には、配線膜20が形成されている。この配線膜20は、Au、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだなどの導電性金属を蒸着、スパッタリングなどによって成膜し、適宜のパターニング処理を適用することによって形成される。また、Cu、Ni、Alなどで構成された下地の配線膜の表面をさらにAuメッキなどで被覆し、導電接触性を高めることも可能である。配線膜20は、平面視における形状が、略矩形形状であり、電気的接続部22から樹脂突起12を乗り越えて反対側の保護膜26の表面上まで配設されている。
このとき、配線膜20は、樹脂突起12の頂上部の膜厚T1より周辺部の膜厚T2の方が薄くなるように形成されている。この配線膜20の頂上部と周辺部とで膜厚を異ならせる製造方法としては、例えば、最初に全体に蒸着、スパッタリングなどを行った後に、周辺部のみをマスキングして頂上部に蒸着、スパッタリングを再度行う方法や、頂上部へはんだペーストを転写法や印刷法などで供給し、加熱溶融させ頂上部から周辺部へぬれ広がらせる方法などがある。
上記のように構成された樹脂突起12と配線膜20とによって、半導体装置121の保護膜26上に断面が略半円形形状のバンプ電極10が形成される。なお、樹脂突起12は、配線膜20が形成されている領域と、形成されていない領域との間に段差があってもよい。
図4は、本実施形態にかかる半導体装置121の実装構造の説明図であり、図2のB部における拡大図である。半導体装置121は、熱硬化性樹脂からなる封止樹脂122を介して、基板111に実装されている。半導体装置121の実装は、フィルム状またはシート状の封止樹脂122を基板111上に配置し、その基板111上に半導体装置121を加熱しながら加圧することによって行う。
その場合、半導体装置121のバンプ電極10が、封止樹脂122を押し分けて進行し、基板111上の端子111bxに接触する。さらに半導体装置121を加圧することにより、樹脂突起12が押しつぶされて弾性変形する。
このとき、配線膜20が、頂上部の膜厚T1より周辺部の膜厚T2の方が薄いことから、樹脂突起12の頂上部は、変形しにくいので封止樹脂122を押し分けて配線膜20が基板111上の端子111bxに確実に接触し、周辺部は、変形しやすいので弾性変形量が十分確保されている。
そして、この状態で加熱を続け封止樹脂122を熱硬化させると、半導体装置121と基板111との相対位置が固定され、樹脂突起12が弾性変形した状態で保持される。これにより、温度変化に伴って封止樹脂122が熱膨張しても、バンプ電極10と端子111bxとの導電接触状態が保持されるので、半導体装置121を基板111に対して確実に導電接続することができる。
なお、ガラスなどで構成される基板111及びITOなどで構成される端子111bxは共に透明であるので、基板111の裏面からバンプ電極10の頂上部と端子111bxとの接触面を視認することができる。この接触面の大きさは、バンプ電極10の弾性変形量に比例して増減する。したがって、基板111の裏面から接触面の有無や形状、幅などを観察することにより、バンプ電極10と端子111bxとの接触状態を容易に知ることができる。なお、配線膜20の頂上部は、所定の押圧力で加圧されたときの基板111上の端子111bxとの接触範囲を含んで設定される。
上述したように、本実施形態の半導体装置121は、配線膜20が、樹脂突起12の頂上部の膜厚T1より周辺部の膜厚T2の方が薄く形成されている。これにより、半導体装置121は、基板111への実装の際に、配線膜20の頂上部では封止樹脂122を押し分けて配線膜20が基板111上の端子111bxに確実に接触し、配線膜20の周辺部では、樹脂突起12の弾性変形量が十分確保されている。
このことから、半導体装置121は、バンプ電極10と基板111上の端子111bxとの接触を確保しつつ、接触部分に樹脂突起12の弾性変形の反力が十分加わるので、基板111との接続が確実に行え、電気的接続の信頼性に優れた半導体装置を提供することができる。
また、半導体装置121は、樹脂突起12が、電極24の配列方向(図3(b)の矢印C方向)に沿って連続する突条に形成され、電極24の配列方向と略直交する図1のA−A線での断面形状が略半円形形状になるように形成されている。
これにより、半導体装置121は、基板111への実装の際に、樹脂突起12が封止樹脂122を押し分けて排除しやすいことから、配線膜20を基板111上の端子111bxに確実に接触させることができる。
また、半導体装置121は、配線膜20の膜厚が、樹脂突起12の略半円形形状の頂点から円弧に沿って底辺に向かうに連れて薄くなるように形成されている。
これにより、半導体装置121は、基板111への実装の際に、樹脂突起12がスムーズに弾性変形し、配線膜20を基板111上の端子111bxに確実に接触させることができる。
また、液晶表示装置100は、上記の効果を有する半導体装置121を基板111上に実装していることから、電気的接続の信頼性に優れた液晶表示装置を提供することができる。
(第2の実施形態)
次に、第2の実施形態につき、図5を用いて説明する。
図5は、第2の実施形態にかかる半導体装置の電極構造の説明図であり、図2のB部に相当する部分の拡大図である。
第2の実施形態にかかる半導体装置121aは、樹脂突起12が電極24の配列方向と略直交する図1のA−A線での断面形状が略台形形状に形成され、配線膜20は、略台形形状の上底部の膜厚T1より略台形形状の斜辺部の膜厚T2の方が薄く形成されている点で、第1の実施形態と異なっている。なお、第1の実施形態と同様の構成となる部分については、同一の符号を付してその詳細な説明を省略する。
第2の実施形態にかかる半導体装置121aでは、樹脂突起12が電極24の配列方向と略直交する図1のA−A線での断面形状が略台形形状に形成され、配線膜20は、略台形形状の頂上部としての上底部の膜厚T1より周辺部としての略台形形状の斜辺部の膜厚T2の方が薄く形成されている。これによれば、半導体装置121aは、第1の実施形態の効果に加えて、以下の効果がある。
半導体装置121aは、樹脂突起12の断面形状が略台形形状であることで、加熱溶融、またはグレーマスクによるフォトリソグラフィが不要なことから、第1の実施形態と比較して、樹脂突起12を容易に形成することができる。
[電子機器]
図6は、上記各実施形態で説明した半導体装置及び液晶表示装置を搭載した電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した液晶表示装置100を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上述した液晶表示装置100は、上記携帯電話1300に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器などの画像表示手段として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した各実施形態に種々の変更を加えたものを含む。すなわち、各実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
第1の実施形態の液晶表示装置を示す模式図。 第1の実施形態の液晶表示装置における半導体装置の実装構造の説明図。 第1の実施形態の半導体装置の電極構造の説明図。 第1の実施形態の半導体装置の実装構造の説明図。 第2の実施形態の半導体装置の電極構造の説明図。 半導体装置及び液晶表示装置を搭載した電子機器の斜視図。 従来の半導体装置の実装構造の説明図。
符号の説明
10…バンプ電極、12…樹脂突起、20…配線膜、22…電気的接続部、24…電極、26…保護膜、27…開口、121…半導体装置、121b…半導体チップとしてのシリコン基板、121c…能動面、T1…頂上部の膜厚、T2…周辺部の膜厚。

Claims (5)

  1. 能動面に複数の電極が並んで形成された半導体チップと、
    前記半導体チップの前記電極を含む能動面を保護する保護膜上に前記電極の配列方向に沿って連続して突条に形成された樹脂突起と、
    前記樹脂突起の頂上部から前記頂上部の周辺である周辺部に形成されると共に前記電極との電気的接続部を有する配線膜と、を備え、前記配線膜を介して前記電極が外部の基板に導電接続される半導体装置であって、
    前記配線膜の膜厚が、前記樹脂突起の前記頂上部より前記周辺部の方が薄く形成されていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、前記樹脂突起は、前記電極の配列方向と略直交する方向に沿って切断したときの断面形状が略半円形形状に形成され、前記配線膜の膜厚が、前記略半円形形状の頂点から円弧に沿って底辺に向かうに連れて薄くなるように形成されていることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、前記樹脂突起は、前記電極の配列方向と略直交する方向に沿って切断したときの断面形状が略台形形状に形成され、前記配線膜の膜厚が、前記略台形形状の上底部より前記略台形形状の斜辺部の方が薄く形成されていることを特徴とする半導体装置。
  4. 請求項1〜請求項3のいずれか一項に記載の半導体装置が、電子モジュールを構成する基板上に実装されてなることを特徴とする電子モジュール。
  5. 請求項4に記載の電子モジュールを備えたことを特徴とする電子機器。
JP2007214459A 2007-08-21 2007-08-21 半導体装置、電子モジュール及び電子機器 Pending JP2009049224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007214459A JP2009049224A (ja) 2007-08-21 2007-08-21 半導体装置、電子モジュール及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007214459A JP2009049224A (ja) 2007-08-21 2007-08-21 半導体装置、電子モジュール及び電子機器

Publications (2)

Publication Number Publication Date
JP2009049224A true JP2009049224A (ja) 2009-03-05
JP2009049224A5 JP2009049224A5 (ja) 2010-09-16

Family

ID=40501172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214459A Pending JP2009049224A (ja) 2007-08-21 2007-08-21 半導体装置、電子モジュール及び電子機器

Country Status (1)

Country Link
JP (1) JP2009049224A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353763A (ja) * 1999-06-11 2000-12-19 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005136402A (ja) * 2003-10-09 2005-05-26 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2007042769A (ja) * 2005-08-02 2007-02-15 Seiko Epson Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353763A (ja) * 1999-06-11 2000-12-19 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005136402A (ja) * 2003-10-09 2005-05-26 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2007042769A (ja) * 2005-08-02 2007-02-15 Seiko Epson Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100699666B1 (ko) 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
TWI277159B (en) Semiconductor device, circuit board, electro-optic device, electronic device
JP3994989B2 (ja) 半導体装置、回路基板、電気光学装置および電子機器
JP4888462B2 (ja) 電子部品の実装構造
JP2009049225A (ja) 電子部品の実装構造体
JP4353289B2 (ja) 電子デバイス及び電子機器
JP5125314B2 (ja) 電子装置
US7429704B2 (en) Electronic component, electro-optical device, and electronic apparatus
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
CN113314544A (zh) 显示设备
JP2007258518A (ja) 半導体装置、電気光学装置及び電子機器
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP2009049224A (ja) 半導体装置、電子モジュール及び電子機器
JP2008277646A (ja) 電気光学装置用基板、実装構造体及び電子機器
JP4656191B2 (ja) 半導体装置の製造方法
US6720205B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP4655052B2 (ja) 半導体装置、回路基板、電気光学装置および電子機器
US20070009837A1 (en) Electronic substrate and its manufacturing method, electro-optical device manufacturing method, and electronic apparatus manufacturing method
JP2008219049A (ja) 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP2010157770A (ja) 半導体装置、回路基板、電気光学装置および電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023