JP2009049224A - 半導体装置、電子モジュール及び電子機器 - Google Patents
半導体装置、電子モジュール及び電子機器 Download PDFInfo
- Publication number
- JP2009049224A JP2009049224A JP2007214459A JP2007214459A JP2009049224A JP 2009049224 A JP2009049224 A JP 2009049224A JP 2007214459 A JP2007214459 A JP 2007214459A JP 2007214459 A JP2007214459 A JP 2007214459A JP 2009049224 A JP2009049224 A JP 2009049224A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- wiring film
- substrate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】能動面121cに複数の電極24が並んで形成されたシリコン基板121bと、シリコン基板121bの電極24を含む能動面121cを保護する保護膜26上に電極24の配列方向に沿って連続して突条に形成された樹脂突起12と、樹脂突起12の頂上部から周辺部に形成されると共に電極24との電気的接続部22を有する配線膜20と、を備え、電極24が配線膜20を介して外部の基板に導電接続される半導体装置121であって、配線膜20の膜厚が、樹脂突起12の頂上部より周辺部の方が薄く形成されていることを特徴とする。
【選択図】図3
Description
具体的には、ICチップ21の能動面に樹脂突起12を形成し、その樹脂突起12の表面に導電膜20を形成して、バンプ電極10を構成する。なお、予めICチップ21の電極24の表面に絶縁膜(保護膜)26を形成し、その絶縁膜26の一部を開口することにより、電極24の電気的接続部22を形成しておく。そして、その電気的接続部22に対してバンプ電極10の導電膜20を延設することにより、当該バンプ電極10をICチップ21の電極端子として機能させることができる。
なお、ICチップ21とガラス基板11との固定に関しては、予め熱硬化性樹脂122をガラス基板11に塗布してから、バンプ電極10をガラス基板11の端子11xに押圧し、熱硬化性樹脂122を硬化させて、ICチップ21をガラス基板11に固定する方法が知られている(例えば、特許文献2参照)。
このため、導電膜(以下、配線膜という)20の膜厚が薄いと、配線膜20の剛性が不足し、樹脂突起12の変形に追随して配線膜20も容易に変形する。これにより、バンプ電極10は、バンプ電極10とガラス基板11の端子11xとの間の熱硬化性樹脂122を十分に押し分けて排除することができず、バンプ電極10とガラス基板11の端子11xとを確実に接続することが困難である。
また、配線膜20の膜厚が厚いと、配線膜20の剛性が強すぎ、樹脂突起12の弾性変形が抑制されることから、バンプ電極10の弾性変形量が不足する。これにより、バンプ電極10は、ガラス基板11の端子11xとの間で弾性力を保持した状態で接触することができないことから、バンプ電極10とガラス基板11の端子11xとを確実に接続することが困難である。
これにより、半導体装置は、頂上部で外部の基板との接触を確保しつつ、接触部分に周辺部の弾性変形による反力が加わるので、外部の基板との接続が確実に行え、電気的接続の信頼性に優れた電子機器を提供することができる。
また、半導体装置は、配線膜の膜厚が、略半円形形状の頂点から底辺に向かうに連れて薄くなるように形成されていることで、外部の基板に導電接続されるときに、樹脂突起がスムーズに弾性変形し、外部の基板との接続が確実に行える。
これらから、半導体装置は、電気的接続の信頼性に優れた電子機器を提供することができる。
半導体装置は、樹脂突起の断面形状が略台形形状であることで、断面形状が略半円形形状の場合より、既存のフォトリソグラフィ技術を用いて、樹脂突起を容易に形成することができる。
このような構成によれば、電子機器は、上記の電子モジュールを備えていることから、電気的接続の信頼性に優れた電子機器を提供することができる。
(第1の実施形態)
最初に、第1の実施形態について説明する。
図1は、電子モジュールの一実施形態である液晶表示装置を示す模式図である。図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライトなどの付帯部材が適宜に設けられている。
液晶パネル110は、ガラスやプラスチックなどで構成される外部の基板としての基板111及び基板112を備えている。基板111と基板112は相互に対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には図示しない電気光学物質である液晶が封入されている。基板111の内面上にはITO(Indium Tin Oxide)などの透明導電体で構成された電極111aが形成され、基板112の内面上には上記電極111aに対向配置される電極112aが形成されている。なお、電極111a及び電極112aは直交するように配置されている。そして、電極111a及び電極112aは基板張出部111Tに引き出され、その端部にはそれぞれ端子111bx及び端子111cxが形成されている。また、基板張出部111Tの端縁近傍には入力配線111dが形成され、その内端部にも端子111dxが形成されている。
図3は本実施形態にかかる半導体装置の電極構造の説明図であり、図3(a)は図2のB部に相当する部分の拡大図であり、図3(b)は半導体装置の底面図であり、図3(c)は半導体装置の図3(b)の斜め上方から見た斜視図である。半導体装置121は、例えば半導体チップとしてのシリコン基板121b上に適宜の回路を形成してなるICチップである。半導体装置121の能動面121c上には、アルミニウムなどで構成された電極24が形成されている。この電極24は、半導体装置121の周縁部に沿って配列形成されている。電極24の表面には、SiNなどの絶縁材料からなるパッシペーション膜などの保護膜26が形成されている。そして、その保護膜26に形成された開口27により、電極24と後述する配線膜20とを接続する電気的接続部22が構成されている。
なお、樹脂突起12の材料としては、ポリイミド樹脂以外に、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン、ポリベンゾオキサゾールなどの樹脂を用いてもよい。
このとき、配線膜20が、頂上部の膜厚T1より周辺部の膜厚T2の方が薄いことから、樹脂突起12の頂上部は、変形しにくいので封止樹脂122を押し分けて配線膜20が基板111上の端子111bxに確実に接触し、周辺部は、変形しやすいので弾性変形量が十分確保されている。
このことから、半導体装置121は、バンプ電極10と基板111上の端子111bxとの接触を確保しつつ、接触部分に樹脂突起12の弾性変形の反力が十分加わるので、基板111との接続が確実に行え、電気的接続の信頼性に優れた半導体装置を提供することができる。
これにより、半導体装置121は、基板111への実装の際に、樹脂突起12が封止樹脂122を押し分けて排除しやすいことから、配線膜20を基板111上の端子111bxに確実に接触させることができる。
これにより、半導体装置121は、基板111への実装の際に、樹脂突起12がスムーズに弾性変形し、配線膜20を基板111上の端子111bxに確実に接触させることができる。
次に、第2の実施形態につき、図5を用いて説明する。
図5は、第2の実施形態にかかる半導体装置の電極構造の説明図であり、図2のB部に相当する部分の拡大図である。
図6は、上記各実施形態で説明した半導体装置及び液晶表示装置を搭載した電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した液晶表示装置100を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
Claims (5)
- 能動面に複数の電極が並んで形成された半導体チップと、
前記半導体チップの前記電極を含む能動面を保護する保護膜上に前記電極の配列方向に沿って連続して突条に形成された樹脂突起と、
前記樹脂突起の頂上部から前記頂上部の周辺である周辺部に形成されると共に前記電極との電気的接続部を有する配線膜と、を備え、前記配線膜を介して前記電極が外部の基板に導電接続される半導体装置であって、
前記配線膜の膜厚が、前記樹脂突起の前記頂上部より前記周辺部の方が薄く形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記樹脂突起は、前記電極の配列方向と略直交する方向に沿って切断したときの断面形状が略半円形形状に形成され、前記配線膜の膜厚が、前記略半円形形状の頂点から円弧に沿って底辺に向かうに連れて薄くなるように形成されていることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記樹脂突起は、前記電極の配列方向と略直交する方向に沿って切断したときの断面形状が略台形形状に形成され、前記配線膜の膜厚が、前記略台形形状の上底部より前記略台形形状の斜辺部の方が薄く形成されていることを特徴とする半導体装置。
- 請求項1〜請求項3のいずれか一項に記載の半導体装置が、電子モジュールを構成する基板上に実装されてなることを特徴とする電子モジュール。
- 請求項4に記載の電子モジュールを備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007214459A JP2009049224A (ja) | 2007-08-21 | 2007-08-21 | 半導体装置、電子モジュール及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007214459A JP2009049224A (ja) | 2007-08-21 | 2007-08-21 | 半導体装置、電子モジュール及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009049224A true JP2009049224A (ja) | 2009-03-05 |
JP2009049224A5 JP2009049224A5 (ja) | 2010-09-16 |
Family
ID=40501172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007214459A Pending JP2009049224A (ja) | 2007-08-21 | 2007-08-21 | 半導体装置、電子モジュール及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009049224A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353763A (ja) * | 1999-06-11 | 2000-12-19 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2005136402A (ja) * | 2003-10-09 | 2005-05-26 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 |
JP2007042769A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
-
2007
- 2007-08-21 JP JP2007214459A patent/JP2009049224A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353763A (ja) * | 1999-06-11 | 2000-12-19 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2005136402A (ja) * | 2003-10-09 | 2005-05-26 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 |
JP2007042769A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100699666B1 (ko) | 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기 | |
JP4784304B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
TWI277159B (en) | Semiconductor device, circuit board, electro-optic device, electronic device | |
JP3994989B2 (ja) | 半導体装置、回路基板、電気光学装置および電子機器 | |
JP4888462B2 (ja) | 電子部品の実装構造 | |
JP2009049225A (ja) | 電子部品の実装構造体 | |
JP4353289B2 (ja) | 電子デバイス及び電子機器 | |
JP5125314B2 (ja) | 電子装置 | |
US7429704B2 (en) | Electronic component, electro-optical device, and electronic apparatus | |
JP2013030789A (ja) | 実装構造体及び実装構造体の製造方法 | |
CN113314544A (zh) | 显示设备 | |
JP2007258518A (ja) | 半導体装置、電気光学装置及び電子機器 | |
JP5169071B2 (ja) | 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法 | |
JP2009049224A (ja) | 半導体装置、電子モジュール及び電子機器 | |
JP2008277646A (ja) | 電気光学装置用基板、実装構造体及び電子機器 | |
JP4656191B2 (ja) | 半導体装置の製造方法 | |
US6720205B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
JP2009049154A (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 | |
JP4655052B2 (ja) | 半導体装置、回路基板、電気光学装置および電子機器 | |
US20070009837A1 (en) | Electronic substrate and its manufacturing method, electro-optical device manufacturing method, and electronic apparatus manufacturing method | |
JP2008219049A (ja) | 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器 | |
JP2010157770A (ja) | 半導体装置、回路基板、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |