JP4656191B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4656191B2 JP4656191B2 JP2008154256A JP2008154256A JP4656191B2 JP 4656191 B2 JP4656191 B2 JP 4656191B2 JP 2008154256 A JP2008154256 A JP 2008154256A JP 2008154256 A JP2008154256 A JP 2008154256A JP 4656191 B2 JP4656191 B2 JP 4656191B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- conductive film
- semiconductor device
- resin protrusion
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
本発明はこのような事情に鑑みてなされたものであって、相手側基板との導電接続を確実に行うことが可能な半導体装置とその製造方法を提供することを目的とする。また、このような半導体装置を備えた接続信頼性の高い回路基板、電気光学装置、電子機器を提供することを目的とする。
この方法によれば、樹脂突起と導電膜とが密着しない状態に形成されるので、バンプ電極を介して半導体装置を相手側基板に接合する際に、導電膜が樹脂突起に追随して伸縮若しくは変形することがない。このため、従来のように導電膜を樹脂突起に密着させた場合に比べて、導電膜に付与される応力が小さくなり、断線等が生じにくくなる。
この方法によれば、導電膜を樹脂突起の両側でしっかり固定することができるため、半導体装置を相手側基板に接合する際に、導電膜の剥がれ等が生じにくくなる。
導電膜のエッチングレートは、その導電膜の形成される基板の表面状態に応じて異なることが本発明者らによって確認されている。例えば、シリコン基板上にエポキシ樹脂からなる樹脂突起を形成し、これらの表面にTiWを成膜した場合、これを過酸化水素水を用いてエッチングすると、樹脂突起の表面に形成されたTiWはシリコン基板の表面に形成されたTiWよりも速くエッチングされる。本発明は、このようなエッチングレートの違いを利用して、樹脂突起の表面の犠牲層を選択的に除去するようにしている。本発明では、単に能動面全体を一括でエッチングすればよく、空隙を形成するための特別の処理が必要ないので、製造工程の簡略化が可能である。
このようにメッキ法を用いることで、導電膜の厚膜化が容易になり、接合時の断線等をより確実に防ぐことができる。また、厚膜化によって、導電膜の電気抵抗を低減することも可能になる。
本発明の半導体装置の製造方法においては、前記バンプ電極を分離する工程が、酸素を処理ガスとするプラズマエッチングによって行われるものとすることができる。
[電気光学装置]
図1は本発明の電気光学装置の一実施形態である液晶表示装置を示す模式図である。
図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
次に、半導体装置121の端子構造について説明する。図3は、端子が形成される半導体装置121の能動面側の構造を示す部分斜視図である。
半導体装置121は、例えば液晶表示装置の画素を駆動するICチップであり、その能動面側には薄膜トランジスタ等の複数の電子素子や各電子素子間を接続する配線等の電子回路(集積回路)が形成されている(いずれも不図示)。図3に示す半導体装置121では、その能動面121aの長辺に沿って複数の電極パッド24が整列配置されている。この電極パッド24は、上述した電子素子等から引き出されたものであり、電子回路の外部電極として機能するものである。また、能動面121aにおける電極パッド列24aの内側には、その電極パッド列24aに沿って直線状に連続する樹脂突起12が形成されている。さらに、各電極パッド24の表面から樹脂突起12の表面にかけて、複数の導電膜20が形成されている。そして、樹脂突起12と、この樹脂突起12の表面に配設された各導電膜20とにより、樹脂バンプ電極10が構成されている。
図4に示すように、半導体装置121の能動面121aの周縁部には、Al等の導電性材料からなる複数の電極パッド24が配列形成されている。また、半導体装置121の能動面全体にSiN等の電気絶縁性材料からなるパッシベーション膜26が形成されており、上述した各電極パッド24の表面に、パッシベーション膜26の開口部が形成されている。
次に、本発明の半導体装置の製造方法について説明する。図4は、半導体装置121の製造方法の一例を示す工程図である。
本実施形態では、まず、図4(a)に示すように、電極パッド24及びパッシベーション膜26が形成された半導体装置121の能動面121aに、スピンコート法等を用いて感光性樹脂をコーティングする。そして、ガラスマスクを介して紫外線を露光し、現像液を用いて現像した後、高温で焼成して硬化させる。これにより、電極パッド列24aの内側に、該電極パッド列24aに沿って直線状に連続した共通の樹脂突起12が形成される。なお、グレーマスクを用いたフォトリソグラフィを行うことにより、樹脂突起12の断面を台形状や半円状等の弾性変形が容易な先細り形状とすることが望ましい。
ここで、導電材料251のエッチングレートは、その導電材料251の形成される基板の表面状態(表面を構成する材料等)に応じて異なることが、本発明者らによって確認されている。例えば、シリコン基板上にエポキシ樹脂からなる樹脂突起を形成し、これらの表面にTiWを成膜した場合、これを過酸化水素水を用いてエッチングすると、樹脂突起の表面に形成されたTiWはシリコン基板の表面に形成されたTiWよりも速くエッチングされる。このため、これらの表面に形成されたTiWを一括でエッチングすれば、シリコン基板表面のTiWを一部残した状態で、樹脂突起表面のTiWを全て除去することが可能である。このようなエッチングレートの違いは、他の材料を用いた場合にも同様に生じる。例えば、樹脂突起をポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等とし、パッシベーション膜26を、SiO2等のSiN以外の他の無機材料とした場合にも、エッチングは樹脂突起上で速く進む。導電材料251を、Tiなど、TiW以外の他の金属材料とした場合も同様である。また、エッチング液をヨウ化カリウムとヨウ酸の水溶液など、過酸化水素水以外の他のエッチング液に換えても同様である。
[半導体装置]
次に、本発明の第2の実施の形態について説明する。図6は、本実施形態の樹脂バンプ電極10の要部構成を示す図であり、第1の実施形態の図4(b)に対応する図である。本実施形態において、電極パッドや樹脂突起、パッシベーション膜等の構成や配置は第1の実施形態と同様である。したがって、これら第1の実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
また本実施形態は、導電膜22として、貴金属のような化学的に安定な材料を用いているため、第1の実施形態のようにシード層25の形成や除去といった余分な工程を経ることなく、単に貴金属を成膜するのみで、樹脂突起12の表面に非密着な導電膜22を形成することができる。よって、前述した方法に比べて製造工程を簡略化することができる。
次に、上述した電気光学装置又は半導体装置を備えた電子機器について説明する。
図7は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。
Claims (6)
- 能動面上に、複数の電極パッドと、前記複数の電極パッドの各々に導電接続された複数のバンプ電極とを有する半導体装置の製造方法であって、
前記バンプ電極の形成工程が、前記能動面に整列配置された前記複数の電極パッドのパッド列に沿って直線状に連続した共通の樹脂突起を形成する工程と、
前記複数の電極パッドの各々から前記共通の樹脂突起の表面にかけて、前記樹脂突起の表面に非密着な状態にて導電膜を形成する工程と、
前記共通の樹脂突起を切断し、前記電極パッドに応じて前記バンプ電極を分離する工程と、を含み、
前記導電膜の形成工程が、前記導電膜と前記樹脂突起との間に犠牲層を形成する工程と、
前記樹脂突起の表面の前記犠牲層を除去して前記導電膜と前記樹脂突起との間に空隙を形成する工程とを含み、
前記バンプ電極を分離する工程が、前記導電膜をマスクとして用いるドライエッチングによって行われることを特徴とする半導体装置の製造方法。 - 前記導電膜を前記電極パッドから前記樹脂突起を挟んで反対側まで延設し、前記導電膜の前記樹脂突起を挟んだ両側の端部を前記能動面に密着させることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記犠牲層の除去工程が、前記能動面の表面及び前記樹脂突起の表面における前記犠牲層のエッチングレートの違いを利用して、前記能動面の表面の前記犠牲層を残しつつ、前記樹脂突起の表面の前記犠牲層をエッチングにより除去する工程であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記能動面が無機材料によって構成されていることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記導電膜が前記犠牲層をシード層としてメッキ法により形成されることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
- 前記バンプ電極を分離する工程が、酸素を処理ガスとするプラズマエッチングによって行われることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154256A JP4656191B2 (ja) | 2008-06-12 | 2008-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154256A JP4656191B2 (ja) | 2008-06-12 | 2008-06-12 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004313839A Division JP4165495B2 (ja) | 2004-10-28 | 2004-10-28 | 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277849A JP2008277849A (ja) | 2008-11-13 |
JP4656191B2 true JP4656191B2 (ja) | 2011-03-23 |
Family
ID=40055344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008154256A Expired - Fee Related JP4656191B2 (ja) | 2008-06-12 | 2008-06-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4656191B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH118250A (ja) * | 1997-06-17 | 1999-01-12 | Seiko Epson Corp | 半導体集積回路装置およびその製造方法 |
JPH11340369A (ja) * | 1998-03-23 | 1999-12-10 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004186333A (ja) * | 2002-12-02 | 2004-07-02 | Seiko Epson Corp | 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器 |
-
2008
- 2008-06-12 JP JP2008154256A patent/JP4656191B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH118250A (ja) * | 1997-06-17 | 1999-01-12 | Seiko Epson Corp | 半導体集積回路装置およびその製造方法 |
JPH11340369A (ja) * | 1998-03-23 | 1999-12-10 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004186333A (ja) * | 2002-12-02 | 2004-07-02 | Seiko Epson Corp | 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2008277849A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100754575B1 (ko) | 반도체 장치 및 그의 제조 방법과 회로 기판 | |
JP4784304B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
KR100699666B1 (ko) | 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기 | |
JP3994989B2 (ja) | 半導体装置、回路基板、電気光学装置および電子機器 | |
JP4968665B2 (ja) | フラットディスプレイパネル及び接続構造 | |
JP5125314B2 (ja) | 電子装置 | |
EP1681718B1 (en) | Electronic component, electro-optical device, and electronic apparatus | |
JP2013030789A (ja) | 実装構造体及び実装構造体の製造方法 | |
JP2009049155A (ja) | 電子デバイス及び電子機器 | |
JP2007258518A (ja) | 半導体装置、電気光学装置及び電子機器 | |
JP5169071B2 (ja) | 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法 | |
JP4656191B2 (ja) | 半導体装置の製造方法 | |
JP2008219049A (ja) | 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器 | |
JP4655052B2 (ja) | 半導体装置、回路基板、電気光学装置および電子機器 | |
JP2009049154A (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 | |
TWI324370B (en) | Electronic substrate and its manufacturing method, electro-optical device manufacturing method, and electronic apparatus manufacturing method | |
JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 | |
JP2009049224A (ja) | 半導体装置、電子モジュール及び電子機器 | |
JP2008053547A (ja) | 表示装置および表示装置の製造方法 | |
JP2010157770A (ja) | 半導体装置、回路基板、電気光学装置および電子機器 | |
JP2006173332A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置を用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |