KR100754575B1 - 반도체 장치 및 그의 제조 방법과 회로 기판 - Google Patents

반도체 장치 및 그의 제조 방법과 회로 기판 Download PDF

Info

Publication number
KR100754575B1
KR100754575B1 KR1020050100779A KR20050100779A KR100754575B1 KR 100754575 B1 KR100754575 B1 KR 100754575B1 KR 1020050100779 A KR1020050100779 A KR 1020050100779A KR 20050100779 A KR20050100779 A KR 20050100779A KR 100754575 B1 KR100754575 B1 KR 100754575B1
Authority
KR
South Korea
Prior art keywords
conductive film
resin
resin protrusion
semiconductor device
electrode
Prior art date
Application number
KR1020050100779A
Other languages
English (en)
Other versions
KR20060049345A (ko
Inventor
슈이치 다나카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060049345A publication Critical patent/KR20060049345A/ko
Application granted granted Critical
Publication of KR100754575B1 publication Critical patent/KR100754575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2782—Applying permanent coating, e.g. in-situ coating
    • H01L2224/27825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27831—Reworking, e.g. shaping involving a chemical process, e.g. etching the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29008—Layer connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29563—Only on parts of the surface of the core, i.e. partial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29575—Plural coating layers
    • H01L2224/2958—Plural coating layers being stacked
    • H01L2224/29582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29695—Material with a principal constituent of the material being a gas not provided for in groups H01L2224/296 - H01L2224/29691
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자와, 상기 반도체 소자 상에 형성된 전극 패드와, 상기 전극 패드에 도전 접속된 범프 전극을 구비하고, 상기 범프 전극이 상기 반도체 소자의 능동면 상에 형성된 수지 돌기와, 상기 전극 패드로부터 상기 수지 돌기의 표면에 걸쳐 배치된 도전막을 구비하며, 상기 도전막과 상기 수지 돌기가 밀착되지 않게 배치되어 있는 반도체 장치.

Description

반도체 장치 및 그의 제조 방법과 회로 기판{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME AND CIRCUIT BOARD}
도 1은 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타내는 모식도,
도 2는 액정 표시 장치에 있어서의 반도체 장치의 실장 구조의 설명도,
도 3은 실시예 1에 따른 반도체 장치의 사시도,
도 4(a)는 실시예 1의 반도체 장치의 단자 부분의 확대 평면도이며, 도 4(b)는 도 4(a)의 A-A선 단면도,
도 5(a) 내지 도 5(d)는 실시예 1의 반도체 장치의 제조 방법을 설명하기 위한 공정도,
도 6은 실시예 2에 따른 반도체 장치의 단자 부분의 확대도,
도 7은 전자기기의 일례를 나타내는 사시도,
도 8은 종래의 수지 범프 전극의 모식도이다.
도면의 주요 부분에 대한 부호의 설명
100 : 액정 표시 장치 110 : 액정 패널
111, 112 : 기판 111a, 112a : 전극
111T : 기판 돌출부 111bx, 111cx, 111dx : 전극 단자
111d : 입력 배선 111dy : 입력 단자
121 : 반도체 소자 122 : 밀봉 수지
123 : 배선 기판 124 : 이방성 도전막
본 발명은 반도체 장치의 전극 구조 및 그의 제조 방법, 회로 기판, 전기 공학 장치, 및 전자기기에 관한 것이다.
본원은 2004년 10월 28일에 출원된 일본 특허 출원 제2004-313839호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
각종 전자기기에 탑재되는 회로 기판이나 액정 표시 장치 등에서는, IC 칩 등의 반도체 장치가 기판 상에 실장되어 있다. 예컨대, 액정 표시 장치에 있어서는, 액정 패널을 구동하기 위한 액정 구동용 IC 칩이 액정 패널을 구성하는 유리 기판(상대측 기판)에 실장되어 있다(이른바, COG 구조). 이와 같이, 딱딱한 실리콘 기판을 이용한 IC 칩을, 딱딱한 유리 기판의 위에 실장하는 경우에는, IC 칩 및 유리 기판의 휘어짐을 흡수하는 것이 곤란하다. 그래서, IC 칩에는 범프(돌기) 전극이 형성되고, 이 범프 전극을 눌러 찌부러뜨리면서 유리 기판에 실장함으로써, 양자가 도전 접속되어 있다.
최근에는, 액정 표시 장치의 고선명화에 따라 IC 칩의 단자수가 증가하는 한편으로, IC 칩의 소형화가 강하게 요구되고 있다. 그 때문에, IC 칩에 형성되는 범프 전극의 협소 피치화가 필요하다. 종래의 범프 전극은 레지스트 개구부에 전해 Au 도금 등을 실시하는 것에 의해 형성되므로, 범프 전극을 협소 피치화하기 위해서는 레지스트 개구부의 어스펙트비를 크게 할 필요가 있다. 그 때문에, 종래의 범프 전극에서는 협소 피치화가 곤란했다.
그래서, 도 8에 나타내는 바와 같은 수지 범프 전극(10)이 개발되어 있다. 수지 범프 전극(10)은 수지 돌기(12)의 표면에 도전막(20)을 형성하고, 그 도전막(20)을 IC 칩(21)의 전극 패드(24)에 접속하고 있다(예컨대, 일본 공개 특허 공보 평성1-13734호 참조). 이 수지 범프 전극(10)이 상대측 기판에 접촉되면, 수지 돌기(12)가 탄성 변형하므로, IC 칩(21) 및 상대측 기판의 휘어짐을 흡수할 수 있다. 또한, 어스펙트비를 크게 할 필요가 없기 때문에, 범프 전극의 협소 피치화에 대응할 수 있다.
그러나, 이러한 수지 돌기(12)는 비교적 큰 열팽창율을 갖기 때문에, IC 칩(21)과 상대측 기판을 가열 가압 접합한 경우, 돌기 표면의 도전막(20)에는, 수지 돌기(12)의 팽창에 추종하여 변형함으로써, 큰 인장 응력이 가해진다.
특히, 수지 돌기(12)는 접합 시의 압력을 흡수하여 변형되기 때문에, 이러한 변형력에 의해 도전막(20)이 단선되어, 충분한 접속 신뢰성을 얻을 수 없는 경우가 있었다.
본 발명은 반도체 소자와, 상기 반도체 소자 상에 형성된 전극 패드와, 상기 전극 패드에 도전 접속된 범프 전극을 구비하고, 상기 범프 전극이 상기 반도체 소자의 능동면 상에 형성된 수지 돌기와, 상기 전극 패드로부터 상기 수지 돌기의 표면에 걸쳐 배치된 도전막을 구비하며, 상기 도전막과 상기 수지 돌기가 밀착되지 않게 배치되어 있는 반도체 장치를 제공한다. 여기서 상기 도전막으로는, 금 등의 연성이 높은 재료를 이용하는 것이 바람직하다.
이 경우, 범프 전극을 거쳐 반도체 장치를 기판에 접합할 때에, 도전막이 수지 돌기에 추종하여 신축 또는 변형하는 일은 없다. 이 때문에, 종래와 같이 도전막을 수지 돌기에 밀착시킨 경우에 비해, 도전막에 부여되는 응력이 작아지고, 단선 등이 발생하기 어렵게 된다.
본 발명의 반도체 장치에 있어서는, 상기 도전막과 상기 수지 돌기 사이에 공간을 형성하여도 좋다. 이 경우, 수지 돌기와 도전막의 밀착력을 확실히 저하시킬 수 있다.
본 발명의 반도체 장치에 있어서는, 상기 도전막은 상기 수지 돌기와 밀착되지 않는(밀착성이 나쁜) 금속, 보다 구체적으로는, 금이나 동 등의 상기 수지 돌기와 밀착되지 않는(밀착성이 나쁜) 귀금속에 의해 형성되어도 좋다.
귀금속은 화학적으로 안정한 재료이기 때문에, 수지 중에 포함되는 수분이나 산소와 반응하는 일은 거의 없다. 예컨대, 금(Au)은 원래 산화물을 형성하지 않고, 동(Cu)은 산화물을 형성했다고 해도, 그 산화물은 화학적으로 불안정한 재료로 된다. 도전막과 수지 돌기의 밀착력은 수지 돌기 중의 수분이나 산소 등에 의해 발생하는 화학 반응(산화 반응 등)에 의해 강화되지만, 본 발명에서는, 도전막이 금이나 동 등의 화학적으로 안정한 귀금속에 의해 형성되기 때문에, 수지 돌기와의 계면에 화학 반응은 발생하지 않고, 따라서, 도전막과 수지 돌기와는 밀착력이 약한 비밀착의 상태로 된다. 이 경우, 수지 돌기 계면의 밀착력을 약하게 하기 위한 특별한 처리가 필요없기 때문에, 제조 공정의 간략화가 가능하다.
본 발명의 반도체 장치에 있어서는, 상기 도전막은 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장되어 마련되고, 상기 반대쪽에서 상기 능동면과 밀착되어 있어도 좋다.
전술한 바와 같이, 본 발명에서는, 도전막을 수지 돌기에 대하여 밀착시키지 않도록 형성하기 때문에, 도전막을 수지 돌기의 상면 부분까지밖에 형성하지 않으면, 이 수지 돌기상의 도전막은 어디에도 밀착면을 갖지 않기 때문에, 뜬 상태로 된다. 이 때문에, 반도체 장치를 기판에 접합할 때에, 이 뜬 부분이 벗겨지는 경우가 있다. 본 발명에서는, 연장하여 마련한 도전막은 상기 반대쪽의 능동면에서 밀착면을 형성하고 있으므로, 도전막의 수지 돌기를 사이에 둔 양쪽의 단부(즉, 전극 패드에 고정된 단부와, 수지 돌기를 사이에 두고 반대쪽의 능동면에 밀착한 단부)를 능동면에 확실히 고정할 수 있어, 상기 벗겨짐 등을 막을 수 있다.
본 발명의 반도체 장치에 있어서는, 상기 능동면에 복수의 상기 전극 패드가 정렬 배치되고, 이들 전극 패드의 패드 열을 따라 직선 형상으로 연속하는 공통의 상기 수지 돌기가 형성되고, 상기 전극 패드의 각각으로부터 상기 공통의 수지 돌 기의 표면에 걸쳐, 상기 도전막이 배치되어도 좋다.
이 구성에 의하면, 복수의 전극 패드에 대하여 수지 돌기를 공통으로 마련하고 있기 때문에, 수지 돌기를 개별적으로 마련하는 경우와 비교해서, 제조 공정을 간략화할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 상기 반도체 소자 상에, 전극 패드와, 상기 1 전극 패드에 도전 접속된 범프 전극을 갖는 반도체 장치의 제조 방법으로서, 상기 범프 전극의 형성 공정은 상기 능동면에 수지 돌기를 형성하는 공정과, 상기 전극 패드로부터 상기 수지 돌기의 표면에 걸쳐, 상기 수지 돌기의 표면에 밀착되지 않는 상태로써 도전막을 형성하는 공정을 포함한다.
이 경우, 범프 전극을 거쳐 반도체 장치를 기판에 접합할 때에, 도전막이 수지 돌기에 추종하여 신축 또는 변형되는 일은 없다. 이 때문에, 종래와 같이 도전막을 수지 돌기에 밀착시킨 경우와 비교해서, 도전막에 부여되는 응력이 작아져, 단선 등이 발생하기 어렵게 된다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 도전막을 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장하여 마련하고, 상기 도전막의 상기 수지 돌기를 사이에 둔 양쪽 단부를 상기 능동면에 밀착시켜도 좋다.
이 경우, 도전막을 수지 돌기의 양쪽에서 확실히 고정할 수 있기 때문에, 반도체 장치를 기판에 접합할 때, 도전막의 벗겨짐 등이 발생하기 어렵게 된다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 도전막의 형성 공정은 상기 도전막과 상기 수지 돌기 사이에 희생층을 형성하는 공정과, 상기 수지 돌기 표면의 상기 희생층을 제거하여, 상기 도전막과 상기 수지 돌기 사이에 공간을 형성하는 공정을 포함하여도 좋다.
이 경우, 수지 돌기와 도전막의 밀착력을 확실히 저하시킬 수 있다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 공간 형성 공정은 상기 능동면의 표면 및 상기 수지 돌기의 표면에서의 상기 희생층의 에칭율의 차이를 이용하여, 상기 능동면의 표면의 상기 희생층을 남기면서, 상기 수지 돌기 표면의 상기 희생층을 에칭에 의해 제거하는 공정이어도 좋다.
도전막의 에칭율은 그 도전막이 형성되는 기판의 표면 상태에 따라 다른 것이 본 발명자 등에 의해 확인되었다. 예컨대, 실리콘 기판 상에 에폭시 수지로 이루어지는 수지 돌기를 형성하고, 이들 표면에 TiW를 성막한 경우, 이것을 과산화 수소수를 이용하여 에칭하면, 수지 돌기의 표면에 형성된 TiW는 실리콘 기판의 표면에 형성된 TiW보다도 빠르게 에칭된다. 본 발명은 이러한 에칭율의 차이를 이용하여, 수지 돌기 표면의 희생층을 선택적으로 제거한다. 본 발명에서는, 단지 능동면 전체를 일괄하여 에칭하면 좋고, 공간을 형성하기 위한 특별한 처리가 필요없기 때문에, 제조 공정의 간략화가 가능하다.
또, 상기 능동면은 무기 재료에 의해 구성되어 있어도 좋다. 이 경우, 수지 돌기와의 사이에서 표면 상태를 크게 다르게 할 수 있기 때문에, 상기 에칭을 보다 효과적으로 실행할 수 있다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 도전막은 상기 희생층을 시트층으로 하여 도금법에 의해 형성되어도 좋다.
이 경우, 도전막의 후막화(厚膜化)가 용이하게 되고, 접합 시의 단선 등을 보다 확실하게 막을 수 있다. 또한, 후막화에 따라, 도전막의 전기 저항을 감소시키는 것도 가능하게 된다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 도전막의 형성 공정에서, 귀금속을 증착 또는 스퍼터링함으로써, 상기 도전막이 형성되어도 좋다.
이 방법에서는, 도전막으로서, 귀금속과 같은 화학적으로 안정적인 재료를 이용하기 때문에, 수지 돌기와의 사이에서 화학적인 반응(수지 돌기 중의 수분이나 산소에 의한 산화 반응 등)이 발생하지 않고, 도전막과 수지 돌기와의 계면은 밀착력이 약한 비밀착의 상태로 된다. 본 방법에서는, 전술한 바와 같이, 희생층의 형성이나 제거와 같은 공정을 거치는 일없이, 수지 돌기의 표면에 밀착되지 않는 도전막을 형성할 수 있기 때문에, 상술한 방법과 비교해서 제조 공정을 간략화할 수 있다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 능동면에 복수의 상기 전극 패드가 정렬 배치되어 있고, 상기 수지 돌기의 형성 공정에서, 상기 복수의 전극 패드의 패드 열을 따라 직선 형상으로 연속한 공통의 수지 돌기가 형성되고, 상기 도전막의 형성 공정에서, 상기 복수의 전극 패드의 각각으로부터 상기 공통의 수지 돌기의 표면에 걸쳐 상기 도전막이 형성되어도 좋다.
이 방법에 의하면, 복수의 전극 패드에 대하여 수지 돌기를 공통으로 마련하고 있기 때문에, 수지 돌기를 개별적으로 마련하는 경우와 비교해서, 제조 공정을 간략화할 수 있다.
본 발명의 반도체 장치의 제조 방법에 있어서는, 상기 수지 돌기를 절단하고, 상기 전극 패드를 따라 상기 범프 전극을 분리하는 공정을 포함하여도 좋다.
이 방법에 의하면, 수지 돌기가 각 도전막을 따라 분할되기 때문에, 반도체 장치와 기판을 접합할 때의 수지 돌기의 열팽창이나 변형에 의한 영향을 각 도전막에 대하여 최소한으로 억제할 수 있다.
본 발명의 회로 기판은 앞서 나타낸 본 발명의 반도체 장치가 실장된 회로 기판으로서, 상기 반도체 장치가 상기 수지 돌기의 표면에 배치된 상기 도전막을 거쳐, 상기 회로 기판의 전극 단자에 도전 접속되어 있다.
이 구성에 의하면, 도전 접속의 신뢰성에 우수한 회로 기판을 제공할 수 있다.
본 발명의 회로 기판에 있어서는, 상기 수지 돌기는 탄성 변형하여 상기 도전막이 상기 회로 기판에 면 접촉하고 있고, 상기 반도체 장치와 상기 전극 단자의 도전 접촉 부분의 주위에는 밀봉 수지가 충전되어, 상기 반도체 장치와 상기 전극 단자가 유지되어도 좋다.
본 발명의 범프 전극은 수지 돌기의 표면을 도전막으로 덮은 구조로 되어있기 때문에, 회로 기판 상의 전극 단자에 대하여 가압함으로써, 용이하게 탄성 변형 상태로 된다. 그리고, 범프 전극의 탄성 변형 상태는 도전 접촉 부분의 주위에 충전된 밀봉 수지에 의해 유지된 상태로 된다. 이와 같이 탄성 변형하면서 회로 기판과 범프 전극이 면 접촉한 경우에는, 항상 범프 전극은 회로 기판에 대하여 복원력(반발력)을 발생하는 것으로 되고, 도전 접촉 상태가 확보되어, 높은 접속 신뢰 성을 얻을 수 있다. 또한, 이 실장 구조에서는, 이방성 도전막(ACF)이나 이방성 도전 페이스트(ACP)와 같은 고가의 재료를 이용할 필요가 없기 때문에, 제조 비용의 절감에 기여할 수 있다.
본 발명의 전기 광학 장치는 상술한 본 발명의 반도체 장치 또는 상술한 본 발명의 회로 기판을 구비한다. 또한, 본 발명의 전자기기는 상술한 본 발명의 회로 기판 또는 상술한 본 발명의 전기 광학 장치를 구비한다.
이 구성에 의하면, 도전 접속의 신뢰성에 우수한 전기 광학 장치 및 전자기기를 제공할 수 있다.
이하, 도면을 참조하면서, 본 발명의 실시예에 대하여 설명한다. 또, 이하의 모든 도면에 있어서는, 도면을 보기 쉽게 하기 위해, 각 구성 요소의 막 두께나 치수의 비율 등은 적절히 다르게 하고 있다.
(실시예 1)
(전기 광학 장치)
도 1은 본 발명의 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타내는 모식도이다.
도시한 액정 표시 장치(100)는 액정 패널(110)과, 반도체 소자(121)를 갖는다. 또한, 필요에 따라, 도시하지 않은 편광판, 반사 시트, 백 라이트 등의 부대부재가 적절히 마련된다.
액정 패널(110)은 유리나 플라스틱 등으로 구성되는 기판(111, 112)을 구비하고 있다. 기판(111)과 기판(112)은 대향 배치되고, 도시하지 않은 밀봉재 등에 의해 상호 접합되어 있다. 기판(111)과 기판(112) 사이에는 전기 광학 물질인 액정(도시하지 않음)이 밀봉되어 있다. 기판(111)의 내면 상에는 ITO(Indium Tin Oxide) 등의 투명 도전체로 구성된 전극(111a)이 형성되고, 기판(112)의 내면 상에는 상기 전극(111a)에 대향 배치되는 전극(112a)이 형성되어 있다. 또, 전극(111a) 및 전극(112a)은 직교하도록 배치되어 있다. 그리고, 전극(111a) 및 전극(112a)은 기판 돌출부(111T)로 인출되고, 그 단부에는 각각 전극 단자(111bx) 및 전극 단자(111cx)가 형성되어 있다. 또한, 기판 돌출부(111T)의 단부 가장자리 근방에는 입력 배선(111d)이 형성되고, 그 안쪽 단부에도 단자(111dx)가 형성되어 있다.
기판 돌출부(111T) 상에는, 밀봉 수지(122)를 거쳐, 반도체 소자(121)가 실장되어 있다. 이 반도체 소자(121)는, 예컨대, 액정 패널(110)을 구동하는 액정 구동용 IC 칩이다. 반도체 소자(121)의 하면에는 도시하지 않은 다수의 수지 범프 전극이 형성되어 있고, 이들 범프는 기판 연장부(111T) 상의 단자(111bx, 111cx, 111dx)에 각각 도전 접속된다.
또한, 입력 배선(111d)의 외단부에 형성된 입력 단자(111dy)에는, 이방성 도전막(124)을 거쳐 플렉서블 배선 기판(123)이 실장되어 있다. 입력 단자(111dy)는 플렉서블 배선 기판(123)에 마련된 도시하지 않은 배선에 각각 도전 접속되어 있다. 그리고, 외부로부터 플렉서블 배선 기판(123)을 거쳐 제어 신호, 영상 신호, 전원 전위 등이 입력 단자(111dy)에 공급되고, 반도체 소자(121)에서 액정 구동용 구동 신호가 생성되어, 액정 패널(110)에 공급된다.
이상과 같이 구성된 본 실시예의 액정 표시 장치(100)에 의하면, 반도체 소자(121)를 통해 전극(111a)과 전극(112a) 사이에 적절한 전압이 인가됨으로써, 양 전극(111a, 112a)이 대향 배치되는 화소 부분의 액정을 재배향시켜 광을 변조할 수 있고, 이것에 의해 액정 패널(110) 내의 화소가 배열된 표시 영역에 소망하는 화상을 형성할 수 있다.
도 2는 도 1의 H-H선 측면 단면도이며, 상기 액정 표시 장치(100)에 있어서의 반도체 장치(151)의 실장 구조의 설명도이다. 도 2에 나타내는 바와 같이, 반도체 소자(121)의 능동면(도시하면)에는, IC쪽 단자로서 복수의 수지 범프 전극(10)이 마련되고, 그 선단은 상기 기판(111)의 단자(111bx, 111dx)에 직접 도전 접촉되어 있다. 수지 범프 전극(10)과 단자(111bx, 111dx) 사이의 도전 접촉 부분의 주위에는, 열경화성 수지 등으로 구성되는 경화된 밀봉 수지(122)가 충전되어 있다.
(반도체 장치)
다음에, 반도체 장치(151)의 단자 구조에 대하여 설명한다. 도 3은 단자가 형성되는 반도체 장치(151)의 능동면 쪽의 구조를 나타내는 부분 사시도이다.
반도체 소자(121)는, 예컨대, 액정 표시 장치의 화소를 구동하는 IC 칩이며, 그 능동면 쪽에는 박막 트랜지스터 등의 복수의 전자 소자나 각 전자 소자 사이를 접속하는 배선 등의 전자 회로(집적 회로)가 형성되어 있다(모두 도시하지 않음). 도 3에 나타내는 반도체 소자(121)에서는, 그 능동면(121a)의 긴 변을 따라 복수의 전극 패드(24)가 정렬 배치되어 있다. 이 전극 패드(24)는 상술한 전자 소자 등으로부터 인출되고, 전자 회로의 외부 전극으로서 기능한다. 또한, 능동면(121a)에서의 전극 패드 열(24a)의 내측에는, 그 전극 패드 열(24a)을 따라 직선 형상으로 연속하는 수지 돌기(12)가 형성되어 있다. 또한, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐, 복수의 도전막(20)이 형성되어 있다. 그리고, 수지 돌기(12)와, 이 수지 돌기(12)의 표면에 배치된 각 도전막(20)에 의해, 수지 범프 전극(10)이 구성되어 있다.
도 4(a) 및 4(b)는 수지 범프 전극(10)의 주요부 구성을 나타내는 도면이고, 도 4(a)는 수지 범프 전극의 주변의 평면 확대도, 도 4(b)는 도 4(a)의 A-A선 측면 단면도이다.
도 4(a) 및 4(b)에 나타내는 바와 같이, 반도체 소자(121)의 능동면(121a)의 가장자리부에는, Al 등의 도전성 재료로 이루어지는 복수의 전극 패드(24)가 배열 형성되어 있다. 또한, 반도체 소자(121)의 능동면 전체에 SiN 등의 전기 절연성 재료로 이루어지는 패시베이션막(26)이 형성되어 있고, 상술한 각 전극 패드(24)의 표면에, 패시베이션막(26)의 개구부가 형성되어 있다.
그 패시베이션막(26)의 표면으로서, 전극 패드 열(24a)의 내측에는 수지 돌기(12)가 형성되어 있다. 수지 돌기(12)는 직선 형상으로 연속하는 돌조로 되고, 전극 패드 열(24a)과 평행하게 배치되어 있다. 이 수지 돌기(12)는 폴리이미드 수 지나 아크릴 수지, 페놀 수지, 에폭시 수지, 실리콘 수지, 변성 폴리이미드 수지 등의 탄성을 갖는 수지 재료로 이루어져 있다. 수지 돌기(12)의 단면은, 도 4(b)에 나타내는 바와 같은 사다리꼴 형상이나 반원 형상 등의 탄성 변형이 용이한 테이퍼 형상으로 하는 것이 바람직하다. 이렇게 하는 것에 의해, 기판(111)과의 접촉 시에 수지 범프 전극(10)을 용이하게 탄성 변형시킬 수 있게 되고, 기판과의 도전 접속의 신뢰성을 향상시킬 수 있다.
또한, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐, 복수의 도전막(20)이 형성되어 있다. 이 도전막(20)은 Au나 TiW, Cu, Ni, Pd, A1, Cr, Ti, W, NiV 등, 또는 납프리 땜납 등의 도전성 재료로 이루어져 있다. 이 도전막(20)은 능동면(121a) 상에 배치된 시드층(25)을 거쳐 전극 패드(24)에 도전 접속되어 있다. 시드층(25)은 수지 돌기(12)를 사이에 두고 그 양쪽에 마련된다. 이 시드층(25)은 TiW 등의 도전 재료를 능동면(121a) 전체에 형성하고, 그 후, 요오드화칼륨을 포함하는 요오드산 용액 등을 이용하여 수지 돌기(12)의 표면의 도전 재료를 선택적으로 에칭함으로써 형성되어 있다. 도전막(20)은 이 시드층(25)의 표면에 도금 형성되고, 시드층(25)의 제거 공정은 이 도전막(20)의 형성 후에 실행된다. 이 때문에, 도전막(20)과 수지 돌기(12) 사이에는, 시드층(25)을 제거하는 것에 의한 공간 G가 형성된다. 즉, 돌기 표면(12a)의 시드층(25)은 도전막(20) 아래에 공간 G를 형성하기 위한 희생층으로서 형성되고, 이 희생층을 제거하는 것에 의해, 도전막(20)과 수지 돌기(12)가 밀착되지 않는 상태로 된다.
또, 도전막(20)은 전극 패드(24)로부터 수지 돌기(12)를 사이에 두고 반대쪽 으로 연장하여 마련되고, 이 반대쪽에서, 능동면(121a)과 밀착하고 있다. 즉, 도전막(20)은 수지 돌기(12)의 외측에 있어서의 각 전극 패드(24)의 표면에 밀착하고, 또한 수지 돌기(12)의 표면을 경유하여, 수지 돌기(12)의 내측에 있어서의 능동면(121a)에 걸쳐 형성되고, 이 안쪽의 능동면(121a)에 배치된 시드층(25) 또는 패시베이션막(26) 사이에서 밀착면을 형성하고 있다. 이 때문에, 도전막(20)은 수지 돌기(12)와의 사이에서는 뜬 상태로 되지만, 수지 돌기(12)를 사이에 둔 양쪽에서 능동면(121a)에 고정되기 때문에, 기판과 접합할 때에 벗겨짐 등이 발생하기 어려운 구조로 되어있다.
도 2로 되돌아가, 상기한 수지 범프 전극(10)은 밀봉 수지(122)를 거쳐 기판)(11) 상의 단자(111bx)에 열압착되어 있다. 밀봉 수지(122)는 열경화성 수지 이며, 실장 전에 있어서는 미경화 상태 또는 반경화 상태로 되어있다. 밀봉 수지(122)가 미경화 상태이면, 실장 전에 반도체 소자(121)의 능동면(도면에서 보아 하면) 또는 기판(111)의 표면에 도포하면 좋고, 또한 밀봉 수지(122)가 반경화 상태이면, 필름 형상 또는 시트 형상으로서, 반도체 장치(151)와 기판(111) 사이에 삽입하면 좋다. 밀봉 수지(122)로는 에폭시 수지가 일반적으로 이용되지만, 같은 목적을 달성할 수 있으면 다른 수지이더라도 좋다.
반도체 장치(151)의 실장은 도시하지 않은 가열 가압 헤드 등을 이용하여 반도체 장치(151)를 기판(111) 상에 가열하면서 가압하여 실행한다. 이 때, 밀봉 수지(122)는 초기에 가열에 의해 연화하고, 이 연화된 수지를 양쪽으로 밀어내도록 하여 수지 범프 전극(10)의 정부(頂部)가 단자(111bx)에 도전 접촉한다. 그리고, 상기한 가압에 의해 내부 수지인 수지 돌기(12)가 가압되어 접촉 방향(도시 상하 방향)으로 탄성 변형한다. 그리고, 이 상태로 가열을 더욱 계속하면 밀봉 수지(122)는 가교하여 열경화하므로, 가압력을 풀어도 밀봉 수지(122)에 의해 수지 범프 전극(10)이 단자(111bx)에 도전 접촉하면서 탄성 변형된 상태로 유지되게 된다.
(반도체 장치의 제조 방법)
다음에, 본 발명의 반도체 장치의 제조 방법에 대하여 설명한다. 도 5(a) 내지 도 5(d)는 반도체 장치(151)의 제조 방법의 일례를 나타내는 공정도이다.
본 실시예에서는, 우선, 도 5(a)에 나타내는 바와 같이, 전극 패드(24) 및 패시베이션막(26)이 형성된 반도체 소자(121)의 능동면(121a)에, 스핀코트법 등을 이용하여 감광성 수지를 코팅한다. 그리고, 유리 마스크를 거쳐 자외선을 노광하고, 현상액을 이용하여 현상한 후, 고온으로 소성하여 경화시킨다. 이에 따라, 전극 패드 열(24a)의 내측에, 상기 전극 패드 열(24a)을 따라 직선 형상으로 연속한 공통의 수지 돌기(12)가 형성된다. 수지 돌기(12)의 단면은 회색 마스크를 이용한 포토리소그래피를 행하는 것에 의해, 사다리꼴 형상이나 반원 형상 등의 탄성 변형이 용이한 테이퍼 형상으로 하는 것이 바람직하다.
다음에, 도 5(b)에 나타내는 바와 같이, 증착이나 스퍼터링 등에 의해, 반도체 소자(121)의 능동면 전체에, 희생층으로 되는 도전 재료(251)를 형성한다. 계속해서, 그 표면 전체에 포토 레지스트를 도포하고, 그 레지스트에 도전막 패턴의 개구부를 형성한다. 그리고, 도 5(c)에 나타내는 바와 같이, 그 레지스트 개구부 에, 도전 재료(251)를 시드층으로 하여, 전해 도금법 등에 의해, 도전막(20)으로 되는 Au 도금 등의 금속 도금막을 퇴적시킨다. 도금법을 이용함으로써 도전막(20)의 후막화가 용이하게 되고, 도전막(20)의 신뢰성을 높일 수 있다. 예컨대, 스퍼터에 의해 형성한 도전 재료(251)의 두께는 0.3㎛ 정도인 데 대하여, 전해 도금법에 의해 형성한 금속 도금막(20)의 두께는 수㎛ 정도이기 때문에, 금속 도금막(20)을 잔존시키면서 도전 재료(251)를 에칭할 수 있다. 또한, 도전막(20)의 막 두께를 증가시키면, 반도체 장치(151)를 기판(111)에 접합할 때의 도전막(20)의 파괴나 벗겨짐 등을 방지할 수 있고, 또한 도전막(20)의 전기 저항을 감소시킬 수도 있다.
다음에, 레지스트를 박리하고, 퇴적한 금속 도금막(도전막(20))을 마스크로 하여 도전 재료(251)를 에칭한다.
여기서, 도전 재료(251)의 에칭율은 그 도전 재료(251)가 형성되는 기판의 표면 상태(표면을 구성하는 재료 등)에 따라 다른 것이, 본 발명자 등에 의해 확인되었다. 예컨대, 실리콘 기판 상에 에폭시 수지로 이루어지는 수지 돌기를 형성하고, 이들의 표면에 TiW를 성막한 경우, 이것을 과산화 수소수를 이용하여 에칭하면, 수지 돌기의 표면에 형성된 TiW는 실리콘 기판의 표면에 형성된 TiW보다도 빠르게 에칭된다. 이 때문에, 이들의 표면에 형성된 TiW를 일괄적으로 에칭하면, 실리콘 기판 표면의 TiW를 일부 남긴 상태에서, 수지 돌기 표면의 TiW를 모두 제거하는 것이 가능하다. 이러한 에칭율의 차이는 다른 재료를 이용한 경우에도 마찬가지로 발생한다. 예컨대, 수지 돌기를 폴리이미드 수지나 아크릴 수지, 페놀 수지, 에폭시 수지, 실리콘 수지, 변성 폴리이미드 수지 등으로 하고, 패시베이션막(26) 을 SiO2 등의 SiN 이외의 다른 무기 재료로 한 경우에도, 에칭은 수지 돌기 상에서 빠르게 진행한다. 도전 재료(251)를, Ti등, TiW 이외의 다른 금속 재료로 한 경우도 마찬가지이다. 또한, 에칭액을 요오드화 칼륨과 요오드산의 수용액 등, 과산화 수소수 이외의 다른 에칭액으로 바꾸더라도 마찬가지이다.
본 실시예에서는, 이러한 에칭율의 차이를 이용하여, 패시베이션막(26)의 표면(즉, 능동면(121a)의 표면)의 도전 재료(251)를 남기면서, 수지 돌기(12) 표면의 도전 재료(251)를 선택적으로 제거하고 있다. 본 실시예와 같이, 도전 재료(251)와 도전막(20)을 적층하여 습식 에칭을 실행하면, 전술한 이유로부터, 돌기 표면(12a)의 도전 재료(251)의 사이드 에칭이 패시베이션막(26) 표면의 도전 재료(251)의 그것과 비교해서 매우 커지고, 패시베이션막(26)과 도전막(20) 사이의 도전 재료(251)를 일부 남긴 상태로, 수지 돌기(12)와 도전막(20) 사이의 도전 재료(251)가 모두 에칭된다.
이상으로부터, 도전막(20)과 수지 돌기(12) 사이에, 도 5(d)에 나타내는 바와 같은 공간 G가 형성되고, 양자가 밀착되지 않는 상태로 배치된다. 또, 수지 돌기 표면(12a)의 에칭율이 충분히 크지 않은 경우에는, 수지 돌기 이외의 부분을 포토 레지스트 등으로 마스크하여, 수지 돌기 부분의 시드층(25)만 에칭한다.
또, 복수의 도전막(20)을 형성한 후에, 수지 돌기(12)를 절단하고, 각각의 전극 패드(24)에 따라 수지 뱅크 전극(10)을 분리하여도 좋다. 구체적으로는, O2 가스를 처리 가스로 하는 플라즈마 에칭을 하는 것에 의해, 도전막(20)이 존재하지 않는 부분(이웃하는 도전막(20) 사이에 위치하는 부분)의 수지 돌기(12)를 제거한다. 금속 재료로 이루어지는 도전막(20)은 수지 재료와 비교해서 건식 에칭되기 어렵기 때문에, 도전막(20)의 비형성 영역에서의 수지 돌기(12)만을 선택적으로 제거할 수 있다. 수지 돌기(12)는 각 도전막(20)(전극 패드(24))에 대하여 공통으로 마련되어도 문제는 없지만, 수지 돌기를 각 도전막(20)을 따라 분할한 경우에는, 반도체 장치(151)와 기판(111)을 접합할 때의 수지 돌기(12)의 열팽창이나 변형에 의한 영향을 각 도전막(20)에 대하여 최소한으로 억제할 수 있다.
이상 설명한 바와 같이, 본 실시예에서는, 수지 범프 전극(10)의 도전막(20)과 수지 돌기(12) 사이에 공간 G를 형성하고, 이 공간 G에 의해, 도전막(20)과 수지 돌기(12)를 밀착하지 않는 상태로 했다. 이 때문에, 수지 범프 전극(10)을 거쳐 반도체 장치(151)를 기판(111)에 접합할 때에, 도전막(20)이 수지 돌기(12)에 추종하여 신축 또는 변형하는 일은 없다. 따라서, 종래와 같이 도전막을 수지 돌기에 밀착시킨 경우와 비교해서, 도전막(20)에 부여되는 응력이 작아져, 단선 등이 발생하기 어렵게 된다.
이 구성에 있어서는, 도전막(20)과 수지 돌기(12) 사이가 밀착되어 있지 않기 때문에, 도전막(20)을 수지 돌기(12)의 상면 부분까지밖에 형성하지 않으면, 이 수지 돌기 상의 도전막(20)은 뜬 상태로 되고, 이 뜬 부분이 접합 시의 변형 등에 의해 벗겨짐이 발생하는 경우가 있다. 본 실시예에서는, 도전막(20)을 수지 돌기(12)를 사이에 유지한 반대쪽까지 연장하여 마련되고, 이 반대쪽의 능동면(121a)에서 밀착면을 형성하고 있으므로, 도전막(20)의 수지 돌기(12)를 사이에 유지한 양 쪽의 단부(즉, 전극 패드(24)에 고정된 단부와, 수지 돌기(12)를 사이에 유지하여 반대쪽의 능동면(121a)에 밀착한 단부)를 능동면(121a)에 확실히 고정할 수 있어, 상술한 벗겨짐을 방지할 수 있다.
(실시예 2)
(반도체 장치)
다음에, 본 발명의 실시예 2에 대하여 설명한다. 도 6은 본 실시예의 수지 범프 전극(10)의 주요부 구성을 나타내는 도면이고, 실시예 1의 도 4(b)에 대응하는 도면이다.
본 실시예에 있어서, 전극 패드나 수지 돌기, 패시베이션막 등의 구성이나 배치는 실시예 1과 마찬가지이다. 따라서, 이들 실시예 1과 마찬가지의 부재 또는 부분에 대해서는 같은 부호를 부여하고, 상세한 설명은 생략한다.
본 실시예에서는, 각 전극 패드(24)의 표면으로부터 수지 돌기(12)의 표면에 걸쳐, 복수의 도전막(22)이 형성되어 있다. 또한, 도전막(22)과 전극 패드(24) 사이에는, 도전막(22)의 금속이 전극 패드(24) 쪽으로 확산되지 않도록, Ni 등으로 이루어지는 배리어 금속층(27)이 마련된다. 이 배리어 금속층(27)은 수지 돌기(12)를 사이에 두고 그 양쪽에 마련된다. 도전막(22)은 금(Au)이나 동(Cu) 등의 귀금속을 증착이나 스퍼터링 등함으로써 형성된 것이다. 이러한 귀금속은 화학적으로 안정적인 재료이기 때문에, 수지 중에 포함되는 수분이나 산소와 반응하는 일은 거의 없다. 예컨대, 금은 원래 산화물을 형성하지 않고, 동은 산화물을 형성한 다고 해도, 그 산화물은 화학적으로 불안정한 재료로 된다. 도전막(22)과 수지 돌기(12)의 밀착력은 수지 돌기 내의 수분이나 산소 등에 의해 발생하는 화학 반응(산화 반응 등)에 의해 강화되지만, 본 실시예에서는, 도전막(22)이 금이나 동 등의 화학적으로 안정한 귀금속에 의해 형성되기 때문에, 수지 돌기(12)와의 계면에 화학 반응은 발생하지 않고, 따라서, 도전막(22)과 수지 돌기(12)는 밀착력이 약한 비밀착의 상태로 된다.
또, 도전막(22)은 전극 패드(24)로부터 수지 돌기(12)를 사이에 두고 반대쪽으로 연장하여 마련되고, 이 반대쪽에서, 능동면(121a)과 밀착하고 있다. 즉, 도전막(22)은 수지 돌기(12)의 외측에 있어서의 각 전극 패드(24)의 표면에 밀착하고, 또한 수지 돌기(12)의 표면을 경유하여, 수지 돌기(12)의 내측에 있어서의 능동면(121a)에 걸쳐 형성되며, 이 안쪽의 능동면(121a)에 배치된 배리어 금속층(27) 또는 패시베이션막(26) 사이에서 밀착면을 형성하고 있다. 이 때문에, 도전막(22)은 수지 돌기(12)와의 사이에서는 뜬 상태로 되지만, 수지 돌기(12)를 사이에 둔 양쪽에서 능동면(121a)에 고정되기 때문에, 기판(111)과 접합할 때에 벗겨짐 등이 발생하기 어려운 구조로 되어있다.
이상 설명한 바와 같이, 본 실시예에서도, 도전막(22)과 수지 돌기(12)를 밀착하지 않는 상태로 했기 때문에, 가열 접합 시의 수지 돌기(12)의 팽창이나 변형에 의한 영향을 작게 하고, 도전막(22)에 단선 등이 발생하기 어렵게 할 수 있다.
또한, 본 실시예는 도전막(22)으로서, 귀금속과 같은 화학적으로 안정적인 재료을 이용하고 있기 때문에, 실시예 1과 같이 시드층(25)의 형성이나 제거와 같 은 공정을 거치지 않고, 수지 돌기(12)의 표면에 밀착되지 않는 도전막(22)을 형성할 수 있다. 따라서, 상술한 방법과 비교해서 제조 공정을 간략화할 수 있다.
(전자기기)
다음에, 상술한 전기 광학 장치 또는 반도체 장치를 구비한 전자기기에 대하여 설명한다.
도 7은 본 발명에 따른 전자기기의 일례를 나타내는 사시도이다. 이 도면에 나타내는 휴대 전화(1300)는 상술한 전기 광학 장치를 작은 크기의 표시부(1301)로서 구비하고, 복수의 조작 버튼(1302), 수화구(1303) 및 송화구(1304)를 구비하여 구성되어 있다.
상술한 전기 광학 장치는 상기 휴대 전화에 한하지 않고, 전자책, 퍼스널 컴퓨터, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 카 네비게이션 장치, 호출기, 전자 수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 화상 전화, POS단말, 터치 패널을 구비한 기기 등등의 화상 표시 수단으로서 적합하게 이용할 수 있고, 어느 쪽의 경우에도 전기적 접속의 신뢰성에 우수한 전자기기를 제공할 수 있다.
이상, 본 발명의 바람직한 실시예를 설명했지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환 및 그 밖의 변경이 가능하다. 본 발명은 상술한 설명에 의해 한정되는 것은 아니고, 첨부한 청구항의 범위에 의해서만 한정된다.
본 발명에 따르면, 종래와 같이 도전막을 수지 돌기에 밀착시킨 경우에 비해, 도전막에 부여되는 응력이 작아지고, 단선 등이 발생하기 어렵게 되는 반도체 장치의 전극 구조 및 그의 제조 방법, 회로 기판, 전기 공학 장치, 및 전자기기를 제공할 수 있다.

Claims (24)

  1. 반도체 소자와,
    상기 반도체 소자 상에 형성된 전극 패드와,
    상기 전극 패드에 도전 접속된 범프 전극
    을 구비하되,
    상기 범프 전극은
    상기 반도체 소자의 능동면 상에 형성된 수지 돌기와,
    상기 전극 패드로부터 상기 수지 돌기의 표면에 걸쳐 배치된 도전막을 구비하고,
    상기 도전막과 상기 수지 돌기는 밀착되지 않게 배치되어 있는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 도전막과 상기 수지 돌기 사이에 공간이 형성되어 있는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 도전막은 상기 수지 돌기와 밀착되지 않는 금속에 의해 형성되어 있는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 도전막은 상기 수지 돌기와 밀착되지 않는 귀금속에 의해 형성되어 있는 반도체 장치.
  5. 제 3 항에 있어서,
    상기 도전막은 금 또는 동으로 이루어지는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 도전막은 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장하여 마련되고, 상기 반대쪽에서 상기 능동면과 밀착하고 있는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 능동면에 복수의 상기 전극 패드가 정렬 배치되고, 이들 전극 패드의 패드 열을 따라 직선 형상으로 연속하는 공통의 상기 수지 돌기가 형성되어 있고, 상기 전극 패드의 각각으로부터 상기 공통의 수지 돌기의 표면에 걸쳐, 상기 도전막이 배치되어 있는 반도체 장치.
  8. 능동면 상에, 전극 패드와, 상기 전극 패드에 도전 접속된 범프 전극을 갖는 반도체 장치의 제조 방법으로서,
    상기 범프 전극의 형성 공정은
    상기 반도체 소자 상에 수지 돌기를 형성하는 공정과,
    상기 전극 패드로부터 상기 수지 돌기의 표면에 걸쳐, 상기 수지 돌기의 표면에 밀착되지 않은 상태로 도전막을 형성하는 공정을 구비하는
    반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 도전막을 상기 전극 패드로부터 상기 수지 돌기를 사이에 두고 반대쪽까지 연장하여 마련하고, 상기 도전막의 상기 수지 돌기를 사이에 유지한 양쪽의 단부를 상기 능동면에 밀착시키는 반도체 장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 도전막의 형성 공정은 상기 도전막과 상기 수지 돌기 사이에 희생층을 형성하는 공정과,
    상기 수지 돌기 표면의 상기 희생층을 제거하여, 상기 도전막과 상기 수지 돌기 사이에 공간을 형성하는 공정을 더 구비하는
    반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 희생층의 제거 공정은 상기 능동면의 표면 및 상기 수지 돌기의 표면에서의 상기 희생층의 에칭율의 차이를 이용하여, 상기 능동면 표면의 상기 희생층을 남기면서, 상기 수지 돌기 표면의 상기 희생층을 에칭에 의해 제거하는 공정인 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 능동면은 무기 재료에 의해 구성되어 있는 반도체 장치의 제조 방법.
  13. 제 10 항에 있어서,
    상기 도전막은 상기 희생층을 시드층으로 하여 도금법에 의해 형성되는 반도체 장치의 제조 방법.
  14. 제 8 항에 있어서,
    상기 도전막의 형성 공정은, 귀금속으로 이루어지는 상기 도전막을 증착 또는 스퍼터링함으로써, 상기 수지 돌기와 밀착되지 않는 상기 도전막을 형성하는 공정을 구비하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 도전막은 금 또는 동으로 이루어지는 반도체 장치의 제조 방법.
  16. 제 8 항에 있어서,
    상기 능동면에 복수의 상기 전극 패드가 정렬 배치되어 있고,
    상기 수지 돌기의 형성 공정은 상기 복수의 전극 패드의 패드 열을 따라 직선 형상으로 연속한 공통의 수지 돌기를 형성하는 공정을 구비하고,
    상기 도전막 형성 공정은 상기 복수의 전극 패드 각각으로부터 상기 공통의 수지 돌기 표면에 걸쳐 상기 도전막을 형성하는 공정을 구비하는
    반도체 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 수지 돌기를 절단하고, 상기 전극 패드에 따라 상기 범프 전극을 분리하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  18. 청구항 1에 기재된 반도체 장치가 실장된 회로 기판으로서,
    상기 반도체 장치는 상기 수지 돌기의 표면에 배치된 상기 도전막을 거쳐, 상기 회로 기판의 전극 단자에 도전 접속되어 있는 회로 기판.
  19. 제 18 항에 있어서,
    상기 수지 돌기가 탄성 변형하여 상기 도전막이 상기 회로 기판에 면 접촉하고 있고, 상기 반도체 장치와 상기 전극 단자의 도전 접촉 부분의 주위에 밀봉 수지가 충전되어, 상기 반도체 장치와 상기 전극 단자가 유지되고 있는 회로 기판.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020050100779A 2004-10-28 2005-10-25 반도체 장치 및 그의 제조 방법과 회로 기판 KR100754575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00313839 2004-10-28
JP2004313839A JP4165495B2 (ja) 2004-10-28 2004-10-28 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
KR20060049345A KR20060049345A (ko) 2006-05-18
KR100754575B1 true KR100754575B1 (ko) 2007-09-05

Family

ID=35705278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100779A KR100754575B1 (ko) 2004-10-28 2005-10-25 반도체 장치 및 그의 제조 방법과 회로 기판

Country Status (6)

Country Link
US (1) US7375427B2 (ko)
EP (1) EP1653503A3 (ko)
JP (1) JP4165495B2 (ko)
KR (1) KR100754575B1 (ko)
CN (1) CN100424862C (ko)
TW (1) TWI277159B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825788B2 (en) 2017-03-06 2020-11-03 Lbsemicon Co., Ltd. Method for manufacturing compliant bump

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US7960830B2 (en) * 2003-11-14 2011-06-14 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
JP4269173B2 (ja) 2005-07-06 2009-05-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2007214164A (ja) * 2006-02-07 2007-08-23 Epson Imaging Devices Corp 電気光学装置、半導体装置、電気光学装置の製造方法及び電子機器
JP2007258518A (ja) * 2006-03-24 2007-10-04 Epson Imaging Devices Corp 半導体装置、電気光学装置及び電子機器
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4862529B2 (ja) * 2006-07-21 2012-01-25 株式会社セガ ゲーム機、ゲーム処理方法及びプログラムを記憶した記憶媒体
JP4273356B2 (ja) 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JP4548459B2 (ja) 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
JP5169071B2 (ja) * 2007-08-21 2013-03-27 セイコーエプソン株式会社 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP4535295B2 (ja) * 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
CN101866899A (zh) * 2009-04-20 2010-10-20 奇景光电股份有限公司 半导体装置
JP2011061035A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法及びマスク
JP5685807B2 (ja) * 2009-12-03 2015-03-18 富士通株式会社 電子装置
KR20130030494A (ko) * 2011-09-19 2013-03-27 삼성전기주식회사 도금패턴 및 그 제조방법
KR102540850B1 (ko) * 2016-07-29 2023-06-07 삼성디스플레이 주식회사 집적회로 칩 및 이를 포함하는 표시 장치
CN110164830B (zh) * 2019-04-26 2021-02-05 厦门云天半导体科技有限公司 一种功率器件的三维互连结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US5877556A (en) 1996-12-13 1999-03-02 Industrial Technology Research Institute Structure for composite bumps
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621257Y2 (ja) 1987-07-16 1994-06-01 三洋電機株式会社 固体撮像装置
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JP3297144B2 (ja) 1993-05-11 2002-07-02 シチズン時計株式会社 突起電極およびその製造方法
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
JP3969295B2 (ja) 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877556A (en) 1996-12-13 1999-03-02 Industrial Technology Research Institute Structure for composite bumps
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825788B2 (en) 2017-03-06 2020-11-03 Lbsemicon Co., Ltd. Method for manufacturing compliant bump

Also Published As

Publication number Publication date
EP1653503A3 (en) 2012-04-18
TWI277159B (en) 2007-03-21
CN100424862C (zh) 2008-10-08
US7375427B2 (en) 2008-05-20
KR20060049345A (ko) 2006-05-18
EP1653503A2 (en) 2006-05-03
JP4165495B2 (ja) 2008-10-15
JP2006128364A (ja) 2006-05-18
CN1779959A (zh) 2006-05-31
US20060091539A1 (en) 2006-05-04
TW200620502A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
KR100754575B1 (ko) 반도체 장치 및 그의 제조 방법과 회로 기판
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
KR100699666B1 (ko) 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기
KR100729885B1 (ko) 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
US20200118989A1 (en) Light emitting device package structure and manufacturing method thereof
KR100747960B1 (ko) 전자 부품, 전기 광학 장치 및 전자기기
JP5125314B2 (ja) 電子装置
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
JP2007165744A (ja) 半導体装置、実装構造体、電気光学装置、半導体装置の製造方法、実装構造体の製造方法、電気光学装置の製造方法、及び、電子機器
JP2007165745A (ja) 実装構造体、電気光学装置及び電子機器
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP4656191B2 (ja) 半導体装置の製造方法
JP2008219049A (ja) 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
CN111081693B (zh) 发光组件封装结构及其制造方法
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
TWI324370B (en) Electronic substrate and its manufacturing method, electro-optical device manufacturing method, and electronic apparatus manufacturing method
JP4655052B2 (ja) 半導体装置、回路基板、電気光学装置および電子機器
JP2009049224A (ja) 半導体装置、電子モジュール及び電子機器
JP2010157770A (ja) 半導体装置、回路基板、電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee