JP4535295B2 - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP4535295B2
JP4535295B2 JP2008051969A JP2008051969A JP4535295B2 JP 4535295 B2 JP4535295 B2 JP 4535295B2 JP 2008051969 A JP2008051969 A JP 2008051969A JP 2008051969 A JP2008051969 A JP 2008051969A JP 4535295 B2 JP4535295 B2 JP 4535295B2
Authority
JP
Japan
Prior art keywords
elastic
lead
wiring
semiconductor chip
elastic protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008051969A
Other languages
English (en)
Other versions
JP2009212206A (ja
Inventor
明仁 成田
直也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008051969A priority Critical patent/JP4535295B2/ja
Priority to TW098104340A priority patent/TWI430412B/zh
Priority to US12/392,312 priority patent/US7986046B2/en
Priority to KR1020090017580A priority patent/KR101110930B1/ko
Priority to CN2009101182487A priority patent/CN101527286B/zh
Publication of JP2009212206A publication Critical patent/JP2009212206A/ja
Application granted granted Critical
Publication of JP4535295B2 publication Critical patent/JP4535295B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体モジュール及びその製造方法に関する。
従来、半導体チップをフレキシブル基板に搭載したＣＯＦと呼ばれる実装形態が知られている（特許文献１）。この形態では、半導体チップのバンプとフレキシブル基板のリードを、対向する小さな表面同士で電気的に接続しなければならず、信頼性を確保することが難しかった。なお、特許文献２には、本願発明に関連して樹脂突起上に端子を形成することが開示されている。
特許第３２８４９１６号公報 特開２００７−４２８６７号公報
本発明は、電気的接続について信頼性を向上させることを目的とする。
（１）本発明に係る半導体モジュールは、
集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
前記電極上から、前記弾性突起上に至るように延びる配線と、
前記配線の前記弾性突起上の部分に接触するリードが形成された弾性基板と、
前記半導体チップの前記前記弾性突起が形成された面と、前記弾性基板の前記リードが形成された面と、の間で間隔を保持する接着剤と、
を有し、
前記弾性基板は、弾性変形によって形成された窪みを有し、
前記リードの前記配線との接触部は、前記窪みの表面上に形成されている。本発明によれば、弾性基板に形成された窪みの表面でリードと配線が接触するので、平坦面で接触するよりも接触面積が大きくなって、電気的接続信頼性が高まる。また、弾性基板及び弾性突起の両方からの弾力性によって、リードと配線が圧接するのでさらに信頼性が高まる。
（２）この半導体モジュールにおいて、
前記弾性突起は、弾性変形によって形成された第２の窪みを有し、
前記配線の前記リードとの接触部は、前記第２の窪みの表面上に形成されていてもよい。
（３）本発明に係る半導体モジュールにおいて、
前記弾性突起の弾性率は、前記弾性基板の弾性率よりも高くてもよい。
（４）本発明に係る半導体モジュールの製造方法は、
（ａ）半導体装置を、接着剤を介して、リードが形成された弾性基板に搭載する工程と、その後、
（ｂ）前記接着剤を硬化して、前記半導体チップと前記弾性基板の間隔を保持する工程と、
を含み、
前記半導体装置は、
集積回路が形成された半導体チップと、
前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
前記電極上から、前記弾性突起上に至るように延びる配線と、
を有し、
前記（ａ）工程で、
前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記弾性突起上の部分を前記リードに押圧し、
前記押圧力によって、前記リードを介して、前記弾性基板を弾性変形させて窪みを形成するとともに前記窪みの表面で前記リードを延展する。本発明によれば、リードを窪みの表面で延展するので、配線との接触面積が大きくなって、電気的接続信頼性が高まる。ここで、弾性突起の表面が凸曲面なので、リードを延展するときにその破断が生じにくい。しかも、弾性突起の弾性力によって応力が分散されることからも、リードの破断が防止される。
（５）この半導体モジュールの製造方法において、
前記押圧力によって、前記配線を介して前記弾性突起を弾性変形させて第２の窪みを形成してもよい。
（半導体装置）
図１は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。図２は、図１に示す半導体装置のII-II線断面図である。
半導体装置１は、半導体チップ１０を有する。半導体チップ１０は、矩形の面を有している。半導体チップ１０には、集積回路１２（トランジスタ等）が形成されている。半導体チップ１０には、集積回路１２に電気的に接続されるように、複数の電極１４が形成されている。電極１４は、１列又は複数列（平行な複数列）に並んでいる。電極１４は、半導体チップ１０の矩形の面の辺（例えば長方形の長辺）に沿って（平行に）並んでいる。電極１４は、内部配線（図示せず）を介して集積回路１２に電気的に接続されている。半導体チップ１０には、電極１４の少なくとも一部が露出する様に、電極１４上に位置する開口を有する絶縁膜１６（例えばパッシベーション膜）が形成されている。絶縁膜１６は、例えば、ＳｉＯ２やＳｉＮ等の無機材料のみで形成されていてもよい。絶縁膜１６は、集積回路１２の上方に形成されている。
半導体チップ１０（絶縁膜１６上）には、弾性突起１８が設けられている。半導体チップ１０の矩形の面の辺（例えば長方形の長辺）に沿って（平行に）延びる弾性突起１８が示されており、複数の弾性突起１８が平行に配列されている。弾性突起１８は、弾性変形する性質を有する。弾性突起１８の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、アクリル樹脂、シリコーン樹脂、フェノール樹脂等を用いてもよい。
弾性突起１８は長尺状に形成されている。弾性突起１８は、延長方向に沿った軸ＡＸに直交する断面が、図２に示すように弓形（円の弧とその両端を結ぶ弦によってできる図形）をなしている。弾性突起１８は、その断面において、弓形の弦が絶縁膜１６上に配置されている。弾性突起１８の表面（半導体チップ１０とは反対側を向く面）は、凸曲面になっている。弾性突起１８の表面は、弾性突起１８の長手軸を回転軸として、回転軸の周囲に平行に位置する直線を回転させて描かれる回転面である。弾性突起１８の表面は、円柱を中心軸に平行な平面で切断して得られた形状の曲面（円柱の回転面の一部）の形状をなしている。弾性突起１８は、上面よりも下面が広くなるように、末広がりの形状になっている。
半導体チップ１０には、複数の配線２０が形成されている。配線２０の材料として、Ａｕ、Ｔｉ、ＴｉＷ、Ｗ、Ｃｒ、Ｎｉ、Ａｌ、Ｃｕ、Ｐｄ又は鉛フリーはんだ等を使用することができる。複数の配線２０は、電極１４上から弾性突起１８上に至るように形成されている。複数の配線２０は、隣同士の間隔をあけて弾性突起１８の上面に形成されている。１つの弾性突起１８上に複数の配線２０が形成されている。配線２０は、弾性突起１８の延長方向に沿った軸ＡＸに交差するように延びる。配線２０は、電極１４上から、絶縁膜１６上を通って、弾性突起１８上に至る。弾性突起１８上では、配線２０の表面は、弾性突起１８の表面に従った曲面になっている。配線２０と電極１４は直接接触していてもよいし、両者間に導電膜（図示せず）が介在していてもよい。配線２０は、弾性突起１８の、電極１４とは反対側の端部を越えて、絶縁膜１６上に至るように形成されている。
（半導体モジュールの製造方法）
図３〜図４は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。
本実施の形態では、上述した半導体装置１を、接着剤２２を介して、弾性基板２４に搭載する。弾性基板２４は、弾性変形する性質を有し、樹脂などからなるフレキシブル基板であってもよい。弾性基板２４には、リード２６が形成されている。リード２６の延長方向に直交する幅Ｗ１は、配線２０の延長方向に直交する幅Ｗ２よりも狭い（図５参照）。
リード２６を、弾性突起１８の延長方向に沿った軸ＡＸ（図１参照）に交差して延びるように配置する。半導体装置１及び弾性基板２４の間に押圧力を加える。押圧力によって、弾性突起１８上の複数の配線２０をリード２６に接触させる。
図４に示すように、押圧力によって、リード２６を介して、弾性基板２４を弾性変形させて、第１の窪み２８を形成する。このとき、第１の窪み２８の表面でリード２６を延展する。また、図５に示すように、押圧力によって、配線２０を介して、弾性突起１８を弾性変形させて第２の窪み３０を形成する。弾性基板２４及び弾性突起１８はいずれも弾性変形する。そして、弾性突起１８の隣同士の配線２０の間の部分と、弾性基板２４とを、相互に弾性力を以て密着させる（図５参照）。
本実施の形態によれば、リード２６を第１の窪み２８の表面で延展するので、配線２０との接触面積が大きくなって、電気的接続信頼性が高まる。ここで、弾性突起１８の表面が凸曲面なので、リード２６を延展するときにその破断が生じにくい。しかも、弾性突起１８の弾性力によって応力が分散されることからも、リード２６の破断が防止される。
押圧力によって、半導体装置１及び弾性基板２４の間で接着剤２２を流動させる（例えば排出する）。図５に示すように、熱によって、接着剤２２を硬化収縮させ、接着剤２２が硬化するまで押圧力を維持する。接着剤２２が硬化したら押圧力を解除する。こうして、半導体モジュールを製造する。
（半導体モジュール）
図５は、本発明の実施の形態に係る半導体モジュールを説明する図である。半導体モジュールは、上述した半導体装置１と、弾性基板２４と、を有する。弾性基板２４は、リード２６の弾性突起１８とは反対側を支持する。リード２６は、配線２０の弾性突起１８上の部分に接触する。
弾性基板２４は、弾性変形によって形成された複数の第１の窪み２８を有する。第１の窪み２８の内面は、曲面であって、弾性突起１８の弾性変形後の表面に対応した形状になっている。複数のリード２６の複数の配線２０との接触部は、それぞれ、複数の第１の窪み２８の表面上に形成されている。
弾性突起１８は、弾性変形によって形成された複数の第２の窪み３０を有する（図５参照）。複数の配線２０の複数のリード２６との接触部は、それぞれ、複数の第２の窪み３０の表面上に形成されている。弾性突起１８の隣同士の配線２０の間の部分と、弾性基板２４とは、相互に弾性力を以て密着している。弾性突起１８の弾性率は、弾性基板２４の弾性率よりも高い。
接着剤２２は、半導体チップ１０の弾性突起１８が形成された面と、弾性基板２４の複数のリード２６が形成された面と、の間で間隔を保持する。接着剤２２は硬化収縮している。接着剤２２は、硬化時の収縮による残存ストレスを内在している。
本実施の形態によれば、弾性基板２４に形成された第１の窪み２８の表面でリード２６と配線２０が接触するので、平坦面で接触するよりも接触面積が大きくなって、電気的接続信頼性が高まる。また、弾性基板２４及び弾性突起１８の両方からの弾力性によって、リード２６と配線２０が圧接するのでさらに信頼性が高まる。また、リード２６の、第１の窪み２８に対向する面は、曲面になっている。したがって、リード２６の、弾性基板２４との接触面は、平坦面であったときと比べて、曲面（図５参照）になると面積が大きくなるので、リード２６の弾性基板２４への放熱性が高くなる。
また、隣同士の配線２０の間で弾性突起１８が弾性基板２４に密着するため、両者間の界面が１つだけになるので、水分の侵入経路が少ない。この点、両者間に接着剤２２が介在すると界面が２つになるので水分の侵入経路が多いので、イオンマイグレーションが発生しやすいが、本実施の形態によれば、これを防止することができる。また、接着剤２２が介在しないので、接着剤２２に一般的に含まれるイオン化しやすい物質（ナトリウム・カリウムなどのアルカリ金属（第１族元素のうち水素を除いたもの）又はフッ素・塩素・臭素などのハロゲン（第１７属元素））を配線２０間から排除することができ、これによってもイオンマイグレーションの発生を防止することができる。さらに、接着剤２２は硬化すると収縮するので、弾性突起１８と弾性基板２４間に硬化した接着剤２２が介在すると界面の剥離が生じやすいが、本実施の形態では、接着剤２２が介在せず、しかも、弾性力によって弾性突起１８と弾性基板２４が密着するので両者の剥離が生じにくい。なお、半導体モジュールを有する電子機器として、ノート型パーソナルコンピュータ又は携帯電話などが挙げられる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の実施の形態に係る半導体モジュールに使用される半導体装置を示す平面図である。 図２は、図１に示す半導体装置のII-II線断面図である。 図３は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。 図４は、本発明の実施の形態に係る半導体モジュールの製造方法を説明する図である。 図５は、本発明の実施の形態に係る半導体モジュールを説明する図である。
符号の説明
１…半導体装置、 １０…半導体チップ、 １２…集積回路、 １４…電極、 １６…絶縁膜、 １８…弾性突起、 ２０…配線、 ２２…接着剤、 ２４…弾性基板、 ２６…リード、 ２８…第１の窪み、 ３０…第２の窪み

Claims (2)

  1. 集積回路が形成された半導体チップと、
    前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
    前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
    前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
    前記電極上から、前記弾性突起上に至るように、第１の方向に延びる配線と、
    前記配線の前記弾性突起上の部分に接触し、前記第１の方向に延びるリードが形成された弾性基板と、
    前記半導体チップの前記前記弾性突起が形成された面と、前記弾性基板の前記リードが形成された面と、の間で間隔を保持する接着剤と、
    を有し、
    前記弾性基板は、前記リードの前記配線との接触による弾性変形によって形成された第１の窪みを有し、
    前記弾性突起は、前記リードの前記配線との接触による弾性変形によって形成された第２の窪みを有し、
    前記第１の方向と直交する第２の方向において、前記配線の幅は、前記リードの幅よりも大きく、
    前記配線は、
    前記第２の方向における前記リードとの前記接触部において、前記リードと接触し、前記第２の窪み内に形成された第１の部分と、
    前記第１の部分を挟み、前記弾性基板と接触する第２の部分と、
    を有する、半導体モジュール。
  2. （ａ）半導体装置を、接着剤を介して、リードが形成された弾性基板に搭載する工程と、その後、
    （ｂ）前記接着剤を硬化して、前記半導体チップと前記弾性基板の間隔を保持する工程と、
    を含み、
    前記半導体装置は、
    集積回路が形成された半導体チップと、
    前記半導体チップに形成され、前記集積回路に電気的に接続された電極と、
    前記電極上に位置する開口を有して前記半導体チップ上に形成された絶縁膜と、
    前記絶縁膜上に配置され、前記絶縁膜とは反対側の表面が凸曲面をなす弾性突起と、
    前記電極上から、前記弾性突起上に至るように、第１の方向に延びる配線であって、前記第１の方向と直交する第２の方向における配線幅が、前記リードの配線幅よりも大きい配線と、
    を有し、
    前記（ａ）工程は、前記リードが前記第１の方向において延びるように、前記リードと前記配線とを接触させ、前記半導体装置と前記弾性基板の間に押圧力を加えて、前記配線の前記弾性突起上の部分を前記リードに押圧する押圧工程を含み、
    前記押圧工程において、前記リードの前記配線との接触による弾性変形により、前記弾性基板には第１の窪みが形成され、前記弾性突起には第２の窪みが形成され、
    前記押圧工程の後、前記配線は、
    前記第２の方向における前記リードとの前記接触部において、前記リードと接触し、前記第２の窪み内に形成された第１の部分と、
    前記第１の部分を挟み、前記弾性基板と接触する第２の部分と、
    を有する、半導体モジュールの製造方法。
JP2008051969A 2008-03-03 2008-03-03 半導体モジュール及びその製造方法 Expired - Fee Related JP4535295B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008051969A JP4535295B2 (ja) 2008-03-03 2008-03-03 半導体モジュール及びその製造方法
TW098104340A TWI430412B (zh) 2008-03-03 2009-02-11 半導體模組及其製造方法
US12/392,312 US7986046B2 (en) 2008-03-03 2009-02-25 Semiconductor module and method of producing the same
KR1020090017580A KR101110930B1 (ko) 2008-03-03 2009-03-02 반도체 모듈 및 그 제조 방법
CN2009101182487A CN101527286B (zh) 2008-03-03 2009-03-03 半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051969A JP4535295B2 (ja) 2008-03-03 2008-03-03 半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009212206A JP2009212206A (ja) 2009-09-17
JP4535295B2 true JP4535295B2 (ja) 2010-09-01

Family

ID=41012542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051969A Expired - Fee Related JP4535295B2 (ja) 2008-03-03 2008-03-03 半導体モジュール及びその製造方法

Country Status (5)

Country Link
US (1) US7986046B2 (ja)
JP (1) JP4535295B2 (ja)
KR (1) KR101110930B1 (ja)
CN (1) CN101527286B (ja)
TW (1) TWI430412B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607535B (zh) * 2016-11-23 2017-12-01 南茂科技股份有限公司 重配置線路結構及其製作方法
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
CN107461304B (zh) * 2017-09-11 2019-05-03 北京金风科创风电设备有限公司 抑制围护结构振动的环绕体、设备、吊装塔筒的方法
DE102018127123A1 (de) * 2018-10-30 2020-04-30 Osram Opto Semiconductors Gmbh Transferwerkzeug und Verfahren zum Transferieren von Halbleiterchips
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048812A (ja) * 2005-08-08 2007-02-22 Seiko Epson Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP4165495B2 (ja) * 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4269173B2 (ja) * 2005-07-06 2009-05-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4968424B2 (ja) 2005-08-03 2012-07-04 セイコーエプソン株式会社 半導体装置
US20070042867A1 (en) * 2005-08-17 2007-02-22 Chia-Lu Lin Device having wireless rotational speed detector and display
DE102006021412B3 (de) * 2006-05-09 2007-11-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP4548459B2 (ja) 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048812A (ja) * 2005-08-08 2007-02-22 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
KR101110930B1 (ko) 2012-03-14
CN101527286A (zh) 2009-09-09
CN101527286B (zh) 2012-06-06
KR20090094766A (ko) 2009-09-08
TW201001644A (en) 2010-01-01
US7986046B2 (en) 2011-07-26
US20090218685A1 (en) 2009-09-03
TWI430412B (zh) 2014-03-11
JP2009212206A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP4535295B2 (ja) 半導体モジュール及びその製造方法
JP4645832B2 (ja) 半導体装置及びその製造方法
JP4488254B2 (ja) 半導体モジュール
JP4061506B2 (ja) 半導体装置の製造方法
JP3642414B2 (ja) 半導体装置およびその製造方法
JP5263485B2 (ja) 半導体モジュールの製造方法
JP4936010B2 (ja) 半導体モジュール及びその製造方法
JP5088489B2 (ja) 半導体モジュール及びその製造方法
JPH11191571A (ja) 半導体装置およびその製造方法
JP5088488B2 (ja) 半導体モジュール及びその製造方法
JP4936009B2 (ja) 半導体装置並びに半導体モジュール及びその製造方法
JP5019060B2 (ja) 半導体装置の製造方法
JP2009049189A (ja) 電子デバイス
JP2009212209A (ja) 半導体モジュール及びその製造方法
JP3964319B2 (ja) 半導体装置
JP5077540B2 (ja) 半導体装置の製造方法
JP5217299B2 (ja) 半導体装置および電子デバイス
JP2006245186A (ja) 半導体装置及びその製造方法
JP2007042805A (ja) 配線基板およびその製造方法ならびに半導体装置
JP2005223368A (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP2009049188A (ja) 半導体装置及びその製造方法並びに電子デバイス
JP2010171191A (ja) 半導体装置、半導体モジュール及びその製造方法
JPH1154564A (ja) 半導体装置
JPH1154653A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4535295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees