JP4548459B2 - 電子部品の実装構造体 - Google Patents

電子部品の実装構造体 Download PDF

Info

Publication number
JP4548459B2
JP4548459B2 JP2007214512A JP2007214512A JP4548459B2 JP 4548459 B2 JP4548459 B2 JP 4548459B2 JP 2007214512 A JP2007214512 A JP 2007214512A JP 2007214512 A JP2007214512 A JP 2007214512A JP 4548459 B2 JP4548459 B2 JP 4548459B2
Authority
JP
Japan
Prior art keywords
electronic component
terminal
bump electrode
mounting structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007214512A
Other languages
English (en)
Other versions
JP2009049225A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007214512A priority Critical patent/JP4548459B2/ja
Priority to US12/178,055 priority patent/US8106304B2/en
Priority to CNA2008102109431A priority patent/CN101373746A/zh
Priority to CN201310045612.8A priority patent/CN103140052B/zh
Publication of JP2009049225A publication Critical patent/JP2009049225A/ja
Application granted granted Critical
Publication of JP4548459B2 publication Critical patent/JP4548459B2/ja
Priority to US13/346,087 priority patent/US8552310B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13008Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0314Elastomeric connector or conductor, e.g. rubber with metallic filler
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品の実装構造体に関する。
従来、各種の電子機器に搭載される回路基板や液晶表示装置などにおいては、半導体ICなどの電子部品を基板上に実装する技術が用いられている。例えば液晶表示装置には、液晶パネルを駆動するための液晶駆動用ICチップが実装される。この液晶駆動用ICチップは、液晶パネルを構成するガラス基板に直接実装される場合もあり、また、液晶パネルに実装されるフレキシブル基板(FPC)上に実装される場合もある。前者による実装構造はCOG(Chip On Glass)構造と呼ばれ、後者はCOF(Chip On FPC)構造と呼ばれている。なお、これら実装構造以外にも、例えばガラエポ基板などにICチップを実装するCOB(Chip On board)構造も知られている。
このような実装構造に用いられる基板には、配線パターンに接続するランド(端子)が形成されており、一方、電子部品には、電気的接続を得るためのバンプ電極が形成されている。そして、前記ランドにバンプ電極を接続させた状態で、前記基板上に電子部品を実装することにより、電子部品の実装構造体が形成されている。
ところで、前記の実装構造体においては、基板上に電子部品がより強固にかつ確実に接続していることが望まれている。特に、ランドやバンプ電極がそれぞれ複数ずつあり、複数のランド−バンプ電極間をそれぞれ接続させる場合には、全てのランド−バンプ電極間が良好に接続していることが、信頼性を確保するうえで重要となっている。
ところが、一般にランドやバンプ電極は金属によって形成されており、したがって接合時に合わせずれが生じたり、あるいはランドやバンプ電極の位置精度が悪いことによってこれらの間で位置ずれが生じた場合に、これらランドとバンプ電極との間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
また、基板やICなどの電子部品の反りや、ランドとバンプ電極などの形成高さのばらつきによって、ランドとバンプ電極間の距離が一定でなくなり、これらランドとバンプ電極との間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
このような不都合を防止するため、従来、台形状断面を有する導体パターンを有し、この導体パターン上に金属導電層を形成するとともに、この金属導電層の表面に多数の凹凸を付与したプリント配線板が提供されている(例えば、特許文献1参照)。
このプリント配線板によれば、前記の金属導電層表面の凹凸によるアンカー効果により、部品実装時に圧力がかかっても、部品(電子部品)の接続電極が基板の電極上を滑ったり、ずれ落ちて傾いたりしないため、実装歩留まりが向上するとされている。
特開2002−261407号公報
しかしながら、前記のプリント配線板にあっては、金属導電層表面の凹凸によるアンカー効果により、この金属導電層上に配置される接続電極(バンプ電極)が滑り落ちたりずれ落ちて傾いたりしないようになっているものの、これらの間の接合強度を高め、さらには複数の電極間での接合強度をも高める構造とはなっていない。したがって、接合時に合わせずれが生じたり、電極間(ランドとバンプ電極との間)の位置精度が悪いことに起因してこれらの間で位置ずれが生じた場合には、これら電極間で十分な接合強度が得られず、依然として接触不良(導電不良)を起こしてしまうおそれがある。また、接続電極(バンプ電極)が金属でできていたため、接続電極は接続時に塑性変形を起こし、前記のようにランドとバンプ電極間の距離が一定でなくなった場合に弾性変形による距離変化の吸収能力が低いため、これら電極間で十分な接合強度が得られず、依然として接触不良(導電不良)を起こしてしまうおそれもある。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、バンプ電極と基板側端子との間の接合強度を高めて導電接続状態の信頼性を向上した、電子部品の実装構造体を提供することにある。
本発明の電子部品の実装構造体は、バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造体であって、
前記バンプ電極は、内部樹脂をコアとしてその表面が導電膜で覆われた構造を有してなり、かつ、該バンプ電極は、弾性変形して前記端子の少なくとも一つの角部形状に倣うことにより、前記バンプ電極は、前記端子の厚さ方向に対応する一つの面全体に、前記導電膜が直接導電接触してなり、 前記基板と前記電子部品とには、前記バンプ電極が弾性変形して前記端子に導電接触している状態を保持する保持手段が備えられていることを特徴としている。
この電子部品の実装構造体によれば、バンプ電極は内部樹脂をコアとしているので、基板上の端子に対して加圧されることで容易に押圧されて弾性変形(圧縮変形)状態となる。このように弾性変形しながら端子に接合することで、例えばバンプ電極と端子との間に位置ずれが生じ、バンプ電極が端子の角部上に接合していても、バンプ電極は前記端子の形状に倣うことにより、前記端子の上面部の少なくとも一部と該端子の厚さ方向に対応する面の少なくとも一部とに、前記導電膜が直接導電接触するようになる。したがって、この導電接触状態が保持手段によって保持されていることにより、バンプ電極の導電膜と端子との間で十分な接触面積が確保され、良好な導電接続状態となる。
また、バンプ電極はその内部樹脂の弾性変形によって基板の端子に対し弾性復元力(反発力)を生じていることから、バンプ電極と端子との間の接合強度がより高くなり、導電接続状態の信頼性が向上する。特に、バンプ電極が端子の少なくとも一つの角部形状に倣って弾性変形しているので、内部樹脂の弾性復元力が前記の角部を挟み込むように作用することから、前記したようにバンプ電極と端子との間の接合強度がより高くなる。
また、前記電子部品の実装構造体においては、前記保持手段が、前記バンプ電極と前記端子との導電接触部分の周囲に充填され、硬化されてなる封止樹脂によって構成されているのが好ましい。
このようにすれば、弾性変形してなるバンプ電極と端子との間の導電接触状態がより良好に確保され、バンプ電極の導電膜と端子との間の導電接続状態がより良好になる。
また、前記電子部品の実装構造体においては、前記電子部品には前記バンプ電極が複数設けられ、前記基板には前記端子が複数設けられてなり、前記複数の端子は、その上面部の、前記電子部品における前記バンプ電極の形成面に対する距離が異なる少なくとも二つの端子を有し、前記バンプ電極は、対応する前記の少なくとも二つの端子に対し、これら端子の上面部の前記電子部品における前記バンプ電極の形成面に対する距離に対応して、それぞれ異なる度合いで弾性変形していてもよい。
基板上に端子が複数形成され、電子部品に複数のバンプ電極が形成されている場合に、例えば基板のゆがみなどによって各端子の接合面の高さ(レベル)にバラツキが生じていることがある。すると、前記複数の端子は、その上面部の、前記電子部品における前記バンプ電極の形成面に対する距離が異なる端子を有することになる。また、同様に電子部品側でも、バンプ電極の接合面の高さにバラツキが生じていることがある。
そして、このように端子間で高さバラツキがある基板と、同様にバンプ電極間で高さバラツキが電子部品とを、複数のバンプ電極−端子間で接続させようとすると、これらバンプ電極と端子とは接合前においてその間の距離にばらつきがあることから、全てのバンプ電極−端子間を良好な強度で接続するのが難しくなる。
しかし、本発明の実装構造体にあっては、バンプ電極が、前記端子の上面部の前記電子部品における前記バンプ電極の形成面に対する距離に対応して、それぞれ異なる度合いで弾性変形しているので、前記のバンプ電極と端子との間の距離のばらつきがバンプ電極の弾性変形によって吸収される。よって、前記の基板と電子部品とは、高さ(レベル)にバラツキがある端子やバンプ電極を有しているにも拘わらず、これらバンプ電極と端子との間でそれぞれに良好な接合強度が得られる。したがって、この実装構造体によれば、各接続部における導電接続状態の信頼性が向上するとともに、基板に対する電子部品の実装強度も向上したものとなる。
また、前記電子部品の実装構造体においては、前記バンプ電極が、前記端子の上面部全体に、前記導電膜が直接導電接触しているのが好ましい。
端子の上面部全体にバンプ電極の導電膜が直接導電接触しているので、導電膜は端子の上面部全体と該端子の厚さ方向に対応する面の少なくとも一部とに直接導電接触するようになる。したがって、バンプ電極の導電膜と端子との間で大きな接触面積が確保され、良好な導電接続状態になるとともに、バンプ電極と端子との間の接合強度がより高くなり、導電接続状態の信頼性が向上する。
また、前記電子部品の実装構造体においては、前記バンプ電極は、前記端子の厚さ方向に対応する一つの面全体に、前記導電膜が直接導電接触しているのが好ましい。
端子の厚さ方向に対応する一つの面全体にバンプ電極の導電膜が直接導電接触しているので、導電膜は端子の上面部の少なくとも一部と該端子の厚さ方向に対応する一つの面全体に直接導電接触するようになる。したがって、バンプ電極の導電膜と端子との間で大きな接触面積が確保され、良好な導電接続状態となるとともに、バンプ電極と端子との間の接合強度がより高くなり、導電接続状態の信頼性が向上する。
また、前記電子部品の実装構造体においては、前記バンプ電極は、前記端子の厚さ方向に対応する全ての面に対して、前記導電膜がそれぞれの面の少なくとも一部に直接導電接触しているのが好ましい。
端子の厚さ方向に対応する全ての面に対して、バンプ電極の導電膜が直接導電接触しているので、導電膜は端子の上面部の少なくとも一部と該端子の厚さ方向に対応する全ての面に直接導電接触するようになる。したがって、バンプ電極の導電膜と端子との間でより大きな接触面積が確保され、良好な導電接続状態となるとともに、バンプ電極と端子との間の接合強度がより高くなり、導電接続状態の信頼性が向上する。
また、前記電子部品の実装構造体においては、
前記バンプ電極は、内部樹脂をコアとしてその表面が導電膜で覆われた構造を有してなり、かつ、該バンプ電極は、弾性変形して前記端子の少なくとも一つの角部形状に倣うことにより、少なくともその内部樹脂あるいは導電膜の一部が、導電接触する端子の周辺部の基板面に当接してなることが好ましい
バンプ電極や端子に高さのバラツキがあり、したがってこれらバンプ電極と端子とが接合前においてその間の距離にばらつきがあっても、接合後、前記バンプ電極が端子の周辺部の基板面に当接しているので、バンプ電極の内部樹脂内には圧縮率(弾性変形率)が異なる場所が連続的に存在するようになる。そのため、バンプ電極はその内部に、端子に対して最適な接続力(圧縮率)を有する場所が存在するようになり、したがってバンプ電極と端子との間の接合(接着)信頼性が向上する。
また、特に内部樹脂が基板面に当接している場合、この基板面に当接している内部樹脂を挟んで隣り合う端子間においては、電流のリーク(マイグレーション)が前記内部樹脂によって抑制される。
また、前記電子部品の実装構造体においては、前記バンプ電極は、少なくともその内部樹脂あるいは導電膜の一部が、導電接触する端子の周辺部の基板面を押圧して該基板面を凹ませた状態で、該基板面に当接しているのが好ましい。
バンプ電極が端子の周辺部の基板面を凹ませた状態で該基板面に当接しているので、アンカー効果によってバンプ電極と端子との間の接合(接着)強度がより一層高くなり、したがって、例えば熱サイクル試験によってバンプ電極と端子との間に剥離力が発生しても、これに抗して良好な導電接続状態が確保される。
また、前記したようにバンプ電極と端子との間の接合(接着)信頼性が向上し、さらに、隣り合う端子間において電流のリーク(マイグレーション)が抑制される。
また、前記電子部品の実装構造体においては、前記内部樹脂が、横断面を略半円形状、略半楕円形状、または略台形状とする略蒲鉾状に形成され、前記導電膜は、前記内部樹脂の前記横断面方向に沿ってその上面部上に帯状に設けられていてもよい。
このようにすれば、内部樹脂の上面上に間隔をおいて導電膜を複数設けることにより、複数のバンプ電極を形成することができ、製造が容易になる。
また、前記電子部品の実装構造体においては、前記内部樹脂が略半球状または略円錐台状に形成され、前記導電膜は前記内部樹脂の上面を覆って設けられていてもよい。
このようにすれば、バンプ電極はその中心から全ての方向にほぼ同じに湾曲しているので、端子との間でどの方向に位置ずれが生じていても、端子に対してほぼ同じ状態で、その角部形状に倣うようになる。したがって、端子との間で安定した導電接続状態が確保される。
以下、本発明の電子部品の実装構造体を詳しく説明する。
図1は本発明に係る電子部品の実装構造体を適用した液晶表示装置を示す模式図である。まず、図1を用いて本発明に係る電子部品の実装構造体の適用例を説明する。
図1において符号100は液晶表示装置であり、この液晶表示装置100は、液晶パネル110と、電子部品(液晶駆動用ICチップ)121とを有して構成されている。なお、この液晶表示装置100には、図示しないものの、偏光板、反射シート、バックライト等の付帯部材が、必要に応じて適宜設けられるものとする。
液晶パネル110は、ガラスや合成樹脂からなる基板111及び112を備えて構成されたものである。基板111と基板112とは、相互に対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には、電気光学物質である液晶(図示せず)が封入されている。基板111の内面上には、ITO(Indium Tin Oxide)などの透明導電材料からなる電極111aが形成され、基板112の内面上には前記電極111aに対向配置される電極112aが形成されている。
電極111aは、同じ材質で一体に形成された配線111bに接続されて、基板111に設けられた基板張出部111Tの内面上に引き出されている。基板張出部111Tは、基板111の端部において基板112の外形よりも外側に張り出された部分である。配線111bの一端側は、端子111bxとなっている。電極112aも、同じ材質で一体に形成された配線112bに接続されて、図示しない上下導通部を介して基板111上の配線111cに導電接続されている。この配線111cも、ITOで形成されている。配線111cは基板張出部111T上に引き出され、その一端側は端子111cxとなっている。基板張出部111Tの端縁近傍には入力配線111dが形成されており、その一端側は端子111dxとなっている。該端子111dxは、前記端子111bx及び111cxと対向配置されている。また、入力配線111dの他端側は、入力端子111dyとなっている。
基板張出部111T上には、熱硬化性樹脂からなる封止樹脂122を介して、本発明に係る電子部品121が実装されている。この電子部品121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。電子部品121の下面には、本発明に係る多数のバンプ電極(図示せず)が形成されており、これらのバンプ電極は、基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続されている。これにより、基板111上に電子部品121が実装されてなる、本発明の実装構造体が形成されている。
また、基板張出部111T上の前記入力端子111dyの配列領域には、異方性導電膜124を介してフレキシブル配線基板123が実装されている。入力端子111dyは、フレキシブル配線基板123に設けられた、それぞれに対応する配線(図示せず)に導電接続されている。そして、このフレキシブル配線基板123を介して外部から制御信号、映像信号、電源電位などが、入力端子111dyに供給されるようになっている。入力端子111dyに供給された制御信号、映像信号、電源電位などは、電子部品121に入力され、ここで液晶駆動用の駆動信号が生成されて液晶パネル110に供給されるようになっている。フレキシブル基板は、ポリイミドや液晶ポリマー等可撓性を有する有機基板であり、その基板上に銅やアルミニウムで回路パターンおよび端子が形成されていることが多く好ましいが、必ずしもその限りではない。端子部には表面に金メッキが施されていると接続抵抗が安定するので、なお良い。
以上のように構成された液晶表示装置100によれば、電子部品121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される部分に構成される各画素毎に独立して光を変調させることができ、これによって液晶パネル110の表示領域に所望の画像を形成することができる。
次に、前記液晶表示装置100に適用された、本発明の電子部品の実装構造体の実施形態について説明する。
図2(a)は、前記液晶表示装置100における電子部品121の実装構造体を拡大して示す要部拡大斜視図であり、図2(b)は、図2(a)におけるA−A線矢視断面図である。図2(a)(b)において符号11Pは基板111上に設けられた配線パターン、すなわち、前記配線111b、111c、111dのいずれかを表しており、符号11はこれら配線に設けられた端子、すなわち、前記した端子111bx、111cx,111dxのいずれかを表している。なお、本実施形態では、端子11は比較的膜厚が厚く、したがって高く形成されており、また、その横断面が略台形状になっている。また、符号12は電子部品121に設けられたバンプ電極である。なお、図2(a)では図示を省略しているものの、図2(b)に示すように基板111と電子部品121との間には、少なくともバンプ電極12と端子11との導電接触部分の周囲を覆って、封止樹脂122が充填配置され、硬化させられている。封止樹脂122は、エポキシ樹脂やアクリル樹脂、フェノール樹脂であることが好ましいが、樹脂であればよく、樹脂種類はその限りではない。
バンプ電極12は、本実施形態では、図2(a)及び図3(a)(b)の側断面図に示すように、電子部品121上に設けられた略蒲鉾状の内部樹脂13をコアとして、その表面が導電膜14で覆われた構造を有したものである。導電膜14は、図3(a)(b)に示すように、電子部品121の表面部において絶縁膜15の開口部内に露出した電極16に接続・導通し、内部樹脂13上に引き回されたものである。このような構成によって内部樹脂13の表面を覆う導電膜14は、前記電極16に導通し、したがって実質的に電子部品121の電極として機能するものとなっている。なお、本実施形態では、図2(a)に示したように内部樹脂13の表面に帯状の導電膜14が複数設けられており、これら導電膜14はそれぞれ独立して電子部品121の電極16に接続・導通している。したがって、これら導電膜14は、その内側に位置する内部樹脂13とともに、それぞれが独立して、本発明におけるバンプ電極12として機能するようになっている。
ここで、前記の略蒲鉾状とは、電子部品121に接する内面(底面)が平面であり、接しない外面側が湾曲面になっている柱状形状をいう。具体的には、図3(a)に示したように横断面が略半円形状であったり、図示しないものの略半楕円形状であるものや、図3(b)に示したように横断面が略台形状であるものが好適に用いられる。なお、図3(b)に示した横断面が略台形状のものは、この横断面形状において少なくともその上面と側面との間の肩部が湾曲しており、これによって前記したように、電子部品121に接しない外面側が湾曲面となっている。
内部樹脂13は、感光性絶縁樹脂や熱硬化性絶縁樹脂からなるもので、具体的には、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂等によって形成されたものである。このような樹脂からなる内部樹脂13は、公知のリソグラーフィー技術やエッチング技術により、前記した略蒲鉾状に形成されている。なお、樹脂の材質(硬度)や略蒲鉾状についての細部における形状(高さや幅)等については、後述するように端子11の形状や大きさ等によって適宜に選択・設計される。
導電膜14は、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al、Pd、鉛フリーハンダ等の金属や合金からなるもので、これら金属(合金)の単層であっても、複数種を積層したものであってもよい。また、このような導電膜14は、スパッタ法等の公知の成膜法で成膜し、その後帯状にパターニングしたものであってもよく、無電解メッキによって選択的に形成したものであってもよい。または、スパッタ法や無電解メッキによって下地膜を形成し、その後電解メッキによって下地膜上に上層膜を形成し、これら下地膜と上層膜とからなる積層膜により、導電膜14を形成してもよい。なお、金属(合金)の種類や層構造、膜厚、幅等については、前記内部樹脂13の場合と同様に、端子11の形状や大きさ等によって適宜に選択・設計される。ただし、後述するように導電膜14は、端子11の角部形状に倣って弾性変形することから、特に展延性に優れた金(Au)を用いるのが好ましい。また、積層膜によって導電膜14を形成する場合には、その最外層に金を用いるのが好ましい。さらに、導電膜14の幅については、接合する端子11の幅よりも十分に広く形成しておくのが好ましい。
図4(a)は電子部品121を基板111に実装する前の状態を示す図であり、図2(b)の要部に対応する要部拡大断面図である。基板111と電子部品121とは、互いの端子11とバンプ電極12とが対向するように位置決めされ、その状態で互いに接合する方向に加圧されることにより、図4(b)(c)に示したようにバンプ電極12の導電膜14が端子11に接合し導電接触する。そして、このように導電膜14と端子11とが導電接触した状態で、すなわち、所定の圧力で加圧した状態のもとで、本発明における保持手段としての前記封止樹脂122(図2(b)参照)が基板111と電子部品121との間に充填配置され、硬化させられる。これにより、本発明の第1実施形態となる実装構造体10が得られる。なお、保持手段としての封止樹脂122については、予め基板111と電子部品121との間に未硬化状態(または半硬化状態)で設けておき、導電膜14と端子11とを導電接触させた後、硬化させてもよく、また、導電膜14と端子11とを導電接触させた後、基板111と電子部品121との間に未硬化の封止樹脂122を充填し、その後硬化させてもよい。
このようにして形成された本発明の第1実施形態となる実装構造体10は、電子部品121が基板111側に相対的に加圧され、これによってバンプ電極12が端子11に当接させられ、さらにその状態で加圧されていることにより、バンプ電極12は、所望の形態に弾性変形(圧縮変形)している。すなわち、バンプ電極12はそのコアとなる内部樹脂13が金属からなる端子11に比べて十分に軟らかいため、加圧されたことで弾性変形し圧縮される。その際、内部樹脂13とその上の導電膜14とは、端子11より幅広に形成されていることから、端子11の外側(側面側)にはみ出し、該端子11の全ての角部形状に倣う形状となる。
すなわち、バンプ電極12は主に内部樹脂の弾性変形によって端子11の全ての角部形状に倣い、これによって導電膜14は、端子11の上面部の少なくとも一部と該端子11の厚さ方向に対応する全ての面に直接導電接触するようになる。ここで、端子11の厚さ方向に対応する面とは、図4(b)の拡大図である図4(d)において、端子11の上面11aの両側に位置する側面11bを指し、また、角部とは上面11aと側面11bとが交わることでなす角部11cを指す。なお、本実施形態では端子11の横断面形状を略台形状にしたが、矩形状であってもよい。また、その厚さ(高さ)についても、厚い(高い)ものに限らず、比較的薄い(低い)ものであってもよい。
また、基板111の端子11については、平面拡大図である図5(a)に示すように、配線パターン11Pの端部であってもよく、その場合には、図5(a)中に斜線で示すように、配線パターン11Pの端縁から予め設定された長さ分の領域が、本発明における端子11となる。また、平面拡大図である図5(b)に示すように、配線パターン11Pの端部にて該配線パターン11Pより幅広に形成されたランド、すなわち図5(b)中に斜線で示す領域が、本発明における端子11となっていてもよい。そして、図4(d)に示した実装構造体10では、バンプ電極12の導電膜14が、端子11の上面、すなわち図5(a)(b)において斜線で示した領域の全面(全体)に、直接導電接触している。
また、バンプ電極12は、弾性変形によって端子11の全ての角部形状に倣うことにより、前記したように導電膜14が端子11の側面11bの一部にも直接導電接触している。なお、端子11が図5(a)に示した形状の場合では、配線パターン11Pの端縁となる端子11の外側面11dの一部にも、導電膜14が直接導電接触している。また、端子11が図5(b)に示した形状の場合では、端子11の外側面11dに加え、これと反対側の内側面11eの一部にも、導電膜14が直接導電接触している。
ここで、図4(d)では、導電膜14が側面11bのほぼ上半分に接しているように示したが、側面11bの上端部のみに接していてもよい。また、前記した外側面11dや内側面11eの上端部のみに接していてもよい。すなわち、本発明の実装構造体では、端子11の角部形状に倣うことにより、導電膜14が端子11の側面11bや外側面11d、内側面11eの一部のみに接していればよい。換言すれば、バンプ電極12は、弾性変形によって端子11の角部形状に倣うことにより、導電膜14が端子11の側面11bや外側面11d、内側面11eの少なくとも一部に接するようになるのである。
このような実装構造体10にあっては、バンプ電極12が端子11の形状に倣うことにより、端子11の上面11a全体と側面11b及び外側面11d、内側面11eの一部とに導電膜14が直接導電接触しており、さらにこの導電接触状態が、封止樹脂122によって保持されている。したがって、導電膜14と端子11との間で十分な接触面積が確保され、これら導電膜14と端子11との間が良好な導電接続状態となっている。また、バンプ電極12がその内部樹脂13の弾性変形によって端子11に対し弾性復元力(反発力)を生じていることから、バンプ電極13と端子との間の接合強度がより高くなり、導電接続状態の信頼性が向上している。特に、バンプ電極12が端子11の複数の角部11cの形状に倣って弾性変形しているので、内部樹脂13の復元力が前記の角部11cをそれぞれ挟み込むように作用することから、前記したようにバンプ電極12と端子11との間の接合強度がより高くなっている。したがって、本実施形態の実装構造体10は、バンプ電極12と基板側の端子11との間の接合強度が十分に高められて導電接続状態の信頼性が向上した、極めて優れたものとなる。
図6は、本発明の電子部品の実装構造体の第2の実施形態を示す図である。この第2実施形態が図4(d)に示した第1実施形態と異なるところは、バンプ電極12の導電膜14が、端子11の両側の角部11cに倣うことなく、片側の角部11cにのみ倣っている点である。
近年、電子部品の実装構造においては、小型化、高集積化が益々進められており、配線間のピッチや配線幅も益々狭小化が進められている。したがって、従来では、製造時にバンプ電極や端子に位置ずれが生じていたり、基板と電子部品との間で合わせずれが生じると、これらバンプ電極と端子との間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
そこで、この第2実施形態の実装構造体では、このような位置ずれや合わせずれが生じた場合にも、接触不良を防止した構造となっている。
すなわち、図6に示した実装構造体20では、位置ずれや合わせずれによって、端子11の幅方向、つまり図5(a)(b)における配線パターン11Pの幅方向に、バンプ電極12がずれている。したがって、導電膜14が端子11の上面11aに対し、その全面に直接接触することなく、一方の側面11b側にしか接していない状態となっている。しかしながら、このように位置ずれが生じていても、本実施形態の実装構造体20では、前記したように端子11の片側の角部11cに倣っていることから、端子11の上面11aの一部と少なくとも一方の側面11bの一部とに導電膜14が直接導電接触しており、さらにこの導電接触状態が、封止樹脂122(図示せず)によって保持されている。
したがって、導電膜14と端子11との間で十分な接触面積が確保され、これら導電膜14と端子11との間が良好な導電接続状態となっている。また、バンプ電極12がその内部樹脂13の弾性変形によって端子11に対し弾性復元力(反発力)を生じていることから、バンプ電極13と端子との間の接合強度がより高くなり、導電接続状態の信頼性が向上している。また、内部樹脂13の復元力が一方の角部11cを挟み込むように作用することから、前記したようにバンプ電極12と端子11との間の接合強度がより高くなっている。
よって、このように位置ずれや合わせずれが生じて形成された実装構造体20にあっても、バンプ電極12と基板側の端子11との間の接合強度が十分に高められて導電接続状態の信頼性が向上し、接触不良が防止された、優れたものとなる。
なお、内部樹脂13の特性、特にその硬度や弾性変形性(圧縮性)については、樹脂の種類や配合、加工条件等によって適宜に変えることができる。また、実装時におけるバンプ電極12の弾性変形についても、基板111と電子部品121との間の加圧条件等によってその度合いを適宜に変えることができる。そこで、前記第2実施形態では、その変形例として、特にバンプ電極12の弾性変形(圧縮)の度合いを高め、図7に示すように接する側面11bに対し、その全面に導電膜14を当接させるようにしてもよい。
このようにすれば、バンプ電極12の導電膜14と端子11との間でより大きな接触面積を確保することができ、これによってより良好な導電接続状態を得ることができる。また、バンプ電極12と端子11との間の接合強度をより高くし、導電接続状態の信頼性を向上することができる。
図8は、本発明の電子部品の実装構造体の第3の実施形態を示す図である。この第3実施形態が図4(d)に示した第1実施形態と異なるところは、電子部品121にバンプ電極12が複数設けられ、基板111にも端子11が複数設けられており、複数のバンプ電極12−端子11間で接合(接続)がなされている点と、特に端子11の高さレベルが不揃いになっている点である。
基板111上に端子11が複数形成されている場合、例えば基板111のゆがみなどにより、各端子11のバンプ電極12に対する接合面(上面)の高さ(レベル)にバラツキが生じてしまうことがある。すると、これら複数の端子11は、その上面(接合面)が、電子部品121におけるバンプ電極12の形成面に対して異なる距離を有することになる。なお、同様に電子部品121側でも、バンプ電極12の接合面の高さにバラツキが生じていることがある。
このように端子11間で高さバラツキがある基板111と、同様にバンプ電極12間で高さバラツキが電子部品121とを、複数のバンプ電極12−端子11間で接続させようとすると、これらバンプ電極12と端子11とは接合前においてその間の距離にばらつきがあることから、全てのバンプ電極12−端子11間を良好な強度で接続するのが難しくなる。
しかし、図8に示した本実施形態の実装構造体30にあっては、例えば基板111のゆがみによって端子11Aと端子11Bとの高さが異なり、したがって端子11Aの上面11aから電子部品121におけるバンプ電極12の形成面までの距離L1と、端子11Bの上面11aからバンプ電極12の形成面までの距離L2とが異なっていても、これら端子11A−バンプ電極12間と端子11B−バンプ電極12間とが、いずれも良好に接合(接続)したものとなっている。
すなわち、この実装構造体30では、内部樹脂13を有する各バンプ電極12が、接合する端子11の前記距離L1あるいは距離L2に対応して、それぞれ異なる度合いで弾性変形するので、前記距離L1と距離L2との差、すなわちバンプ電極12と端子11との間の距離のばらつきが、バンプ電極12の弾性変形によって吸収されている。よって、基板111と電子部品121とは、端子11に高さ(レベル)のバラツキがあっても、また、バンプ電極12側に高さレベルのバラツキがあっても、これらバラツキをバンプ電極12の弾性変形で吸収し、複数のバンプ電極12と端子11との間でそれぞれに良好な接合強度を得ることができる。
なお、このように複数の端子11−バンプ電極12間で接合(接続)がなされる場合では、バンプ電極12の弾性変形(圧縮)の度合いをより高めておくのが好ましい。すなわち、内部樹脂13そのものの弾性変形性(圧縮性)を高め、及び/又は、実装時における基板111と電子部品121との間の加圧力を高めることにより、図9に示す実装構造体40のように、バンプ電極12の一部を、導電接触する端子11の周辺部の基板111の表面に当接させておくのが好ましい。ここで、バンプ電極12とは、導電膜14及びこれに覆われる内部樹脂13のみからでなく、導電膜14の近傍に位置する内部樹脂13、すなわち導電膜14に覆われることなく露出した内部樹脂13をも含んでいる。
このような実装構造体40にあっては、前述したように端子11やバンプ電極12に高さのバラツキがあり、したがってこれら端子11とバンプ電極12とが接合前においてその間の距離にばらつきがあっても、接合後、前記バンプ電極12が端子11の周辺部の基板111の表面に当接しているので、前記のバラツキがバンプ電極12の弾性変形で確実に吸収され、複数のバンプ電極12と端子11との間でそれぞれに良好な接合強度が得られる。また、バンプ電極12の内部樹脂13内には圧縮率(弾性変形率)が異なる場所が連続的に存在するようになるため、バンプ電極12はその内部に、端子11に対して最適な接続力(圧縮率)を有する場所が存在するようになる。したがって、バンプ電極12と端子11との間の接合(接着)信頼性が向上する。
また、導電膜14の近傍に位置する内部樹脂13が基板111の表面に当接しているので、この基板111の表面に当接している内部樹脂13を挟んで隣り合う端子11A、11B間においては、電流のリーク(マイグレーション)が絶縁性の内部樹脂13によって抑制される。
また、複数の端子11−バンプ電極12間で接合(接続)がなされる場合では、前記内部樹脂13そのものの弾性変形性(圧縮性)と実装時における基板111と電子部品121との間の加圧力とを調整しておくことにより、図10に示す実装構造体50のように、バンプ電極12の一部が、導電接触する端子11の周辺部の基板111の表面を押圧して該基板111の表面を凹ませた状態で、該基板111の表面に当接しているように構成するのが好ましい。
このような実装構造体50にあっても、端子11やバンプ電極12に高さのバラツキがある場合に、バンプ電極12が端子11の周辺部の基板111の表面に当接してこれを押圧しているので、前記のバラツキがバンプ電極12の弾性変形で確実に吸収され、複数のバンプ電極12と端子11との間でそれぞれに良好な接合強度が得られる。
また、バンプ電極12が、端子11の周辺部の基板111の表面を凹ませた状態で当接しているので、アンカー効果によってバンプ電極12と端子11との間の接合(接着)強度がより一層高くなる。したがって、例えば熱サイクル試験によってバンプ電極12と端子11との間に剥離力が発生しても、これに抗して良好な導電接続状態が確保される。
また、導電膜14の近傍に位置する内部樹脂13が基板111の表面に当接しているので、この基板111の表面に当接している内部樹脂13を挟んで隣り合う端子11、11間においては、電流のリーク(マイグレーション)が絶縁性の内部樹脂13によって抑制される。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、バンプ電極の構造としては、図2(a)、図3(a)(b)に示したように内部樹脂が略蒲鉾状に形成されたものでなく、図11に示すように、内部樹脂17が略半球状に形成され、導電膜18が、前記内部樹脂17の上面全体を覆い、かつ電子部品の電極16に導通した状態で設けられた構造であってもよい。
このような構造を採用すれば、このバンプ電極は内部樹脂17の中心から全ての方向にほぼ同じ曲率で湾曲しているので、端子11との間でどの方向に位置ずれが生じていても、端子11に対してほぼ同じ状態で、その角部形状に倣うようになる。したがって、端子11との間で安定した導電接続状態を確保することができる。なお、内部樹脂17としては、略半球状でなく略円錐台状としてもよい。また、導電膜18は、略半球状や略円錐台状の内部樹脂17に対し、その上面全体を覆うことなく、その一部のみを覆って設けられていてもよい。
また、前記実施形態では、本発明における保持手段として封止樹脂122を用いているが、ネジやクリップ、あるいは嵌合による結合など、各種の機械的圧着手段によって本発明の保持手段を構成してもよい。また、接着剤(樹脂)を用いた場合にも、バンプ電極12と端子11との導電接触部分の周囲に充填配置することなく、例えば電子部品の外周部と基板との間にのみ、選択的に配するようにしてもよい。
また、前記の基板111についても、前記したガラスや合成樹脂からなる基板以外に、リジット基板やシリコン基板、薄厚のセラミックス基板など種々のものが使用可能である。さらに、電子部品としては、液晶駆動用ICチップ以外に各種のICや、ダイオード、トランジスター、発光ダイオード、レーザーダイオード、発信子、コンデンサなどの受動部品など前述したような接続電極(バンプ電極)を有する電子部品であればなんでも構わない。
また、本発明の電子部品の実装構造体が適用される装置としては、前記した液晶表示装置だけではなく、有機エレクトロルミネッセンス装置(有機EL装置)や、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)など、各種の電気光学装置や各種の電子モジュールに適用可能である。
本発明が適用された液晶表示装置の構造を模式的に示す概略斜視図である。 (a)(b)は本発明に係る実装構造体の要部拡大図である。 (a)(b)はバンプ電極の概略構成を示す側断面図である。 (a)〜(d)は第1実施形態の実装構造体を説明するための図である。 (a)(b)は端子の構造を説明するための平面拡大図である。 第2実施形態の実装構造体を説明するための図である。 第2実施形態の実装構造体の変形例を説明するための図である。 第3実施形態の実装構造体を説明するための図である。 第3実施形態の実装構造体の変形例を説明するための図である。 第3実施形態の実装構造体の変形例を説明するための図である。 バンプ電極の概略構成を示す斜視図である。
符号の説明
10、20、30、40、50…実装構造体(電子部品の実装構造体)、11…端子、11a…上面、11b…側面、11c…角部、11d…外側面、11e…内側面、11P…配線パターン、12…バンプ電極、13、17…内部樹脂、14、18…導電膜、100…液晶表示装置、110…液晶パネル、111…基板、111a,112a…電極、111b、112b、111c…配線、111d…入力配線、111bx、111cx、111dx…端子、121…電子部品(ICチップ)、122…封止樹脂(保持手段)

Claims (13)

  1. バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造体であって、
    前記バンプ電極は、内部樹脂をコアとしてその表面が導電膜で覆われた構造を有してなり、かつ、該バンプ電極は、弾性変形して前記端子の少なくとも一つの角部形状に倣うことにより、前記バンプ電極は、前記端子の厚さ方向に対応する一つの面全体に、前記導電膜が直接導電接触してなり、
    前記基板と前記電子部品とには、前記バンプ電極が弾性変形して前記端子に導電接触している状態を保持する保持手段が備えられていることを特徴とする電子部品の実装構造体。
  2. 前記保持手段が、前記バンプ電極と前記端子との導電接触部分の周囲に充填され、硬化されてなる封止樹脂によって構成されていることを特徴とする請求項1記載の電子部品の実装構造体。
  3. 前記電子部品には前記バンプ電極が複数設けられ、前記基板には前記端子が複数設けられてなり、
    前記複数の端子は、その上面部の、前記電子部品における前記バンプ電極の形成面に対する距離が異なる少なくとも二つの端子を有し、
    前記バンプ電極は、対応する前記の少なくとも二つの端子に対し、これら端子の上面部の前記電子部品における前記バンプ電極の形成面に対する距離に対応して、それぞれ異なる度合いで弾性変形していることを特徴とする請求項1又は2に記載の電子部品の実装構造体。
  4. 前記バンプ電極は、前記端子の上面部全体に、前記導電膜が直接導電接触していることを特徴とする請求項1〜3のいずれか一項に記載の電子部品の実装構造体。
  5. 前記バンプ電極は、前記端子の厚さ方向に対応する全ての面に対して、前記導電膜がそれぞれの面の少なくとも一部に直接導電接触していることを特徴とする請求項1〜4のいずれか一項に記載の電子部品の実装構造体。
  6. バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造体であって、
    前記バンプ電極は、内部樹脂をコアとしてその表面が導電膜で覆われた構造を有してなり、かつ、該バンプ電極は、弾性変形して前記端子の少なくとも一つの角部形状に倣うことにより、少なくともその内部樹脂あるいは導電膜の一部が、導電接触する端子の周辺部の基板面に当接してなり、
    前記基板と前記電子部品とには、前記バンプ電極が弾性変形して前記端子に導電接触している状態を保持する保持手段が備えられていることを特徴とする電子部品の実装構造体。
  7. 前記バンプ電極は、少なくともその内部樹脂あるいは導電膜の一部が、導電接触する端子の周辺部の基板面を押圧して該基板面を凹ませた状態で、該基板面に当接していることを特徴とする請求項6に記載の電子部品の実装構造体。
  8. 前記保持手段が、前記バンプ電極と前記端子との導電接触部分の周囲に充填され、硬化されてなる封止樹脂によって構成されていることを特徴とする請求項6又は請求項7記載の電子部品の実装構造体。
  9. 前記電子部品には前記バンプ電極が複数設けられ、前記基板には前記端子が複数設けられてなり、
    前記複数の端子は、その上面部の、前記電子部品における前記バンプ電極の形成面に対する距離が異なる少なくとも二つの端子を有し、
    前記バンプ電極は、対応する前記の少なくとも二つの端子に対し、これら端子の上面部の前記電子部品における前記バンプ電極の形成面に対する距離に対応して、それぞれ異なる度合いで弾性変形していることを特徴とする請求項6〜8に記載の電子部品の実装構造体。
  10. 前記バンプ電極は、前記端子の上面部全体に、前記導電膜が直接導電接触していることを特徴とする請求項6〜9のいずれか一項に記載の電子部品の実装構造体。
  11. 前記バンプ電極は、前記端子の厚さ方向に対応する一つの面全体に、前記導電膜が直接導電接触していることを特徴とする請求項6〜10のいずれか1項に記載の電子部品の実装構造体。
  12. 前記内部樹脂が、横断面を略半円形状、略半楕円形状、または略台形状とする略蒲鉾状に形成され、前記導電膜は、前記内部樹脂の前記横断面方向に沿ってその上面部上に帯状に設けられていることを特徴とする請求項1〜11のいずれか一項に記載の電子部品の実装構造体。
  13. 前記内部樹脂が略半球状または略円錐台状に形成され、前記導電膜は前記内部樹脂の上面を覆って設けられてことを特徴とする請求項1〜11のいずれか一項に記載の電子部品の実装構造体。
JP2007214512A 2007-08-21 2007-08-21 電子部品の実装構造体 Expired - Fee Related JP4548459B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007214512A JP4548459B2 (ja) 2007-08-21 2007-08-21 電子部品の実装構造体
US12/178,055 US8106304B2 (en) 2007-08-21 2008-07-23 Mounting structure of electronic component
CNA2008102109431A CN101373746A (zh) 2007-08-21 2008-08-15 电子部件的安装构造体
CN201310045612.8A CN103140052B (zh) 2007-08-21 2008-08-15 电子模块
US13/346,087 US8552310B2 (en) 2007-08-21 2012-01-09 Mounting structure of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007214512A JP4548459B2 (ja) 2007-08-21 2007-08-21 電子部品の実装構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010155542A Division JP5333367B2 (ja) 2010-07-08 2010-07-08 電気光学装置及び電子モジュール

Publications (2)

Publication Number Publication Date
JP2009049225A JP2009049225A (ja) 2009-03-05
JP4548459B2 true JP4548459B2 (ja) 2010-09-22

Family

ID=40381084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214512A Expired - Fee Related JP4548459B2 (ja) 2007-08-21 2007-08-21 電子部品の実装構造体

Country Status (3)

Country Link
US (2) US8106304B2 (ja)
JP (1) JP4548459B2 (ja)
CN (2) CN101373746A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488254B2 (ja) 2008-03-03 2010-06-23 セイコーエプソン株式会社 半導体モジュール
JP4535295B2 (ja) 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
JP5277754B2 (ja) * 2008-06-30 2013-08-28 大日本印刷株式会社 フリップ接続実装体、フリップ接続実装体の製造方法
JP4888462B2 (ja) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
JP5206630B2 (ja) * 2009-08-27 2013-06-12 日立電線株式会社 フレキシブルハーネスを用いた電気的接続部品及び電気的接続方法
JP5846995B2 (ja) * 2012-03-30 2016-01-20 株式会社ジャパンディスプレイ 液晶表示装置
JP5410580B1 (ja) 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
KR101523840B1 (ko) * 2012-08-30 2015-05-28 이비덴 가부시키가이샤 프린트 배선판 및 프린트 배선판의 제조 방법
CN106842647A (zh) * 2017-03-20 2017-06-13 武汉华星光电技术有限公司 一种显示装置、绑定结构及其制备方法
US11145576B2 (en) * 2017-11-10 2021-10-12 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217281A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2008277647A (ja) * 2007-05-02 2008-11-13 Epson Imaging Devices Corp 実装構造体及び電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2002261407A (ja) 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JPWO2005069364A1 (ja) * 2004-01-13 2007-12-27 松下電器産業株式会社 実装済基板、電子部品実装方法、電子部品、及び配線基板
JP3841087B2 (ja) * 2004-03-17 2006-11-01 セイコーエプソン株式会社 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP4050732B2 (ja) * 2004-08-30 2008-02-20 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4281656B2 (ja) * 2004-09-22 2009-06-17 セイコーエプソン株式会社 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器
JP4165495B2 (ja) 2004-10-28 2008-10-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4232044B2 (ja) * 2005-07-05 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4656311B2 (ja) 2005-07-11 2011-03-23 セイコーエプソン株式会社 電子モジュール
JP4654821B2 (ja) 2005-08-01 2011-03-23 セイコーエプソン株式会社 半導体装置及び電子デバイス
JP4235835B2 (ja) * 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
JP2007066937A (ja) 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 配線基板と、その製造法および、前記配線基板を用いたモジュール
JP4305667B2 (ja) * 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP5098204B2 (ja) 2006-04-07 2012-12-12 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに、電子機器
US7495927B2 (en) * 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217281A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2008277647A (ja) * 2007-05-02 2008-11-13 Epson Imaging Devices Corp 実装構造体及び電子機器

Also Published As

Publication number Publication date
US20120103673A1 (en) 2012-05-03
JP2009049225A (ja) 2009-03-05
US20090050353A1 (en) 2009-02-26
US8552310B2 (en) 2013-10-08
CN103140052A (zh) 2013-06-05
CN101373746A (zh) 2009-02-25
US8106304B2 (en) 2012-01-31
CN103140052B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
JP4548459B2 (ja) 電子部品の実装構造体
JP4888462B2 (ja) 電子部品の実装構造
US6917104B2 (en) Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument
US7166920B2 (en) Electronic component, mounted structure, electro-optical device, and electronic device
US9148957B2 (en) Electronic circuit substrate, display device, and wiring substrate
KR20080020858A (ko) 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
US7639338B2 (en) LCD device having external terminals
JP5125314B2 (ja) 電子装置
JP4525734B2 (ja) 電子部品の実装構造
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
JP2009099765A (ja) 電子部品の実装構造
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP5358923B2 (ja) 電子部品の実装構造
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
JP2009105320A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
US6720205B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2013135116A (ja) 回路基板、及び接続構造体
JP2011146500A (ja) 回路基板、接続構造体、及び接続構造体の製造方法
JP2004356647A (ja) 集積回路チップ、電子デバイス及びその製造方法並びに電子機器
JP2013131598A (ja) 電子部品、及び電子デバイス
JP2013131599A (ja) 回路基板、接続構造体、及び回路基板の製造方法
JP2009049224A (ja) 半導体装置、電子モジュール及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091007

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Ref document number: 4548459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees