JP2007066937A - 配線基板と、その製造法および、前記配線基板を用いたモジュール - Google Patents
配線基板と、その製造法および、前記配線基板を用いたモジュール Download PDFInfo
- Publication number
- JP2007066937A JP2007066937A JP2005247113A JP2005247113A JP2007066937A JP 2007066937 A JP2007066937 A JP 2007066937A JP 2005247113 A JP2005247113 A JP 2005247113A JP 2005247113 A JP2005247113 A JP 2005247113A JP 2007066937 A JP2007066937 A JP 2007066937A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring board
- transfer
- transfer protrusion
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】はんだバンプが装着される導体同士の間隔を近接させることが困難である。
【解決手段】基材3と、この基材3の上面に凹版転写によって形成された上側導体パターンと、この上側導体パターン上に設けられた絶縁膜8と、この絶縁膜8の不形成部に前記導体パターンと接続されて設けられるとともに、半導体素子18がはんだバンプ20を介してフリップチップ実装される表側転写突起導体12とを備え、前記表側転写突起導体12は凹版転写によって、天面が前記絶縁膜8より突出するように形成されるとともに、前記天面には周縁部から中央に向かって窪み15aが設けられたものである。これにより、凹版転写を用いているので、精度が良好である。
【選択図】図1
【解決手段】基材3と、この基材3の上面に凹版転写によって形成された上側導体パターンと、この上側導体パターン上に設けられた絶縁膜8と、この絶縁膜8の不形成部に前記導体パターンと接続されて設けられるとともに、半導体素子18がはんだバンプ20を介してフリップチップ実装される表側転写突起導体12とを備え、前記表側転写突起導体12は凹版転写によって、天面が前記絶縁膜8より突出するように形成されるとともに、前記天面には周縁部から中央に向かって窪み15aが設けられたものである。これにより、凹版転写を用いているので、精度が良好である。
【選択図】図1
Description
本発明は、導体バンプなどが実装される配線基板と、その製造法およびそれを用いたモジュールに関するものである。
以下、従来の配線基板について説明する。従来の配線基板は、基材上に配線パターンが配線され、この配線パターン上にはんだレジスト膜が形成される。そして、このはんだレジスト膜には、複数のはんだレジスト不形成部が設けられている。これによって、はんだレジスト不形成部において配線パターンの一部が露出されることとなり、接続ランドが形成される。
なお、このような従来の配線基板において、配線パターンやはんだレジスト膜はスクリーン印刷によって形成され、はんだレジスト不形成部はこのスクリーンをマスクすることで形成される。そしてこの接続ランド上に、はんだバンプなどを介して半導体素子がフリップチップ実装される。なおこの半導体素子における半導体回路の端子間同士の間隔は非常に短く、この間隔のままでは配線基板上に実装することができない。そこで一般的には、半導体素子のパッシベーション上に導体を配線(いわゆる再配線)して、接続ランドと対応する位置にまで端子を引き出している。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平10−229259号公報
しかしながらこのような従来の配線基板では、配線パターンやはんだレジスト膜はスクリーン印刷で形成される。従って、スクリーンの位置ずれや、印刷にじみや印刷かすれなどにより、接続ランドの位置精度や形状の寸法精度が悪く、隣接する接続ランド同士の間隔を小さくすることができないという課題があった。
そこで本発明は、この問題を解決したもので、隣接する接続ランド同士を近接させることができる配線基板を提供することを目的としたものである。
この目的を達成するために本発明の配線基板は、基材の上面に凹版転写によって形成された導体パターンと、この導体パターン上に設けられた絶縁膜と、この絶縁膜の不形成部に前記導体パターンと接続されて設けられるとともに、半導体素子が導体バンプを介してフリップチップ実装される転写突起導体とを備え、前記転写突起導体は凹版転写によって、天面が前記絶縁膜より突出するように形成されるとともに、前記天面には周縁部から中央に向かって窪みが設けられたものである。これにより所期の目的を達成することができる。
以上のように本発明によれば、基材と、基材の上面に凹版転写によって形成された導体パターンと、この導体パターン上に設けられた絶縁膜と、この絶縁膜の不形成部に前記導体パターンと接続されて設けられるとともに、半導体素子が導体バンプを介してフリップチップ実装される転写突起導体とを備え、前記転写突起導体は凹版転写によって、天面が前記絶縁膜より突出するように形成されるとともに、前記天面には周縁部から中央に向かって窪みが設けられた配線基板であり、これにより転写突起導体は凹版転写によって形成されるので、転写突起導体の形状の寸法精度が良く、隣接した転写突起導体同士の間隔を小さくすることができる。
また、導体パターンと転写突起導体とを同時に形成することも可能であり、生産性が良く、低価格な配線基板が実現できる。
更に、天面部には周縁部から中央に向かって窪みを設けているので、この転写突起導体上に半導体素子を装着すれば、半導体素子のバンプが窪みによって所定の位置に補正されるので、半導体素子を精度良く実装することができる。
更にまた、転写突起導体と半導体素子との間をはんだバンプで接続する場合、窪みによって、はんだバンプが転写突起導体外へ溢れ難くなるので、隣接するはんだバンプ同士でのショートなどが発生し難くなる。
(実施の形態1)
以下、本実施の形態における配線基板1とモジュール2について図面を用いて説明する。図1は、本実施の形態における配線基板1を用いたモジュール2の断面図であり、図2は、同要部拡大断面図である。最初に図1、図2を用いて配線基板1について説明する。本実施の形態における配線基板1の基材3は、アルミナ基板であり、この基材3の表面4側には、表側導体パターン5が形成され、裏面6側には裏側導体パターン7が形成される。これらの表側導体パターン5と裏側導体パターン7とは、共に後述する凹版転写によって形成されており、それらの厚み高さは共に、約30マイクロメータである。なお、基材3の両面と、表側導体パターン5および裏側導体パターン7上には、約20マイクロメータの厚みの絶縁膜8が形成される。
以下、本実施の形態における配線基板1とモジュール2について図面を用いて説明する。図1は、本実施の形態における配線基板1を用いたモジュール2の断面図であり、図2は、同要部拡大断面図である。最初に図1、図2を用いて配線基板1について説明する。本実施の形態における配線基板1の基材3は、アルミナ基板であり、この基材3の表面4側には、表側導体パターン5が形成され、裏面6側には裏側導体パターン7が形成される。これらの表側導体パターン5と裏側導体パターン7とは、共に後述する凹版転写によって形成されており、それらの厚み高さは共に、約30マイクロメータである。なお、基材3の両面と、表側導体パターン5および裏側導体パターン7上には、約20マイクロメータの厚みの絶縁膜8が形成される。
さらに絶縁膜8の表面4には、絶縁膜不形成部9aと絶縁膜不形成部9bとが形成され、裏面6には絶縁膜不形成部9cが形成される。そして、この絶縁膜不形成部9aには、チップ部品10を搭載するための接続ランド11が設けられる。また、絶縁膜不形成部9bには、表側転写突起導体12が3個形成され、絶縁膜不形成部9cには裏側転写突起導体13が形成される。そしてこれらの接続ランド11と表側転写突起導体12の夫々は、表側導体パターン5に接続され、裏側転写突起導体13は裏側導体パターン7に接続される。なお、表側導体パターン5と裏側導体パターン7とは、接続導体14(いわゆるスルーホール)によって接続されている。
これらの表側転写突起導体12は、天面部分の直径が0.15mmで、高さが約70マイクロメータの略円柱状の形状であり、これが約0.2mmのピッチで並んでいる。つまり、隣接した表側転写突起導体12同士の側面間の距離は、約50マイクロメータしかなく、非常に近接させて形成している。一方、裏側転写突起導体13は、天面部分の直径が0.3mmであり、高さが約80マイクロメータの略円柱状の形状をしている。なおこれらも、凹版転写によって形成されており、表側転写突起導体12と裏側転写突起導体13の天面には、夫々の周縁部から中央に向かって窪み15a、窪み15bを有している。なお、本実施の形態における窪み15aは半径が約0.1mmの球面形状であり、窪み15bは半径が約0.3mmの球面形状である。
ここで、表側転写突起導体12や裏側転写突起導体13は、天面側から基材3側に向かって徐々に直径を大きくしている。つまりこれらの側面は、天面側から基材3側に向かって広がる方向の傾斜24を有しているわけである。これにより凹版転写において、凹版の版抜け性が良好となるので、表側転写突起導体12や裏側転写突起導体13に導体欠損などが発生し難くなる。さらに本実施の形態では、表側転写突起導体12における天面の周縁部には平坦部16を設け、一方裏側転写突起導体13における天面の周縁部には、丸み(以下フィレット17)を設けている。このように、表側転写突起導体12や裏側転写突起導体13の周縁部には、平坦部16やフィレット17を設ければ良く、これによって周縁部での強度が大きくなるので、周縁部の導体が欠損し難くなる。なお、本実施の形態における平坦部16の幅は、約10マイクロメータとし、フィレット17の半径は約20マイクロメータとしている。
次に、以上のような配線基板1を用いたモジュール2について説明する。このモジュール2では、配線基板1の表面4にチップ部品10や半導体素子18が実装される。チップ部品10はクリームはんだ19によって接続ランド11上に接続され、半導体素子18は、はんだバンプ20(導体バンプの一例として用いた)を介して、表側転写突起導体12に接続される。そして半導体素子18と配線基板1間での機械的接続強度を維持するために、半導体素子18と配線基板1との間の隙間21に樹脂22が注入されている。なお本実施の形態における樹脂は、熱硬化型のエポキシ樹脂を用いている。これは、モジュール2が親基板(図示せず)へ実装されるときのリフロー熱などが加わっても樹脂22が再溶融しないので、信頼性が良好であるためである。一方、配線基板1の裏面6の裏側転写突起導体13には、はんだボール23(導電性球体の一例として用いた)が装着される。そしてモジュール2は、このはんだボール23を介して親基板へ接続される。なお、本実施の形態におけるはんだボール23の大きさは、約0.25mmとしている。
以上のような構成により表側転写突起導体12や裏側転写突起導体13は、凹版転写によって形成されるので、形状の寸法精度が良い。これにより、隣接した表側転写突起導体12同士あるいは裏側転写突起導体13同士の間隔を小さくすることができる。従って、小型の半導体素子18を実装できるので、小型のモジュール2を実現できることになる。さらに、半導体素子18のパッドの直下にはんだバンプ20を装着することも可能となるので、半導体素子18の再配線の箇所を少なくできる。従って、モジュール2に装着される半導体素子18が低価格となる。
また、表側導体パターン5、裏側導体パターン7と表側転写突起導体12および裏側転写突起導体13とは、凹版転写によって形成されるので、これらを同時に形成することも可能である。従って、配線基板1の生産性が良好であり、低価格な配線基板1が実現できる。
更に、天面には周縁部から中央に向かった窪み15aを設けているので、このような表側転写突起導体12に半導体素子18を装着すれば、半導体素子18のはんだバンプ20が窪み15aによって所定の位置に補正される。仮に窪み15aの半径分だけずれて装着されても、はんだバンプ20と表側転写突起導体12との接続が可能となる。一方、裏側転写突起導体13にはんだボール23を装着すれば、はんだボール23は窪み15bによって中央側に移動する。従って、半導体素子18やはんだボール23を精度良く実装することができる。また、窪み15aによって、はんだバンプ20と表側転写突起導体12との接触角が小さくなるので、はんだバンプ20の表側転写突起導体12へのヌレ性が良くなる。一方、窪み15bによってはんだボール23と裏側転写突起導体13との接触角も小さくなるので、はんだボール23の裏側転写突起導体13へのヌレ性が良くなる。さらに本実施の形態では窪み15を球面形状としているので、球形であるはんだバンプ20やはんだボール23のヌレ性はさらに良くなる。
更にまた、はんだバンプ20が溶けた状態においても、窪み15aによってはんだバンプ20は、窪み15a内に収まることとなる。これにより、はんだバンプ20は表側転写突起導体12外へ溢れ難くなるので、隣接するはんだバンプ20同士でのショートなどが発生し難くなる。
さらに加えて凹版転写を用いれば、表側転写突起導体12の高さを高くすることは容易である。そこで、表側転写突起導体12の天面を絶縁膜8の高さより高くなるようにすることで、半導体素子18と基材3との間の隙間21を大きくできる。これにより、樹脂22の注入性が良く、隙間21にボイドなどが残り難くなる。さらに、半導体素子18の線膨張係数と基材3の線膨張係数との差によって発生する熱ストレスを緩和させることができるので、信頼性も良好である。
以上のように本実施の形態の配線基板1における表側導体パターン5、裏側導体パターン7や表側転写突起導体12そして裏側転写突起導体13とは、全て凹版転写によって形成される。そこで次に、配線基板1とモジュール2の製造方法(凹版転写)について図面を用いて説明する。図3は、本実施の形態における配線基板1の製造フローチャートであり、図4は本実施の形態における凹部41の要部拡大断面図である。図3において図1や図2と同じものは同じ番号を用いて、その説明は簡略化している。
図3、図4において表側凹版製造工程31では、表側導体パターン5に対応する形状の溝と、表側転写突起導体12に対応する形状の凹部41とをフィルム42に加工する。一方裏側凹版製造工程32では、裏側導体パターン7に対応する形状の溝と、裏側転写突起導体13に対応する形状の凹部41とをフィルム42に加工する。表側導体充填工程33や裏側導体充填工程34では、表側凹版製造工程31や裏側凹版製造工程32で製造された夫々の凹版に対し、溝や凹部41に銀ペースト35(導体ペーストの一例として用いた)を充填した状態で、溶剤を蒸発させて銀ペースト35を硬化させる。なお、本実施の形態におけるフィルム42の材料にはポリイミドを用い、このフィルム42にエキシマレーザ(図示矢印)を照射することで、溝や凹部41を加工している。そしてこれらの溝や凹部41は開口側に向かって幅や径などが広くなる方向の傾斜43を設けている。
ここで発明者らの検討によれば、フィルム42にエキシマレーザで穴を加工した場合、加工穴の縁では穴の中央部45に比べて加工が進み、穴深さが深くなる傾向が有ることと、その加工面が球面形状に近く成り易いこととを確認した。そこで発明者らは、このエキシマレーザのこの特性を利用し、露光時間などを調整することで、図4に示すように周縁部分44の深さが中央部45に比べて深く、かつ加工面が略球面形状となる凹部41を加工できることを確認した。
一方、基材3は接続導体形成工程36において、予め基材3の所定の位置に加工された孔に銀ペースト35を埋め込む。そして、孔に銀ペースト35を埋め込んだ後に、銀ペースト35を焼成し、接続導体14を形成する。そして接着剤塗布工程37では、接続導体形成工程36の後で基材3の両面に熱可塑性の接着剤層を塗布する。
次に導体転写工程38では、両面に接着層が形成された基材3と、銀ペースト35が充填された凹版とを、凹部41が基材3と対向する方向で貼り合わせる。そして、この状態で熱プレスなどによって、圧力と熱とを加えて接着剤層を溶融させる。これは、溶融させた接着剤を導体ペースト内に含浸させるために行う。そしてこのようにして含浸させた接着剤を冷却することで、銀ペースト35を固めるとともに、銀ペースト35と基材3とを確りと接着させる。次にこの状態で凹版を基材3から剥離すれば、基材3上には溝や凹部41の形状が略忠実に再生された導体ペーストが転写されることとなる。
なおこのときに重要な点は、銀ペースト35と凹部41に対するヌケ性である。このヌケ性が悪いと、凹版を基材3からはがすときに導体ペーストが凹部41に残留し、基材3上の銀ペースト35に欠損が生じてしまう。そこで、本実施の形態では、溝には約4度のテーパを設けることで、ヌケ性を改善している。一方、凹部41は溝よりも深さが深く、かつ周縁部分44が最も深いので、溝以上にヌケ性が悪い。そこで、凹部41には溝よりも大きな傾斜43を設けることが必要であり、本実施の形態において傾斜43は、6度とすることで、ヌケ性を改善している。このようにすることで、凹部41や溝の側面に基材側に向かって広がる方向の傾きが形成される。
焼成工程39では、銀ペースト35が凹版転写された基材3を約900℃の高温で焼成する。これにより、銀ペースト35内に含浸された接着剤が焼失するとともに、銀ペースト35が焼結されて、基材3上に表側導体パターン5、裏側導体パターン7や表側転写突起導体12や裏側転写突起導体13が完成する(なお、本願ではこのようにして導体を形成することを凹版転写という)。
そして絶縁膜形成工程40では、焼成工程39の後に基材3へスクリーン印刷などでガラスペーストを印刷し、焼成する。これによって基材3や表側導体パターン5、裏側導体パターン7の上に絶縁膜8が形成される。ただし、表側転写突起導体12や接続ランド11、そして裏側転写突起導体13にはガラスペーストが塗布されないようにスクリーンにマスクが施される。これによって、表側転写突起導体12、接続ランド11や、裏側転写突起導体13に対応する位置に、絶縁膜不形成部9a、絶縁膜不形成部9bや絶縁膜不形成部9cが形成され、配線基板1が完成する。
次に、この配線基板1を用いてモジュール2を製造する方法について、図面を用いて説明する。図5は、本実施の形態におけるモジュール2の製造フローチャートであり、図6は、半導体実装工程51におけるモジュール2の要部拡大断面図である。図5において、接続部材塗布工程52では、配線基板1の接続ランド11上にクリームはんだ19(接続部材の一例として用いた)を印刷する。一方表側転写突起導体12にはフラックスが塗布される。
クリームはんだ19やフラックスが塗布された配線基板1上にチップ部品実装工程53ではチップ部品10を実装し、半導体実装工程51では表側転写突起導体12に半導体素子18を実装する。このとき、表側転写突起導体12には球面状の窪み15を有しているので、図6に示すように例えばはんだバンプ20が中心からズレて装着された場合においても、はんだバンプ20がこの窪み15に沿って中央方向(図示矢印方向)へと移動し易くなる。これによって、半導体素子18は精度良く配線基板1へ実装されることとなる。本実施の形態における平坦部16は約10マイクロメータとしているので、はんだバンプ20の実装ズレが、約65ミクロンまでであれば、良好に接続可能である。
チップ部品10や半導体素子18が実装された後に接続基板は、リフロー工程55で加熱されることで、チップ部品10や半導体素子18が接続基板の所定の位置に精度良く接続される。これは、溶融したクリームはんだ19やハンダボールの表面張力によって発生するセルフアライメント効果によるものである。一般的に半導体素子18は自重が重く、セルフアライメントによる効果は小さい。ところが、表側転写突起導体12に窪み15を設けることで、はんだバンプ20とのヌレ性が良くなり、セルフアライメント作用が発生し易くなる。従って、半導体素子18を精度良く実装することができるので、半導体素子18を小型化できる。そしてその結果、小型の配線基板1やモジュール2を実現できることとなる。
図7は樹脂注入工程56におけるモジュール2の断面図である。樹脂注入工程56では、図7に示すように、熱硬化性の樹脂22を半導体素子18と配線基板1との間の隙間21へ注入し、約150℃の温度で加熱することで樹脂を硬化させる。なおこのとき、チップ部品10や半導体素子18と配線基板1間のはんだが溶融しないようにすることが望ましい。従って、本実施の形態では、クリームはんだ19やはんだバンプ20には融点が230℃の高融点はんだを用いている。
そして最後に裏側転写突起導体13にクリームはんだを印刷し、はんだボール装着工程57ではんだボール23を装着し、その後加熱工程58で加熱する。なお加熱工程58では、裏面6を上向けた状態ではんだボール23の近傍のみを局所的に加熱するものである(いわゆるスポットリフローである。)。このように加熱工程58では、はんだボール23のみを局所的に加熱するので、表面4のクリームはんだ19が溶融することは少ない。これにより、表面4を下向けた状態で加熱しても、チップ部品10などが落下することを少なくできる。さらに、本実施の形態でははんだボール23の融点は約200℃の低融点はんだを用いているので、さらに加熱工程58でのチップ部品10の落下などを少なくできる。
以上のように表側転写突起導体12や裏側転写突起導体13は、凹版転写を用いて形成されるので、にじみなどがなく隣接する表側転写突起導体12間同士の間隔を小さくできる。従って、小型の半導体素子18を用いることができるので、小型のモジュール2を実現できる。
なお、凹版転写ではスクリーン印刷などに比べて表側転写突起導体12や裏側転写突起導体13の高さを高くできる。これにより半導体素子18と配線基板1との間の隙間21を大きくできるので、樹脂22が注入され易くなる。従って、樹脂22中にボイドなどが発生し難くなり、信頼性が良好となる。
また、凹版転写によって形成するので、表側導体パターン5と表側転写突起導体12や、裏側導体パターン7と裏側転写突起導体13とを夫々同時に形成できる。従って生産性が良好であり、低価格な配線基板1やモジュール2を実現できる。
さらに、表側転写突起導体12の高さや窪み15形状の精度が良い。これにより、半導体実装工程51で装着された半導体素子18のはんだバンプ20と、配線基板1の表側転写突起導体12との間は、安定して接触するので、半導体素子18と配線基板1との間を確実に接続することができる。
本実施の形態では、銀ペースト35を用いたが、これに代えて導電性樹脂ペーストを用いても良い。またこの場合絶縁膜としてはガラスペーストに代えてエポキシ樹脂などを用いる。そしてこの場合には、焼成工程39に代えて硬化工程が行われる。この場合、硬化工程は約200℃程度であるので、いわゆる樹脂基板を用いることができる。したがって、高価なアルミナ基板を用いなくても良く、低価格なモジュールが実現できる。
(実施の形態2)
以下実施の形態2における配線基板61を用いたモジュール62について図面を用いて説明する。図8は実施の形態2におけるモジュール62の要部拡大断面図である。なお本実施の形態で実施の形態1と同じものは同じ番号を使用している。また、図8において図1や図2と同じものは、同じ番号を用いている。そしてそれら同じ番号を用いたものに関しては、その説明は簡略化している。
以下実施の形態2における配線基板61を用いたモジュール62について図面を用いて説明する。図8は実施の形態2におけるモジュール62の要部拡大断面図である。なお本実施の形態で実施の形態1と同じものは同じ番号を使用している。また、図8において図1や図2と同じものは、同じ番号を用いている。そしてそれら同じ番号を用いたものに関しては、その説明は簡略化している。
本実施の形態では、実施の形態1における表側転写突起導体12に代えて、転写突起樹脂63の表面に金属膜64を形成したものを用い、この金属膜64が表側導体パターン5に接続される。なお本実施の形態における転写突起樹脂63はエポキシ樹脂であり、凹版転写によって形成される。また、金属膜64は転写突起樹脂63上に無電解メッキによって形成される。
なお本実施の形態における凹版製造工程においては、表側導体パターン5あるいは裏側導体パターン7に対応する溝のみが形成される。そして、絶縁膜形成工程40が完了した配線基板1(回路基板の一例として用いた)に対して、転写突起樹脂63が形成される。具体的には、転写突起樹脂63に対応する凹部(図示なし)が形成された凹版を用いて、配線基板1上に転写突起樹脂63を転写する。なお、凹部41にはエポキシ樹脂を充填し、これを基板に貼りあわせて、加熱する。これによって樹脂を硬化させ、配線基板1上に転写突起樹脂63を形成する。
次に、転写突起樹脂63が形成された配線基板1を無電解メッキし、その後で不必要な箇所をエッチングなどによって除去することで、転写突起樹脂63の表面4に金属膜64が形成されるとともに、表側導体パターン5との接続が行われ、配線基板61が完成する。そして本実施の形態においても、実施の形態1と同じく、所期の目的を達成できる。
そして本実施の形態では、転写突起樹脂63を絶縁膜8上に形成することも可能となる。つまり実施の形態1のように転写突起樹脂63を形成する箇所に絶縁膜不形成部9を設ける必要がない。従って、転写突起樹脂63の下側にも表側導体パターン5を配線することも可能となり、さらに小型の配線基板やモジュールを実現し易くなる。
また、本実施の形態では、アルミナ基板の配線基板1に代えて、樹脂製の回路基板(図示せず)を用いることができる。つまり、転写突起樹脂63は樹脂であるので、加熱温度が低くできる。これにより、一般的な樹脂基板上に表側転写突起導体12を形成することができるので、低価格なモジュールを実現できる。
本発明にかかる配線基板は、隣接する接続ランド同士を近接させることができるという効果を有し、特に半導体素子をフリップチップ実装するための配線基板等として用いると有用である。
3 基材
5 表側導体パターン
8 絶縁膜
12 表側転写突起導体
15a 窪み
18 半導体素子
20 はんだバンプ
5 表側導体パターン
8 絶縁膜
12 表側転写突起導体
15a 窪み
18 半導体素子
20 はんだバンプ
Claims (10)
- 基材と、この基材の上面に凹版転写によって形成された導体パターンと、この導体パターン上に設けられた絶縁膜と、この絶縁膜の不形成部に前記導体パターンと接続されて設けられるとともに、半導体素子が導体バンプを介してフリップチップ実装される転写突起導体とを備え、前記転写突起導体は凹版転写によって、天面が前記絶縁膜より突出するように形成されるとともに、前記天面には周縁部から中央に向かって窪みが設けられた配線基板。
- 窪みは、導体バンプが挿入可能な球面形状とした請求項1に記載の配線基板。
- 転写突起導体の側面は、下方に向かって広がる方向に傾斜した請求項1に記載の配線基板。
- 転写突起導体の高さは、導体パターンの厚み高さよりも高くした請求項1に記載の配線基板。
- 基材と、この基材に形成された導体パターンとこの導体パターン上に設けられた絶縁膜とを有した回路基板と、この回路基板上に前記導体パターンと接続されて設けられるとともに、半導体素子が導体バンプを介してフリップチップ実装される転写突起導体とを備え、前記転写突起導体は、凹版転写によって形成された転写突起樹脂と、この転写突起樹脂表面に形成された導電膜とからなり、前記転写突起樹脂の天面には周縁部から中央に向かって窪みが設けられた配線基板。
- 請求項1あるいは5に記載の配線基板と、この配線基板の転写突起導体に導体バンプでフリップチップ実装された半導体素子と、この半導体素子と前記配線基板との間に注入された樹脂とを有したモジュール。
- 基材と、この基材の一方の面に形成された導体パターンと、この導体パターン上に設けられた絶縁膜と、この絶縁膜の不形成部に前記導体パターンと接続された転写突起導体とを備え、前記転写突起導体の天面部は、前記絶縁膜より突出して形成されるとともに、前記天面部には周縁部から中央に向かって窪みが設けられ、前記窪みに導電性球体が固定されたモジュール。
- フィルムに凹部を加工し、その後で前記凹部に導体ペーストを充填し、その後で予め接着剤が塗布された基材上に前記凹部に充填された前記導体ペーストを転写し、前記導体ペーストが転写された基材を焼成あるいは硬化させて導体パターンを前記基材上に形成させ、その後で前記導体パターン上に絶縁膜を形成する請求項1に記載の配線基板の製造方法において、前記凹部は、前記導体パターンと転写突起導体との形状に対応した形状とし、前記焼成あるいは硬化によって前記導体パターンと前記転写突起導体とを同時に前記基材上に形成する配線基板の製造法。
- フィルムに凹部を加工し、その後で前記凹部に樹脂ペーストを充填し、その後で回路基板上に前記凹部に充填された前記樹脂ペーストを転写し、この転写された前記樹脂ペーストを硬化して転写突起樹脂を形成し、その後で前記回路基板上に導電膜を形成する請求項5に記載の配線基板の製造法において、前記凹部は、前記転写突起樹脂の形状に対応した形状とした配線基板の製造法。
- フィルムへの凹部の加工は、エキシマレーザによって一括に加工される請求項8または9に記載の配線基板の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247113A JP2007066937A (ja) | 2005-08-29 | 2005-08-29 | 配線基板と、その製造法および、前記配線基板を用いたモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247113A JP2007066937A (ja) | 2005-08-29 | 2005-08-29 | 配線基板と、その製造法および、前記配線基板を用いたモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007066937A true JP2007066937A (ja) | 2007-03-15 |
Family
ID=37928822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005247113A Pending JP2007066937A (ja) | 2005-08-29 | 2005-08-29 | 配線基板と、その製造法および、前記配線基板を用いたモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007066937A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106304B2 (en) | 2007-08-21 | 2012-01-31 | Seiko Epson Corporation | Mounting structure of electronic component |
JP2013093404A (ja) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
-
2005
- 2005-08-29 JP JP2005247113A patent/JP2007066937A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106304B2 (en) | 2007-08-21 | 2012-01-31 | Seiko Epson Corporation | Mounting structure of electronic component |
US8552310B2 (en) | 2007-08-21 | 2013-10-08 | Seiko Epson Corporation | Mounting structure of electronic component |
JP2013093404A (ja) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796590A (en) | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards | |
JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
JP4617978B2 (ja) | 配線基板の製造方法 | |
US10667387B2 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
JP6197319B2 (ja) | 半導体素子の実装方法 | |
JPH10256425A (ja) | パッケージ基板およびその製造方法 | |
KR19980063339A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
US20040235287A1 (en) | Method of manufacturing semiconductor package and method of manufacturing semiconductor device | |
JP2010278139A (ja) | 半導体装置及びその製造方法 | |
JP2007189066A (ja) | 電子部品の製造方法及び電子部品の基板集合体 | |
JP2007066937A (ja) | 配線基板と、その製造法および、前記配線基板を用いたモジュール | |
JP2003273160A (ja) | 半導体実装モジュール | |
US7919359B2 (en) | Semiconductor mounting substrate and method for manufacturing the same | |
US20030082848A1 (en) | Semiconductor device and manufacturing method | |
JP2008034484A (ja) | 基板間配線パターンの接続方法及び接続構造 | |
JPH10209204A (ja) | 半導体装置およびその製造方法 | |
JP2005340230A (ja) | プリント配線板および部品実装体の製造方法 | |
JP2007214332A (ja) | 半導体実装モジュールと、この半導体実装モジュールの製造方法 | |
JP2007305723A (ja) | バンプ付き半導体素子と、その製造方法および、前記バンプ付き半導体素子を用いたモジュール | |
JP2005072098A (ja) | 半導体装置 | |
JP2007214330A (ja) | 導体ペーストの供給方法 | |
JP2007305722A (ja) | バンプ付き配線基板と、その製造方法および、前記バンプ付き配線基板を用いたモジュール | |
JP2005340738A (ja) | 半導体装置及びその製造方法 | |
JP2008210825A (ja) | 電子部品の実装構造及びその実装方法 | |
JP4381657B2 (ja) | 回路基板および電子部品実装方法 |