JPH10256425A - パッケージ基板およびその製造方法 - Google Patents

パッケージ基板およびその製造方法

Info

Publication number
JPH10256425A
JPH10256425A JP9060656A JP6065697A JPH10256425A JP H10256425 A JPH10256425 A JP H10256425A JP 9060656 A JP9060656 A JP 9060656A JP 6065697 A JP6065697 A JP 6065697A JP H10256425 A JPH10256425 A JP H10256425A
Authority
JP
Japan
Prior art keywords
conductor pattern
circuit board
solder
pattern
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9060656A
Other languages
English (en)
Other versions
JP3173410B2 (ja
Inventor
Noboru Mori
昇 毛利
Hayashi Matsunaga
速 松永
Masaaki Hayama
雅昭 葉山
Tomitaro Murakami
富太郎 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP06065697A priority Critical patent/JP3173410B2/ja
Priority to US09/041,666 priority patent/US6132543A/en
Publication of JPH10256425A publication Critical patent/JPH10256425A/ja
Priority to US09/661,281 priority patent/US7358445B1/en
Application granted granted Critical
Publication of JP3173410B2 publication Critical patent/JP3173410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 セラミック回路基板上に形成される配線パタ
ーンの位置精度に優れ、高膜厚で微細な導体パターンを
形成可能で、かつ低コスト化が図れるセラミックタイプ
のパッケージ基板およびその製造方法を提供する。 【解決手段】 可とう性樹脂基材の表面に微細な溝を第
１導体パターンに対応したパターンで形成して凹版を製
造し、この凹版の溝に導電性ペーストを充填乾燥し、凹
版と回路基板とを所定の範囲の熱及び圧力を加えること
によって貼り合わせ、乾燥された導電性ペーストのパタ
ーンを回路基板上に転写し、焼成して第１導体パターン
を形成し、第１導体パターンと回路基板のスルーホール
内電極を介して接続した第２導体パターンに第１のボー
ル状半田を接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体を実装するパ
ッケージ基板およびその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化が進んでおり、
それに伴って電子機器内で使用される電子部品の小型化
についてもとどまるところを知らない。半導体を実装し
たパッケージについても同様であり、ボールグリッドア
レイ（以下ＢＧＡという）型パッケージは他のパッケー
ジに比べて、端子数が大幅に増加しても小型化と実装性
に大きく有利である、ということで注目されている。
【０００３】ＢＧＡ型パッケージの中でもセラミック基
板からなるものは、ＬＳＩチップのフェースダウン実装
性や放熱特性が優れている点で、パッケージの一層の小
型化に適しており、特にマイクロプロセッサ等の伝送速
度の高速化に伴う発熱量の大きなＬＳＩには好適なパッ
ケージである。
【０００４】従来のセラミックタイプのＢＧＡ型パッケ
ージ（以下Ｃ−ＢＧＡという）は、特開平８−８８２９
７号公報に開示されているように、セラミック多層配線
基板に半田ボールが接合されて構成されている。図１８
はこの従来のパッケージ基板を示す。図１８において、
Ｃ−ＢＧＡパッケージ１０１は、多層セラミック回路基
板１０２に融点の異なる２種以上の接続用半田ボール１
０６を接合し構成されている。
【０００５】この従来例は、環境変化により熱履歴を受
けた際に、セラミック製パッケージとプリント基板との
間の熱膨張差によって半田ボール部に応力や歪みが発生
する。この応力や歪みによって接続部が熱疲労破壊した
り、あるいはセラミック製パッケージ自体が応力破壊す
る等、接続信頼性が低いという問題を半田ボールを２種
以上で構成することによって解決しようとしたものであ
る。
【０００６】この方法によれば多層セラミック回路基板
１０２は、基材となるアルミナ主成分のグリーンシート
を複数枚用意し、それぞれにビアホールを形成し、導体
ペーストにて配線パターンとビアホールの充填を行う必
要がある。また配線パターンの形成されたそれぞれのグ
リーンシートを積層し加熱・加圧工程によってシートを
一体化し、焼成することによって多層セラミック回路基
板１０２が得られる。
【０００７】別の従来例としては、セラミック基板に微
細配線をしたセラミックパッケージ基板の製造方法が、
特開平７−２０２３８１号公報に開示されている。以下
図１９に従って説明すると、セラミック基板２０１に導
体層２０２を全面に印刷形成し、フォトリソ法により導
体層の導体パターンとなるべき部分の表面に耐サンドブ
ラスト樹脂パターン２０３を形成し、またサンドブラス
ト法により前述の耐サンドブラスト樹脂パターンが形成
されていない部分の導体層を取り除いた後、耐サンドブ
ラスト樹脂パターンを剥離して導体パターン２０４を形
成する方法である。この方法によれば、スクリーン印刷
法にみられるような導体パターンの滲みが発生しない。
また導体パターンの場所による高さのバラツキがなく、
得られたパターン頂部の平坦性が優れる。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
前者の従来の方法は以下のような問題点を有している。
【０００９】配線パターンの形成がスクリーン印刷に
よるため、ライン幅（Ｗ）／ライン間隔（Ｓ）＝７５μ
ｍ／７５μｍ以下に微細にする事が非常に困難である。
【００１０】スクリーン印刷による配線パターンの形
成の場合は、微細パターンにする程膜厚も薄くなり、例
えばＷ＝７５μｍの時にはその膜厚を約５μｍしかとれ
ない。従って配線抵抗が高くなるという欠点を有する。
【００１１】配線材料が特にタングステンの場合に
は、銀（Ａｇ）や銅（Ｃｕ）による配線よりも配線抵抗
が３〜５倍高く、微細パターンになる程この欠点が大き
くなり、電気部品として使用出来なくなる場合が多くな
る。
【００１２】基板及び配線材料は、約９００乃至１６
００℃という高温で同時に焼成される為に焼成後に約１
５〜２０％という材料収縮が発生し、このために基板の
寸法ばらつきが大きく生じる。この収縮ばらつきのため
に配線部の寸法ばらつきも大きくなり、ＬＳＩの非常に
微細なバンプとの接続が精度上から不正確となり、実装
歩留まりの低下の原因となる。
【００１３】更に、スクリーン印刷による配線パター
ンの形成の場合、ライン幅が７５μｍ以上となり（印刷
歩留まり及び配線抵抗を配慮すれば一般に１２０μｍ以
上必要）、狭い面積の中で多くのラインを形成するため
には配線の多層化をせざるをえなくなり、多層化する
程、又実装精度の為に寸法精度を厳しくする程、基板コ
ストは高くなる。
【００１４】一方、前述の後者の従来の方法は以下のよ
うな問題点を有している。 セラミック基板に個別に導体層を全面に印刷形成し、
サンドブラスト法により前述の耐サンドブラスト樹脂パ
ターンが形成されていない部分の導体層を取り除くこと
から、高価な導体の材料ロスが大きく、資源有効活用上
からも課題が大きく、またサンドブラスト法という加工
時間の長い工法のため生産性も低く、パッケージ基板の
コストアップになることは避けられない。
【００１５】また、セラミック基板に個別に耐サンド
ブラスト樹脂パターンをフォトリソ法で形成する工法
は、膜形成・露光・現像という工程が必要なため、精度
は高いが、生産性が低いという課題を有する。
【００１６】配線パターンはフォトリソ法で微細に形
成できるが、導体層を除去するためのサンドブラスト法
では、配線パターンを微細化する程、導体層の膜厚を薄
くしなければ所望の配線パターンが得られない。具体的
には、ライン幅Ｗ＝３０μｍを形成する場合は導体層の
膜厚は約１０μｍ以下でなければ所望のライン幅を得る
ことができない。そのためこの例でも、配線抵抗が高く
なり、特に大型のＣ−ＢＧＡ等多くのＣ−ＢＧＡに適用
出来ないという欠点を有する。
【００１７】本発明は、このような従来の課題を解決す
るものであり、以下のような長所を備えた優れたパッケ
ージ基板およびその製造方法を提供することを目的とす
るものである。
【００１８】配線パターンのライン幅の微細化が１０
μｍまで可能であり、パッケージ基板として例えばライ
ン幅が３０μｍであれば導体膜厚が３０μｍの高膜厚が
可能となり、配線抵抗が低く、大型で多端子のＣ−ＢＧ
Ａでもほぼ単層の配線で全てのラインを形成出来る。
【００１９】導体パターンは、すでに焼結済みのセラ
ミック基板上に形成するため、ＬＳＩとの接続用ランド
パターンの精度は数μｍ程度のばらつきで制御が可能で
あり、ＬＳＩのフェースダウン実装の歩留まりはほぼ１
００％を実現できる。また、導体パターンのランド部を
薄くできるためにＬＳＩチップの実装時の位置ズレを小
さくでき、ＬＳＩのバンプピッチが小さくなっても、更
に実装歩留まりを高めることができる。
【００２０】配線パターンのライン幅の微細化が１０
μｍまで可能であるため、で述べた効果はあるが、こ
れを多層化する事で、更に小型化が可能となり、又ＬＳ
Ｉの多チップの実装にも対応可能となる。
【００２１】半田ボールの接合される面の基板の表面
粗度が粗いので、半田ボールと導体パターン間、導体パ
ターンと基板間でそれぞれ接合強度が強く、半田ボール
の強度的信頼性が高い。
【００２２】配線パターンが単層で形成できるため、
そのパターンに誘電体を被う事で、簡素な構造でノイズ
成分が除去可能となり、電気的に安定なパッケージ基板
が得られる。
【００２３】基板のスルーホールの空隙部に半田を充
填するため、半田ボールの基板との接合強度が強く、半
田ボールの強度的信頼性が高い。又半田の熱伝導性も高
いため、ＬＳＩで発生する熱を効率よく半田ボールまで
伝導する事が出来る。
【００２４】柱状の半田を簡素に形成できるために、
その柱状半田により、パッケージ基板とプリント基板と
の間の熱膨張差により受ける応力や歪みを、柱状半田で
緩和されやすい構造となり、接続の信頼性が高まる。
【００２５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のパッケージ基板の製造法は、可とう性樹脂
基材の表面に第１導体パターンに対応するパターンの溝
を形成した凹版を製造する工程と、この凹版の溝に導電
性ペーストを充填し、乾燥する工程と、前記工程で乾燥
された該導電性ペーストの乾燥による体積減少分を補う
ために追加の導電性ペーストを再充填し、再乾燥する工
程とを所定の回数繰り返す工程と、該凹版と回路基板と
を所定の範囲の熱及び圧力を加えることによって貼り合
わせる工程と、該凹版を該回路基板から剥離して該導電
性ペーストのパターンを該回路基板上に転写し、焼成し
て第１導体パターンを形成する工程と、該第１導体パタ
ーンに対して回路基板の反対面にスクリーン印刷あるい
は凹版印刷によって第２導体パターンを形成し、焼成す
る工程と、該第２導体パターンと該第１導体パターンと
を該回路基板のスルーホールに導電性ペーストを介在さ
せることによって接続する工程と、該第２導体パターン
に第１のボール状半田を接合する工程とを包含するもの
である。
【００２６】従って、この構成によれば、可とう性樹脂
基材の表面に微細な溝を第１導体パターンに対応したパ
ターンで形成して凹版を製造し、溝に導電性ペーストを
充填乾燥し、乾燥による体積減少分を補うために追加の
導電性ペーストを再充填し、再乾燥する工程を所定の回
数繰り返す事で溝部に濃縮された導体材料が充填される
ことになり、凹版と回路基板とを所定の範囲の熱及び圧
力を加えることによって貼り合わせ、凹版を回路基板か
ら剥離して、乾燥された導電性ペーストのパターンを回
路基板上に転写し、焼成して第１導体パターンを形成
し、第２導体パターンは第１導体パターンに対して回路
基板の反対面にスクリーン印刷あるいは凹版印刷によっ
て形成し、第１導体パターンと回路基板のスルーホール
部のスルーホール内電極を介して接続し、第２導体パタ
ーンに第１のボール状半田を接合することによって、高
膜厚で微細な配線パターンを簡単に形成する事が可能と
なり、配線抵抗が低く、大型で多端子のＣ−ＢＧＡでも
ほぼ単層の配線で全てのラインを形成出来るという効果
を有する。
【００２７】
【発明の実施の形態】請求項１記載の発明は、回路基板
上に第１導体パターンを凹版の印刷によって形成し、上
記回路基板の反対面に形成した第２導体パターンに第１
のボール状半田が接合されているパッケージ基板の製造
方法であって、可とう性樹脂基材の表面に該第１導体パ
ターンに対応するパターン形状の溝を形成して凹版を製
造する工程と、この凹版の溝に導電性ペーストを充填
し、乾燥する工程と、前記工程で乾燥された該導電性ペ
ーストの乾燥による体積減少分を補うために追加の導電
性ペーストを再充填し、再乾燥する工程とを所定の回数
繰り返す工程と、前記導電性ペーストが充填された凹版
と回路基板とを所定の範囲の熱及び圧力を加えることに
よって貼り合わせる工程と、前記凹版を回路基板から剥
離して、該導電性ペーストのパターンを該回路基板上に
転写し、焼成して第１導体パターンを形成する工程と、
該第１導体パターンに対して回路基板の反対面にスクリ
ーン印刷あるいは凹版印刷によって該第２導体パターン
を形成し、焼成する工程と、該第２導体パターンと該第
１導体パターンとを該回路基板のスルーホールに導電性
ペーストを介在させることによって接続する工程と、前
記回路基板の第２導体パターンに第１のボール状半田を
接合する工程とを包含するものである。
【００２８】請求項２に記載の発明は、請求項１記載の
発明において、回路基板が、絶縁基板と、該絶縁基板の
少なくとも一方の表面に形成された厚さ２０μｍ以下の
樹脂層とを備え、該樹脂層が熱硬化性樹脂または熱可塑
性樹脂であるものである。
【００２９】請求項３に記載の発明は、請求項１記載の
発明において、回路基板は、未焼成グリーンシートから
なり、少なくとも第１導体パターンが形成されてから焼
成されるものである。
【００３０】請求項４記載の発明は、請求項１記載の発
明において、回路基板は、多層配線構造に形成されてい
るものである。
【００３１】請求項５記載の発明は、請求項１記載の発
明において、回路基板は、その表面粗さが、第１導体パ
ターンの印刷面よりも第２導体パターンの印刷面の方を
粗くしたものである。
【００３２】請求項６記載の発明は、請求項１記載の発
明において、前記第１導体パターンあるいは第２導体パ
ターンの少なくとも一部に誘電体層を重ねて形成し、焼
成する工程と、この誘電体層上に第３の導体パターンを
形成し、焼成する工程とを包含するものである。
【００３３】請求項７記載の発明は、請求項１または６
記載の発明において、前記第１導体パターンと第２導体
パターンの少なくとも一部を、熱膨張係数が前記回路基
板の熱膨張係数に比べて±１０％以内である第１及び第
２の絶縁層で被う工程を含むものである。
【００３４】請求項８記載の発明は、請求項１または６
記載の発明において、前記第１導体パターンの一部にＬ
ＳＩチップをフェースダウン実装して電気的接続を行う
工程を含むものである。
【００３５】請求項９記載の発明は、請求項１または６
記載の発明において、前記第１導体パターンに対応させ
た可とう性樹脂基材の表面に加工する溝の深さが少なく
とも２種類ある凹版により、第１導体パターンのランド
部を凹版の浅くした溝部で第１導体パターンを形成し、
該ランド部にＬＳＩチップをフェースダウン実装して電
気的接続を行う工程を含むものである。
【００３６】請求項１０記載の発明は、請求項１または
６記載の発明において、前記導電性ペーストを介在させ
ることにより形成したスルーホールの空隙部に第２の半
田を充填し、溶融・固化する工程と、この第２の半田と
第２導体パターンに接合する第１のボール状半田を形成
する工程とを包含するものである。
【００３７】請求項１１記載の発明は、請求項１０記載
の発明において、前記第２の半田を充填し、溶融・固化
した後で、その充填量を一定にするために高さを揃える
工程を含むものである。
【００３８】請求項１２記載の発明は、請求項１０記載
の発明において、前記第２の半田は前記ボール状半田よ
りも高融点であるものである。
【００３９】請求項１３に記載の発明は、請求項１，
６，１０のいずれかに記載の発明において、前記第１導
体パターンの少なくとも一部を覆う第１絶縁層を形成す
る工程と、この第１の絶縁層のビアホール部に導体ペー
ストを充填し、焼成する工程と、このビアホール部の導
体上にＬＳＩチップのバンプを接続し、実装する工程と
を包含するものである。
【００４０】請求項１４に記載の発明は、請求項１３記
載の発明において、前記第１の絶縁層は、予めビアホー
ル部に導体ペーストが充填されたガラスセラミックを含
んだ未焼成グリーンシートを前記第１導体パターン上に
積層し、焼成することにより形成するものである。
【００４１】請求項１５に記載の発明は、請求項１，
６，１０のいずれかに記載の発明において、前記第１の
ボール状半田に対応した位置に穴を開けた板状マスクを
第１のボール状半田に相対して配置する工程と、前記回
路基板を加熱して該第１のボール状半田を溶融させ、同
時に該穴開き板状マスクを該回路基板側に密着させて第
１の半田を柱状に形成する工程と、この第１の柱状半田
を固化し、該穴開き板状マスクを該基板から取り外す工
程とを包含するものである。
【００４２】請求項１６に記載の発明は、請求項１，
６，１０のいずれかに記載の発明において、前記回路基
板の第２導体パターンの形成された基板面に、穴開き板
状マスクを密着させる工程と、該穴開き板状マスクの穴
部もしくは穴部と穴部周辺に半田ペーストを形成する工
程と、この半田ペーストを溶融して該マスクの穴部に半
田を流し込み、第１の半田を柱状に形成する工程と、こ
の第１の柱状半田を固化後に該穴開き板状マスクを該回
路基板から取り外す工程とを包含するものである。
【００４３】請求項１７に記載の発明は、回路基板と、
可とう性樹脂基材を使用した凹版の印刷によって回路基
板上に転写形成された第１の導体パターンと、該第１の
導体パターンに対して回路基板の反対面にスルーホール
を介して電気的に接続された第２の導体パターンと、該
第２の導体パターンに接合された第１のボール状半田と
を備えたものである。
【００４４】請求項１８に記載の発明は、回路基板と、
可とう性樹脂基材を使用した凹版の印刷によって回路基
板上に転写形成された第１の導体パターンと、該第１の
導体パターンに対して回路基板の反対面にスルーホール
を介して電気的に接続された第２の導体パターンと、該
スルーホールの空隙部に充填された第２の半田と、該第
２の導体パターン及び第２の半田に接合された第１のボ
ール状半田とを備えたものである。
【００４５】請求項１９に記載の発明は、請求項１７、
請求項１８のいずれかに記載の発明において、前記回路
基板は、多層配線構造に形成されているものである。
【００４６】請求項２０に記載の発明は、請求項１７、
請求項１８のいずれかに記載の発明において、前記回路
基板はその表面粗さが、第１導体パターンの印刷面より
も第２導体パターンの印刷面の方を粗くしたものであ
る。
【００４７】請求項２１に記載の発明は、請求項１７、
請求項１８のいずれかに記載の発明において、前記第１
導体パターンあるいは第２導体パターンの少なくとも一
部に重ねて形成された誘電体層と、該誘電体層上に形成
された第３導体パターンとをさらに備えたものである。
【００４８】請求項２２に記載の発明は、請求項１７、
請求項１８、請求項２１のいずれかに記載の発明におい
て、前記第１導体パターンと、第２導体パターンの少な
くとも一部を覆う第１及び第２の絶縁層をさらに備えた
ものである。
【００４９】請求項２３に記載の発明は、請求項１７、
請求項１８、請求項２１のいずれかに記載の発明におい
て、前記第１導体パターンの一部にＬＳＩチップをフェ
ースダウン実装して電気的に接続されたものである。
【００５０】請求項２４に記載の発明は、請求項１７、
請求項１８、請求項２１のいずれかに記載の発明におい
て、前記第１導体パターンの一部の膜厚を薄くし、その
部分にＬＳＩチップをフェースダウン実装して電気的に
接続されたものである。
【００５１】請求項２５に記載の発明は、請求項１７、
請求項１８、請求項２１のいずれかに記載の発明におい
て、前記第１導体パターンの少なくとも一部を覆う第１
絶縁層と、該第１の絶縁層のビアホール部に充填され焼
成された導体ペーストと、該ビアホール部の導体上にバ
ンプにより電気的に接続されたＬＳＩチップと、をさら
に備えたものである。
【００５２】請求項２６に記載の発明は、請求項１７、
請求項１８、請求項２１のいずれかに記載の発明におい
て、前記第１の半田を柱状としたものである。
【００５３】（実施の形態１）本発明のパッケージ基板
の製造方法の第１の実施形態を図１〜図５を参照して以
下に説明する。図１（ａ）は本実施形態の配線パターン
例を示し、図１（ｂ）は部分断面図を示す。
【００５４】本実施形態のパッケージ基板は、図１
（ａ）と図１（ｂ）に示す通り、第１のボール状半田４
による入出力端子数が２８９ケで、そのボール状半田４
の間隔が１．０ｍｍの例を示す。図１（ａ）は第１導体
パターン２の配線パターン例を示しているが、この導体
ライン幅は、最小ライン幅で３０μｍ、最小ライン間隔
で６０μｍ、又導体膜厚は焼成後で３０μｍにした。
又、第１導体パターン２はＬＳＩチップと接続されるた
めのランド部６１を端部に有し、一方の端部はそれぞれ
回路基板１のスルーホール３へと繋がり、スルーホール
内電極３２を介して第２導体パターン１２へ接続され、
更に第１のボール状半田４へと接続される。
【００５５】続いて、本実施形態の製造方法を工程順に
説明する。まず、第１導体パターン２は凹版印刷によっ
て製造される。図２において、使用される凹版５０は、
厚さ１２５μｍの可とう性樹脂基材であるポリイミドフ
ィルムに対し予め所望の配線パターンに対応した形状と
なるようエキシマレーザ装置を用いて紫外線領域の波長
２４８ｎｍのレーザビームにて照射されて作成される。
レーザビームで照射された部分は光化学反応で分解され
て第１導体パターンのラインに相当する溝部５３が加工
される。本実施形態では溝の幅を３０μｍ、溝の深さを
５０μｍとした。このようにエキシマレーザを用いる為
に溝部５３の幅が１０μｍ以下でも可能となり、更に溝
部５３の深さも任意に調整でき、しかも溝部５３の幅の
寸法よりも深さ寸法の方を大きくとれるというアスペク
ト比の大きな事がこの凹版５０の特徴の一つである。
【００５６】可とう性樹脂基材としては、エキシマレー
ザによる加工の場合は、光化学反応で分解される材料で
あれば何でも可能であるが、他にポリエチレンテレフタ
レート（ＰＥＴ）やポリエーテルイミド（ＰＥＩ）など
も使用できる。凹版５０の材料として使用しているポリ
イミドフィルムでは溝部５３の中に充填されて転写され
る導体ペースト５２とフィルムとの剥離性が充分でな
い。そのため、転写工程において溝部５３の内部に導電
ペースト５２が残存しやすい。そこで、凹版５０の表
面、特に溝部５３の表面に剥離層（図示せず）を形成す
る。剥離層はフッ化炭素系単分子膜を使用した。
【００５７】次に、剥離層が形成された凹版５０の表面
に導電ペースト５２としてＡｇペーストを塗布する。そ
して、塗布後の凹版５０の表面をスキージ５１で掻くこ
とによって凹版表面の余分なＡｇペーストを除去すると
ともに、溝部５３の中にＡｇペーストを充分に充填す
る。充填されたＡｇペーストは凹版５０とともに乾燥機
を用いて乾燥させてＡｇペースト中の有機溶剤を蒸発さ
せる。そのため、有機溶剤の蒸発分に相当するだけ、溝
部５３の内部に充填されているＡｇペーストの体積が減
少する。そこで、この体積減少分を補うためにＡｇペー
ストの充填工程及び乾燥工程を再度繰り返す。この繰り
返しによって充填されているＡｇペーストの乾燥後の厚
さを溝部５３の深さとほぼ同等にすることが出来る。本
例では３回の充填・乾燥を繰り返した。
【００５８】次に、回路基板１上に導体パターンが転写
されるように、熱可塑性樹脂よりなる接着層５４によっ
て回路基板１に形成した。図３に模式的に示されている
ように、乾燥済み導体ペースト６２が充填された溝部５
３を有する側の凹版５０の表面と接着層５４とを対向さ
せ、凹版５０と回路基板１とを加熱・加圧して貼り合わ
せる。ここで、回路基板１として焼成済みのセラミック
基板を使用した。後述するように、接着層５４の厚さが
厚くなると、焼成時に接着層５４自身の燃焼と収縮力に
よって導体パターンがうまく形成されないという問題点
が発生する。発明者らによる検討の結果、接着層５４の
厚さは２０μｍ以下が適当であることが確認されてい
る。貼り合わせ工程の温度は１３０℃とした。これは使
用する熱可塑性樹脂のガラス転移点よりも約３０℃程高
い温度を選び、転写性の良い事を確認した。熱可塑性樹
脂は、ポリビニールブチラール樹脂（以下、ＰＶＢと略
記）を溶解したブチルカルビトールアセテート（以下、
ＢＣＡと略記）の溶液を回路基板１の表面にディップ法
によって塗布して乾燥する。これによって、回路基板１
の表面全体に厚さ５μｍのＰＶＢ層を接着層５４として
形成する。なお、ＰＶＢ層はディップ法の他にスピンナ
ー法あるいはロールコータ法、スクリーン印刷法を用い
て塗布する事もできる。
【００５９】ところで、通常、回路基板１の表面には少
なくとも約３０μｍ程度のうねりが存在する。ここで凹
版として柔軟性をもっていないような例えばガラス製凹
版等の場合には硬く剛性が大きすぎるために、貼り合わ
せ時に凹版が基板のうねり形状に充分に追従出来ない
が、本発明のようにフレキシブル性に富んだ樹脂製の凹
版を使用する構成によれば、基板のうねり形状に充分に
追従でき、転写性の優れた製造方法となる。
【００６０】次に、転写工程として、貼り合わせられた
凹版５０と回路基板１との温度を室温まで下げてから凹
版５０を回路基板１から剥離させ、配線パターンに応じ
てパターン化させた第１導体パターンである乾燥済み導
体ペースト６２の転写を行う。この時、図４に示すよう
に、凹版５０がフレキシブル性に富んでいるため、凹版
５０を９０°以上の角度に曲げる事が可能である。この
結果、回路基板１からの凹版５０の剥離は線上の剥離に
なるため、必要な剥離力が低減されて凹版５０を容易に
剥離する事が出来る。
【００６１】次に、上記のように乾燥済み導体ペースト
６２が転写された回路基板１をピーク温度８５０℃の温
度プロフィールの下で焼成する。焼成の対象になる回路
基板１は接着層５４を介して導体パターンが形成されて
いる構造になるので、焼成条件の設定によっては接着層
５４から燃焼ガスが勢い良く発生して導体パターンの不
良の原因になる剥離や変形が生じる事がある。そのよう
な不具合の発生を防ぐためには、接着層５４の燃焼が開
始されてから終了するまでの温度に相当する２００℃〜
５００℃の間の昇温時の温度勾配を２００℃／Ｈｒ以下
にする事が望ましい。
【００６２】これらの温度条件と接着層の膜厚の関係に
検討を加えた結果、上記温度条件の下では接着層が２０
μｍ以下であれば、導体パターンの変形もなく、焼成時
の導体パターン剥がれも無いことが確認できた。以上の
工程により、第１導体パターン２が形成され、最小ライ
ン幅３０μｍ、最小ライン間隔６０μｍ、焼成後の導体
膜厚３０μｍのものが得られた。又第１導体パターンの
電気抵抗は最大線長部分で０．２Ω、導体の面積抵抗値
は０．７ｍΩと非常に小さい配線抵抗にすることができ
た。
【００６３】次に、スルーホール内電極３２の形成につ
いては、スクリーン印刷法により第１導体パターン２側
からと、第２導体パターン１２側からの両面から、空気
吸引力により導体ペーストをスルーホール内へ吸引する
ことで塗布し、乾燥・焼成する。ここで、使用した導体
ペーストは後述する第２導体パターンと同じＡｇ−Ｐｄ
ペーストを使用した。又、焼成温度はピーク温度８５０
℃とした。
【００６４】続いて第２導体パターン１２の形成に移る
が、この場合はこのパターンにライン幅やライン間隔に
特に微細な寸法が必要で無いため、従来法と同じスクリ
ーン印刷法で形成した。しかし、この第２導体パターン
１２においても微細なパターンが必要になれば、本実施
形態で述べた第１導体パターン２と全く同じ手段でパタ
ーン形成が出来る。ここで使用した導体ペーストはスル
ーホール内電極３２と同じＡＧ−Ｐｄペーストを使用し
た。
【００６５】次に、第１のボール状半田４を形成するた
めに、サイズφ０．５ｍｍの球でＰｂ（９０％），Ｓｎ
（１０％）の高融点半田を用意し、所定の第２導体パタ
ーン１２へ整列して装着する。第２導体パターンの半田
装着部分には予めフラックスを塗布しておく。装着され
た半田ボールは、窒素雰囲気で３４０℃のリフロー炉に
よって溶融され、図１（ｂ）のように第２導体パターン
部分へ接合され、パッケージ基板が完成する。
【００６６】なお、導体パターンへは無電解Ｎｉ−Ａｕ
めっきをし、導体の保護をする事もできる。又、第１の
ボール状半田４の接合のため、第２導体パターン１２部
分へフラックスを塗布したが、共晶半田（Ｐｂ６４％，
Ｓｎ３６％）をスクリーン印刷法により形成し、その上
にボール状半田を装着して２４０℃のリフロー炉で接合
する事もできる。また、ここで使用した凹版は可とう性
樹脂基材を使用したが、金属基板に加工して凹版として
使用することも可能である。
【００６７】本実施形態においては、以下に示す効果を
有する。可とう性樹脂基材の表面に微細な溝部を形成し
て凹版とし、溝部に導電性ペーストを充填乾燥し、乾燥
による体積減少分を補うために追加の導電性ペーストを
再充填し、再乾燥する工程を所定の回数繰り返す事で溝
部に濃縮された導体材料を充填し、その凹版と回路基板
とを貼り合わせ、溝部に充填された導体材料を回路基板
上に転写し、焼成して微細な導体パターンを形成したパ
ッケージ基板であるため、例えばライン幅が３０μｍで
あれば導体膜厚が３０μｍの高膜厚が実現でき、配線抵
抗が非常に低く、大型で多端子のパッケージ基板でもほ
ぼ単層の配線で全てのラインを形成出来る。
【００６８】導体パターンは、すでに焼結済みのセラミ
ック基板上に形成するため、ＬＳＩチップとの接続用の
ランドパターンの精度は数μｍ程度のばらつきで制御が
可能であり、ＬＳＩチップのフェースダウン実装の歩留
まりはほぼ１００％を実現できる。
【００６９】配線パターンのライン幅の微細化が１０μ
ｍまで可能であるため、多層化する事により更に小型化
が可能となり、又ＬＳＩの多チップの実装にも対応可能
となる。
【００７０】配線パターンが単層で形成できるため、そ
のパターンに誘電体を被う事で、簡素な構造でノイズ成
分が除去可能となり、電気的に安定なパッケージ基板が
得られる。
【００７１】（実施の形態２）本発明のパッケージ基板
の製造方法の第２の実施形態を図６と図７を参照して以
下に説明する。図６、図７は本実施形態の部分断面図で
ある。まず未焼成グリーンシートとして、低温焼成可能
なガラスセラミック材料を含んだグリーンシートを用意
した。そのグリーンシートは、所定の位置にスルーホー
ルを形成するために穴開け加工をし、続いてそのスルー
ホール部に導体ペーストとしてＡｇ−Ｐｄペーストをス
クリーン印刷によって充填し、乾燥してスルーホール内
電極３２を形成した。
【００７２】次に、そのグリーンシートの第１導体パタ
ーン２を形成する面にＰＶＢを溶解したＢＣＡの溶液を
ロールコータにより塗布して乾燥した。一方、凹版への
導体ペーストの充填・乾燥は、実施形態１と同様な方法
で実施した。グリーンシートは所定の寸法に裁断し、実
施形態１と同様の方法で凹版を積層し、導体パターンを
転写して、グリーンシート上に第１導体パターン２を形
成した。
【００７３】次に第２導体パターン１２の形成は、スク
リーン印刷法によってＡｇ−Ｐｄペーストを用いて形成
した。続いてグリーンシートを第２導体パターンと同時
にピーク温度９００℃の温度プロフィールの下で焼成し
た。焼成によってグリーンシートは、１５％程収縮して
セラミック基板１１となった。凹版の溝パターンは、予
めこの収縮率を見込んで大きく設計している。
【００７４】次に、第１のボール状半田４の形成につい
ても、実施形態１と全く同様な方法で形成し、パッケー
ジ基板を完成した。
【００７５】なお、本実施形態において、スルーホール
部の内部は全てＡｇ−Ｐｄで充填されているので、図７
で示すように他にスルーホール内電極３２の直下に第１
のボール状半田４を形成することも出来る。ここでは未
焼成グリーンシートに低温焼成の可能なガラスセラミッ
ク系の材料を使用したが、高温焼成用のアルミナ主成分
の材料でも当然可能であり、その場合は導体材料として
タングステンペーストを使用し、焼成雰囲気は窒素と水
素の混合ガスを使用し、ピーク温度１５００℃〜１６０
０℃で焼成すればよい。更に、ここではグリーンシート
の第１導体パターンを形成する面にＰＶＢを溶解したＢ
ＣＡの溶液を塗布したが、グリーンシートのバインダー
を利用することにより、第１導体パターンを接着するこ
ともできる。
【００７６】本実施形態においても、凹版印刷により微
細で高膜厚の導体パターンの形成が可能であるために配
線抵抗が非常に低く、大型で多端子のパッケージ基板で
もほぼ単層の配線で全てのラインを形成出来るという効
果を有する。
【００７７】（実施の形態３）本発明のパッケージ基板
の製造方法の第３の実施形態を図８を参照して以下に説
明する。まず図８に示す多層配線基板２１の部分の形成
について説明する。多層配線基板２１は３枚の基板の積
層体で例示されているが、個々の基板については、実施
形態２と同様に未焼成グリーンシートとして、低温焼結
の可能なガラスセラミック材料を含んだグリーンシート
を用意した。そのグリーンシートは所定の位置にビアホ
ールを形成するために穴開け加工をし、続いてそのビア
ホール部に導体ペーストとしてＡｇ−Ｐｄペーストをス
クリーン印刷によって充填し乾燥してビアホール内電極
４２を形成した。
【００７８】次に、そのグリーンシートの片面あるいは
両面に、内部配線電極４１を形成するために、Ａｇ−Ｐ
ｄペーストにてスクリーン印刷をしてパターン形成を行
った。また所定の形状で準備されたグリーンシートを３
枚重ねて、加圧・加熱し、積層体として多層配線された
グリーンシートが得られた。
【００７９】続いて、その積層されたグリーンシートに
実施形態２と同様に第１導体パターン２が凹版によって
転写形成され、第２導体パターン１２をスクリーン印刷
により形成し、積層されたグリーンシートと同時に９０
０℃にて焼成した。
【００８０】次に、第１のボール状半田４の形成につい
ても、実施形態１，２と同様の方法で形成し、パッケー
ジ基板を完成した。
【００８１】なお、本実施形態において、グリーンシー
トに低温焼成の可能なガラスセラミック系の材料を使用
したが、高温焼成用のアルミナ主成分の材料でも当然可
能であり、その時には多層配線基板の配線材料として、
タングステンペーストを使用し、焼成雰囲気は窒素と水
素の混合ガスを使用し、ピーク温度１５００℃〜１６０
０℃で焼成すればよい。他に、第１及び第２導体パター
ンは、焼結された多層配線基板２１が得られてから、そ
の表面に凹版印刷及びスクリーン印刷によってＣｕペー
ストを用いて形成し、窒素雰囲気でピーク温度８５０℃
で焼成することによってパッケージ基板を得ることが出
来る。
【００８２】本実施形態においても、凹版印刷により微
細で高膜厚の導体パターンの形成が可能であるために配
線抵抗が非常に低く、更に多層配線も可能であるため
に、実装されるＬＳＩチップが２ケ以上の時など、配線
が互いに交差する場合のパッケージ基板の小型化に特に
有効となる。
【００８３】（実施の形態４）本発明のパッケージ基板
の製造方法の第４の実施形態を図１（ｂ）を参照して以
下に説明する。
【００８４】図１（ｂ）において、回路基板１の表面状
態に関しては、第１導体パターン２が形成される面と、
第２導体パターン１２が形成される面の状態ではそれぞ
れ次のように目的が異なる。つまり、第１導体パターン
２が形成される面は微細なパターンを形成し、配線抵抗
も小さくすることが必要であることから、それが形成さ
れる回路基板１の表面粗度は小さい方が有利である。一
方、第２導体パターン１２が形成される面は、第１のボ
ール状半田４が接合され、その半田ボールに加えられる
引き剥がし応力に充分に耐えられる必要があるために接
合強度が強くなるような構造が必要となる。接合強度を
強くするためには、第２導体パターンと回路基板との化
学的及び物理的結合を強くする手段として回路基板１の
表面粗度を粗くして、強度向上を図る事が必要となっ
た。
【００８５】発明者らは、回路基板１に求められる相反
する２つの目的を同時に解決する為に、回路基板を構成
するアルミナ粉末の粒度を微細化し、回路基板の表面粗
度の向上を図る。そして回路基板の一方の面は、回路基
板を製造する工程のシート化する工程において、スラリ
ーを表面粗度Ｒａ＝０．１μｍ以上のフィルム上にコー
ティングすることによってグリーンシートの一方の面を
粗化した。
【００８６】そうすることによって、回路基板の表面粗
度は第１導体パターン２が形成される面がＲａ＝０．２
０μｍ、第２導体パターン１２が形成される面がＲａ＝
０．５５μｍとなり、第２導体パターンと回路基板との
接合強度は１．９ｋｇ／ｍｍ 2から３．１ｋｇ／ｍｍ2へ
と大幅な向上が実現でき、それに伴って第１のボール状
半田の接合強度の大幅な向上も図れた。
【００８７】また導体パターンの形成及び第１のボール
状半田の形成等のパッケージ基板の製造工程は実施形態
１と同様であり、その品質は実施形態１より更に向上し
た。
【００８８】（実施の形態５）本発明のパッケージ基板
の製造方法の第５の実施形態を図９を参照して以下に説
明する。まず第１導体パターン２を形成し、スルーホー
ル内電極３２、第２導体パターン１２を形成する工程ま
では、実施形態１と同様の工程で作成した。
【００８９】次に第２導体パターン１２の上に誘電体層
５を形成するために誘電体ペーストをスクリーン印刷法
で印刷形成し、ピーク温度９００℃で焼成した。焼成後
の誘電体層の膜厚は４０μｍとした。又、誘電体として
はその比誘電率が１００００の材料を使用した。
【００９０】次に、第２導体パターンと同じＡｇ−Ｐｄ
ペーストを使用して、誘電体層５上にスクリーン印刷に
よって、第３導体パターン２２を印刷形成し、ピーク温
度８５０℃で焼成した。これによって、第２導体パター
ン１２と第３導体パターン２２との間でキャパシタンス
を形成し、その容量として２μＦを得る事ができた。
【００９１】次に回路基板１のスルーホールには、スル
ーホール内電極３２が形成されているが、空隙部がある
ので、その空隙部を充填するために、高融点半田ペース
ト（Ｐｂ９０％，Ｓｎ１０％）を使用して、スクリーン
印刷法によって充填した。図１０（ａ）には、スルーホ
ールの空隙部に半田ペーストを充填し、リフローした後
の第２の半田１４の状態を模式的に示す。図１０（ａ）
に示すように、半田が空隙部よりも多くなるように充填
するために印刷面側でペースト膜厚を厚くし、リフロー
時にスルーホール内電極の濡れ性によって半田をスルー
ホール内へ流動させることが重要である。
【００９２】又、第２の半田１４の量的ばらつきを均一
化する為に、回路基板１上の電極面よりも盛り上がって
いる部分を鋭利な切断刃によって第２の半田を切断し、
図１０（ｂ）のように第２の半田の高さを揃えて均一化
した。次に、第１のボール状半田４は実施形態１と同様
の方法で形成してパッケージ基板を完成した。
【００９３】これにより、本実施形態のパッケージ基板
は、その配線パターンに誘電体が被われていることで、
そのキャパシタンス成分によりノイズ除去等が簡素な構
造で実現でき、電気的に高い性能を持った安定なパッケ
ージ基板が得られた。更に、回路基板のスルーホールの
空隙部に半田を充填したために半田ボールと回路基板と
の接合強度が強く、半田ボールの強度的信頼性が高い。
また半田の熱伝導性も高いため、ＬＳＩで発生する熱を
効率よく半田ボールまで伝導することができる。またス
ルーホールに充填された半田は高さが揃っているため
に、そこに装着される第１のボール状半田の高さもばら
つきの少ないものとなる。
【００９４】（実施の形態６）本発明のパッケージ基板
の製造方法の第６の実施形態を図１１及び図１２を参照
して以下に説明する。
【００９５】まず第１導体パターン２を形成し、スルー
ホール内電極３２、第２導体パターン１２を形成する工
程までは、実施形態１と同様の工程で作成した。
【００９６】次に第１及び第２導体パターンの上に第１
及び第２の絶縁層を形成するために結晶化ガラスペース
トを用いてスクリーン印刷法で印刷形成し、第１及び第
２の絶縁層６，１６を同時にピーク温度８５０℃で焼成
した。ここで用いた結晶化ガラスペーストの焼成後の熱
膨張係数（以後αと略記）は７．８×１０-6／℃であっ
た。またアルミナ主成分の回路基板１のαは７．２×１
０-6／℃であった。
【００９７】次に、回路基板のスルーホールには、実施
形態５と同様の方法で第２の半田１４を高融点半田ペー
スト（Ｐｂ９０％，Ｓｎ１０％）で形成し、第１のボー
ル状半田４を実施形態１と同様の方法で直径サイズ０．
５ｍｍの球の高融点半田（Ｐｂ９０％，Ｓｎ１０％）を
用いて、第２の半田１４及び第２導体パターン１２に接
合してパッケージ基板を得た。
【００９８】続いて、図１２に示すように、バンプ付き
のＬＳＩチップを前述のパッケージ基板に実装する工程
になるが、ここではバンプとして共晶半田（Ｐｂ６４
％，Ｓｎ３６％）を使用した。又バンプ５７には実装前
に予めフラックスを塗布しておいた。バンプ付きのＬＳ
Ｉチップ５６は、パッケージ基板の第１導体パターン２
の端部であるランド部６１に正確に位置合わせをして載
せられる。そしてパッケージ基板とＬＳＩチップとは位
置がずれないように静かに２６０℃のリフロー炉にてバ
ンプを溶融し接合した。接合後はフラックスを洗浄し、
ＬＳＩチップと基板間を清浄にしておいた。
【００９９】次に、ＬＳＩチップ５６及び第１導体パタ
ーン２を保護するために、互いの間に封止樹脂５８を充
填し、１８０℃で硬化した。ここで用いた封止樹脂は、
無機質の微小粉末を混合したエポキシ樹脂を使用し、Ｌ
ＳＩの実装されたパッケージ基板とした。
【０１００】ここで、結晶化ガラスペーストにα＝７．
８×１０-6／℃の材料を用いたが、α＝９．０×１０-6
／℃の材料を用いた時は、第１及び第２の半田の形成の
急加熱・急冷却時に回路基板１とのαの差により、第１
及び第２の絶縁層６，１６にマイクロクラックが入りや
すい。
【０１０１】更に、第１の絶縁層６を形成し、第２の絶
縁層１６を形成しないときには、絶縁層と基板とのわず
かなαの差といえども、焼成後にパッケージ基板の反り
が大きくなり、つまりランド部６１の高さばらつきが大
きくなるために、ＬＳＩチップ５６を実装する時に、バ
ンプ５７がランド部に届かない場合も発生し実装不良と
なりやすい。その為にも、第１の絶縁層６を形成すると
同時に第２の絶縁層１６を形成し、しかもそのαは回路
基板のαに対して±１０％以内とした。
【０１０２】これによって、微細な配線パターンにおい
ても実装歩留まりが高く、しかも絶縁層で被われている
ために、導体材料にＡｇを使用してもマイグレーション
の発生しにくいパッケージ基板が得られた。
【０１０３】なお、本実施形態では、第１のボール状半
田４を第２の半田１４と第２導体パターン１２に接合し
てからＬＳＩチップの実装をしたが、別の方法として
は、ＬＳＩチップを実装してから第１のボール状半田４
を接合してもよい。この場合は第１のボール状半田４は
共晶半田にするのが好適である。あるいは第１のボール
状半田４は使用しないで、その代替としてパッケージを
実装されるプリント基板側に予め半田ペーストを印刷し
ておき、そこにこのパッケージを載せてリフロー炉にて
半田接合することもできる。
【０１０４】（実施の形態７）本発明のパッケージ基板
の製造方法の第７の実施形態を図１３と図１４を参照し
て以下に説明する。まず図１３に示すように、第１導体
パターン２を形成するための凹版５０には、これまでの
実施形態で説明したような溝部５３を可とう性樹脂基材
であるポリイミドフィルムへ加工するが、パターンの一
部（本実施形態ではランド部）に浅い溝部６３を設け
る。具体的にはエキシマレーザを用いて溝部５３の溝の
深さは５０μとし、浅い溝部６３は２０μに加工した。
【０１０５】以下、凹版５０に導体ペーストを充填・乾
燥し、回路基板１へ第１導体パターン２を転写する工
程、及びスルーホール内電極３２、第２導体パターン１
２の形成、更に第１及び第２の絶縁層６，１６の形成か
ら第１及び第２の半田４，１４の形成、又バンプ付きＬ
ＳＩチップ５６の実装まで、第１導体パターンを除けば
全て実施形態６と同様の工程で図１４に示すパッケージ
を作成した。
【０１０６】実施形態６と異なるのは、図１４に示す第
１導体パターン２の端部に設けた膜厚の薄いランド部７
１を形成したことにある。ランド部の膜厚を薄くしたこ
とにより、ＬＳＩチップのバンプ５７の間隔が狭くな
り、又小さなバンプになった場合でも、ランド部７１へ
ＬＳＩチップを高精度に位置合わせし、載せた時の安定
性が損なわれることなく高い実装歩留まりを得ることが
出来る。つまり、狭ピッチのバンプをもつＬＳＩチップ
のような実装の場合には、実施形態７で示すようなラン
ド部の方が更に有効である事が確認出来た。
【０１０７】（実施の形態８）本発明のパッケージ基板
の製造方法の第８の実施形態を図１５を参照して以下に
説明する。
【０１０８】まず第１導体パターン２を形成し、スルー
ホール内電極３２、第２導体パターン１２を形成する工
程までは、実施形態１と同様の工程で作成した。
【０１０９】次に、絶縁層２６としてここでは未焼成グ
リーンシートを使用した。未焼成グリーンシートは実施
形態６で使用した結晶化ガラスペーストと同じ無機成分
を配合した。これは回路基板１及び第２の絶縁層１６の
αをほぼ合致させるためである。グリーンシートの厚み
は１００μとし、ビアホールをパンチャーにて打ち抜
き、そのビアホール内に導体ペーストとしてＡｇ−Ｐｄ
ペーストをスクリーン印刷法にて充填し乾燥した。その
グリーンシートは回路基板１と位置合わせをして加熱・
加圧して積層し、ピーク温度８５０℃にて焼成した。
【０１１０】次に、第２の絶縁層１６は実施形態６と同
じ材料でスクリーン印刷し焼成した。続いて、絶縁層２
６の上に第４導体パターン２３を凹版印刷法によりＡｇ
ペーストを用いて形成し焼成した。また第１及び第２の
半田４，１４の形成及びバンプ付きＬＳＩチップ５６の
実装は実施形態６と同様の工程で製造し、図１５に示す
パッケージを得た。
【０１１１】本実施形態のパッケージ基板によれば、Ｌ
ＳＩチップ５６の電極パッドがエリアパッドタイプのよ
うに非常に多くのパッドがある場合に、そこに形成され
るバンプと接続される配線が非常に狭い領域で高密度に
なる為に、その配線を凹版印刷の微細で高膜厚の配線パ
ターンを活用して第１及び第４導体パターン２，２３を
形成し、また第１及び第４導体パターン２，２３の接続
はビアホール内電極４２を用いることが非常に有効とな
る。
【０１１２】（実施の形態９）本発明のパッケージ基板
の製造方法の第９の実施形態を図１６を参照して以下に
説明する。
【０１１３】本実施形態については特に第１のボール状
半田４を柱状半田に変形する工程について説明する。図
１６（ａ）はすでにこれまでの実施形態で述べたものと
ほぼ同じパッケージ基板を、第１のボール状半田４を上
向けにおいたものであり、その第１のボール状半田４に
対向するように穴部６０をもった板状マスク５９を積載
したものである。板状マスク５９はアルミナ主成分のセ
ラミック基板とした。それは後述する加熱時に回路基板
１とのαをほぼ一致させて寸法精度を高めるためであ
る。
【０１１４】次に、前述の板状マスク５９とパッケージ
基板をリフロー炉にて加熱し、第１のボール状半田４を
溶融し、図１６（ｂ）の如く第１のボール状半田４を板
状マスク５９の穴部６０と同じ形状として第１の柱状半
田２４を得た。冷却後に板状マスク５９を引き剥がすこ
とによって、図１６（ｃ）で示すような第１の柱状半田
２４をもつパッケージ基板が得られた。本実施形態で用
いた第１のボール状半田の材質は、共晶半田（Ｐｂ６４
％，Ｓｎ３６％）であり、第２の半田１４は高融点半田
（Ｐｂ９０％，Ｓｎ１０％）を使用した。
【０１１５】これにより、本実施形態で作成した柱状半
田をもつパッケージ基板によって、このパッケージ基板
がαの大きく異なるガラスエポキシ基板に実装される場
合においても、比較的大きなパッケージサイズまでヒー
トサイクル試験に耐えられる構造となった。なぜなら
ば、ボール状よりも柱状の方が半田の高さを高くするこ
とができ、その分ガラスエポキシ基板とセラミック製の
回路基板とのαの差による応力や歪みに対して、半田そ
のものの変形量を大きくとることができ、半田の疲労を
小さくすることができるからである。
【０１１６】なお、ここで板状マスク５９にセラミック
基板を使用したが、寸法精度を高精度にする必要がない
場合には、ステンレス等の金属板でも良いし、あるいは
熱硬化性樹脂板でも良い。また図１６（ｂ）で示す第１
の柱状半田２４が板状マスクから大きくはみ出した場合
には、実施形態５で述べたのと同様の方法ではみ出した
半田部分を鋭利な切断刃によって切断し、第１の柱状半
田の高さを揃えることも有効な手段である。
【０１１７】（実施の形態１０）本発明のパッケージ基
板の製造方法の第１０の実施形態を図１７を参照して以
下に説明する。本実施形態においても、第１のボール状
半田４に相当する柱状半田の形成方法について説明す
る。図１７（ａ）はすでにこれまでの実施形態で述べた
ものとほぼ同じパッケージ基板を第２導体パターン１２
を上向けにおいたものであり、第２の半田１４に対向す
るように穴部６０をもった板状マスク５９を積載したも
のである。板状マスク５９はステンレス製を使用した。
それは図１７（ａ）で示すように、板状マスク５９の穴
部に半田ペーストを充填するためにスキージ５１で掻く
とき、板状マスク５９の表面性が優れているために滑ら
かに掻くことが出来るからである。
【０１１８】次に図１７（ｂ）で示すように、板状マス
ク５９の上に更に半田ペースト３４をスクリーン印刷に
よって形成した。これは半田ペーストが溶融したときに
半田ペーストの体積減少によって穴部６０に充填された
半田ペーストだけでは半田の高さが充分でないからであ
る。このように板状マスク５９上に更に印刷形成された
半田ペーストによって穴部６０に完全に半田を充填する
こととなり、図１７（ｃ）で示すように充分に高さがと
れた第１の柱状半田２４を形成することが出来た。
【０１１９】本実施形態で作成した柱状の半田をもつパ
ッケージ基板によって、実施形態９と全く同様な効果が
得られた。
【０１２０】なお本発明は、セラミックタイプのパッケ
ージ基板について述べてきたが、第１のボール状半田の
代わりにピン端子が装着されているようなセラミックタ
イプのピングリッドアレイ（俗称Ｃ−ＰＧＡ）について
も全く同様に有効である。
【０１２１】
【発明の効果】本発明によれば、以下に示す効果を有す
る。
【０１２２】配線パターンのライン幅の微細化が１０
μｍまで可能であり、パッケージ基板として例えばライ
ン幅が３０μｍであれば導体膜厚が３０μｍの高膜厚が
可能となり、配線抵抗が低く、大型で多端子のパッケー
ジ基板でもほぼ単層の配線で全てのラインを形成出来
る。
【０１２３】導体パターンは、すでに焼結済みのセラ
ミック基板上に形成するため、ＬＳＩチップとの接続用
ランドパターンの精度は数μｍ程度のばらつきで制御が
可能であり、ＬＳＩチップのフェースダウン実装の歩留
まりはほぼ１００％を実現できる。また、導体パターン
のランド部を薄くできるためにＬＳＩチップの実装時の
位置ズレを小さくでき、ＬＳＩチップのバンプピッチが
小さくなっても、更に実装歩留まりを高めることができ
る。
【０１２４】配線パターンのライン幅の微細化が１０
μｍまで可能であるため、で述べた効果はあるが、こ
れを多層化する事で更に小型化が可能となり、又ＬＳＩ
の多チップの実装にも対応可能となる。
【０１２５】半田ボールの接合される面の基板の表面
粗度が粗いので、半田ボールと導体パターン間、導体パ
ターンと基板間でそれぞれ接合強度が強く、半田ボール
の強度的信頼性が高い。
【０１２６】配線パターンが単層で形成できるため、
そのパターンに誘電体を被う事で、簡素な構造でノイズ
成分が除去可能となり、電気的に安定なパッケージ基板
が得られる。
【０１２７】回路基板のスルーホールの空隙部に半田
を充填するため、半田ボールの回路基板との接合強度が
強く、半田ボールの強度的信頼性が高い。又半田の熱伝
導性も高いため、ＬＳＩで発生する熱を効率よく半田ボ
ールまで伝導する事が出来る。
【０１２８】柱状の半田を簡素に形成できるため、そ
の柱状半田により、パッケージ基板とプリント基板との
間の熱膨張差により受ける応力や歪みを柱状半田で緩和
されやすい構造となり、接続の信頼性が高まる。
【０１２９】このように本発明のパッケージ基板の製造
方法によれば、セラミック基板を使用した混成集積回路
を形成し、外部端子として半田ボールを形成することに
より、配線抵抗が小さく、小型で実装性の優れた混成集
積回路を容易に実現できる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施形態１によるパッケージ基
板の配線パターンを示す平面図 （ｂ）同パッケージ基板の部分拡大断面図
【図２】同パッケージ基板における凹版への導体ペース
トの充填工程を模式的に示す概略図
【図３】同パッケージ基板の凹版と回路基板の積層工程
を模式的に示す概略図
【図４】同パッケージ基板の転写工程を模式的に示す概
略図
【図５】同パッケージ基板の導体パターンの焼成工程を
模式的に示す概略図
【図６】本発明の実施形態２によるパッケージ基板の部
分断面図
【図７】同パッケージ基板の別の構成例を示す部分断面
図
【図８】本発明の実施形態３によるパッケージ基板の部
分断面図
【図９】本発明の実施形態５によるパッケージ基板の部
分断面図
【図１０】（ａ）同パッケージ基板による第２の半田の
充填工程における部分断面図 （ｂ）同パッケージ基板による第２の半田の充填後の高
さを揃える工程を説明する部分断面図
【図１１】本発明の実施形態６によるパッケージ基板の
部分断面図
【図１２】同パッケージ基板へのＬＳＩチップを実装し
た部分断面図
【図１３】本発明の実施形態７による凹版への導体ペー
ストの充填工程を模式的に示す概略図
【図１４】同パッケージ基板へのＬＳＩチップを実装し
た部分断面図
【図１５】本発明の実施形態８によるパッケージ基板へ
のＬＳＩチップを実装した部分断面図
【図１６】（ａ），（ｂ），（ｃ）本発明の実施形態９
によるパッケージ基板への柱状半田の製造工程を説明す
る概略図
【図１７】（ａ），（ｂ），（ｃ）本発明の実施の形態
１０によるパッケージ基板への柱状半田の製造工程を説
明する概略図
【図１８】従来のパッケージ基板を模式的に示す断面図
【図１９】（ａ）〜（ｅ）従来のパッケージ基板の導体
パターンの形成工程を説明するための説明図
【符号の説明】
１ 回路基板 ２ 第１導体パターン ３ スルーホール ４ 第１のボール状半田 ５ 誘電体層 ６ 第１の絶縁層 １１ 未焼成グリーンシートを用いたセラミック基板 １２ 第２導体パターン １３ ビアホール １４ 第２の半田 １６ 第２の絶縁層 ２１ 多層配線基板 ２２ 第３導体パターン ２３ 第４導体パターン ２４ 第１の柱状半田 ２６ 未焼成グリーンシートを用いた絶縁層 ３２ スルーホール内電極 ３４ 半田ペースト ４１ 内部配線電極 ４２ ビアホール内電極 ５０ 凹版 ５１ スキージ ５２ 導体ペースト ５３ 溝部 ５４ 接着層 ５５ プレス治具 ５６ ＬＳＩチップ ５７ バンプ ５８ 封止樹脂 ５９ 板状マスク ６０ 穴部 ６１ ランド部 ６２ 乾燥済み導体ペースト ６３ 浅い溝部 ７１ 薄いランド部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｃ (72)発明者 村上 富太郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に第１導体パターンを凹版の
    印刷によって形成し、上記回路基板の反対面に形成した
    第２導体パターンに第１のボール状半田が接合されてい
    るパッケージ基板の製造方法であって、可とう性樹脂基
    材の表面に該第１導体パターンに対応するパターン形状
    の溝を形成して凹版を製造する工程と、この凹版の溝に
    導電性ペーストを充填し、乾燥する工程と、前記工程で
    乾燥された導電性ペーストの乾燥による体積減少分を補
    うために追加の導電性ペーストを再充填し、再乾燥する
    工程とを所定の回数繰り返す工程と、前記導電性ペース
    トが充填され乾燥された凹版と上記回路基板とを所定の
    範囲の熱及び圧力を加えることによって貼り合わせる工
    程と、前記凹版を上記回路基板から剥離して導電性ペー
    ストのパターンを回路基板上に転写し、焼成して第１導
    体パターンを形成する工程と、上記第１導体パターンに
    対して回路基板の反対面にスクリーン印刷あるいは凹版
    印刷によって第２導体パターンを形成し、焼成する工程
    と、前記第２導体パターンと第１導体パターンとを前記
    回路基板のスルーホールに導電性ペーストを介在させる
    ことによって接続する工程と前記回路基板の第２導体パ
    ターンに第１のボール状半田を接合する工程とを包含す
    るパッケージ基板の製造方法。
  2. 【請求項２】 前記回路基板は、絶縁基板と、該絶縁基
    板の少なくとも一方の表面に形成された厚さ２０μｍ以
    下の樹脂層とを備え、該樹脂層が熱硬化性樹脂または熱
    可塑性樹脂である請求項１に記載のパッケージ基板の製
    造方法。
  3. 【請求項３】 前記回路基板は、未焼成グリーンシート
    からなり、少なくとも第１導体パターンが形成されてか
    ら焼成される請求項１に記載のパッケージ基板の製造方
    法。
  4. 【請求項４】 前記回路基板は、多層配線構造に形成さ
    れている請求項１に記載のパッケージ基板の製造方法。
  5. 【請求項５】 前記回路基板は、その表面粗さが、第１
    導体パターンの印刷面よりも第２導体パターンの印刷面
    の方を粗くした請求項１に記載のパッケージ基板の製造
    方法。
  6. 【請求項６】 前記第１導体パターンあるいは第２導体
    パターンの少なくとも一部に誘電体層を重ねて形成し、
    焼成する工程と、この誘電体層上に第３の導体パターン
    を形成し、焼成する工程とを包含する請求項１に記載の
    パッケージ基板の製造方法。
  7. 【請求項７】 前記第１導体パターンと第２導体パター
    ンの少なくとも一部を、熱膨張係数が前記回路基板の熱
    膨張係数に比べて±１０％以内である第１及び第２の絶
    縁層で被う工程を含む請求項１または請求項６に記載の
    パッケージ基板の製造方法。
  8. 【請求項８】 前記第１導体パターンの一部にＬＳＩチ
    ップをフェーダウン実装して電気的接続を行う工程を含
    む請求項１または請求項６に記載のパッケージ基板の製
    造方法。
  9. 【請求項９】 前記第１導体パターンに対応させた可と
    う性樹脂基材の表面に加工する溝の深さが少なくとも２
    種類ある凹版により、第１導体パターンのランド部を凹
    版の浅くした溝部で形成し、該ランド部にＬＳＩチップ
    をフェースダウン実装して電気的接続を行う工程を含む
    請求項１または請求項６に記載のパッケージ基板の製造
    方法。
  10. 【請求項１０】 前記導電性ペーストを介在させること
    により形成したスルーホールの空隙部に第２の半田を充
    填し、溶融・固化する工程と、この第２の半田と第２導
    体パターンに接合する第１のボール状半田を形成する工
    程とを包含する請求項１または請求項６に記載のパッケ
    ージ基板の製造方法。
  11. 【請求項１１】 前記第２の半田を充填し、溶融・固化
    した後で、その充填量を一定にするために高さを揃える
    工程を含む請求項１０に記載のパッケージ基板の製造方
    法。
  12. 【請求項１２】 前記第２の半田は前記第１のボール状
    半田よりも高融点である請求項１０に記載のパッケージ
    基板の製造方法。
  13. 【請求項１３】 前記第１導体パターンの少なくとも一
    部を覆う第１絶縁層を形成する工程と、この第１の絶縁
    層のビアホール部に導体ペーストを充填し、焼成する工
    程と、上記ビアホール部の導体上にＬＳＩチップのバン
    プを接続し、実装する工程とを包含する請求項１、請求
    項６、請求項１０のいずれかに記載のパッケージ基板の
    製造方法。
  14. 【請求項１４】 前記第１の絶縁層は、予めビアホール
    部に導体ペーストが充填されたガラスセラミックを含ん
    だ未焼成グリーンシートを前記第１導体パターン上に積
    層し、焼成することにより形成する請求項１３に記載の
    パッケージ基板の製造方法。
  15. 【請求項１５】 前記第１のボール状半田に対応した位
    置に穴を開けた板状マスクを第１のボール状半田に相対
    して配置する工程と、前記回路基板を加熱して該第１の
    ボール状半田を溶融させ、同時に該穴開き板状マスクを
    該回路基板側に密着させて第１の半田を柱状に形成する
    工程と、この第１の柱状半田を固化し、該穴開き板状マ
    スクを該基板から取り外す工程とを包含する請求項１、
    請求項６、請求項１０のいずれかに記載のパッケージ基
    板の製造方法。
  16. 【請求項１６】 前記回路基板の第２導体パターンの形
    成された基板面に穴開き板状マスクを密着させる工程
    と、該穴開き板状マスクの穴部もしくは穴部と穴部周辺
    に半田ペーストを形成する工程と、この半田ペーストを
    溶融して該マスクの穴部に半田を流し込み、第１の半田
    を柱状に形成する工程と、この第１の柱状半田を固化後
    に該穴開き板状マスクを該基板から取り外す工程とを包
    含する請求項１、請求項６、請求項１０のいずれかに記
    載のパッケージ基板の製造方法。
  17. 【請求項１７】 回路基板と、可とう性樹脂基材を使用
    した凹版の印刷によって回路基板上に転写形成された第
    １の導体パターンと、該第１の導体パターンに対して回
    路基板の反対面にスルーホールを介して電気的に接続さ
    れた第２の導体パターンと、該第２の導体パターンに接
    合された第１のボール状半田とを備えたパッケージ基
    板。
  18. 【請求項１８】 回路基板と、可とう性樹脂基材を使用
    した凹版の印刷によって回路基板上に転写形成された第
    １の導体パターンと、該第１の導体パターンに対して回
    路基板の反対面にスルーホールを介して電気的に接続さ
    れた第２の導体パターンと、該スルーホールの空隙部に
    充填された第２の半田と、該第２の導体パターン及び第
    ２の半田に接合された第１のボール状半田とを備えたパ
    ッケージ基板。
  19. 【請求項１９】 前記回路基板は、多層配線構造に形成
    されている請求項１７、請求項１８のいずれかに記載の
    パッケージ基板。
  20. 【請求項２０】 前記回路基板はその表面粗さが第１導
    体パターンの印刷面よりも第２導体パターンの印刷面の
    方を粗くした請求項１７、請求項１８のいずれかに記載
    のパッケージ基板。
  21. 【請求項２１】 前記第１導体パターンあるいは第２導
    体パターンの少なくとも一部に重ねて形成された誘電体
    層と、該誘電体層上に形成された第３導体パターンとを
    さらに備えた請求項１７、請求項１８のいずれかに記載
    のパッケージ基板。
  22. 【請求項２２】 前記第１導体パターンと、第２導体パ
    ターンの少なくとも一部を覆う第１及び第２の絶縁層を
    さらに備えた請求項１７、請求項１８、請求項２１のい
    ずれかに記載のパッケージ基板。
  23. 【請求項２３】 前記第１導体パターンの一部にＬＳＩ
    チップをフェースダウン実装して電気的に接続された請
    求項１７、請求項１８、請求項２１のいずれかに記載の
    パッケージ基板。
  24. 【請求項２４】 前記第１導体パターンの一部の膜厚を
    薄くし、その部分にＬＳＩチップをフェースダウン実装
    して電気的に接続された請求項１７、請求項１８、請求
    項２１のいずれかに記載のパッケージ基板。
  25. 【請求項２５】 前記第１導体パターンの少なくとも一
    部を覆う第１絶縁層と、該第１の絶縁層のビアホール部
    に充填され焼成された導体ペーストと、該ビアホール部
    の導体上にバンプにより電気的に接続されたＬＳＩチッ
    プとをさらに備えた請求項１７、請求項１８、請求項２
    １のいずれかに記載のパッケージ基板。
  26. 【請求項２６】 前記第１の半田を柱状とした請求項１
    ７、請求項１８、請求項２１のいずれかに記載のパッケ
    ージ基板。
JP06065697A 1997-03-14 1997-03-14 パッケージ基板およびその製造方法 Expired - Fee Related JP3173410B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06065697A JP3173410B2 (ja) 1997-03-14 1997-03-14 パッケージ基板およびその製造方法
US09/041,666 US6132543A (en) 1997-03-14 1998-03-13 Method of manufacturing a packaging substrate
US09/661,281 US7358445B1 (en) 1997-03-14 2000-09-14 Circuit substrate and apparatus including the circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06065697A JP3173410B2 (ja) 1997-03-14 1997-03-14 パッケージ基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10256425A true JPH10256425A (ja) 1998-09-25
JP3173410B2 JP3173410B2 (ja) 2001-06-04

Family

ID=13148609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06065697A Expired - Fee Related JP3173410B2 (ja) 1997-03-14 1997-03-14 パッケージ基板およびその製造方法

Country Status (2)

Country Link
US (2) US6132543A (ja)
JP (1) JP3173410B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000035260A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique
EP1289355A1 (en) * 2000-06-07 2003-03-05 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate
US6861744B2 (en) * 1997-10-14 2005-03-01 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate utilizing an intaglio plate with a plurality of grooves having different depths
JP2007214437A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
JP2010003835A (ja) * 2008-06-19 2010-01-07 Denso Corp 層間接続用導電体の製造方法
CN108076595A (zh) * 2016-11-11 2018-05-25 尼得科艾莱希斯电子（中山）有限公司 电路板中间组装体以及电路板制造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
US5924622A (en) * 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
JP4151136B2 (ja) * 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
JP2000199827A (ja) * 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
JP2000147781A (ja) * 1998-11-06 2000-05-26 Ngk Insulators Ltd スクリーンマスク及びその製造方法並びに配線基板
JP3132493B2 (ja) * 1998-12-11 2001-02-05 松下電器産業株式会社 配線基板の製造方法およびそれに用いられる導体ペースト
JP3437477B2 (ja) * 1999-02-10 2003-08-18 シャープ株式会社 配線基板および半導体装置
US6423577B1 (en) * 2000-05-02 2002-07-23 Silicon Integrated Systems Corp. Method for reducing an electrical noise inside a ball grid array package
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP2003031948A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
KR20040008093A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
US7001658B2 (en) * 2003-04-28 2006-02-21 Eastman Kodak Company Heat selective electrically conductive polymer sheet
US7378049B2 (en) * 2003-12-08 2008-05-27 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate and electronic component module using ceramic substrate
US6949823B2 (en) * 2004-01-30 2005-09-27 Agilent Technologies, Inc. Method and apparatus for high electrical and thermal performance ball grid array package
JP2005277114A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 半導体装置
KR100810524B1 (ko) * 2004-12-20 2008-03-10 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
WO2006095611A1 (ja) * 2005-03-11 2006-09-14 Toyo Ink Mfg. Co., Ltd. 導電性インキ、導電回路、及び非接触型メディア
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7589406B2 (en) * 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
KR100875625B1 (ko) * 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板
JP2007335828A (ja) * 2006-05-17 2007-12-27 Asahitec Co Ltd 導電性ボール配置用マスク及びその製造方法
US20080259580A1 (en) * 2007-04-20 2008-10-23 Stillabower Morris D Method for mounting leaded component to substrate
JP2009076815A (ja) * 2007-09-25 2009-04-09 Nec Electronics Corp 半導体装置
US20090108444A1 (en) * 2007-10-31 2009-04-30 Taiwan Solutions Systems Corp. Chip package structure and its fabrication method
US20090236134A1 (en) * 2008-03-20 2009-09-24 Knecht Thomas A Low frequency ball grid array resonator
US8716868B2 (en) * 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
KR101671258B1 (ko) * 2009-05-20 2016-11-01 파나소닉 아이피 매니지먼트 가부시키가이샤 적층형 반도체 모듈
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120301630A1 (en) * 2011-05-25 2012-11-29 Chin-Chun Huang Method for forming flexible printed circuit board
CN102869197A (zh) * 2011-07-05 2013-01-09 毅嘉科技股份有限公司 形成可挠曲电路板的方法
DE102012206362B4 (de) * 2012-04-18 2021-02-25 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
CN103857204B (zh) * 2012-11-28 2017-10-27 碁鼎科技秦皇岛有限公司 承载板及其制作方法
WO2015076121A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
CN109565939B (zh) * 2016-08-22 2022-04-05 株式会社村田制作所 陶瓷基板和电子部件内置模块
CN108235557A (zh) * 2016-12-12 2018-06-29 碁鼎科技秦皇岛有限公司 柔性载板及其制造方法
DE102017213841A1 (de) * 2017-08-08 2019-02-14 Continental Automotive Gmbh Druckschablone zur Verwendung in einem Verfahren zur Durchkontaktierung einer Leiterplatte und Verwendung solch einer Druckschablone in einem solchen Verfahren
DE102018215672A1 (de) * 2018-09-14 2020-03-19 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplattenanordnung und Leiterplattenanordnung

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1196201A (en) * 1967-09-19 1970-06-24 Tokyo Shibaura Electric Co A method of Printing Electrical Circuits onto Substrates
US4632846A (en) * 1984-09-17 1986-12-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
EP0263222B1 (en) * 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
CA2019046C (en) * 1989-06-16 1998-05-12 Satoshi Okazaki Method of printing fine patterns
US5519177A (en) * 1993-05-19 1996-05-21 Ibiden Co., Ltd. Adhesives, adhesive layers for electroless plating and printed circuit boards
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
JPH07202063A (ja) * 1993-12-28 1995-08-04 Toshiba Corp セラミックス回路基板
JP2796930B2 (ja) * 1993-12-29 1998-09-10 株式会社住友金属エレクトロデバイス セラミックパッケージの製造方法
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JPH0888297A (ja) * 1994-07-18 1996-04-02 Toshiba Corp 電子部品および電子部品接続構造体
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5763059A (en) * 1995-03-31 1998-06-09 Kyocera Corporation Circuit board
US5718367A (en) * 1995-11-21 1998-02-17 International Business Machines Corporation Mold transfer apparatus and method
US5646368A (en) * 1995-11-30 1997-07-08 International Business Machines Corporation Printed circuit board with an integrated twisted pair conductor
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5838545A (en) * 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5889322A (en) * 1996-11-29 1999-03-30 Kyocera Corporation Low-temperature calcined ceramics
US5934545A (en) * 1997-02-21 1999-08-10 Gordon; Thomas A. Ball placement method and apparatus for forming a ball grid array

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861744B2 (en) * 1997-10-14 2005-03-01 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate utilizing an intaglio plate with a plurality of grooves having different depths
WO2000035260A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique
US6374733B1 (en) 1998-12-07 2002-04-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic substrate
EP1289355A1 (en) * 2000-06-07 2003-03-05 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate
EP1289355A4 (en) * 2000-06-07 2006-11-29 Matsushita Electric Ind Co Ltd METHOD FOR PRODUCING A CERAMIC SUBSTRATE
JP2007214437A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 受動素子内蔵配線基板およびその製造方法
JP2010003835A (ja) * 2008-06-19 2010-01-07 Denso Corp 層間接続用導電体の製造方法
CN108076595A (zh) * 2016-11-11 2018-05-25 尼得科艾莱希斯电子（中山）有限公司 电路板中间组装体以及电路板制造方法

Also Published As

Publication number Publication date
JP3173410B2 (ja) 2001-06-04
US7358445B1 (en) 2008-04-15
US6132543A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
JP3173410B2 (ja) パッケージ基板およびその製造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US6694613B2 (en) Method for producing a printed-circuit board having projection electrodes
JP3173439B2 (ja) セラミック多層基板及びその製造方法
JP3988227B2 (ja) 半導体チップ搭載用基板の製造法および半導体装置
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP2002204049A (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP4337949B2 (ja) 回路基板及び回路基板の製造方法
JP4899645B2 (ja) モジュール部品及びその製造方法
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2681327B2 (ja) バンプ付き回路基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2006128229A (ja) 複合多層基板
JP4097310B2 (ja) 多層回路基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP3823881B2 (ja) 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JP2000340715A (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JPH0982835A (ja) 回路基板および多層回路基板
JP4285140B2 (ja) 半導体装置の製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2002329949A (ja) 転写用配線パターン形成材とその製造方法およびそれを用いた配線基板とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees